JP6619518B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP6619518B2
JP6619518B2 JP2018529462A JP2018529462A JP6619518B2 JP 6619518 B2 JP6619518 B2 JP 6619518B2 JP 2018529462 A JP2018529462 A JP 2018529462A JP 2018529462 A JP2018529462 A JP 2018529462A JP 6619518 B2 JP6619518 B2 JP 6619518B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor element
control
bonding wire
frame portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018529462A
Other languages
English (en)
Other versions
JPWO2018020953A1 (ja
Inventor
佑輔 高木
佑輔 高木
健 徳山
健 徳山
俊 河野
俊 河野
志村　隆弘
隆弘 志村
晃 松下
晃 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of JPWO2018020953A1 publication Critical patent/JPWO2018020953A1/ja
Application granted granted Critical
Publication of JP6619518B2 publication Critical patent/JP6619518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、パワー半導体モジュールに関する。
パワー半導体モジュールは、例えば、インバータ回路等を構成する絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと記載する）等のパワー半導体素子を備えている。パワー半導体素子は、はんだ等の接合材により金属板に接合され、内部で発生する熱を放出可能に実装されている。パワー半導体素子の制御電極は、ボンディングワイヤにより制御用リードフレームに接続され、制御回路等の外部装置に接続される。
パワー半導体素子は、複数個が電気的に並列に接続されることにより、大出力化が図られる。
なお、ボンディングワイヤをリードフレームにボンディングするには、ボンディングワイヤをリードフレームに加圧した状態で高周波振動を加え、ボンディングワイヤに与える振動エネルギによりボンディングワイヤとリードフレーム間に発生する摩擦熱によりボンディングする。
複数のパワー半導体素子を電気的に並列に接続する制御用リードフレームは、例えば、１本のリード本体から、該リード本体に直角方向に延在される枝フレーム部を有する構造を有する。そして、リード本体および枝リードフレーム部がそれぞれ、ボンディングワイヤにより各パワー半導体素子にボンディングされる（例えば、特許文献１の図９参照）。
特開２０１１−２１６７５５号公報
特許文献１の構造では、リードフレームの枝リードフレーム部にボンディングワイヤボンディングするには、枝リードフレーム部の先端側にボンディングワイヤの端部を配置する。そして、該ボンディングワイヤの端部をパワー半導体素子が配置された方向、換言すれば、枝リードフレーム部が延在されている方向とは直角方向に振動させる。枝リードフレーム部が延在されている方向に直角な方向とは、枝リードフレーム部の長手方向に直角な方向である。然るに、この方向の枝リードフレーム部の剛性は小さいため、ボンディング時に与える高周波振動と共に振動し易い。このため、ボンディングワイヤと枝リードフレーム部に大きな振動エネルギを与えることができず、ボンディングワイヤと枝リードフレーム部との接合に十分な接合強度を得ることができない。
本発明の一態様では、パワー半導体モジュールは、第１半導体素子と、前記第１半導体素子と電気的に並列に接続される第２半導体素子と、第１ボンディングワイヤを介して前記第１半導体素子の制御電極に接続され、第２ボンディングワイヤを介して前記第２半導体素子の制御電極に接続される制御用リードフレームと、を備え、前記制御用リードフレームは、第１リードフレーム部と、屈曲部と、当該屈曲部を介して前記第１リードフレーム部に接続される第２リードフレーム部と、を有し、前記第１ボンディングワイヤの一端は、前記第１半導体素子の前記制御電極に接続され、前記第１ボンディングワイヤの他端は、前記第１リードフレーム部または前記屈曲部に接続され、前記第２ボンディングワイヤの一端は、前記第２半導体素子の前記制御電極に接続され、前記第２ボンディングワイヤの他端は、前記第２リードフレーム部に接続され、前記第１リードフレーム部は、前記屈曲部から前記第１半導体素子側とは反対側に向けて前記第１半導体素子と重なる方向に延在され、前記第２リードフレーム部は、前記屈曲部から前記第２半導体素子側に向けて、前記第２半導体素子と重なる方向に延在されている。
本発明によれば、ボンディングワイヤとリードフレームとの接合強度の向上を図ることができる。
本発明のパワー半導体モジュールに内蔵される回路の一例を示す模式図。 本発明のパワー半導体モジュールの一実施の形態を示す斜視図。 図２に図示されたパワー半導体モジュールの分解斜視図。 図２に図示された領域ＩＶの拡大図。
以下、図面を残照して、本発明のパワー半導体モジュールの一実施の形態を説明する。
インバータ回路等の電力変換回路を内蔵するパワー半導体モジュールは、電気自動車、ハイブリッド自動車（ＨＥＶ）、プラグインハイブリッド自動車（ＰＨＶ）等の車両に搭載される。インバータ回路を内蔵するパワー半導体モジュールを並列接続して３相インバータを構成することができる。インバータ回路をバッテリに接続してモータジェネレータをモータとして作動させる。また、モータジェネレータをエンジンの動力により作動させて、インバータ回路を介してバッテリを充電することができる。
以下では、インバータ回路を内蔵するパワー半導体モジュールを一実施の形態として説明する。
図１は、本発明のパワー半導体モジュールに内蔵される回路の一例を示す模式図である。
上述したように、パワー半導体モジュール３００には、直流電力と交流電力とを相互に変換するインバータ回路が内蔵されている。パワー半導体モジュール３００は、インバータ回路の上アームを構成する第１回路体３００Ｕと、下アームを構成する第２回路体３００Ｌを備える。パワー半導体モジュール３００は、交流電力を入出力する交流端子１５９を備える。交流端子１５９は、モータジェネレータに対し、Ｕ相、Ｖ相、Ｗ相からなる３相のいずれかの交流電力を入出力する。
また、パワー半導体モジュール３００は、直流正極端子１５７と直流負極端子１５８を備える。直流正極端子１５７と直流負極端子１５８は、それぞれ、不図示のバッテリおよびコンデンサに接続され直流電力を入出力する。さらに、パワー半導体モジュール３００は、供給された直流電力を交流電力に変換するスイッチング素子としてのパワー半導体素子を備える。
パワー半導体モジュール３００は、不図示のドライバ回路からの制御信号を受ける制御用リードフレーム３２５を備える。パワー半導体素子は、制御用リードフレーム３２５から制御信号を受け、導通あるいは遮断動作を行い、供給された直流電力を交流電力に変換する。
パワー半導体素子は、第１半導体素子３２８、３３０、第２半導体素子３２９、３３１、第３半導体素子１６６、１６８、第４半導体素子１６７、１６９を含んでいる。第１半導体素子３２８、３３０、第２半導体素子３２９、３３１は、例えば、ＩＧＢＴ（ゲート絶縁型バイポーラトランジスタ）である。ＩＧＢＴに替えて、ＭＯＳＦＥＴ（金属酸化物半導体型電界効果トランジスタ）を用いてもよい。
第３半導体素子１６６、１６８および第４半導体素子１６７、１６９は、例えば、ダイオードである。
第１半導体素子３２８と第２半導体素子３２９、第３半導体素子１６６、第４半導体素子１６７は、 第１導体部３４２Ｕおよび第２導体部３４１Ｕに接続される。詳細には、第１導体部３４２Ｕには、第１半導体素子３２８および第２半導体素子３２９のコレクタ電極が接続され、また、第３半導体素子１６６および第４半導体素子１６７のカソード電極が接続される。第２導体部３４１Ｕには、第１半導体素子３２８および第２半導体素子３２９のエミッタ電極が接続され、また、第３半導体素子１６６および第４半導体素子１６７のアノード電極が接続される。
第１半導体素子３２８と第２半導体素子３２９、第３半導体素子１６６、第４半導体素子１６７は、インバータ回路の第１回路体３００Ｕを構成する。
同様に、第１半導体素子３３０と第２半導体素子３３１、第３半導体素子１６８、第４半導体素子１６９は、第３導体部３４２Ｌと第４導体部３４１Ｌに接続される。詳細には、第３導体部３４２Ｌには、第１半導体素子３３０および第２半導体素子３３１のコレクタ電極が接続され、また、第３半導体素子１６８および第４半導体素子１６９のカソード電極に接続される。第４導体部３４１Ｌには、第１半導体素子３３０および第２半導体素子３３１のエミッタ電極が接続され、第３半導体素子１６８および第４半導体素子１６９のアノード電極に接続される。
第１半導体素子３３０と第２半導体素子３３１、第３半導体素子１６８、第４半導体素子１６９は、インバータ回路の第２回路体３００Ｌを構成する。
第１導体部３４２Ｕは、直流正極端子１５７に接続され、第２導体部３４１Ｕは、中間接続部３１０に接続される。
第４導体部３４１Ｌは、直流負極端子１５８に接続され、第３導体部３４２Ｌは、中間接続部３１０に接続される。第２導体部３４１Ｕと第３導体部３４２Ｌは、中間接続部３１０に接続される。中間接続部３１０は交流端子１５９に接続される。
図２は、本発明のパワー半導体モジュールの一実施の形態を示す斜視図であり、図３は、図２に図示されたパワー半導体モジュールの分解斜視図である。
図１に関して記載された各部材名とその参照番号は、図２、図３においても、同一の部材名と参照番号とされている。
パワー半導体モジュール３００を構成する第１回路体３００Ｕと第２回路体３００Ｌは、隣接して配置されている。第１回路体３００Ｕは、対向して配置された第１導体部３４２Ｕと第２導体部３４１Ｕとの間に、第１、第２半導体素子３２８、３２９および第３、第４半導体素子１６６、１６７を挟んだ構造を有し、ほぼ薄板状の直方体形状に形成されている。第１半導体素子３２８と第２半導体素子３２９は、それぞれ、板状の半導体基板であり、相互に離間して隣接して配置されている。また、第３半導体素子１６６と第４半導体素子１６７は、それぞれ、板状の半導体基板であり、相互に離間して隣接して配置されている。
同様に、第２回路体３００Ｌは、対向して配置された第３導体部３４２Ｌと第４導体部３４１Ｌとの間に、第１、第２半導体素子３３０、３３１および第３、第４半導体素子１６８、１６９を挟んだ構造を有し、ほぼ薄板状の直方体形状に形成されている。第２回路体３００Ｌの第１半導体素子３３０と第２半導体素子３３１は、第１回路体３００Ｕの第１、第２半導体素子３２８、３２９と同様、それぞれ、板状の半導体基板部材であり、相互に離間して隣接して配置されている。また、第２回路体の第３半導体素子１６８と第４半導体素子１６９は、第１回路体の第３、第４半導体素子１６６、１６７と同様、それぞれ、板状の半導体基板部材であり、相互に離間して隣接して配置されている。
第１回路体３００Ｕと第２回路体３００Ｌとは、第１導体部３４２Ｕと第３導体部３４２Ｌとが同一平面上に配置され、第２導体部３４１Ｕと第４導体部３４１Ｌとが同一平面上に配置されている。図２に図示されるように、第１回路体３００Ｕの第１半導体素子３２８および第２半導体素子３２９には、それぞれ、複数の制御用リードフレーム３２５が第１ボンディングワイヤ３２４ａまたは第２ボンディングワイヤ３２４ｂを介して接続されている。同様に、第２回路体３００Ｌの第１半導体素子３３０および第２半導体素子３３１には、それぞれ、複数の制御用リードフレーム３２５が第１ボンディングワイヤ３２４ａまたは第２ボンディングワイヤ３２４ｂを介して接続されている。
第１導体部３４２Ｕには、直流正極端子１５７が板金加工等により一体成型されている。
第１導体部３４２Ｕと第３導体部３４２Ｌとの境界部の上方には、板状の直流負極端子１５８が配置されている。第４導体部３４１Ｌには、直流負極接続部１５８ａが板金加工等により一体成型されている。直流負極接続部１５８ａは、直流負極端子１５８に対向する位置まで延在され、はんだ等の接合材３６２（図３参照）により直流負極端子１５８に接合されている。直流正極端子１５７および直流負極端子１５８には、直流電源等の不図示の外部装置が接続され電力が供給される。
第３導体部３４２Ｌには、交流端子１５９が板金加工等により一体成型されている。交流端子１５９は電動機や電動／発電機等の外部装置に接続される交流の入出力部である。
第２導体部３４１Ｕには、中間接続部３１０が板金加工等により一体成型されている。中間接続部３１０は、第２回路体３００Ｌ側に延在され、はんだ等の接合材３６１（図３参照）により第３導体部３４２Ｌの内面に接合されている。
第１半導体素子３２８および第２半導体素子３２９は、それぞれ、一面に形成された複数の制御電極３３２、３３３を有する。第１半導体素子３２８および第２半導体素子３２９の一面側は、それぞれ、制御電極３３２、３３３を露出した状態で、はんだ等の接合材３６０を介して第２導体部３４１Ｕに接合される。第１半導体素子３２８および第２半導体素子３２９他面側は、それぞれ、はんだ等の接合材３６０を介して第１導体部３４２Ｕに接合される。第３、第４半導体素子１６６、１６７の一面側には、アノード電極が設けられ、該アノード電極は、それぞれ、はんだ等の接合材３６０を介して第２導体部３４１Ｕに接合される。第３、第４半導体素子１６６、１６７の他面側には、カソード電極が設けられ、該カソード電極は、それぞれ、はんだ等の接合材３６０を介して第１導体部３４２Ｕに接合される。
同様に、第１半導体素子３３０および第２半導体素子３３１は、それぞれ、一面に複数の制御電極３３２、３３３を有する。第１半導体素子３３０および第２半導体素子３３１の一面側は、それぞれ、制御電極端子３３２、３３３を露出した状態で、はんだ等の接合材３６０を介して第４導体部３４１Ｌに接合される。第１半導体素子３３０および第２半導体素子３３１の他面側は、それぞれ、はんだ等の接合材３６０を介して第３導体部３４２Ｌに接合される。第３、第４半導体素子１６８、１６９の一面側には、アノード電極が設けられ、該アノード電極は、それぞれ、はんだ等の接合材３６０を介して第４導体部３４１Ｌに接合される。第３、第４半導体素子１６８、１６９の他面側には、カソード電極が設けられ、該カソード電極は、それぞれ、はんだ等の接合材３６０を介して第３導体部３４２Ｌに接合される。
第１回路体３００Ｕと第２回路体３００Ｌとは、上述のように実装され、図１に図示されるインバータ回路を構成している。
図４は、図２に図示された領域ＩＶの拡大図である。
上述したように、第１回路体３００Ｕの第１、第２半導体素子３３０、３３１には、複数の制御用リードフレーム３２５が第１、第２ボンディングワイヤ３２４ａ、３２４ｂを介して接続されている。また、第２回路体３００Ｌの第１、第２半導体素子３２８、３２９には、複数の制御用リードフレーム３２５が第１、第２ボンディングワイヤ３２４ａ、３２４ｂを介して接続されている。以下、制御用リードフレーム３２５と第１、第２半導体素子３２８、３２９の接続構造（上アーム接続構造）、および制御用リードフレーム３２５と第１、第２半導体素子３３０、３３１との接続構造（下アーム接続構造）を説明する。
但し、上アーム接続構造と上アーム接続構造とは、ほぼ同じであるので、以下では、上アーム接続構造について説明することとする。
制御用リードフレーム３２５は、板金加工等により形成され、第１リードフレーム部３２６と、第２リードフレーム部３２７と、屈曲部３７１とを有する。
第２リードフレーム部３２７は、屈曲部３７１において、第１リードフレーム部３２６に対し、９０度よりも小さい屈曲角θで屈曲されている。
第１、第２半導体素子３２８、３２９は、それぞれ、複数の制御電極３３２、３３３を有する。制御電極３３２、３３３は、ゲート電極、ケルビンエミッタ電極、温度センサ用電極等を含む。ケルビンエミッタ電極からは、ゲート信号の基準電位を不図示のドライブ回路に送出される。温度センサ用電極は、第１半導体素子３２８または第２半導体素子３２９内に形成された温度センサ（図示せず）に接続されており、温度センサ用電極から不図示の制御回路に、第１半導体素子３２８または第２半導体素子３２９の温度が送出される。
なお、第１、第２半導体素子３２８、３２９の一面には、制御電極３３２、３３３を除くほぼ全領域にエミッタ電極が形成され、第１、第２半導体素子３２８、３２９の他面側のほぼ全面には、コレクタ電極が形成されている。
本一実施の形態では、第１、第２の半導体素子３２８、３２９の制御電極３３２、３３３は、それぞれ、３つであり、制御用リードフレーム３２５も３つ配置されている。各制御用リードフレーム３２５の第１リードフレーム部３２６は、制御電極３３２、３３３の配列方向に対して、ほぼ垂直に配置されている。第１、第２リードフレーム部３２６、３２７の幅（左右方向の長さ）は、制御電極３３２、３３３の幅とほぼ同じである。但し、第１リードフレーム部３２６間または第２リードフレーム部３２７間に所定の間隙が設けられるならば、第１、第２リードフレーム部３２６、３２７の幅は、制御電極３３２、３３３の幅よりも小さくても大きくてもよい。また、第１リードフレーム部３２６の幅と第２リードフレーム部３２７の幅とは異なっていてもよく、さらに、第１リードフレーム部３２６同士または第２リードフレーム部３２７同士の幅が異なっていてもよい。
第１リードフレーム部３２６は、屈曲部３７１から、第１半導体素子３２８とは反対側に延在され、第２リードフレーム部３２７は、屈曲部３７１から、第１半導体素子３２８側に向かって延在されている。
各第１リードフレーム部３２６の幅方向の中心線は、対応する制御電極３３２の幅方向の中心を通っている。各第２リ−ドフレーム部３２７の幅方向の中心線は、対応する制御電極３３３の幅方向の中心を通っている。第２リ−ドフレーム部３２７は第１リードフレーム３２６に対して屈曲されているため、制御電極３３３の配列方向に対する第２リ−ドフレーム部３２７の間隔は、制御電極３３３の間隔とは異なっている。従って、各制御用リードフレーム３２５の第１リードフレーム部３２６に対する第２リードフレーム部３２７の屈曲角θは同一ではない。但し、第２リ−ドフレーム部３２７の幅および／または間隔を調整して、第１リードフレーム部３２６に対する第２リードフレーム部３２７の屈曲角θが等しくなるように、換言すれば、第２リードフレーム部３２７が相互に平行に配列されるようにしてもよい。
各制御電極３３２、３３３の表面には、ＮｉめっきまたはＡｕめっき等のボンディングに適した金属めっきが施されている。各制御用リードフレーム３２５の第１リードフレーム部３２６と制御電極３３２は、第１ボンディングワイヤ３２４ａにより接続されている。つまり、第１ボンディングワイヤ３２４ａの一端は、制御電極３３２にボンディングされ、第１ボンディングワイヤ３２４ａの他端は第１リードフレーム部３２６にボンディングされている。第１ボンディングワイヤ３２４ａの他端と第１リードフレーム部３２６との接合部は、屈曲部３７１であってもよい。
また、各制御用リードフレーム３２５の第２リードフレーム部３２７と制御電極３３３は、第２ボンディングワイヤ３２４ｂにより接続されている。第１ボンディングワイヤ３２４ａと第２ボンディングワイヤ３２４ｂの直径および長さはほぼ同一である。
経路中にボンディングワイヤにより接続された部分を有する複数の信号伝達経路が並列に接続されている回路では、各信号伝達経路のインピーダンスに差異があると、半導体素子間で信号が共振し、誤動作の原因となる。ボンディングワイヤの断面積は、リードフレームの断面積に比して小さいので、信号伝達経路におけるインピーダンス全体に対するボンディングワイヤのインピーダンスの占める割合が大きくなる（通常、１００〜１０００倍になる）。そこで、各信号伝達経路に用いるボンボンディングワイヤの直径および長さを同一にすることにより、各半導体素子の信号ラインのインピーダンスを同程度にし、半導体素子の共振や発振等が抑制する。このため、第１ボンディングワイヤ３２４ａすべておよび第２ボンディングワイヤ３２４ｂすべての直径および長さを等しくすることが好ましい。
上述したように、３つの制御用リードフレーム３２５の屈曲部３７１の屈曲角θは異なっている。図４を参照すると、３つの制御用リードフレーム３２５の屈曲部３７１の位置は、屈曲方向と逆方向、換言すれば、外周側のものほど、第１半導体素子３２８との距離が小さい。各制御用リードフレーム３２５の第２リードフレーム部３２７の長さがほぼ同じであれば、屈曲方向側、換言すれば内周側の制御用リードフレーム３２５の第２リードフレーム部３２７ほど、その先端の位置が、第２半導体素子３２９の制御電極３３３から遠くなる。従って、同一の長さを有する第２ボンディングワイヤ３２４ｂの他端が第２リードフレーム部３２７にボンディングされる接合部は、第２リードフレーム部３２７の先端からの位置が、それぞれ、異なるものとなる。各制御用リードフレーム３２５の屈曲角θおよび第２リードフレーム部３２７の長さは、第１ボンディングワイヤ３２４ａとほぼ同じ長さを有する第２ボンディングワイヤ３２４ｂの他端が、各制御用リードフレーム３２５の第２リードフレーム部３２７にボンディング可能なように設定される必要がある。
第１ボンディングワイヤ３２４ａの端部を制御用リードフレーム３２５の第１リードフレーム部３２６にボンディングするには、第１ボンディングワイヤ３２４ａの端部を第１リードフレーム部３２６に加圧した状態で、第１ボンディングワイヤ３２４ａの端部に、第１リードフレーム部３２６の延在方向、すなわち長手方向に高周波振動を加える。第１ボンディングワイヤ３２４ａの端部に与える振動エネルギにより第１ボンディングワイヤ３２４ａの端部と第１リードフレーム部３２６間に摩擦熱が発生し、第１ボンディングワイヤ３２４ａの端部が第１リードフレーム部３２６にボンディングされる。第１半導体素子３２８の制御電極３３２は、第１リードフレーム部３２６の長手方向の延長線上に配置されている。第１リードフレーム部３２６の長手方向の剛性は、これに交差する方向の剛性よりも大きい。このため、第１ボンディングワイヤ３２４ａの端部に十分な振動エネルギを与えることが可能であり、第１ボンディングワイヤ３２４ａと第１リードフレーム部３２６との間に十分な接合強度を得ることができる。
同様に、第２ボンディングワイヤ３２４ｂの端部を制御用リードフレーム３２５の第２リードフレーム部３２７にボンディングするには、第２ボンディングワイヤ３２４ｂの端部を第２リードフレーム部３２７に加圧した状態で、第２ボンディングワイヤ３２４ｂの端部に、第２リードフレーム部３２７の延在方向、すなわち長手方向に高周波振動を加える。第２ボンディングワイヤ３２４ｂに与える振動エネルギにより第２ボンディングワイヤ３２４ｂと第２リードフレーム部３２７間に摩擦熱が発生し、第２ボンディングワイヤ３２４ｂの端部が第２リードフレーム部３２７にボンディングされる。第２半導体素子３２９の制御電極３３３は、第２リードフレーム部３２７の長手方向の延長線上に配置されている。第２リードフレーム部３２７の長手方向の剛性は、これに交差する方向の剛性よりも大きい。このため、第２ボンディングワイヤ３２４ｂの端部に十分な振動エネルギを与えることが可能であり、第２ボンディングワイヤ３２４ｂと第２リードフレーム部３２７との間に十分な接合強度を得ることができる。
従来では、第２リードフレーム部３２７を第１リードフレーム部３２６に対して、ほぼ直角に屈曲しており、第２半導体素子３２９の制御電極３３３は、第２リードフレーム部３２７の長手方向に対して直交する方向に配置されている構造であった。このため、第２ボンディングワイヤ３２４ｂの端部は、第２リードフレーム部３２７の長手方向に対して直交する方向に振動される。第２リードフレーム部３２７の長手方向に対して直交する方向、すなわち、幅方向の第２リードフレーム部３２７の剛性は小さく、ボンディング時に与える高周波振動と共に振動し易い。このため、ボンディング時に第２ボンディングワイヤ３２４ｂの端部と第２リードフレーム部３２７に大きな振動エネルギを与えることができず、十分な接合強度を得ることができないものであった。
図２に図示されるように、下アーム接続構造を構成する第２回路体３００Ｌの第１、第２半導体素子３３０、３３１には、複数の制御用リードフレーム３２５が第１、第２ボンディングワイヤ３２４ａ、３２４ｂを介して接続されている。この第２回路体３００Ｌに接続される制御用リードフレーム３２５の第２リードフレーム部３２７は、上アーム接続構造を構成する第１回路体３００Ｕに接続される制御用リードフレーム３２５の第２リードフレーム部３２７とは、反対方向に屈曲されている。つまり、第１回路体３００Ｕと第２回路体３００Ｌとの境界線に対して対称形状となっている。しかし、第２回路体３００Ｌに接続される制御用リードフレーム３２５においても、第１リードフレーム部３２６の幅方向の中心線は、対応する制御電極３３２の幅方向の中心を通っている。また、各第２リ−ドフレーム部３２７の幅方向の中心線は、対応する制御電極３３３の幅方向の中心を通っている。従って、下アーム接続構造においても、上アーム接続構造と同様な効果を得ることができる。
本発明の一実施の形態によれば、下記の作用効果を得ることができる。
（１）パワー半導体モジュール３００は、第１ボンディングワイヤ３２４ａを介して第１半導体素子３２８の制御電極３３２に接続され、第２ボンディングワイヤ３２４ｂを介して第２半導体素子３２９の制御電極３３３と接続される制御用リードフレーム３２５を備えている。制御用リードフレーム３２５は、第１リードフレーム部３２６と、屈曲部３７１と、当該屈曲部３７１を介して第１リードフレーム部３２６に接続される第２リードフレーム部３２７と、を有する。第１ボンディングワイヤ３２４ａの一端は、第１半導体素子３２８の制御電極３３２に接続され、第１ボンディングワイヤ３２４ａの他端は、第１リードフレーム部３２６または屈曲部３７１に接続されている。第１リードフレーム部３２６の幅方向の中心線は、第１半導体素子３２８の制御電極３３２と重なる方向に延在され、第２リードフレーム部３２７の幅方向の中心線は、第２半導体素子３２９の制御電極３３３と重なる方向に延在されている。このため、第１、第２ボンディングワイヤ部３２４ａ、３２４ｂを第１、第２リードフレーム部３２６、３２７をボンディングする際、第１、第２ボンディングワイヤ３２ａ、３２４ｂの端部の振動方向が１、第２リードフレーム部３２６、３２７の剛性が大きい方向になる。これにより、ボンディング時に、大きな振動エネルギを与えることが可能となり、接合強度を大きくすることができる。
（２）屈曲部３７１の角度と第２リードフレーム部３２７の長さとは、第１半導体素子３２８の制御電極３３２と第１リードフレーム部３２６または屈曲部３７１とを接続する第１ボンディングワイヤ３２４ａの長さと、第２半導体素子３２９の制御電極３３３と第２リードフレーム部３２７とを接続する第２ボンディングワイヤ３２４ｂの長さとを等しくすることができるように設定されている。このため、第１ボンディングワイヤ３２４ａと第２ボンディングワイヤ３２４ｂとのインピーダンスを等しくすることができ、並列に接続された第１、第２半導体素子３２８、３２９の間の共振や発振等を抑制することができる。
なお、上記一実施の形態では、各第１リードフレーム部３２６の幅方向の中心線が対応する制御電極３３２の幅方向の中心を通り、また、各第２リ−ドフレーム部３２７の幅方向の中心線が対応する制御電極３３３の幅方向の中心を通っている構造として例示した。しかし、第１リードフレーム部３２６の幅方向の中心線を制御電極３３２の幅方向の中心に一致せずとも、第１リードフレーム部３２６の延長線が制御電極３３２に重なる程度であればよい。同様に、第２リードフレーム部３２７の幅方向の中心線を制御電極３３３の幅方向の中心に一致せずとも、第２リードフレーム部３２７の延長線が制御電極３３２に重なる程度であればよい。
さらに、第１リードフレーム部３２６は、屈曲部３７１から第１半導体素子３２８側とは反対側に向けて第１半導体素子３２８と重なる方向に延在されていればよく、必ずしも、第１リードフレーム部３２６が、第１半導体素子３２８の制御電極３３２に重なる方向に延在されていなくてよい。同様に、第２リードフレーム部３２７は、屈曲部３７１から第２半導体素子３２９側に向けて、第２半導体素子３２９と重なる方向に延在されていればよく、必ずしも、第２リードフレーム部３２７が、第１半導体素子３２８の制御電極３３２に重なる方向に延在されていなくてもよい。
上記各実施形態では、第１、第２半導体素子３２８、３２９の複数の制御電極３３２、３３３に接続される複数の制御用リードフレーム３２５を備えたパワー半導体モジュール３００として例示した。しかし、本発明は、第１、第２半導体素子３２８、３２９の制御電極３３２、３３３に接続される制御用リードフレーム３２５が１つの場合でも適用することができる。
上述した制御用リードフレーム３２５を備えたパワー半導体モジュール３００は単に一例として例示したものであり、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
３００ パワー半導体モジュール
３２４ａ 第１ボンディングワイヤ
３２４ｂ 第２ボンディングワイヤ
３２５ 制御用リードフレーム
３２６ 第１リードフレーム部
３２７ 第２リードフレーム部
３２８、３３０ 第１半導体素子
３２９、３３１ 第２半導体素子
３３２、３３３ 制御電極
３７１ 屈曲部
θ 屈曲角

Claims (5)

  1. 第１半導体素子と、
    前記第１半導体素子と電気的に並列に接続される第２半導体素子と、
    第１ボンディングワイヤを介して前記第１半導体素子の制御電極に接続され、第２ボンディングワイヤを介して前記第２半導体素子の制御電極に接続される制御用リードフレームと、を備え、
    前記制御用リードフレームは、第１リードフレーム部と、屈曲部と、当該屈曲部を介して前記第１リードフレーム部に接続される第２リードフレーム部と、を有し、
    前記第１ボンディングワイヤの一端は、前記第１半導体素子の前記制御電極に接続され、前記第１ボンディングワイヤの他端は、前記第１リードフレーム部または前記屈曲部に接続され、
    前記第２ボンディングワイヤの一端は、前記第２半導体素子の前記制御電極に接続され、前記第２ボンディングワイヤの他端は、前記第２リードフレーム部に接続され、
    前記第１リードフレーム部は、前記屈曲部から前記第１半導体素子側とは反対側に向けて前記第１半導体素子と重なる方向に延在され、
    前記第２リードフレーム部は、前記屈曲部から前記第２半導体素子側に向けて、前記第２半導体素子と重なる方向に延在されている、パワー半導体モジュール。
  2. 請求項１に記載のパワー半導体モジュールにおいて、
    前記第１リードフレーム部は、前記第１半導体素子の前記制御電極と重なる方向に延在され、
    前記第２リードフレーム部は、前記第２半導体素子の前記制御電極と重なる方向に延在されている、パワー半導体モジュール。
  3. 請求項２に記載のパワー半導体モジュールにおいて、
    複数の前記制御用リードフレームを有し、
    前記第１半導体素子および前記第２半導体素子は、それぞれ、前記各制御用リードフレームに接続される複数の前記制御電極を有し、
    前記各制御用リードフレームの前記第１リードフレーム部または前記屈曲部と前記第１半導体素子の前記制御電極を接続する複数の前記第１ボンディングワイヤの長さ、および前記各制御用リードフレームの前記第２リードフレーム部と前記第２半導体素子の前記制御電極を接続する複数の前記第２ボンディングワイヤの長さは、すべて同一である、パワー半導体モジュール。
  4. 請求項３に記載のパワー半導体モジュールにおいて、
    前記各制御用リードフレームの前記屈曲部の角度と前記第２リードフレーム部の長さは、それぞれ、前記第１半導体素子の前記制御電極と第１リードフレーム部または前記屈曲部とを接続する前記第１ボンディングワイヤの長さと、前記第２半導体素子の前記制御電極と前記第２リードフレーム部とを接続する前記第２ボンディングワイヤの長さとを等しくすることができるように設定されている、パワー半導体モジュール。
  5. 請求項４に記載のパワー半導体モジュールにおいて、
    前記各制御用リードフレームの前記屈曲部の角度は、前記第２リードフレーム部が前記第２半導体素子の前記制御電極と重なる方向に延在されるように相互に異なっている、パワー半導体モジュール。
JP2018529462A 2016-07-29 2017-06-30 パワー半導体モジュール Active JP6619518B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016149181 2016-07-29
JP2016149181 2016-07-29
PCT/JP2017/024078 WO2018020953A1 (ja) 2016-07-29 2017-06-30 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2018020953A1 JPWO2018020953A1 (ja) 2019-02-14
JP6619518B2 true JP6619518B2 (ja) 2019-12-11

Family

ID=61017245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018529462A Active JP6619518B2 (ja) 2016-07-29 2017-06-30 パワー半導体モジュール

Country Status (5)

Country Link
US (1) US10615102B2 (ja)
JP (1) JP6619518B2 (ja)
CN (1) CN109478546B (ja)
DE (1) DE112017002605B4 (ja)
WO (1) WO2018020953A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119399B2 (ja) 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
US11069640B2 (en) 2019-06-14 2021-07-20 Cree Fayetteville, Inc. Package for power electronics

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56110250A (en) * 1980-02-06 1981-09-01 Hitachi Ltd Lead frame
KR100993277B1 (ko) 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
JP5048627B2 (ja) * 2008-10-27 2012-10-17 新電元工業株式会社 リードフレーム及び半導体装置
JP2011017955A (ja) 2009-07-10 2011-01-27 Canon Inc ベルト駆動制御装置及び画像形成装置
JP5618595B2 (ja) 2010-04-01 2014-11-05 日立オートモティブシステムズ株式会社 パワーモジュール、およびパワーモジュールを備えた電力変換装置
JP5805513B2 (ja) * 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
JP6148830B2 (ja) 2012-07-19 2017-06-14 ローム株式会社 パワーモジュール半導体装置
JP6115738B2 (ja) 2013-02-05 2017-04-19 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
JP6165689B2 (ja) * 2014-08-20 2017-07-19 日立オートモティブシステムズ株式会社 パワー半導体モジュール

Also Published As

Publication number Publication date
US10615102B2 (en) 2020-04-07
JPWO2018020953A1 (ja) 2019-02-14
CN109478546A (zh) 2019-03-15
CN109478546B (zh) 2022-08-30
US20190295929A1 (en) 2019-09-26
DE112017002605T5 (de) 2019-02-14
DE112017002605B4 (de) 2024-05-02
WO2018020953A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP4660214B2 (ja) 電力用半導体装置
JP6619518B2 (ja) パワー半導体モジュール
WO2012073306A1 (ja) パワーモジュール
JP2016213346A (ja) 半導体装置
JP6969501B2 (ja) 半導体装置
JP7010167B2 (ja) 半導体装置
JP6439750B2 (ja) 半導体装置
JP6610568B2 (ja) 半導体装置
JP2019140250A (ja) 半導体装置
JP2019216189A (ja) 半導体装置
US20160211202A1 (en) Semiconductor device
WO2020184051A1 (ja) 半導体装置
WO2019187700A1 (ja) 半導体モジュール
JP6407798B2 (ja) パワー半導体装置
CN110476343B (zh) 电力转换装置
JP5355506B2 (ja) 半導体装置
JP2013150389A (ja) 電力変換装置
JP6475660B2 (ja) パワー半導体装置
JP2011014744A (ja) 半導体装置
JP2018073892A (ja) 回路体および回路体の製造方法
US20210159806A1 (en) Power conversion apparatus
JP6898588B2 (ja) 半導体装置
JP2020167749A (ja) スイッチング素子モジュール
JP2021100319A (ja) ２本の導電部材の接合構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191114

R150 Certificate of patent or registration of utility model

Ref document number: 6619518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250