JP6737024B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP6737024B2
JP6737024B2 JP2016141484A JP2016141484A JP6737024B2 JP 6737024 B2 JP6737024 B2 JP 6737024B2 JP 2016141484 A JP2016141484 A JP 2016141484A JP 2016141484 A JP2016141484 A JP 2016141484A JP 6737024 B2 JP6737024 B2 JP 6737024B2
Authority
JP
Japan
Prior art keywords
wire
semiconductor device
semiconductor element
wiring
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016141484A
Other languages
English (en)
Other versions
JP2018014354A (ja
Inventor
直之 金井
直之 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016141484A priority Critical patent/JP6737024B2/ja
Publication of JP2018014354A publication Critical patent/JP2018014354A/ja
Application granted granted Critical
Publication of JP6737024B2 publication Critical patent/JP6737024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7855—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85047—Reshaping, e.g. forming the ball or the wedge of the wire connector by mechanical means, e.g. severing, pressing, stamping

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等を含む半導体素子を有する半導体装置は、その容量増加に伴い、半導体素子と電極とを接続するワイヤの径も増大している。このようなワイヤのループ部に断面形状が偏平な薄肉部が形成された半導体装置は、ループ部の撓み性が高まって、ワイヤ接合部の接合界面に作用する応力が低減する。これにより、ワイヤの剥離を防止することができ、半導体装置のパワーサイクル耐量の向上が図られている。
特開２００３−３０３８４５号公報
ところで、半導体装置は、その容量増加と共に小型化が進んでいるために、限られた領域内にスイッチング素子とダイオード素子とを配置して、複数のワイヤでこれらの素子の主端子間を接続している。このため、スイッチング素子の制御電極に接続されるワイヤがこれらの端子の主端子間を接続するワイヤに接触して、ショートが生じてしまうおそれがあり、半導体装置の信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり、信頼性を改善できる半導体装置の製造方法及び半導体装置を提供することを目的とする。
本発明の一観点によれば、基板上に、第１接続端子と、前記第１接続端子に対向する第２接続端子と、前記第１接続端子と前記第２接続端子との間に配線接続部とをそれぞれ配置する配置工程と、前記第１接続端子または前記第２接続端子の一方にワイヤの一端部を接合し、前記第１接続端子または前記第２接続端子の接合面に平行であり、前記配線接続部から前記ワイヤが離間するように屈曲する屈曲方向に、前記ワイヤの接合箇所近傍に曲げ癖を付加して、前記ワイヤの他端部を、前記第１接続端子または前記第２接続端子の他方に接合する配線工程と、を有し、前記配線工程にて、前記ワイヤにおいて、前記一端部から第１距離だけ離れた、前記屈曲方向側の支持点を支持しながら、前記支持点からさらに第２距離だけ離れた、前記屈曲方向の反対側の押圧点を前記屈曲方向に押圧して、前記ワイヤに前記曲げ癖を付加する、半導体装置の製造方法が提供される。
また、上記製造方法により製造される半導体装置が提供される。
開示の技術によれば、半導体装置の信頼性の低下を抑制することができる。
実施の形態の半導体装置の側面図である。 実施の形態の半導体装置の要部の上面図である。 実施の形態の別の半導体装置の要部の上面図である。 参考例の半導体装置の要部の上面図である。 実施の形態の半導体装置の製造方法の製造フローを示す図である。 実施の形態のワイヤボンディング装置の要部を示す図である。 実施の形態の半導体装置に対してワイヤボンディング装置によりワイヤの一端部をゲート電極に接合する場合を示す図である。 実施の形態のワイヤボンディング装置によりワイヤを供給している場合を示す図である。 実施の形態のワイヤボンディング装置によりワイヤを支持している場合を示す図である。 実施の形態のワイヤボンディング装置によりワイヤに曲げ癖を付加する場合を示す図である。 実施の形態の半導体装置においてワイヤに曲げ癖が付加された場合を示す図である。 実施の形態のワイヤの別の配線工程を説明するための図である。
以下、実施の形態について図面を参照して説明する。
まず、半導体装置について、図１及び図２を用いて説明する。
図１は、実施の形態の半導体装置の側面図であり、図２は、実施の形態の半導体装置の要部の上面図である。なお、図２は、図１に示す半導体装置１０の要部の上面図であって、外部接続端子５１ａ，５１ｂと、金属ベース基板５２と、ケース５３と、蓋５４と、封止材５５との記載は省略している。
半導体装置１０は、積層基板２０と、積層基板２０に配置された半導体素子３１（第１半導体素子）及び半導体素子３２ａ〜３２ｄ（第２半導体素子）とを有している。半導体装置１０は、積層基板２０が配置される金属ベース基板５２と、積層基板２０上に接合される外部接続端子５１ａ，５１ｂと、金属ベース基板５２の外縁部に配置されて、積層基板２０と外部接続端子５１ａ，５１ｂとを収納するケース５３とを有している。半導体装置１０は、ケース５３の開口部に配置され、外部接続端子５１ａ，５１ｂが突出される蓋５４と、ケース５３内を充填して積層基板２０と外部接続端子５１ａ，５１ｂとを封止する封止材５５とを有している。なお、外縁部とは、金属ベース基板５２のおもて面の外周に沿った外側の領域である。
積層基板２０は、絶縁板２１と、絶縁板２１の裏面に形成された金属板２２と、絶縁板２１のおもて面に形成された回路板２３とを有する。
絶縁板２１は、高い電気絶縁性を有し、熱伝導率が高い材料により構成されている。このような材料として、例えば、酸化アルミニウム、窒化アルミニウム、窒化シリコンが挙げられる。特に、高耐圧用としては、電気絶縁性と熱伝導率とが高い材料が好ましく、例えば、窒化アルミニウム、窒化シリコンを用いることができる。絶縁板２１の厚さは、例えば、１ｍｍ程度である。
金属板２２は、放熱性及び加工性に優れた銅、アルミニウム等の金属で構成されている。金属板２２は、錆付き防止のために、ニッケル等によるメッキ処理を施すことも可能である。また、金属板２２の厚さは、例えば、０．１ｍｍ以上、１ｍｍ以下である。なお、金属板２２の厚さが、１ｍｍを超えると、絶縁板２１に対する接合が難しくなる。
回路板２３は、金属板２２と同様の条件の材料、厚さ（例えば、０．２ｍｍ）により構成されており、回路パターン２３ａ〜２３ｃを含んでいる。
回路パターン２３ａには、半導体素子３１がはんだを介して配置されており、また、外部接続端子５１ａが電気的に接合されている。なお、はんだは、鉛フリーはんだを用いることが好ましく、例えば、錫−銀−銅系、錫−アンチモン系、錫−アンチモン−銀系、錫−銅系、錫−アンチモン−銀−銅系、錫−銅−ニッケル系、錫−銀系等を用いることができる。
回路パターン２３ｂは、半導体素子３１から離間して絶縁板２１に配置される回路板２３の配置領域であり、半導体素子３２ａ〜３２ｄが上記と同様の条件のはんだを介してそれぞれ配置されている。なお、離間するとは、半導体素子３１から回路板２３が所定の距離、離れていることである。
回路パターン２３ｃは、回路パターン２３ｂから半導体素子３１の反対側に離間して配置された配線部としての機能を有し、外部接続端子５１ｂが電気的に接合されている。このような回路パターン２３ｃは、ワイヤ４２ａ，４２ｃ及び回路パターン２３ｂを挟んで、ゲート電極３１２と互いに向き合って（対向）している。
なお、このような金属板２２及び回路板２３は、絶縁板２１に対して、直接接合法（Direct Copper Bonding法）、または、ろう材接合法（Active Metal Brazing法）を用いることで接合することができる。また、それぞれの方法で形成された積層基板２０は、ＤＣＢ基板、または、ＡＭＢ基板と呼ばれている。
半導体素子３１は、例えば、シリコンで構成されたＩＧＢＴであり、おもて面に制御電極としての機能を有するゲート電極３１２及び第１主電極としての機能を有するエミッタ電極３１１を、裏面にコレクタ電極をそれぞれ備えている。また、半導体素子３１では、ゲート電極３１２は、半導体素子３１の側部側の外縁部（図２中下側）に配置されている。なお、半導体素子３１のＩＧＢＴは、シリコンに限らず、炭化シリコンで構成されたものであってもかまわない。
半導体素子３２ａ〜３２ｄは、例えば、炭化シリコンで構成されたダイオード（炭化シリコンダイオード）（ショットキーバリアダイオード（ＳＢＤ））であり、おもて面に第２主電極としての機能を有するアノード電極３２ａ１〜３２ｄ１を、裏面にカソード電極をそれぞれ備えている。炭化シリコンダイオードは、シリコンで構成されたダイオード（シリコンダイオード）と比べて、高耐圧、高耐熱、低損失といった特徴を備えている。炭化シリコンダイオードをパワー半導体装置に用いることで、小型化、低損失化が可能となる。しかし、炭化シリコンダイオードは、シリコンダイオードと比べて、結晶品質が良くないために、シリコンダイオードと同様にサイズを大きくすることができず、シリコンダイオードよりも電流容量が小さい。そこで、半導体装置１０では、炭化シリコンダイオードとして複数の半導体素子３２ａ〜３２ｄを配置して、電流容量の不足を補うことができる。
複数のワイヤ４２ａ，４２ｃは、配線接続部としての機能を有し、半導体素子３１のエミッタ電極３１１と、半導体素子３２ａ，３２ｃのアノード電極３２ａ１，３２ｃ１とを電気的に接続している。なお、ワイヤ４２ａ，４２ｃに限らず、例えば、半導体素子３１のエミッタ電極３１１と、半導体素子３２ａ，３２ｃのアノード電極３２ａ１，３２ｃ１とを電気的に接続するリードフレーム、または、外部接続端子も、配線接続部としての機能を有する。ワイヤ４２ｂ，４２ｄは、半導体素子３２ａ，３２ｃのアノード電極３２ａ１，３２ｃ１と、半導体素子３２ｂ，３２ｄのアノード電極３２ｂ１，３２ｄ１とを電気的に接続している。
ワイヤ４１は、半導体素子３１のゲート電極３１２と、回路パターン２３ｃとを電気的に接続している。この際、ワイヤ４１は、その一端部がゲート電極３１２に接合され、ゲート電極３１２の接合面に平行であって、ワイヤ４２ａ，４２ｃから離間する離間方向に、ワイヤ４１の接合箇所近傍に曲げ癖４１１が付加されて、ワイヤ４１の他端部が回路パターン２３ｃに接合されている。具体的には、ゲート電極３１２に一端部が接合されたワイヤ４１は、ゲート電極３１２の電極面より上方に持ち上げられ、水平方向（すなわち、ゲート電極３１２に対して回路パターン２３ｃを前方側とすると、当該電極面に対して斜め前方方向）に移動する。そして、水平方向及び垂直方向（上記斜め前方方向）に所定の距離離れた個所で曲げ癖４１１を付与される。その曲げ癖４１１の方向(屈曲方向)は、接合面に平行であって、ワイヤ４２ａ，４２ｃ等から離れる方向である。
なお、接合面とは、ゲート電極３１２のワイヤ４１の一端部が接合されている面である。また、近傍とはワイヤ４１においてゲート電極３１２の接合箇所から、エミッタ電極３１１のワイヤ４２ｃの接合箇所までである。また、平行とは、曲げ癖４１１が付加されたワイヤ４１がゲート電極３１２の接合面と一定距離が保たれた状態である。つまり、接合面に垂直方向ではないということである。曲げ癖４１１とは、ワイヤ４１が屈曲されて、屈曲箇所で屈曲方向に癖がつけられたものである。一端部とは、ワイヤ４１のゲート電極３１２に接合される端部である。なお、離間方向とは、ワイヤ４２ａ，４２ｃから離れる方向であり、図２では図中下側または図中上側のいずれかの方向である。
ワイヤ４１は、このような曲げ癖４１１が付加されているために、ワイヤ４２ａ〜４２ｄを迂回して、最端部のワイヤ４２ａとの間に隙間を空けて、半導体素子３１のゲート電極３１２と回路パターン２３ｃとを電気的に接続することができる。このため、ワイヤ４１は、ワイヤ４２ａ〜４２ｄと接触することがなく、ワイヤ４１がワイヤ４２ａ〜４２ｄに対してショートが生じることが防止されるようになる。
なお、本実施の形態では、ゲート電極３１２が半導体素子３１の側部側の外縁部（図２中下側）に配置されており、ワイヤ４１は、ゲート電極３１２が配置されている側部側に曲げ癖４１１が付加されている。ゲート電極３１２が半導体素子３１の側部側の外縁部（図２中上側）に配置されている場合にも同様に、ワイヤ４１は、ゲート電極３１２が配置されている側部側（図２中上側）に曲げ癖４１１が付加される。なお、曲げ癖４１１の箇所は、ゲート電極３１２の接合箇所から、エミッタ電極３１１のワイヤ４２ｃの接合箇所までに限らない。あらゆる端子間にワイヤで接合される場合に適用できる。
また、ワイヤ４１，４２ａ〜４２ｄは、アルミニウム、アルミニウム鉄合金、銅等の電気伝導率が高い材料を用いることができる。ワイヤ４１，４２ａ〜４２ｄの径は、大電流を流す高耐圧用の半導体装置１０では、３００μｍ以上、５００μｍ以下とすることができる。
金属ベース基板５２は、熱伝導率が高く、積層基板２０のはんだ付け工程を耐えることができる材料が用いられる。このような材料は、例えば、銅、アルミニウム−炭化シリコン等が挙げられる。
ケース５３は、中空（枠形状）の略直方体の箱型形状を有しており、金属ベース基板５２の外縁部に接着剤を介して配置されて、積層基板２０と外部接続端子５１ａ，５１ｂ等を収容する。ケース５３は、例えば、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）等の樹脂により構成されている。
蓋５４は、ケース５３の開口を覆って固定されて、外部接続端子５１ａ，５１ｂが突出される。このような蓋５４は、例えば、ＰＰＳ樹脂等の樹脂により構成されている。
封止材５５は、ケース５３内に充填されて、積層基板２０と、半導体素子３１，３２ａ〜３２ｄと、ワイヤ４１，４２ａ〜４２ｄとを封止するものであり、例えば、エポキシ樹脂、シリコーンゲル等を用いることができる。
また、半導体装置における半導体素子３１のゲート電極３１２と回路パターン２３ｃとのワイヤによる接続を以下の図３のようにすることも可能である。
図３は、実施の形態の別の半導体装置の要部の上面図である。
半導体装置１０ａは、半導体装置１０においてワイヤ４１以外は同様の構成をなしており、半導体装置１０と同様に要部の上面図を示している。半導体装置１０ａでは、ワイヤ４１に代わって、ワイヤ４１ａを有している。
ワイヤ４１ａは、ワイヤ４１と同様に、半導体素子３１のゲート電極３１２と、回路パターン２３ｃとを電気的に接続している。この際、ワイヤ４１ａは、その一端部が回路パターン２３ｃに接合され、回路パターン２３ｃの接合面に平行であって、ワイヤ４２ａ，４２ｃから離間する離間方向に、ワイヤ４１ａの接合箇所近傍に曲げ癖４１２が付加されて、ワイヤ４１ａの他端部がゲート電極３１２に接合されている。ワイヤ４１ａは、このような曲げ癖４１２が付加されているために、ワイヤ４２ａ〜４２ｄを迂回して、最端部のワイヤ４２ａ，４２ｂとの間に隙間を空けて、回路パターン２３ｃと半導体素子３１のゲート電極３１２とを電気的に接続することができる。このため、ワイヤ４１ａは、ワイヤ４２ａ〜４２ｄと接触することがなく、ワイヤ４１ａがワイヤ４２ａ〜４２ｄに対してショートを生じることが防止されるようになる。
ここで、半導体装置１０に対する参考例の半導体装置について、図４を用いて説明する。
図４は、参考例の半導体装置の要部の上面図である。
なお、図４に示す半導体装置１００は、半導体装置１０と同様の構成を有し、半導体装置１０と同様に要部の上面図を示している。
但し、半導体装置１００では、半導体装置１０のワイヤ４１に代わって、ワイヤ４１０が、半導体素子３１のゲート電極３１２と、回路パターン２３ｃとを電気的に接続している。
ワイヤ４１０は、曲げ癖が付加されておらず、半導体素子３１のゲート電極３１２と、回路パターン２３ｃとの間で、ワイヤ４２ａ〜４２ｄを迂回することなく、ワイヤ４２ａ〜４２ｄと平行に接続している。このため、ワイヤ４１０は、ワイヤ４２ａ，４２ｂと接触してしまい、ショートが生じてしまう。このため、半導体装置１００は、動作不良が生じるおそれがあり、信頼性が低くなる。
一方、上記半導体装置１０，１０ａでは、絶縁板２１と、絶縁板２１のおもて面に形成された回路板２３とを備える積層基板２０と、おもて面にゲート電極３１２及びエミッタ電極３１１を備え、回路板２３上に配置される半導体素子３１と、おもて面にアノード電極３２ａ１〜３２ｄ１を備え、回路板２３上に半導体素子３１から離間した回路パターン２３ｂに配置される半導体素子３２ａ〜３２ｄとを有している。半導体装置１０，１０ａは、エミッタ電極３１１とアノード電極３２ａ１，３２ｃ１とを接続する複数のワイヤ４２ａ，４２ｃを有している。半導体装置１０，１０ａは、一端部がゲート電極３１２と回路パターン２３ｃとの一方に接合され、ゲート電極３１２または回路パターン２３ｃの接合面に平行であり、ワイヤ４２ａ，４２ｃから離間する離間方向に、接合箇所近傍に曲げ癖４１１，４１２が付加されて、他端部がゲート電極３１２と回路パターン２３ｃとの一方に接合されるワイヤ４１，４１ａとを有している。
ワイヤ４１，４１ａは、ゲート電極３１２または回路パターン２３ｃの接合面に平行であり、ワイヤ４２ａ，４２ｃから離間する離間方向に曲げ癖４１１，４１２が付加されているために、ワイヤ４２ａ〜４２ｄを迂回して、半導体素子３１と回路パターン２３ｃとを電気的に接続することができる。このため、ワイヤ４１，４１ａは、ワイヤ４２ａ〜４２ｄと接触することがなく、ワイヤ４１，４１ａはワイヤ４２ａ〜４２ｄに対してショートが生じることが防止されるようになる。
これにより、半導体装置１０，１０ａは動作不良の発生が抑制されて、信頼性の低下が防止されるようになる。
なお、半導体装置１０，１０ａでは、ワイヤ４１，４１ａは、ワイヤ４２ａ，４２ｂを適切に迂回するように曲げ癖４１１，４１２がそれぞれ付加される必要がある。このためには、ワイヤ４１，４１ａは、ゲート電極３１２または回路パターン２３ｃに対する接合箇所から、ワイヤ４２ａ，４２ｂまでの間に曲げ癖４１１，４１２が付加されることが好ましい。例えば、半導体装置１０では、ワイヤ４１は、その一端部がゲート電極３１２に接合されてから、当該接合箇所からワイヤ４２ａの図２中左端部に至るまでの間に、曲げ癖４１１が付加される。なお、図２中左端部とは、ワイヤ４２ａと半導体素子３１のエミッタ電極３１１の接合部のことである。このようにして曲げ癖４１１が付加されたワイヤ４１は、ワイヤ４２ａ，４２ｂを適切に迂回して、回路パターン２３ｃと電気的に接続することができる。また、半導体装置１０ａでは、ワイヤ４１ａは、その一端部が回路パターン２３ｃに接合されてから、当該接合箇所からワイヤ４２ｂの図３中右端部に至るまでの間に、曲げ癖４１２が付加される。このようにして曲げ癖４１２が付加されたワイヤ４１ａは、ワイヤ４２ｂ，４２ａを適切に迂回して、ゲート電極３１２と電気的に接続することができる。
なお、本実施の形態の半導体装置１０，１０ａでは、ワイヤ４１，４１ａは、半導体素子３１のゲート電極３１２と、回路パターン２３ｃとを電気的に接続する場合について説明している。ワイヤ４１，４１ａのゲート電極３１２との接続先は、回路パターン２３ｃに限らず、回路パターン２３ｂから半導体素子３１の反対側に離間する、例えば、抵抗チップ、外部接続端子５１ｂ等の配線部に接続することも可能である。
次に、半導体装置１０の製造方法について、図５を参照して説明する。
図５は、実施の形態の半導体装置の製造方法の製造フローを示す図である。
［ステップＳ１］ 積層基板２０、半導体素子３１，３２ａ〜３２ｄを用意する。
［ステップＳ２］ 積層基板２０の回路板２３の回路パターン２３ａに半導体素子３１を、はんだを介して配置し、回路板２３の回路パターン２３ｂに半導体素子３２ａ〜３２ｄを、はんだを介してそれぞれ配置する。
［ステップＳ３］ 半導体素子３１のエミッタ電極３１１と、半導体素子３２ａ，３２ｃのアノード電極３２ａ１，３２ｃ１とをワイヤ４２ａ，４２ｃで接続する。
また、半導体素子３２ａ，３２ｃのアノード電極３２ａ１，３２ｃ１と、半導体素子３２ｂ，３２ｄのアノード電極３２ｂ１，３２ｄ１とをワイヤ４２ｂ，４２ｄで接続する。
ここで、ワイヤ４２ａ〜４２ｄを接続するためのワイヤボンディング装置について、図６を用いて説明する。
図６は、実施の形態のワイヤボンディング装置の要部を示す図である。
なお、図６ではワイヤボンディング装置６０の要部として、その先端部（ワイヤの吐き出し口付近）を図示している。
ワイヤボンディング装置６０は、半導体素子３１，３２ａ〜３２ｄ及び回路パターン２３ｃといった接合予定箇所に対してワイヤ４１，４２ａ〜４２ｄをそれぞれ接合する際に用いることができる。ワイヤボンディング装置６０は、その先端部に、ボンディングツール６１と、ワイヤガイド６２と、カッター６３と、クランプ機構６４とを備える。ワイヤボンディング装置６０は、さらに、ワイヤ支持部６６とワイヤ押圧部６７とを備える。ワイヤ支持部６６とワイヤ押圧部６７とについては後述する。
ワイヤ４１等の直径は、０．１５ｍｍ以上、０．５ｍｍ以下であり、高電流の半導体装置１０には０．３ｍｍ以上、０．５ｍｍ以下が使われる。これ以降は０．４ｍｍの場合を示す。
ボンディングツール６１は、超音波を発生する超音波振動子６５が設けられており、ボンディングツール６１の先端部の押圧面（裏面）には、ワイヤ４１，４２ａ〜４２ｄに沿った溝部（図示を省略）が形成されている。なお、超音波振動子６５は、例えば、６０ｋＨｚ〜１５０ｋＨｚの周波数の超音波を発振する。また、ボンディングツール６１は、矢印Ｙ１に沿って図６中上下方向に移動する。このようなボンディングツール６１は、後述するようにワイヤ４１，４２ａ〜４２ｄが供給されると、ボンディングツール６１が図６中下方向に移動し、ワイヤ４１，４２ａ〜４２ｄを溝部で挟持し、接合予定箇所に押圧する。ボンディングツール６１は、ワイヤ４１，４２ａ〜４２ｄを押圧しながら、且つ超音波振動子６５からの超音波を受けて超音波振動することで、接合予定箇所にワイヤ４１，４２ａ〜４２ｄを接合する。ボンディングツール６１は、このようにしてワイヤ４１，４２ａ〜４２ｄが接合予定箇所に接合されると、超音波振動子６５からの振動が停止され、図６中上方向に移動して元の位置に戻る。
ワイヤガイド６２は、内部にワイヤ４１，４２ａ〜４２ｄを収納しており、ワイヤ４１，４２ａ〜４２ｄの外部への供給をガイドする。
カッター６３は、ボンディングツール６１とは独立して、矢印Ｙ２に沿って図６中上下方向に移動して、接続対象物のワイヤ４１，４２ａ〜４２ｄによる接続終了後、余分なワイヤ４１，４２ａ〜４２ｄをカットする。
クランプ機構６４は、ワイヤガイド６２に設けられて、ワイヤガイド６２でガイドされるワイヤ４１，４２ａ〜４２ｄを保持し、または、開放してワイヤ４１，４２ａ〜４２ｄをワイヤガイド６２からガイドさせて、ワイヤガイド６２からのワイヤ４１，４２ａ〜４２ｄの供給を制御する。
例えば、ワイヤボンディング装置６０を用いて、半導体素子３１のエミッタ電極３１１と半導体素子３２ａのアノード電極３２ａ１とをワイヤ４２ａで接続する場合について説明する。
半導体素子３１のエミッタ電極３１１に、ワイヤボンディング装置６０の先端部を位置合わせして、ワイヤ４２ａの一端部をセットする。
ボンディングツール６１を降下して、超音波振動子６５から超音波振動を受けながら、ワイヤ４２ａの一端部をエミッタ電極３１１に押圧する。
これにより、ワイヤ４２ａの一端部が半導体素子３１のエミッタ電極３１１に接合する。
ワイヤボンディング装置６０ではワイヤ４２ａの一端部がエミッタ電極３１１に接合した状態で、ワイヤガイド６２からワイヤ４２ａを供給しながら、先端部を上昇させ、半導体素子３２ａに移動すると共にアノード電極３２ａ１に位置合わせする。先端部を下降させ、これにより、ワイヤ４２ａの他端部を半導体素子３２ａのアノード電極３２ａ１にセットする。
再び、ボンディングツール６１を降下して、超音波振動子６５から超音波振動を受けながら、ワイヤ４２ａの他端部をアノード電極３２ａ１に押圧する。
これにより、ワイヤ４２ａの他端部が半導体素子３２ａのアノード電極３２ａ１に接合する。
さらに、ワイヤボンディング装置６０では、カッター６３を降下させて、ワイヤ４２ａの他端部をカットすることで、ワイヤ４２ａをワイヤガイド６２で供給されるワイヤから切り離す。これにより、ワイヤ４２ａが半導体素子３１のエミッタ電極３１１と半導体素子３２ａのアノード電極３２ａ１とを電気的に接続することができる。
このようにワイヤボンディング装置６０により、半導体素子３１のエミッタ電極３１１と、半導体素子３２ａ，３２ｃのアノード電極３２ａ１，３２ｃ１とをワイヤ４２ａ，４２ｃで接続することができる。また、ワイヤボンディング装置６０により同様にして、半導体素子３２ａ，３２ｃのアノード電極３２ａ１，３２ｃ１と、半導体素子３２ｂ，３２ｄのアノード電極３２ｂ１，３２ｄ１とをワイヤ４２ｂ，４２ｄで接続することができる。
［ステップＳ４］ 半導体素子３１のゲート電極３１２に、ワイヤ４１の一端部を接合する。
ワイヤ４１の一端部を半導体素子３１のゲート電極３１２に接合することについて図７を用いて説明する。
図７は、実施の形態の半導体装置に対してワイヤボンディング装置によりワイヤの一端部をゲート電極に接合する場合を示す図である。
なお、図７では、ワイヤボンディング装置６０の図示を省略している。
上記のワイヤボンディング装置６０を利用すると、半導体素子３１のゲート電極３１２に、ワイヤボンディング装置６０の先端部を位置合わせして、ワイヤ４１の一端部をセットする。
ボンディングツール６１を降下して、超音波振動子６５から超音波振動を受けながら、ワイヤ４１の一端部をゲート電極３１２に押圧する。
これにより、図７に示されるように、ワイヤ４１の一端部が半導体素子３１のゲート電極３１２に接合する。
［ステップＳ５］ 一端部が半導体素子３１のゲート電極３１２に接合されたワイヤ４１に曲げ癖を付加する。
ワイヤ４１に対する曲げ癖の付加について、図８〜図１１を用いて説明する。
図８は、実施の形態のワイヤボンディング装置によりワイヤを供給している場合を示す図である。
図９は、実施の形態のワイヤボンディング装置によりワイヤを支持している場合を示す図であり、図１０は、実施の形態のワイヤボンディング装置によりワイヤに曲げ癖を付加する場合を示す図である。なお、図９及び図１０は、図８において矢視Ｘから見た図をそれぞれ示している。
図１１は、実施の形態の半導体装置においてワイヤに曲げ癖が付加された場合を示す図である。
なお、図１１でも、ワイヤボンディング装置６０の図示を省略している。
ワイヤボンディング装置６０は、ワイヤ４１の一端部を半導体素子３１のゲート電極３１２に接合した後、図８に示されるように、ワイヤ支持部６６とワイヤ押圧部６７との位置を維持した状態で、ワイヤガイド６２からワイヤを供給しながら、先端部を図８中上方に移動する。つまり、先端部を接合面から垂直方向及び水平方向（すなわち、接合面に対して回路パターン２３ｃを前方側とすると、当該接合面に対して斜め前方方向）に移動させる。
ワイヤボンディング装置６０は、図９に示されるように、ワイヤ支持部６６をワイヤ４１側に移動して、ワイヤ支持部６６でワイヤ４１を支持する。
この際、ワイヤ支持部６６は、ワイヤ４１の曲げ癖により曲げられる側を支持する。また、ワイヤ４１の一端部から、ワイヤ支持部６６により支持される支持点までの第１距離は、ワイヤ４１の径の１倍以上、６倍以下であることが好ましく、例えば、３ｍｍであるとする。
なお、この距離が長すぎると、後に、ワイヤ４１に曲げ癖を付加する際に、ワイヤ４１の一端部がゲート電極３１２から剥離してしまうおそれがある。また、適切に屈曲されることができないおそれがある。
さらに、ワイヤボンディング装置６０は、図１０に示されるように、ワイヤ支持部６６によりワイヤ４１を支持した状態で、ワイヤ押圧部６７をワイヤ支持部６６の反対側からワイヤ支持部６６側に移動する。ワイヤ押圧部６７に押圧されたワイヤ４１は曲げ癖４１１が付加される。
この際、ワイヤ４１の支持点の反対側から、ワイヤ押圧部６７が押圧するワイヤ４１の押圧点までの第２距離は、ワイヤ４１の径以上であることが好ましく、ワイヤ４１の径の２倍以上がより好ましく、例えば、０．４ｍｍであるとする。なお、支持点はワイヤ支持部６６の中心とし、押圧点はワイヤ押圧部６７の中心とする。
なお、第２距離がワイヤ４１の径未満である場合には、ワイヤ押圧部６７により、ワイヤ４１を適切に屈曲させることができずに、曲げ癖４１１を十分に付加することができない場合がある。
また、第２距離は、ワイヤ４１の径の５倍未満が好ましく、３倍未満がより好ましい。なお、第２距離がワイヤ４１の径の５倍以上である場合には、ワイヤ押圧部６７により、ワイヤ４１を適切に屈曲させることができずに、曲げ癖４１１を十分に付加することができない場合がある。以上の第２距離の範囲を第２距離の条件とする。
また、仮に、ワイヤ支持部６６によるワイヤ４１の支持を行わずに、ワイヤ押圧部６７だけによりワイヤ４１に曲げ癖４１１を付加する場合、ワイヤ４１の一端部とゲート電極３１２との接合箇所に応力がかかってしまい、ワイヤ４１の一端部がゲート電極３１２から剥離してしまうおそれがある。ワイヤ押圧部６７でワイヤ４１を押圧する際に、ワイヤ支持部６６でワイヤ４１を支持することで、ワイヤ４１の一端部とゲート電極３１２との接合箇所にかかる応力を緩和することができる。
このようにして曲げ癖４１１が付加されたワイヤ４１は、図１１に示されるように、半導体素子３１の側部側に屈曲するようになる。
なお、ワイヤ支持部６６、ワイヤ押圧部６７の形状は、円柱状でも、断面形状が三角形や四角形等の多角形の角柱状でもよい。また、ワイヤ支持部６６、ワイヤ押圧部６７の直径は、第２距離の条件を満たす大きさであればよい。より好ましくは、第２距離の条件を満たす範囲で、ワイヤ径の１／２から２倍の範囲である。この範囲であれば良好に屈曲させることができる。
［ステップＳ６］ ワイヤボンディング装置６０の先端部を、曲げ癖４１１が付加されたワイヤ４１にワイヤガイド６２からワイヤを供給しながら、回路パターン２３ｃに移動する。
再び、ボンディングツール６１を降下して、超音波振動子６５から超音波振動を受けながら、ワイヤ４１の他端部を回路パターン２３ｃに押圧する。
これにより、ワイヤ４１の他端部が回路パターン２３ｃに接合する。
さらに、ワイヤボンディング装置６０では、カッター６３を降下させて、ワイヤ４１の他端部をカットすることで、ワイヤ４１をワイヤガイド６２で供給されるワイヤから切り離す。これにより、ワイヤ４１が半導体素子３１のゲート電極３１２と回路パターン２３ｃとを電気的に接続することができる。
［ステップＳ７］ 半導体素子３１，３２ａ〜３２ｄと、ワイヤ４１，４２ａ〜４２ｄとが形成された積層基板２０を金属ベース基板５２上の所定位置に、図示を省略するはんだを介して配置する。
ケース５３を金属ベース基板５２の外縁部に接着剤を介して配置して、積層基板２０等を収容する。
蓋５４をケース５３の開口を覆って固定して、外部接続端子５１ａ，５１ｂを外部に突出させる。
蓋５４の図示しない注入口から封止材５５を注入して、ケース５３内の積層基板２０等を封止する。
以上の製造フローにより、図１及び図２に示した半導体装置１０が製造される。
なお、図３に示した半導体装置１０ａの場合には、上記フローのステップＳ４において、回路パターン２３ｃにワイヤ４１ａの一端部を接合する。次いで、ステップＳ５と同様にして、ワイヤ４１ａに対してワイヤ支持部６６とワイヤ押圧部６７とを用いて曲げ癖４１２を付加する。そして、ステップＳ６において、ワイヤ４１ａの他端部を半導体素子３１のゲート電極３１２に接合することで、ワイヤ４１ａが回路パターン２３ｃと半導体素子３１のゲート電極３１２とを電気的に接続することができる。他の処理は上記と同様にステップＳ１〜Ｓ３，Ｓ７を行うことで、図３に示した半導体装置１０ａが製造される。
上記半導体装置１０，１０ａは、絶縁板２１と、絶縁板２１のおもて面に形成された回路板２３とを備える積層基板２０と、おもて面にゲート電極３１２及びエミッタ電極３１１を備え、回路板２３上に配置される半導体素子３１と、おもて面にアノード電極を備え、半導体素子３１から離間する回路パターン２３ｂに配置される半導体素子３２ａ〜３２ｄとを有している。半導体装置１０，１０ａは、回路パターン２３ｂから半導体素子３１の反対側に離間して配置される回路パターン２３ｃを有している。このような半導体装置１０，１０ａの製造方法では、エミッタ電極３１１とアノード電極３２ａ１，３２ｃ１とを複数のワイヤ４２ａ，４２ｃで電気的に接続する。次いで、ワイヤ４１の一端部をゲート電極３１２または回路パターン２３ｃの一方に接合し、ワイヤ４１の接合箇所近傍に、回路パターン２３ｂの離間方向に平行な半導体素子３１の側部側に曲げ癖４１１，４１２を付加する。さらに、ワイヤ４１の他端部をゲート電極３１２または回路パターン２３ｃの他方に接合する。
このようにして製造された半導体装置１０，１０ａでは、ワイヤ４１，４１ａには、回路パターン２３ｂの離間方向に平行な半導体素子３１の側部側に曲げ癖４１１，４１２が付加されているために、ワイヤ４２ａ〜４２ｄを迂回して、半導体素子３１と回路パターン２３ｃとを電気的に接続することができる。このため、ワイヤ４１，４１ａは、ワイヤ４２ａ〜４２ｄと接触することがなく、ワイヤ４１，４１ａがワイヤ４２ａ〜４２ｄに対してショートを生じることが防止されるようになる。
これにより、半導体装置１０，１０ａは動作不良の発生が抑制されて、信頼性の低下が防止されるようになる。
なお、実施の形態では、ワイヤ４１，４１ａに曲げ癖４１１，４１２を付加して、ゲート電極３１２と回路パターン２３ｃとの間を電気的に接続する際に、ゲート電極３１２と回路パターン２３ｃとの間に配置するワイヤ４２ａ，４２ｃを迂回するものである。
この場合に限らず、下記の図１２に示される場合でも、実施の形態のようなワイヤによる配線が有効である。
図１２は、実施の形態のワイヤの別の配線工程を説明するための図である。
図１２では、端子７１ａ，７１ｃに対して、端子７１ｂ，７１ｄがそれぞれ斜めの位置に配置されており、端子７１ａ，７１ｂ間、端子７１ｃ，７１ｄ間をそれぞれワイヤ７２ａ及び破線で示されるワイヤ７２ｂで接続して配線する場合を示している。
この場合、端子７１ａ，７１ｃに対する端子７１ｂ，７１ｄの傾斜角αが０度または１８０度に近づくほど、ワイヤ７２ａ，７２ｂ同士が近づき、ワイヤ７２ａ，７２ｂ同士が接触してショートが生じてしまうおそれがある。
そこで、ワイヤ７２ｂを、実線で示されるワイヤ７２１ｂのように、一端部が端子７１ｃに接合され、端子７１ｃの接合面に平行であり、端子７１ｂから離間する離間方向に、ワイヤ７２１ｂの接合箇所近傍に曲げ癖７２１ｂ１を付加して、他端部を端子７１ｄに接合する。
ワイヤ７２１ｂは、このような曲げ癖７２１ｂ１が付加されているために、ワイヤ７２ａを迂回して、ワイヤ７２ａとの間に隙間を空けて、端子７１ｃ，７１ｄを電気的に接続することができる。このため、ワイヤ７２１ｂは、ワイヤ７２ａと接触することがなく、ショートが生じることが防止されるようになる。
なお、ワイヤ７２１ｂに付加する曲げ癖７２１ｂ１は、端子７１ｄ側でも構わない。また、ワイヤ７２ａの端子７１ａ，７１ｂのいずれか一方側に同様にして曲げ癖を付加することも可能である。
１０，１０ａ 半導体装置
２０ 積層基板
２１ 絶縁板
２２ 金属板
２３ 回路板
２３ａ〜２３ｃ 回路パターン
３１，３２ａ〜３２ｄ 半導体素子
３２ａ１〜３２ｄ１ アノード電極
４１，４１ａ，４２ａ〜４２ｄ ワイヤ
５１ａ，５１ｂ 外部接続端子
５２ 金属ベース基板
５３ ケース
５４ 蓋
５５ 封止材
６０ ワイヤボンディング装置
６１ ボンディングツール
６２ ワイヤガイド
６３ カッター
６４ クランプ機構
６５ 超音波振動子
６６ ワイヤ支持部
６７ ワイヤ押圧部
３１１ エミッタ電極
３１２ ゲート電極
４１１，４１２ 曲げ癖

Claims (9)

  1. 基板上に、第１接続端子と、前記第１接続端子に対向する第２接続端子と、前記第１接続端子と前記第２接続端子との間に配線接続部とをそれぞれ配置する配置工程と、
    前記第１接続端子または前記第２接続端子の一方にワイヤの一端部を接合し、前記第１接続端子または前記第２接続端子の接合面に平行であり、前記配線接続部から前記ワイヤが離間するように屈曲する屈曲方向に、前記ワイヤの接合箇所近傍に曲げ癖を付加して、前記ワイヤの他端部を、前記第１接続端子または前記第２接続端子の他方に接合する配線工程と、
    を有し、
    前記配線工程にて、
    前記ワイヤにおいて、前記一端部から第１距離だけ離れた、前記屈曲方向側の支持点を支持しながら、前記支持点からさらに第２距離だけ離れた、前記屈曲方向の反対側の押圧点を前記屈曲方向に押圧して、前記ワイヤに前記曲げ癖を付加する、
    半導体装置の製造方法。
  2. 前記第１距離は、前記ワイヤの径の１倍以上、６倍以下である、
    請求項１に記載の半導体装置の製造方法。
  3. 前記第２距離は、前記ワイヤの径以上である、
    請求項１または２に記載の半導体装置の製造方法。
  4. 絶縁板と、前記絶縁板のおもて面に形成される回路板とを備える積層基板と、
    おもて面に制御電極及び第１主電極を備え、前記回路板上に配置される第１半導体素子と、
    おもて面に第２主電極を備え、前記回路板上に前記第１半導体素子から離間した配置領域に配置される第２半導体素子と、
    前記配置領域から前記第１半導体素子の反対側に離間して配置される配線部と、
    前記第１主電極と前記第２主電極とを電気的に接続する配線接続部と、
    一端部が前記制御電極または前記配線部の一方に接合され、前記制御電極または前記配線部の接合面に平行であり、前記配線接続部から離間する離間方向に、接合箇所近傍に曲げ癖が付加され、他端部が前記制御電極または前記配線部の他方に接合されるワイヤと、
    を有する半導体装置。
  5. 前記ワイヤと前記配線接続部とは隙間が空いている、
    請求項４に記載の半導体装置。
  6. 前記制御電極は、前記第１半導体素子の前記離間方向側の外縁部に設けられている、
    請求項４または５に記載の半導体装置。
  7. 前記配置領域に、前記第２半導体素子が複数配置されている、
    請求項４乃至６のいずれかに記載の半導体装置。
  8. 前記第１半導体素子は、シリコンにより構成されている、
    請求項４乃至７のいずれかに記載の半導体装置。
  9. 前記第２半導体素子は、炭化シリコンにより構成されている、
    請求項４乃至７のいずれかに記載の半導体装置。
JP2016141484A 2016-07-19 2016-07-19 半導体装置の製造方法及び半導体装置 Active JP6737024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016141484A JP6737024B2 (ja) 2016-07-19 2016-07-19 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016141484A JP6737024B2 (ja) 2016-07-19 2016-07-19 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2018014354A JP2018014354A (ja) 2018-01-25
JP6737024B2 true JP6737024B2 (ja) 2020-08-05

Family

ID=61019538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016141484A Active JP6737024B2 (ja) 2016-07-19 2016-07-19 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP6737024B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020000131T5 (de) 2019-06-12 2021-07-15 Fuji Electric Co., Ltd. Halbleitervorrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235634A (ja) * 1994-02-22 1995-09-05 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2007073937A (ja) * 2005-08-12 2007-03-22 Kaijo Corp ボンディングワイヤのループ形状及びそのループ形状を備えた半導体装置並びにボンディング方法
JP2007194470A (ja) * 2006-01-20 2007-08-02 Kaijo Corp ボンディングワイヤのループ形状及びそのループ形状を備えた半導体装置並びにボンディング方法
JP2013065770A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 電力用半導体装置
JP5805513B2 (ja) * 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP2018014354A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
US8030749B2 (en) Semiconductor device
JP6083109B2 (ja) 半導体装置
CN109314063B (zh) 电力用半导体装置
JP6439389B2 (ja) 半導体装置
JP2015220429A (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR101614669B1 (ko) 전력용 반도체 장치
JP6448388B2 (ja) 電力用半導体装置
JPWO2016024445A1 (ja) 半導体装置
JP2021145082A (ja) 半導体モジュール及びワイヤボンディング方法
JP7338204B2 (ja) 半導体装置
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6248803B2 (ja) パワー半導体モジュール
JP2010287726A (ja) 半導体装置
JP6737024B2 (ja) 半導体装置の製造方法及び半導体装置
JP4620566B2 (ja) 半導体装置およびその製造方法
US20130256920A1 (en) Semiconductor device
JP2006190728A (ja) 電力用半導体装置
JP5880664B1 (ja) 半導体装置
US11978683B2 (en) Semiconductor apparatus
JP4861200B2 (ja) パワーモジュール
JP2021044452A (ja) 半導体装置
US11631622B2 (en) Semiconductor device and semiconductor device manufacturing method
US20220330429A1 (en) Semiconductor device and method of manufacturing the same
JP5512845B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200629

R150 Certificate of patent or registration of utility model

Ref document number: 6737024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250