KR100993408B1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100993408B1
KR100993408B1 KR1020030034609A KR20030034609A KR100993408B1 KR 100993408 B1 KR100993408 B1 KR 100993408B1 KR 1020030034609 A KR1020030034609 A KR 1020030034609A KR 20030034609 A KR20030034609 A KR 20030034609A KR 100993408 B1 KR100993408 B1 KR 100993408B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
compound semiconductor
thin film
gan
Prior art date
Application number
KR1020030034609A
Other languages
English (en)
Other versions
KR20030094031A (ko
Inventor
이찌노세노보루
시마무라기요시
가네꼬유끼오
가르시아비요라엔카르나시온안토니아
아오끼가즈오
Original Assignee
가부시키가이샤 코하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코하 filed Critical 가부시키가이샤 코하
Publication of KR20030094031A publication Critical patent/KR20030094031A/ko
Application granted granted Critical
Publication of KR100993408B1 publication Critical patent/KR100993408B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/34—Edge-defined film-fed crystal-growth using dies or slits
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
  • Led Device Packages (AREA)

Abstract

가시 영역으로부터 자외 영역의 광을 투과하는 무색 투명의 도전체를 얻을 수 있고, 그 도전체를 기판에 이용하여 수직 구조로 하는 것이 가능하며, 기판측도 광의 취출면으로 할 수 있는 발광 소자 및 그 제조 방법을 제공한다.
제어된 분위기의 고온로 내에 원료 융액(9)이 모세관 현상에서 계속적으로 상면까지 상승 가능한 슬릿(8a)을 갖는 슬릿 다이(8)와, 상기 슬릿 다이(8) 및 원료 융액(9)을 수납하는 도가니(6)에 의해 슬릿 다이(8) 상면과 동일한 단면 형상을 갖는 단결정을 육성하는 EFG법에 의해 기판을 제조한다. 이 기판 상에 MOCVD법에 의해 Ⅲ-Ⅴ족계, Ⅱ-Ⅵ족계 혹은 그 양자의 박막을 성장시킨다.
기판, 종결정, 단결정, 발광 소자, 가시 영역, 원료 융액, 슬릿 다이

Description

발광 소자 및 그 제조 방법 {Light Emitting Element and Method of Making Same}
도1은 β-Ga2O3의 비저항의 온도 변화를 도시하는 그래프.
도2는 본 발명에서 이용되는 EFG법 인상로에 삽입하는 도가니를 도시하는 일부 파단 사시도.
도3은 본 발명에서 이용되는 FZ법 적외선 가열 단결정 제조 장치를 도시하는 요부 단면도.
도4는 본 발명에서 적합하게 이용되는 β-Ga2O3계 단결정 기판의 (101)면 상에 GaN의 (001)면으로 이루어지는 박막을 성장시켰을 때의 원자 배열을 도시하는 도면.
도5는 비교예로서의 Al2O3계 결정 기판의 (001)면 상에 GaN의 (001)면으로 이루어지는 박막을 성장시켰을 때의 원자 배열을 도시하는 도면.
도6은 본 발명에서 이용되는 MOCVD법을 도시하는 개략도.
도7은 본 발명의 실시예 1에 관한 발광 소자를 도시하는 단면도.
도8은 본 발명의 실시예 1에 관한 발광 소자에 버퍼층을 설치한 발광 소자의 단면도.
도9는 본 발명의 실시예 2에 관한 발광 소자를 도시하는 단면도.
도10은 본 발명의 실시예 3에 관한 발광 소자를 도시하는 단면도.
도11은 본 발명의 실시예 4에 관한 발광 소자를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
1a : n-GaN층
1b : p-GaN층
1c : p 전극
1d : n 전극
1e : 본딩
1f : 리드
6 : 도가니
7 : 종결정
8 : 슬릿 다이
8a : 슬릿
9 : Ga2O3 융액
10 : β-Ga2O3 성장 결정
20 : MOCVD 장치
21 : 반응 용기
22 : 서셉터
23 : 히터
24 : 제어축
25 : 석영 노즐
26 : 배기부
27 : 기판
31, 32, 33 : 가스 발생 장치
40 : 발광 소자
41 : 기판
42 : AlxGa1-xN 버퍼층
43 : n-GaN층
44 : p-GaN층
45 : 투명 전극
46 : n-전극
47 : 본딩 전극
48 : 본딩
49 : 리드
50 : 프린트 기판
51 : 금속 페이스트
52 : p 전극
55 : n-AlzGa1-zN 클래드층
56 : InmGa1-mN 발광층
57 : p-AlpGa1-pN 클래드층
60 : 출사광
61 : 발광광
63, 64 : 땜납 볼
65, 66 : 리드 프레임
100 : 적외선 가열 단결정 제조 장치
102 : 석영관
102a : 분위기
103 : 시드 회전부
104 : 소재 회전부
105 : 가열부
106 : 제어부
107 : 종결정
108 : 단결정
108' : 용해물
109 : 다결정 소재
109a : 상단부
131 : 하부 구동부
132 : 하부 회전축
133 : 시드 척
141 : 상부 구동부
142 : 상부 회전축
143 : 소재 척
151 : 할로겐 램프
152 : 타원경
153 : 전원부
본 발명은 가시로부터 근자외에서 발광하기에 충분히 넓은 밴드 갭을 갖는 발광 소자 및 그 제조 방법에 관한 것으로 특히, 가시 영역으로부터 자외 영역의 광을 투과하는 무색 투명의 도전체를 얻을 수 있고, 그 도전체를 기판에 이용하여 수직 구조로 하는 것이 가능하며, 기판측도 광의 취출면으로 할 수 있는 발광 소자 및 그 제조 방법에 관한 것이다.
종래 발광 소자로서 SiC로 이루어지는 기판 상에 GaN으로 이루어지는 n형층 및 p형층을 적층한 것이 알려져 있다(예를 들어, 일본 특허 문헌 1 참조).
SiC는 다갈색의 투명성을 갖고, 약 427 ㎚까지 가시광을 투과하기 때문에 기판측으로부터도 발광광을 투과시킬 수 있다.
이 SiC를 이용한 발광 소자는 SiC의 단결정 웨이퍼 상에 SiC 박막을 에피택셜 성장시켜 SiC 에피택셜 기판을 형성하고, 이 기판 상에 GaN으로 이루어지는 n형층 및 p형층을 형성하여 이들을 절취함으로써 복수의 발광 소자로 함으로써 제조되고 있다.
(일본 특허 문헌 1)
일본 특허 공개 2002-255692호 공보(단락 0008)
그러나, SiC는 단결정 웨이퍼의 결정성이 나쁘고, 단결정이 수직 방향으로 관통하는 소위 마이크로 파이프 결함이 존재하기 때문에 마이크로 파이프 결함을 회피하여 n형층 및 p형층을 형성하여 절취해야 하고 발광 소자로서의 생산성이 나쁘다는 문제가 있다.
또한, SiC는 청색 영역까지의 광을 투과하지만 자외 영역의 광을 투과하지 않는다. 따라서, 기판측으로부터 발광광을 취출하는 경우에는 가시 영역으로부터 자외 영역의 광을 발광하는 GaN의 발광광 중 자외 영역의 광을 투과할 수 없기 때문에, 기판측을 자외광의 취출면으로 할 수 없다는 문제가 있다. 또한, SiC는 착색되어 있기 때문에, SiC를 투과하는 광은 발광 파장의 일부가 흡수된다는 문제가 있다.
따라서, 본 발명의 목적은, 가시 영역으로부터 자외 영역의 광을 투과하는 무색 투명의 도전체를 얻을 수 있고, 그 도전체를 기판에 이용하여 수직 구조로 하는 것이 가능하며, 기판측도 광의 취출면으로 할 수 있는 발광 소자 및 그 제조 방법을 제공하는 데 있다. 또한, 본 발명의 다른 목적은, 생산성이 좋은 발광 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명은 상기 목적을 달성하기 위해, 갈륨산화물의 기판과 상기 기판 상에 형성된 pn 접합부를 포함하는 것을 특징으로 하는 발광 소자를 제공한다.
본 발명은 상기 목적을 달성하기 위해, Ga를 주성분으로 하는 산화물의 기판 상에 화합물 반도체 박막을 성장시킨 것을 특징으로 하는 발광 소자를 제공한다.
본 발명은 상기 목적을 달성하기 위해, 제어된 분위기의 고온로 내에 원료 융액이 모세관 현상으로 계속적으로 상면에까지 상승 가능한 슬릿을 갖는 슬릿 다이와, 상기 슬릿 다이 및 원료 융액을 수납하는 도가니에 의해, 슬릿 다이의 상면과 동일 형상의 단면을 갖는 단결정을 육성하는 EFG(Edge-Defined film Fed Growth)법에 의해 Ga를 주성분으로 하는 산화물의 기판을 형성하고, 상기 기판 상에 화합물 반도체 박막을 성장시키는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다.
본 발명은 상기 목적을 달성하기 위해, Ga2O3계 종(種)결정 및 Ga2O3계 결정을 준비하고, 상기 Ga2O3계 종결정과 상기 Ga2O3계 결정을 접촉시켜 그 부위를 가열하고, 상기 Ga2O3계 종결정 및 상기 Ga2O3계 결정을 용융하고, 용융된 상기 Ga2O3계 결정을 상기 Ga2O3계 종결정과 함께 결정화시키는 FZ법에 의해, Ga를 주성분으로 하는 산화물의 기판을 형성하고, 상기 기판 상에 화합물 반도체 박막을 성장시키는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다.
(발명의 실시 형태)
<기판>
β-Ga2O3는 도전성을 가지므로 전극 구조가 수직형인 LED를 만들 수 있고, 그 결과 소자 전체를 전류 통로로 할 수 있어서 전류 밀도를 낮게할 수 있으므로 발광 소자의 수명을 길게 할 수 있다.
실제, n형 도전성을 갖는 β-Ga2O3 기판의 비저항을 측정한 결과, 도1에 도시한 바와 같이, 실온에서 0.1 Ω·㎝ 정도의 값이 얻어지고 있다. 또한, 발광 소자로서 이용하는 온도 범위에 있어서, 비저항의 온도 변화는 작기 때문에 발광 소자로서의 안정성을 얻을 수 있다.
또한, 전극 구조가 수직형이기 때문에, n층을 에칭에 의해 노출시킬 필요가 없으므로 소자 제조 공정수가 적어도 되고, 기판의 단위 면적당 소자수를 많이 취할 수 있으므로 저비용으로 제조할 수 있다.
사파이어를 기판으로 할 경우, 전극 구조가 수평형으로 되기 때문에, Ⅲ-Ⅴ족계 화합물 반도체의 박막 성장 후, n층을 노출시키고 나서, n 전극을 부착하기 때문에 마스킹이나 에칭 등의 공정이 별도로 필요하게 된다. 그러나, 전극 구조가 수직형인 경우, 예를 들어 GaAs계 발광 소자와 같이, 상기 마스킹이나 에칭 공정 등은 필요가 없어진다.
SiC의 경우, 3C, 4H, 6H, 15R 등 많은 상이 존재하고, 단상에서의 기판을 얻는 것은 곤란하다. 경도는 매우 높고, 가공성이 나쁘기 때문에 평탄한 기판은 얻어지기 어렵고, 원자 스케일로 본 경우 기판 표면에는 상이 다른 다수의 스텝이 존재한다. 그 기판 상에 박막을 성장시킨 경우 다수의 결정성이나 결함 밀도가 다른 막이 성장하게 된다. 이와 같이, SiC의 경우 하나의 기판 상에 있어서, 무수한 질이 다른 핵이 성장하고, 결과로서 이들이 합쳐지는 형상으로 막이 성장하므로 막의 품질 향상은 극히 곤란해진다. 실제, SiC와 GaN의 격자 부정합은 이론상으로는 3.4 %라고 되어 있지만, 상기와 같은 이유 때문에, 실제 격자 부정합은 극히 큰 것이 현재 상황이다.
이에 대하여, β-Ga2O3는 단상이며 또한, 원자 스케일로 평탄하기 때문에 SiC에서 볼 수 있는 바와 같은 실제 상의 큰 격자 부정합은 보이지 않는다. 밴드 갭의 관점에 있어서는, SiC의 경우, 예를 들어 6H-SiC의 경우, 3.03eV이므로 약 427 ㎚ 이하의 파장 영역에 있어서는 불투명하다. Ⅲ-Ⅴ족계 화합물 반도체의 발광 영역은 약 550 내지 380 ㎚인 것을 고려한 경우, SiC로 이용할 수 있는 파장 범위는 그 약 2/3이라고 할 수 밖에 없다. 그에 반하여, β-Ga2O3의 경우 약 260 ㎚까지 투과하므로 Ⅲ-Ⅴ족계 화합물 반도체의 발광 영역의 전체 파장 범위, 특히 자외 영역에서의 이용이 가능해진다.
본 발명에 이용되는 기판은 β-Ga2O3를 기본으로 하지만, Cu, Ag, Zn, Cd, Al, In, Si, Ge 및 Sn으로 이루어지는 군에서 선택되는 1종 이상을 첨가한 Ga를 주성분으로 한 산화물로 구성하여도 좋다. 이들 첨가 원소의 작용은 격자 정수 혹은 밴드 갭 에너지를 제어하기 때문이다. 예를 들어, (AlxInyGa(l-x-y))2 O3(단, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x ＋ y ≤1)로 표시되는 갈륨산화물을 이용할 수 있다.
<열팽창계수>
열팽창의 관점에 있어서도, GaN의 열팽창계수가 5.6 ×10-6/K인 데 반하여, β-Ga2O3의 값은 4.6 ×10-6/K이며, 사파이어(4.5 ×10-6/K)와 같은 정도이며, 6H-SiC(3.5 ×10-6/K)에 대하여 우위성을 가진다. 열팽창계수의 차이도 성장막의 품질이라는 관점에서 본 경우, 주요한 요소이다.
<벌크 단결정>
β-Ga2O3의 최대 장점은 그 벌크 단결정을 얻을 수 있다는 것이다. GaAs계 재료를 중심으로 하는 근적외로부터 적색 영역까지에 있어서는 항상 벌크 단결정을 얻을 수 있고, 그 도전성 기판 상에 격자 부정합성이 극히 작은 막을 얻을 수 있었다. 그 만큼 저비용으로 또한 효율이 높은 발광 소자의 제조가 용이하였다. GaN계, ZnSe계의 소위 청색 발광 소자로 기대되는 재료는 벌크형의 단결정 제작이 사실상 불가능하였다. 그 때문에, 도전성이고 또한 발광 영역에서 투명한 격자 부정합성이 작은 벌크 단결정의 개발이 다투어 행해져 왔었다. 현재에 있어서도 이 문제는 본질적으로는 해결되어 있지 않다. 이에 반하여, 본 발명에서 제공하는 β- Ga2O3의 기판은 이와 같은 문제를 발본적으로 해결하는 것이다. EFG법 혹은 FZ법에 의해, 직경 2 인치 사이즈의 벌크 단결정을 얻을 수 있으므로, 청색으로부터 자외 영역에 있어서의 발광 소자의 개발을 GaAs계 발광 소자와 마찬가지로 취급하는 것이 가능해진다.
<EFG법에 의한 Ga2O3 단결정>
도2는 EFG법에 이용되는 도가니를 도시한다. 이 도가니(6)는 EFG법 인상로(도시하지 않음)에 삽입되는 것이다. 도가니(6)는 예를 들어, 이리듐제이며, β-Ga2O3 융액(9)을 모세관 현상에 의해 상승시키는 슬릿(8a)을 갖는 슬릿 다이(8)를 구비한다.
EFG법에 있어서, 하기와 같이 단결정을 성장시킨다. 도가니(6)에 원료가 되는 β-Ga2O3를 소정량 넣고 가열하여 용해하고, β-Ga2O3 융액(9)으로 한다. 도가니(6) 내에 배치된 슬릿 다이(8)에 형성하는 슬릿(8a)에 의해 β-Ga2O3 융액(9)을 모세관 현상에 의해 슬릿 다이(8) 상면으로 상승시키고, 종결정(7)에 β-Ga2O3 융액(9)을 접촉시켜 냉각하고, 임의의 형상의 단면을 갖는 성장 결정(10)을 형성한다.
구체적으로는 내경 48.5 ㎜, 두께 1.5 ㎜, 높이 50 ㎜인 이리듐제 도가니(6)에 산화 갈륨 원료 75 g을 넣어, 두께 3 ㎜ × 폭 20 ㎜ × 높이 40 ㎜, 슬릿 간격 0.5 ㎜인 슬릿 다이(8)를 설치하였다. 상기 도가니(6)를 통상의 질소 분위기, 1 기압 중에서 1760 ℃, 산소분압을 5 × 10-2 기압으로 유지하여, 슬릿(8a) 내를 모세관 현상으로 상승한 β-Ga2O3 융액(9)에 β-Ga2O3의 종결정(7)을 접촉시키고 1 ㎜/h의 속도로 단결정 육성을 행하였다.
슬릿 다이(8)의 상부에서 슬릿 다이(8)의 형상으로 규정된 단결정을 육성시키므로 CZ법에 비해 결정 성장 계면에서의 온도 구배를 극히 작게할 수 있다. 또한, β-Ga2O3 융액(9)이 슬릿(8a)을 통하여 공급되고, 결정 설정 속도가 β-Ga2 O3 융액(9) 내에서 확산 속도보다도 빠르므로 β-Ga2O3 융액(9) 중 성분의 증발 및 β-Ga2O3 융액(9)의 조성 변동을 극히 작게할 수 있다. 따라서, 고정질의 단결정을 제작할 수 있다. 또한, 슬릿 다이(8)의 형성에 의해 성장 결정(10)의 형상을 규정할 수 있기 때문에, 슬릿 다이(8)의 대형화에 의해 단결정을 대형화하는 것을 용이하게 실현할 수 있다. 이와 같이, CZ법 등의 수법으로는 곤란하였던 Ga2O3 단결정의 대형화, 고품질화가 EFG법에 의해 가능해졌다.
<FZ법에 의한 Ga2O3 단결정>
도3은 FZ법(플로팅 존법)에 의해 β-Ga2O3 단결정을 제조하는 적외선 가열 단결정 제조 장치를 도시한다. 이 적외선 가열 단결정 제조 장치(100)는 석영관(102)과 β-Ga2O3 종결정(이하 「종결정」이라 약칭하다)(107)을 보유 지지·회전하는 시드 회전부(103)와, β-Ga2O3 다결정 소재(이하 「다결정 소재」라 약칭 한다)(109)를 보유 지지·회전하는 소재 회전부(104)와, 다결정 소재(109)를 가열하여 용융하는 가열부(105)와, 시드 회전부(103), 소재 회전부(104) 및 가열부(105)를 제어하는 제어부(106)를 갖고 개략 구성되어 있다.
시드 회전부(103)는 종결정(107)을 보유 지지하는 시드 척(133)과, 시드 척(133)에 회전을 전달하는 하부 회전축(132)과, 하부 회전축(132)을 정회전시키는 동시에 상하 방향으로 이동시키는 하부 구동부(131)를 구비한다.
소재 회전부(104)는 다결정 소재(109)의 상단부(109a)를 보유 지지하는 소재 척(143)과, 소재 척(143)에 회전을 전달하는 상부 회전축(142)과, 상부 회전축(142)을 정역회전시키는 동시에 상하 방향으로 이동시키는 상부 구동부(141)를 구비한다.
가열부(105)는 다결정 소재(109)를 직경 방향으로부터 가열하여 용융하는 할로겐 램프(151)와, 할로겐 램프(151)를 수용하고 할로겐 램프의 발광하는 광을 다결정 소재(109)의 소정 부위에 집광하는 타원경(152)과, 할로겐 램프(151)에 전원을 공급하는 전원부(153)를 구비한다.
석영관(102)에는 하부 회전축(132), 시드 척(133), 상부 회전축(142), 소재 척(142), 다결정 소재(109), β-Ga2O3의 단결정(108) 및 종결정(107)이 수용된다. 석영관(102)은 산소 가스와 불활성 가스로서의 질소 가스의 혼합 가스를 공급하여 밀폐할 수 있도록 되어 있다.
β-Ga2O3 단결정을 성장시키려면 이하의 방법에 의한다. 우선, 종결정(107) 과 다결정 소재(109)를 준비한다. 즉, 종결정(107)은 예를 들어, β-Ga2O3 단결정을 벽개면에 따라 절취한 것으로, 성장 결정의 5분의1 이하의 직경 또는 5 ㎟ 이하의 단면적을 갖고, β-Ga2O3 단결정이 성장할 때에 파손되지 않는 강도를 갖는다. 다결정 소재(109)는 Ga2O3의 분말의 소정량을 도시하지 않는 고무관에 충전하고, 500 ㎫에서 냉간 압축하고, 그 후 1500 ℃에서 10시간 소결하여 얻어진다.
다음에, 종결정(107)의 일단부를 시드 척(133)으로 보유 지지하고, 봉형의 다결정 소재(109)의 상단부(109a)를 소재 척(143)으로 보유 지지한다. 상부 회전축(142)의 상하 위치를 조절하여 종결정(107)의 상단부와 다결정 소재(109)의 하단부를 접촉시킨다. 또한, 할로겐 램프(151)의 광을 종결정(107)의 상단부와 다결정 소재(109)의 하단부의 부위에 집광하도록 상부 회전축(142) 및 하부 회전축(132)의 상하 위치를 조절한다. 석영관(102)의 분위기(102a)는 질소와 산소의 혼합 기체(100 % 질소로부터 100 % 산소 사이에서 변화한다.)의 전체압 1 기압 내지 2 기압으로 채워져 있다.
조작자가 도시하지 않은 전원 스위치를 온(ON)으로 하면, 제어부(106)는 제어 프로그램에 따라 각부를 제어하여 이하와 같이 단결정 성장 제어를 행한다. 가열부(105)에 전원이 투입되면 할로겐 램프(151)는 종결정(107)의 상단부와 다결정 소재(109)의 하단부의 부위를 가열하여 그 가열 부위를 용해하고, 용해적(溶解滴)을 형성한다. 이 때, 종결정(107) 만을 회전시켜 둔다.
이어서, 다결정 소재(109)와 종결정(107)이 충분하게 융화하도록 그 부위를 반대 방향으로 회전시키면서 용해한다. 적당한 β-Ga2O3 단결정의 용해물(108')이 만들어졌을 때에 다결정 소재(109)의 회전을 정지하고, 종결정(107) 만을 회전시켜 다결정 소재(109) 및 종결정(107)을 서로 반대 방향으로 인장하고, 종결정(107) 보다도 가는 대쉬네크를 형성한다.
이어서, 종결정(107)과 다결정 소재(109)를 20 rpm으로 서로 반대 방향으로 회전시키면서 할로겐 램프(151)로 가열하고, 또한 다결정 소재(109)를 5 ㎜/h의 비율로 상부 회전축(142)에 의해 상방으로 인장한다. 할로겐 램프(151)에 의해 다결정 소재(109)를 가열하면 다결정 소재(109)는 용해하여 용해물(108')을 형성하는 동시에 그것이 냉각되면 다결정 소재(109)와 동등 또는 그것 보다도 작은 직경의 β-Ga2O3 단결정(108)이 생성된다. 적당한 길이의 단결정을 형성한 후, 생성된 β-Ga2O3 단결정(108)을 취출한다.
다음에, β-Ga2O3 단결정(108)으로부터 형성된 기판의 제조 방법을 도시한다. β-Ga2O3 단결정(108)은 b축 <010> 방위로 결정 성장시킨 경우에는 (100)면의 벽개성이 강해지므로 (100)면에 평행한 면과 수직인 면에서 절단하여 기판을 제작한다. a축 <100> 방위, c축 <001> 방위로 결정 성장시킨 경우에는 (100)면, (001)면의 벽개성이 약해지므로 모든 면의 가공성이 좋아지고, 상기와 같은 절단면의 제한은 없다.
다음에, 이 실시 형태에 관한 FZ법에 의한 Ga2O3 단결정의 효과를 설명한다.
(가) 소정의 방향으로 결정을 성장시키고 있으므로 직경 1 ㎝ 이상 큰 β-Ga2O3 단결정(108)을 얻을 수 있다.
(나) 이 β-Ga2O3 단결정(108)은 a축 <100> 방위, b축 <010> 방위, 혹은 c축 <001> 방위를 결정축으로 함으로써 크래킹, 쌍정화 경향이 감소되고, 높은 결정성을 얻을 수 있다.
(다) 이와 같은 β-Ga2O3 단결정(108)은 재현성 좋게 생성될 수 있기 때문에, 반도체 등의 기판으로서 이용 가치도 높다.
<Ⅱ-Ⅵ족계 화합물 ZnSe 박막의 형성>
β-Ga2O3계 단결정의 (101)면 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법에 의해 350 ℃에서 ZnSe로 이루어지는 p형 도전성을 도시하는 박막을 형성한다. ZnSe는 디메틸아연과 H2Se를 이용하고, p형 도펀트로서 N을 NH3 분위기 중에서 도프한다. 이 경우, N은 억셉터로서 Se와 치환한다. 여기서, Ⅱ족 원소로서 Zn, Cd, Hg를 이용하고, Ⅵ족 원소로서 O, S, Se, Te, Po를 이용한다. Ⅱ-Ⅵ족계 화합물로서, 예를 들어 ZnSe, ZnO 등을 들 수 있다.
<Ⅲ-Ⅴ족계 화합물 박막의 형성 방법>
Ⅲ-Ⅴ족계 화합물 박막은 MOCVD법에 의해 형성한다. Ⅲ족 원소로서는 B, Al, Ga, In, Tl을 이용하고, Ⅴ족 원소로서는 N, P, As, Sb, Bi를 이용한다. Ⅲ-Ⅴ족계 화합물로서는 예를 들어, GaN, GaAs 등을 들 수 있다.
도4는 β-Ga2O3계 단결정의 기판의 (101)면 상에 GaN으로 이루어지는 박막을 성장시켰을 때의 원자 배열을 도시한다. 이 경우, GaN의 (001)면이 β-Ga2O3계 단결정의 (101)면 상에 성장한다. β-Ga2O3계 단결정의 (101)면 상에는 O(산소) 원자 70, 70, …이 배열되어 있다. 도면 중 O 원자(70)는 실선의 정원(正圓)으로 도시되어 있다. β-Ga2O3계 단결정의 (101)면에 있어서의 격자 정수는 a = b = 0.289 ㎚, γ= 약 116°이다. GaN의 (001)면에 있어서의 격자 정수는 aG = bG = 0.319 ㎚, γG = 120°이다. 도면 중 GaN의 N(질소) 원자(80)는 점선의 정원으로 도시되어 있다.
β-Ga2O3계 단결정의 (101)면 상에 GaN의 (001)면을 성장시켜 GaN으로 이루어지는 박막을 형성할 경우, 격자 정수의 불일치는 약 10 %이며, 각도의 불일치는 약 3 %이다. 따라서, β-Ga2O3계 단결정의 O 원자 및 GaN의 N 원자 배열이 대략 동일하므로 GaN으로 이루어지는 박막은 균일한 평면 구조를 가질 수 있다. 그 때문에, β-Ga2O3계 단결정의 (101)면 상에 버퍼층을 개재하는 일 없이 GaN으로 이루어지는 박막을 형성하더라도 격자 부정합이 생기지 않는다.
또한, β-Ga2O3계 단결정에 격자 정수 조정용 In을 첨가함으로써, β-Ga2O 3계 단결정의 (101)면에 있어서의 격자 정수에 GaN의 (001)면의 격자 정수를 더욱 근접시킬 수 있고, GaN으로 이루어지는 박막은 더욱 균일한 평면 구조를 가질 수 있다.
한 편, 도5는 Al2O3계 결정의 기판 상에 GaN으로 이루어지는 박막을 성장시켰을 때의 원자 배열을 도시한다. Al2O3계 결정의 (001)면 상에는 O(산소) 원자 75, 75, …가 배열되어 있다. 도면 중 O 원자(75)는 실선의 정원으로 도시되어 있다. Al2O3계 결정의 (001)면에 있어서의 격자 정수는 aA = bA = 0.475 ㎚, γA = 120°이다. GaN의 (001)면에 있어서의 격자 정수는 aG = bG = 0.319 ㎚, γG = 120°이다. 도면 중 N 원자는 점선의 정원으로 도시되어 있다. Al2O3계 결정의 (001)면 상에 GaN의 (001)면을 성장시켜 GaN로 이루어지는 박막을 형성할 경우, 격자 정수의 불일치는 약 30 %이다. 따라서, Al2O3계 결정 상에 GaN으로 이루어지는 박막을 형성할 경우에는 버퍼층을 형성하고, 그 버퍼층 상에 박막을 형성하지 않으면 격자 부정합이 생기고 균일한 평면 구조를 가질 수 없을 우려가 있다.
<박막의 형성 방법>
도6은 MOCVD법을 도시하는 개략도이며, MOCVD 장치의 주요부를 도시하는 개략 단면을 도시한다. 도7은 MOCVD법에 의해 얻어지는 발광 소자를 도시한다. MOCVD 장치(20)는 진공 펌프 및 배기 장치(도시하지 않음)를 구비한 배기부(26)가 접속된 반응 용기(21)와, 기판(27)을 적재하는 서탭터(22)와, 서탭터(22)를 가열하는 히터(23)와, 서탭터(22)를 회전, 상하 이동시키는 제어축(24)과, 기판(27)을 향해 경사 또는 수평으로 원료 가스를 공급하는 석영 노즐(25)과, 각종 원료 가스를 발생하는 TMG(트리메틸갈륨) 가스 발생 장치(31), TMA(트리메틸알루미늄) 가스 발 생 장치(32), TMI(트리메틸인듐) 가스 발생 장치(33) 등을 구비한다. 또한, 필요에 따라서 가스 발생 장치의 수를 증감하여도 좋다. 질소원으로서 NH3가 이용되고, 캐리어 가스로서 H2가 이용된다. GaN 박막을 형성할 때에는 TMG와 NH3가, AlGaN 박막을 형성할 때에는 TMA, TMG 및 NH3가 InGaN 박막을 형성할 때에는 TMI, TMG 및 NH3가 이용된다.
MOCVD 장치(20)에 의해 박막을 형성하려면 예를 들어 이하와 같이 행한다. 우선, 기판(27)은 박막이 형성되는 면을 위로 하여 서탭더(22)에 보유 지지되고, 반응 용기(21) 내에 설치된다. 그리고, 온도를 1020 ℃에서 TMG를 54 × 10-6몰/min, NH3를 4 리터/min, H2를 2 리터/min, 모노실란(SiH4)을 2 × 10-11몰/min로 흘려서 60분간 성장시키고, Si 도프 Ga0.9Al0.1N(n-GaN층)(1a)을 3 ㎛의 막 두께로 성장시켰다.
또한, 온도를 1030 ℃에서 TMG를 54 × 10-6몰/min, NH3를 4 리터/min, H2를 2 리터/min, 비스디클로펜타디에닐마그네슘(Cp2Mg)을 3.6 ×106 몰/min으로 20분간 흘려서 Mg 도프 GaN(p-GaN층)(1b)을 1 ㎛의 막 두께로 성장시켰다. 그 위에 투명 전극(Au/Ni)(1h)을 증착하고, 그 후, Mg 도프 GaN(1b)을 p형화 하였다. 그 후, 투명 전극(1h)에는 p전극(1c)을 부착하고, 본딩(1e)에 의해 리드(1f)를 부착한다. 기판(1)의 하면에 n전극(1d)을 부착하여 발광 소자를 구성하였다.
전극은 p형 도전성을 도시하는 박막 혹은 기판 또는 n형 도전성을 도시하는 박막 혹은 기판 상에 증착, 스퍼터 등에 의해 형성된다. 전극은 오오믹 접촉이 얻어지는 재료로 형성된다. 예를 들어, n형 도전성을 도시하는 박막 혹은 기판에는 Au, A1, Co, Ge, Ti, Sn, In, Ni, Pt, W, Mo, Cr, Cu, Pb 등의 금속 단체, 이들 중 적어도 2종의 합금(예를 들어, Au-Ge 합금), 이들을 2층 구조로 형성하는 것(예를 들어, Al/Ti, Au/Ni, Au/Co) 혹은 ITO를 들 수 있다. p형 도전성을 도시하는 박막 혹은 기판에는 Au, A1, Be, Ni, Pt, In, Sn, Cr, Ti, Zn 등의 금속 단체, 이들 중 적어도 2종의 합금(예를 들어, Au-Zn 합금, Au-Be 합금), 이들을 2층 구조로 형성하는 것(예를 들어, Ni/Au) 혹은 ITO 등이 형성된다.
<캐리어 농도가 다른 박막의 형성>
예를 들어, GaN으로 이루어지는 n-GaN층 상에 n-GaN층보다 캐리어 농도가 낮은 GaN으로 이루어지는 n-GaN층을 형성하고, 그 캐리어 농도가 낮은 n-GaN층 상에 GaN으로 이루어지는 p-GaN층 및 p-GaN층보다 캐리어 농도가 높은 GaN으로 이루어지는 p-GaN층을 차례로 적층한다. 예를 들어, n형 도펀트 혹은 p형 도펀트 양을 바꾸는 등의 방법에 의해 캐리어 농도를 바꿀 수 있다.
기판에 β-Ga2O3계 단결정을 이용하고, 캐리어 농도가 다른 복수의 n층 및 복수의 p층을 형성함으로써 하기의 효과를 얻을 수 있다.
(가) n-GaN층의 캐리어 농도를 기판의 캐리어 농도 보다 낮게 형성함으로써, 그 위에 형성하는 p-GaN층의 결정성이 좋아지고, 발광 효율이 향상된다.
(나) n-GaN층과 p-GaN층을 접합함으로써 PN 접합의 발광 소자를 형성할 수 있기 때문에, GaN이 갖는 밴드 갭에 의해 단파장의 발광이 가능해진다.
(다) 기판에 β-Ga2O3계 단결정을 이용하고 있기 때문에, 결정성이 높은 n형 도전성을 나타내는 기판을 형성할 수 있다.
(라) 기판에 이용하는 β-Ga2O3계 단결정은 자외 영역의 광을 투과하기 때문에, 기판측에서 자외광으로부터 가시광까지의 발광광을 취출할 수 있다.
<버퍼층의 형성 방법>
도8은 도7에 도시한 발광 소자에 버퍼층을 설치한 것을 도시한다. 본 발명에서 얻어지는 β-Ga2O3의 기판(1)과 n-GaN층(1a) 사이에 AlxGa1-x N 버퍼층(단, 0 ≤ x ≤ 1)(1g)이 설치되어 있다. 이 버퍼층은 상기 MOCVD 장치에 의해 형성하였다. 이 버퍼층 상에 전술한 <성막 방법>에 따라 pn 접합 구조를 형성한다.
(실시예)
이하, 본 발명의 실시예에 대하여 설명한다.
<실시예 1·p형 도전성을 도시하는 기판 상에의 n형 GaN 박막의 형성 방법>
p형 도전성을 도시하는 기판은 이하와 같이 제작한다. 우선, FZ법에 의해 β-Ga2O3 결정을 형성한다. 원료로서, 예를 들어 MgO(p형 도펀트원)를 포함하는 β-Ga2O3를 균일하게 혼합하고, 혼합물을 고무관에 넣어 500 ㎫에서 냉각 압축하여 봉형으로 형성한다. 성형한 것을 대기중에 있어서 1500 ℃에서 10시간 소결하여 Mg를 포함하는 β-Ga2O3계 다결정 소재를 얻는다. β-Ga2O3 종결정을 준비하고, 성장 분위기가 전압 1 내지 2 기압의 하, N2 및 O2 혼합 가스를 500 ml/min로 흘리면서 석영관 속에서 β-Ga2O3 종결정과 β-Ga2O3계 다결정 소재를 접촉시켜 그 부위를 가열하고, β-Ga2O3 종결정과 β-Ga2O3계 다결정 소재의 접촉 부분에서 양자를 용융한다. 용해한 β-Ga2O3계 다결정 소재를 β-Ga2O3 종결정과 함께 회전 속도 20 rpm으로 반대 방향으로 회전시키면서, 또한 5 ㎜/h의 성장 속도로 성장시키면 β-Ga2O3 종결정 상에 투명하고, Mg를 포함하는 절연성의 β-Ga2O3계 단결정이 생성된다. 이 β-Ga2O3계 단결정에 의해 기판을 제작하고, 이 기판을 산소 분위기 중에 있어서, 소정 온도(예를 들어, 950 ℃)에서 소정 기간 어닐하면, 산소 결함이 감소되고, p형 도전성을 도시하는 기판이 얻어진다.
상기 기판 상에 n형 도전성을 도시하는 박막을 형성한다. 박막은 MOCVD법에 의한 기상 성장에 의해 형성한다. 우선, p형 도전성을 도시하는 기판을 MOCVD 장치에 셋트한다. 기판을 온도를 1150 ℃로 유지하고, H2를 20/분, NH3를 10/분, TMG를 1.7 × 10-4몰/분 및 H2에서 86 ppm까지 희석한 모노실란(SiH4)을 200 ml/분의 비율로 30분간 공급하고, 막 두께 약 2.2 ㎛, 캐리어 농도 1.5 × 10-8/㎤의 n형 도전 성을 도시하는 GaN으로 이루어지는 박막을 형성한다.
<실시예 2·pn 접합을 구비한 발광 소자의 형성 방법>
도9는 본 발명의 실시예 2에 관한 발광 소자를 도시한다. 이 발광 소자(40)는 β-Ga2O3 단결정으로 이루어지는 Ga2O3 기판(41)과, Ga2 O3 기판(41) 상에 형성된 AlxGa1-xN으로 이루어지는 버퍼층(단, 0 ≤ x ≤ 1)(42)과, AlxGa1-x N 버퍼층(42) 상에 형성된 GaN으로 이루어지는 n-GaN층(43)과, n-GaN층(43) 상에 형성된 GaN으로 이루어지는 p-GaN층(44)과, p-GaN층(44) 상에 형성된 투명 전극(45)과, 투명 전극(45)의 일부에 형성된 Au 등으로 이루어지는 본딩 전극(47)과, Ga2O3 기판(41)의 하면에 형성된 n전극(46)으로 이루어진다. 이 발광 소자(40)는 본딩 전극(47)을 개재하여 본딩(48)에 의해 리드(49)를 부착하고, 금속 페이스트(51)를 개재하여 프린트 기판(50)에 탑재된다.
이 발광 소자(40)는 n-GaN층(43)과 p-GaN층(44)이 접합된 pn 접합부에서 발광하지만, 발광광은 투명 전극(45)을 투과하여 상방으로 출사하는 출사광(60)으로서 외부로 출사하는 이외에, Ga2O3 기판(41)의 하면 쪽을 향하는 발광광(61)은 예를 들어 금속 페이스트(51)에 의해 반사시켜서 상방으로 출사한다. 따라서, 발광광이 직접 외부로 출사되는 것에 비해서 발광 강도가 증대된다.
<실시예 3·플립 칩형 발광 소자>
도10은 본 발명의 실시예 3에 관한 발광 소자를 도시한다. 이 발광 소자(40)는 β-Ga2O3 단결정으로 이루어지는 Ga2O3 기판(41)과 Ga2O3 기판(41)의 하부의 AlxGa1-xN으로 이루어지는 버퍼층(단, 0 ≤ x ≤ 1)(42)과, AlxGa1-x N 버퍼층(42)의 하부의 GaN으로 이루어지는 n-GaN층(43)과, n-GaN층(43)의 하부의 일부에 형성된 GaN으로 이루어지는 p-GaN층(44) 및 n 전극(46)과, p-GaN층(44)의 하부의 p 전극(52)으로 이루어진다. p 전극(52) 및 n 전극(46)은 각각 땜납 볼(63, 64)을 개재하여 리드 프레임(65, 66)에 각각 접속된다.
이 발광 소자(40)는 n-GaN층(43)과 p-Gan층(44)이 접합된 pn 접합부에서 발광하지만, 발광한 광은 Ga2O3 기판(41)을 투과하여 출사광(60)으로서 상방으로 출사한다.
<실시예 4·더블헤테로 구조를 구비한 발광 소자>
도11은 본 발명의 실시예 4에 관한 발광 소자를 도시한다. 이 발광 소자(40)는 β-Ga2O3 단결정으로 이루어지는 Ga2O3 기판(41)과, Ga2O3 기판(41) 상에 형성된 AlyGa1-yN으로 이루어지는 버퍼층(단, 0 ≤ y ≤ 1)(42)과, 버퍼층(42) 상에 형성된 AlzGa1-zN으로 이루어지는 n-AlzGa1-zN 클래드층(단, 0 ≤ z ≤ 1)(55)과, n-AlzGa1-zN 클래드층(55) 상에 형성된 InmGa1-mN으로 이루어지는 InmGa1-mN 발광층(단, 0 ≤ m ≤ 1)(56)과, InmGa1-mN 발광층(56) 상에 형성된 AlpGa1-pN으로 이루어지는 p-AlpGa1-pN 클래드층(단, 0 ≤ p ≤ 1, p＞z)(57)과, p-Alp-Ga1-pN 클래드층(57) 상에 형성된 투명 전극(45)과, 투명 전극(45)의 일부에 형성된 Au 등으로 이루어지는 본딩 전극(47)과, Ga2O3 기판(41)의 하면에 형성된 n 전극(46)으로 이루어진다. 이 발광 소자(40)는 본딩 전극(47)에 본딩(48)에 의해 리드(49)를 부착하고, 금속 페이스트(51)를 개재하여 프린트 기판(50)에 탑재된다.
n-AlzGa1-zN 클래드층(55)의 밴드 갭 에너지는 InmGa1-mN 발광층(56)의 밴드 갭 에너지보다 크고, p-AlpGa1-pN 클래드층(57)의 밴드 갭 에너지는 InmGa 1-mN 발광층(56)의 밴드 갭 에너지 보다 커지도록 형성된다.
이 발광 소자(40)는 더블헤테로 구조를 갖고 있기 때문에, 캐리어가 되는 전자와 정공(正孔)이 InmGa1-mN 발광층(56)에 밀폐되어 재결합할 확률이 높아지므로 발광광률이 대폭적으로 향상된다. 또한, 발광광은 투명 전극(45)을 투과하여 상방으로 출사하는 출사광(60)으로서 외부로 사출하는 이외에 Ga2O3 기판(41)의 하면 쪽을 향한 발광광(51)은 예를 들어 금속 페이스트(51)에 의해 반사되어 상방으로 출사하므로 발광광이 직접 외부로 사출되는 것에 비해서 발광 강도가 증대된다.
본 발명에 의해, 투명 도전체에서 벌크 단결정이 제작 가능한 재료를 기판으로 하는 GaN계 발광 소자 및 그 제조 방법을 제공하는 것이 가능해지고, 발광 소자의 상하로 전극을 부착하였으므로 구조가 간단해지기 때문에 생산성이 향상되고, 광의 취출 효과가 향상되었다.
또한, Ga를 주성분으로 하는 산화물을 기판에 이용함으로써, 가시 영역으로부터 자외 영역의 광을 투과하는 무색 투명의 도전체를 얻을 수 있고, 그 도전체를 기판에 이용하여 수직 구조로 하는 것이 가능해지며, 기판측도 광의 취출면으로 할 수 있는 발광 소자 및 그 제조 방법을 제공할 수 있다.
또한, 종래 기판 재료인 사파이어나 SiC 보다도 가공성이 좋은 Ga2O3의 단결정을 얻을 수 있다.

Claims (20)

  1. Ga2O3 단결정으로 이루어지는 기판과, 상기 기판 상에 형성된 pn 접합부를 포함하는 것을 특징으로 하는 발광 소자.
  2. 삭제
  3. 제1항에 있어서, 상기 pn 접합부는 일도전형의 상기 기판과 상기 기판 상에 형성된 상기 일도전형과 반대인 다른 도전형의 GaN계 화합물 반도체 박막에 의해 형성되는 것을 특징으로 하는 발광 소자.
  4. 제1항에 있어서, 상기 pn 접합부는 일도전형의 상기 기판 상에 형성된 상기 일도전형의 GaN계 화합물 반도체 박막과 상기 일도전형의 GaN계 화합물 반도체 박막 상에 형성된 상기 일도전형과 반대인 다른 도전형의 GaN계 화합물 반도체 박막에 의해 형성되는 것을 특징으로 하는 발광 소자.
  5. 제4항에 있어서, 상기 일도전형의 GaN계 화합물 반도체 박막은 제1 소정의 밴드 갭 에너지를 갖는 상기 일도전형의 GaN계 화합물 반도체 막과, 상기 제1 소정 의 밴드 갭 에너지 보다 작은 제2 소정의 밴드 갭 에너지를 갖는 상기 일도전형의 GaN계 화합물 반도체를 포함하고,
    상기 다른 도전형의 GaN계 화합물 반도체 박막은 상기 제2 소정의 밴드 갭 에너지 보다 큰 제3 소정의 밴드 갭 에너지를 갖는 것을 특징으로 하는 발광 소자.
  6. 제5항에 있어서, 상기 제1 소정의 밴드 갭 에너지를 갖는 GaN계 화합물 반도체 막은 InaGal-aN(단, 0＜a＜1), GaN 및 AlbGal-bN(단, 0＜b＜1)에서 선택된 하나의 재료에 의해 형성되고,
    상기 제2 소정의 밴드 갭 에너지를 갖는 GaN계 화합물 반도체 막은 IncGal-cN(단, 0＜c＜1, a＜c)에 의해 형성되고,
    상기 제3 소정의 밴드 갭 에너지를 갖는 GaN계 화합물 반도체 막은 GaN 및 AldGal-dN(단, 0＜d＜1)에서 선택된 하나의 재료에 의해 형성되는 것을 특징으로 하는 발광 소자.
  7. Ga2O3 단결정의 기판 상에 화합물 반도체 박막을 성장시킨 것을 특징으로 하는 발광 소자.
  8. 제7항에 있어서, 상기 기판은 도전성 및 가시광 및 자외광을 투과하는 투명성을 갖는 것을 특징으로 하는 발광 소자.
  9. 제7항에 있어서, 상기 화합물 반도체 박막은 Ⅲ-Ⅴ족계 화합물에 의해 형성되어 있는 것을 특징으로 하는 발광 소자.
  10. 제7항에 있어서, 상기 화합물 반도체 박막은 Ⅱ-Ⅵ족계 화합물에 의해 형성되어 있는 것을 특징으로 하는 발광 소자.
  11. 제7항에 있어서, 상기 기판은 n형 도전성을 나타내고,
    상기 화합물 반도체 박막은 p형 도전성을 나타내는 것을 특징으로 하는 발광 소자.
  12. 제7항에 있어서, 상기 기판은 p형 도전성을 도시하고,
    상기 화합물 반도체 박막은 n형 도전성을 도시하는 것을 특징으로 하는 발광 소자.
  13. 제7항에 있어서, 상기 기판은 Ga2O3계 결정으로 이루어지는 것을 특징으로 하는 발광 소자.
  14. 제7항에 있어서, 상기 기판은 표면을 (101)면으로 하는 Ga2O3계 결정으로 이 루어지고,
    상기 화합물 반도체 박막은 상기 (101)면 상에 형성된 GaN으로 이루어지는 것을 특징으로 하는 발광 소자.
  15. 제7항에 있어서, 적어도 상기 기판 또는 상기 화합물 반도체 박막의 한 쪽은 격자 정수 혹은 밴드 갭 조정용 첨가물을 포함하는 것을 특징으로 하는 발광 소자.
  16. 제15항에 있어서, 상기 첨가물은 Cu, Ag, Zn, Cd, Al, In, Si, Ge 및 Sn으로 이루어지는 군에서 선택되는 1종 이상인 것을 특징으로 하는 발광 소자.
  17. 제7항에 있어서, 상기 화합물 반도체 박막은 n형 도전성을 도시하는 1층 이상의 층 및 p형 도전성을 도시하는 1층 이상의 층을 갖는 것을 특징으로 하는 발광 소자.
  18. 제9항에 있어서, 상기 화합물 반도체 박막의 Ⅴ족 원소의 원자 배열과 상기 기판 중 산소 원자의 원자 배열이 동일한 배열을 갖는 것을 특징으로 하는 발광 소자.
  19. 제어된 분위기의 고온로 내에 원료 융액이 모세관 현상으로 계속적으로 상면까지 상승 가능한 슬릿을 갖는 슬릿 다이와, 상기 슬릿 다이 및 원료 융액을 수용하는 도가니에 의해 슬릿 다이 상면과 동일한 단면 형상을 갖는 단결정을 육성하는 EFG법에 의해, Ga2O3 단결정의 기판을 형성하고,
    상기 기판 상에 화합물 반도체 박막을 성장시키는 것을 특징으로 하는 발광 소자의 제조 방법.
  20. 단결정의 Ga2O3계 종결정 및 비단결정의 Ga2O3계 재료를 준비하고,
    상기 Ga2O3계 종결정과 상기 Ga2O3계 재료를 접촉시켜 그 접촉 부위를 가열하여, 상기 Ga2O3계 종결정 및 상기 Ga2O3계 재료를 용융하고, 이 용융한 상기 Ga2O3계 재료를 상기 Ga2O3계 종결정과 함께 결정화시키는 FZ법에 의해, Ga2O3 단결정으로 이루어지는 단결정의 기판을 형성하고,
    상기 기판 상에 화합물 반도체 박막을 성장시키는 것을 특징으로 하는 발광 소자의 제조 방법.
KR1020030034609A 2002-05-31 2003-05-30 발광 소자 및 그 제조 방법 KR100993408B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00160630 2002-05-31
JP2002160630 2002-05-31
JPJP-P-2003-00137912 2003-05-15
JP2003137912A JP3679097B2 (ja) 2002-05-31 2003-05-15 発光素子

Publications (2)

Publication Number Publication Date
KR20030094031A KR20030094031A (ko) 2003-12-11
KR100993408B1 true KR100993408B1 (ko) 2010-11-09

Family

ID=29422476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034609A KR100993408B1 (ko) 2002-05-31 2003-05-30 발광 소자 및 그 제조 방법

Country Status (9)

Country Link
US (7) US6977397B2 (ko)
EP (1) EP1367657B1 (ko)
JP (1) JP3679097B2 (ko)
KR (1) KR100993408B1 (ko)
CN (2) CN100405618C (ko)
AT (1) ATE487239T1 (ko)
DE (1) DE60334754D1 (ko)
HK (1) HK1063377A1 (ko)
TW (1) TWI292623B (ko)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4150527B2 (ja) * 2002-02-27 2008-09-17 日鉱金属株式会社 結晶の製造方法
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子
CA2517024C (en) 2003-02-24 2009-12-01 Waseda University .beta.-ga2o3 single crystal growing method, thin-film single crystal growing method, ga2o3 light-emitting device, and its manufacturing method
JP4754164B2 (ja) 2003-08-08 2011-08-24 株式会社光波 半導体層
KR20050051920A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
JP2005235961A (ja) 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
JP4670034B2 (ja) * 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4476691B2 (ja) * 2004-05-13 2010-06-09 日本軽金属株式会社 酸化ガリウム単結晶複合体及びその製造方法並びに酸化ガリウム単結晶複合体を用いた窒化物半導体膜の製造方法
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
EP1775774A4 (en) * 2004-06-11 2008-10-22 Matsushita Electric Ind Co Ltd POWER ELEMENT
JP2006032738A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2006032739A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP2006032737A (ja) * 2004-07-16 2006-02-02 Koha Co Ltd 発光素子
JP4647286B2 (ja) * 2004-11-09 2011-03-09 株式会社光波 半導体装置およびその製造方法
JP4647287B2 (ja) * 2004-11-09 2011-03-09 株式会社光波 半導体装置
JP5159040B2 (ja) * 2005-03-31 2013-03-06 株式会社光波 低温成長バッファ層の形成方法および発光素子の製造方法
KR100691159B1 (ko) * 2005-04-30 2007-03-09 삼성전기주식회사 질화갈륨계 반도체의 제조 방법
JP4611103B2 (ja) * 2005-05-09 2011-01-12 株式会社光波 β−Ｇａ２Ｏ３結晶の製造方法
JP5180430B2 (ja) * 2005-08-04 2013-04-10 独立行政法人物質・材料研究機構 発光素子
KR100691251B1 (ko) * 2005-08-08 2007-03-12 성균관대학교산학협력단 발광소자 및 그 제조방법
CN100418240C (zh) * 2005-10-18 2008-09-10 南京大学 在β三氧化二镓衬底上生长InGaN/GaN量子阱LED器件结构的方法
JP2007165626A (ja) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd 発光素子及びその製造方法
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
JP4680762B2 (ja) * 2005-12-14 2011-05-11 株式会社光波 発光素子及びその製造方法
JP2008016694A (ja) * 2006-07-07 2008-01-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
JP2007254174A (ja) * 2006-03-20 2007-10-04 Nippon Light Metal Co Ltd 酸化ガリウム単結晶及びその製造方法、並びに窒化物半導体用基板及びその製造方法
JP2008066591A (ja) * 2006-09-08 2008-03-21 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2008098249A (ja) * 2006-10-06 2008-04-24 Koha Co Ltd 発光素子
WO2008050479A1 (fr) * 2006-10-25 2008-05-02 Stanley Electric Co., Ltd. Couche de zno et dispositif électroluminescent à semi-conducteur
JP2008117966A (ja) * 2006-11-06 2008-05-22 Koha Co Ltd 半導体レーザ及びその製造方法
JP2008156141A (ja) * 2006-12-21 2008-07-10 Koha Co Ltd 半導体基板及びその製造方法
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP5078039B2 (ja) * 2009-01-19 2012-11-21 学校法人早稲田大学 Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP5378829B2 (ja) * 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2011146652A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
JP5493092B2 (ja) * 2010-01-28 2014-05-14 並木精密宝石株式会社 酸化ガリウム単結晶の製造方法および酸化ガリウム単結晶
JP5618318B2 (ja) * 2010-03-12 2014-11-05 並木精密宝石株式会社 酸化ガリウム単結晶の製造方法及び製造装置
JP5382589B2 (ja) * 2010-11-15 2014-01-08 学校法人早稲田大学 Ｇａ２Ｏ３系単結晶の導電率制御方法
US9153648B2 (en) * 2011-04-08 2015-10-06 Tamura Corporation Semiconductor stacked body, method for manufacturing same, and semiconductor element
JP5692596B2 (ja) * 2011-06-23 2015-04-01 学校法人早稲田大学 β−Ｇａ２Ｏ３単結晶の導電率制御方法
CN110071170B (zh) * 2011-09-08 2022-10-11 株式会社田村制作所 晶体层叠结构体
US9716004B2 (en) 2011-09-08 2017-07-25 Tamura Corporation Crystal laminate structure and method for producing same
EP3493245B1 (en) * 2011-09-08 2023-05-03 Tamura Corporation Ga2o3-based single crystal having a region with higher donor concentration than a surrounding region
EP3151285B1 (en) * 2011-09-08 2023-11-22 Tamura Corporation Ga2o3-based semiconductor element
JP5857337B2 (ja) * 2011-09-21 2016-02-10 並木精密宝石株式会社 酸化ガリウム基板とその製造方法
JP5864998B2 (ja) * 2011-10-11 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の成長方法
EP2768013A4 (en) * 2011-10-13 2015-05-20 Tamura Seisakusho Kk CRYSTAL SHIELD STRUCTURE AND METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR COMPONENT
JP2013089616A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体及びその製造方法
JP2013086976A (ja) * 2011-10-13 2013-05-13 Tamura Seisakusho Co Ltd 結晶積層構造体の製造方法
JP5879102B2 (ja) * 2011-11-15 2016-03-08 株式会社タムラ製作所 β−Ｇａ２Ｏ３単結晶の製造方法
JP5491483B2 (ja) * 2011-11-15 2014-05-14 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の成長方法
JP5891028B2 (ja) * 2011-12-16 2016-03-22 株式会社タムラ製作所 Ｇａ２Ｏ３系基板の製造方法
CN104737268A (zh) * 2012-01-12 2015-06-24 第一太阳能有限公司 在半导体器件的不同层中提供掺杂剂浓度控制的方法和系统
CN102534758A (zh) * 2012-01-20 2012-07-04 上海中电振华晶体技术有限公司 一种棒状蓝宝石晶体的生长方法及设备
JP6097989B2 (ja) * 2012-04-24 2017-03-22 並木精密宝石株式会社 酸化ガリウム単結晶、及び、酸化ガリウム単結晶基板
JP2013237591A (ja) * 2012-05-16 2013-11-28 Namiki Precision Jewel Co Ltd 酸化ガリウム融液、酸化ガリウム単結晶、酸化ガリウム基板、および酸化ガリウム単結晶の製造方法
WO2013172227A1 (ja) 2012-05-16 2013-11-21 並木精密宝石株式会社 酸化ガリウム単結晶、及び、酸化ガリウム単結晶基板
JP6085764B2 (ja) * 2012-05-23 2017-03-01 並木精密宝石株式会社 酸化ガリウム単結晶、及び、酸化ガリウム単結晶基板
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
JP5799354B2 (ja) * 2012-08-23 2015-10-21 学校法人早稲田大学 Ｇａ２Ｏ３系半導体素子
JP5756075B2 (ja) * 2012-11-07 2015-07-29 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の育成方法
JP6142357B2 (ja) * 2013-03-01 2017-06-07 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶体のドナー濃度制御方法、及びオーミックコンタクト形成方法
JP5788925B2 (ja) * 2013-04-04 2015-10-07 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の成長方法
JP5865867B2 (ja) 2013-05-13 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の育成方法、並びにβ−Ｇａ２Ｏ３系単結晶基板の製造方法
JP5836999B2 (ja) * 2013-05-14 2015-12-24 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶の育成方法、及びβ−Ｇａ２Ｏ３系単結晶基板の製造方法
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
JP2015163567A (ja) * 2014-02-28 2015-09-10 株式会社タムラ製作所 半導体積層構造体及び半導体素子
RU2677687C2 (ru) * 2014-03-13 2019-01-21 Филипс Лайтинг Холдинг Б.В. Нить для устройства освещения
US20170137965A1 (en) * 2014-07-02 2017-05-18 Tamura Corporation Gallium oxide substrate
JP2015008317A (ja) * 2014-08-20 2015-01-15 学校法人早稲田大学 Ｇａ２Ｏ３系半導体基板構造
JP6403057B2 (ja) * 2014-10-21 2018-10-10 国立大学法人信州大学 β−Ｇａ２Ｏ３結晶の製造方法および製造装置
EP3042986A1 (en) * 2015-01-09 2016-07-13 Forschungsverbund Berlin e.V. Method for growing beta phase of gallium oxide (ß-Ga2O3) single crystals from the melt contained within a metal crucible by controlling the partial pressure of oxygen.
DK3323152T3 (da) 2015-07-13 2021-12-20 Crayonano As Nanowire-/nanopyramideformede lysdioder og fotodetektorer
JP6959915B2 (ja) 2015-07-13 2021-11-05 クラヨナノ エーエス グラファイト基板上に成長させたナノワイヤ又はナノピラミッド
AU2016302692B2 (en) 2015-07-31 2019-04-18 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
JP6402079B2 (ja) * 2015-09-02 2018-10-10 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法
CN106978626A (zh) * 2016-01-15 2017-07-25 中国科学院上海硅酸盐研究所 掺锗氧化镓透明导电半导体单晶及其制备方法
JP6726910B2 (ja) 2016-04-21 2020-07-22 国立大学法人信州大学 酸化ガリウム結晶の製造装置および酸化ガリウム結晶の製造方法
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN109097833A (zh) * 2018-11-12 2018-12-28 孟静 大尺寸碳化硅单晶板的制备装置
JP7155968B2 (ja) 2018-12-04 2022-10-19 Tdk株式会社 単結晶育成用ルツボ及び単結晶製造方法
JP7436978B2 (ja) 2019-10-28 2024-02-22 Ａｇｃ株式会社 単結晶インゴット、結晶育成用ダイ、及び単結晶の製造方法
JP2022149310A (ja) 2021-03-25 2022-10-06 Tdk株式会社 結晶製造方法、結晶製造装置、及び単結晶
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
US20230143766A1 (en) 2021-11-10 2023-05-11 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0782088A (ja) * 1993-09-17 1995-03-28 Shinkosha:Kk 単結晶の育成方法
US5550089A (en) * 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
US5625202A (en) * 1995-06-08 1997-04-29 University Of Central Florida Modified wurtzite structure oxide compounds as substrates for III-V nitride compound semiconductor epitaxial thin film growth
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
US6291085B1 (en) * 1998-08-03 2001-09-18 The Curators Of The University Of Missouri Zinc oxide films containing P-type dopant and process for preparing same
JP4174913B2 (ja) * 1999-06-04 2008-11-05 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子
CN1123937C (zh) * 1999-07-28 2003-10-08 光磊科技股份有限公司 以蓝宝石为基板的蓝光发光二极管及其制造方法
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP2001338886A (ja) * 2000-03-24 2001-12-07 Ngk Insulators Ltd 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板
CN1095505C (zh) * 2000-03-30 2002-12-04 天津市环欧半导体材料技术有限公司 生产硅单晶的直拉区熔法
JP4083396B2 (ja) * 2000-07-10 2008-04-30 独立行政法人科学技術振興機構 紫外透明導電膜とその製造方法
TW541723B (en) 2001-04-27 2003-07-11 Shinetsu Handotai Kk Method for manufacturing light-emitting element
JP4232363B2 (ja) 2001-08-30 2009-03-04 信越半導体株式会社 ＺｎＯ系半導体発光素子
JP4465941B2 (ja) * 2001-11-22 2010-05-26 富士ゼロックス株式会社 紫外線受光素子
JP3679097B2 (ja) 2002-05-31 2005-08-03 株式会社光波 発光素子
CA2517024C (en) 2003-02-24 2009-12-01 Waseda University .beta.-ga2o3 single crystal growing method, thin-film single crystal growing method, ga2o3 light-emitting device, and its manufacturing method
JP4630986B2 (ja) 2003-02-24 2011-02-09 学校法人早稲田大学 β−Ｇａ２Ｏ３系単結晶成長方法
JP4565062B2 (ja) 2003-03-12 2010-10-20 学校法人早稲田大学 薄膜単結晶の成長方法
DE60325458D1 (de) 2003-04-18 2009-02-05 St Microelectronics Srl Elektronisches Bauteil mit Übergang und mit dem Bauteil integriertes Leistungs-Bauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett. 73, 1553(1998)

Also Published As

Publication number Publication date
CN101320780B (zh) 2010-06-16
JP3679097B2 (ja) 2005-08-03
ATE487239T1 (de) 2010-11-15
US20100038652A1 (en) 2010-02-18
US20080237607A1 (en) 2008-10-02
US20130248902A1 (en) 2013-09-26
US7319249B2 (en) 2008-01-15
US7629615B2 (en) 2009-12-08
US7608472B2 (en) 2009-10-27
US8791466B2 (en) 2014-07-29
CN1474466A (zh) 2004-02-11
US6977397B2 (en) 2005-12-20
EP1367657A2 (en) 2003-12-03
EP1367657B1 (en) 2010-11-03
TWI292623B (en) 2008-01-11
TW200406915A (en) 2004-05-01
CN100405618C (zh) 2008-07-23
US9117974B2 (en) 2015-08-25
US20080070337A1 (en) 2008-03-20
DE60334754D1 (de) 2010-12-16
JP2004056098A (ja) 2004-02-19
US8450747B2 (en) 2013-05-28
KR20030094031A (ko) 2003-12-11
US20060001031A1 (en) 2006-01-05
US20140306237A1 (en) 2014-10-16
EP1367657A3 (en) 2008-04-30
CN101320780A (zh) 2008-12-10
US20040007708A1 (en) 2004-01-15
HK1063377A1 (en) 2004-12-24

Similar Documents

Publication Publication Date Title
KR100993408B1 (ko) 발광 소자 및 그 제조 방법
JP4831940B2 (ja) 半導体素子の製造方法
JP2809690B2 (ja) 化合物半導体材料とこれを用いた半導体素子およびその製造方法
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
JP4757029B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
WO2005078812A1 (ja) Ｇａ2Ｏ3系単結晶の導電率制御方法
US8049227B2 (en) Group III nitride semiconductor light emitting device, method for producing the same, and lamp thereof
JP2004300024A (ja) Ｉｉｉ族元素窒化物結晶の製造方法、それにより得られたｉｉｉ族元素窒化物結晶およびそれを用いた半導体装置
JP4020314B2 (ja) Ｇａ２Ｏ３系発光素子およびその製造方法
US7525128B2 (en) Zinc-oxide-based double-heterostructure light-emitting diode
JP3980035B2 (ja) 発光素子およびその製造方法
JP4554287B2 (ja) Ｉｉｉ族窒化物結晶の製造方法、および半導体基板の製造方法
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JPH09129927A (ja) 青色発光素子
JPH10247761A (ja) 青色半導体発光素子
JP2006135269A (ja) 半導体装置
JP4156873B2 (ja) エピタキシャルウエハの製造方法
JP2006032738A (ja) 発光素子
JPH03161981A (ja) 半導体装置と２―６族化合物半導体結晶層の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee