KR100636777B1 - 동작 강화기를 갖는 반도체 전류-스위칭 디바이스 및 그방법 - Google Patents
동작 강화기를 갖는 반도체 전류-스위칭 디바이스 및 그방법 Download PDFInfo
- Publication number
- KR100636777B1 KR100636777B1 KR1020007013685A KR20007013685A KR100636777B1 KR 100636777 B1 KR100636777 B1 KR 100636777B1 KR 1020007013685 A KR1020007013685 A KR 1020007013685A KR 20007013685 A KR20007013685 A KR 20007013685A KR 100636777 B1 KR100636777 B1 KR 100636777B1
- Authority
- KR
- South Korea
- Prior art keywords
- control port
- ndr
- ndr device
- mode
- regions
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 20
- 239000003623 enhancer Substances 0.000 title 1
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 claims 6
- 239000011810 insulating material Substances 0.000 claims 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims 2
- 239000000969 carrier Substances 0.000 claims 1
- 238000003491 array Methods 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1027—Thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/10—DRAM devices comprising bipolar components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Thyristors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
고집적 SRAM 셀과 전력 사이리스터 구조를 포함한, 다양한 반도체 회로를 구현하기 위해 신규한 소면적 NDR에 기초한 회로가 사용될 수 있다. 일 실시예에서, NDR에 기초한 회로는 용량 결합된 게이트 지원형 턴 오프 턴 온 메커니즘을 갖는 얇은 수직 PNPN 구조(10)를 사용한다. 이 신규한 셀에 기초한 SRAM은 셀 면적, 대기 전류, 아키텍쳐, 속도 및 제조 프로세스면에서, 동일 용량의 DRAM과 견줄 만하다. 일 실시예에서, NDR에 기초한 SRAM 셀은 단지 두 개의 소자로 구성되고, 고속 및 저전압으로 동작할 수 있으며, 양호한 잡음 마진을 갖고, 제조 프로세스면에서 메인 스트림 CMOS와 호환 가능하다. 이 셀은 대기 소비 전력을 상당히 감소시킨다.
SRAM 셀, 사이리스터 구조, NDR, PNPN 구조, 워드 라인, 비트 라인
Description
본 발명은 미국의 국방 연구 프로젝트 기구(Defense Research Projects Agency)에서 체결한 계약 MDA 972-95-1-0017에 기하여 미국의 정부 지원 하에서 이루어진 것이다.
본 발명은 네거티브 미분 저항기("NDR") 등의 반도체 전류-스위칭 디바이스의 구성 및 제조 방법, 그리고 이러한 디바이스를 포함하는 SRAM 및 파워 사이리스터(power thyristor) 등의 회로 응용에 관한 것이다.
본 발명은 네거티브 미분 저항기("NDR") 등의 반도체 전류-스위칭 디바이스의 구성 및 제조 방법, 그리고 이러한 디바이스를 포함하는 SRAM 및 파워 사이리스터(power thyristor) 등의 회로 응용에 관한 것이다.
전자 산업에서는, 고전력, 고성능의 회로를 얻기 위한 노력이 계속되었다. 이와 관련된 상당한 성과가, 실리콘 웨이퍼의 작은 영역 상에 대규모 집적 회로를 제조함으로써 실현되었다. 이러한 종류의 집적 회로는 특정 순서로 행해지는 일련의 단계들을 통해 제조된다. 이러한 다수의 디바이스의 제조 시의 주된 목적은, 가능한 한 작은 면적을 차지하고, 저전원 레벨을 이용하여 저레벨의 전력을 소비하면서도, 훨씬 더 큰 디바이스에 의해 실현되는 속도와 견줄 만한 속도로 수행하는 디바이스를 얻는 것을 포함한다. 이러한 목적을 달성하기 위해, 제조 프로세스의 단계들은, 예를 들면, 엄격한 허용 오차, 품질, 깨끗한 환경 등의 엄격한 요구 조건이 달성되는 것이 보장되도록 하기 위해 엄격히 제어된다.
반도체 디바이스의 회로 구성 및 제조 방법에 있어서의 중요한 부분은, 회로부들 또는 노드들 간의 전류를 스위칭하는 데 사용하는 회로에 관한 것이다. 이러한 스위칭 회로의 구성 및 형성은, 통상적으로, 선택된 노드들 간의 적어도 하나의 PN 접합을 형성하여, 매우 높은 전위에 의해 그 접합부를 통해 전류가 흐르게 됨으로써, 한 노드로부터 다른 노드로 전류가 통과하도록 하는 것에 관련된다. 회로 공간, 소비 전력 및 회로 속도가 주요한 설계 목적인 응용 분야에서는, 전류 스위칭 디바이스의 구성 및 레이아웃이 매우 중요할 수 있다.
종래의 전류 스위칭 회로는 이러한 주요 설계 목적을 훼손하는 경우가 있다. 예를 들면, SRAM은, 주요 설계 목적들 중 적어도 하나를 훼손하는 회로 구성을 포함한다. 4-트랜지스터("4T") 셀 또는 6-트랜지스터("6T") 셀에 기초한 종래의 SRAM은, 2개의 셀-액세스 트랜지스터 외에도, 4개의 교차 연결된 트랜지스터, 또는 2개의 트랜지스터와 2개의 저항기를 갖는다. 이러한 셀들은 주류인 CMOS 기술과 양용될 수 있고, 비교적 낮은 전력 레벨을 소비하며, 저전압 레벨에서 동작하고, 비교적 고속으로 실행된다. 그러나, 4T 및 6T 셀들은, 종래에는 큰 셀 면적을 이용하여 구현되고, 이는 이러한 SRAM의 최대 셀 용량을 크게 제한한다.
다른 SRAM 셀 설계는 NDR(Negative Differential Resistance) 디바이스에 기초한다. 이 설계는, 통상적으로, NDR 디바이스를 포함한 적어도 2개의 능동 소자로 구성된다. NDR 디바이스는 이러한 종류의 SRAM 셀의 전체 성능에 있어서 중요하다. 단순한 바이폴라 트랜지스터에서 복잡한 퀀텀 효과 디바이스까지의 범위의 각종 NDR 디바이스가 도입되었다. NDR계 셀의 가장 큰 장점은, 능동 디바이스 및 상호 접속의 수가 더 적기 때문에, 4T 및 6T 셀보다 더 작은 셀 면적을 가질 수 있다는 것이다. 그러나, 종래의 NDR계 SRAM 셀은, 상업적 SRAM 제품에 그 사용을 금지시키는 많은 문제를 갖는다. 그 문제들 중 몇 가지로서는, 셀의 안정 상태 중 하나 또는 둘 다에 요구되는 큰 전류로 인한 높은 대기 전력 소모; 셀 동작에 필요한 과도하게 높거나 낮은 전압 레벨; 변형물을 제조하기에는 너무 민감하고 잡음 마진이 좋지 않은 안정 상태; 한 상태에서 다른 상태로의 스위칭이 느린 것에 기인한 액세스 속도 제한; 및 복잡한 제조 프로세서로 인한 생산성 및 수율 문제 등을 포함한다.
또한, 사이리스터 등의 NDR 디바이스는, NDR 디바이스의 온 상태 시에, NDR 디바이스가 갖고 있는 전류 밀도가 매우 높을 수 있기 때문에, 전력 제어 응용 분야에서 광범위하게 사용된다. 그러나, 이러한 응용 분야에서의 NDR 디바이스는, 일단 온 상태로 스위칭되면, 전류가 디바이스 유지 전류 이하로 감소될 때까지 그 상태로 남아 있게 되는 큰 곤란점이 있다. 또한, 일반적으로, 주전류가 중단되면, 사이리스터가 차단(OFF) 상태로 되돌아가는데 필요한 시간은 주로 캐리어 라이프타임에 의해 결정되어 너무 길어질 수 있다. 전류를 중단하지 않고서는 디바이스를 스위칭 오프시킬 수 없다는 점과, 이와 관련된 느린 스위칭 속도는 많은 응용 분야에서 심각한 문제가 되고, 이로 인해, 디바이스 구조를 변형하여 능동적이고 신속하게 스위칭 오프될 수 있도록 하는 시도를 행하고 있었다.
본 발명의 일 양상은 위에 언급한 문제를 크게 완화하는 전류-스위칭 배치 및 프로세싱 구현을 제공한다.
본 발명의 일 실시예에 따르면, 반도체 디바이스는 NDR 디바이스 및 제어 포트를 포함한다. NDR 디바이스는 적어도 두 개의 반대 극성의 접촉(contiguous) 영역을 갖고, 제어 포트는 NDR 디바이스의 영역들 중 적어도 하나의 영역에 인접하고 대면하도록 배치된다. 상기 하나의 영역은 두 개의 접촉 영역 간의 경계면을 대면하는 평면을 따르는 단면을 갖고, 제어 포트 및 NDR 디바이스는 단면의 대부분에 걸리는 전위가 제어 포트에 제공된 제어 전압에 응답하여 변경되도록 구성되고 배치된다. 이것의 작용은 통전 모드 및 단전 모드 간의 NDR 디바이스의 스위칭을 강화하는 것이다.
본 발명의 다른 실시예에 따르면, 반도체 디바이스는 메모리 셀의 어레이와 상기 어레이에서 하나 이상의 선택된 셀에 대한 판독 및 기록 액세스를 제공하도록 구성되고 배치되는 제어 회로를 포함한다. 각 셀은, 저장 노드, 저장 노드에 기록을 강화하도록 구성되고 배치된, 전기 용량적으로 스위칭되는 NDR 디바이스, 및 저장 노드와 제어 회로 간의 데이터를 연결하도록 구성되고 배치된 액세스 회로를 구비한다.
본 발명의 또 다른 실시예에 따르면, 반도체 디바이스는 전력 스위치 구조를 포함한다. 전력 스위치 구조는 복수의 결합(combination) NDR 디바이스와 제어 포트 회로를 포함한다. 각 NDR 디바이스는 반대 극성의 적어도 두 개의 접촉 영역을 갖고, 해당 제어 포트는 NDR 디바이스의 영역들 중 적어도 하나의 영역에 인접하고 대면하도록 배치된다. 상기 하나의 영역은 두 개의 접촉 영역 간의 경계면을 대면하는 평면을 따르는 단면을 갖고, 제어 포트 및 NDR 디바이스는 단면 전체에 걸리는 전위가 제어 포트에 제공된 제어 전압에 응답하여 변경되도록 구성되고 배치된다.
본 발명의 상술한 요약은 본 발명의 개시된 각각의 실시예를 특정짓기 위한 것이 아니다. 청구범위의 범주 내에 있는 것으로 의도되는 다양한 다른 양상 중에서, 본 발명은 상술한 구조들을 제조하는 방법들과 그들 각각의 회로 레이아웃에도 관한 것이다.
본 발명은 첨부 도면과 연관하여 발명의 다양한 실시예의 상세한 설명을 고려하면 더 완전히 이해될 수 있다.
도 1은 본 발명과 일치되는 SRAM 셀 배치에서의 예시적인 전류-스위칭 디바이스의 구조도.
도 2는 본 발명과 일치되는 도 1의 예시적인 배치의 회로도.
도 3a 및 도 3b는 각각 도 1의 예시적인 배치의 DC 및 AC 등가 회로도.
도 4는 본 발명과 일치된 예시적인 동작에 따른, 도 1의 회로의 여러 노드들의 파형을 도시한 타이밍도.
도 5는 본 발명의 다른 실시예에 따른 레이아웃 배치도.
도 6 및 도 6a는 도 1에 도시된 구조의 대안으로 사용될 수 있는, 본 발명에 따른 전류-스위칭 디바이스의 부가적인 예를 도시한 도면.
도 7은 본 발명에 따른 다른 예시적인 전류-스위칭 디바이스를 도시한 도면.
도 8은 본 발명의 다른 실시예에 따른 전력 사이리스터 구조도.
본 발명은 다양한 변형예와 대안적인 형태로 변형 가능하지만, 그것의 상세는 도면에 예시로서 도시되고, 상세히 설명될 것이다. 그러나, 설명된 특정 실시예로 본 발명을 한정하지 않는 것으로 이해되어야 한다. 반대로, 본 발명은 이하의 청구범위에 의해 규정된 바와 같이 발명의 본질과 범주 내에 있는 모든 변형, 등가 및 대안을 포함한다.
본 발명은 다중(multiple) PN-형 및 NDR-형 구조와 같은 전류 스위칭 디바이스 및 그 회로 응용에 관한 것이다. 본 발명은, 향상된 온/오프 전류비, 및 온 상태에서 낮은 유지 전류를 갖는 전류 스위칭 디바이스의 필요에 따른 설계 시에 특히 이점이 있는 것으로 밝혀졌다. 온 상태에서 접합부의 포화에 기인하여 느리게 턴 오프되고, 및/또는, 전류가 유지 전류 이하로 감소될 때까지 전혀 턴 오프하지 않을 수 있는 다수의 전류 스위칭 디바이스와는 달리, 본 발명의 일 특징은, 전류 스위칭 디바이스의 영역들 중 적어도 하나의 영역에 인접하여 제공되는 용량 결합 활성화 신호에 응답하여 통전 모드 및 단전 모드 간을 신속하게 변경하는 디바이스에 관한 것이다. 또한, 이러한 변경은 비교적 저전압을 이용하여 일어날 수 있고, 디바이스는 비교적 적은 면적에 구현될 수 있다.
본 발명의 특정 실시예는, NDR 디바이스에 인접한 용량 결합 게이트를 사용하는 NDR 디바이스에 관한 것이다. NDR 디바이스 및 상기 게이트의 배치 및 구조는, 상기 게이트에 제공된 전하가 NDR 구조에 의해서 전류 스위칭의 속도를 개선할 수 있게 한다.
이제 도면을 참조하면, 도 1 및 도 2는, 본 발명에 따른 예시적인 SRAM 셀 배치의 구조도 및 이에 대응하는 회로도를 각각 도시하고 있다. 도 1에 도시된 예시적인 배치는 수직 저장 SRAM 디바이스라고 지칭될 수 있다. 상기 셀은 두 개의 소자, 즉 PNPN-형 NDR 디바이스(10) 및 NMOS-형 액세스(또는 패스) 트랜지스터(12)로 이루어진다. 액세스(또는 패스) 트랜지스터(12)는 제1 워드 라인(WL1)의 일부를 형성하는 게이트(14) 및 기판(16) 내의 N+ 드레인 및 소스 영역을 포함하고, N+ 드레인 영역과 소스 영역 중 하나는 비트 라인(BL)(18)에 연결되어 있다. 수직 NDR 트랜지스터(10)의 최상부에는 공급 또는 기준 전압 Vref로의 디바이스의 상부 단자의 연결에 사용되는 금속층(19)이 있다. NDR 디바이스(10)는 비트 라인(18)에 연결되지 않은 소스 또는 드레인 위에, 액세스 트랜지스터(12)의 일부의 최상부에 수직으로 형성되어 있다. NDR 디바이스는 또한 액세스 트랜지스터에 인접하여 제조될 수 있다.
NDR 디바이스(10)는 전하 플레이트 또는 게이트형 디바이스(20)에 인접한 중간 P 영역을 갖고, 특히 본 실시예에서는 전하 플레이트 또는 게이트형 디바이스(20)에 의해 둘러싸여 있다. 상기 플레이트(20)는 제2 워드 라인(WL2)의 일부를 형성하고, 셀의 두 가지의 안정 상태, 즉 디바이스(10)가 단전 모드 상태에 있는 OFF 상태 및 디바이스(10)가 통전 모드 상태에 있는 ON 상태와 관련하여 이용된다. 저장 노드(24)의 전압은 ON 상태에서 하이 값의 상태에 있고, NDR 디바이스의 유지 전류는 액세스 트랜지스터(12)의 서브-임계 전류에 의해 제공된다.
또한, 도 2는 대안적인 실시예의 레지스터(26)를 도시하고 있고, 이 레지스터(26)는 NDR 디바이스의 유지 전류를 ON 상태로 유지하는 것을 돕는 데 사용된다. 이 방법은 셀 면적을 증가시키지만, 셀의 대기 전류에 대해 보다 양호한 제어력을 제공할 수 있다.
도시된 예에서, 플레이트(20)는 상부 N 영역이 아닌 하부 N+ 영역과 중첩된다. PNPN 디바이스는, 게이트가 PNPN의 P 영역의 전위에 대해 엄격하게 제어하도록 하고, 이 전위가 플레이트(20)를 통한 용량 결합(capacitive coupling)에 의해 조정될 수 있을 만큼 충분히 얇다. 하부 N+ 영역은 셀의 내부 노드이고, 도 2의 저장 노드(24)에 대응한다. 상부 P+ 영역은 기준 전압에 연결된다. WL2는 기록 동작에 이용되는데, 특히 셀에 논리 0을 기록할 때에는 디바이스(10)의 턴 오프를 가속화하고, 셀에 논리 1을 기록할 때에는 디바이스(10)가 저전압에서 턴 온할 수 있게 한다. 대기 모드에서, 워드 라인 및 비트 라인은 비활성 또는 (각 라인이 서로 다를 수 있는) 저전압 레벨의 상태에 있다.
도 3a 및 도 3b는 바이폴라 접합 트랜지스터(10a 및 10b)를 이용하여 도시된, 도 1의 예시적인 배치의 DC 및 AC 회로 모델을 각각 도시하고 있다. 각 모델에서, WL2는 P 영역에서 NDR 디바이스(10)에 용량 결합되어, NDR 디바이스의 단자 간의 전류 스위칭을 강화하고 가속화하는 것이 나타나 있다. DC 및 저주파수(도 3a)에서는, 인접 게이트(도 1의 참조 부호 20)는 PNP 트랜지스터(10a)의 베이스를, 패스 트랜지스터를 통해 비트 라인(BL)에 연결하는 수직 MOSFET(26)로서 모델링되어 있다. 고주파수에서는, 셀의 등가 회로 모델이 도 3b에 도시되어 있고, 도 3b에는 WL2와 PNPN의 P 영역 간의 용량 결합에 대해 간략히 도시되어 있다.
도 4는 본 발명의 다른 양상에 따른 도 1의 회로의 여러 노드들의 파형을 도시하는 타이밍도이다. 이 타이밍도는 상기 셀에 대한 예시적인 판독 및 기록 동작을 도시하고 있다. 판독 동작의 경우, WL1은 저장 노드(24)의 전압을 판독하는 데 사용된다.
기록 1 동작의 경우, 비트선은 로우 상태에 있다. WL1이 하이 레벨로 상승된 후에, WL2에 펄스가 인가된다. 이러한 펄스의 상승 에지는 용량 결합에 의해 P 영역의 전위를 상승시키고, NP 및 하부 PN 접합부가 순방향 바이어스되게 하여, PNPN에서의 공지된 재생 프로세스(regenerative process)를 시작하고, NDR 디바이스가 온되게 한다.
기록 0 동작의 경우, BL은 하이 레벨로 상승하고, WL1은 활성화된다. 이는, 저장 노드의 레벨을 고전압 레벨로 충전시켜 NDR 디바이스가 역바이어스되게 한다. 이어서, WL2에 펄스가 인가된다. 이러한 펄스의 하강 에지는 PNPN의 중간 P 영역으로부터 모든 소수 전하를 끌어내 전류의 흐름을 차단한다. 본 실시예에서, 이러한 차단은 PNPN 디바이스가 "박형(thin)"인 경우에만 행해진다. PNPN은 이러한 동작 후에 차단 상태로 스위치된다. 이러한 턴 오프 동작은, 다중 PN 디바이스의 정규 턴 오프 메커니즘(디바이스 내의 소수 전하의 재조합(recombination))에 좌우되지 않으므로, 고속이면서도 신뢰성이 있다.
도 5는 본 발명의 또 다른 양상에 따른 도 1의 구조에 대한 예시적인 레이아웃 배치를 도시하는 도면이다. 도 1의 구조가 갖는 중요한 이점은, 종래의 SRAM 셀과 비교할 때 셀 면적이 상당히 더 작다는 점에 있다. 이러한 레이아웃과 구조는, 대기 전력(stanby power)을 합리적인 레벨로 소모할 수 있도록 해주며, 변경되는 전압 레벨에 대한 내성, 잡음 마진과, 높은 처리 속도를 제공하도록 구현될 수 있다. 도 5의 구조는 아키텍쳐, 속도 및 제조 프로세스면에서 종래의 DRAM과 유사하다. 더욱이, 회로 실제 면적(circuit real estate)에 있어서, 도 5에 도시된 셀의 풋프린트(footprint)는 많은 종래의 DRAM 셀의 풋프린트만큼 작다.
이러한 셀 구조의 제조는, PNPN 디바이스를 형성하기 위한 추가적인 에피택셜 성장 단계를 이용하는 CMOS 기술에 기초할 수 있고, 이러한 프로세스는 NDR 디바이스에 의해 용량이 대체되는 종래의 적층형 캐패시터 셀과 유사할 수 있다. 일 특정 실시예에 따르면, 각각의 게이트의 저부와 NDR 디바이스의 최상부 사이의 간격(spacing)은 증착된 폴리(deposited poly)의 지정된 오버에칭(timed overetch)에 의해 조정된다. PNPN 디바이스에 인접한 게이트는, 측벽 스페이서 혹은 선택적 에피택시법을 포함한 공지된 방법을 이용하여, 용이하게 제조될 수 있다. 특정 실시예에서, PNPN 디바이스에 인접한 게이트(들)는 이방성 폴리 에칭을 이용하여 제조된다. NDR 디바이스는, 실리콘 필러(pillar)를 에칭하고 이온 주입하는 것에 의한 평면 디바이스 전에, 혹은 예를 들어, 선택적 에피텍셜 성장법에 의한 평면 디바이스 후에, 제조될 수 있다.
도 6은 도 1에 도시된 것의 대안적인 구현을 예시하고 있다. 도 1과 도 6의 구조는, 도 6의 구조가 P 기판에 대하여 평면 방식으로 배치되는 도 1의 NMOSFET(12) 대신에 수직으로 배치되는 NMOSFET(30)를 포함하고 있다는 점에서, 차이가 있다. NMOSFET(30)는 NMOSFET(30)의 바디의 P 영역을 적어도 부분적으로 둘러싸고 있는 게이트(14')를 포함한다. 본 실시예에 따른 판독 및 기록 동작이 도 4에 도시되어 있다. 도 6의 실시예는 보다 복잡한 제조 프로세스를 이용하여 보다 적은 면적에 구현될 수 있다.
일 실시예에 따르면, 도 1과 도 6의 구조 각각에서의 게이트는 NDR 디바이스의 대면 영역(facing region)에 인접하고 있으며, 이 영역에 대해 충분한 크기이므로, 게이트의 전하는 NDR 디바이스의 대상 영역(subject region)의 전체 직경("d") 사이에 걸리는 전위를 제어한다. 즉, 이러한 결과는 NDR 디바이스의 대면 영역의 도핑 농도 뿐만 아니라 상기 대면 영역의 크기 및 근접도와 함께 NDR 디바이스의 두께(간단히 "d"라 함)를 선택함으로써 실현된다. 대안적인 실시예에서, 게이트는 NDR 디바이스의 대면 영역을 부분적으로 둘러쌀 뿐이고, NDR 디바이스는 부분 포위 게이트(nonsurrounding gate)에 의해 제공되는 경감된 용량 결합을 오프셋시키는 감소된 두께를 갖는다. 도 6a는 도 1과 유사한 SRAM 셀 배치에서 본 발명에 따른 부분 포위 게이트 NDR 디바이스의 예시적인 실시예를 도시한다. 박막 SOI(Silicon on Insulator) 기법이 채택되어 PNPN형 NDR 디바이스는 도 1의 수직 구조가 아니라 평면 구조를 갖는다. 본 실시예의 판독 및 기록 동작은 도 4에 도시된 바와 마찬가지이다. 상술한 각각의 구조에서, NDR 디바이스는 어떠한 다양한 형상을 이용해서도 구현될 수 있다.
특정 실시예는 1 볼트의 공급 전압을 이용하고, 각각의 게이트는 200Å 두께의 산화층을 가지며 N+ 도핑된다. 본 실시예의 SRAM 구조의 치수(dimension)가 도 7에 도시되어 있다. 부분 포위 게이트(20")는 내부 저장 노드(24)의 N 영역과 중복되지만, 상부 N 영역과는 중복되지 않는다. NDR 디바이스(10")는 비교적 박형(본 실시예에서는 0.3u)이므로, 게이트는 NDR 디바이스(10")의 P 영역의 전위를 엄격히 제어할 수 있고, 이 전위는 게이트(20")에 대한 용량 결합에 의해 용이하게 조정될 수 있다. 대기 모드에서, BL 및 WL1은 0V에 유지되고, WL2는 -1V에 유지된다. PNPN 디바이스가 오프인 경우, 저장 노드에서의 전압 레벨은 0V에 있다. PNPN 디바이스가 온인 경우, 저장 노드에서의 전압 레벨은 약 0.4V 내지 0.5V에 있다. 액세스 트랜지스터의 임계 전압은 PNPN의 유지 전류가 액세스 트랜지스터의 서브-임계 전류에 의해 제공되도록 설계된다. 이 유지 전류는 um2 당 피코앰프 만큼 낮을 수 있다. 판독 및 기입 동작은 일반적으로 도 4를 참조하여 설명한 바와 마찬가지이고, WL1에 대한 상부 전압 레벨은 3V, BL에 대한 상부 전압 레벨은 2V, WL2(또는 게이트)에 대한 상부 전압 레벨은 2V이다.
전류 스위칭 디바이스의 또 다른 실시예 및 응용에 따르면, 1 기가비트 SRAM은 (도 1, 도 6 및 도 6a 중 하나의) 상기 2 소자 NDR을 기초로 하는 구조와 일치되게 구현된 셀들을 포함하고, 10mA 이하로 동작하는 대기 전류를 이용한 0.2㎛ 기술을 사용하여 구현된다. 종래의 논리 회로(도시되지 않음)는 액세스 신호(워드 및 비트 라인)의 타이밍과 레벨을 제어하는 데 사용된다.
도 8은 본 발명의 또 다른 실시예에 따른, 접속 단자로서 공통 애노드(36)와 공통 캐소드(38)를 갖는 전력 사이리스터 구조이다. 이 디바이스들의 각 애노드들은 컨덕터(44)에 의해 상호 접속된 금속층(42)을 사용하여 구현된다. 이 구조는 복수의 PNPN형 NDR 디바이스를 포함하고, 이들 중 세 개가 참조 부호 40a, 40b, 40c로서 도시되어 있으며, 이들 각각은 공통 애노드(36) 및 캐소드(38) 사이에 끼워져 있다. 이 NDR 디바이스들은 탑 뷰 레이아웃(top view layout)에서 셀, 스트라이프, 또는 셀 및/또는 스트라이프의 각종 조합들일 수 있다. 그런데, 복수의 PNPN형 NDR 디바이스들 각각은, 각 PNPN형 NDR 디바이스의 상부 N 영역에 주로 인접하는 상호 접속된 전하 플레이트(또는 게이트)(48)에 의해 제공되는 각 제어 포트들을 이용하는 도 1의 구조와 유사한 방식으로 구성된다. 전력 사이리스터는 상호 접속된 전하 플레이트(48)에 제공된 활성화 신호에 응답하여 통전 모드와 단전 모드 간을 신속하게 변경한다. 이 방법은, 신속한 상태 변경이 비교적 낮은 전압을 사용하여 실현되기 때문에, 유리하다. 또한, 이러한 유형의 전력 사이리스터는, 고전력 응용 시에는 NDR 디바이스의 개수면에서 쉽게 확장되거나, 저전력 응용 시에는 개수면에서 쉽게 감소될 수 있다.
상술한 다양한 실시예들은 단지 예로서 제공된 것이고, 본 발명을 한정하도록 해석되어서는 안된다. 상기 논의 및 설명에 기초하여, 여기에 도시되고 설명된 실시예들 및 응용들에 제한되지 않고서 본 발명에 다양한 변경 및 수정이 가능함을 본 기술 분야의 당업자들은 쉽게 이해할 것이다. 이와 같은 변경은, 도시된 게이트의 형태, 위치 및 사이즈를 변경하는 것; 전류 스위칭 디바이스에 구조물을 부가하는 것; 전류 스위칭 디바이스 내의 PN부의 수를 증가시키는 것; 및 디바이스 구조 내에서 P 영역과 N 영역을 서로 바꾸어 놓고, 및/또는 NMOSFETS 대신에 PMOSFETS를 사용하는 것을 포함하지만, 반드시 이에 한정되는 것은 아니다. 이와 같은 변경 및 수정들은 이하의 청구항들에 의해 나타내어지는 본 발명의 진정한 사상 및 범위를 벗어나지 않는다.
Claims (22)
- 반도체 디바이스에 있어서,한 세트의 인접 영역들(101, 102, 103, 104)을 갖는 NDR 디바이스(10)-상기 세트는 반대 극성 영역들과 단부 영역들(101, 104)을 포함함-와,상기 NDR 디바이스의 영역들 중 적어도 하나의 영역(103)에 인접 배치되어 그것에 용량 결합(capacitively coupled)하고 그것과 대면하는 제어 포트(20)를 포함하고,상기 하나의 영역(103)은, 상기 제어 포트(20)로부터의 적어도 하나의 전압 전이가 상기 하나의 영역(103)에 용량 결합됨에 따라 상기 NDR 디바이스가 상기 하나의 영역에 대한 임의의 MOS 반전 채널 형성에 독립적으로 상기 단부 영역들 사이의 전류에 대해 적어도 통전(current passing) 모드에서 단전(current blocking) 모드로 스위칭되도록 적합화된 단면을 갖는 반도체 디바이스.
- 제1항에 있어서,상기 하나의 영역(103)에 대한 상기 제어 포트(20)로부터의 적어도 하나의 전압 전이는 상기 하나의 영역으로부터의 소수 캐리어들의 유출(outflow)로 귀결되고, 상기 단부 영역들 사이의 전류에 대해 상기 NDR 디바이스를 적어도 통전 모드에서 단전 모드로 스위칭시키는 반도체 디바이스.
- 제1항 또는 제2항에 있어서,상기 제어 포트와 상기 NDR 디바이스는 상기 제어 포트에 제공된 적어도 하나의 전압 전이에 응답하여 상기 단면의 대부분에 걸리는 전위가 변경되도록 추가로 구성되고 배치된 반도체 디바이스.
- 제1항 또는 제2항에 있어서,적어도 반대 극성의 두 개의 접촉(contiguous) 영역들을 갖는 적어도 하나의 다른 NDR 디바이스와,상기 하나의 다른 NDR 디바이스의 영역들 중 적어도 하나의 영역에 인접하고 그에 대면하여 배치된 또 다른 제어 포트를 더 포함하는 반도체 디바이스.
- 제1항 또는 제2항에 있어서,상기 제어 포트로부터의 적어도 제1 전압 전이를 상기 하나의 영역에 용량 결합시킴에 따라 상기 NDR 디바이스의 통전 모드에서 단전 모드로의 스위칭을 강화시키는 반도체 디바이스.
- 제5항에 있어서,상기 제어 포트로부터의 적어도 제2 전압 전이를 상기 하나의 영역에 용량 결합시킴에 따라 상기 NDR 디바이스의 단전 모드에서 통전 모드로의 스위칭을 강화시키는 반도체 디바이스.
- 제1항 또는 제2항의 반도체 디바이스를 적어도 하나 포함하는 메모리 셀로 구성된 어레이.
- 메모리 셀들로 된 어레이로서,상기 어레이의 하나 또는 그 이상의 선택된 셀들에서 판독하고 이 셀들에 기입하기 위한 데이터를 제공하도록 구성되고 배치된 데이터 회로를 포함하고-각각의 셀은 저장 노드(24)를 포함함-,제1항 또는 제2항의 반도체 디바이스를 포함하며,상기 반도체 디바이스는 상기 저장 노드와 상기 데이터 회로 사이에서 데이터를 연결하도록 구성되고 배치된 액세스 회로(12)에 의해 더 특징을 갖는 어레이.
- 제8항에 있어서,제1 워드 라인, 제2 워드 라인, 상기 제2 워드 라인에 의해 제공되는 전압 전이들에 응답하도록 적합화된 상기 제어 포트에 의해 더 특징을 갖는 상기 반도체 디바이스와,상기 제1 워드 라인에 결합된 액세스 게이트를 갖고, 상기 저장 노드와 비트 라인 사이에서 데이터를 연결하도록 구성되고 배치된 상기 액세스 회로를 포함하는 어레이.
- 제1항 또는 제2항에 있어서,적어도 상기 NDR 디바이스는 대좌(pedestal)(10')에 구성되고 배치되며, 기판 위 또는 아래로 연장하고, 상기 용량 결합된 제어 포트(20')가 상기 대좌의 적어도 일부분을 둘러싸는 반도체 디바이스.
- 제8항에 있어서,상기 저장 노드에 대한 대기(standby) 전류를 제공하도록 적합화된 대기 회로를 더 포함하는 어레이.
- 제1항 또는 제2항에 있어서,SOI(silicon-on-insulator) 구조의 일부로서 절연 재료로 된 층을 더 포함하고,적어도 상기 NDR 디바이스는 상기 절연 재료에 인접하여 배치되는 반도체 디바이스.
- 제1항 또는 제2항에 있어서,상기 제어 포트 및 상기 NDR 디바이스는 반도체 전력 스위치의 일부로서 추가로 적합화된 반도체 디바이스.
- 제1항 또는 제2항에 있어서,상기 NDR 디바이스(10) 및 상기 제어 포트(20)는, 상기 제어 포트(20)가 워드 라인(14)에 응답하도록 적합화되고, 상기 NDR 디바이스(10)가 상기 메모리 셀에 대한 두 가지의 안정 상태를 제공하도록 적합화된 메모리 셀의 일부인 반도체 디바이스.
- 반도체 디바이스에서 NDR 디바이스의 접촉 영역들을 통한 전류를 스위칭하는 방법-상기 NDR 디바이스(10)는 상기 영역들 중 적어도 하나의 영역에 용량 결합되고, 그것에 대면하는 제어 포트를 가지며, 또한 단전 모드와 통전 모드를 가짐-에 있어서,상기 NDR 디바이스를 통전 모드에서 단전 모드로 스위칭하기 위해 상기 제어 포트로부터의 제1 전압 펄스의 적어도 하나의 에지를 상기 영역들 중 상기 적어도 하나의 영역에 용량 결합시키는 단계와,상기 NDR 디바이스를 단전 모드에서 통전 모드로 스위칭하기 위해 상기 제어 포트로부터의 제2 전압 펄스의 적어도 하나의 에지를 상기 영역들 중 상기 적어도 하나의 영역에 용량 결합시키는 단계를 포함하고,상기 제1 및 제2 전압 펄스의 각각은 공통 극성을 갖는 스위칭 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/092,449 | 1998-06-05 | ||
US09/092,449 US6229161B1 (en) | 1998-06-05 | 1998-06-05 | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010071384A KR20010071384A (ko) | 2001-07-28 |
KR100636777B1 true KR100636777B1 (ko) | 2006-10-20 |
Family
ID=22233267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020007013685A KR100636777B1 (ko) | 1998-06-05 | 1999-06-01 | 동작 강화기를 갖는 반도체 전류-스위칭 디바이스 및 그방법 |
Country Status (7)
Country | Link |
---|---|
US (7) | US6229161B1 (ko) |
EP (1) | EP1082764B1 (ko) |
JP (1) | JP4763889B2 (ko) |
KR (1) | KR100636777B1 (ko) |
AT (1) | ATE259545T1 (ko) |
DE (1) | DE69914746T2 (ko) |
WO (1) | WO1999063598A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101893848B1 (ko) * | 2011-06-16 | 2018-10-04 | 삼성전자주식회사 | 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법 |
Families Citing this family (454)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7203728B2 (en) * | 1993-01-26 | 2007-04-10 | Logic Controls, Inc. | Point-of-sale system and distributed computer network for same |
US8058142B2 (en) | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
US7800199B2 (en) * | 2003-06-24 | 2010-09-21 | Oh Choonsik | Semiconductor circuit |
US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
US7633162B2 (en) * | 2004-06-21 | 2009-12-15 | Sang-Yun Lee | Electronic circuit with embedded memory |
US6890546B2 (en) | 1998-09-24 | 2005-05-10 | Abbott Laboratories | Medical devices containing rapamycin analogs |
US20030129215A1 (en) * | 1998-09-24 | 2003-07-10 | T-Ram, Inc. | Medical devices containing rapamycin analogs |
US6229161B1 (en) | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
US6313490B1 (en) * | 1999-03-16 | 2001-11-06 | Micron Technology, Inc. | Base current reversal SRAM memory cell and method |
US6891213B1 (en) | 1999-03-16 | 2005-05-10 | Micron Technology, Inc. | Base current reversal SRAM memory cell and method |
US6690038B1 (en) * | 1999-06-05 | 2004-02-10 | T-Ram, Inc. | Thyristor-based device over substrate surface |
FI108889B (fi) * | 2000-04-27 | 2002-04-15 | Jukka Pekola | Menetelmä lämpötilan mittaamiseksi laajalla alueella tunneliliitosta hyväksikäyttäen |
US6596617B1 (en) | 2000-06-22 | 2003-07-22 | Progressant Technologies, Inc. | CMOS compatible process for making a tunable negative differential resistance (NDR) device |
US6754104B2 (en) | 2000-06-22 | 2004-06-22 | Progressant Technologies, Inc. | Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET |
US6518589B2 (en) | 2000-06-22 | 2003-02-11 | Progressant Technologies, Inc. | Dual mode FET & logic circuit having negative differential resistance mode |
US6512274B1 (en) | 2000-06-22 | 2003-01-28 | Progressant Technologies, Inc. | CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same |
US6594193B2 (en) | 2000-06-22 | 2003-07-15 | Progressent Technologies, Inc. | Charge pump for negative differential resistance transistor |
US6724655B2 (en) | 2000-06-22 | 2004-04-20 | Progressant Technologies, Inc. | Memory cell using negative differential resistance field effect transistors |
US6559470B2 (en) | 2000-06-22 | 2003-05-06 | Progressed Technologies, Inc. | Negative differential resistance field effect transistor (NDR-FET) and circuits using the same |
US6479862B1 (en) | 2000-06-22 | 2002-11-12 | Progressant Technologies, Inc. | Charge trapping device and method for implementing a transistor having a negative differential resistance mode |
JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6549450B1 (en) * | 2000-11-08 | 2003-04-15 | Ibm Corporation | Method and system for improving the performance on SOI memory arrays in an SRAM architecture system |
US6713791B2 (en) * | 2001-01-26 | 2004-03-30 | Ibm Corporation | T-RAM array having a planar cell structure and method for fabricating the same |
US6462359B1 (en) * | 2001-03-22 | 2002-10-08 | T-Ram, Inc. | Stability in thyristor-based memory device |
US7456439B1 (en) | 2001-03-22 | 2008-11-25 | T-Ram Semiconductor, Inc. | Vertical thyristor-based memory with trench isolation and its method of fabrication |
US7491586B2 (en) * | 2001-03-22 | 2009-02-17 | T-Ram Semiconductor, Inc. | Semiconductor device with leakage implant and method of fabrication |
US7075122B1 (en) | 2001-03-22 | 2006-07-11 | T-Ram Semiconductor, Inc. | Thyristor device with carbon lifetime adjustment implant and its method of fabrication |
US6727528B1 (en) | 2001-03-22 | 2004-04-27 | T-Ram, Inc. | Thyristor-based device including trench dielectric isolation for thyristor-body regions |
US6891205B1 (en) | 2001-03-22 | 2005-05-10 | T-Ram, Inc. | Stability in thyristor-based memory device |
US7374974B1 (en) | 2001-03-22 | 2008-05-20 | T-Ram Semiconductor, Inc. | Thyristor-based device with trench dielectric material |
US6885581B2 (en) * | 2001-04-05 | 2005-04-26 | T-Ram, Inc. | Dynamic data restore in thyristor-based memory device |
US6804162B1 (en) | 2001-04-05 | 2004-10-12 | T-Ram, Inc. | Read-modify-write memory using read-or-write banks |
US6627924B2 (en) * | 2001-04-30 | 2003-09-30 | Ibm Corporation | Memory system capable of operating at high temperatures and method for fabricating the same |
DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
US6906354B2 (en) * | 2001-06-13 | 2005-06-14 | International Business Machines Corporation | T-RAM cell having a buried vertical thyristor and a pseudo-TFT transfer gate and method for fabricating the same |
US6583452B1 (en) | 2001-12-17 | 2003-06-24 | T-Ram, Inc. | Thyristor-based device having extended capacitive coupling |
US7453083B2 (en) * | 2001-12-21 | 2008-11-18 | Synopsys, Inc. | Negative differential resistance field effect transistor for implementing a pull up element in a memory cell |
US6670642B2 (en) * | 2002-01-22 | 2003-12-30 | Renesas Technology Corporation. | Semiconductor memory device using vertical-channel transistors |
JP4938221B2 (ja) * | 2002-02-01 | 2012-05-23 | ピコメトリックス インコーポレイテッド | プレーナ・アバランシェ・フォトダイオード |
JP2005516414A (ja) * | 2002-02-01 | 2005-06-02 | ピコメトリックス インコーポレイテッド | 充電制御アバランシェ・フォトダイオードおよびその製造方法 |
CN100474634C (zh) * | 2002-02-01 | 2009-04-01 | 派克米瑞斯公司 | 改进的光电探测器 |
US7294567B2 (en) * | 2002-03-11 | 2007-11-13 | Micron Technology, Inc. | Semiconductor contact device and method |
US6940772B1 (en) | 2002-03-18 | 2005-09-06 | T-Ram, Inc | Reference cells for TCCT based memory cells |
US7123508B1 (en) | 2002-03-18 | 2006-10-17 | T-Ram, Inc. | Reference cells for TCCT based memory cells |
US6832300B2 (en) | 2002-03-20 | 2004-12-14 | Hewlett-Packard Development Company, L.P. | Methods and apparatus for control of asynchronous cache |
US6611452B1 (en) | 2002-04-05 | 2003-08-26 | T-Ram, Inc. | Reference cells for TCCT based memory cells |
US6785169B1 (en) | 2002-04-05 | 2004-08-31 | T-Ram, Inc. | Memory cell error recovery |
US6778435B1 (en) | 2002-06-12 | 2004-08-17 | T-Ram, Inc. | Memory architecture for TCCT-based memory cells |
JP3660650B2 (ja) * | 2002-06-13 | 2005-06-15 | 株式会社東芝 | 半導体装置の製造方法 |
WO2004001801A2 (en) * | 2002-06-19 | 2003-12-31 | The Board Of Trustees Of The Leland Stanford Junior University | Insulated-gate semiconductor device and approach involving junction-induced intermediate region |
US6795337B2 (en) | 2002-06-28 | 2004-09-21 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
US6567292B1 (en) * | 2002-06-28 | 2003-05-20 | Progressant Technologies, Inc. | Negative differential resistance (NDR) element and memory with reduced soft error rate |
US6721220B2 (en) | 2002-07-05 | 2004-04-13 | T-Ram, Inc. | Bit line control and sense amplification for TCCT-based memory cells |
US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
US6865407B2 (en) * | 2002-07-11 | 2005-03-08 | Optical Sensors, Inc. | Calibration technique for non-invasive medical devices |
US6917078B2 (en) | 2002-08-30 | 2005-07-12 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
US6888200B2 (en) * | 2002-08-30 | 2005-05-03 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
US6903969B2 (en) * | 2002-08-30 | 2005-06-07 | Micron Technology Inc. | One-device non-volatile random access memory cell |
US7042027B2 (en) * | 2002-08-30 | 2006-05-09 | Micron Technology, Inc. | Gated lateral thyristor-based random access memory cell (GLTRAM) |
US6790713B1 (en) | 2002-09-09 | 2004-09-14 | T-Ram, Inc. | Method for making an inlayed thyristor-based device |
US7135745B1 (en) | 2002-09-09 | 2006-11-14 | T-Ram, Inc. | Fin thyristor-based semiconductor device |
US6888177B1 (en) | 2002-09-24 | 2005-05-03 | T-Ram, Inc. | Increased base-emitter capacitance |
US6703646B1 (en) | 2002-09-24 | 2004-03-09 | T-Ram, Inc. | Thyristor with lightly-doped emitter |
US7053423B1 (en) | 2002-09-24 | 2006-05-30 | T-Ram, Inc. | Thyristor having a first emitter with relatively lightly doped portion to the base |
US7125753B1 (en) | 2002-10-01 | 2006-10-24 | T-Ram Semiconductor, Inc. | Self-aligned thin capacitively-coupled thyristor structure |
US7279367B1 (en) | 2004-12-07 | 2007-10-09 | T-Ram Semiconductor, Inc. | Method of manufacturing a thyristor semiconductor device |
US6888176B1 (en) | 2002-10-01 | 2005-05-03 | T-Ram, Inc. | Thyrister semiconductor device |
US6666481B1 (en) | 2002-10-01 | 2003-12-23 | T-Ram, Inc. | Shunt connection to emitter |
US6690039B1 (en) | 2002-10-01 | 2004-02-10 | T-Ram, Inc. | Thyristor-based device that inhibits undesirable conductive channel formation |
US6828202B1 (en) * | 2002-10-01 | 2004-12-07 | T-Ram, Inc. | Semiconductor region self-aligned with ion implant shadowing |
US6818482B1 (en) | 2002-10-01 | 2004-11-16 | T-Ram, Inc. | Method for trench isolation for thyristor-based device |
US6683330B1 (en) | 2002-10-01 | 2004-01-27 | T-Ram, Inc. | Recessed thyristor control port |
US6767770B1 (en) | 2002-10-01 | 2004-07-27 | T-Ram, Inc. | Method of forming self-aligned thin capacitively-coupled thyristor structure |
US6686612B1 (en) | 2002-10-01 | 2004-02-03 | T-Ram, Inc. | Thyristor-based device adapted to inhibit parasitic current |
US7030425B1 (en) | 2002-10-01 | 2006-04-18 | Tram, Inc. | Buried emitter contact for thyristor-based semiconductor device |
US6913955B1 (en) | 2002-10-01 | 2005-07-05 | T-Ram, Inc. | Method of manufacturing a thyristor device with a control port in a trench |
US6953953B1 (en) | 2002-10-01 | 2005-10-11 | T-Ram, Inc. | Deep trench isolation for thyristor-based semiconductor device |
US6998652B1 (en) | 2002-10-01 | 2006-02-14 | T-Ram, Inc. | Trench isolation for thyristor-based device |
US6815734B1 (en) | 2002-10-01 | 2004-11-09 | T-Ram, Inc. | Varied trench depth for thyristor isolation |
US6735113B2 (en) * | 2002-10-15 | 2004-05-11 | T-Ram, Inc. | Circuit and method for implementing a write operation with TCCT-based memory cells |
US6756612B1 (en) | 2002-10-28 | 2004-06-29 | T-Ram, Inc. | Carrier coupler for thyristor-based semiconductor device |
US6965129B1 (en) | 2002-11-06 | 2005-11-15 | T-Ram, Inc. | Thyristor-based device having dual control ports |
US6980457B1 (en) | 2002-11-06 | 2005-12-27 | T-Ram, Inc. | Thyristor-based device having a reduced-resistance contact to a buried emitter region |
US6806117B2 (en) | 2002-12-09 | 2004-10-19 | Progressant Technologies, Inc. | Methods of testing/stressing a charge trapping device |
US6812084B2 (en) | 2002-12-09 | 2004-11-02 | Progressant Technologies, Inc. | Adaptive negative differential resistance device |
US7005711B2 (en) | 2002-12-20 | 2006-02-28 | Progressant Technologies, Inc. | N-channel pull-up element and logic circuit |
US7799675B2 (en) * | 2003-06-24 | 2010-09-21 | Sang-Yun Lee | Bonded semiconductor structure and method of fabricating the same |
US20100133695A1 (en) * | 2003-01-12 | 2010-06-03 | Sang-Yun Lee | Electronic circuit with embedded memory |
US6812504B2 (en) * | 2003-02-10 | 2004-11-02 | Micron Technology, Inc. | TFT-based random access memory cells comprising thyristors |
US6756838B1 (en) | 2003-03-18 | 2004-06-29 | T-Ram, Inc. | Charge pump based voltage regulator with smart power regulation |
US6845026B1 (en) | 2003-05-30 | 2005-01-18 | Netlogic Microsystems, Inc. | Thyristor-based content addressable memory (CAM) cells |
CN1326250C (zh) * | 2003-06-17 | 2007-07-11 | 台湾积体电路制造股份有限公司 | 绝缘硅芯片的鳍状元件及其形成方法 |
US8471263B2 (en) * | 2003-06-24 | 2013-06-25 | Sang-Yun Lee | Information storage system which includes a bonded semiconductor structure |
US8071438B2 (en) * | 2003-06-24 | 2011-12-06 | Besang Inc. | Semiconductor circuit |
US7867822B2 (en) | 2003-06-24 | 2011-01-11 | Sang-Yun Lee | Semiconductor memory device |
US7632738B2 (en) * | 2003-06-24 | 2009-12-15 | Sang-Yun Lee | Wafer bonding method |
US20040263316A1 (en) * | 2003-06-24 | 2004-12-30 | Case, Llc | Reprogrammable vehicle access control system |
US7863748B2 (en) * | 2003-06-24 | 2011-01-04 | Oh Choonsik | Semiconductor circuit and method of fabricating the same |
US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
US20060231857A1 (en) * | 2003-06-26 | 2006-10-19 | Rj Mears, Llc | Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device |
US7531850B2 (en) * | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
US8125003B2 (en) * | 2003-07-02 | 2012-02-28 | Micron Technology, Inc. | High-performance one-transistor memory cell |
US6897111B2 (en) * | 2003-07-28 | 2005-05-24 | Chartered Semiconductor Manufacturing Ltd. | Method using quasi-planar double gated fin field effect transistor process for the fabrication of a thyristor-based static read/write random-access memory |
US6849481B1 (en) | 2003-07-28 | 2005-02-01 | Chartered Semiconductor Manufacturing Ltd. | Thyristor-based SRAM and method for the fabrication thereof |
US6998298B1 (en) | 2003-08-11 | 2006-02-14 | T-Ram Semiconductor, Inc. | Thyristor semiconductor memory device and method of manufacture |
US6947349B1 (en) | 2003-09-03 | 2005-09-20 | T-Ram, Inc. | Apparatus and method for producing an output clock pulse and output clock generator using same |
US7089439B1 (en) | 2003-09-03 | 2006-08-08 | T-Ram, Inc. | Architecture and method for output clock generation on a high speed memory device |
US6891774B1 (en) | 2003-09-03 | 2005-05-10 | T-Ram, Inc. | Delay line and output clock generator using same |
US7464282B1 (en) | 2003-09-03 | 2008-12-09 | T-Ram Semiconductor, Inc. | Apparatus and method for producing dummy data and output clock generator using same |
US7195959B1 (en) | 2004-10-04 | 2007-03-27 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor device and method of fabrication |
US7592642B1 (en) | 2003-09-25 | 2009-09-22 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor device with indium-carbon implant and method of fabrication |
US6944051B1 (en) | 2003-10-29 | 2005-09-13 | T-Ram, Inc. | Data restore in thryistor based memory devices |
US7268373B1 (en) | 2003-11-12 | 2007-09-11 | T-Ram Semiconductor, Inc. | Thyristor-based memory and its method of operation |
US7304327B1 (en) | 2003-11-12 | 2007-12-04 | T-Ram Semiconductor, Inc. | Thyristor circuit and approach for temperature stability |
US7109532B1 (en) | 2003-12-23 | 2006-09-19 | Lee Zachary K | High Ion/Ioff SOI MOSFET using body voltage control |
US7081378B2 (en) * | 2004-01-05 | 2006-07-25 | Chartered Semiconductor Manufacturing Ltd. | Horizontal TRAM and method for the fabrication thereof |
US8253196B2 (en) | 2004-01-29 | 2012-08-28 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
US8253195B2 (en) | 2004-01-29 | 2012-08-28 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
US8212315B2 (en) | 2004-01-29 | 2012-07-03 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
US8253197B2 (en) | 2004-01-29 | 2012-08-28 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
US8212316B2 (en) | 2004-01-29 | 2012-07-03 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
US8212317B2 (en) | 2004-01-29 | 2012-07-03 | Enpirion, Inc. | Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same |
US7230302B2 (en) * | 2004-01-29 | 2007-06-12 | Enpirion, Inc. | Laterally diffused metal oxide semiconductor device and method of forming the same |
KR100527559B1 (ko) * | 2004-02-05 | 2005-11-09 | 주식회사 하이닉스반도체 | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 |
KR100709463B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 나노 튜브 셀을 이용한 메모리 장치 |
KR100694426B1 (ko) * | 2004-02-16 | 2007-03-12 | 주식회사 하이닉스반도체 | 나노 튜브 셀 및 이를 이용한 메모리 장치 |
KR100709462B1 (ko) * | 2004-02-16 | 2007-04-18 | 주식회사 하이닉스반도체 | 다층 나노 튜브 셀을 이용한 메모리 장치 |
US7224002B2 (en) * | 2004-05-06 | 2007-05-29 | Micron Technology, Inc. | Silicon on insulator read-write non-volatile memory comprising lateral thyristor and trapping layer |
US7054191B1 (en) | 2004-06-03 | 2006-05-30 | T-Ram, Inc. | Method and system for writing data to memory cells |
US7335948B2 (en) * | 2004-08-23 | 2008-02-26 | Enpirion, Inc. | Integrated circuit incorporating higher voltage devices and low voltage devices therein |
US7229886B2 (en) * | 2004-08-23 | 2007-06-12 | Enpirion, Inc. | Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein |
US7190026B2 (en) * | 2004-08-23 | 2007-03-13 | Enpirion, Inc. | Integrated circuit employable with a power converter |
US7195981B2 (en) * | 2004-08-23 | 2007-03-27 | Enpirion, Inc. | Method of forming an integrated circuit employable with a power converter |
US7232733B2 (en) * | 2004-08-23 | 2007-06-19 | Enpirion, Inc. | Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein |
US7145186B2 (en) | 2004-08-24 | 2006-12-05 | Micron Technology, Inc. | Memory cell with trenched gated thyristor |
US7326969B1 (en) | 2004-12-02 | 2008-02-05 | T-Ram Semiconductor, Inc. | Semiconductor device incorporating thyristor-based memory and strained silicon |
US8367524B2 (en) * | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
US8455978B2 (en) | 2010-05-27 | 2013-06-04 | Sang-Yun Lee | Semiconductor circuit structure and method of making the same |
US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
US7573077B1 (en) | 2005-05-04 | 2009-08-11 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor memory device with back-gate bias |
US7894256B1 (en) | 2005-06-22 | 2011-02-22 | T-Ram Semiconductor, Inc. | Thyristor based memory cell |
US8093107B1 (en) | 2005-06-22 | 2012-01-10 | T-Ram Semiconductor, Inc. | Thyristor semiconductor memory and method of manufacture |
US7460395B1 (en) | 2005-06-22 | 2008-12-02 | T-Ram Semiconductor, Inc. | Thyristor-based semiconductor memory and memory array with data refresh |
US7894255B1 (en) | 2005-06-22 | 2011-02-22 | T-Ram Semiconductor, Inc. | Thyristor based memory cell |
US7319622B1 (en) | 2005-07-05 | 2008-01-15 | T-Ram Semiconductor, Inc. | Bitline shielding for thyristor-based memory |
US7379381B1 (en) | 2005-07-05 | 2008-05-27 | T-Ram Semiconductor, Inc. | State maintenance pulsing for a memory device |
JP4696964B2 (ja) * | 2005-07-15 | 2011-06-08 | ソニー株式会社 | メモリ用の半導体装置 |
US7381999B1 (en) | 2005-07-21 | 2008-06-03 | T-Ram Semiconductor, Inc. | Workfunction-adjusted thyristor-based memory device |
JP2007067133A (ja) * | 2005-08-31 | 2007-03-15 | Sony Corp | 半導体装置 |
US7606066B2 (en) | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
US7655973B2 (en) * | 2005-10-31 | 2010-02-02 | Micron Technology, Inc. | Recessed channel negative differential resistance-based memory cell |
US7209384B1 (en) * | 2005-12-08 | 2007-04-24 | Juhan Kim | Planar capacitor memory cell and its applications |
US7786505B1 (en) | 2005-12-16 | 2010-08-31 | T-Ram Semiconductor, Inc. | Reduction of charge leakage from a thyristor-based memory cell |
US20070189067A1 (en) * | 2006-02-15 | 2007-08-16 | Francis Goodwin | Dynamic memory |
US8174046B1 (en) | 2006-02-23 | 2012-05-08 | T-Ram Semiconductor, Inc | Reducing effects of parasitic transistors in thyristor-based memory using local thinning or implanting |
US7554130B1 (en) | 2006-02-23 | 2009-06-30 | T-Ram Semiconductor, Inc. | Reducing effects of parasitic transistors in thyristor-based memory using an isolation or damage region |
US7425491B2 (en) | 2006-04-04 | 2008-09-16 | Micron Technology, Inc. | Nanowire transistor with surrounding gate |
US7491995B2 (en) | 2006-04-04 | 2009-02-17 | Micron Technology, Inc. | DRAM with nanofin transistors |
US20070228491A1 (en) * | 2006-04-04 | 2007-10-04 | Micron Technology, Inc. | Tunneling transistor with sublithographic channel |
US8734583B2 (en) * | 2006-04-04 | 2014-05-27 | Micron Technology, Inc. | Grown nanofin transistors |
US8354311B2 (en) | 2006-04-04 | 2013-01-15 | Micron Technology, Inc. | Method for forming nanofin transistors |
US20070257326A1 (en) * | 2006-05-08 | 2007-11-08 | Chien-Li Kuo | Integrated circuit structure and method of manufacturing a memory cell |
JP2008028353A (ja) * | 2006-06-22 | 2008-02-07 | Sony Corp | 半導体装置およびその駆動方法 |
US7781797B2 (en) * | 2006-06-29 | 2010-08-24 | International Business Machines Corporation | One-transistor static random access memory with integrated vertical PNPN device |
JP2008041734A (ja) * | 2006-08-02 | 2008-02-21 | Sony Corp | 半導体装置および半導体装置の製造方法 |
KR101406604B1 (ko) | 2007-01-26 | 2014-06-11 | 마이크론 테크놀로지, 인코포레이티드 | 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 dram 트랜지스터 |
US8518774B2 (en) | 2007-03-29 | 2013-08-27 | Micron Technology, Inc. | Manufacturing process for zero-capacitor random access memory circuits |
JP2008263133A (ja) * | 2007-04-13 | 2008-10-30 | Toshiba Microelectronics Corp | 半導体記憶装置およびその駆動方法 |
US8064274B2 (en) | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
WO2009039169A1 (en) | 2007-09-17 | 2009-03-26 | Innovative Silicon S.A. | Refreshing data of memory cells with electrically floating body transistors |
JP5151370B2 (ja) * | 2007-09-28 | 2013-02-27 | ソニー株式会社 | 半導体装置 |
US7738274B1 (en) | 2007-10-15 | 2010-06-15 | T-Ram Semiconductor, Inc. | Content-addressable memory architecture |
US7847338B2 (en) | 2007-10-24 | 2010-12-07 | Yuniarto Widjaja | Semiconductor memory having both volatile and non-volatile functionality and method of operating |
US8035126B2 (en) * | 2007-10-29 | 2011-10-11 | International Business Machines Corporation | One-transistor static random access memory with integrated vertical PNPN device |
US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
WO2009110049A1 (ja) * | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
WO2009101704A1 (ja) * | 2008-02-15 | 2009-08-20 | Unisantis Electronics (Japan) Ltd. | 半導体装置の製造方法 |
WO2009110050A1 (ja) * | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7940560B2 (en) * | 2008-05-29 | 2011-05-10 | Advanced Micro Devices, Inc. | Memory cells, memory devices and integrated circuits incorporating the same |
US7947543B2 (en) | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
US8710566B2 (en) | 2009-03-04 | 2014-04-29 | Micron Technology, Inc. | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
WO2010114890A1 (en) | 2009-03-31 | 2010-10-07 | Innovative Silicon Isi Sa | Techniques for providing a semiconductor memory device |
JP2010245196A (ja) * | 2009-04-02 | 2010-10-28 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
JP4577592B2 (ja) * | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
US8508994B2 (en) | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
US8498157B2 (en) | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US9076543B2 (en) | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
US8017998B1 (en) | 2009-09-08 | 2011-09-13 | T-Ram Semiconductor, Inc. | Gettering contaminants for integrated circuits formed on a silicon-on-insulator structure |
JP5524547B2 (ja) * | 2009-09-14 | 2014-06-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体記憶装置 |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
WO2011058852A1 (en) * | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8174881B2 (en) | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8574982B2 (en) * | 2010-02-25 | 2013-11-05 | International Business Machines Corporation | Implementing eDRAM stacked FET structure |
US9646869B2 (en) * | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
US8513722B2 (en) * | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US8576631B2 (en) | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
US8547738B2 (en) | 2010-03-15 | 2013-10-01 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US8314001B2 (en) | 2010-04-09 | 2012-11-20 | International Business Machines Corporation | Vertical stacking of field effect transistor structures for logic gates |
US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
US8723335B2 (en) | 2010-05-20 | 2014-05-13 | Sang-Yun Lee | Semiconductor circuit structure and method of forming the same using a capping layer |
US20110298052A1 (en) * | 2010-06-03 | 2011-12-08 | International Business Machines Corporation | Vertical Stacking of Field Effect Transistor Structures for Logic Gates |
US8535992B2 (en) | 2010-06-29 | 2013-09-17 | Micron Technology, Inc. | Thyristor random access memory device and method |
KR101134819B1 (ko) | 2010-07-02 | 2012-04-13 | 이상윤 | 반도체 메모리 장치의 제조 방법 |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8492220B2 (en) | 2010-08-09 | 2013-07-23 | International Business Machines Corporation | Vertically stacked FETs with series bipolar junction transistor |
JP5075959B2 (ja) * | 2010-09-14 | 2012-11-21 | 株式会社東芝 | 抵抗変化メモリ |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US8582359B2 (en) | 2010-11-16 | 2013-11-12 | Zeno Semiconductor, Inc. | Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
KR101105712B1 (ko) | 2010-12-13 | 2012-01-17 | 서울대학교산학협력단 | 커패시터리스 디램의 메모리 셀 구조 |
US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
US8957458B2 (en) | 2011-03-24 | 2015-02-17 | Zeno Semiconductor, Inc. | Asymmetric semiconductor memory device having electrically floating body transistor |
US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
US9559216B2 (en) | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
CN102832221B (zh) * | 2011-06-16 | 2016-10-26 | 三星电子株式会社 | 具有竖直装置和非竖直装置的半导体装置及其形成方法 |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
US8609492B2 (en) * | 2011-07-27 | 2013-12-17 | Micron Technology, Inc. | Vertical memory cell |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9343142B2 (en) * | 2012-01-05 | 2016-05-17 | Globalfoundries Inc. | Nanowire floating gate transistor |
US9230651B2 (en) | 2012-04-08 | 2016-01-05 | Zeno Semiconductor, Inc. | Memory device having electrically floating body transitor |
CN104471648B (zh) | 2012-02-16 | 2017-07-21 | 芝诺半导体有限公司 | 包括初级和二级电晶体的存储单元 |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
KR20150037866A (ko) * | 2012-07-27 | 2015-04-08 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 네거티브 미분 저항 물질을 갖는 메모리에서의 저장 |
US8962465B2 (en) | 2012-10-15 | 2015-02-24 | Micron Technology, Inc. | Methods of forming gated devices |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US9443839B2 (en) | 2012-11-30 | 2016-09-13 | Enpirion, Inc. | Semiconductor device including gate drivers around a periphery thereof |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
FR3001571B1 (fr) * | 2013-01-30 | 2016-11-25 | Commissariat Energie Atomique | Procede de programmation d'un dispositif memoire a commutation bipolaire |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9281022B2 (en) | 2013-07-10 | 2016-03-08 | Zeno Semiconductor, Inc. | Systems and methods for reducing standby power in floating body memory devices |
US9673192B1 (en) | 2013-11-27 | 2017-06-06 | Altera Corporation | Semiconductor device including a resistor metallic layer and method of forming the same |
US9536938B1 (en) | 2013-11-27 | 2017-01-03 | Altera Corporation | Semiconductor device including a resistor metallic layer and method of forming the same |
US10020739B2 (en) | 2014-03-27 | 2018-07-10 | Altera Corporation | Integrated current replicator and method of operating the same |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US20150333068A1 (en) | 2014-05-14 | 2015-11-19 | Globalfoundries Singapore Pte. Ltd. | Thyristor random access memory |
US9224738B1 (en) | 2014-08-18 | 2015-12-29 | Micron Technology, Inc. | Methods of forming an array of gated devices |
US9673054B2 (en) | 2014-08-18 | 2017-06-06 | Micron Technology, Inc. | Array of gated devices and methods of forming an array of gated devices |
US9209187B1 (en) | 2014-08-18 | 2015-12-08 | Micron Technology, Inc. | Methods of forming an array of gated devices |
US9741413B2 (en) | 2014-09-25 | 2017-08-22 | Kilopass Technology, Inc. | Methods of reading six-transistor cross-coupled thyristor-based SRAM memory cells |
US9564199B2 (en) | 2014-09-25 | 2017-02-07 | Kilopass Technology, Inc. | Methods of reading and writing data in a thyristor random access memory |
WO2016049606A1 (en) * | 2014-09-25 | 2016-03-31 | Kilopass Technology, Inc. | Methods of retaining and refreshing data in a thyristor random access memory |
US9460771B2 (en) | 2014-09-25 | 2016-10-04 | Kilopass Technology, Inc. | Two-transistor thyristor SRAM circuit and methods of operation |
US9564441B2 (en) | 2014-09-25 | 2017-02-07 | Kilopass Technology, Inc. | Two-transistor SRAM semiconductor structure and methods of fabrication |
US9449669B2 (en) | 2014-09-25 | 2016-09-20 | Kilopass Technology, Inc. | Cross-coupled thyristor SRAM circuits and methods of operation |
US9613968B2 (en) | 2014-09-25 | 2017-04-04 | Kilopass Technology, Inc. | Cross-coupled thyristor SRAM semiconductor structures and methods of fabrication |
US20160093624A1 (en) | 2014-09-25 | 2016-03-31 | Kilopass Technology, Inc. | Thyristor Volatile Random Access Memory and Methods of Manufacture |
US9530482B2 (en) | 2014-09-25 | 2016-12-27 | Kilopass Technology, Inc. | Methods of retaining and refreshing data in a thyristor random access memory |
US9484068B2 (en) | 2015-02-17 | 2016-11-01 | Kilopass Technology, Inc. | MTP-thyristor memory cell circuits and methods of operation |
US10103627B2 (en) | 2015-02-26 | 2018-10-16 | Altera Corporation | Packaged integrated circuit including a switch-mode regulator and method of forming the same |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
KR20180018497A (ko) * | 2015-06-17 | 2018-02-21 | 인텔 코포레이션 | 반도체 디바이스의 면적 스케일링을 위한 수직 집적 방식 및 회로 요소 아키텍쳐 |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9502407B1 (en) * | 2015-12-16 | 2016-11-22 | International Business Machines Corporation | Integrating a planar field effect transistor (FET) with a vertical FET |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
WO2018089559A1 (en) * | 2016-11-08 | 2018-05-17 | Kilopass Technology, Inc. | Vertical thyristor cell and memory array with silicon germanium base regions |
US10269652B2 (en) | 2017-03-22 | 2019-04-23 | International Business Machines Corporation | Vertical transistor top epitaxy source/drain and contact structure |
US10332874B2 (en) | 2017-05-03 | 2019-06-25 | International Business Machines Corporation | Indirect readout FET |
CN108806742B (zh) * | 2017-05-04 | 2022-01-04 | 汤朝景 | 随机存取存储器并且具有与其相关的电路、方法以及设备 |
US20200202918A1 (en) * | 2017-09-14 | 2020-06-25 | Intel Corporation | Thyristors |
WO2019066821A1 (en) * | 2017-09-27 | 2019-04-04 | Intel Corporation | MEMORY BASED ON NEGATIVE DIFFERENTIAL RESISTANCE |
KR102425306B1 (ko) * | 2017-12-08 | 2022-07-26 | 한양대학교 산학협력단 | 2단자 수직형 1t-디램 및 그 제조 방법 |
US10593771B2 (en) * | 2017-12-11 | 2020-03-17 | International Business Machines Corporation | Vertical fin-type bipolar junction transistor with self-aligned base contact |
US10748903B2 (en) | 2018-04-19 | 2020-08-18 | Tc Lab, Inc. | Multi-layer random access memory and methods of manufacture |
EP3719847A1 (en) * | 2019-04-01 | 2020-10-07 | IMEC vzw | A method for forming vertical nanowire or nanosheet field-effect transistors simultaneous with horizontal field-effect transistors |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
KR102223019B1 (ko) | 2019-10-15 | 2021-03-05 | 성균관대학교산학협력단 | 다중 부성미분 전달전도 특성 소자 및 그 제조방법 |
KR102658645B1 (ko) * | 2021-10-14 | 2024-04-18 | 고려대학교 산학협력단 | 실리콘 다이오드들을 이용한 스테이트풀 로직 인 메모리 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970054373A (ko) * | 1995-12-15 | 1997-07-31 | 김광호 | 대전류 및 고속 스위칭 특성을 갖는 수직 구조 바이폴라 트랜지스터 및 그 제조 방법 |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS509156B1 (ko) | 1970-10-09 | 1975-04-10 | ||
US3831187A (en) | 1973-04-11 | 1974-08-20 | Rca Corp | Thyristor having capacitively coupled control electrode |
US3863229A (en) * | 1973-06-25 | 1975-01-28 | Ibm | Scr (or scs) memory array with internal and external load resistors |
FR2288372A1 (fr) | 1974-10-18 | 1976-05-14 | Thomson Csf | Element de memoires a semi-conducteurs et memoires formees de matrices de tels elements |
US3918033A (en) | 1974-11-11 | 1975-11-04 | Ibm | SCR memory cell |
JPS5710511B2 (ko) | 1974-12-27 | 1982-02-26 | ||
JPS5267532A (en) | 1975-12-03 | 1977-06-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory unit |
FR2334170A1 (fr) | 1975-12-05 | 1977-07-01 | Honeywell Bull Soc Ind | Memoire morte integree |
US4090254A (en) | 1976-03-01 | 1978-05-16 | International Business Machines Corporation | Charge injector transistor memory |
US4032955A (en) | 1976-08-09 | 1977-06-28 | General Electric Company | Deep diode transistor |
US4103415A (en) | 1976-12-09 | 1978-08-01 | Fairchild Camera And Instrument Corporation | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain |
DE2835143A1 (de) * | 1978-08-10 | 1980-03-13 | Siemens Ag | Thyristor |
US4353086A (en) | 1980-05-07 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Silicon integrated circuits |
JPS57208177A (en) | 1981-06-17 | 1982-12-21 | Nec Corp | Semiconductor negative resistance element |
DE3380004D1 (en) | 1982-03-30 | 1989-07-06 | Fujitsu Ltd | Semiconductor memory device |
JPS602784B2 (ja) | 1982-12-20 | 1985-01-23 | 富士通株式会社 | 半導体記憶装置 |
US4590589A (en) | 1982-12-21 | 1986-05-20 | Zoran Corporation | Electrically programmable read only memory |
DE3465859D1 (en) | 1984-04-11 | 1987-10-08 | Siemens Ag | Electronic switch |
US4672410A (en) | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
JPS6156493A (ja) | 1984-08-28 | 1986-03-22 | 日本電気株式会社 | 多層回路基板の電源配線構造 |
KR950008676B1 (ko) | 1986-04-23 | 1995-08-04 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 메모리 장치 및 그의 결함 구제 방법 |
EP0273344B1 (en) | 1986-12-22 | 1992-10-14 | Nec Corporation | A pnpn thyristor |
EP0280536B1 (en) * | 1987-02-26 | 1997-05-28 | Kabushiki Kaisha Toshiba | Turn-on driving technique for insulated gate thyristor |
JPS6431134A (en) | 1987-07-27 | 1989-02-01 | Nec Corp | Driving method for pnpn optical thyristor |
US4868138A (en) | 1988-03-23 | 1989-09-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming a self-aligned source/drain contact for an MOS transistor |
US5106776A (en) | 1988-06-01 | 1992-04-21 | Texas Instruments Incorporated | Method of making high performance composed pillar dRAM cell |
JPH0727968B2 (ja) | 1988-12-20 | 1995-03-29 | 株式会社東芝 | 半導体集積回路装置 |
US5252845A (en) | 1990-04-02 | 1993-10-12 | Electronics And Telecommunications Research Institute | Trench DRAM cell with vertical transistor |
JPH0834257B2 (ja) | 1990-04-20 | 1996-03-29 | 株式会社東芝 | 半導体メモリセル |
US5321285A (en) | 1990-05-07 | 1994-06-14 | Micron Technology, Inc. | Carrier injection dynamic random access memory having stacked depletion region in Mesa |
US5099300A (en) | 1990-06-14 | 1992-03-24 | North Carolina State University | Gated base controlled thyristor |
US4997790A (en) | 1990-08-13 | 1991-03-05 | Motorola, Inc. | Process for forming a self-aligned contact structure |
US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
TW260816B (ko) | 1991-12-16 | 1995-10-21 | Philips Nv | |
US5288949A (en) | 1992-02-03 | 1994-02-22 | Ncr Corporation | Connection system for integrated circuits which reduces cross-talk |
US5324966A (en) | 1992-04-07 | 1994-06-28 | Toyo Denki Seizo Kabushiki Kaisha | MOS-controlled thyristor |
US5412598A (en) | 1992-04-27 | 1995-05-02 | The University Of British Columbia | Bistable four layer device, memory cell, and method for storing and retrieving binary information |
JPH0661454A (ja) | 1992-08-10 | 1994-03-04 | Hitachi Ltd | 半導体集積回路装置 |
US5532853A (en) | 1993-03-04 | 1996-07-02 | Samsung Electronics Co., Ltd. | Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line |
US5390145A (en) | 1993-04-15 | 1995-02-14 | Fujitsu Limited | Resonance tunnel diode memory |
JP3403231B2 (ja) * | 1993-05-12 | 2003-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5396454A (en) | 1993-09-24 | 1995-03-07 | Vlsi Technology, Inc. | Static random access memory cell utilizing a gated diode load element |
JP3298385B2 (ja) | 1995-04-05 | 2002-07-02 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
US5910738A (en) | 1995-04-07 | 1999-06-08 | Kabushiki Kaisha Toshiba | Driving circuit for driving a semiconductor device at high speed and method of operating the same |
JP3397516B2 (ja) | 1995-06-08 | 2003-04-14 | 三菱電機株式会社 | 半導体記憶装置及び半導体集積回路装置 |
JP3141769B2 (ja) | 1996-02-13 | 2001-03-05 | 富士電機株式会社 | 絶縁ゲート型サイリスタ及びその製造方法 |
JPH09246523A (ja) | 1996-03-13 | 1997-09-19 | Mitsubishi Electric Corp | 半導体装置 |
US5587944A (en) | 1996-03-18 | 1996-12-24 | Motorola | High density multistate SRAM and cell |
JPH09260543A (ja) | 1996-03-22 | 1997-10-03 | Toshiba Corp | 窒化アルミニウム配線基板およびその製造方法 |
JP3214343B2 (ja) | 1996-03-25 | 2001-10-02 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
JP3363038B2 (ja) * | 1996-09-18 | 2003-01-07 | 株式会社東芝 | 半導体記憶装置 |
DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
JPH10125896A (ja) | 1996-10-16 | 1998-05-15 | Fuji Electric Co Ltd | 絶縁ゲート型サイリスタ |
US6545297B1 (en) * | 1998-05-13 | 2003-04-08 | Micron Technology, Inc. | High density vertical SRAM cell using bipolar latchup induced by gated diode breakdown |
US6225165B1 (en) * | 1998-05-13 | 2001-05-01 | Micron Technology, Inc. | High density SRAM cell with latched vertical transistors |
US6229161B1 (en) * | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
KR20020017752A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 다이리스터형 에스램 및 그의 제조 방법 |
US6713791B2 (en) * | 2001-01-26 | 2004-03-30 | Ibm Corporation | T-RAM array having a planar cell structure and method for fabricating the same |
US6391689B1 (en) * | 2001-06-06 | 2002-05-21 | United Microelectronics Corp. | Method of forming a self-aligned thyristor |
-
1998
- 1998-06-05 US US09/092,449 patent/US6229161B1/en not_active Expired - Lifetime
-
1999
- 1999-06-01 EP EP99930143A patent/EP1082764B1/en not_active Expired - Lifetime
- 1999-06-01 JP JP2000552720A patent/JP4763889B2/ja not_active Expired - Fee Related
- 1999-06-01 AT AT99930143T patent/ATE259545T1/de not_active IP Right Cessation
- 1999-06-01 WO PCT/US1999/012481 patent/WO1999063598A1/en active IP Right Grant
- 1999-06-01 DE DE69914746T patent/DE69914746T2/de not_active Expired - Lifetime
- 1999-06-01 KR KR1020007013685A patent/KR100636777B1/ko not_active IP Right Cessation
-
2000
- 2000-09-21 US US09/666,825 patent/US6448586B1/en not_active Expired - Lifetime
-
2001
- 2001-12-17 US US10/023,052 patent/US6653174B1/en not_active Expired - Fee Related
-
2002
- 2002-03-20 US US10/103,241 patent/US6727529B2/en not_active Expired - Fee Related
- 2002-03-20 US US10/103,240 patent/US6528356B2/en not_active Expired - Fee Related
-
2004
- 2004-02-12 US US10/777,453 patent/US6967358B2/en not_active Expired - Fee Related
-
2005
- 2005-08-18 US US11/206,627 patent/US7365373B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970054373A (ko) * | 1995-12-15 | 1997-07-31 | 김광호 | 대전류 및 고속 스위칭 특성을 갖는 수직 구조 바이폴라 트랜지스터 및 그 제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101893848B1 (ko) * | 2011-06-16 | 2018-10-04 | 삼성전자주식회사 | 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
DE69914746D1 (de) | 2004-03-18 |
US6727529B2 (en) | 2004-04-27 |
KR20010071384A (ko) | 2001-07-28 |
US6528356B2 (en) | 2003-03-04 |
US6448586B1 (en) | 2002-09-10 |
US20020096690A1 (en) | 2002-07-25 |
EP1082764B1 (en) | 2004-02-11 |
US7365373B2 (en) | 2008-04-29 |
US20020096689A1 (en) | 2002-07-25 |
EP1082764A1 (en) | 2001-03-14 |
US20040159853A1 (en) | 2004-08-19 |
US6653174B1 (en) | 2003-11-25 |
ATE259545T1 (de) | 2004-02-15 |
US6967358B2 (en) | 2005-11-22 |
US6229161B1 (en) | 2001-05-08 |
WO1999063598A1 (en) | 1999-12-09 |
DE69914746T2 (de) | 2004-07-15 |
US20060011940A1 (en) | 2006-01-19 |
JP4763889B2 (ja) | 2011-08-31 |
JP2002517905A (ja) | 2002-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100636777B1 (ko) | 동작 강화기를 갖는 반도체 전류-스위칭 디바이스 및 그방법 | |
US9899389B2 (en) | Two-transistor SRAM semiconductor structure and methods of fabrication | |
US9741413B2 (en) | Methods of reading six-transistor cross-coupled thyristor-based SRAM memory cells | |
US9748223B2 (en) | Six-transistor SRAM semiconductor structures and methods of fabrication | |
US10056389B2 (en) | Cross-coupled thyristor SRAM semiconductor structures and methods of fabrication | |
US9496020B2 (en) | Six-transistor thyristor SRAM circuits and methods of operation | |
US11348928B1 (en) | Thin film transistor random access memory | |
US20220285367A1 (en) | Thin film transistor random access memory | |
US6187618B1 (en) | Vertical bipolar SRAM cell, array and system, and a method for making the cell and the array | |
US6666481B1 (en) | Shunt connection to emitter | |
US7135745B1 (en) | Fin thyristor-based semiconductor device | |
US6888177B1 (en) | Increased base-emitter capacitance | |
EP0071042B1 (en) | Memory array | |
US20240145385A1 (en) | Memory devices with row-based configured supply voltages | |
US20220285368A1 (en) | Thin film transistor random access memory | |
EP1420413B1 (en) | Improved memory device | |
JPS61290755A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131010 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |