KR100527542B1 - 유연성이 있는 컨택팅 패드를 구비하는 전자 소자와 그 생산 방법 - Google Patents

유연성이 있는 컨택팅 패드를 구비하는 전자 소자와 그 생산 방법 Download PDF

Info

Publication number
KR100527542B1
KR100527542B1 KR10-2002-7013023A KR20027013023A KR100527542B1 KR 100527542 B1 KR100527542 B1 KR 100527542B1 KR 20027013023 A KR20027013023 A KR 20027013023A KR 100527542 B1 KR100527542 B1 KR 100527542B1
Authority
KR
South Korea
Prior art keywords
elevation
conductive
elevator
rubber elastic
land
Prior art date
Application number
KR10-2002-7013023A
Other languages
English (en)
Other versions
KR20020086740A (ko
Inventor
하이멀알프레드
헤들러해리
폴젠스
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20020086740A publication Critical patent/KR20020086740A/ko
Application granted granted Critical
Publication of KR100527542B1 publication Critical patent/KR100527542B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 전자소자(2)와 그 생산 방법에 관한 것이다. 전자 소자(2)는 전자 회로와 고무탄성 엘레베이션(3)을 구비한다. 이 고무탄성 엘레베이션(3)은 전자 소자(2)의 표면 위에 배열된 절연성의 고무탄성 물질으로 구성되고, 엘레베이션(3)의 꼭대기(14)에 전기적 랜드(16)를 구비한다. 고무탄성 엘레베이션(3)은 또한 랜드(16)와 전자 회로 사이에 엘레베이션(3)의 경사면(15) 위 또는 그 체적 내로 도전 패스(8)를 구비한다.

Description

유연성이 있는 컨택팅 패드를 구비하는 전자 소자와 그 생산 방법 {ELECTRONIC COMPONENT WITH FLEXIBLE CONTACT POINTS AND METHOD FOR THE PRODUCTION THEREOF}
본 발명은 독립항에 나타난 일반적인 유형의 전자 회로를 구비하는 전자 소자에 관한 것이며, 또한 본 발명에 따른 전자 소자를 생산하는 방법에 관한 것이다.
일반적인 유형의 소자는 일본특허출원 제 4-47154 호에 해당하는 일본특허 제 5-251455 호에 개시되어 있다. 이 공표물로부터 알려진 해결책의 문제점은, 폴리마이드 필름으로부터 얻어진 포토리소그래픽 수단에 의해 형성된, 소자의 표면으로부터 돌출되고 금속층 내부에 덮여있는 앵귤러 엘레베이션(angular elevation)의 상대적인 경직성에 관한 것이다. 이러한 엘레베이션은 폴리마이드 필름으로 만들어지기 때문에, 그리고 상대적으로 딱딱한 금속 코팅내에 완전히 포함되기 때문에, 소자가 외부 컨택트를 통해 전기적으로 연결될 수 있는 소자 캐리어(carrier)의 말단과 소자의 컨택트 사이의 보상(compensating) 수단으로서 적당하지 않다. 이러한 유형의 외부 컨택트 구조를 구비하는 소자는 종종, 소자와, 인쇄회로기판(printed circuit board)에 적용될때 손상등을 입는 캐리어 사이의 땜납 연결을 포함한다. 게다가, 미국특허 제 5,685,885 호에 의하면 고무탄성(rubber-elastic)층 위에 전기적인 컨택트를 배열하는 것이 알려져 있다. 그 문서에 개시된 층을 구비하는 소자에 대한 생산방법은 복잡한 공정을 거친다.
도 1 은 부분적인 단면을 나타낸 본 발명의 투시도이다.
도 2 는 본 발명의 다른 실시예에 따른 전자 소자의 부분에 대한 투시도를 나타낸다.
도 3 은 본 발명의 처음 단계의 물질의 개략적인 단면도를 나타낸다.
도 4 는 본 발명의 실시예에 있어서 고무탄성 엘레베이션에 대한 개략적인 단면도를 나타낸다.
도 5 는 금속으로 코팅된 고무탄성 엘레베이션에 대한 개략적인 단면도를 나타낸다.
도 6 은 고무와 같은 재료의 베이스 위의 수 개의 고무탄성 엘레베이션에 대한 개략적인 단면도를 나타낸다.
도 7 은 본 발명의 다른 실시예에 따른 요소의 전체적인 모습에 대한 단면도를 나타낸다.
도 8 은 절연체가 반도체 칩 위에 인쇄된 후의 반도체 칩의 모습을 나타낸 단면도를 나타낸다.
도 9 는 고무탄성 엘레베이션이 반도체 칩 위에 인쇄된 후의, 도 2 에 따른 반도체 칩을 나타낸다.
도 10 은 제 1 금속화가 진행된 후의, 도 9 에 따른 반도체 칩을 나타낸다.
도 11 은 제 2 금속화가 진행된 후의, 도 9 에 따른 반도체 칩을 나타낸다.
도 12 는 땜납 볼이 랜드에 적용된 후의, 도 10 에 따른 반도체 칩을 나타낸다.
도 13 은 도전 패스의 다른 실시예의 단면도를 나타낸다.
도 14 는 본 발명의 다른 실시예의 개략적인 단면도를 나타낸다.
도 15 는 땜납처리된 전자 소자를 구비하는 다층의 인쇄회로기판의 개략적인 단면도를 나타낸다.
도 16 은 접착제의 범프를 구비하는 다층의 인쇄회로기판의 단면도를 나타낸다.
도 17 은 도 16 의 다층의 인쇄회로기판에 전자 소자가 놓여있는 것을 나타낸다.
도 18 은 본 발명의 다른 실시예에서, 인쇄회로기판 위에 최종적으로 놓여진 전자 소자를 나타낸다.
도 19 는 수축가능한 접착제의 넓게 퍼지는 방울이 놓여있는 다층의 인쇄회로기판의 개략적인 단면도를 나타낸다.
도 20 은 생성되고 배열된 전자 소자가 놓여진 다층의 인쇄회로기판의 개략적인 단면도를 나타낸다.
도 21 은 접착제의 큐어링 동안에 눌려진 전자 소자가 놓여진 다층의 인쇄회로기판의 개략적인 단면도를 나타낸다.
본 발명은 내구성 있는 땜납 연결을 구비하며 전자 소자와 인쇄회로기판과 같은 캐리어 사이가 평평하지 않을 때 높이를 보정하는 전자 소자를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 전자 소자는 전기적으로 전자 회로를 절연 물질의 금속 코팅된 엘레베이션으로 연결하기 위해 표면위에 전자 회로와 도전 트랙(conductor track)을 구비하며, 엘레베이션은 고무탄성물질로 구성되고, 각각 그 꼭대기 부분에 금속 랜드(land)를, 경사면과 그 내부 공간에 도전 패스(conduction path)를 구비하며, 이 도전 패스는 랜드와 전자 소자의 표면위의 도전 트랙중의 하나 사이에 배열된다.
여기서, 도전 패스는 고무탄성 엘레베이션의 경사면 위 그리고/또는 고무탄성 엘레베이션의 체적 내의 어떤 전기적인 도전 패스를 의미하는 것으로 이해되며, 도전 트랙은 전자 소자의 표면 위 또는 전자 소자의 반도체 칩 위에 있는 전기적인 도전 패스를 나타낸다.
본 발명의 바탕이 되는 아이디어는, 기계적인 스트레스(stress)가, 예를 들면 소자의 열처리 하에서, 감소된다는 것이며, 특히 땜납 연결 부분에서 나타난다. 이는 다른 팽창율과 평평하지 않은 표면을 보상함으로서 구현할 수 있다.
본 발명에 따른 이러한 배열은 소자의 회로 칩 또는 전자 회로의 사이즈에 대해 대체로 상응하는 사이즈의 전자 소자의 경우에 있어서, 다시 말해 칩 사이즈의 소자의 경우에 있어서 그 중요성이 특별하다. 회로 칩 상의 전자 회로와는 별도로, 실질적으로 더 이상의 패키지 요소(package element)가 여기서 제공되지 않으므로, 스트레스가 전자 소자에서 흡수될 수 있다. 결과적으로, 이러한 소자에 있어서는, 전기적인 컨택트가 손상입거나 파괴될 위험성을 가지고 있다. 특히 이러한 경우에 있어서는, 본 발명에 따라 제시된 종류의 고무탄성 엘레베이션에 의해 과도한 기계적인 스트레스의 발생을 피할 수 있고, 결과적으로 소자의 동작에 대해 신뢰성을 보장할 수 있다. 동시에, 고무탄성 엘레베이션은 컨택트된 소자사이의 평평하지 않은 면을 편리한 방법으로 보상한다.
전자 소자의 전기적 랜드는 발생되는 기계적 스트레스를 보상하기 위한 고무탄성 엘레베이션 위에 배열된다. 엘레베이션의 꼭대기 위의 전기적 랜드에 관한 도전성 연결을 위해서는, 도전 패스가 엘레베이션의 경사면 위에 또는, 전기적 랜드와 전자 회로 또는 도전 트랙 사이에 있는 고무탄성 엘레베이션의 체적 내부에 제공될 것이다. 전자 회로는 직접적으로 고무탄성 엘레베이션을 그 도전 트랙에 접하게 하며, 전기적으로 엘레베이션의 도전 패스에 연결시킨다.
본 발명의 한 실시예에서는, 엘레베이션은 전자 소자의 표면까지 완만하게 변이되는 돔(dome)모양의 윤곽을 갖는다. 이 윤곽은, 랜드가 놓여있는 꼭대기와 꼭대기 부분으로부터 도전 패스를 통해 표면으로 뻗어있는 도전 라인이 크래킹(cracking)에 민감하게 작용하는 급격한 변이가 없이 형성된다는 이점이 있는데, 따라서 전자 소자의 표면으로부터 고무탄성 엘레베이션의 꼭대기 까지의 완만한 증가는 금속에 의해 가능하게 되며, 결과적으로 신뢰성 있는 도전 패스를 구비하는 고무탄성적으로 지탱되고 있는 랜드가 제공된다.
본 발명의 다른 실시예에 의하면, 엘레베이션의 고무탄성적 성질이, 전자 소자의 표면 위에 처음부터 배열된 고무탄성 물질의 평평한 베이스 영역에 의해 증가되는데, 여기서 고무탄성 엘레베이션은 이 고무탄성의 평평한 베이스 영역 위에 형성된다. 도전 패스는, 랜드가 제공되는 각각의 고무탄성 엘레베이션의 꼭대기로부터 처음에는 각각의 고무탄성 엘레베이션의 경사면 위와 고무탄성의 평평한 베이스 위를 통해 표면 위의 도전 트랙으로 통해 있다. 결과적으로 엘레베이션의 순응도와 고무탄성 베이스는 서로 보완하는 관계이므로, 본 발명의 실시예는 엘레베이션의 꼭대기 위의 랜드의 높은 순응도를 달성한다.
본 발명의 다른 실시예에 의하면, 고무탄성 엘레베이션은 100㎛ 에서 250㎛ 사이의 직경을 갖는 베이스 영역을 구비한다. 이러한 최소 베이스 영역에 있어서, 엘레베이션은 50㎛ 에서 80㎛ 사이의 높이로 생성될 수 있으며. 전자 소자의 표면으로 완만한 곡선의 변이를 가지면서 베이스 영역 위에 돔 모양으로 볼록하게 형성된다.
본 발명의 또 다른 실시예에 따르면, 추가적인 도전 트랙은 고무탄성 엘레베이션과 전자 소자 사이에 또한 제공될 수 있으며, 따라서 고무탄성 엘레베이션은, 와이어링(wiring) 필름에 의해 전자 회로로부터 격리되어 있도록 배열될 수 있다.
본 발명의 또 다른 실시예에 의하면, 엘레베이션의 고무탄성 물질은 50% 이상의 탄성의 확장도를 갖는다. 이러한 유형의 물질은 높이의 절 반 이상으로 압축되거나 같은 방법으로 횡으로 변위될 수 있는 이점이 있으며, 따라서 엘레베이션의 꼭대기 위의 랜드는 마찬가지로 베이스 영역의 중앙 지점에 대하여 변위 가능하다.
본 발명의 다른 실시예에 의하면, 엘레베이션의 고무탄성 물질은 일래스토머(elastomer)를 포함한다. 이러한 유형의 일래스토머는 천연고무와 같이 작용하며, 이에 상응하여 힘들이지 않고 전자 소자의 표면에 평행하게 그리고 수직하게 변위되도록 한다.
본 발명의 다른 실시예에 의하면, 고무탄성 물질은 실리콘으로 된 일래스토머를 포함한다. 이러한 유형의 실리콘 고무는 널리 사용되고 있고, 다른 밀도로 가공될 수 있는데, 다른 점성과 다른 밀도의 실리콘으로 된 물질의 지그재그 배열은 각각의 위에 쌓음으로서 구현될 수 있는데, 이는 표면으로의 완만한 변위를 구비하는 돔 모양의 최적의 윤곽을 구현하기 위함이다.
본 발명의 다른 실시예에 의하면, 고무탄성 물질의 엘레베이션은 고무탄성적으로 수 10㎛ 정도 변형될 수 있다. 이러한 수 10 ㎛ 에 이르는 고무탄성적 변형은 특히 전자 소자가 테스트 목적으로 웨이퍼 레벨의 인쇄회로기판의 말단을 연결하기 위해 사용될 때 요구된다. 열처리 때문에, 반도체 소자가 인쇄회로기판의 컨택트된 말단 영역보다 적게 팽창되는 것이 가능하며, 따라서 300 mm 으로 측정된 반도체 웨이퍼의 직경의 경우에 50 ㎛ 에서 150 ㎛ 범위 내에서의 변위가 가능하다. 본 발명에 따른 고무탄성 엘레베이션은 이러한 높은 정도의 변형에 대한 보상을 가능하게 한다.
본 발명의 다른 실시예에 의하면, 엘레베이션은 적어도 30 ㎛ 만큼 표면에 대하여 수직 방향으로 벗어날 수 있으며, 이는 150 ㎛ 에 이르는 반도체 웨이퍼의 와피지(warpage) 또는 인쇄회로기판의 와피지에 의해 야기되는 오차를 보상하는 것이 가능하도록 한다.
이러한 목적을 위해, 본 발명의 실시예에서는 고무탄성 엘레베이션이 60 ㎛ 에서 300 ㎛ 에 이르는 높이(h)를 갖도록 하며, 따라서 50 % 에 이르는 고무탄성 압축의 경우에, 엘레베이션은 전자 소자에 대해 30 ㎛ 에서 150 ㎛ 만큼 수직으로 압축될 수 있다.
본 발명의 다른 실시예에 의하면 엘레베이션 생성 중의 금속의 도전 패스의 너비(b)는 150 ㎛ 보다 같거나 작다. 이는, 동시에, 실질적으로 일래스토머에 의해 지탱되는 금속 스프링과 같이 작용하고, 엘레베이션의 꼭대기 상의 랜드와 상호 작용하는 금속 패스가, 너무 넓지 않고 그에 따라 유연성 또는 고무탄성적 성질을 감소되지 않도록 의도된다.
본 발명의 다른 실시예에 의하면, 전자 소자는 반도체 소자를 구비하는데, 그 반도체 소자의 활성화된 윗면 위에 절연체가 놓여있으며, 이 절연층은 단지 결합된 채널을 노출되도록 하고, 그를 통하여 반도체 칩 위의 컨택트 영역이 절연층 위의 도전 트랙으로 연결될 수 있으며, 절연층 위의 도전 트랙은 다시 고무탄성 엘레베이션의 경사면위의 도전 패스를 통하여 엘레베이션의 꼭대기 위의 랜드로 연결된다.
반도체 소자 대신, 전자 소자는 또한 인쇄회로기판위의 전자 회로와 같은 폴리머(polymer) 소자를 포함할 수 있으며, 고무탄성 엘레베이션은 직접적으로 인쇄회로기판 위에 배열된다.
본 발명의 또 다른 실시예에 의하면, 랜드는 인쇄회로기판 위에 납땜될 수 있다. 이러한 목적을 위해, 랜드는 얇은 땜납층으로 코팅되고/코팅되거나 인쇄회로기판의 컨택트 말단 영역은 그러한 땜납층을 구비할 수 있으며, 따라서 전자 소자와 인쇄회로기판 사이의 강력한 결합이 부드러운 땜납에 의해 구현 가능해진다. 고무탄성 엘레베이션의 꼭대기 위의 랜드와 인쇄회로기판 위의 컨택트 말단 영역 사이의 추가적의 연결은 도전성 접착제를 사용하여 이루어질 수 있으며, 이러한 접착제는 엘레베이션의 꼭대기 위의 랜드에, 예를 들면, 사용될 수 있다.
본 발명의 추가적인 실시예에 의하면, 엘레베이션은 랜드와 도전 패스와 더불어 도전성 접착제에 의해 덮인다. 이러한 도전성 접착제로의 완전한 삽입은 전자 소자가 인쇄회로기판 또는 세라믹 캐리어의 위에 올려져 있을때 발생할 수 있는데, 적절한 도전성 접착제가 각각의 캐리어 물질의 컨택트 말단 영역에 사용되고 그에 따라 고무탄성 엘레베이션의 윤곽 위에 널리 퍼져 있게 된다는 점에서 그러하다.
본 발명의 다른 실시예에 의하면, 전자 소자는 인쇄회로기판 위에 배열되고, 인쇄회로기판 위에 큐어링(curing)중에 수축하는 접착제의 범프(bump)에 의해 결합되고, 그리고 고무탄성 엘레베이션의 적어도 하나의 전기적인 컨택트는 인쇄회로기판 위의 적어도 하나의 컨택트 말단 영역과 프레셔(pressure) 컨택트를 형성한다. 본 발명의 이러한 실시예에 의하면, 땜납 물질은 사용되지 않고, 도전성 접착제 역시 사용되지 않지만, 대신에 인쇄회로기판 위의 컨택트 말단 영역에 대한 컨택트는, 수축되는 접착제의 땜납의 수축을 통해 부분적으로 발생되는 프레셔가 단지 적용됨으로써 생성된다. 이러한 본 발명의 실시예에 의하면, 대량 생산이 저렴한 방법으로 수행될 수 있으며, 기계적으로 부착함으로써, 예를 들면 접착제의 수축되는 범프를 사용함으로써, 그리고 전기적으로 연결함으로써, 인쇄회로기판 위에 전자 소자를 배열하는 공정을 가능한 최고의 속도와 가장 낮은 가격으로 수행하도록 요청되는데, 이는 접착제 큐어(cure)의 수축되는 범프의 경우에 자동적으로 발생한다.
고무탄성 엘레베이션의 경사면 위의 도전 패스에 대한 대안으로서, 전기적 랜드와 전자 회로 사이의 고무탄성 엘레베이션의 내부에 배열되는 도전 패스가 가능하다. 도전성 연결은 결과적으로 고무탄성 엘레베이션의 꼭대기 위의 전기적 랜드로부터 고무탄성 엘레베이션을 통해 전자 회로에 이른다.
원론적으로, 고무탄성 또는 신축적인 엘레베이션의 전체는 신축적인 또는 고무탄성 그리고 전기적으로 도전성 있는 물질로부터 역시 생산될 수 있으며, 따라서 도전성 연결은 다른 물질의 개별의 도전 패스에 의하지 않고, 고무탄성 물질 그 자체에 의하여 성립된다. 이러한 목적을 위해, 매우 특별한 물질이 필요한데, 그 선택과 구성에 있어서 고무탄성 물질에 매우 필요하게 된다. 이러한 물질은 보통 도전 패스를 형성하는 순수 도전 물질보다 높은 임피던스를 갖는다. 결과적으로, 본 발명에 따른 해결방안에 따르면, 각각의 신축적 또는 고무탄성적 성질 그리고 그에 상응하는 엘레베이션의 각각의 도전성의 성질에 대한 유일의 최적화가 가능하다. 덧붙이면, 금속 영역으로서 형성된 랜드는 고무탄성 엘레베이션의 캡(cap)위에 제공될 수 있으며, 도전 트랙이 고무탄성 엘레베이션의 아랫면으로부터 멀어지도록 배열된다.
또 다른 도전 트랙이 전자 회로와 고무탄성 엘레베이션 사이에 제공된다면, 도전 트랙은 절연층 위에 배열될 것이며, 이러한 절연층은 고무탄성 엘레베이션과 인접하며, 적어도 부분적으로는 전자 소자의 제 1 표면을 덮는다. 따라서 도전 트랙의 구조가 간접적인 구조화 즉, 절연체의 구조화에 의해 수행된다는 이점이 있다.
전자 소자는 원칙적으로 적절한 사용 형태를 가진다. 예를 들면, 소자는 반도체 소자 또는 폴리머 소자일 수 있다. 고무탄성 엘레베이션의 꼭대기 위의 전기적 랜드는 어떤 바람직한 방법으로도 또한 형성될 수 있으며, 전자 소자의 각각의 특별한 사용에 적용될 수 있다. 예를 들면, 전기적 컨택트는 도전층, 도전성 핀 또는 도전성 볼에 의하여 보충될 수 있고, 따라서 전자 소자의 요구에 맞도록 이로운 방법으로 적용될 수 있다.
고무탄성 엘레베이션은 인쇄 공정(printing process)에 의해 전자 소자에 적용되는데, 이는 간단하고 낮은 비용으로 수행가능하다. 이와 같은 엘레베이션에 대한 강도의 내성의 요구정도는 기술적으로 가능한 인쇄 공정을 적용함으로써 만족될 수 있다. 마찬가지로, 절연층은 인쇄 공정에 의하여 또한 생성될 수 있다.
도전 트랙 또는 도전 패스 그리고 전기적인 컨택트를 생성하기 위한 도전성 물질은 스퍼터(sputter) 금속화 또는 화학적 금속화에 의해 고무탄성 엘레베이션과 절연층에 각각 적용될 수 있다.
인쇄 기술에 의하여 고무탄성 엘레베이션에 적용할 때에는, 스크린 인쇄가 바람직하게 사용되며, 이 방법에 있어서 인쇄는 관통된 스텐슬(perforated stencil)을 통해 수행된다. 이러한 관통된 스텐슬은, 전체의 고무탄성 엘레베이션이 하나의 인쇄 공정에 의해 관통된 스텐슬을 통해 이미 형성 될 수 있다는 것과 같은 방법으로, 최적화될 수 있다.
이러한 방법을 수행하는 또 다른 방법으로는, 수 개의 연속적인 인쇄 공정이, 서로 매치되도록 만들어진 관통된 스텐슬을 통하여 수행되는데, 이러한 방법에 의해, 특히 전자 소자의 표면으로부터 고무탄성 엘레베이션의 꼭대기까지 완만한 변위를 이루어내기 위함이다. 이러한 목적을 위해, 관통된 금속 포일(foil)을 사용하는 관통된 스텐슬이 사용된다. 이 관통된 금속 포일은 그것의 구멍이 고무탄성 엘레베이션의 위치와 사이즈에 정확히 매치되도록 만들어졌고, 그에 의해 꼭대기와 베이스 영역으로의 완만한 변위를 갖는 고무탄성 엘레베이션의 돔 모양의 형성에 대한 정확한 구현이 가능해진다.
이러한 방법에 대한 구체적인 수행 예에 의하면, 관통된 금속 포일이 관통된 마스크로서 사용된다. 이러한 유형의 관통된 금속 포일은 한편으로는 아주 정확성을 갖게 생산될 수 있고, 다른 한편으로는 스크린 인쇄 공정의 경우처럼 스크린 인쇄 네트(net)를 안정시키기 위한 오프닝(opening) 위의 직물 구조를 갖지 않지만, 완전히 개방된 구멍 대신에, 실리콘 고무를 필요한 양만큼 제공하는 것이 더 편해진다. 어떻게 이러한 방법이 수행되는지에 대한 다른 예에 의하면, 전자 소자의 표면 위와 고무탄성 엘레베이션의 위에 금속층 구조를 생산하기 위한 공정 중, 엘레베이션의 경사면 위의 도전 패스, 엘레베이션의 꼭대기 위의 랜드, 그리고 역시 전자 소자의 표면 위의 도전 트랙은 동시에 생성된다. 이러한 목적을 위해, 예를 들면, 구리-니켈 또는 금 또는 그것의 합금과 같은 금속층을 스퍼터링함으로써 구현 가능한 폐쇄된 금속층을 우선 생성할 수 있고, 또한 이러한 금속을 전기도금 또한 증기증착(vapor-depositing)함으로써 얻을 수 있다. 심층적 다음 단계로서, 폐쇄된 포토리지스트층이 사용되는데, 이것을 사용해서는, 리지스트(resist)의 균일하게 얇거나 두꺼운 층을, 전자 소자의 평면 또는 평평한 윗면의 위와 엘레베이션의 돔 모양의 튀어나온 부분 위에 사용되기 어렵다. 특히 이로운 방법으로는 스프레이(spray)하거나 전기증착하는 것인데, 이에 의하면 특별한 포토리지스트가 전류가 흐르는 오르가노메탈릭(organometallic) 용액으로부터 균일하게 증착될 수 있다.
포토리지스트를 노출하는 데에는 역시 어려움이 따르며, 이는 표면의 레벨에 있어서의 큰 차이점에 기인하는데, 엘레베이션 위의 랜드의 영역과 엘레베이션의 경사면 위의 도전 패스의 영역, 그리고 또한 전자 소자의 낮게 깔려 있는 평면의 윗면에 있는 잘 형성된 윤곽과 노출을 달성하기 위한 포커스의 깊숙한 깊이가 특별히 요구되기 때문이다. 이 방법의 실시예에 있어서, 평행한 광선의 투영 노출이 수행되고, 포토리지스트가 후속적으로 형성되고 그 구조는 포토리지스트 마스크를 형성하기 위해 큐어링된다. 그 후, 금속층은 건식 또는 습식 에칭에 의해 포토리지스트 마스크를 통해 구조화될 수 있다. 금속층의 구조화 후에는, 포토리지스트 마스크가 제거되고 엘레베이션의 꼭대기 위의 랜드, 엘레베이션의 경사면 위의 도전 트랙 그리고 전자 소자의 윗면 위의 커넥트 라인을 구비하는 바람직한 금속층 구조가 남게된다.
엘레베이션의 표면 위와 전자 소자의 표면 위의 금속 코팅의 더 좋은 접착을 위하여, 뉴클리에이션(nucleation)작용이, 엘레베이션의 절연층 위와 반도체 소자의 윗면의 절연층에 우선적으로 일어날 것이다. 바로 그 직후에, 도전 패스와 고무탄성 엘레베이션의 고무탄성 물질 위의 랜드의 접착성을 증가시키기 위해 금속화가 이 영역에서 수행된다.
이 방법에 대한 대안으로서, 고무탄성 엘레베이션의 표면의 레이저처리, 가능하면, 또한 절연층의 레이저처리 또는 다른 적절한 방법이 있는데, 이는 표면을 거칠게 만들기 위해 후에 사용되는 금속화의 도전 물질을 위해 더 좋은 접착성을 제공하기 위함이다. 이러한 경우에는 또한, 금속화가 적용되기 전 그리고 표면이 거칠게 된 후에, 팔라듐(palladium)과 같은 적절한 물질로 구성된 금속 시드(seed) 또는 다른 적절한 시드가 거친 표면에 적용된다. 팔라듐은 전기적으로 절연된 물질위에 저렴한 비용으로 증착될 수 있으며, 큐빅 시드 크리스탈을 형성하는데, 이는 절연 물질내부에서 스스로를 아주 잘 고정시키며, 그에 따라 도전 패스 또는 도전 트랙을 위한 접착성을 향상시킨다.
위에서 설명된 금속층 구조를 생성하는 방법은, 또한, 잉크젯 인쇄 기술에 적용되는 방법이 금속층 구조에 사용된다면, 상당히 개량될 수 있으며, 이는 잉크로서 오르가노메탈릭 용액을 사용하고 그에 따른, 금속층 구조화를 위한 열처리 작용중의 용제(solvent)를 증발시키는 것에 의하여 가능하며, 이러한 금속층 구조화는 잉크젯 인쇄 공정만을 프로그래밍함으로써 어느 마스크 기술도 사용하지 않은 채로 고무탄성 엘레베이션과 같은 불규칙한 표면 위에 금속 구조를 생성할 수 있다.
본 발명의 다른 실시예에 의하면, 본 발명에 따른 적어도 하나의 전자 소자는 큐어링될 때 수축되는 접착제에 의해 인쇄회로기판 위에 결합된다. 수축되는 접착제는 고무탄성 엘레베이션과 그것의 랜드 그리고 인쇄회로기판 위의 전기적 컨택트 말단 영역 사이의 전기적인 컨택트를 완성시키며, 따라서 고무탄성 프레셔 컨택트가 생성된다. 이 실시예는, 환경친화적인 측면에서 납을 포함하는 땜납을 사용하지 않는 이점이 있으며, 소자의 불규칙한 면을 보상할 수 있다. 마지막으로, 열팽창율의 차이점이 보상되며, 따라서 열적으로 유도된 스트레스가 제거된다.
고무탄성 엘레베이션의 컨택트를 눌러 전기적인 프레셔-인용(pressure accepting) 영역 위에 대해 압력을 가하기 위해서, 접착제의 개개의 범프의 형태로 접착제가 인쇄회로기판에 사용된다. 전자 소자는 그 후, 인쇄회로기판의 전기적 컨택트 말단 영역에 대한 전기적 랜드에 따라 정렬되고, 인쇄회로기판 위에 인쇄되며, 따라서 고무탄성 엘레베이션의 꼭대기 위의 전기적 랜드는, 접착제가 큐어링되고 보통 그러하듯이 수축되는 동안에 인쇄회로기판의 컨택트 영역에 컨택트된다. 이 방법은 인쇄회로기판 위의 컨택트와 배열이, 극도로 낮은 큐어링 온도에서 수행될 수 있다는 데에 이점이 있다.
이 방법이 어떻게 수행되는지에 대한 부가적인 예에 의하면, 접착제는 인쇄회로기판의 윗면 위에 표면을 덮는 방울 모양의 형태로 사용되고, 전자 소자는 후속적으로, 접착제의 큐어링과 수축이 끝날 때까지 컨택트 말단 영역 위에서 고무탄성적으로 지탱되는 랜드에 의해 눌려진다.
120°에서 160°사이의 범위에 있는 온도는 접착제의 큐어링을 위한 것이므로, 전자 소자가 제 위치에 눌려지기 전에, 랜드 또는 인쇄회로기판의 컨택트 말단 영역에 땜납층을 제공하는 것이 역시 가능해지며, 수축되는 접착제가 제 위치에서 눌려지고 큐어링됨과 동시에 전자 소자의 랜드와 인쇄회로기판의 컨택트 말단 영역 사이의 부드러운 땜납 연결을 달성하는 것이 가능해진다.
침 사이즈 패키지(chip size package:CSP), 특히 기하학적으로 큰 규모의 칩을 기판(또는 인쇄회로기판) 위에 배치하는 데에는 어려움이 따르는데, 이는 규소와 라미네이트(laminate)의 선형 팽창 계수가 다르기 때문이다. 본 발명은 CSP 에서의 열팽창율의 불일치에 대해 바람직한 방법으로 극복하였다.
z 축 방향으로 탄성적인, 상호연결된 CSP 를 사용하면 컨택팅을 가능하게 하는데, 따라서 아주 많은 컨택트와 아주 큰 칩들조차 압축 작용에 의하여 달성이 가능하게 된다. 이러한 압축 작용은 큐어링될 때 수축하고 결과적으로 서로를 향해 칩과 기판을 변위시키는 접착제로써 기판에 펑티폼(punctiform) 방법으로 접착성있게 부착되는 칩에 의하여 달성할 수 있다. 이러한 작용중에, 탄성적인 상호연결된 요소(또는 고무탄성 엘레베이션)는 누르는 힘(pressing force)에 의해 패드(또는 컨택트 열 영역)로 연결된다. 이러한 방법에 의하면, 상호연결된 요소의 다른 높이와 획득될 안정성있는 연결에 대해 보상하는 것이 가능하다. 고무탄성 엘레베이션의 도움으로 웨이퍼는 cm 당 10 ㎛ 에 이를 정도로 굽도록 만들 수 있다. 이는, 30 mm 칩 사이즈의 경우에는, 30 ㎛ 에 이르는 허용 한계는 고무탄성 엘레베이션에 의해 보상될 수 있다는 것을 의미한다.
이 방법의 이점을 살펴보면 비교적 낮은 온도에서 공정을 수행할 수 있고 (< 200°C), 납의 합성물이 요구되지 않으며 (그린 소자: green component), 열기계적인 처리에서 x,y 축뿐만 아니라 z 축 방향으로의 탄성(기판의 뒤틀어짐)이 있다는 점이 이점에 해당된다.
본 발명에 따르면, 세 축 방향으로 모두 탄성적인 상호연결된 요소를 구비한 CSP 가 편리하게 사용된다. 수축되는 접착제의 사용으로, 특히 대규모의 칩과 높은 핀 넘버에 있어서, 칩과 기판 사이의 좀 더 신뢰적인 전기적 컨택트가 달성된다.
본 발명은 예시적인 실시예와 도면의 기초하에 아래에 더 자세히 설명된다.
도 1 은 부분적인 단면을 포함하는 본 발명의 실시예에 따른 투시도를 나타낸다. 전자 소자(2)의 표면(13)의 부분이 묘사되고 있으며, 그 밑에 배열되는 단면은 실질적으로 절연 코팅(7)과 함께 반도체 칩(6)을 보여준다. 구조화된 금속층은 이러한 절연 코팅(7)의 표면(13) 위에 배열되며, 이는 실질적으로 도전 트랙(4)을 구성한다. 게다가, 고무탄성 엘레베이션(3)은 표면(13)위에 직접적으로 배열되어 있고, 이는 표면(13)의 위에 돔 모양으로 볼록하게 형성되어 있으며 완만한 곡면을 가지고 표면(13)으로 합쳐지는 윤곽(15)을 갖는다. 금속 랜드(16)는 표면(13)으로부터 높이(h)만큼 떨어진 지점에, 고무탄성 엘레베이션(3)의 꼭대기(14)에 배열되어 있는데, 이는 고무탄성 엘레베이션(3)의 꼭대기(14) 위에 전자 소자(2)와의 전기적 컨택트(1)를 형성한다. 도전 패스(8)는 고무탄성 엘레베이션(3)의 꼭대기(14) 위의 랜드(16)와 표면(13) 위의 도전 트랙(4)중의 하나 사이에 배열되는데, 이는 고무탄성 엘레베이션(3)의 경사면(15)의 위에 150 ㎛ 의 너비로 늘일 수 있다. 고무탄성 엘레베이션(3)의 완만한 곡면(22) 때문에, 도전 패스(8)의 물질은 고무탄성 엘레베이션(3)이 압축되거나 변위될 때, 굴곡이 잡힐 수 밖에 없으며, 그 결과로 마이크로크랙(microcrack)의 형성을 막게 된다. 이 실시예에서는, 고무탄성 엘레베이션(3)의 높이(h)는 60 ㎛ 에서 300 ㎛ 사이의 길이를 갖는다. 고무탄성 엘레베이션(3)의 베이스 영역은 150 ㎛ 이상의 길이에서 500 ㎛ 사이의 직경을 갖는다. 이 실시예에서는 도전 패스의 너비가 30 ㎛ 에서 150 ㎛ 사이에 해당한다.
외부 컨택트로서 본 발명에 따라 고무탄성 엘레베이션(3)이 제공되며, 예를 들면 20 mm 의 모서리 길이를 갖는 상대적으로 큰 반도체 칩(6)을 구비하는 소자(2)는 -40˚C 에서 +160˚C 사이의 테스트 온도에서의 열의 사이클링(thermal cycling) 동안 전기적인 연결이 끊어지지 않은 채로 30 ㎛ 이상의 인쇄회로기판에 대하여 평행한 방향으로 상대적인 변위를 갖게 된다.
소자(2)가 이미 웨이퍼 레벨에서 테스트되었다면, 고무탄성 엘레베이션(3)은 여전히 150 ㎛ 에 이르는 수직 방향의 높이에 대한 차이를 보상할 수 있다. 웨이퍼 레벨에서의 이러한 테스트 과정의 경우에는, 반도체 웨이퍼의 고무탄성 엘레베이션(3) 위에 각각의 경우에 있어서 50 에서 100 사이 갯수의 외부 컨택트로의 신뢰적인 전기적 연결은 2000 개에 이르는 전자 소자(2)에 대해 동시에 생성되는데, 엘레베이션의 랜드(16)를 테스트 기판의 컨택트 말단 영역 위에 누름으로써 형성된다. 이 공정 중에 있어서, 고무탄성 엘레베이션(3)은 반도체 기판의 그리고 테스트 기판의 +/- 10 ㎛ 에 해당하는 와피지뿐만아니라 +/-10 % 에 이르는 엘레베이션 사이의 높이 차이에 대해서 보상한다. 50 % 에 이르는 엘레베이션(3)의 고무 탄성적 높은 확장성 때문에, 수직 방향으로의 이러한 차이를 완전히 보상할 수 있는 것이다.
도 2 는 본 발명의 다른 실시예에 따른 전자 소자(2)의 부분에 대한 투시도이다. 도 1 에서와 같은 기능을 갖는 소자는 같은 참조번호로 표시되고, 따로 다시 설명하지 않는다. 도 2 에서 볼 수 있듯이, 엘레베이션(3)의 꼭대기(14) 위의 랜드(16)와 엘레베이션(3)의 경사면(15) 위의 도전 패스(8)를 구비하는 수 개의 고무탄성 엘레베이션(3)을 배열하는 것이 가능하다. 절연층(7)의 윗면(13) 위에는, 금속 도전 트랙(4)이 고무탄성 절연 엘레베이션(3)사이를 지나고 있고, 반도체 칩(6)의 결합 채널 내의 상응하는 랜드(도시되지 않음)로 이어져 있다. 절연층(7)은 따라서 또한 와이어링층으로 나타내어지고, 도전 트랙(4)은 와이어링 라인으로 나타낸다.
도 3 에서 5 는 이러한 유형의 전자 소자(2)를 생성하기 위한 방법의 단계를 나타낸다.
도 3 은 본 발명의 처음 상태의 물질에 대한 개략적인 단면도를 나타낸다. 이전의 도면들과 같은 기능을 갖는 소자는 같은 참조번호로 나타내고, 따로 설명하지 않는다. 본 발명의 처음 상태의 물질은 반도체 칩의 활성화된 윗면(24) 위의 집적회로(도시되지 않음)의 컨택트 영역(19)을 구비하는 반도체 칩(6)이며, 그러한 반도체 칩은 비활성화된 뒷면(25)의 반대편에 위치한다. 절연층(7)은 반도체 칩(6) 위에 배열되어 있는데, 결합 채널(26)을 노출하고 있는 표면(13)을 구비하고 있으며, 이러한 노출부분(26)에 의해 반도체 칩(6)의 컨택트 영역(19)으로의 접근이 가능하다.
도 4 는 본 발명의 실시예의 고무탄성 엘레베이션(3)에 대한 개략적인 단면도이다. 이전의 도면과 같은 기능을 갖는 소자는 같은 참조번호로 나타냈고 따로 설명하지 않는다. 고무탄성 일래스토머로 구성된 고무탄성 엘레베이션(3)은 역시 동시에 전자 소자(2)의 표면을 나타내는 표면(13)에 위치하며, 직접적으로 절연층(7)의 위에 위치한다. 도 4 의 실시예에 있어서, 실리콘을 기초로 한 물질은 고무탄성 일래스토머로 사용되었고, 관통된 스텐슬을 통하여 절연체(7)의 표면(13)에 위치한다. 스텐슬 자체는 관통된 금속 포일을 구성한다. 돔 모양의 고무탄성 엘레베이션(3)의 높이(h)는 점성과 실리콘 고무합성물의 합성비를 조정하여 특별히 조절할 수 있다.
도 5 는 금속 코팅된 고무탄성 엘레베이션(3)에 대한 개략적인 단면도를 나타낸다. 이전 도와 같은 기능을 나타내는 소자는 같은 참조번호로 나타냈고 따로 설명하지 않는다. 고무탄성 엘레베이션(3)의 꼭대기 위의 랜드(16), 고무탄성 엘레베이션(3)의 경사면(15) 위의 도전 패스(8), 그리고 랜드(16)를 결합 채널(26)내의 반도체 칩(6) 위의 컨택트 영역(19)으로 연결시키는 도전 트랙(4)에 의해 실질적으로 구성된 금속층 구조는 절연층의 표면(13)에 위치하고, 또한 고무탄성 엘레베이션(3)의 표면 위와 결합 채널(26)내에 위치한다. 이 금속 구조를 위치시킴으로써, 자신의 꼭대기 위에 랜드(16)를 구비하는 고무탄성 엘레베이션(3)을 제외한 전체의 소자에는 절연 물질의 보호층(도시되지 않음)으로 덮여질 수 있음에도 불구하고, 필수적으로 전자 소자(2)를 완성시킨다.
도 5 의 실시예에 따르면 전 표면의 금속화에 의해 금속 구조가 생성되는데, 이러한 금속화는 순차적으로 포토리소그래픽 공정에 의해 구조화된다. 이러한 포토리소그래픽 공정은 두 가지 문제점을 해결하는데, 그 중 하나는 볼록한 엘레베이션으로인한 평평하지 않은 표면 위에 금속 코팅에 균일하게 두꺼운 포토리지스트층을 증착시키는 것에 관한 것이다. 금속 코팅은 스퍼터링에 의해 상대적으로 균일한 두께로 증착되는 반면, 이러한 포토리지스트층은 스프레잉 기술 또는 오르가노메탈릭 용액에서의 전기증착에 의하여 동전기적(galvanically)으로 증착될 수 있다. 두 가지 모든 경우에 있어서 포토리지스트의 상대적으로 균일한 코팅 두께가 구현된다. 두 번째 문제점은 고무탄성 엘레베이션(3)의 위와 절연층(7)의 평면 위의 균일성을 달성하면서 이러한 유형의 평평하지 않은 표면을 노출시키는 것에 관한 문제이다. 이 문제는 투영 노출(projection exposure)에 의해 해결된다.
평평하지 않은 표면 영역에 정교한 금속층 구조를 생성시키는 것에 대한 문제점은, 도 5 에 도시된 것처럼 인쇄된 금속층 구조(27)에 의해 이러한 방법이 어떻게 수행되는지에 대한 심층적인 예에 의하여 해결할 수 있다. 관례적인 스크린 인쇄 기술 또는 관통된 마스크 기술의 경우에는, 하지만, 높이(h)에 있어서의 상당한 차이 즉, 인쇄될 표면 영역이 아주 평평하지 않기에 단점으로 작용한다. 이 문제점은 오르가노메탈릭 용액으로 구성된 잉크를 사용하는 금속층 구조의 잉크젯 인쇄에 의해 극복될 수 있다. 인쇄 후에, 용제는 적절한 열처리 동작에 의해 증발되고, 그에 의해 금속층 구조가 형성된다.
도 6 은 고무탄성 베이스(17) 위의 수 개의 고무탄성 엘레베이션(3)에 대한 개략적인 단면도를 나타낸다. 이전 도면과 같은 기능을 갖는 소자는 같은 참조번호로 나타냈고 따로 설명하지 않는다. 이 전자 소자(2)는, 고무탄성 엘레베이션(3)이 증착되기 전에 우선적으로 고무탄성 물질로부터 평평한 베이스(17)을 생성하기 위한 중간 단계가 수행된다는 점을 제외하고는 도 3 에서 5 에 나타난 단계와 동일한 단계로 만들어질 수 있다. 평평한 고무탄성 베이스(17)를 형성하기 위한 이러한 중간 단계에 있어서, 수 개의 고무탄성 엘레베이션이 순차적으로 베이스(17) 위에 위치하도록 스텐슬에 그에 상응하는 더 큰 오프닝을 구비한 채로 스크린 인쇄가 수행될 수 있다. 본 발명의 이 실시예에 있어서, 도 4 와 5 에 도시된 고무탄성 엘레베이션의 높이(h)가 도 6 의 높이(h2)에 해당될때, 고무탄성 베이스의 높이(h1)는 30 ㎛ 에서 50 ㎛ 사이의 길이를 갖는다.
도 7 은 본 발명의 다른 실시예의 전자 소자(2)의 개략적 전체적인 단면을 나타내며, 이 경우 고무탄성 엘레베이션(3)은 전자 소자(2)의 모서리 부분에 나타나 있으며, 도전 트랙(4)은 반도체 칩(6)내의 전자 회로(도시되지 않음)의 상응하는 컨택트 영역(19)으로 이어진다. 다른 엘레베이션(도 7 에서 도시되지 않음)이 전체 표면(13)의 위에 배열될 수도 있다. 도전 패스(8)은 표면(13) 위의 도전 트랙(4)을 컨택트 볼(5)이 놓여있는 엘레베이션(3)의 꼭대기(14) 위의 전기적 랜드(16)로 연결시킨다. 이 컨택트 볼(5)은 인쇄회로기판의 컨택트 말단 영역(12)에 대하여 비산화성 컨택트를 구현하기 위하여 금으로 도금될 수 있다. 이 경우, 소자(2)의 이러한 회로와 인쇄회로기판(10) 위의 와이어링 사이의 전기적 연결은 비산화성의 유연성있는 프레셔 컨택트에 의해 이루어지는데, 그에 의해 땜납이 사용되지 않으므로 환경적으로 좋은 영향이 있다. 그러나 역시 땜납 볼(5)이 고무탄성 엘레베이션(3)의 위에 위치하는 것이 가능하며, 그에 따라 인쇄회로기판으로의 땜납에 의한 연결이 가능하며, 고무탄성 엘레베이션(3)은 소자(2)와 인쇄회로기판의 평평하지 않음에 대해 보상할 뿐만아니라 소자(2)와 인쇄회로기판(10)의 다른 팽창율 때문에 발생하는 열적 스트레스도 감소시킨다.
도 8 에서 13 을 보면, 본 발명에 따른 고무탄성 엘레베이션(3)을 구비하는 전자 소자(2)의 생성이 예로서 설명되어 있다. 도 8 에 도시되듯이, 이 예는 우선적으로 도 2 에 그 단면이 상세히 나타나 있는 반도체 칩(6) 위에, 반도체 칩(6)의 첫번째 면을 적어도 부분적으로 덮고 있는 절연층(7)을 생성하는 것을 나타낸다. 이 절연층(7)의 생성과 구조화는 이 경우 다른 방법에 의해 수행될 수 있다. 본 발명의 한 실시예에 따르면, 인쇄 방법 특히 스크린 인쇄 방법이 사용되며, 이 방법은 손쉽고 저렴한 비용으로 수행가능하다.
도 9 는 고무탄성 엘레베이션(3)이 후속적으로 표면(13)의 영역 내에서 반도체 칩(6)에 생성되는 방법에 대해서 도시하며, 고무탄성 엘레베이션(3)이 절연층의 위 또는 그 층을 따라 배열될 수 있다. 유연성 있는 엘레베이션(3)과 절연층(7)의 표면에 대한 러프닝(roughning) 공정은, 레이저를 사용함으로써 차후 단계에서 도전 패스(8)와 도전 트랙(4)이 형성될 영역에서, 수행될 수 있다. 이는 도 9 에 수직 화살표에 의해 표시된다. 이 경우의 울퉁불퉁한 표면은 각각 표면 위의 도전 패스(8)와 도전 트랙(4)의 도전 물질에 특히 더 좋은 접착성을 제공한다.
도 10 은 고무탄성 엘레베이션(3)과 절연층(7)의 표면(13)에서 수행되는 구조화된 금속화 공정 이후, 도 9 에 따른 반도체 칩의 상세한 단면을 나타낸다.
도 11 은 제 2 금속화가 진행된 후의 도 10 에 따른 반도체 칩(6)의 상세한 단면을 나타낸다. 도 10 과 11 에 도시되었듯이, 이 금속화는 결과적으로 두 개의 단계로 수행되는데, 제 1 단계로서, 제 1 베이스 금속화(4a, 8a)가 일어나며, 다시 말하면 시드(seed)(4a,8a)가 표면 위에 증착되어서 절연층 위에 도전 트랙을 형성하고 유연성 있는 엘레베이션 위에 도전 패스를 형성하도록 각각 기능한다. 시드는 팔라듐과 같은 적절한 물질로 구성될 수 있다. 순차적으로, 도전 트랙(4)과 도전 패스(8)의 최후 생성을 위해 도 11 에 도시되어있듯 마지막 금속화(4b,8b)가 수행된다. 이러한 구조화된 금속화는 전기적 랜드(16)를 고무탄성 엘레베이션(3) 위에 이미 형성하는데, 이 랜드(16)를 통하여 전자 소자(2)와의 컨택트가 이루어진다.
도 12 는 전기적 랜드(16)를 형성하는 컨택트 패드 위에 땜납 볼이 위치한 후의 도 10 에 따른 반도체 칩(6)의 상세한 단면을 나타낸다.
도 13 은 고무탄성 엘레베이션(3) 위의 컨택트 패드에 관한 도전 연결에 대한 다른 실시예에 있어서 그 단면을 나타내며, 도전 패스(9)는 고무탄성 엘레베이션(3)을 관통하여 이곳으로 이어져 있다. 이러한 배열은 우선적으로 도 8 에 도시되었듯이, 반도체 칩(6)에 절연층(7)을 생성함으로써 이루어질 수 있다. 후속적으로, 금속화는 절연층(7) 위에 도전 트랙(4)을 생성하도록 이미 수행이 되었다. 바로 직후, 바람직하게는 인쇄 공정에 의하여 유연성 있는 엘레베이션(3)이 생성된다. 마지막으로, 고무탄성 엘레베이션(3)의 내부를 통과하는 도전 패스(9)의 형성은 고무탄성 엘레베이션(3)의 표면으로부터 시작하여 차후의 금속화 과정에 의해, 레이저구조화에 의해 달성된다.
도 14 는 본 발명의 다른 실시예에 따른 개략적인 단면도를 나타낸다. 이전 도면과 같은 기능을 하는 소자는 같은 참조번호로 나타냈으며, 따로 설명하지 않는다. 본 발명의 이 실시예에서는, 고무탄성 엘레베이션(3)은 동시적으로 전기적 도전 물질로부터 형성되고, 엘레베이션(3)의 꼭대기 위에 금속 랜드(16)를 갖는데, 이 랜드(16)는 고무탄성 엘레베이션(3)의 전기적 도전 물질을 통하여 엘레베이션(3)의 가장 밑부분에서 전자 소자의 표면(13)의 도전 트랙(4)에 연결된다. 고무탄성 엘레베이션은 이 경우 동시에 낮은 임피던스의 보호 레지스터(protective resistor)로서 작용한다.
도 15 는 땜납된 전자 소자(2)를 구비하는 다층의 인쇄회로기판에 대한 개략적인 단면도를 나타낸다. 이러한 목적을 위해 다층의 인쇄회로기판(10)은 윗면(28)의 위에 컨택트 말단 영역(12)를 구비하는데, 이 영역(12)에는 부드러운 땜납의 코팅이 위치한다. 이전 도면과 같은 기능을 갖는 소자는 같은 참조번호로 나타내며, 따로 설명하지 않는다.
본 발명의 이러한 배열의 경우에, 전자 소자(2)는, 고무탄성 엘레베이션(3)의 꼭대기(14) 위에 랜드(16)를 구비한 채로, 인쇄회로기판(10)의 컨택트 말단 영역(12)의 위에 납땜되며, 이 전자 소자(2)는 그 고무탄성 엘레베이션에 의해 반도체 칩(6)에 대한 인쇄회로기판(10)의 팽창율에 있어서의 열적 차이와 인쇄회로기판(10)의 표면(28)에 대한 전자 소자(2)의 표면(13)의 와피지에 대해 보상할 수 있다. 두 표면 사이의 높이를 보상하는데 있어서 센티미터당 1 ㎛ 에 이르는 고무 탄성을 필요로 할 수 있으며, 결과적으로 반도체 칩의 직경이 6 cm 에서 30 cm 인 반도체 웨이퍼의 경우에, 두 표면(13,28) 사이의 거리를 30 ㎛ 에 이르도록 그 차이를 보상할 수 있다. 본 발명의 이 실시예에 있어서, 표면(13)에 대하여 수직인 고무탄성 엘레베이션(3)의 고무탄성적 확장정도는 30 ㎛ 에 이르는 정도의 확장성을 갖는다. 엘레베이션(3)의 고무탄성 물질은 50 % 에 이르는 고무탄성적 확장성을 갖는다. 결과적으로, 고무탄성 엘레베이션(3)의 높이(h)는 적어도 60 ㎛ 이다.
도 16 은 접착제(11)의 범프와 컨택트 말단 영역(12)을 구비하는 다층의 인쇄회로기판(10)에 대한 단면도를 나타내는데, 영역(12)은 비산화적 컨택트를 위해 금으로 도금할 수 있고, 또는 땜납에 의한 연결이 요청된다면 땜납으로 코팅될 수 있다.
도 17 은 도 7 에서와 같이 전자 소자(2)의 형성에 관한 도면이나, 도 7 과는 달리 4 개의 컨택트 볼(5)이 도시되어 있으며, 이러한 볼(5)은 고무탄성 엘레베이션(3)에 위치하게 되며, 전자 소자(2)의 도전 트랙(4)과 함께 도전 패스(8)를 통해 서로 연결된다. 전자 소자(2)가 다층의 인쇄회로기판(10)의 위에 위치하고 조정될때, 접착제(11)의 범프가 어느정도 변형되며, 도 18 에서 도시되듯이, 큐어링 중에 수축되며, 그에 따라 전자 소자(2)는 화살표(A)의 방향으로 인쇄회로기판(10)의 컨택트 말단 영역(12)의 위를 컨택트 볼(5)로서 누르게 되는데, 이 때 고무탄성 엘레베이션(3) 역시 동시에 압축된다. 만약 컨택트 볼(5)과 컨택트 말단 영역(12)이 금의 합금에 의한 도금이 된다면, 거론되는 소자들 사이의 비산화성 오믹(ohmic) 컨택트가 화살표(A)의 방향으로의 압력에 의하여 생성된다. 만약 소자가 땜납에 의해 코팅된다면, 땜납에 의한 연결은 적절한 납땜 온도하에서 역시 생성될 수 있다.
도 18 은 본 발명의 다른 실시예에 의하면 인쇄회로기판(10)의 위에 마지막으로 증착되는 전자 소자(2)를 도시한다. 유연성 있는 엘레베이션(3)은 센티미터 당 10 ㎛ 에 이르는 전자 소자(2)의 평평하지 않음과 와피지에 대하여 스트레스가 없는 방법으로 보상할 수 있고, 인쇄회로기판(10)의 평평하지 않음에 대해서도 보상할 수 있다.
도 19 에서 21 은 수축가능한 접착제의 널리 퍼지는 방울에 의한 다층의 인쇄회로기판(10)에 대한 전자 소자(2)의 부착을 상세히 도시한다.
도 19 는 수축가능한 접착제의 널리 퍼진 방울(21)이 위치하는 다층의 인쇄회로기판(10)에 대한 개략적인 단면도이다. 이전 도면과 같은 기능을 갖는 소자는 같은 참조번호로 나타내고 따로 설명하지 않는다.
도 16 과는 달리, 도 19 에 따른 본 발명의 실시예의 경우에는, 전자 소자를 다층의 인쇄회로기판(10)의 위에 올리기 위해서는, 넓은 영역을 덮는 수축가능한 접착제의 방울이 다층의 인쇄회로기판(10)의 윗면(28)에 넓게 펴져야한다.
도 20 은 생성되고 배열된 전자 소자(2)를 구비하는 다층 인쇄회로기판(10)의 개략적인 단면도를 나타낸다. 이전 도면과 같은 기능을 갖는 소자는 같은 참조번호로 나타내고 따로 설명하지 않는다. 전자 소자(2)는 도 15 에 도시된 전자 소자와 다른데, 그 이유는 고무탄성 엘레베이션(3)의 꼭대기(14) 위의 랜드(16)와 고무탄성 엘레베이션(3)의 경사면(15) 위의 도전 패스(8)를 노출시킨 엘레베이션(3)의 상태에서, 보호층(29)를 추가적으로 배치했다는 점에서 다르기 때문이다.
랜드(16)가, 인쇄회로기판(10)의 위에 퍼져 있는 수축가능한 접착제(21)의 방울(21)에 삽입될때, 이 접착제의 방울은 인쇄회로기판(10)의 컨택트 말단 영역(12)에 의하여 변위되며, 그에 따라 컨택트가 랜드(16)와 컨택트 말단 영역(12) 사이에 생성된다. 이 전기적 컨택트는, 접착제의 수축 공정중에, 화살표(A)의 방향으로 컨택트 말단 영역 위에서 전자 소자(2)를 누름으로 인해 강화된다.
도 21 은 접착제의 큐어링 공정중에 눌려진 전자 소자(2)를 구비하는 다층의 인쇄회로기판(10)의 개략적인 단면도를 나타낸다. 이전 도면과 같은 기능을 하는 소자는 같은 참조번호로 나타냈고 따로 설명하지 않는다. 전자 소자(2)와 인쇄회로기판(10) 사이의 접착제의 큐어링 중에, 상기 접착제는, 인쇄회로기판(10)의 컨택트 말단 영역(12)의 위에 화살표(A)의 방향으로 고무탄성 엘레베이션과 랜드(16)가 위치되어 있는 전자 소자(2)를 수축시키고 끌어당긴다. 결과적으로 강한 전기적 컨택트는 단지 컨택트를 만듦으로써 이루어질 수 있다. 이러한 과정에서, 보호층(29)은 전자 소자(2)를 수축가능한 접착제에 의해 영향받거나 손상입는 것을 막아준다. 수축가능한 접착제의 큐어링 온도는, 전자 소자의 랜드(16)와 인쇄회로기판(10)의 컨택트 말단 영역(12) 사이의 부드러운 납땜 공정을 동시에 가능하게 하는 온도의 범위와 일치한다. 결과적으로, 본 발명의 이 실시예에 따르면, 터칭(touching)에만 기초한 전기적 컨택트 패드와 부드러운 납땜 공정에 의한 추가적으로 기계적으로 안전한 컨택트 패드의 생성을 가능하게 한다.

Claims (37)

  1. 전기적으로 전자 회로를 절연 물질의 금속 코팅된 엘레베이션(3)으로 연결시키기 위한 전자 소자(2)의 표면(13) 위의 도전 트랙(4)과 상기 전자 회로를 구비하는 상기 전자 소자에 있어서,
    상기 엘레베이션(3)은 고무 탄성 물질을 포함하며, 각각 상기 엘레베이션(3)의 꼭대기(14)에 존재하는 금속 랜드(16)와, 상기 금속 랜드(16)와 상기 도전 트랙(4)중의 하나 사이에 배열되고 상기 엘레베이션(3)의 경사면(15) 또는 상기 엘레베이션의 내부에 존재하며 소정의 폭을 갖는 도전 패스(8)를 구비하고, 상기 엘레베이션(3)이 상기 전자 소자(2)의 상기 표면(13)에서 완만하게 변위하는 돔 모양의 윤곽을 갖는
    전자 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    수 개의 엘레베이션이 고무탄성의 평평한 베이스 영역 위에 배열되어 있고, 상기 도전 패스(8)가 각 랜드(16)로부터 각각의 상기 고무탄성 엘레베이션(3)의 상기 경사면(15)과 상기 고무탄성 베이스(17)의 위를 지나서 상기 표면(13) 위의 상기 도전 트랙(4)중의 하나로 뻗어있는 것을 특징으로 하는
    전자 소자.
  4. 제 1 항에 있어서,
    상기 엘레베이션(3)이 150 ㎛ 에서 500 ㎛ 사이의 직경을 갖는 베이스 영역을 구비하는 것을 특징으로 하는
    전자 소자.
  5. 제 1 항에 있어서,
    절연층(7)이 활성화된 표면을 적어도 부분적으로 덮고, 상기 절연층(7)이 고무탄성 엘레베이션(3)과 이웃하며, 도전 트랙(4)이, 상기 도전 패스(8), 상기 고무탄성 엘레베이션(3) 그리고 상기 전자 회로 사이의 도전성 연결을 형성하며, 상기 절연층 위에 배열되는 것을 특징으로 하는
    전자 소자.
  6. 제 1 항에 있어서,
    상기 엘레베이션(3)의 상기 고무탄성 물질이 50 % 가 넘는 고무탄성 확장정도를 갖는 것을 특징으로 하는
    전자 소자.
  7. 제 1 항에 있어서,
    상기 엘레베이션(3)의 상기 고무탄성 물질이 일래스토머를 포함하는 것을 특징으로 하는
    전자 소자.
  8. 제 1 항에 있어서,
    상기 고무탄성 물질이 실리콘을 기초로 한 일래스토머를 포함하는 것을 특징으로 하는
    전자 소자.
  9. 제 1 항에 있어서,
    고무탄성 물질의 상기 엘레베이션(3)이 수 10 ㎛ 만큼 고무탄성적으로 변형될 수 있는 것을 특징으로 하는
    전자 소자.
  10. 제 1 항에 있어서,
    상기 엘레베이션(3)이 상기 표면(13)에 평행하게 50 ㎛ 에 이르도록 고무탄성적으로 변형될 수 있는 것을 특징으로 하는
    전자 소자.
  11. 제 1 항에 있어서,
    상기 엘레베이션(3)이 50 ㎛ 내지 150 ㎛ 에 이르도록 상기 표면에 관해 수직으로 변형될 수 있는 것을 특징으로 하는
    전자 소자.
  12. 제 1 항에 있어서,
    상기 고무탄성 엘레베이션(3)의 높이(h)가 60 ㎛ 에서 300 ㎛ 사이인 경우를 포함하는 것을 특징으로 하는
    전자 소자.
  13. 제 1 항에 있어서,
    상기 엘레베이션(3)의 상기 경사면(15) 위의 상기 도전 패스(8)의 너비(b)가 150 ㎛ 보다 같거나 작은 것을 특징으로 하는
    전자 소자.
  14. 제 1 항에 있어서,
    상기 전자 소자(2)가 반도체 소자인 것을 특징으로 하는
    전자 소자.
  15. 제 1 항에 있어서,
    상기 전자 소자(2)가 폴리머 소자인 것을 특징으로 하는
    전자 소자.
  16. 제 1 항에 있어서,
    상기 고무탄성 엘레베이션(3)이 전기적으로 도전성이 있고, 그 꼭대기(14)에 랜드(16)를 구비하고 있으며, 그 베이스 영역에 의해, 상기 전자 소자(2)의 상기 표면(13) 위의 도전 트랙(4)으로 전기적으로 연결되는 것을 특징으로 하는
    전자 소자.
  17. 제 1 항에 있어서,
    상기 랜드(16)가 도전성의 접착제에 의해 인쇄회로기판(10)의 컨택트 말단 영역(12)으로 전기적으로 연결될 수 있는 것을 특징으로 하는
    전자 소자.
  18. 제 1 항에 있어서,
    상기 엘레베이션(3)이 그 랜드(16)와 그 도전 패스(8)와 함께 도전성 접착제(18) 내에 완전히 포함되는 것을 특징으로 하는
    전자 소자.
  19. 제 1 항에 있어서,
    상기 전자 소자(2)가 인쇄회로기판(10) 위에 배열되고, 큐어링 중에 수축되는 접착제(11)의 범프에 의해 상기 인쇄회로기판(10)의 위에 결합되며, 고무탄성 엘레베이션(3)의 적어도 하나의 전기적 컨택트(1)에 의해 상기 인쇄회로기판(10) 위의 적어도 하나의 전기적 컨택트 말단 영역(12)에 대하여 프레셔 컨택트를 형성하는 것을 특징으로 하는
    전자 소자.
  20. 전자 소자의 생산 방법에 있어서,
    표면(13)을 가지는 전자 소자와 전자 회로를 제공하는 단계,
    고무탄성 엘레베이션 물질을 포함하는 엘레베이션(3)을 상기 전자 소자의 상기 표면 위에 생성하는 단계 - 상기 엘레베이션은 꼭대기와 경사면과 상기 전자 소자의 상기 표면(13)으로 완만하게 변위하는 돔 모양의 윤곽을 가짐 - ,
    상기 전자 소자의 표면(13) 위에 도전 트랙(4)을 제공하는 단계,
    상기 꼭대기 상에 금속 랜드(16)를 형성하는 단계,
    상기 도전 트랙(4)과 상기 금속 랜드(16)를 연결하는 도전 패스(8)를 상기 엘레베이션의 상기 경사면에 제공하는 단계 - 상기 도전 패스(8)와 상기 도전 트랙(4)은 상기 금속 랜드(16)와 상기 전자 회로 사이에 연결을 제공함 - 를 포함하되,
    상기 고무탄성 엘레베이션(3)이 인쇄 공정에 의하여 생성되는 것을 특징으로 하는
    방법.
  21. 제 20 항에 있어서,
    상기 인쇄 공정이 관통된 스텐슬을 통한 스크린 인쇄에 의하여 수행되는 것을 특징으로 하는
    방법.
  22. 제 20 항 또는 제 21 항에 있어서,
    상기 엘레베이션(3)이 서로 매치되도록 만들어진 관통된 스텐슬을 통해 수 개의 연속적인 인쇄 공정을 수행함으로써 생성되는 것을 특징으로 하는
    방법.
  23. 제 20 항 또는 제 21 항에 있어서,
    관통된 금속 포일이 관통된 스텐슬로서 사용되는 것을 특징으로 하는
    방법.
  24. 제 20 항 또는 제 21 항에 있어서,
    상기 도전 패스(8), 그리고 상기 엘레베이션(3) 위의 상기 랜드(16), 그리고 또한 상기 표면(13) 위에 위치하는 상기 도전 트랙(4)의 금속층 구조가 동시에 생성되는 것을 특징으로 하는
    방법.
  25. 제 24 항에 있어서,
    상기 금속층 구조가,
    스퍼터링, 전기도금 또는 증기증착에 의하여 상기 표면(13)과 상기 엘레베이션(3)에 폐쇄된 금속층을 생성시키는 단계,
    스프레잉 또는 전기증착에 의해 상기 금속층에 폐쇄된 포토리지스트층을 형성하는 단계,
    구조화된 포토리지스트 마스크를 형성하기 위해 상기 포토리지스트층을 투영 노출, 디벨로핑(developing), 큐어링하는 단계,
    건식 또는 습식 에칭을 통해 상기 금속층을 구조화하는 단계,
    상기 엘레베이션(3) 위에 도전 패스(8), 랜드(16)를, 상기 표면(13) 위에 상기 도전 패스(4)를 구비하는 상기 금속층 구조를 완성하기 위해 상기 포토리지스트 마스크를 제거하는 단계에 의하여 생성되는 것을 특징으로 하는
    방법.
  26. 제 20 항 또는 제 21 항에 있어서,
    상기 고무탄성 엘레베이션(3)을 생성한 후에, 상기 엘레베이션(3)의 상기 표면의 러프닝 공정이, 특히 레이저의 사용으로, 적어도 차후에 생길 도전 패스(8)의 영역내에서 수행되는 것을 특징으로 하는
    방법.
  27. 제 26 항에 있어서,
    상기 고무탄성 엘레베이션(3)의 상기 표면의 상기 러프닝 공정후에, 그리고 상기 엘레베이션(3)의 상기 경사면(15) 위에 도전 패스(8)를 형성하기 위한 도전성 물질의 투여전에, 시드가 상기 엘레베이션(3)의 상기 표면 위에 증착되는 것을 특징으로 하는
    방법.
  28. 제 27 항에 있어서,
    상기 시드가 팔라듐으로 구성된 것을 특징으로 하는
    방법.
  29. 제 20 항 또는 제 21 항에 있어서,
    상기 엘레베이션(3)의 상기 경사면(15) 위에 상기 도전 패스(8)를 형성하는 공정이 울퉁불퉁한 표면 위에 도전성 물질을 증착함으로써 이루어지는 것을 특징으로 하는
    방법.
  30. 제 20 항 또는 제 21 항에 있어서,
    상기 절연층(7)의 상기 표면의 러프닝 공정이, 특히 레이저의 사용으로 적어도 차후에 형성될 상기 도전 트랙(4)의 영역에서 수행되는 것을 특징으로 하는
    방법.
  31. 제 30 항에 있어서,
    상기 절연층(7)의 상기 표면의 상기 러프닝 공정 후에, 그리고 상기 절연층의 상기 표면 위에 도전 트랙(4)을 형성하기 위한 도전성 물질의 투여 전에, 시드가 상기 절연층(7)의 상기 표면 위에 증착되는 것을 특징으로 하는
    방법.
  32. 제 31 항에 있어서,
    상기 시드가 팔라듐으로 구성된 것을 특징으로 하는
    방법.
  33. 평평한 표면 위에 엘레베이션과 디프레션을 구비하며 상기 평평한 표면 위에 금속층 구조를 생성하는 방법에 있어서,
    잉크로서의 오르가노메탈릭 용액의 사용과 상기 금속층이 열처리 과정중에 용제의 후속 증발에 의한 잉크젯 인쇄에 의해 선택적이고 구조적인 방법으로 형성되는 것을 특징으로 하는
    방법.
  34. 제 20 항 또는 제 33 항에 있어서,
    공정이 완료된 적어도 하나의 전자 소자(2)가, 상기 엘레베이션(3) 위의 상기 전기적 랜드(16)가 인쇄회로기판(10)의 컨택트 말단 영역(12)의 위로 눌려지는 상태로, 상기 인쇄회로기판(10)의 위에 접착성의 결합을 갖는 것을 특징으로 하는
    방법.
  35. 제 34 항에 있어서,
    큐어링 될 때 수축하는 접착제가 상기 접착제로 사용되는 것을 특징으로 하는
    방법.
  36. 제 34 항에 있어서,
    상기 접착제가 접착제(11)의 범프의 형태로 상기 인쇄회로기판(10)의 위에 배열되는 것을 특징으로 하는
    방법.
  37. 제 34 항에 있어서,
    상기 접착제가 상기 인쇄회로기판(10)의 윗면 위에 표면을 덮는 방울 모양의 형태를 가지며 투여되고, 상기 전자소자(2)가, 상기 접착제의 상기 큐어링과 수축이 끝날 때까지 상기 컨택트 말단 영역(12)의 위에서, 소자(2)에 고무탄성적으로 부착된 랜드(16)에 의해 후속적으로 압력을 받는 것을 특징으로 하는
    방법.
KR10-2002-7013023A 2000-03-31 2001-03-29 유연성이 있는 컨택팅 패드를 구비하는 전자 소자와 그 생산 방법 KR100527542B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10016132A DE10016132A1 (de) 2000-03-31 2000-03-31 Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10016132.4 2000-03-31

Publications (2)

Publication Number Publication Date
KR20020086740A KR20020086740A (ko) 2002-11-18
KR100527542B1 true KR100527542B1 (ko) 2005-11-09

Family

ID=7637172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7013023A KR100527542B1 (ko) 2000-03-31 2001-03-29 유연성이 있는 컨택팅 패드를 구비하는 전자 소자와 그 생산 방법

Country Status (7)

Country Link
US (2) US6897568B2 (ko)
EP (1) EP1279195A1 (ko)
JP (1) JP2004509449A (ko)
KR (1) KR100527542B1 (ko)
DE (1) DE10016132A1 (ko)
TW (1) TW529146B (ko)
WO (1) WO2001075969A1 (ko)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10126568B4 (de) 2001-05-31 2004-12-09 Infineon Technologies Ag Elektronisches Bauelement sowie Verfahren zur Herstellung desselben
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
DE10145468C1 (de) * 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
DE10217698B4 (de) * 2002-04-20 2008-04-24 Festo Ag & Co. Elektrische Schaltanordnung mit einem spritzgegossenen Schaltungsträger
DE10221646B4 (de) 2002-05-15 2004-08-26 Infineon Technologies Ag Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE10223738B4 (de) 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
DE10233641B4 (de) 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10238582B4 (de) 2002-08-22 2006-01-19 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes aus einer getesteten integrierten Schaltung und einer elektrischen Einrichtung
DE10238581B4 (de) 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE10241589B4 (de) * 2002-09-05 2007-11-22 Qimonda Ag Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
DE10258094B4 (de) 2002-12-11 2009-06-18 Qimonda Ag Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
DE10260765A1 (de) * 2002-12-23 2004-02-26 Infineon Technologies Ag Wafer-Level-Package und Prüfkarte zum Kontaktieren des Wafer-Level-Package
DE10308095B3 (de) * 2003-02-24 2004-10-14 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben
US6948940B2 (en) * 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE10320561B4 (de) * 2003-05-07 2007-12-06 Qimonda Ag Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
DE10324450A1 (de) * 2003-05-28 2005-01-05 Infineon Technologies Ag Kontaktierungsvorrichtung für elektronische Schaltungseinheiten und Herstellungsverfahren
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
DE10356119B3 (de) * 2003-11-27 2005-08-18 Infineon Technologies Ag Elektronisches Bauelement mit elektrische Kontaktflächen aufweisenden nachgiebigen Erhebungen und Verfahren zu dessen Herstellung
US20050128948A1 (en) * 2003-12-11 2005-06-16 Chen-Chi Kuo Locally stored portion of a calendar structure indicating when interfaces will become available to transmit packets
US20060091510A1 (en) * 2004-03-11 2006-05-04 Chipmos Technologies (Bermuda) Ltd. Probe card interposer
US7279391B2 (en) * 2004-04-26 2007-10-09 Intel Corporation Integrated inductors and compliant interconnects for semiconductor packaging
DE102004020547A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
US7259468B2 (en) * 2004-04-30 2007-08-21 Advanced Chip Engineering Technology Inc. Structure of package
CN100459067C (zh) * 2004-05-18 2009-02-04 日本电信电话株式会社 导电性半导体衬底上的电极焊盘
DE102004028572B4 (de) * 2004-06-15 2008-08-14 Qimonda Ag Umverdrahtungseinrichtung für elektronische Bauelemente
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung
DE102004030813B4 (de) 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
JP3998014B2 (ja) 2004-09-29 2007-10-24 セイコーエプソン株式会社 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
JP4539268B2 (ja) * 2004-09-29 2010-09-08 セイコーエプソン株式会社 実装構造体
DE102004058395A1 (de) * 2004-12-03 2006-06-08 Infineon Technologies Ag Verfahren zum Verdrahten von einem stapelbaren Halbleiterchip und eine Halbleitervorrichtung mit gestapelten Halbleiterchips
US7364999B2 (en) 2005-02-04 2008-04-29 Infineon Technologies Ag Method for interconnecting semiconductor components with substrates and contact means
WO2006091793A1 (en) * 2005-02-25 2006-08-31 Tessera, Inc. Microelectronic assemblies having compliancy
US20060197232A1 (en) * 2005-02-25 2006-09-07 National University Of Singapore Planar microspring integrated circuit chip interconnection to next level
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
JP2008124501A (ja) * 2005-03-23 2008-05-29 Seiko Epson Corp 半導体装置の実装方法及び実装構造
JP4142041B2 (ja) * 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
TWI333808B (en) * 2005-05-05 2010-11-21 Himax Tech Inc A method of manufacturing a film printed circuit board
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4296434B2 (ja) * 2005-09-13 2009-07-15 セイコーエプソン株式会社 半導体装置
JP2007081039A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置
DE102005046008B4 (de) * 2005-09-26 2007-05-24 Infineon Technologies Ag Halbleitersensorbauteil mit Sensorchip und Verfahren zur Herstellung desselben
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102006001600B3 (de) * 2006-01-11 2007-08-02 Infineon Technologies Ag Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7473102B2 (en) * 2006-03-31 2009-01-06 International Business Machines Corporation Space transforming land grid array interposers
US8133808B2 (en) * 2006-09-18 2012-03-13 Tessera, Inc. Wafer level chip package and a method of fabricating thereof
JP4305547B2 (ja) * 2006-10-27 2009-07-29 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置、電子機器及び実装構造体の製造方法
JP4853644B2 (ja) * 2006-12-15 2012-01-11 セイコーエプソン株式会社 半導体装置及びその製造方法
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US8178965B2 (en) 2007-03-14 2012-05-15 Infineon Technologies Ag Semiconductor module having deflecting conductive layer over a spacer structure
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
US8505199B2 (en) * 2007-08-15 2013-08-13 Tessera, Inc. Method of fabricating an interconnection element having conductive posts
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP4535295B2 (ja) * 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
KR101059970B1 (ko) 2008-03-26 2011-08-26 가부시키가이샤후지쿠라 전자부품 실장용 기판 및 그 제조방법과 전자 회로 부품
JP4294078B1 (ja) 2008-06-30 2009-07-08 株式会社フジクラ 両面接続型コネクタ
JP4832479B2 (ja) * 2008-08-01 2011-12-07 株式会社フジクラ コネクタ及び該コネクタを備えた電子部品
TWI429339B (zh) * 2008-12-31 2014-03-01 Taiwan Tft Lcd Ass 電路板用之基材、電路板以及電路板的製造方法
JP2011054731A (ja) * 2009-09-01 2011-03-17 Renesas Electronics Corp 半導体装置の製造方法
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
JP5626508B2 (ja) * 2009-11-26 2014-11-19 セイコーエプソン株式会社 半導体装置および電子部品並びにそれらの製造方法
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
DE102010054782A1 (de) 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
CN102762028A (zh) * 2011-04-27 2012-10-31 鸿富锦精密工业（深圳）有限公司 焊盘
DE102011083423A1 (de) * 2011-09-26 2013-03-28 Siemens Aktiengesellschaft Kontaktfederanordnung und Verfahren zur Herstellung derselben
JP6152114B2 (ja) 2011-10-31 2017-06-21 ティコナ・エルエルシー レーザーダイレクトストラクチャード基板を形成する際に使用するための熱可塑性組成物
EP2951856B1 (en) * 2013-01-29 2019-05-22 Hewlett-Packard Development Company, L.P. Interconnects through dielectric vias
EP2838114A3 (en) * 2013-08-12 2015-04-08 Xintec Inc. Chip package
TWI531688B (zh) * 2013-09-16 2016-05-01 Taiwan Green Point Entpr Co Coating thickness uniform plating method
US20150115442A1 (en) 2013-10-31 2015-04-30 Infineon Technologies Ag Redistribution layer and method of forming a redistribution layer
GB2521616A (en) * 2013-12-23 2015-07-01 Nokia Technologies Oy A substrate scaffold structure and associated apparatus and methods
US9876298B2 (en) * 2014-08-04 2018-01-23 Te Connectivity Corporation Flexible connector and methods of manufacture
TWI641094B (zh) * 2014-09-17 2018-11-11 矽品精密工業股份有限公司 基板結構及其製法
US10120971B2 (en) * 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
TWI672078B (zh) * 2016-12-06 2019-09-11 華邦電子股份有限公司 多層電路板及其製造方法
CN108156746A (zh) * 2016-12-06 2018-06-12 华邦电子股份有限公司 多层电路板及其制造方法
CN107104298B (zh) * 2017-04-28 2019-06-11 番禺得意精密电子工业有限公司 电连接器及其制造方法
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
JP6909435B2 (ja) * 2017-07-25 2021-07-28 大日本印刷株式会社 貫通電極基板およびその製造方法
DE102018104279A1 (de) * 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung
US11483937B2 (en) * 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
DE102019130209A1 (de) 2019-11-08 2021-05-12 Tdk Corporation Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
EP4095898A1 (en) 2021-05-25 2022-11-30 Mitsubishi Electric R&D Centre Europe B.V. Thermally improved pcb for semiconductor power die connected by via technique and assembly using such pcb
CN115859895B (zh) * 2023-03-03 2023-06-27 惠科股份有限公司 Pcb分段预缩方法、装置、设备及计算机可读存储介质

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001870A (en) 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US4074342A (en) 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5519850A (en) 1978-07-31 1980-02-12 Hitachi Ltd Semiconductor
JPS601846A (ja) 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
JPH079906B2 (ja) * 1985-04-19 1995-02-01 シチズン時計株式会社 半導体装置
US4902606A (en) 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4740700A (en) 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4885126A (en) 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4813129A (en) 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH01192125A (ja) 1988-01-27 1989-08-02 Sharp Corp 半導体装置の実装構造
JPH0810786B2 (ja) 1988-05-09 1996-01-31 三菱電機株式会社 紫外レーザによる導体パターンの形成方法
US5074947A (en) 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH03231437A (ja) * 1990-02-06 1991-10-15 Ricoh Co Ltd 突起電極形成方法
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5072520A (en) 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5180311A (en) 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JP2958136B2 (ja) 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
JP2731471B2 (ja) * 1991-11-05 1998-03-25 アルプス電気株式会社 電気的接続構造
JP3294647B2 (ja) 1991-12-13 2002-06-24 ヘキスト・アクチェンゲゼルシャフト Ｌ−ホスフィノトリシンおよびその誘導体の製造方法
JPH05182972A (ja) * 1991-12-26 1993-07-23 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JP3151219B2 (ja) 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
JP3214186B2 (ja) 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JP3474897B2 (ja) 1993-10-08 2003-12-08 株式会社東芝 印刷配線板及びその製造方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5508228A (en) 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
JP3204035B2 (ja) 1995-03-30 2001-09-04 上村工業株式会社 無電解パラジウムめっき液及びめっき方法
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
US5874782A (en) 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US5749997A (en) 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure
DE19639934A1 (de) 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
JPH10190218A (ja) 1996-12-24 1998-07-21 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH10197557A (ja) 1997-01-14 1998-07-31 Toppan Printing Co Ltd 検査部材及びその製造方法
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
US6051489A (en) 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
DE19731346C2 (de) * 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
JPH1117050A (ja) 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JP3520208B2 (ja) 1997-10-02 2004-04-19 松下電器産業株式会社 回路基板への半導体素子の装着方法、及び半導体装置
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3500299B2 (ja) 1998-03-06 2004-02-23 松下電器産業株式会社 半導体装置およびその製造方法
JP2967080B1 (ja) 1998-05-14 1999-10-25 松下電器産業株式会社 半導体装置の実装体の製造方法
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
EP1091399A4 (en) 1998-06-12 2002-01-16 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION
KR100266698B1 (ko) 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP2000068321A (ja) 1998-08-26 2000-03-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR20020011440A (ko) * 1999-06-17 2002-02-08 마이클 골위저, 호레스트 쉐퍼 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US6433427B1 (en) * 2001-01-16 2002-08-13 Industrial Technology Research Institute Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102004030140B3 (de) * 2004-06-22 2006-01-19 Infineon Technologies Ag Flexible Kontaktierungsvorrichtung

Also Published As

Publication number Publication date
DE10016132A1 (de) 2001-10-18
US20030067755A1 (en) 2003-04-10
JP2004509449A (ja) 2004-03-25
US6897568B2 (en) 2005-05-24
US7312533B2 (en) 2007-12-25
TW529146B (en) 2003-04-21
WO2001075969A1 (de) 2001-10-11
KR20020086740A (ko) 2002-11-18
US20050127527A1 (en) 2005-06-16
EP1279195A1 (de) 2003-01-29

Similar Documents

Publication Publication Date Title
KR100527542B1 (ko) 유연성이 있는 컨택팅 패드를 구비하는 전자 소자와 그 생산 방법
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6316289B1 (en) Method of forming fine-pitch interconnections employing a standoff mask
US6948940B2 (en) Helical microelectronic contact and method for fabricating same
US6092280A (en) Flexible interface structures for electronic devices
KR100265616B1 (ko) 도전성 폴리머 및 유전체를 이용한 플립칩
US5633535A (en) Spacing control in electronic device assemblies
US6197613B1 (en) Wafer level packaging method and devices formed
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US20030201534A1 (en) Compliant, solderable input/output bump structures
US6204089B1 (en) Method for forming flip chip package utilizing cone shaped bumps
US20030057515A1 (en) Methods of fabrication of electronic interface structures
JP4176961B2 (ja) 半導体装置
US6722275B2 (en) Reservoir stencil with relief areas and method of using
US8378487B2 (en) Wafer level chip package and a method of fabricating thereof
JP2004281999A (ja) 多層配線基板
US6303988B1 (en) Wafer scale burn-in socket
JP2002231765A (ja) 半導体装置
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JP3785442B2 (ja) 半導体装置の製造方法
JPH03129745A (ja) 半導体装置の実装方法
KR100230596B1 (ko) 반도체 칩의 범프 형성방법 및 이를 이용한 반도체 패키지
JP2002313990A (ja) 半導体装置およびその製造方法、ならびに半導体装置の実装方法
JPH10209623A (ja) 半田バンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee