JPH11149771A5 - - Google Patents

Info

Publication number
JPH11149771A5
JPH11149771A5 JP1997313739A JP31373997A JPH11149771A5 JP H11149771 A5 JPH11149771 A5 JP H11149771A5 JP 1997313739 A JP1997313739 A JP 1997313739A JP 31373997 A JP31373997 A JP 31373997A JP H11149771 A5 JPH11149771 A5 JP H11149771A5
Authority
JP
Japan
Prior art keywords
test mode
signal
response
command
designation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1997313739A
Other languages
English (en)
Japanese (ja)
Other versions
JPH11149771A (ja
JP4141520B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP31373997A external-priority patent/JP4141520B2/ja
Priority to JP31373997A priority Critical patent/JP4141520B2/ja
Priority to US09/058,987 priority patent/US5905690A/en
Priority to TW087107783A priority patent/TW392167B/zh
Priority to CN98115697A priority patent/CN1107958C/zh
Priority to KR1019980028029A priority patent/KR100282974B1/ko
Publication of JPH11149771A publication Critical patent/JPH11149771A/ja
Publication of JPH11149771A5 publication Critical patent/JPH11149771A5/ja
Publication of JP4141520B2 publication Critical patent/JP4141520B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

JP31373997A 1997-11-14 1997-11-14 同期型半導体記憶装置 Expired - Fee Related JP4141520B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31373997A JP4141520B2 (ja) 1997-11-14 1997-11-14 同期型半導体記憶装置
US09/058,987 US5905690A (en) 1997-11-14 1998-04-13 Synchronous semiconductor device having circuitry capable of surely resetting test mode
TW087107783A TW392167B (en) 1997-11-14 1998-05-20 Synchronous semiconductor storage device
CN98115697A CN1107958C (zh) 1997-11-14 1998-07-10 有能将测试方式可靠复位的电路的同步型半导体存储装置
KR1019980028029A KR100282974B1 (ko) 1997-11-14 1998-07-11 테스트 모드를 확실하게 리세트하는 것이 가능한 회로를 구비하는 동기형 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31373997A JP4141520B2 (ja) 1997-11-14 1997-11-14 同期型半導体記憶装置

Publications (3)

Publication Number Publication Date
JPH11149771A JPH11149771A (ja) 1999-06-02
JPH11149771A5 true JPH11149771A5 (enExample) 2005-07-07
JP4141520B2 JP4141520B2 (ja) 2008-08-27

Family

ID=18044953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31373997A Expired - Fee Related JP4141520B2 (ja) 1997-11-14 1997-11-14 同期型半導体記憶装置

Country Status (5)

Country Link
US (1) US5905690A (enExample)
JP (1) JP4141520B2 (enExample)
KR (1) KR100282974B1 (enExample)
CN (1) CN1107958C (enExample)
TW (1) TW392167B (enExample)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267781B1 (ko) * 1998-03-04 2000-10-16 김영환 테스트 모드를 셋업하기 위한 반도체 소자
JP3169071B2 (ja) * 1998-04-27 2001-05-21 日本電気株式会社 同期型半導体記憶装置
US6253340B1 (en) * 1998-06-08 2001-06-26 Micron Technology, Inc. Integrated circuit implementing internally generated commands
TW463174B (en) 1999-02-16 2001-11-11 Fujitsu Ltd Semiconductor device having test mode entry circuit
JP2001126498A (ja) * 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体記憶装置
KR20020006556A (ko) * 2000-07-03 2002-01-23 윤종용 반도체 메모리 장치의 모드 선택 회로
US6735640B1 (en) * 2000-08-16 2004-05-11 Kabushiki Kaisha Toshiba Computer system and method for operating a computer unit and a peripheral unit
KR100652362B1 (ko) 2000-09-20 2006-11-30 삼성전자주식회사 정상동작에서는 고정된 카스 레이턴시를 갖고테스트시에는 다양한 카스 레이턴시로 테스트 가능한반도체 메모리 장치
DE10110627A1 (de) * 2001-03-06 2002-09-19 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Steuern von Testfunktionen in einem Speicherbaustein
JP4794059B2 (ja) * 2001-03-09 2011-10-12 富士通セミコンダクター株式会社 半導体装置
JP4707255B2 (ja) * 2001-04-26 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100401506B1 (ko) 2001-05-10 2003-10-17 주식회사 하이닉스반도체 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
JP2002343099A (ja) * 2001-05-14 2002-11-29 Toshiba Corp 半導体記憶装置
US6693837B2 (en) * 2002-04-23 2004-02-17 Micron Technology, Inc. System and method for quick self-refresh exit with transitional refresh
JP2004087040A (ja) * 2002-08-28 2004-03-18 Renesas Technology Corp 半導体装置とそのテスト方法
KR100434513B1 (ko) * 2002-09-11 2004-06-05 삼성전자주식회사 클럭 인에이블 신호를 이용한 데이터 경로의 리셋 회로,리셋 방법 및 이를 구비하는 반도체 메모리 장치
TWM241942U (en) * 2003-01-24 2004-08-21 Delta Electronics Inc A casing structure for an electronic apparatus
JP2004272638A (ja) * 2003-03-10 2004-09-30 Renesas Technology Corp マイクロコンピュータ
US7155644B2 (en) * 2003-05-08 2006-12-26 Micron Technology, Inc. Automatic test entry termination in a memory device
KR100557948B1 (ko) 2003-06-20 2006-03-10 주식회사 하이닉스반도체 메모리 장치의 테스트 방법
JP4213605B2 (ja) * 2004-02-26 2009-01-21 東芝エルエスアイシステムサポート株式会社 動作モード設定回路
US7332928B2 (en) * 2004-03-05 2008-02-19 Finisar Corporation Use of a third state applied to a digital input terminal of a circuit to initiate non-standard operational modes of the circuit
KR100625293B1 (ko) * 2004-06-30 2006-09-20 주식회사 하이닉스반도체 높은 신뢰성을 갖는 반도체메모리소자 및 그를 위한구동방법
DE102004051345B9 (de) * 2004-10-21 2014-01-02 Qimonda Ag Halbleiter-Bauelement, Verfahren zum Ein- und/oder Ausgeben von Testdaten, sowie Speichermodul
JP4620504B2 (ja) 2005-03-10 2011-01-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム装置
KR100724626B1 (ko) * 2005-08-29 2007-06-04 주식회사 하이닉스반도체 테스트 모드 제어 회로
JP4669518B2 (ja) * 2005-09-21 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置
US7586350B2 (en) 2005-09-28 2009-09-08 Hynix Semiconductor Inc. Circuit and method for initializing an internal logic unit in a semiconductor memory device
JP2007200504A (ja) 2006-01-30 2007-08-09 Fujitsu Ltd 半導体メモリ、メモリコントローラ及び半導体メモリの制御方法
KR100695435B1 (ko) 2006-04-13 2007-03-16 주식회사 하이닉스반도체 반도체 메모리 소자
KR100723889B1 (ko) 2006-06-30 2007-05-31 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자
KR100924579B1 (ko) * 2007-06-21 2009-11-02 삼성전자주식회사 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법
JP2009087526A (ja) * 2007-09-28 2009-04-23 Hynix Semiconductor Inc 半導体メモリ装置およびその駆動方法
KR100942940B1 (ko) * 2007-09-28 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
US7626884B2 (en) * 2007-10-30 2009-12-01 Intel Corporation Optimizing mode register set commands
JP5096131B2 (ja) * 2007-12-27 2012-12-12 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100951666B1 (ko) * 2008-08-08 2010-04-07 주식회사 하이닉스반도체 테스트 모드를 제어하는 반도체 집적 회로
KR101187642B1 (ko) * 2011-05-02 2012-10-08 에스케이하이닉스 주식회사 집적 회로의 모니터링 장치
KR101903520B1 (ko) * 2012-01-06 2018-10-04 에스케이하이닉스 주식회사 반도체 장치
US8830780B2 (en) * 2013-01-15 2014-09-09 Qualcomm Incorporated System and method of performing power on reset for memory array circuits
US9891277B2 (en) * 2014-09-30 2018-02-13 Nxp Usa, Inc. Secure low voltage testing
KR20160123843A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 반도체 장치
KR102375054B1 (ko) * 2015-12-11 2022-03-17 에스케이하이닉스 주식회사 테스트 모드 설정회로 및 이를 포함하는 반도체 장치
JP2022044114A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 半導体集積回路およびその試験方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421760B2 (ja) * 1994-10-11 2003-06-30 三菱電機株式会社 Ｓｄｒａｍのパワーオンリセット信号発生回路
US5572470A (en) * 1995-05-10 1996-11-05 Sgs-Thomson Microelectronics, Inc. Apparatus and method for mapping a redundant memory column to a defective memory column

Similar Documents

Publication Publication Date Title
JPH11149771A5 (enExample)
JP4141520B2 (ja) 同期型半導体記憶装置
JP3162061B2 (ja) メモリ装置
US6421291B1 (en) Semiconductor memory device having high data input/output frequency and capable of efficiently testing circuit associated with data input/output
US5875153A (en) Internal/external clock option for built-in self test
JPS62250593A (ja) ダイナミツク型ｒａｍ
JP2005222581A5 (enExample)
JPS6273500A (ja) 半導体記憶装置
JPH10162600A5 (enExample)
KR100648526B1 (ko) 반도체 기억 장치, 이 반도체 기억 장치를 탑재한 회로기판 및 이 반도체 기억 장치와 회로 기판의 상호 접속시험 방법
JP4368614B2 (ja) マルチチップシステム
US5533194A (en) Hardware-assisted high speed memory test apparatus and method
KR20000035590A (ko) 반도체기억장치
JP5165915B2 (ja) 半導体記憶装置のデータ出力回路およびデータ出力制御方法
WO2002103522A3 (en) System and method for built in self repair of memories using speed stress test
JP2003346497A (ja) 半導体記憶装置
US5953272A (en) Data invert jump instruction test for built-in self-test
JPS61292299A (ja) オンチツプメモリテスト容易化回路
CN1716444B (zh) 能稳定设置模式寄存器设置的半导体存储器件及方法
US7082513B2 (en) Integrated memory and method for checking the functioning of an integrated memory
JP2001243797A (ja) 半導体装置及びその試験方法
US8036045B2 (en) Data output control circuit
JPH01245499A (ja) 半導体集積回路装置
JP2615050B2 (ja) 半導体メモリ
JPS61261895A (ja) 半導体記憶装置