KR100557948B1 - 메모리 장치의 테스트 방법 - Google Patents

메모리 장치의 테스트 방법 Download PDF

Info

Publication number
KR100557948B1
KR100557948B1 KR1020030040243A KR20030040243A KR100557948B1 KR 100557948 B1 KR100557948 B1 KR 100557948B1 KR 1020030040243 A KR1020030040243 A KR 1020030040243A KR 20030040243 A KR20030040243 A KR 20030040243A KR 100557948 B1 KR100557948 B1 KR 100557948B1
Authority
KR
South Korea
Prior art keywords
memory device
signal
clock signal
precharge
test
Prior art date
Application number
KR1020030040243A
Other languages
English (en)
Other versions
KR20040110785A (ko
Inventor
김태윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030040243A priority Critical patent/KR100557948B1/ko
Priority to US10/871,423 priority patent/US7340653B2/en
Priority to TW093117899A priority patent/TWI271747B/zh
Priority to CNB2004100684163A priority patent/CN100386822C/zh
Publication of KR20040110785A publication Critical patent/KR20040110785A/ko
Application granted granted Critical
Publication of KR100557948B1 publication Critical patent/KR100557948B1/ko
Priority to US11/856,777 priority patent/US7469360B2/en
Priority to US12/273,667 priority patent/US7823025B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 메모리 장치를 장주기 클럭신호로 테스트하는 경우, 액티브 동작후에만 프리차지 동작이 자동적으로 수행되도록하는 메모리 장치의 테스트 방법에관한 것이다.
본 발명의 메모리 장치의 테스트 방법은 메모리 장치의 뱅크를 액티브하는 신호를 인가하는 외부 클럭신호의 폴링 에지시에만 상기 메모리 장치의 뱅크를 프리차지하는 신호를 자동적으로 발생시킴으로써, 안정된 테스트 동작을 가능하게 하며, 테스트 시간을 줄일 수 있다.

Description

메모리 장치의 테스트 방법{A method for testing a memory device}
도 1 은 종래의 메모리 장치가 정상적으로 동작하는 경우, 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면.
도 2 는 종래의 장주기 클럭신호의 테스트 모드에서의 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면.
도 3 은 종래의 장주기 클럭신호의 테스트 모드에서의 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면.
도 4 는 본 발명에 따른 장주기 클럭신호의 테스트 모드에서의 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면.
도 5 는 액티브 동작시에만 프리차지 동작을 수행할 수 있도록 하는 프리차지 펄스 신호 발생기의 일예.
도 6 은 외부 클럭신호와 내부클럭신호의 파형도.
도 7 은 장주기 클럭 프리차지 제어부의 일예.
도 8 은 본 발명에 따른 메모리 장치의 테스트 방법에 따른 프리차지 신호 발생 과정을 전체적으로 도시한 파형도.
본 발명은 메모리 장치의 테스트 방법에 관한 것으로, 특히 메모리 장치를 장주기 클럭신호로 테스트하는 경우, 액티브 동작후에만 프리차지 동작이 자동적으로 수행되도록하는 메모리 장치의 테스트 방법에관한 것이다.
일반적으로, 메모리 장치는 완제품으로 출하되기 전에 일정한 조건하에서 소정의 테스트 과정을 거치게 된다. 이러한 테스트 과정중의 하나가 번인 테스트로서, 번인 테스트란 메모리 장치를 웨이퍼 상태에서 최종 소비자에게 공급하기 이전에 제품이 사용될 조건보다 더 악화된 고온의 환경에서 보통 사용전압보다 높은 전압을 인가하여 메모리 칩의 이상유무를 판별하여 제품의 신뢰성과 생산성을 조기에 확보하는 테스트 과정을 말한다.
메모리 장치에 대하여 이러한 번인 테스트를 수행하기 위해서는 번인 테스트 장비가 필요하다. 그런데, 메모리 장치의 동작 주파수가 증가함에 따라, 메모리 장치를 테스트 하는 번인 테스트 장비도 새로이 구입하여야 하며, 이 때문에 종래의 경우 추가 비용이 많이 드는 문제점이 있었다.
이러한 경제적인 문제점을 해결하기 위하여, 종래의 경우, 저주파수에서 동작하는 테스트 장비를 사용하여 고주파수에서 동작하는 메모리 장치를 테스트 하는 방법을 사용하고 있다. 이 경우, 일반적으로 tm_ltck(test mode_long term clock)이라는 장주기 클럭(저주파수 클럭)의 테스트 모드를 필요로 한다. 이 모드에 대해서는 후술된다.
이하, 도 1 을 참조하여 메모리 장치의 일반적인 동작을 살펴본다.
도 1 은 메모리 장치(예를들어, SDRAM)가 정상적으로 동작하는 경우, 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면이다.
도 1 에서, CLK 는 외부클럭신호를 나타내고, tCLK 는 CLK 의 주기를 나타내며, CMD 는 커맨드 신호를 나타내고, ACT 는 메모리 장치의 ACTIVE 명령을 나타내고, PCG 는 메모리 장치의 프리차지 명령을 나타내고, tm_ltck 는 test mode_long term clock 의 약어로서 장주기의 클럭신호를 나타내고, atvp 는 active pulse 의 약어로서 ACT 명령에 의하여 발생되며 액티브 명령을 수행하기 위한 펄스 신호를 나타내며, pcgp 는 precharge pulse 의 약어로서 PCG 명령에 의하여 발생되며 프리차지 명령을 수행하기 위한 펄스 신호를 나타낸다.
도 1 에서 알 수 있듯이, tm_ltck 이 로우 레벨인 경우, 즉 장주기 클럭을 이용한 테스트 모드가 디스에이블 상태인 일반적인 경우, 메모리 장치는 커맨드 신호 ACT 에 대응하여 메모리 장치를 액티브시키는 actp 신호를 발생시키며, 커맨드 신호 PCG 에 대응하여 메모리 장치를 프리차지시키는 pcgp 신호를 발생시킨다. 도 1 의 동작은 일반적인 번인 테스트시에도 동일하게 적용될 수 있다. 그러나, 전술한 바와같이, 저주파수에서 구동하는 번인 테스트 장비를 사용하여 고주파수 메모리 장치를 테스트 하는 경우에는 장주기 클럭신호의 테스트 모드에서 메모리 장치를 테스트할 필요가 있다.
도 2 는 장주기 클럭신호의 테스트 모드에서의 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면이다.
도시된 바와같이, tm_ltck 가 하이 레벨인 테스트 모드시, 저주파수에서 동작하는 번인 테스트 장비에서 출력되는 클럭(CLK)을 사용하고 있다.
동작에 있어서, 장주기 클럭신호(즉, long tCK)의 라이징 에지에서 ACT 명령이 인가되면, 메모리 장치의 내부에서는 로우 액티브 동작을 수행하기 위한 actp 신호를 발생하여 액티브 동작을 수행한다.
다음, 장주기 클럭신호의 폴링 에지에서 메모리 장치는 자동적으로 pcgp 신호를 발생하여 프리차지 동작을 수행한다.
이하, 도 2 에 대하여 보다 상세히 설명한다.
먼저, tm_ltck 가 하이 레벨로 활성화되어 있는 경우를 살펴보자.
외부클럭신호(1번)의 라이징 에지에 액티브 명령이 인가되면 메모리 장치 내부의 atvp 신호가 활성화되어 로우 액티브 동작이 수행되며, tRAS 이 시간이 지난 후 외부클럭신호(1번)의 폴링 에지에 자동적으로 프리차지 동작을 수행하기 위하여 메모리 장치 내부의 pcgp 신호가 활성화되어 프리차지 동작을 수행한다. 따라서, 외부클럭신호(2번)의 라이징 에지시에 다른 액티브 명령이 인가될 수 있다. 즉, 번인 테스트시, 저주파수에서 동작하는 테스트 장비를 사용하여 메모리 장치를 테스트할 수 있으며, 또한 테스트 시간을 줄일 수 있다.
다음, tm_ltck 가 로우 레벨로 활성화되어 있는 경우를 살펴보자.
외부클럭신호(1번)의 라이징 에지에 액티브 명령이 인가되면 메모리 장치 내부의 atvp 신호가 활성화되어 로우 액티브 동작이 수행되며, tRAS 이 시간이 지난 후 외부클럭신호(2번)의 라이징 에지에 프리차지 명령이 인가되어야 메모리 장치 내부의 pcgp 신호가 활성화되어 프리차지 동작을 수행한다. 그 다음, 외부클럭신호(3번)의 라이징 에지시에 다른 명령 예컨대 액티브 명령들이 인가된다. 이 경우, 저주파수에서 동작하는 테스트 장비를 사용하여 메모리 장치를 테스트하면서 tRAS 시간을 최소한으로 확보하기 위하여 tCK 를 줄여야 하는 문제점이 있으며, 이 경우에는 테스트 시간을 감소시키는 효과를 얻을 수 없다.
도 2 에 알수 있듯이, 장주기 클럭신호를 인가하여 테스트하는 경우, 별도의 프리차지 명령 인가없이 외부 클럭신호의 폴링 에지에 동기되어 자동으로 프리차지 동작을 수행함을 알 수 있다.
그런데, 이와같이 별도의 프리차지 명령 인가없이 외부 클럭신호의 폴링 에지에 동기되어 자동으로 프리차지 동작을 수행하는 경우, 도 3 에서와 같은 문제점이 초래된다.
도 3 은 종래의 장주기 클럭신호의 테스트 모드에서의 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면으로, 도시된 바와같이, 프리차지 동작이 불필요한 경우에도 외부 클럭신호의 폴링 에지에 동기되어 자동으로 프리차지 동작을 수행함을 알수 있다.
이처럼, tm_ltck 의 테스트 모드로 진입한 후(즉, tm_ltck=high 레벨), MRS(Mode Register Set)나 EMRS(Extended Mode Register Set) 동작과 같이 프리차지 동작을 필요로 하지 않는 경우에도 외부클럭(CLK)의 폴링 에지시에 자동적으로 프리차지 동작을 수행하고 있기 때문에, 오동작의 가능성이 상존하며 테스트 모드의 동작이 불안정하여 질 수 있으며, 이러한 테스트 결과에 대한 신뢰도 또한 낮아질 수 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 메모리 장치의 테스트시에 프리차지 동작이 필요한 경우에만 프리차지 동작이 수행되도록 하는 메모리 장치의 테스트 방법에 관한 것이다.
이를 위하여, 본 발명은 외부 클럭신호(CLK)의 라이징 에지에서 액티브 명령이 인가되어 로우 액티브 동작이 수행되는 경우에만 해당 외부 클럭신호의 폴링 에지시에 프리차지 동작을 수행되도록 한 메모리 장치의 테스트 방법을 제공하고자 한다.
본 발명의 메모리 장치의 테스트 방법은 메모리 장치의 뱅크를 액티브하는 신호를 인가하는 외부 클럭신호의 폴링 에지시에만 상기 메모리 장치의 뱅크를 프리차지하는 신호를 자동적으로 발생시키며, 이를 위하여 테스트를 위한 외부 클럭 신호가 제공되는 상태에서 테스트 모드 진입을 위한 테스트 모드 신호가 활성화되는 단계; 상기 테스트 모드가 활성화된 상태에서 메모리 장치의 적어도 하나 이상의 뱅크를 액티브 동작시키기 위한 액티브 명령이 인가되어서 해당 뱅크에 대한 로우 액티브 동작이 시작되는 단계; 및 상기 외부 클럭 신호에서 상기 액티브 명령이 인가된 클럭의 폴링 에지에 동기되어 상기 뱅크에 대한 프리차지가 수행되는 단계;를 수행한다.
본 발명에 있어서, 메모리 장치의 뱅크를 액티브하는 신호가 인가되지 않는 경우, 외부클럭신호의 폴링 에지시에 프리차지 동작을 수행하지 않는다.
본 발명에 있어서, 액티브된 상기 뱅크의 로우 액티브 동작을 나타내는 신호는 상기 외부 클럭신호의 라이징 에지에서 액티브 명령이 인가되어 활성화되고, 상기 외부클럭신호의 폴링 에지에서 자동으로 프리차지되는 것에 의하여 비활성화된다.
본 발명에 있어서, 외부클럭은 메모리 장치의 동작 주파수보다 낮은 주파수를 갖는 장주기 클럭신호이며, 장주기 클럭신호는 메모리 장치를 테스트하는 테스트 장비로부터 출력되어 메모리 장치에 인가된다.
본 발명에 따른 메모리 장치의 테스트 방법은 메모리 장치의 뱅크를 액티브하는 신호가 인가되는 경우에만 메모리 장치의 뱅크를 프리차지하는 신호를 자동적으로 발생시킨다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 4 는 본 발명에 따른 장주기 클럭신호의 테스트 모드에서의 액티브 동작과 프리차지 동작의 타이밍도를 나타낸 도면이다. 여기서, rast<i> 즉, rast<0> rast<1> rast<2> 및 rast<3> 는 각각 해당 뱅크(뱅크가 4 개인 경우)의 로우 액티브 상태를 나타내는 신호이다. 예컨대, rast<1> 은 뱅크 1 (무도시)의 로우 액티브 상태를 나타낸다.
도시된 바와같이, tm_ltck 의 테스트 모드로 진입한 후, 액티브 명령인 ACT 신호가 인가된 클럭신호의 폴링 에지시에만 자동으로 프리차지 동작을 수행함을 알 수 있다. 즉, MRS, EMRS 등의 신호가 인가된 경우에는 그 해당 클럭의 폴링 에지시에 프리차지 동작을 수행하지 않음을 알 수 있다.
이와같이, 본 발명에 따른 메모리 장치의 테스트 방법에서는 프리차지 동작이 필요없는 경우에는 외부 클럭신호의 폴링 에지에서 프리차지 동작을 수행하지 않고 액티브 명령이 인가된 경우에만 외부 클럭신호의 폴링 에지에 동기되어 자동으로 프리차지 동작을 수행한다.
도 5 는 액티브 동작시에만 프리차지 동작을 수행할 수 있도록 하는 프리차지 펄스 신호(pcgp) 발생기의 일예를 도시한다.
본 발명에 따른 프리차지 펄스 신호 발생기는 클럭 버퍼(10)와 장주기 클럭 프리차지 제어부(20)와 프리차지 명령(PCG Command) 수신부(30)를 구비한다.
먼저, 클럭 버퍼(10)는 외부 클럭신호(CLK)를 수신하여 메모리 장치에서 사용되는 내부클럭(clkmz,clkp)을 발생시킨다. 참고로, 도 6 은 외부 클럭신호(CLK)과 내부클럭(clkmz,clkp)의 파형도이다. 도시된 바와같이, 내부클럭신호(clkp)는 외부 클럭신호(CLK)의 라이징 에지에 동기되어 발생하는 펄스신호이며, 내부클럭(clkmz)는 외부 클럭신호(CLK)의 위상과 반대의 위상으로 응답하는 신호이다.
다음, 장주기 클럭 프리차지 제어부(20)는 rast<0> rast<1> rast<2> 및 rast<3> 신호와 테스트 모드 신호(tm_ltck)와 내부클럭(clkmz)를 수신하며, 그 구체적인 회로의 일예는 도 7 에 도시되어 있다. 도시된 바와같이, 장주기 클럭 프리차지 제어부(20)는 rast<0> rast<1> rast<2> 및 rast<3> 신호를 수신하는 NOR 게이트(NOR10), 상기 NOR 게이트(NOR10)의 출력신호를 수신하는 반전시키는 인버터(INV10), 상기 인버터(INV10)의 출력신호와 내부클럭신호(clkmz)와 테스트 모드 신호(tm_ltck)신호를 수신하는 NAND 게이트(NAND10), 상기 NAND 게이트(NAND10)의 출력신호와 상기 NAND 게이트(NAND10)의 출력신호를 인버터 체인을 통하여 일정 시간 지연시킨 신호를 수신하는 NOR 게이트(NOR11)를 포함한다.
다음, 프리차지 명령 수신부(30)는 PCG 신호를 수신하여 pcgp 신호를 인에이블시킨다. 즉, 프리차지 명령 수신부(30)는 외부로부터 정상적인 프리차지 커맨드 신호(PCG)가 인가되는 경우, 내부클럭신호(clkp)에 의하여 프리차지 동작을 활성화시키는 프리차지 펄스 신호(pcgp)를 발생시킨다.
마지막으로, 장주기 클럭 프리차지 제어부(20)의 출력신호(21)와 프리차지 명령 수신부(30)의 출력신호(31)는 NAND 게이트(41)에 인가되며, NAND 게이트(41)의 출력신호는 인버터(42, 43)를 통하여 최종 출력신호(pcgp)를 출력한다.
도 8 은 본 발명에 따른 메모리 장치의 테스트 방법에 따른 프리차지 신호 발생 과정을 전체적으로 도시한 파형도이다.
먼저, 장주기 클럭신호의 테스트 모드시, 테스트 모드 신호(tm_ltck)가 비활성화되어 있는 경우(즉, tm_ltck 는 로우 레벨)에 대하여 설명한다.
도시된 바와같이, 이 경우, 외부 클럭신호(CLK)의 라이징 에지에서 액티브 명령(ACT<0>)이 인가되어 로우 액티브 동작이 수행되더라도 해당 외부 클럭신호의 폴링 에지시에 프리차지 동작이 수행되지 않는다.
다음, 장주기 클럭신호의 테스트 모드시, 테스트 모드 신호(tm_ltck)가 활성화되어 있는 경우(즉, tm_ltck 는 하이 레벨)에 대하여 설명한다.
도시된 바와같이, 이 경우, 외부 클럭신호(CLK)의 라이징 에지에서 액티브 명령(ACT<0>, ACT<1>, ACT<2>, ACT<3>)이 인가되어 로우 액티브 동작이 수행되는 경우, 해당 외부 클럭신호의 폴링 에지시에 프리차지 동작이 자동적으로 수행된다.
또한, 액티브된 상기 뱅크의 로우 액티브 동작을 나타내는 신호(rast<0> rast<1> rast<2> 및 rast<3>)는 외부 클럭신호의 라이징 에지에서 액티브 명령이 인가되어 활성화되고, 외부클럭신호의 폴링 에지에서 자동으로 프리차지되는 것에 의하여 비활성화된다.
이하, 도 5 내지 8 도를 참조하여 본 발명의 기술적 사상을 보다 구체적으로 설명하기로 한다.
먼저, tm_ltck 신호가 비활성회되어 있는 경우를 설명한다.
도 5 와 도 7 에 있어서, 외부로부터 정상적인 프리차지 명령에 의하여 외부클럭신호(CLK)의 라이징 에지에서 PCG 명령이 인가되면 내부클럭신호(clkp)에 의하여 PCG 명령 수신부(30)는 소정의 펄스 신호를 출력 라인(31)으로 출력한다. 이때, tm_ltck 신호는 비활성회되어 있으므로, 장주기 클럭 프리차지 제어부(20)의 출력라인(21)은 비활성화 상태를 유지한다. 출력라인(21)이 비활상화 상태인 상태에서 출력라인(31)이 활성화 상태이므로 최종 출력신호(pcgp)는 활성화되어 정상적인 프리차지 동작을 수행한다.
다음, tm_ltck 신호가 활성회되어 있는 경우를 설명한다.
먼저, tm_ltck 신호가 활성회되어 있는 경우에도, 액티브 동작이 실행되지 않는 경우를 설명한다. 액티브 동작이 실행되지 않는 경우, 메모리 장치내의 각 뱅크의 로우 액티브 상태를 나타내는 rast<0> rast<1> rast<2> 및 rast<3> 신호들은 모두 비활성화 상태이고, 프리차지 명령도 인가되지 않으므로, 출력라인(21, 31)은 비활성 상태를 유지한다. 따라서, 최종 출력신호(pcgp)는 활성화되지 못한다. 즉, tm_ltck 신호가 활성화되어 있는 상태에서도, 액티브 동작이 실행되지 않으면 외부클럭신호(CLK)의 폴링 에지시에 프리차지 동작이 수행되지 않는다.
다음, tm_ltck 신호가 활성회되어 있는 상태에서 외부 클럭신호(CLK)의 라이징 에지에서 액티브 명령이 인가되어 적어도 하나 이상의 뱅크에서 로우 액티브 동작을 실행하는 경우를 설명한다. 즉, 각 뱅크의 로우 액티브 동작을 나타내는 rast<0> rast<1> rast<2> 및 rast<3> 신호중 적어도 하나 이상의 신호가 활성화되어 있는 경우를 설명한다. rast<0> rast<1> rast<2> 및 rast<3> 신호들은 도 8 에 도시되어 있듯이, 해당 뱅크에 대한 액티브 명령이 인가되면 활성화되어 있다가 프리차지 동작을 나타내는 pcgp 신호에 의하여 비활성화되는 신호이다. 이 경우, 액티브 명령이 인가된 외부클럭신호(CLK)의 폴링 에지에서는 외부클럭신호(CLK)의 위상과 반대의 위상을 갖는 내부클럭(clkmz) 신호에 의하여 출력 라인(21)으로 출력되는 신호가 활성화된다. 따라서, 비활성 상태인 출력 라인(31)의 전압과는 무관하게 출력신호(pcgp)를 자동적으로 활성화시킨다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 메모리 장치의 테스트 방법은 외부 클럭신호(CLK)의 라이징 에지에서 액티브 명령이 인가되어 로우 액티브 동작이 수행되는 경우에만 해당 외부 클럭신호의 폴링 에지시에 프리차지 동작을 수행되도록 함으로써, 안정된 테스트 동작을 가능하게 하며, 테스트 시간을 줄일 수 있다.

Claims (5)

  1. 메모리 장치의 테스트 방법에 있어서,
    테스트를 위한 외부 클럭 신호가 제공되는 상태에서 테스트 모드 진입을 위한 테스트 모드 신호가 활성화되는 단계;
    상기 테스트 모드가 활성화된 상태에서 메모리 장치의 적어도 하나 이상의 뱅크를 액티브 동작시키기 위한 액티브 명령이 인가되어서 해당 뱅크에 대한 로우 액티브 동작이 시작되는 단계; 및
    상기 외부 클럭 신호에서 상기 액티브 명령이 인가된 클럭의 폴링 에지에 동기되어 상기 뱅크에 대한 프리차지가 수행되는 단계;를 구비함을 특징으로 하는 메모리 장치의 테스트 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 액티브 명령은 상기 외부 클럭신호의 라이징 에지에 동기되어 활성화되고, 상기 액티브 명령이 인가된 클럭의 폴링 에지에서 자동으로 프리차지가 수행됨을 특징으로 하는 메모리 장치의 테스트 방법.
  4. 제 1 항에 있어서,
    상기 외부 클럭은 상기 메모리 장치의 동작 주파수보다 낮은 주파수를 갖는 장주기 클럭신호이며, 상기 장주기 클럭신호는 상기 메모리 장치를 테스트하는 테스트 장비로부터 출력되어 상기 메모리 장치에 인가되는 것을 특징으로 하는 메모리 장치의 테스트 방법.
  5. 삭제
KR1020030040243A 2003-06-20 2003-06-20 메모리 장치의 테스트 방법 KR100557948B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030040243A KR100557948B1 (ko) 2003-06-20 2003-06-20 메모리 장치의 테스트 방법
US10/871,423 US7340653B2 (en) 2003-06-20 2004-06-18 Method for testing a memory device
TW093117899A TWI271747B (en) 2003-06-20 2004-06-19 Method for testing a memory device
CNB2004100684163A CN100386822C (zh) 2003-06-20 2004-06-21 用于测试存储器件的方法
US11/856,777 US7469360B2 (en) 2003-06-20 2007-09-18 Method and apparatus for testing a memory device
US12/273,667 US7823025B2 (en) 2003-06-20 2008-11-19 Method and apparatus for testing a memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030040243A KR100557948B1 (ko) 2003-06-20 2003-06-20 메모리 장치의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20040110785A KR20040110785A (ko) 2004-12-31
KR100557948B1 true KR100557948B1 (ko) 2006-03-10

Family

ID=33516426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030040243A KR100557948B1 (ko) 2003-06-20 2003-06-20 메모리 장치의 테스트 방법

Country Status (4)

Country Link
US (3) US7340653B2 (ko)
KR (1) KR100557948B1 (ko)
CN (1) CN100386822C (ko)
TW (1) TWI271747B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012203970A (ja) * 2011-03-28 2012-10-22 Elpida Memory Inc 半導体装置及び半導体装置の制御方法
US8901938B2 (en) * 2012-02-01 2014-12-02 Nanya Technology Corp. Delay line scheme with no exit tree
CN110927562B (zh) * 2019-12-19 2022-08-05 西安紫光国芯半导体有限公司 一种兼容老化测试的方法及其芯片

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574200A (ja) 1991-09-13 1993-03-26 Nec Corp 半導体記憶装置
JP3244340B2 (ja) * 1993-05-24 2002-01-07 三菱電機株式会社 同期型半導体記憶装置
JPH1021150A (ja) 1996-07-05 1998-01-23 Matsushita Electric Ind Co Ltd メモリテスト回路
JP3544073B2 (ja) * 1996-09-03 2004-07-21 株式会社 沖マイクロデザイン 半導体メモリ装置のテスト方法および半導体メモリ装置
KR100216313B1 (ko) * 1997-06-30 1999-08-16 윤종용 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법
JP4141520B2 (ja) * 1997-11-14 2008-08-27 株式会社ルネサステクノロジ 同期型半導体記憶装置
US6489819B1 (en) * 1998-10-27 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device allowing testing by low speed tester
DE60042518D1 (de) * 1999-09-15 2009-08-20 Nxp Bv Verfahren zur speicherprüfung
US6061285A (en) * 1999-11-10 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of executing earlier command operation in test mode
US6530045B1 (en) * 1999-12-03 2003-03-04 Micron Technology, Inc. Apparatus and method for testing rambus DRAMs
KR100649826B1 (ko) * 1999-12-30 2006-11-24 주식회사 하이닉스반도체 반도체 메모리 소자의 오토 프리차지장치
JP4712183B2 (ja) * 2000-11-30 2011-06-29 富士通セミコンダクター株式会社 同期型半導体装置、及び試験システム
KR100400309B1 (ko) * 2001-05-04 2003-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 내부 동작명령 발생장치 및 방법
KR100401506B1 (ko) * 2001-05-10 2003-10-17 주식회사 하이닉스반도체 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
DE10125022A1 (de) * 2001-05-22 2002-12-12 Infineon Technologies Ag Dynamischer Speicher und Verfahren zum Testen eines dynamischen Speichers
JP4022392B2 (ja) * 2001-12-11 2007-12-19 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置およびそのテスト方法並びにテスト回路
KR100414734B1 (ko) * 2001-12-21 2004-01-13 주식회사 하이닉스반도체 반도체 메모리 장치
KR100560646B1 (ko) * 2002-12-20 2006-03-16 삼성전자주식회사 지연된 오토프리챠지 기능을 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
US7340653B2 (en) 2008-03-04
CN1574102A (zh) 2005-02-02
US7823025B2 (en) 2010-10-26
CN100386822C (zh) 2008-05-07
US20040257850A1 (en) 2004-12-23
US20090073789A1 (en) 2009-03-19
US20080068906A1 (en) 2008-03-20
KR20040110785A (ko) 2004-12-31
TWI271747B (en) 2007-01-21
US7469360B2 (en) 2008-12-23
TW200511324A (en) 2005-03-16

Similar Documents

Publication Publication Date Title
KR100234504B1 (ko) 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
US6658611B1 (en) Programmable built-in self-test system for semiconductor memory device
US7114113B2 (en) Test circuit provided with built-in self test function
US5995426A (en) Testing parameters of an electronic device
US7734967B2 (en) Semiconductor memory device and testing method of the same
US6990032B2 (en) Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof
KR100206600B1 (ko) 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치
JPH11312397A (ja) 同期型半導体記憶装置
KR20120025047A (ko) 반도체 메모리 장치 및 이의 테스트 방법
KR100557948B1 (ko) 메모리 장치의 테스트 방법
US20140139258A1 (en) Built off testing apparatus
KR100845810B1 (ko) 웨이퍼 번인 테스트 회로
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US20010033519A1 (en) Semiconductor memory device
KR101039859B1 (ko) 반도체 메모리 장치
US7310753B2 (en) Internal signal test device and method thereof
KR102015505B1 (ko) Ｄａ 모드시 테스트 효율을 향상시킨 반도체 메모리 장치의 채널 제어 회로
KR20080029303A (ko) 패키지 레벨의 명령 테스트를 위한 반도체 장치
KR20010084291A (ko) 반도체 메모리 장치
JP3705759B2 (ja) 同期式半導体記憶装置
JP3506675B2 (ja) 半導体記憶装置
KR100219563B1 (ko) 고주파수에서 리스토어 타임을 보상하는 반도체 메모리장치
KR20080030361A (ko) 반도체 메모리 장치의 오토리프레쉬 제어회로
KR20080093712A (ko) 트리밍 테스트모드 및 노말 테스트모드를 갖는반도체메모리소자
KR20020017770A (ko) 반도체 메모리의 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee