KR20070007478A - 커맨드 딜레이 회로를 갖는 반도체 메모리 장치 - Google Patents

커맨드 딜레이 회로를 갖는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20070007478A
KR20070007478A KR1020050062119A KR20050062119A KR20070007478A KR 20070007478 A KR20070007478 A KR 20070007478A KR 1020050062119 A KR1020050062119 A KR 1020050062119A KR 20050062119 A KR20050062119 A KR 20050062119A KR 20070007478 A KR20070007478 A KR 20070007478A
Authority
KR
South Korea
Prior art keywords
signal
delay
command signal
semiconductor memory
memory device
Prior art date
Application number
KR1020050062119A
Other languages
English (en)
Inventor
홍관표
이형용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050062119A priority Critical patent/KR20070007478A/ko
Publication of KR20070007478A publication Critical patent/KR20070007478A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체 메모리 장치의 교류 파라미터 테스트를 위한 테스트 장비에서의 클럭 신호에 의해 생성되어 상기 반도체 메모리 장치의 내부 클럭으로 사용되는 노멀 경로 내부 클럭에서의 액티브 커맨드 신호를 딜레이시키기 위한 커맨드 딜레이 회로를 구비하는 반도체 메모리 장치가 개시된다. 그리하여, 본 발명은 테스트되는 반도체 장치가 교류 파라미터의 마진이 매우 작은데 비해 테스트 장비는 저 주파수 제품의 테스트용 장비인 경우에 교류 파라미터의 마진이 매우 작은 반도체 장치의 교류 파라미터를 테스트하여 스크린 하는 것이 어려운 문제를 개선할 수 있으며, 테스트 장비의 교체로 인한 경제적인 손실을 줄일 수 있다.
커맨드, 딜레이(delay), 교류 파라미터(AC parameter), 스크린(screen)

Description

커맨드 딜레이 회로를 갖는 반도체 메모리 장치{Semiconductor memory device having command delay circuit}
도 1은 본 발명의 일 실시예에 따른 커맨드 딜레이 회로에 의해 딜레이된 액티브 커맨드 신호를 보인 타이밍도.
도 2는 도 1의 딜레이된 액티브 커맨드 신호를 생성하기 위한 커맨드 딜레이 회로의 일례를 보인 등가 회로도.
<도면의 주요부분에 대한 부호의 설명>
INV0, INV1, INV2, INV3, INV4, INV5 : 인버터
NAND1, NAND2 : 낸드 게이트
10 : 노멀 경로부 20 : 딜레이 경로부
본 발명은 반도체 메모리 장치의 교류 파라미터(AC parameter)의 측정에 사 용되는 커맨드 딜레이(command delay) 회로에 관한 것으로, 보다 상세하게는 반도체 메모리 장치의 테스트 장비가 고속 동작 환경을 갖는 반도체 장치의 교류 파라미터 측정에 사용되도록 하기 위한 반도체 메모리 장치에서의 커맨드 딜레이 회로에 관한 것이다.
일반적으로, 반도체 메모리 장치 특히 DRAM의 특성을 나타내는 파라미터는 크게 세 종류로 나눠진다. 핀(pin) 부근의 동작이나 칩(chip) 전체의 소모 전력 등을 살펴볼 수 있는 직류 파라미터, 입력 신호에 대한 출력 신호의 지연이나 마진 등을 말하는 각종 싸이클 타이밍에 대한 교류 파라미터, 특수 동작 예를 들면 패스트 페이지 모드(fast page mode) 등이 어떻게 동작되는지를 나타내는 펑션(function) 파라미터가 그것이다.
최근에는 반도체 장치가 고 주파수(high frequency) 제품으로 빠르게 전환되면서, 반도체 장치에 대한 테스트(예를 들면, 이디에스(EDS) 또는 패키지(package) 테스트) 진행시 저 주파수(low frequency) 제품에 대한 교류 파라미터의 마진 측정에 문제가 없었던 테스트 장비가 한계를 드러내기에 이르렀다.
즉, 테스트되는 반도체 장치는 교류 파라미터의 마진이 매우 작은데 비해, 테스트 장비는 저 주파수 제품 즉 교류 파라미터의 마진이 큰 제품의 테스트용 장비인 경우에, 교류 파라미터의 마진이 매우 작은 반도체 장치의 교류 파라미터를 테스트하여 스크린(screen)하는 것이 매우 어렵다.
또한, 상기 교류 파라미터의 마진이 매우 작은 반도체 장치의 교류 파라미터의 테스트를 위해 이에 상응한 테스트 장비로 교체하고자 하는 경우 경제적인 손실 이 많은 문제점이 있다.
따라서, 본 발명의 목적은 상기한 바와 같이 테스트되는 반도체 장치가 교류 파라미터의 마진이 매우 작은데 비해, 테스트 장비는 저 주파수 제품의 테스트용 장비인 경우에 교류 파라미터의 마진이 매우 작은 반도체 장치의 교류 파라미터를 테스트하여 스크린(screen)하는 것이 어려운 문제를 해결하기 위한 커맨드 딜레이 회로를 갖는 반도체 장치를 제공함에 있다.
본 발명의 다른 목적은 교류 파라미터의 마진이 매우 작은 반도체 장치에 대한 교류 파라미터의 테스트를 위해 이에 상응한 테스트 장비로 교체하고자 하는 경우의 경제적인 손실을 줄일 수 있는 커맨드 딜레이 회로를 갖는 반도체 장치를 제공함에 있다.
상기의 목적들을 달성하기 위하여 본 발명의 일 양상에 따른 반도체 메모리 장치는 반도체 메모리 장치의 교류 파라미터 테스트를 위한 테스트 장비에서의 클럭 신호에 의해 생성되어 상기 반도체 메모리 장치의 내부 클럭으로 사용되는 노멀 경로 내부 클럭에서의 액티브 커맨드 신호를 딜레이시키기 위한 커맨드 딜레이 회로를 구비함을 특징으로 한다.
여기서, 상기 교류 파라미터는 상기 반도체 메모리 장치로 액티브 커맨드 신호가 입력된 후 리드 커맨드 신호가 입력될 때까지의 시간일 수 있다.
또한, 상기 커맨드 딜레이 회로는 상기 테스트 장비에서의 클럭 신호에 응답 하여 상기 노멀 경로 내부 클럭을 생성하는 노멀 경로부와; 상기 노멀 경로 내부 클럭의 액티브 커맨드 신호를 딜레이시키기 위한 딜레이 경로부를 구비할 수 있다.
또한, 상기 노멀 경로부는 상기 테스트 장비에서의 커맨드 신호 및 상기 액티브 커맨드 신호의 딜레이를 위한 딜레이 신호를 수신하여 상기 노멀 경로 내부 클럭을 출력할 수 있다.
또한, 상기 딜레이 신호는 모드 레지스트 셋 신호의 반전 신호일 수 있다.
또한, 상기 딜레이 경로부는 상기 테스트 장비에서의 커맨드 신호 및 상기 액티브 커맨드 신호의 딜레이를 위한 딜레이 신호를 수신하여 딜레이부에 의해 딜레이된 액티브 커맨드 신호를 출력할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. 이하의 실시예에서의 설명들은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게 본 발명에 대한 보다 철저한 이해를 돕기 위한 의도 이외에는 다른 의도없이 예를 들어 도시되고 한정된 것에 불과하므로, 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.
도 1은 본 발명의 일 실시예에 따른 커맨드 딜레이 회로에 의해 딜레이된 액티브 커맨드 신호를 보인 타이밍도이다.
도 1을 참조하면, 테스트 장비에서의 클럭 신호(CLK), 노멀 경로(NORMAL PATH) 내부 클럭 및 딜레이 경로(DELAY PATH) 내부 클럭이 도시되어 있다. 상기 테 스트 장비는 교류 파라미터(AC parameter) 테스트를 위한 장비이다.
일반적으로, tRCD(/RAS to /CAS Delay time)라 함은 로우 어드레스 스트로브(Row Address Strobe)의 반전 신호(/RAS)가 하이(high) 상태에서 로우(low)로 천이되는 시점부터 컬럼 어드레스 스트로브(Column Address Strobe)의 반전 신호(/CAS)가 하이 상태에서 로우(low) 상태로 천이될 때까지의 시간을 말한다. 이는 또한, 리드 싸이클에서의 클럭(clock)을 기준으로 할 때 액티브(active) 커맨드(ACT)의 입력시점으로부터 리드(read) 커맨드(READ)의 입력시점까지의 시간으로 볼 수도 있다.
종래의 반도체 메모리 장치는 테스트 장비에 의한 교류 파라미터 테스트시 도 1에서의 노멀 경로 내부 클럭에 의해 반도체 메모리 장치가 동작하게 된다.
예를 들어, tRCD의 스크린(screen) 기준을 15ns로 한다고 가정할 경우 테스트 장비의 클럭(CLK) 스펙(spec) 16ns라고 한다면, tRCD의 15ns 스크린은 어렵게 된다. 즉, 상기 테스트 장비의 클럭 스펙인 16ns 미만의 tRCD 스크린은 어렵게 된다.
이와 같은 문제점은 액티브 커맨드 신호를 딜레이시키기 위한 커맨드 딜레이 회로에 의해 개선된다. 즉, 반도체 메모리 장치에 커맨드 딜레이 회로(하기의 도 2 참조)를 구비하여 도 1에서의 딜레이 경로 내부 클럭에서 보여지는 딜레이(DELAY)를 생기게 함으로써, 테스트 장비의 tRCD 스크린 한계(limit)에 무관하게 원하는 tRCD 스크린을 할 수 있게 된다. 상기 액티브 커맨드 신호의 딜레이는 모드 레지스트 셋(Mode Register Set : MRS) 신호에 의해 수행된다.
예를 들어, 모드 레지스트 셋 신호에 의해 수행되는 액티브 커맨드 신호의 딜레이가 4ns라고 가정하면, 상기 테스트 장비는 12ns의 tRCD까지 스크린할 수 있게 된다.
도 2는 도 1의 딜레이된 액티브 커맨드 신호를 생성하기 위한 커맨드 딜레이 회로의 일례를 보인 등가 회로도이다.
도 2를 참조하면, 상기 커맨드 딜레이 회로는 노멀 경로부(10)와 딜레이 경로부(20)을 구비한다.
상기 노멀 경로부(10)는 테스트 장비에서의 클럭 신호(도 1의 CLK)에 응답하여 노멀 경로 내부 클럭을 생성한다. 즉, 상기 노멀 경로부(10)는 상기 테스트 장비에서의 커맨드 신호와 상기 액티브 커맨드 신호(ACT)의 딜레이를 위한 딜레이 신호를 수신하여 상기 노멀 경로 내부 클럭(커맨드 출력)을 생성한다. 여기서, 상기 딜레이 신호는 모드 레지스트 셋 신호(이하에서는 '딜레이 MRS 신호' 라고도 함)의 반전 신호이다.
상기 딜레이 경로부(20)는 상기 노멀 경로 내부 클럭의 액티브 커맨드 신호(ACT)를 딜레이시킨다. 즉, 상기 딜레이 경로부(20)는 상기 테스트 장비에서의 커맨드 신호 및 상기 액티브 커맨드 신호의 딜레이를 위한 딜레이 신호를 수신하여 인버터들(INV2, INV3, INV4, INV5)로 구성된 딜레이부에 의해 딜레이된 액티브 커맨드 신호를 출력한다.
도 2를 참조하여 상기 커맨드 딜레이 회로의 동작을 살펴보면 이하와 같다.
딜레이 MRS 신호가 로우 레벨, 즉 상기 딜레이 MRS 신호가 'OFF' 상태인 경 우에는 상기 노멀 경로부(10)에 의한 커맨드 출력 즉 노멀 경로 내부 클럭(도1 참조)이 출력된다. 즉, 상기 딜레이 MRS 신호가 로우 레벨인 경우 인버터(INV1)에 의해 인버팅되어 낸드 게이트(NAND1)로 하이 레벨의 신호들이 입력된다. 그러면, 상기 낸드 게이트(NAND1)는 로우 레벨의 신호를 출력하고, 이 신호가 인버터(INV0)에 의해 인버팅되어 커맨드 출력은 하이 레벨이 된다. 그러나, 딜레이 MRS 신호가 하이 레벨, 즉 상기 딜레이 MRS 신호가 'ON' 상태인 경우에는 상기 딜레이 경로부(20)에 의한 커맨드 출력 즉 딜레이 경로 내부 클럭(도 1 참조)이 출력된다. 즉, 하이 레벨의 신호들이 낸드 게이트(NAND2)로 입력된다. 그러면, 상기 낸드 게이트(NAND2)는 로우 레벨의 신호를 출력하고 딜레이부의 인버터들(INV2, INV3, INV4, INV5)에 의해 딜레이되고, 또한, 인버터(INV0)에 의해 인버팅되어 커맨드 출력은 하이 레벨이 된다. 여기서, 커맨드 딜레이는 상기 딜레이부에서의 인버터의 개수를 달리하여 조절할 수도 있다.
본 발명에서의 커맨드 딜레이 회로를 구비한 반도체 메모리 장치는 tRCD의 스크린에 적용되는 경우를 예를 들어 설명하였지만, 나아가 프리챠지(precharge) 시간인 tRP(/RAS precharge time), 마지막 데이터가 입력된 후 프리챠지까지의 시간인 tRDL 등의 교류 파라미터의 스크린에도 응용될 수 있다.
상기한 바와 같이 본 발명의 실시예에 따른 커맨드 딜레이 회로를 구비한 반도체 메모리 장치는 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.
상술한 바와 같이 본 발명은 커맨드 딜레이 회로를 갖는 반도체 장치를 제공함으로써, 테스트되는 반도체 장치가 교류 파라미터의 마진이 매우 작은데 비해, 테스트 장비는 저 주파수 제품의 테스트용 장비인 경우에 교류 파라미터의 마진이 매우 작은 반도체 장치의 교류 파라미터를 테스트하여 스크린하는 것이 어려운 문제를 개선할 수 있다.
또한, 본 발명은 교류 파라미터의 마진이 매우 작은 반도체 장치에 대한 교류 파라미터의 테스트를 위해 이에 상응한 테스트 장비로 교체하고자 하는 경우의 경제적인 손실을 줄일 수 있다.

Claims (6)

  1. 반도체 메모리 장치의 교류 파라미터 테스트를 위한 테스트 장비에서의 클럭 신호에 의해 생성되어 상기 반도체 메모리 장치의 내부 클럭으로 사용되는 노멀 경로 내부 클럭에서의 액티브 커맨드 신호를 딜레이시키기 위한 커맨드 딜레이 회로를 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 교류 파라미터는 상기 반도체 메모리 장치로 액티브 커맨드 신호가 입력된 후 리드 커맨드 신호가 입력될 때까지의 시간임을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 커맨드 딜레이 회로는,
    상기 테스트 장비에서의 클럭 신호에 응답하여 상기 노멀 경로 내부 클럭을 생성하는 노멀 경로부와;
    상기 노멀 경로 내부 클럭의 액티브 커맨드 신호를 딜레이시키기 위한 딜레이 경로부를 구비함을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 노멀 경로부는 상기 테스트 장비에서의 커맨드 신호 및 상기 액티브 커맨드 신호의 딜레이를 위한 딜레이 신호를 수신하여 상기 노멀 경로 내부 클럭을 출력함을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 딜레이 신호는 모드 레지스트 셋 신호의 반전 신호임을 특징으로 하는 반도체 메모리 장치.
  6. 제3항에 있어서,
    상기 딜레이 경로부는 상기 테스트 장비에서의 커맨드 신호 및 상기 액티브 커맨드 신호의 딜레이를 위한 딜레이 신호를 수신하여 딜레이부에 의해 딜레이된 액티브 커맨드 신호를 출력함을 특징으로 하는 반도체 메모리 장치.
KR1020050062119A 2005-07-11 2005-07-11 커맨드 딜레이 회로를 갖는 반도체 메모리 장치 KR20070007478A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050062119A KR20070007478A (ko) 2005-07-11 2005-07-11 커맨드 딜레이 회로를 갖는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050062119A KR20070007478A (ko) 2005-07-11 2005-07-11 커맨드 딜레이 회로를 갖는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20070007478A true KR20070007478A (ko) 2007-01-16

Family

ID=38010058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062119A KR20070007478A (ko) 2005-07-11 2005-07-11 커맨드 딜레이 회로를 갖는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20070007478A (ko)

Similar Documents

Publication Publication Date Title
US8902682B2 (en) Semiconductor memory device
US11327113B2 (en) Memory loopback systems and methods
KR940002865A (ko) 반도체 메모리 장치의 번-인 인에이블 회로 및 번-인 테스트 방법
KR100753036B1 (ko) 펄스 제어 장치
KR20000008823A (ko) 저속 테스트 장비로 테스트되는 더블 데이터 레이트 동기식 디램 집적 회로 장치
KR20060038654A (ko) 내부 테스트 모드 진입방법 및 이를 위한 내부 테스트모드 진입회로
KR100493027B1 (ko) 외부클럭의 주파수 체배기와 테스트 데이터의 출력버퍼를 구비하는 반도체 장치 및 반도체 장치의 테스트 방법
KR100732241B1 (ko) 테스트 효율이 높은 반도체 메모리 장치, 반도체 메모리장치의 테스트 방법, 및 이를 구비한 테스트 시스템
US7783943B2 (en) Method and apparatus for testing a random access memory device
KR102538991B1 (ko) 반도체 테스트 장치 및 반도체 테스트 방법
KR100763248B1 (ko) 반도체 메모리 장치 및 그의 ｓｐａ 모드 구현 방법
KR20070007478A (ko) 커맨드 딜레이 회로를 갖는 반도체 메모리 장치
US6385104B2 (en) Semiconductor memory device having a test mode decision circuit
US7948912B2 (en) Semiconductor integrated circuit with test mode
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US7469360B2 (en) Method and apparatus for testing a memory device
KR20050067813A (ko) 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로
KR20050066167A (ko) 내부 클럭 더블러 및 이를 포함한 반도체 메모리 장치
KR100911199B1 (ko) 반도체 메모리 장치의 프리차지 제어 회로
KR101039859B1 (ko) 반도체 메모리 장치
KR20040034171A (ko) 이종의 신호를 하나의 핀을 통하여 내부 회로로 인가할 수있는 집적 회로 장치 및 방법
KR20150078012A (ko) 반도체 메모리 장치 및 이를 이용한 테스트 방법
KR20070002943A (ko) 동기식 반도체 소자의 내부 클럭 발생기
KR20030052563A (ko) 반도체기억소자에서 로우 어드레스 스트로브의 프리챠징시간 특성을 개선하기 위한 제어회로
KR20030091496A (ko) 하이트 모드 설정신호 발생회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination