KR100216313B1 - 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법 - Google Patents

클록 변조 기법을 사용한 고속 메모리 소자의 검사방법 Download PDF

Info

Publication number
KR100216313B1
KR100216313B1 KR1019970029708A KR19970029708A KR100216313B1 KR 100216313 B1 KR100216313 B1 KR 100216313B1 KR 1019970029708 A KR1019970029708 A KR 1019970029708A KR 19970029708 A KR19970029708 A KR 19970029708A KR 100216313 B1 KR100216313 B1 KR 100216313B1
Authority
KR
South Korea
Prior art keywords
page
signal
memory device
cas
cycle
Prior art date
Application number
KR1019970029708A
Other languages
English (en)
Other versions
KR19990005510A (ko
Inventor
주기봉
류재분
지일식
한희
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970029708A priority Critical patent/KR100216313B1/ko
Priority to TW086113603A priority patent/TW393579B/zh
Priority to CN97116553A priority patent/CN1133171C/zh
Priority to JP26355297A priority patent/JP3708305B2/ja
Priority to US09/062,718 priority patent/US6199185B1/en
Publication of KR19990005510A publication Critical patent/KR19990005510A/ko
Application granted granted Critical
Publication of KR100216313B1 publication Critical patent/KR100216313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 검사장치에서 공급할 수 있는 클록신호의 최대 주파수보다 더 빠른 동작 사이클 시간을 갖는 반도체 메모리 소자를 검사하는 검사방법에 관한 것으로서, 검사장치의 행번지와 열번지로 사용되던 범용 클록신호를 변조하여 소자의 동작 사이클 시간을 충족할 수 있는 CAS/ 신호를 공급하고, 기존의 CAS/ 신호로 사용되던 범용 클록과 기존에 열 번지의 인식에 사용되던 멀티신호를 변조하여 X-Y-나 Y- 형식을 갖는 번지신호를 공급함으로써 저속의 검사장치를 고속 메모리 소자의 검사에 활용할 수 있게 하여 설비투자를 줄이고 생산성을 향상시키는 효과가 있다.

Description

클록 변조 기법을 사용한 고속 메모리 소자의 검사방법(A Method For Testing High Speed Memory Devices by Using Clock Modulation Technique)
본 발명은 반도체 집적회로 소자의 검사에 관한 것으로서 보다 구체적으로는 집적회로 소자의 동작속도보다 더 느린 최대 동작 주파수를 갖는 검사장치를 이용하여 고속의 반도체 메모리 소자를 검사하기 위해 클록 변조기법을 사용한 집적회로 소자 검사방법에 관한 것이다.
종래 판매되고 있는 DRAM(DRAM; Dynamic Random Access Memory) 소자의 대부분은 고속 페이지 모드(fast page mode)로 동작한다. 이러한 고속 페이지 모드 DRAM은 하나의 행 번지에 의해 정의되는 페이지내에서 고속의 데이터 처리가 가능하다. 이것은 일반적으로 RAS/ (Row Address Strobe) 신호를 저레벨로 유지한 상태에서 CAS/ (Column Address Strobe) 신호를 토글링(toggling)시켜서 메모리 사이클을 빠르게 만듦으로써 가능하다. 새로운 행(row)을 지정하는 데에 필요한 시간은 같은 행에 있는 다른 열(column)을 지정하는 시간의 약 3배에 해당하는 것이 보통이다.
DRAM의 또 다른 동작모드로는 확장 데이터 출력(Extended Data Out) 또는 하이퍼 페이지 모드(Hyper Page Mode)라고 하는 EDO 동작모드가 있는데, 이것은 고속 페이지 모드와 유사한 동작 타이밍을 가지지만, 고속 페이지 모드보다 더 빠른 사이클을 갖는다. EDO 모드 DRAM에서는 CAS/가 프리챠지(precharge) 레벨인 고레벨로 바뀌어도 이 신호 변화에 따른 출력 버퍼의 제어가 이루어지지 않기 때문에 파이프라인식 데이터 흐름이 가능하다. 즉, EDO 동작모드는 고속 페이지 모드와는 달리 CAS/가 프리챠지되어도 이전의 데이터 출력을 계속 유지하고 있다가 다음 사이클이 진행됨에 따라 그 다음 데이터를 출력하기 때문에, CAS/의 프리챠지에 의한 데이터 프리챠지를 방지함으로써 결과적으로 데이터 인출(fectch) 시간을 줄일 수 있고 동작 사이클 시간을 줄일 수 있는 모드이다.
그런데, EDO 동작모드의 실현 등으로 인해 메모리 소자의 동작속도가 빨라지면, 메모리 소자를 검사하기 위한 검사장치 또한 고속화되어야 한다. 그러나 고속의 검사장치는 가격이 비싸기 때문에 막대한 설비투자를 필요로 하므로, 기존의 저속 검사장치를 사용하여 고속으로 동작하는 메모리 소자를 검사할 수 있는 방법이 필요하게 된다.
예를 들어서, 반도체 메모리 소자를 검사하기 위한 검사장치로서 일본의 MINATO사에서 제공하는 M9600 검사장치는 최대 주파수가 33MHz (30ns)이고 사용가능한 레이트(rate)의 범위가 30ns(nano seconds) - 4ms (milli seconds)이기 때문에 현재 16M DRAM의 EDO 50ns/60ns 검사항목 페이지 읽기/쓰기에서의 동작 사이클 시간 tHPC(hyper page cycle time) 20ns/25ns를 구현할 수 없다.
따라서, 본 발명의 목적은 검사장치의 최대 주파수에 의한 제약을 극복하고 고속의 집적회로 소자를 검사할 수 있는 검사방법을 제공하는 것이다.
본 발명의 또 다른 목적은 저속의 검사장치를 사용하여 고속으로 동작하는 반도체 메모리 소자를 검사할 수 있는 검사방법을 제공하는 것이다.
도1은 본 발명에 따른 CAS/ 클록신호 변조에 의한 EDO 모드 DRAM의 동작 타이밍도,
도2는 본 발명에 따른 번지신호 변조를 구현하기 위한 타이밍도,
도3은 EDO 혼합 검사항목을 구현하기 위한 타이밍도이다.
상기 목적을 달성하기 위한 본 발명에 따르면, 최대 주파수(= 최소 레이트)를 갖는 복수의 범용 클록신호를 발생하는 검사장치를 사용하여 이 최대 주파수보다 더 빠른 동작 사이클 시간을 갖는 반도체 메모리 소자의 전기적 특성을 검사하기 위하여 복수의 범용 클록신호 중 2개를 변조하여 소자의 동작 사이클 시간을 만족하는 클록신호를 만들고 이것을 소자에 공급한다.
본 발명의 일실시예에 따르면, 클록변조를 위해 기존에 행 번지신호와 열 번지신호로 사용되던 범용 클록신호 2개를 사용하여 메모리 소자의 CAS/ 신호로 공급하며, 이에 따라 메모리 소자에 공급할 번지신호는 기존의 CAS/ 신호로 사용되던 범용 클록신호와 멀티 신호를 조합하여 X-Y-, Y- 번지 형식을 구현한다.
본 발명에 따른 집적회로 소자 검사방법은 하나의 행번지에 의해 정의되는 페이지 단위로 소자의 동작이 이루어지는 고속 페이지 모드나 EDO 모드로 동작하는 메모리 소자에 효과적으로 적용된다.
이하, 도면을 참조로 본 발명을 상세하게 설명한다.
검사장치의 최소 레이트, 즉 검사장치의 타이밍 발생기에서 발생되는 펄스신호의 최대 주파수가 33MHz(30ns)인 검사장치를 사용해서 예컨대, 본 출원인에 의해 제조되는 KM41C16004B 16M×1 비트 EDO 모드 DRAM을 검사하는 방법에 대하여 설명한다. EDO 모드로 동작하는 DRAM 소자의 기능검사(functional test)는 고속 페이지 검사항목과 거의 동일하게 적용되며, AC 파라미터 측정을 위한 검사항목으로는 EDO tDOH(output data hold time) 항목과 EDO 혼합 항목의 두가지가 있다. EDO 혼합 검사항목에서 측정하는 AC 파라미터로는 tHPC, tCP(CAS/ precharge time), tCPA(access time from CAS/ precharge)가 있는데, 주로 페이지-페이지 사이클 타이밍에서 측정된다.
MK41C16004B DRAM소자의 AC 특성은 tHPC,=20ns tCP1=10ns, tCPA1=40ns 이다. 따라서, 최소 레이트가 30ns인 검사장치에서 공급되는 한 개의 CAS/ 클록신호만을 사용하는 경우 tHPC파라미터 20ns를 구현할 수 없다. 이를 해결하기 위해 본 발명가는 도 1에 도시한 것처럼 두 개의 클록신호를 변조하여 tHPC=20ns를 측정할 수 있도록 하였다.
도1은 본 발명에 따른 클록신호 변조에 의한 EDO 모드 DRAM의 동작 타이밍도이다. 검사장치에서 범용 클록신호로 공급되는 클록 중에서 두 개를 클록신호의 변조에 사용한다. 앞에서 예를 든 M9600 검사장치의 경우 모두 10개의 범용 클록이 공급되는데, 범용 클록은 RAS/, CAS/, 행 번지, 열 번지, WE/ (Write Enable), OE/ (Output Enable), 스트로브(strobe), 시프트(shift), 3-상태(tri-state) 신호로 각각 사용된다. RAS/와 CAS/는 각각 메모리 소자의 행번지와 관련된 동작과 열번지에 관련된 동작을 제어하기 위한 신호이다. WE/와 OE/는 메모리 소자의 읽기/쓰기 동작을 제어하는 신호이며, 스트로브 신호는 메모리 소자의 데이터 출력신호값을 기준 신호값과 비교하는 비교기를 인에이블시키기 위한 신호이다. 시프트 신호는 메모리 소자의 데이터 입출력 단자가 드라이브 또는 비교기와 선택적으로 연결되도록 제어하는 역할을 하며, 3-상태 신호는 메모리 소자의 출력버퍼를 데이터 '0', '1'도 아닌 3-상태로 만들어 주는 역할을 한다.
클록변조를 위한 본 발명의 일실시예에 따르면, M9600 검사장치에서 기존의 행번지와 열번지 클록으로 사용되던 클록 6과 클록 7을 사용하여 CAS/ 클록 변조를 한다. 10ns와 20ns 사이에서 고레벨을 유지하며 주기가 40ns인 클록 6과, 30ns와 40ns 사이에서 고레벨을 유지하며 주기가 40ns인 클록 7을 NOR 연산하면, tHPC=20ns, tCP=10ns인 CAS/ 펄스신호를 만들 수 있다.
이렇게 클록변조된 CAS/ 신호에 의해 동작하는 EDO DRAM의 페이지-페이지 읽기 사이클에서는 EDO 동작 타이밍 tHPC=20ns의 2배가 되도록 검사장치의 레이트를 40ns로 적용한다. EDO 모드에서는 데이터 출력이 CAS/ 클록에 의해 제어되므로, CAS/를 검사 1주기(40ns)당 2번 토글링시켜 데이터 출력이 20ns마다 제어되게 한다. 유효 열 번지신호(valid Y)에 의해 유도되는 유효 데이터 출력을 기준으로 tHPC, tCP, tCPA, tDOH등을 측정하여 소자의 AC 특성을 검사하며, 무효 열 번지(invalid Y)에 의해 유도되는 무효 데이터 출력은 DRAM소자 내부적으로만 제어되게 한다. 무효 데이터 출력을 기준으로 한 AC 특성검사가 없더라도 tCP=10ns의 구현이 가능하고 또한 다음 검사주기에서 CAS/ 프리챠지에 의해 유효 데이터 출력이 어떤 영향을 받는지 알 수 있다.
페이지-페이지 쓰기 사이클에서는 WE/ (Write Enable) 클록을 유효 열 번지신호에 인에이블시켜 유효 데이터가 소자에 인가되도록 하여 tHPC는 물론 관련된 EDO AC 파라미터를 구현할 수 있다.
한편, 기존에 행 번지와 열 번지신호로 사용되던 클록 6과 클록 7을 CAS/ 변조에 사용함에 따라 번지신호 클록을 새로 지정하여야 한다. 이를 위하여 도2에 도시한 것처럼 기존에 CAS/ 클록으로 사용되던 클록 2와 멀티 모드(multi mode)를 이용하여 행 번지신호와 열 번지신호의 클록을 구성한다.
도2는 본 발명에 따른 번지신호 변조를 구현하기 위한 타이밍도이다. 멀티 모드에 이용되는 멀티 신호는 검사장치의 범용클록과는 다른 신호로서, 검사장치에서 공급하는 번지신호가 열 번지신호로서 인식되게 하는 일종의 펄스신호이다. EDO DRAM은 앞에서 설명한 것처럼 하나의 행번지에 의해 정해지는 페이지 단위로 동작이 이루어지는데, 하나의 페이지는 페이지-인, 페이지-페이지, 페이지-아웃 사이클로 구성된다. 페이지-인 사이클은 RAS/와 CAS/가 모두 저레벨(활성레벨)로 바뀌고 하나의 페이지가 시작되는 사이클이며, 이와는 반대로 RAS/와 CAS/가 모두 고레벨(프리챠지 레벨)로 바뀌는 페이지-아웃 사이클은 하나의 페이지가 끝나는 구간이다. 페이지-인과 페이지-아웃 사이클 사이에 있는 페이지-페이지 사이클에서는 RAS/가 저레벨을 계속 유지하고 있고, CAS/만 일정한 주기로 토글링한다.
따라서, EDO 혼합 검사항목의 페이지-인 사이클에서는 번지 형식(address foramt)이 X-Y이고, 페이지-페이지 사이클에서는 Y-이다. 여기서 는 무효 번지신호를 의미한다. 멀티 신호와 클록 2를 조합하면, 멀티 신호를 중심으로 X-Y 번지 형식을 구성할 수 있다. 따라서 페이지-인 모드에서는 멀티 신호를 33ns로 적용하여 X-Y 번지를 구성하며, 페이지-페이지 모드에서는 멀티 신호를 0ns로 적용하여 Y 번지만 인가되도록 조정할 수 있다.
도3은 EDO 혼합 검사항목을 구현하기 위한 타이밍도이다. 여기서, 와 는 각각 무효 번지와 무효 데이터를 나타낸다. RAS/와 CAS/가 모두 저레벨로 바뀌는 페이지-인 사이클에서는 번지형식을 X-Y로 하기 위해 멀티신호를 33ns로 적용한다. 페이지-인 사이클에서는 CAS/가 토글링되지 않으므로 CAS/ 클록변조는 하지 않는다. WE/가 고레벨상태이고 OE/가 활성상태인 저레벨이므로 유효 데이터가 번지신호에 의해 지정된 메모리 셀로부터 출력된다. RAS/가 저레벨로 바뀐 순간에서부터 유효 데이터가 나오는 순간까지의 시간이 tRAC(Access time from RAS/)이고, CAS/가 저레벨로 바뀐 순간에서부터 유효 데이터가 나오는 순간까지의 시간이 tCAC(Access time from CAS/)이며, 유효 열번지에서부터 유효 데이터가 나오는 순간까지의 시간이 tAA(Acdess time from Y address)이다.
페이지-페이지 사이클에서는 RAS/가 활성상태를 유지하고 있고, CAS/가 토글링된다. 이때 tHPC=20ns 및 tCP=10ns를 구현하기 위하여 CAS/ 클록변조를 하고, 번지형식을 Y-로 하기 위하여 멀티 신호를 0ns로 적용한다. 열번지 유지시간이 지나고 CAS/가 프리챠지된 다음에도 CAS/는 다시 저레벨로 떨어지지만, 이 순간에서 인식된 데이터는 무시(don't care)한다.
페이지-아웃 사이클에서도 CAS/가 토글링되며, tHPC=20ns 및 tCP=10ns를 구현하기 위하여 CAS/ 클록변조를 하고, 번지형식을 Y-로 하기 위하여 멀티 신호를 0ns로 적용한다.
이렇게 클록변조를 사용하면, 최대 속도 30ns인 검사장치를 사용하여 동작속도가 tHPC,=20ns tCP=10ns인 EDO 메모리 소자를 검사할 수 있다.
아래의 표1은 최대 주파수가 EDO 소자의 동작 속도보다 더 큰 검사장치를 사용하여 실제 불량으로 판정난 소자를 M9600 검사장치를 사용하고 본 발명을 적용하여 검사한 결과를 나타낸다.
표 1
실제 불량수 M9600 검사결과
속도 불량수 tRP마진 불량수 EDO tDOH불량수
74개 20 46 8
이 결과는 ADVAN사에서 제조한 최대 주파수가 66MHz인 X-9062 검사장치를 이용하여 불량으로 판정된 3003개의 메모리 소자 중에서 EDO 동작과 관련된 불량소자 74개를 대상으로 M9600 검사장치에서 본 발명에 따른 클록 변조를 적용하였다. 검사결과 속도불량이 20개, CBR(CAS/ Before RAS/) 타이밍 tRP(RAS/ precharge time) 마진(margin) 불량이 46개, EDO tDOH불량이 8개로 실제 불량 74개를 모두 검출할 수 있었다.
이상 설명한 바와 같이, 본 발명에 따르면 검사장치의 최대 주파수로 인한 한계를 극복하여 고속의 메모리 소자를 저속의 검사장치로 검사할 수 있으므로, 검사공정에 필요한 설비투자를 대폭 줄일 수 있고 검사시간을 단축하는 것이 가능하여 생산성이 향상된다.

Claims (9)

  1. 최대 주파수를 갖는 복수의 범용 클록신호를 발생하는 검사장치를 사용하여, 상기 최대 주파수보다 더 빠른 동작 사이클을 갖는 반도체 메모리 소자를 검사하는 검사방법에 있어서, 상기 복수의 범용 클록신호 중 제1 범용 클록신호와 제2 범용 클록신호를 변조하여 상기 동작 사이클과 같거나 더 빠른 변조 클록신호를 생성하는 단계와, 상기 변조 클록신호를 반도체 메모리 소자의 특정 제어신호로 입력하는 단계와, 복수의 검사항목에 따라 상기 반도체 메모리 소자의 전기적 특성을 검사하는 단계를 포함하는 것을 특징으로 하는 검사방법.
  2. 최대 주파수를 갖는 복수의 범용 클록신호를 발생하는 검사장치를 사용하여, EDO 동작모드를 가지며 EDO 동작모드에서는 상기 최대 주파수보다 더 빠른 동작 사이클을 갖는 반도체 메모리 소자를 검사하는 검사방법에 있어서, 상기 복수의 범용 클록신호 중 제1 범용 클록신호와 제2 범용 클록신호를 변조하여 상기 동작 사이클과 같거나 더 빠른 변조 클록신호를 생성하는 단계와, 상기 변조 클록신호를 반도체 메모리 소자의 열(column) 번지와 관련된 동작을 제어하는 CAS/ 신호로 입력하고, 상기 복수의 범용 클록신호 중 제3 범용 클록신호를 반도체 메모리 소자의 행(row) 번지와 관련된 동작을 제어하는 RAS/ 신호로 입력하는 단계와, 복수의 검사항목에 따라 상기 반도체 메모리 소자의 전기적 특성을 검사하는 단계를 포함하는 것을 특징으로 하는 검사방법.
  3. 제2 항에 있어서, 상기 검사장치는 공급되는 번지신호가 열 번지신호로 인식되게 하는 멀티 펄스신호를 제공하며, 상기 복수의 범용 클록신호 중 제4 범용 클록신호와 상기 멀티 펄스신호를 조합하여 행 번지신호와 열 번지신호를 상기 메모리 소자에 공급하는 것을 특징으로 하는 검사방법.
  4. 제3 항에 있어서, 상기 반도체 메모리 소자는 RAS/와 CAS/가 활성상태로 전이하는 페이지-인 사이클과 RAS/가 활성상태를 유지하고 CAS/가 토글링(toggling)하는 페이지-페이지 사이클 및 RAS/와 CAS/가 불활성상태로 전이하는 페이지-아웃 사이클로 구성되는 페이지 단위로 동작하며, 상기 페이지-인 사이클에서는 상기 제4 범용 클록신호와 상기 멀티 펄스신호를 조합하여 메모리 소자에 공급되는 번지신호가 행번지-열번지 형식을 갖는 것을 특징으로 하는 검사방법.
  5. 제3 항에 있어서, 상기 반도체 메모리 소자는 RAS/와 CAS/가 활성상태로 전이하는 페이지-인 사이클과 RAS/가 활성상태를 유지하고 CAS/가 토글링(toggling)하는 페이지-페이지 사이클 및 RAS/와 CAS/가 불활성상태로 전이하는 페이지-아웃 사이클로 구성되는 페이지 단위로 동작하며, 상기 페이지-페이지 사이클과 페이지-아웃 사이클에서는 상기 제4 범용 클록신호와 상기 멀티 펄스신호를 조합하여 메모리 소자에 공급되는 번지신호가 열번지 형식을 갖는 것을 특징으로 하는 검사방법.
  6. 제2 항에 있어서, 상기 제1 범용 클록신호와 제2 범용 클록신호를 변조하는 단계는 제1 및 제2 범용 클록신호를 NOR 연산하는 단계인 것을 특징으로 하는 검사방법.
  7. 제2 항에 있어서, 상기 복수의 검사항목은 tDOH(output data hold time), tHPC(hyper page cycle time), tCP(CAS/ precharge time), tCPA(access time from CAS/ precharge)을 포함하는 것을 특징으로 하는 검사방법.
  8. 제2 항에 있어서, 상기 반도체 메모리 소자는 RAS/와 CAS/가 활성상태로 전이하는 페이지-인 사이클과 RAS/가 활성상태를 유지하고 CAS/가 토글링(toggling)하는 페이지-페이지 사이클 및 RAS/와 CAS/가 불활성상태로 전이하는 페이지-아웃 사이클로 구성되는 페이지 단위로 동작하며, 상기 메모리 소자의 읽기 동작과 쓰기 동작은 상기 복수의 범용 클록신호에 의해 공급되는 WE/와 OE/에 의해 제어되는 것을 특징으로 하는 검사방법.
  9. 제8 항에 있어서, 상기 메모리 소자가 페이지-페이지 읽기 사이클일 때 CAS/의 첫 번째 활성상태에 의해 나타나는 유효 데이터 출력을 기준으로 메모리 소자의 전기적 특성을 검사하는 것을 특징으로 하는 검사방법.
KR1019970029708A 1997-06-30 1997-06-30 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법 KR100216313B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019970029708A KR100216313B1 (ko) 1997-06-30 1997-06-30 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법
TW086113603A TW393579B (en) 1997-06-30 1997-09-19 Test method for high speed memory devices by using a clock modulation technique
CN97116553A CN1133171C (zh) 1997-06-30 1997-09-19 利用时钟调制技术测试高速存储器件的方法
JP26355297A JP3708305B2 (ja) 1997-06-30 1997-09-29 クロック変調技術を用いた高速メモリ素子の検査方法
US09/062,718 US6199185B1 (en) 1997-06-30 1998-04-20 Test method for high speed semiconductor devices using a clock modulation technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029708A KR100216313B1 (ko) 1997-06-30 1997-06-30 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법

Publications (2)

Publication Number Publication Date
KR19990005510A KR19990005510A (ko) 1999-01-25
KR100216313B1 true KR100216313B1 (ko) 1999-08-16

Family

ID=19512665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029708A KR100216313B1 (ko) 1997-06-30 1997-06-30 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법

Country Status (5)

Country Link
US (1) US6199185B1 (ko)
JP (1) JP3708305B2 (ko)
KR (1) KR100216313B1 (ko)
CN (1) CN1133171C (ko)
TW (1) TW393579B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496787B1 (ko) * 1997-08-08 2005-09-12 삼성전자주식회사 고속반도체메모리장치의억세스시간을줄이기위한제어방법및컨트롤라
JP2002063069A (ja) * 2000-08-21 2002-02-28 Hitachi Ltd メモリ制御装置、データ処理システム及び半導体装置
US6775191B1 (en) * 2002-10-22 2004-08-10 Silicon Magnetic Systems Memory circuit with selective address path
KR100557948B1 (ko) * 2003-06-20 2006-03-10 주식회사 하이닉스반도체 메모리 장치의 테스트 방법
US7114092B2 (en) * 2003-10-06 2006-09-26 Adlink Technology Inc. Method of supplying a required clock frequency by a clock generator module through interface communication with a mainboard
US7240266B2 (en) 2005-02-18 2007-07-03 International Business Machines Corporation Clock control circuit for test that facilitates an at speed structural test
KR100735920B1 (ko) * 2005-12-28 2007-07-06 삼성전자주식회사 디바이스 테스트 장치 및 방법과, 그 인터페이스 장치
US7385872B2 (en) 2006-10-17 2008-06-10 Qimonda North America Corp. Method and apparatus for increasing clock frequency and data rate for semiconductor devices
KR100834398B1 (ko) * 2007-01-10 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
KR100892637B1 (ko) * 2007-04-13 2009-04-09 주식회사 하이닉스반도체 클럭 분배 회로 및 이를 이용한 인터페이스 장치
KR101548176B1 (ko) * 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
CN101894584B (zh) * 2010-06-12 2013-01-16 苏州国芯科技有限公司 一种动态随机存储器读写模式信号时序参数的实现方法
US10248520B2 (en) 2015-09-25 2019-04-02 Oracle International Corporation High speed functional test vectors in low power test conditions of a digital integrated circuit
CN117095736A (zh) * 2022-05-12 2023-11-21 长鑫存储技术有限公司 存储器的测试方法及测试装置、电子设备和可读存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610864A (en) * 1994-12-23 1997-03-11 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
US5933379A (en) * 1996-11-18 1999-08-03 Samsung Electronics, Co., Ltd. Method and circuit for testing a semiconductor memory device operating at high frequency
US5805611A (en) * 1996-12-26 1998-09-08 Stmicroelectronics, Inc. Method and apparatus for testing high-frequency integrated circuits using a lower-frequency tester

Also Published As

Publication number Publication date
JP3708305B2 (ja) 2005-10-19
KR19990005510A (ko) 1999-01-25
TW393579B (en) 2000-06-11
JPH1125692A (ja) 1999-01-29
US6199185B1 (en) 2001-03-06
CN1204125A (zh) 1999-01-06
CN1133171C (zh) 2003-12-31

Similar Documents

Publication Publication Date Title
KR100216313B1 (ko) 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법
US4965799A (en) Method and apparatus for testing integrated circuit memories
US5912901A (en) Method and built-in self-test apparatus for testing an integrated circuit which capture failure information for a selected failure
US7362634B2 (en) Built-in system and method for testing integrated circuit timing parameters
US5959915A (en) Test method of integrated circuit devices by using a dual edge clock technique
US6226764B1 (en) Integrated circuit memory devices including internal stress voltage generating circuits and methods for built-in self test (BIST)
US6744272B2 (en) Test circuit
WO2002080184A2 (en) On-chip circuits for high speed memory testing with a slow memory tester
JPH10144095A (ja) 半導体メモリ試験装置用不良解析メモリ
KR100245929B1 (ko) 클록 사용 제한조건이 설정된 고속 메모리 소자 검사방법
KR100214466B1 (ko) 반도체 메모리의 셀프 번인회로
US20030126524A1 (en) Semiconductor storage unit
US6374376B1 (en) Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
JP3404488B2 (ja) 半導体記憶装置とその試験方法
JP2000090693A (ja) メモリ試験装置
KR100336907B1 (ko) 메모리 시험장치
JPH05281292A (ja) Ａｄ回路を使用するｉｃテスタ
JPH09152470A (ja) 高速データ取り込み装置及びｉｃ試験装置
KR20000060189A (ko) 반도체 메모리 장치의 병렬 테스트 시스템
KR200280380Y1 (ko) 메모리테스트장치
JPH0688859A (ja) 半導体試験装置用波形発生装置
KR19990006169A (ko) 메모리 셀의 번-인 테스트 방법
JPH0658983A (ja) スイッチング特性テストシステム
JPH1083697A (ja) Ｉｃ試験装置の試験信号発生装置
JPH07151823A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090514

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee