JPH0658983A

JPH0658983A - スイッチング特性テストシステム

Info

Publication number: JPH0658983A
Application number: JP4236551A
Authority: JP
Inventors: Teruo Isobe; 輝雄磯部; Eiichi Hasegawa; 栄一長谷川; Atsushi Kominami; 篤史小南; Ichiro Kimura; 一郎木村; Shoichiro Harada; 昇一郎原田
Original assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Computer Engineering Co Ltd
Priority date: 1992-08-12
Filing date: 1992-08-12
Publication date: 1994-03-04

Abstract

(57)【要約】【目的】本発明の目的は、スイッチングテストの精度
の向上を図ることにある。【構成】テストする各種条件を格納するテスト条件情
報格納部１を設け、格納された条件で、タイミング、レ
ベルの調整をアジャスト量測定部２で行い、その結果を
アジャストデータ格納部３に格納し、その格納データを
利用してテスト実行データを作成し、それを所定のピン
に情報として与える方式をとることにより、測定に使用
されるタイミングやテストレートにおけるタイミング発
生のリニアリティ誤差修正や、信号間干渉の影響の補正
や、使用する信号レベルに対するタイミングの補正を可
能とし、スイッチング特性テストの精度向上を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、本発明は半導体集積回
路のスイッチング特性テスト技術に関し、例えば多ピン
型高集積度ＬＳＩのスイッチング特性テストを行うため
のＬＳＩテスタに適用して有効な技術に関する。

【０００２】

【従来の技術】半導体集積回路のＡＣ特性テストでは、
入出力端子間の信号伝搬遅延時間、出力波形の遷移時
間、セットアップ時間、ホールド時間、最小クロックパ
ルス幅、最大クロック周波数等が測定される。伝搬遅延
時間を測定するには、特定の入力端子に与えられた信号
の変化が出力端子まで伝搬するように他の入力端子の状
態が設定される。時間測定は、基本的にはサンプリング
オシロスコープによる波形観測で行うことができるが、
測定に時間がかかってしまう。ＬＳＩテスト装置を用い
て時間測定を行う場合には、一般に機能テストにおい
て、パス／フェイル判定するためのタイミング信号順次
時間的に移動させて、時間を測定すべき規定電圧レベル
前後におけるパス／フェイルを判定するようにテストプ
ログラムを作成する。

【０００３】ところで、多ピン型ＬＳＩにおけるスイッ
チング特性テストにおいては、ある単一条件におけるピ
ン間のスキュー特性（ばらつき特性）を事前に測定して
おき、その結果をテスト実行時に読出し、テスタのタイ
ミングスキュー調整部で信号駆動系や信号検出系を調整
することによりピン間スキューを小さくした状態で、テ
スト信号をＬＳＩに供給して、その場合に当該ＬＳＩか
ら出力される信号を検出するようにしていた。

【０００４】尚、スイッチング特性テスト方式について
記載された文献の例としては、「１９８４ＰＰ１４６
〜１４９Ｐｒｏｃ．ＦＴＣＳ−１４：Ａｄｅｌａ
ｙＴｅｓｔＧｅｎｅｒａｔｏｒｆｏｒＬｏｇｉｃ
ＬＳＩ（Ｔ．Ｈａｙａｓｈｉ）」がある。

【０００５】

【発明が解決しようとする課題】しかし、集積度が高
く、多数のピンを有すると共に、高速動作可能なＬＳＩ
の場合には、高精度測定を行うために信号駆動系要求さ
れる信号波形波形、タイミング、テストサイクル等の条
件が多種にわたるため、従来の単一条件のスキュー特性
だけでは、そのようなＬＳＩを精度良くテストするのが
困難になる。

【０００６】本発明の目的は、スイッチング特性テスト
の精度の向上を図ることにある。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、被測定素子の複数種類のテスト
条件情報を格納するためのテスト条件情報格納手段と、
上記テスト条件情報のアジャスト量を測定するためのア
ジャスト量測定手段と、アジャストデータ及びテスト条
件情報を組合せてテスト実行データを作成するためのテ
スト実行データ作成手段とを設けてスイッチング特性テ
ストシステムを構成するものである。このとき、上記ア
ジャスト量測定手段は、テストのために使用する条件で
のみ、タイミング、及び信号レベルを調整するためのデ
ータを得るように構成することができる。また、アジャ
ストデータを取得する際にそれの属性の認識を可能とす
るための情報をテスト条件情報に付加するシステム制御
手段を含めることができる。

【００１０】

【作用】上記した手段によれば、上記アジャスト量測定
手段は、テスト条件情報群のアジャスト量を測定し、上
記テスト実行データ作成手段は、得られたアジャストデ
ータ及びテスト条件情報を組合せて、被測定素子のスイ
ッチング特性テストのためのテスト実行データを作成す
る。このことが、各テスト条件に応じたスキュー調整を
可能とし、スイッチング特性テストの精度向上を達成す
る。

【００１１】

【実施例】図１には本発明の一実施例であるＬＳＩテス
タが示される。

【００１２】図１に示されるＬＳＩテスタは、特に制限
されないが、被測定素子としての多ピンＬＳＩ（半導体
集積回路）のスイッチング特性をテストするための専用
装置とされる。

【００１３】１はテスト条件格納部であり、このテスト
条件格納部１には、被測定素子８のスイッチング特性テ
ストのためのテスト条件が格納される。テスト条件に
は、特に制限されないが、テストレート、ピン情報が含
まれ、それらがテスト条件毎にグループ化されて格納さ
れる。上記ピン情報には、ピン番号、信号レベル、タイ
ミングデータが含まれ、このタイミングデータには、信
号波形種、セットアップ時間、ホールド時間、ストロー
ブ時間等が含まれる。また、上記グループ化では、特に
制限されないが、テスト条件番号１，２・・・のよう
に、テスト条件毎に識別情報が付され、そのような識別
番号によってテスト条件の識別が可能とされる。このテ
スト条件情報格納部１は、システム制御部９の制御下に
あり、この制御部９の制御により、所望のテスト条件の
書込み／読出しが可能とされる。また、上記識別情報の
付与は、このシステム制御部９によって行われる。テス
ト条件格納部１の後段にはアジャスト量測定部２が配置
され、このアジャスト量測定部２に、上記テスト条件情
報格納部１からのテスト条件が転送されるようになって
いる。

【００１４】アジャスト量測定部２は、上記テスト条件
毎にそれの補正量を測定する機能を有する。補正対象
は、特に制限されないが、テストレート、タイミング、
信号レベル等とされる。補正量測定は、テストのために
使用する条件でのみ、信号タイミング及び信号レベルを
調整すれば十分であるから、後述する信号発生／検出／
判定回路７に作用して、被測定素子８から得られた信号
に基づいて行われる。そしてこのアジャスト量測定結果
は、後段のアジャストデータ格納部３に格納されるよう
になっている。

【００１５】アジャストデータ格納部３では、上記アジ
ャスト量測定部２で測定されたアジャスト量データを、
各テスト条件毎に、且つ、使用ピンに対応させて格納す
る。例えば補正データは、ピン毎のセットアップ時間補
正値、ホールド時間補正値、レベル（ハイ，ロー）補正
とされ、それらがテスト条件毎にアジャストデータ格納
部３に格納される。そのようなアジャスト量データは、
後段のテスト実行データ作成部５に伝達可能とされる。

【００１６】４はアジャスト不要データ格納部であり、
このアジャスト不要データ格納部４には、補正不要とさ
れるデータが格納される。補正不要とされるデータに
は、特に制限されないが、被測定素子８の入力電流テス
トや出力電圧テストなどの直流特性テストにおけるパタ
ーンデータや印加電圧値、判定値、及び電源電圧デー
タ、機能テスト用テストパターン等が含まれる。

【００１７】５はテスト実行データ作成部であり、この
テスト実行データ作成部５は、上記テスト条件情報、ア
ジャストデータ、アジャスト不要データを組合せて、被
測定素子８を測定するためのテスト実行データを作成す
る機能を有する。ここで作成されたデータは、後段のテ
スト事項データ格納部６に格納される。例えば、被測定
素子８を交換する毎に最初からテストのためのデータ処
理を行っていたのでは、そのために要する時間が膨大な
ものとなり、テスト効率が非常に悪くなる。そのため、
本実施例では上記テスト実行データ作成部５で作成され
たテスト実行データをテスト実行データ作成部６へ格納
することにより、そのようなデータを被測定素子８に応
じて何度でも使用可能とすることにより、テスト効率の
向上を図っている。

【００１８】７は信号発生／検出／判定部であり、この
信号発生／検出／判定部７は、上記テスト実行データ格
納部６内のデータを使用して被測定素子８のスイッチン
グ特性テストのために当該素子７に与えるためのテスト
信号を生成する機能、また、そのようなテスト信号を被
測定素子８に与えた場合に、当該素子８から得られる信
号を検出する機能、及び検出された信号が規定値に合致
するか否かを判定するための判定機能とを有する。

【００１９】９はシステム制御部であり、このシステム
制御部９は、上記各機能ブロックの動作制御を司るブロ
ックであり、特に制限されないが、マイクロコンピュー
タを含んで構成されている。特にこのシステム制御部９
では、アジャストデータを取得する際にそれの属性の認
識を可能とするための情報をテスト条件情報に付加する
機能を有する。

【００２０】１０は情報格納補助記憶部であり、この情
報格納補助記憶部１０は、上記テスト実行データ格納部
６の補助的な機能を有し、大容量を有する割りには比較
的価格の低い磁気記憶装置等が適用される。この記憶情
報はシステム制御部９の制御により必要に応じて各情報
若しくはデータ格納部に転送される。上記テスト実行デ
ータ格納部６には、テストの高速性を図るために高速ア
クセス可能な記憶装置を適用するのが望ましいが、一般
に高速アクセス可能な記憶装置で大容量のものは高価に
なってしまう。そこで、テスト実行データ格納部６に
は、記憶容量を若干犠牲にし、比較的小容量で高速アク
セス可能な記憶装置を適用し、それの記憶容量を補う意
味で比較的安価な情報格納補助記憶部１０が設けられ
る。つまり、テスト実行データ格納部６には数品種分の
テスト実行データが格納され、その他の多くの品種デー
タは、比較的コストの低い磁気ディスク等の情報格納補
助記憶部１０に格納される。そして、この記憶部１０の
記憶内容を必要に応じてテスト実行データ格納部６へ転
送するようにする。このようにすれば、比較的安価なシ
ステムの割には高速性を有するテストシステムの構築が
可能となる。

【００２１】図２には本実施例においてテスト実行デー
タが未だ存在しない場合のスイッチング特性テスト処理
の流れが示される。

【００２２】情報格納補助記憶部１０からテスト条件情
報がテスト条件情報格納部１に転送され（ステップ２
１）、また、アジャスト不要データがアジャスト不要デ
ータ格納部４に転送されると（ステップ２２）、テスト
条件情報格納部１に転送されたテスト条件情報に基づい
てアジャスト量測定部２においてアジャスト量が測定さ
れ（ステップ２２）、その測定結果がアジャストデータ
格納部３に格納される（ステップ２３）。次に、テスト
条件情報、アジャストデータ、及びアジャスト不要デー
タがテスト実行データ作成部５で処理され、被測定素子
８を測定するためのテスト実行データが作成される（ス
テップ２４）。作成されたテスト実行データがテスト実
行データ格納部６に格納される（ステップ２５）。この
テスト実行データ格納部６に格納されたデータは信号／
検出／測定部７に伝達され、そのデータに基づいて信号
／検出／測定部７において、先ずテスト条件の信号が発
生され（ステップ２６）、それが被測定素子８に入力さ
れ、それによって当該被測定素子８から発生された信号
が検出され（ステップ２７）、さらに、そのようにして
検出された信号が規定値と一致若しくはそれの許容範囲
に入っているか否かが判定される（ステップ２８）。次
に、測定対象とされる全ての被測定素子８について上記
の判定を終了したか否かの判別が行われ（ステップ２
９）、この判別において、まだ終了していないと判断さ
れた場合には、次の被測定素子のテストについて上記ス
テップ２６のテスト条件信号発生に移行され、信号検
出、判定が行われる。また、上記ステップ２９の判別に
おいて、測定対象とされる全ての被測定素子８について
上記の判定を終了した、と判断された場合には、システ
ム制御部９の制御により、テスト実行データ格納部６の
記憶情報が情報格納補助記憶部１０に転送され、そこに
格納される（ステップ３０）。

【００２３】図３にはテスト実行データが、情報格納補
助記憶部１０に格納されている場合についてのスイッチ
ング特性テスト処理の流れが示される。

【００２４】被測定素子８のテストのためのテスト実行
データが、情報格納補助記憶部１０に既に格納されてい
る場合には、システム制御部９の制御により当該実行デ
ータがテスト実行データ格納部６に転送され（ステップ
３１）、そのデータに基づいて信号／検出／測定部７で
は、先ずテスト条件の信号が発生され（ステップ３
２）、それが被測定素子８に入力され、それによって当
該被測定素子８から発生された信号が検出され（ステッ
プ３３）、さらに、そのようにして検出された信号が規
定値と一致若しくはそれの許容範囲に入っているか否か
が判定される（ステップ３４）。次に、測定対象とされ
る全ての被測定素子８について上記の判定を終了したか
否かの判別が行われ（ステップ３５）、この判別におい
て、未だ終了していないと判断された場合には、次の被
測定素子のテストについて上記ステップ３２のテスト条
件信号発生に移行され、信号検出、判定が行われる。上
記ステップ３５の判別において、測定対象とされる全て
の被測定素子８について上記の判定を終了した、と判断
された場合には、テスト実行データが既に情報格納補助
記憶部１０に格納されているから、テスト実行データ格
納部６の記憶情報が情報格納補助記憶部１０に転送され
ることなく、本テストが終了される。

【００２５】上記実施例によれば以下の作用効果が得ら
れる。

【００２６】（１）テストする各種条件を格納するテス
ト条件情報格納部１を設け、格納された条件で、タイミ
ング、レベルの調整をアジャスト量測定部２で行い、そ
の結果をアジャストデータ格納部３に格納し、その格納
データを利用してテスト実行データを作成し、テスト実
行時に、テスト実行データを読出し、それを所定のピン
に情報として与える方式をとることにより、テスト条件
に応じたスキュー調整が可能となり、つまり、測定に使
用される信号タイミングやテストレートにおけるタイミ
ング発生のリニアリティ誤差修正や、信号間干渉の影響
の補正が可能となり、また、使用する信号レベルに対す
るタイミングの補正も可能となるため、高精度のスイッ
チング特性テストを実施することができる。そしてテス
トに使用する条件でのみ、タイミング、及び信号レベル
をアジャストするため、従来方式において使用された特
定タイミングポイントにおける信号波形フォーマット
種、クロック種、コンパレータ種の各種データと比べ
て、スイッチング特性テストに要するデータ量を少なく
することができるので、データ記憶手段の記憶容量の有
効利用が図れるし、アジャストデータを取得するための
時間も短くて済む。

【００２７】（２）各品種毎の各テスト条件情報（テス
トで使用される入力信号電圧レベル、入力信号タイミン
グデータ、使用される出力ピンの出力信号比較レベル、
出力信号タイミング、当該テストのテストレート等）を
テスト条件格納部１に格納し、各テスト条件毎の信号レ
ベル、タイミングと等のアジャストデータをアジャスト
データ格納部３に格納し、テスト実行時毎に、又は第１
サンプルテスト時にアジャストデータ格納部３からデー
タを読出してテスト実行データを作成し、それをテスト
実行データ格納部６に格納しながらテストを実行する。
第２サンプルからは、テスト実行データ格納部６からテ
ストデータを読出しながら一連のテストを実行すること
ができるので、スイッチング特性テストを効率良く行う
ことができる。

【００２８】（３）テスト実行データ格納部６には、記
憶容量を若干犠牲にして高速アクセス可能な記憶装置を
適用し、それを補う意味で情報格納補助記憶部１０を設
け、テスト実行データ格納部６には数品種分のテスト実
行データを格納するようにし、その他の品種データはコ
ストの低い情報格納補助記憶部１０に格納し、この情報
格納補助記憶部１０の記憶内容を必要に応じて転送する
ようにする。それにより、比較的安価なシステムの割に
は高速性を有するテストシステムを構築することができ
る。

【００２９】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３０】例えば、一連のテスト条件のなかには、電
源電圧のみが異なるが、信号条件（使用ピン、信号波形
種、信号レベル、タイミング、テストレート）が同一の
場合も存在するので、アジャストデータを取得する際に
信号条件の一致検索が容易にできるように、それの属性
の認識を可能とするための情報をデータに付加し、さら
にテスト条件とアジャストデータ群とのリンケージを取
るためのデータを付加することは、有効である。そのよ
うにすることで、アジャストデータ取得のために要する
時間を大幅に短縮することができる。また、以前に使用
したテスト実行データが、今回のスイッチング特性テス
トに使用できるか否かをチェックして、そのチェックに
より、当該テスト実行データが、ある精度範囲に入るよ
うであれば、それを使用して、スイッチング特性テスト
を行うように構成することができる。

【００３１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＬＳＩ
テスタに適用した場合について説明したが、本発明はそ
れに限定されるものではなく、各種テスト装置、検査装
置、さらには各種測定装置に広く適用することができ
る。

【００３２】本発明は、少なくとも被測定素子のテスト
を行うことを条件に適用することができる。

【００３３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３４】すなわち、被測定素子のテスト条件情報群
を格納するためのテスト条件情報格納手段と、テスト条
件情報群のアジャスト量を測定するためのアジャスト量
測定手段と、測定されたアジャストデータ及びテスト条
件情報を組合せてテスト実行データを作成するためのテ
スト実行データ作成手段とを設けてスイッチング特性テ
ストシステムを構成することにより、テスト条件情報群
のアジャスト量を測定し、得られたアジャストデータ及
びテスト条件情報を組合せて、被測定素子のスイッチン
グ特性テストのためのテスト実行データを作成し、それ
に基づい被測定素子のスイッチング特性テストを行うこ
とができ、それにより、各テスト条件に応じたスキュー
調整が可能とされるので、被測定素子のスイッチング特
性テストの精度向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるＬＳＩテスタの構成ブ
ロック図である。

【図２】上記ＬＳＩテスタによるテスト動作のフローチ
ャートである。

【図３】上記ＬＳＩテスタによるテスト動作のフローチ
ャートである。

【符号の説明】

１テスト条件情報格納部２アジャスト量測定部３アジャストデータ格納部４アジャスト不要データ格納部５テスト実行データ作成部６テスト実行データ格納部７信号発生／検出／判定部８被測定素子９システム制御部１０情報格納補助記憶部

───────────────────────────────────────────────────── フロントページの続き (72)発明者長谷川栄一神奈川県秦野市堀山下１番地日立コンピュータエンジニアリング株式会社内 (72)発明者小南篤史神奈川県秦野市堀山下１番地日立コンピュータエンジニアリング株式会社内 (72)発明者木村一郎東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者原田昇一郎東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内

Claims

【特許請求の範囲】

【請求項１】被測定素子にテスト用信号を与え、当該
素子から出力される信号を検出して判定することによ
り、当該素子のスイッチング特性テストを可能とするス
イッチング特性テストシステムにおいて、被測定素子の
テストのための複数種類のテスト条件情報を格納するた
めのテスト条件情報格納手段と、上記テスト条件情報の
アジャスト量を測定するためのアジャスト量測定手段
と、測定されたアジャストデータ及びテスト条件情報を
組合せてテスト実行データを作成するためのテスト実行
データ作成手段と、作成されたテスト実行データに基づ
いて上記被測定素子のスイッチング特性テストを行うこ
とを特徴とするスイッチング特性テストシステム。
【請求項２】上記アジャスト量測定手段は、テストの
ために使用する条件でのみ、タイミング、及び信号レベ
ルを調整するためのデータを得る請求項１記載のスイッ
チング特性テストシステム。
【請求項３】アジャストデータを取得する際にそれの
属性の認識を可能とするための情報をテスト条件情報に
付加するシステム制御手段を含む請求項１又は２記載の
スイッチング特性テストシステム。
【請求項４】上記テスト実行データを格納するための
テスト実行データ格納手段と、この格納手段よりも記憶
容量の大きな補助記憶手段とを設け、この補助記憶手段
の記憶情報を必要に応じて上記テスト実行データ格納手
段へ転送するようにした請求項１，２又は３記載のスイ
ッチング特性テストシステム。