JP4368614B2 - マルチチップシステム - Google Patents
マルチチップシステム Download PDFInfo
- Publication number
- JP4368614B2 JP4368614B2 JP2003143235A JP2003143235A JP4368614B2 JP 4368614 B2 JP4368614 B2 JP 4368614B2 JP 2003143235 A JP2003143235 A JP 2003143235A JP 2003143235 A JP2003143235 A JP 2003143235A JP 4368614 B2 JP4368614 B2 JP 4368614B2
- Authority
- JP
- Japan
- Prior art keywords
- burst
- address
- internal
- read
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Memory System (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は半導体集積回路装置に関するものであり、さらに具体的には、連続のバースト読み出し動作モードを支援する半導体メモリ装置およびマルチチップシステムに関するものである。
【０００２】
【従来の技術】
現在、多くの半導体メモリ装置 (例えば、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなど)が、バースト読み出し動作モードを支援している。バースト読み出し動作とは、外部から提供されるクロック信号に同期されて、与えられたスタートアドレスからデータが順次に読み出されることを意味する。バースト読み出し動作モードにおいて、スタートアドレスがメモリ装置に与えられた後、一番目のデータが、メモリ装置から出力されるまでは一定の時間がかかり、このような遅延時間に相応するクロック数を一般的に "レイタンシー" (latency) (または、待機時間)という。そのようなレイタンシー間に、感知増幅回路はメモリセルからデータを感知し、感知されたデータはレジスタに一時的に貯蔵される。以後、そのように貯蔵されたデータは、クロック信号の上昇または下降エッジに同期されて出力バッファ回路を通じて外部に出力される。
【０００３】
外部からアドレスが与えられる度に、与えられたアドレスに対応するデータが出力される非同期またはランダムアクセス方式の場合に、半導体メモリ装置はデータライン数程度の感知増幅器を具備している。ランダムアクセス方式と異なり、バースト読み出し方式の半導体メモリ装置は、バーストの長さに該当するデータを一度に読み出し、読み出されたデータを一グループずつデータバスにロードするようになるので、多くのグループの感知増幅器を要する。よって、バースト読み出し方式を支援する半導体メモリ装置の場合に、必要な感知増幅器の数は、データライン数とバーストの長さによって決められる。
【０００４】
一度のバーストサイクルを通じてデータが外部に出る間、半導体メモリ装置の内部で次のバーストサイクルのためのデータを読み出してデータレジスタに一時貯蔵しておくことによって、遅延時間なしに次のバーストサイクルのデータが出力されることができる。このような動作を連続的なバースト読み出し動作 (continuous burst read operation)という。上述の連続的なバースト読み出し動作を通じて、半導体メモリ装置は、任意のアドレスからアドレス空間の最後まで連続してデータを読み出すことができる。これによって、連続的なバースト読み出し動作は連続された大容量のデータを速い速度でアクセスすることができる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、バースト読み出し動作中にアドレスが第１チップの最後に至った時に、レイタンシーなしに、第２チップの一番目のアドレスから連続して読み出し動作が可能なマルチチップシステムを提供することである。
【００１０】
【課題を解決するための手段】
本発明によるマルチチップシステムは、複数の内部バーストサイクルからなるバースト読み出し動作モードを有するマルチチップシステムは、クロック信号を伝達するクロックラインと、制御信号を伝達する第１バスと、データとアドレスを選択的に伝達する第２バスと、前記クロックライン、前記第１バス、及び前記第２バスに各々連結された第１及び第２半導体メモリ装置とを含む。前記第１及び第２半導体メモリ装置各々は、データ情報を貯蔵するメモリセルアレイと、クロック信号に同期されて動作し、外部アドレスに応答してバースト読み出し動作のための内部アドレスを順次に発生するアドレス発生回路と、前記内部アドレスの一部に従って前記メモリセルアレイから各内部バーストサイクル間出力されるバーストデータを読み出すデータ読み出し回路と、読み出しイネーブル信号に応答して動作し、前記外部アドレスまたは前記内部アドレスの遷移時に、前記データ読み出し回路の読み出し動作を制御する読み出し制御回路と、バーストイネーブル信号に応答して動作し、クロック信号に同期されたラッチイネーブル信号を発生するバースト制御回路と、前記ラッチイネーブル信号に応答して前記読み出し回路によって読み出された前記バーストデータをラッチし、前記内部アドレスの残りに応答して前記ラッチされたバーストデータを順次に出力するデータレジスタと、前記内部アドレスが前記内部バーストサイクルのうち最後の内部バーストサイクルに対応するバーストアドレスセットに到達したか否かを検出し、検出結果によって、前記バースト制御回路と前記読み出し制御回路の動作を各々制御するための前記バーストイネーブル信号と前記読み出しイネーブル信号を発生する手段とを含む。そして、この手段は、対応する半導体メモリ装置がマルチチップシステムに実装されたか否かを示す第１フラッグ信号を発生する第１フラッグ信号発生回路と、対応する半導体メモリ装置がマルチチップシステムの上位アドレス領域に属するか否かを示す第２フラッグ信号を発生する第２フラッグ信号発生回路と、第１及び第２フラッグ信号たちに応答して動作して一部の内部アドレスが最後の内部バーストサイクルに対応するバーストアドレスセットに到達したか否かを検出する境界検出回路とを備え、境界検出回路が、検出結果によって読み出しイネーブル信号とバーストイネーブル信号とを発生する。
【００１１】
この実施の形態において、前記内部アドレス発生回路は、前記クロック信号のサイクルごとに、前記内部アドレスを発生し、前記読み出し制御回路は前記各内部バーストサイクルのバーストの長さに対応するクロックサイクルごとに前記データ読み出し回路を動作させる。
【００１３】
この実施の形態において、前記第 1 半導体メモリ装置のアドレス領域が、前記マルチチップシステムのアドレス領域のうち下位アドレス領域に属する場合に、前記内部アドレスが前記最後の内部バーストサイクルに対応するバーストアドレスセットに到逹する時に、前記境界検出回路は前記最後の内部バーストサイクルの以前に前記読み出しイネーブル信号を非活性化させ、前記最後の内部バーストサイクルの以後に前記バーストイネーブル信号を非活性化させる。
【００１４】
この実施の形態において、前記第 2 半導体メモリ装置のアドレス領域が、前記マルチチップシステムのアドレス領域のうち上位アドレス領域に属する場合に、前記内部アドレスが、前記最後の内部バーストサイクルに対応するバーストアドレスセットに到逹する時に、前記境界検出回路は、前記最後の内部バーストサイクルの以前に前記読み出しイネーブル信号を活性化させ、前記最後の内部バーストサイクルの以後に前記バーストイネーブル信号を活性化させる。
【００１５】
この実施の形態において、前記第１及び第２フラッグ信号発生回路はオプションパッドまたはレーザヒューズで各々構成される。
【００１６】
【発明の実施の形態】
本発明の望ましい実施の形態が、参照図面に基づいて以下詳しく説明される。
【００１７】
最近、メモリ密度すなわちメモリ貯蔵容量の増加は、現代デジタル技術の急速な発展に合わせ、続けて要求されて来ている。しかし、メモリ密度の現在の増加率は、このような切実な要求を満足させていない。メモリ密度を増加させるために、複数の半導体集積回路チップを含むマルチチップパッケージデザインが、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、及びその他などのような種類において、広く利用されて来ている。少なくとも二つのチップを含むマルチチップパッケージにおいて、メモリ容量を増加させることができる二つの方法が存在する。一番目の方法は、データバス幅 (the bus width of data)を広げることであり、これはメモリモジュールとして使われることと同じである。二番目の方法は、与えられたデータバス幅をそのまま維持しながら、アドレスを広げることである。本発明によるマルチチップシステムは、後者の方法を利用してメモリ容量を増加させようとすることである。特に、本発明によるマルチチップシステムは、バースト読み出し動作中にアドレスが第１チップの最後に至った時に、レイタンシーなしに第２チップの一番目のアドレスから連続して読み出し動作が可能にする。
【００１８】
図１は本発明によるマルチチップシステムを示すブロック図である。図１を参照すると、本発明によるマルチチップシステム１００は、二つの半導体集積回路装置１１０、１２０を含む。この実施の形態において、半導体集積回路装置１１０、１２０は、同一の容量を有する半導体メモリ装置である。半導体メモリ装置１１０、１２０は、アドレス/データバス１３２、制御バス１３４、及びクロックライン１３６を共有する。本発明のマルチチップシステムの場合に、アドレス/データバス１３２は、アドレスとデータを伝送するのに使われる。ルチチップシステム１００に内蔵したメモリ装置１１０、１２０は、単一のメモリ装置として動作する。
【００１９】
図２は、図１に示したマルチチップシステムの第１チップ１１０と大２チップ１２０のアドレスマップを示す図面である。図２を参照すると、第１チップ１１０は、４Ｍx１６（６４Ｍ）のメモリ容量を有する半導体メモリ装置として、０x００００００”から“０xＦＦＦＦＦ”までのアドレス領域を有する。第２チップ１２０も ４Ｍx１６（６４Ｍ）のメモリ容量を有する半導体メモリ装置として、“０x４０００００”から、“０xＦＦＦＦＦ”までのアドレス領域を有する。本発明によるマルチチップシステムの連続バースト読み出し動作が実行される場合に、第１チップ１１０に貯蔵されたデータが順次に出力され、レイタンシーなしに第２チップ１２０に貯蔵されたデータが順次に出力される。これは、以後に詳しく説明される。
【００２０】
図３は、図１に示した半導体メモリ装置１１０、１２０のうちいずれか一つ１１０を示すブロック図である。図３には一つの半導体メモリ装置１１０が示されているが、他の半導体メモリ装置１２０も、図３に示したことと実質的に同一に構成される。本発明による連続バースト読み出し動作は複数の内部バーストサイクル（internal burst cycles）を通じて実行され、各内部バーストサイクルは次のように正義されることができる。一度の感知動作を通じて読み出されるｎ−ビットデータの数を内部バーストの長さと仮定すると、内部バーストの長さが４である場合に、ｎ番目の内部バーストサイクル間の四つのデータグループが一度に読み出され、そのように読み出されたデータグループは（ｎ＋１）番目の内部バーストサイクル間のクロック信号ＣＬＫに同期されて順次に出力される。（ｎ＋１）番目の内部バーストサイクル間のデータグループが出力される時に、次の内部バーストサイクルのための読み出し動作が実行される。これは以後詳しく説明される。
【００２１】
図３を参照すると、本発明による半導体メモリ装置１１０は祢クロック信号ＣＬＫに同期されて動作する同期型メモリ装置である。半導体メモリ装置１１０はデータ情報を貯蔵するためのメモリセルアレ２００を含み、前記アレイ２００は、図示しないが、行(またはワードライン)と列(またはビットライン)のマトリックス形態に配列されたメモリセルを含む。アドレスバッファ回路２１０は、外部から供給されたアドレスＸＡ０〜ＸＡｎ （ｎはプラス整数)をラッチする。アドレスバッファ回路２１０にラッチされたアドレス Ａ０〜Ａｎは、内部アドレス発生回路としてカウンタ回路２２０に伝達される。カウンタ回路２２０は、アドレスバッファ回路２１０から提供されるアドレスＡ０〜Ａｎを受け入れ、クロック信号ＣＬＫに応答して連続バースト読み出し動作のための内部アドレスＡ０〜Ａｎを順次に発生する。
【００２２】
カウンタ回路２２０で生成される内部アドレスのうちの一部Ａｍ〜Ａｎ（ｍはプラス整数）は、アドレスバッファ回路２１０、行選択回路２３０、及び列選択回路２４０に各々伝達される。行選択回路２３０は、アドレス信号Ａｍ〜Ａｎに応答してメモリセルアレイ２００の行のうちから一つを選択し、列選択回路２４０は、カウンタ回路２２０からのアドレス信号Ａｍ〜Ａｎに応答して、メモリセルアレイ２００の列のうちから一部を選択する。
【００２３】
カウンタ回路２２０で生成される内部アドレスの一部は、また、アドレスバッファ回路２１０に伝達する。アドレスバッファ回路２１０は、遷移検出器（transition detector）を含む。遷移検出器は、境界検出回路２７０からの制御信号ＲＥＡＤ＿ＥＮに応答して動作する。遷移検出器は、外部からまたはカウンタ回路２２０から供給されたアドレスが遷移されたか否かを検出し、検出結果として、パルス信号 ＡＴＤ＿Ｓｕｍを発生する。読み出しスケジューラ（read scheduler、２５０）は、パルス信号ＡＴＤ＿Ｓｕｍに応答して感知増幅回路２６０を制御するための制御信号を発生する。感知増幅回路２６０は読み出しスケジューラ ２５０によって制御され、行及び列選択回路２３０、２４０によって選択されたメモリセルのデータを感知増幅する。すなわち、感知増幅回路２６０は、選択されたメモリセルに貯蔵されたデータを読み出す。この時に、感知増幅回路２６０を構成する感知増幅器の数は、内部バーストの長さとデータ幅によって決められる。例えば、内部バーストの長さが４であり、データ幅がx16人場合に、連続的なバースト読み出し動作を実行するためには、６４個の感知増幅器が必要である。
【００２４】
この実施の形態において、カウンタ回路２２０は、クロックサイクルから内部アドレスを発生し、遷移検出期は内部バーストの長さに対応するクロックサイクルごとに、アドレスの遷移に応答してパルス信号ＡＴＤ＿Ｓｕｍを発生する。例えば、内部バーストの長さが 4である場合に、遷移検出器は、４クロックサイクルごとにアドレスの遷移に応答して、パルス信号ＡＴＤ＿Ｓｕｍを発生する。行選択回路２３０、列選択回路２４０及び感知増幅回路２６０は、データ読み出し回路を構成し、アドレスバッファ回路２１０と読み出しスケジューラ２５０は読み出し制御回路を構成する。
【００２５】
続けて図３を参照すると、本発明の半導体メモリ装置１１０は、境界検出回路２７０、第１フラッグ発生回路２８０、及び第２フラッグ発生回路２９０をさらに含む。境界検出回路２７０は、フラッグ信号ＭＵＬＴ１、ＴＯＰに応答して動作し、カウンタ回路２２０で現在生成された内部アドレスＡｍ−Ａｎがマルチチップパッケージ１００内の第１チップ１１０と第２チップ１２０のアドレス境界領域を示すか否かを検出する。境界検出回路２７０は、検出結果によって、制御信号ＲＥＡＤ＿ＥＮ、ＢＵＲＳＴ＿ＥＮを出力する。第１フラッグ発生回路２８０は、半導体メモリ装置１１０がマルチチップパッケージに実装されたことを知らせる第１フラッグ信号ＭＵＬＴ１を出力し、第２フラッグ発生回路２９０は、半導体メモリ装置１１０がアドレス領域を基準に下部領域に対応するか否かを示す第２フラッグ信号ＴＯＰを出力する。
【００２６】
この実施の形態において、第１及び第２フラッグ発生回路２８０、２９０は、ボンディングパッドまたはレーザヒューズを利用して、各々実現されることができる。
【００２７】
半導体メモリ装置１１０には、バースト制御回路３００がさらに提供される。バースト制御回路３００は、境界検出回路２７０から提供される制御信号ＢＵＲＳＴ＿ＥＮに応答して動作し、クロック信号 ＣＬＫに同期されたラッチ信号ＬＡＴ＿ＥＮと出力パルス信号ＯＥを発生する。データラッチ回路３１０は、ラッチ信号ＬＡＴ＿ＥＮ)に応答して、感知増幅回路２６０に貯蔵されたデータをラッチする。先に説明したように、内部バーストの長さほどのデータが感知増幅回路２６０によって読み出され、このように読み出されたデータは、ラッチ信号ＬＡＴ＿ＥＮに同期されてデータラッチ回路３１０に一時的に貯蔵される。例えば、データラインの数が１６であり、内部バーストの長さが４である時に、４ワードデータ （four-word data）が一度に読み出され、そのように読み出された４ワードデータはデータラッチ回路３１０にラッチされる。マルチプレクサ３２０は、選択信号ＳＥＬ０＿ＳＥＬｍ−１に応答して、データラッチ回路３１０にラッチされたデータを順次に選択する。選択信号ＳＥＬ０＿ＳＥＬｍ−１は、カウンタ回路２２０のアドレス信号Ａ０〜Ａｍ−１を利用して生成される。例えば、アドレス信号Ａ０〜Ａｍ−１、すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が “００”の値を有する時に、一番目のワードデータが選択され、アドレス信号Ａ０〜Ａｍ−１、すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が“１０”の値を有する時に、二番目のワードデータが選択される。そして、アドレス信号Ａ０〜Ａｍ−１、すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が“０１”の値を有する時に、三番目のワードデータが選択され、アドレス信号Ａ０〜Ａｍ−１すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が“１１”の値を有する時に、四番目のワードデータが選択される。データ出力バッファ回路３３０は出力パルス信号ＯＥに応答してマルチプレクサ３２０によって選択されたデータを外部に出力する。
【００２８】
図４は、本発明によるマルチチップシステムの連続バースト読み出し動作を説明するための動作タイミング図である。本発明による連続バースト読み出し動作が、参照図面に基づいて以下詳しく説明される。
【００２９】
マルチチップシステム１００に実装された第１チップ１１０と第２チップ１２０は、以下各々、第１半導体メモリ装置１１０と第２半導体メモリ装置１２０という。第１及び第２半導体メモリ装置１１０、１２０の各々の第１フラッグ発生回路２８０は、各メモリ装置がマルチチップパッケージに実装されたことを示すフラッグ信号ＭＵＬＴ１を発生するようにプログラムされる。第１半導体メモリ装置１１０の第２フラッグ発生回路２９０は、第１半導体メモリ装置のアドレス領域が下部領域に属することを示すフラッグ信号ＴＯＰを発生するようにプログラムされる。第２半導体メモリ装置１２０の第２フラッグ発生回路２９０は、第２半導体メモリ装置のアドレス領域が上部領域に属することを示すフラッグ信号ＴＯＰを発生するようにプログラムされる。このような条件によると、マルチチップシステムが動作する時に、第１半導体メモリ装置１１０の境界検出回路２７０は制御信号ＲＥＡＤ＿ＥＮ、ＢＵＲＳＴ＿ＥＮを活性化させる一方、第２半導体メモリ装置１２０の境界検出回路２７０は、制御信号ＲＥＡＤ＿ＥＮ、ＢＵＲＳＴ＿ＥＮを非活性化させる。
【００３０】
連続バースト読み出し動作がスタートすると、マルチチップシステム１００の第１半導体メモリ装置１１０と第２半導体メモリ装置１２０には、外部アドレスＸＡが同時に印加される。そのように印加された外部アドレスＸＡは、第１半導体メモリ装置１１０と第２半導体メモリ装置１２０の各々のアドレスバッファ回路２１０に一時的に貯蔵される。第１半導体メモリ装置１１０の場合に、読み出し動作が実行される一方に、第２半導体メモリ装置１２０の場合に、読み出し動作が実行されない。但し、第１半導体メモリ装置１１０のように、第２半導体メモリ装置１２０のカウンタ回路２２０は、クロック信号ＣＬＫに応答して内部アドレスを順次に発生する。
【００３１】
第１半導体メモリ装置１１０のアドレスバッファ回路２１０内の遷移検出部は、外部アドレスＸＡの遷移に応答してパルス信号ＡＴＤ＿Ｓｕｍを発生する。これと同時に、カウンタ回路２２０はアドレスバッファ回路２１０からのアドレスＡ０〜Ａｎを受け入れ、クロック信号ＣＬＫに応答して内部アドレスを順次に発生する。そのように生成された内部アドレスＡ０〜Ａｎのうち一部Ａｍ〜Ａｎは、行及び列選択回路２３０、２４０に伝達され、その結果、選択回路２３０、２４０によってメモリセルが選択される。そのように選択されたメモリセルに貯蔵されたデータは、感知増幅回路２６０を通じて読み出される。感知増幅回路２６０の動作は、パルス信号ＡＴＭ＿Ｓｕｍに応答して動作する読み出しスケジューラ２５０によって制御される。
【００３２】
内部バーストの長さが４である場合に、以上の説明から分かるように、カウンタ回路２２０によって生成された一番目のアドレスによって、４ワードデータが感知増幅回路２６０を通じて、メモリセルアレイ２００から読み出される。
【００３３】
バースト制御回路３００は、境界検出回路２７０からの制御信号ＢＵＲＳＴ＿ＥＮに応答して動作し、クロック信号ＣＬＫに同期されたラッチ信号ＬＡＴ＿ＥＮと出力パルス信号ＯＥを発生する。データラッチ回路３１０は、ラッチ信号ＬＡＴ＿ＥＮに応答して、感知増幅回路２６０によって読み出され４ワードデータをラッチする。マルチプレクサ３２０は、選択信号ＳＥＬ０〜ＳＥＬｍ−１の選択的活性化に応答して、データラッチ回路３１０にラッチされた４ワードデータを、データ出力バッファ回路３３０に順次に出力する。データ出力バッファ回路３３０は、出力パルス信号ＯＥに応答して、マルチプレクサ３２０から順次に出力された四つの１ワードデータを、外部に出力する。
【００３４】
内部バーストの長さに相応するデータが外部に出力される間、次のバーストサイクルから出力されるデータが、感知増幅回路２６０によって読み出される。さらに具体的に説明すると、次の通りである。先に説明したように、カウンタ回路２２０が、クロックサイクルごとに内部アドレスを発生する一方に、アドレスバッファ回路２１０の遷移検出部は、４クロックサイクルごとにパルス信号ＡＴＤ＿Ｓｕｍを生成する。外部アドレスの入力の後に、カウンター回路２２０が次の内部バーストサイクルのための内部アドレスを発生する時に、図４に示したように、パルス信号ＡＴＤ＿Ｓｕｍが生成される。これは、次の内部バーストサイクルのためのデータが、先の説明のような方式で感知増幅回路２６０によって読み出されることを意味する。すなわち、図４に示したように、以前に読み出されたデータが出力される間、次の内部バーストサイクル間で出力されるデータが読み出される。
【００３５】
各内部バーストサイクルで、内部アドレスが内部バーストの長さほど(例えば、４回)生成され、これは以後“バーストアドレスセット”という。例えば、一番目のバーストアドレスセットは“０x００００００”から“０x０００００３”まで構成され、二番目のバーストアドレスセットは“０x０００００４”から“０x０００００７”まで構成される。第１半導体メモリ装置の最後のバーストアドレスセットは“０x３ＦＦＦＦＣ”から“０x３ＦＦＦＦＦ”まで構成される。
【００３６】
先の説明のような方式で、残りバーストアドレスセットに対する読み出し動作が、各々実行される。第１半導体メモリ装置１１０の最後のバーストアドレスセットに属する“０x３ＦＦＦＦＣ”の内部アドレスが生成される時に、第１半導体メモリ装置１１０の境界検出回路２７０は“０x３ＦＦＦＦＣ”の内部アドレスに応答して、検出信号ＩＮＤＩＣＡＴＯＲを内部的に生成する。同様に、第２半導体メモリ装置１２０の最後のバーストアドレスセットに属する“０x３ＦＦＦＦＣ”の内部アドレスが生成される時に、第２半導体メモリ装置１２０の境界検出回路２７０は“０x３ＦＦＦＦＣ”の内部アドレスに応答して、検出信号ＩＮＤＩＣＡＴＯＲを内部的に生成する。
【００３７】
第２半導体メモリ装置１２０の境界検出回路２７０は、検出信号ＩＮＤＩＣＡＴＯＲが生成され、所定の時間の後に制御信号ＲＥＡＤ＿ＥＮを活性化させる。これは、第２半導体メモリ装置１２０のアドレスバッファ回路２１０の遷移検出部を動作させることである。一方、第１半導体メモリ装置１１０の境界検出回路２７０は検出信号ＩＮＤＩＣＡＴＯＲが生成され、所定の時間の後に制御信号ＲＥＡＤ＿ＥＮを非活性化させ、これは、カウンタ回路２２０が動作しても、第１半導体メモリ装置１１０のアドレスバッファ回路２１０の遷移検出部がこれ以上パルス信号ＡＴＤ＿Ｓｕｍを生成することができないようにすることである。第１半導体メモリ装置１１０の最後のバーストアドレスセットに対応するデータが出力された後に、第１半導体メモリ装置１１０の境界検出回路２７０は、制御信号ＢＵＲＳＴ＿ＥＮを非活性化させる。これは、バースト制御回路３００が非活性化されるようにし、その結果、データ出力経路を構成する回路(例えば、３１０、３２０、３３０は動作しない。すなわち、第１/第２半導体メモリ装置１１０/１２０がデータを出力する間に、第２/第１半導体メモリ装置１２０/１１０はデータ出力バッファ回路を非活性化させる。これは、第１及び第２半導体メモリ装置１１０、１２０間のバス衝突を防止するためである。
【００３８】
第２半導体メモリ装置１２０のアドレスバッファ回路２１０の遷移検出器が動作状態にあるので、第２半導体メモリ装置１２０のカウンタ回路２２０が内部アドレスＡ０〜Ａｎを発生する時に、遷移検出器は４クロックサイクルごとに、パルス信号ＡＴＤ＿Ｓｕｍを発生する。これで、第２半導体メモリ装置１２０の読み出しスケジューラ２５０が感知増幅回路２６０の読み出し動作を制御するようにする。感知増幅回路２６０は、読み出しスケジューラ２５０の制御下に、内部アドレスＡｍ〜Ａｎによって指定されたメモリセルからデータを読み出す。第２半導体メモリ装置の一番目のバーストアドレスセットに対する読み出し動作は、第１半導体メモリ装置１１０の最後のバーストアドレスセットに対応する４ワードデータが出力される間、遂行される。最後のバーストアドレスセットに対応する４ワードデータが出力された後に、先の説明のように、第１半導体メモリ装置１１０のデータ出力経路は、非活性化される。以後、第２半導体メモリ装置１２０に貯蔵されたデータは、先の説明のような方法で順次に読み出される。
【００３９】
以上、本発明による回路の構成及び動作を、上記したような説明及び図面に従って示したものであるが、これは例を挙げて説明したことに過ぎず、本発明の技術的思想及び範囲を逸脱しない範囲内で、多様な変化及び変更が可能なことは勿論である。
【００４０】
【発明の效果】
上述のように、第１半導体メモリ装置１１０で生成された内部アドレスが、第１半導体メモリ装置１１０の最後のバーストアドレスセットに到逹すると、第２半導体メモリ装置１２０の一番目のバーストアドレスセットに対応するデータが、連続して読み出される。これは、第１半導体メモリ装置１１０が最後のバーストアドレスセットに対応するデータが出力される時に、第２半導体メモリ装置１２０の制御信号ＢＵＲＳＴ＿ＥＮを活性化させることによってなされる。したがって、第１半導体メモリ装置１１０から第２半導体メモリ装置１２０にアドレス領域が移動されても、レイタンシーなしに連続して読み出し動作が実行されることができる。
【図面の簡単な説明】
【図１】本発明によるマルチチップシステムを示すブロック図。
【図２】図１に示したマルチチップパッケージに実装された第１チップと第２チップのアドレスマップを示す図面。
【図３】半導体メモリ装置として、図１に示した第１及び第２チップのうちのいずれか一つを示すブロック図。
【図４】本発明によるマルチチップシステムの連続バスート読み出し動作を説明するための動作タイミング図。
【符号の説明】
１００ マルチ-チップシステム
１１０，１２０ チップ
２００ メモリセルアレイ
２１０ アドレスバッファー回路
２２０ カウンタ回路
２３０ 行選択回路
２４０ 列選択回路
２５０ 読み出しスケジューラ
２６０ 感知増幅回路
２７０ 境界検出回路
２８０ 第１フラッグ発生回路
２９０ 第２フラッグ発生回路
３００ バースト制御回路
３１０ データラッチ回路
３２０ マルチプレクサ
３３０ データ出力バッファ回路
【発明が属する技術分野】
本発明は半導体集積回路装置に関するものであり、さらに具体的には、連続のバースト読み出し動作モードを支援する半導体メモリ装置およびマルチチップシステムに関するものである。
【０００２】
【従来の技術】
現在、多くの半導体メモリ装置 (例えば、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなど)が、バースト読み出し動作モードを支援している。バースト読み出し動作とは、外部から提供されるクロック信号に同期されて、与えられたスタートアドレスからデータが順次に読み出されることを意味する。バースト読み出し動作モードにおいて、スタートアドレスがメモリ装置に与えられた後、一番目のデータが、メモリ装置から出力されるまでは一定の時間がかかり、このような遅延時間に相応するクロック数を一般的に "レイタンシー" (latency) (または、待機時間)という。そのようなレイタンシー間に、感知増幅回路はメモリセルからデータを感知し、感知されたデータはレジスタに一時的に貯蔵される。以後、そのように貯蔵されたデータは、クロック信号の上昇または下降エッジに同期されて出力バッファ回路を通じて外部に出力される。
【０００３】
外部からアドレスが与えられる度に、与えられたアドレスに対応するデータが出力される非同期またはランダムアクセス方式の場合に、半導体メモリ装置はデータライン数程度の感知増幅器を具備している。ランダムアクセス方式と異なり、バースト読み出し方式の半導体メモリ装置は、バーストの長さに該当するデータを一度に読み出し、読み出されたデータを一グループずつデータバスにロードするようになるので、多くのグループの感知増幅器を要する。よって、バースト読み出し方式を支援する半導体メモリ装置の場合に、必要な感知増幅器の数は、データライン数とバーストの長さによって決められる。
【０００４】
一度のバーストサイクルを通じてデータが外部に出る間、半導体メモリ装置の内部で次のバーストサイクルのためのデータを読み出してデータレジスタに一時貯蔵しておくことによって、遅延時間なしに次のバーストサイクルのデータが出力されることができる。このような動作を連続的なバースト読み出し動作 (continuous burst read operation)という。上述の連続的なバースト読み出し動作を通じて、半導体メモリ装置は、任意のアドレスからアドレス空間の最後まで連続してデータを読み出すことができる。これによって、連続的なバースト読み出し動作は連続された大容量のデータを速い速度でアクセスすることができる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、バースト読み出し動作中にアドレスが第１チップの最後に至った時に、レイタンシーなしに、第２チップの一番目のアドレスから連続して読み出し動作が可能なマルチチップシステムを提供することである。
【００１０】
【課題を解決するための手段】
本発明によるマルチチップシステムは、複数の内部バーストサイクルからなるバースト読み出し動作モードを有するマルチチップシステムは、クロック信号を伝達するクロックラインと、制御信号を伝達する第１バスと、データとアドレスを選択的に伝達する第２バスと、前記クロックライン、前記第１バス、及び前記第２バスに各々連結された第１及び第２半導体メモリ装置とを含む。前記第１及び第２半導体メモリ装置各々は、データ情報を貯蔵するメモリセルアレイと、クロック信号に同期されて動作し、外部アドレスに応答してバースト読み出し動作のための内部アドレスを順次に発生するアドレス発生回路と、前記内部アドレスの一部に従って前記メモリセルアレイから各内部バーストサイクル間出力されるバーストデータを読み出すデータ読み出し回路と、読み出しイネーブル信号に応答して動作し、前記外部アドレスまたは前記内部アドレスの遷移時に、前記データ読み出し回路の読み出し動作を制御する読み出し制御回路と、バーストイネーブル信号に応答して動作し、クロック信号に同期されたラッチイネーブル信号を発生するバースト制御回路と、前記ラッチイネーブル信号に応答して前記読み出し回路によって読み出された前記バーストデータをラッチし、前記内部アドレスの残りに応答して前記ラッチされたバーストデータを順次に出力するデータレジスタと、前記内部アドレスが前記内部バーストサイクルのうち最後の内部バーストサイクルに対応するバーストアドレスセットに到達したか否かを検出し、検出結果によって、前記バースト制御回路と前記読み出し制御回路の動作を各々制御するための前記バーストイネーブル信号と前記読み出しイネーブル信号を発生する手段とを含む。そして、この手段は、対応する半導体メモリ装置がマルチチップシステムに実装されたか否かを示す第１フラッグ信号を発生する第１フラッグ信号発生回路と、対応する半導体メモリ装置がマルチチップシステムの上位アドレス領域に属するか否かを示す第２フラッグ信号を発生する第２フラッグ信号発生回路と、第１及び第２フラッグ信号たちに応答して動作して一部の内部アドレスが最後の内部バーストサイクルに対応するバーストアドレスセットに到達したか否かを検出する境界検出回路とを備え、境界検出回路が、検出結果によって読み出しイネーブル信号とバーストイネーブル信号とを発生する。
【００１１】
この実施の形態において、前記内部アドレス発生回路は、前記クロック信号のサイクルごとに、前記内部アドレスを発生し、前記読み出し制御回路は前記各内部バーストサイクルのバーストの長さに対応するクロックサイクルごとに前記データ読み出し回路を動作させる。
【００１３】
この実施の形態において、前記第 1 半導体メモリ装置のアドレス領域が、前記マルチチップシステムのアドレス領域のうち下位アドレス領域に属する場合に、前記内部アドレスが前記最後の内部バーストサイクルに対応するバーストアドレスセットに到逹する時に、前記境界検出回路は前記最後の内部バーストサイクルの以前に前記読み出しイネーブル信号を非活性化させ、前記最後の内部バーストサイクルの以後に前記バーストイネーブル信号を非活性化させる。
【００１４】
この実施の形態において、前記第 2 半導体メモリ装置のアドレス領域が、前記マルチチップシステムのアドレス領域のうち上位アドレス領域に属する場合に、前記内部アドレスが、前記最後の内部バーストサイクルに対応するバーストアドレスセットに到逹する時に、前記境界検出回路は、前記最後の内部バーストサイクルの以前に前記読み出しイネーブル信号を活性化させ、前記最後の内部バーストサイクルの以後に前記バーストイネーブル信号を活性化させる。
【００１５】
この実施の形態において、前記第１及び第２フラッグ信号発生回路はオプションパッドまたはレーザヒューズで各々構成される。
【００１６】
【発明の実施の形態】
本発明の望ましい実施の形態が、参照図面に基づいて以下詳しく説明される。
【００１７】
最近、メモリ密度すなわちメモリ貯蔵容量の増加は、現代デジタル技術の急速な発展に合わせ、続けて要求されて来ている。しかし、メモリ密度の現在の増加率は、このような切実な要求を満足させていない。メモリ密度を増加させるために、複数の半導体集積回路チップを含むマルチチップパッケージデザインが、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、及びその他などのような種類において、広く利用されて来ている。少なくとも二つのチップを含むマルチチップパッケージにおいて、メモリ容量を増加させることができる二つの方法が存在する。一番目の方法は、データバス幅 (the bus width of data)を広げることであり、これはメモリモジュールとして使われることと同じである。二番目の方法は、与えられたデータバス幅をそのまま維持しながら、アドレスを広げることである。本発明によるマルチチップシステムは、後者の方法を利用してメモリ容量を増加させようとすることである。特に、本発明によるマルチチップシステムは、バースト読み出し動作中にアドレスが第１チップの最後に至った時に、レイタンシーなしに第２チップの一番目のアドレスから連続して読み出し動作が可能にする。
【００１８】
図１は本発明によるマルチチップシステムを示すブロック図である。図１を参照すると、本発明によるマルチチップシステム１００は、二つの半導体集積回路装置１１０、１２０を含む。この実施の形態において、半導体集積回路装置１１０、１２０は、同一の容量を有する半導体メモリ装置である。半導体メモリ装置１１０、１２０は、アドレス/データバス１３２、制御バス１３４、及びクロックライン１３６を共有する。本発明のマルチチップシステムの場合に、アドレス/データバス１３２は、アドレスとデータを伝送するのに使われる。ルチチップシステム１００に内蔵したメモリ装置１１０、１２０は、単一のメモリ装置として動作する。
【００１９】
図２は、図１に示したマルチチップシステムの第１チップ１１０と大２チップ１２０のアドレスマップを示す図面である。図２を参照すると、第１チップ１１０は、４Ｍx１６（６４Ｍ）のメモリ容量を有する半導体メモリ装置として、０x００００００”から“０xＦＦＦＦＦ”までのアドレス領域を有する。第２チップ１２０も ４Ｍx１６（６４Ｍ）のメモリ容量を有する半導体メモリ装置として、“０x４０００００”から、“０xＦＦＦＦＦ”までのアドレス領域を有する。本発明によるマルチチップシステムの連続バースト読み出し動作が実行される場合に、第１チップ１１０に貯蔵されたデータが順次に出力され、レイタンシーなしに第２チップ１２０に貯蔵されたデータが順次に出力される。これは、以後に詳しく説明される。
【００２０】
図３は、図１に示した半導体メモリ装置１１０、１２０のうちいずれか一つ１１０を示すブロック図である。図３には一つの半導体メモリ装置１１０が示されているが、他の半導体メモリ装置１２０も、図３に示したことと実質的に同一に構成される。本発明による連続バースト読み出し動作は複数の内部バーストサイクル（internal burst cycles）を通じて実行され、各内部バーストサイクルは次のように正義されることができる。一度の感知動作を通じて読み出されるｎ−ビットデータの数を内部バーストの長さと仮定すると、内部バーストの長さが４である場合に、ｎ番目の内部バーストサイクル間の四つのデータグループが一度に読み出され、そのように読み出されたデータグループは（ｎ＋１）番目の内部バーストサイクル間のクロック信号ＣＬＫに同期されて順次に出力される。（ｎ＋１）番目の内部バーストサイクル間のデータグループが出力される時に、次の内部バーストサイクルのための読み出し動作が実行される。これは以後詳しく説明される。
【００２１】
図３を参照すると、本発明による半導体メモリ装置１１０は祢クロック信号ＣＬＫに同期されて動作する同期型メモリ装置である。半導体メモリ装置１１０はデータ情報を貯蔵するためのメモリセルアレ２００を含み、前記アレイ２００は、図示しないが、行(またはワードライン)と列(またはビットライン)のマトリックス形態に配列されたメモリセルを含む。アドレスバッファ回路２１０は、外部から供給されたアドレスＸＡ０〜ＸＡｎ （ｎはプラス整数)をラッチする。アドレスバッファ回路２１０にラッチされたアドレス Ａ０〜Ａｎは、内部アドレス発生回路としてカウンタ回路２２０に伝達される。カウンタ回路２２０は、アドレスバッファ回路２１０から提供されるアドレスＡ０〜Ａｎを受け入れ、クロック信号ＣＬＫに応答して連続バースト読み出し動作のための内部アドレスＡ０〜Ａｎを順次に発生する。
【００２２】
カウンタ回路２２０で生成される内部アドレスのうちの一部Ａｍ〜Ａｎ（ｍはプラス整数）は、アドレスバッファ回路２１０、行選択回路２３０、及び列選択回路２４０に各々伝達される。行選択回路２３０は、アドレス信号Ａｍ〜Ａｎに応答してメモリセルアレイ２００の行のうちから一つを選択し、列選択回路２４０は、カウンタ回路２２０からのアドレス信号Ａｍ〜Ａｎに応答して、メモリセルアレイ２００の列のうちから一部を選択する。
【００２３】
カウンタ回路２２０で生成される内部アドレスの一部は、また、アドレスバッファ回路２１０に伝達する。アドレスバッファ回路２１０は、遷移検出器（transition detector）を含む。遷移検出器は、境界検出回路２７０からの制御信号ＲＥＡＤ＿ＥＮに応答して動作する。遷移検出器は、外部からまたはカウンタ回路２２０から供給されたアドレスが遷移されたか否かを検出し、検出結果として、パルス信号 ＡＴＤ＿Ｓｕｍを発生する。読み出しスケジューラ（read scheduler、２５０）は、パルス信号ＡＴＤ＿Ｓｕｍに応答して感知増幅回路２６０を制御するための制御信号を発生する。感知増幅回路２６０は読み出しスケジューラ ２５０によって制御され、行及び列選択回路２３０、２４０によって選択されたメモリセルのデータを感知増幅する。すなわち、感知増幅回路２６０は、選択されたメモリセルに貯蔵されたデータを読み出す。この時に、感知増幅回路２６０を構成する感知増幅器の数は、内部バーストの長さとデータ幅によって決められる。例えば、内部バーストの長さが４であり、データ幅がx16人場合に、連続的なバースト読み出し動作を実行するためには、６４個の感知増幅器が必要である。
【００２４】
この実施の形態において、カウンタ回路２２０は、クロックサイクルから内部アドレスを発生し、遷移検出期は内部バーストの長さに対応するクロックサイクルごとに、アドレスの遷移に応答してパルス信号ＡＴＤ＿Ｓｕｍを発生する。例えば、内部バーストの長さが 4である場合に、遷移検出器は、４クロックサイクルごとにアドレスの遷移に応答して、パルス信号ＡＴＤ＿Ｓｕｍを発生する。行選択回路２３０、列選択回路２４０及び感知増幅回路２６０は、データ読み出し回路を構成し、アドレスバッファ回路２１０と読み出しスケジューラ２５０は読み出し制御回路を構成する。
【００２５】
続けて図３を参照すると、本発明の半導体メモリ装置１１０は、境界検出回路２７０、第１フラッグ発生回路２８０、及び第２フラッグ発生回路２９０をさらに含む。境界検出回路２７０は、フラッグ信号ＭＵＬＴ１、ＴＯＰに応答して動作し、カウンタ回路２２０で現在生成された内部アドレスＡｍ−Ａｎがマルチチップパッケージ１００内の第１チップ１１０と第２チップ１２０のアドレス境界領域を示すか否かを検出する。境界検出回路２７０は、検出結果によって、制御信号ＲＥＡＤ＿ＥＮ、ＢＵＲＳＴ＿ＥＮを出力する。第１フラッグ発生回路２８０は、半導体メモリ装置１１０がマルチチップパッケージに実装されたことを知らせる第１フラッグ信号ＭＵＬＴ１を出力し、第２フラッグ発生回路２９０は、半導体メモリ装置１１０がアドレス領域を基準に下部領域に対応するか否かを示す第２フラッグ信号ＴＯＰを出力する。
【００２６】
この実施の形態において、第１及び第２フラッグ発生回路２８０、２９０は、ボンディングパッドまたはレーザヒューズを利用して、各々実現されることができる。
【００２７】
半導体メモリ装置１１０には、バースト制御回路３００がさらに提供される。バースト制御回路３００は、境界検出回路２７０から提供される制御信号ＢＵＲＳＴ＿ＥＮに応答して動作し、クロック信号 ＣＬＫに同期されたラッチ信号ＬＡＴ＿ＥＮと出力パルス信号ＯＥを発生する。データラッチ回路３１０は、ラッチ信号ＬＡＴ＿ＥＮ)に応答して、感知増幅回路２６０に貯蔵されたデータをラッチする。先に説明したように、内部バーストの長さほどのデータが感知増幅回路２６０によって読み出され、このように読み出されたデータは、ラッチ信号ＬＡＴ＿ＥＮに同期されてデータラッチ回路３１０に一時的に貯蔵される。例えば、データラインの数が１６であり、内部バーストの長さが４である時に、４ワードデータ （four-word data）が一度に読み出され、そのように読み出された４ワードデータはデータラッチ回路３１０にラッチされる。マルチプレクサ３２０は、選択信号ＳＥＬ０＿ＳＥＬｍ−１に応答して、データラッチ回路３１０にラッチされたデータを順次に選択する。選択信号ＳＥＬ０＿ＳＥＬｍ−１は、カウンタ回路２２０のアドレス信号Ａ０〜Ａｍ−１を利用して生成される。例えば、アドレス信号Ａ０〜Ａｍ−１、すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が “００”の値を有する時に、一番目のワードデータが選択され、アドレス信号Ａ０〜Ａｍ−１、すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が“１０”の値を有する時に、二番目のワードデータが選択される。そして、アドレス信号Ａ０〜Ａｍ−１、すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が“０１”の値を有する時に、三番目のワードデータが選択され、アドレス信号Ａ０〜Ａｍ−１すなわち選択信号ＳＥＬ０〜ＳＥＬｍ−１が“１１”の値を有する時に、四番目のワードデータが選択される。データ出力バッファ回路３３０は出力パルス信号ＯＥに応答してマルチプレクサ３２０によって選択されたデータを外部に出力する。
【００２８】
図４は、本発明によるマルチチップシステムの連続バースト読み出し動作を説明するための動作タイミング図である。本発明による連続バースト読み出し動作が、参照図面に基づいて以下詳しく説明される。
【００２９】
マルチチップシステム１００に実装された第１チップ１１０と第２チップ１２０は、以下各々、第１半導体メモリ装置１１０と第２半導体メモリ装置１２０という。第１及び第２半導体メモリ装置１１０、１２０の各々の第１フラッグ発生回路２８０は、各メモリ装置がマルチチップパッケージに実装されたことを示すフラッグ信号ＭＵＬＴ１を発生するようにプログラムされる。第１半導体メモリ装置１１０の第２フラッグ発生回路２９０は、第１半導体メモリ装置のアドレス領域が下部領域に属することを示すフラッグ信号ＴＯＰを発生するようにプログラムされる。第２半導体メモリ装置１２０の第２フラッグ発生回路２９０は、第２半導体メモリ装置のアドレス領域が上部領域に属することを示すフラッグ信号ＴＯＰを発生するようにプログラムされる。このような条件によると、マルチチップシステムが動作する時に、第１半導体メモリ装置１１０の境界検出回路２７０は制御信号ＲＥＡＤ＿ＥＮ、ＢＵＲＳＴ＿ＥＮを活性化させる一方、第２半導体メモリ装置１２０の境界検出回路２７０は、制御信号ＲＥＡＤ＿ＥＮ、ＢＵＲＳＴ＿ＥＮを非活性化させる。
【００３０】
連続バースト読み出し動作がスタートすると、マルチチップシステム１００の第１半導体メモリ装置１１０と第２半導体メモリ装置１２０には、外部アドレスＸＡが同時に印加される。そのように印加された外部アドレスＸＡは、第１半導体メモリ装置１１０と第２半導体メモリ装置１２０の各々のアドレスバッファ回路２１０に一時的に貯蔵される。第１半導体メモリ装置１１０の場合に、読み出し動作が実行される一方に、第２半導体メモリ装置１２０の場合に、読み出し動作が実行されない。但し、第１半導体メモリ装置１１０のように、第２半導体メモリ装置１２０のカウンタ回路２２０は、クロック信号ＣＬＫに応答して内部アドレスを順次に発生する。
【００３１】
第１半導体メモリ装置１１０のアドレスバッファ回路２１０内の遷移検出部は、外部アドレスＸＡの遷移に応答してパルス信号ＡＴＤ＿Ｓｕｍを発生する。これと同時に、カウンタ回路２２０はアドレスバッファ回路２１０からのアドレスＡ０〜Ａｎを受け入れ、クロック信号ＣＬＫに応答して内部アドレスを順次に発生する。そのように生成された内部アドレスＡ０〜Ａｎのうち一部Ａｍ〜Ａｎは、行及び列選択回路２３０、２４０に伝達され、その結果、選択回路２３０、２４０によってメモリセルが選択される。そのように選択されたメモリセルに貯蔵されたデータは、感知増幅回路２６０を通じて読み出される。感知増幅回路２６０の動作は、パルス信号ＡＴＭ＿Ｓｕｍに応答して動作する読み出しスケジューラ２５０によって制御される。
【００３２】
内部バーストの長さが４である場合に、以上の説明から分かるように、カウンタ回路２２０によって生成された一番目のアドレスによって、４ワードデータが感知増幅回路２６０を通じて、メモリセルアレイ２００から読み出される。
【００３３】
バースト制御回路３００は、境界検出回路２７０からの制御信号ＢＵＲＳＴ＿ＥＮに応答して動作し、クロック信号ＣＬＫに同期されたラッチ信号ＬＡＴ＿ＥＮと出力パルス信号ＯＥを発生する。データラッチ回路３１０は、ラッチ信号ＬＡＴ＿ＥＮに応答して、感知増幅回路２６０によって読み出され４ワードデータをラッチする。マルチプレクサ３２０は、選択信号ＳＥＬ０〜ＳＥＬｍ−１の選択的活性化に応答して、データラッチ回路３１０にラッチされた４ワードデータを、データ出力バッファ回路３３０に順次に出力する。データ出力バッファ回路３３０は、出力パルス信号ＯＥに応答して、マルチプレクサ３２０から順次に出力された四つの１ワードデータを、外部に出力する。
【００３４】
内部バーストの長さに相応するデータが外部に出力される間、次のバーストサイクルから出力されるデータが、感知増幅回路２６０によって読み出される。さらに具体的に説明すると、次の通りである。先に説明したように、カウンタ回路２２０が、クロックサイクルごとに内部アドレスを発生する一方に、アドレスバッファ回路２１０の遷移検出部は、４クロックサイクルごとにパルス信号ＡＴＤ＿Ｓｕｍを生成する。外部アドレスの入力の後に、カウンター回路２２０が次の内部バーストサイクルのための内部アドレスを発生する時に、図４に示したように、パルス信号ＡＴＤ＿Ｓｕｍが生成される。これは、次の内部バーストサイクルのためのデータが、先の説明のような方式で感知増幅回路２６０によって読み出されることを意味する。すなわち、図４に示したように、以前に読み出されたデータが出力される間、次の内部バーストサイクル間で出力されるデータが読み出される。
【００３５】
各内部バーストサイクルで、内部アドレスが内部バーストの長さほど(例えば、４回)生成され、これは以後“バーストアドレスセット”という。例えば、一番目のバーストアドレスセットは“０x００００００”から“０x０００００３”まで構成され、二番目のバーストアドレスセットは“０x０００００４”から“０x０００００７”まで構成される。第１半導体メモリ装置の最後のバーストアドレスセットは“０x３ＦＦＦＦＣ”から“０x３ＦＦＦＦＦ”まで構成される。
【００３６】
先の説明のような方式で、残りバーストアドレスセットに対する読み出し動作が、各々実行される。第１半導体メモリ装置１１０の最後のバーストアドレスセットに属する“０x３ＦＦＦＦＣ”の内部アドレスが生成される時に、第１半導体メモリ装置１１０の境界検出回路２７０は“０x３ＦＦＦＦＣ”の内部アドレスに応答して、検出信号ＩＮＤＩＣＡＴＯＲを内部的に生成する。同様に、第２半導体メモリ装置１２０の最後のバーストアドレスセットに属する“０x３ＦＦＦＦＣ”の内部アドレスが生成される時に、第２半導体メモリ装置１２０の境界検出回路２７０は“０x３ＦＦＦＦＣ”の内部アドレスに応答して、検出信号ＩＮＤＩＣＡＴＯＲを内部的に生成する。
【００３７】
第２半導体メモリ装置１２０の境界検出回路２７０は、検出信号ＩＮＤＩＣＡＴＯＲが生成され、所定の時間の後に制御信号ＲＥＡＤ＿ＥＮを活性化させる。これは、第２半導体メモリ装置１２０のアドレスバッファ回路２１０の遷移検出部を動作させることである。一方、第１半導体メモリ装置１１０の境界検出回路２７０は検出信号ＩＮＤＩＣＡＴＯＲが生成され、所定の時間の後に制御信号ＲＥＡＤ＿ＥＮを非活性化させ、これは、カウンタ回路２２０が動作しても、第１半導体メモリ装置１１０のアドレスバッファ回路２１０の遷移検出部がこれ以上パルス信号ＡＴＤ＿Ｓｕｍを生成することができないようにすることである。第１半導体メモリ装置１１０の最後のバーストアドレスセットに対応するデータが出力された後に、第１半導体メモリ装置１１０の境界検出回路２７０は、制御信号ＢＵＲＳＴ＿ＥＮを非活性化させる。これは、バースト制御回路３００が非活性化されるようにし、その結果、データ出力経路を構成する回路(例えば、３１０、３２０、３３０は動作しない。すなわち、第１/第２半導体メモリ装置１１０/１２０がデータを出力する間に、第２/第１半導体メモリ装置１２０/１１０はデータ出力バッファ回路を非活性化させる。これは、第１及び第２半導体メモリ装置１１０、１２０間のバス衝突を防止するためである。
【００３８】
第２半導体メモリ装置１２０のアドレスバッファ回路２１０の遷移検出器が動作状態にあるので、第２半導体メモリ装置１２０のカウンタ回路２２０が内部アドレスＡ０〜Ａｎを発生する時に、遷移検出器は４クロックサイクルごとに、パルス信号ＡＴＤ＿Ｓｕｍを発生する。これで、第２半導体メモリ装置１２０の読み出しスケジューラ２５０が感知増幅回路２６０の読み出し動作を制御するようにする。感知増幅回路２６０は、読み出しスケジューラ２５０の制御下に、内部アドレスＡｍ〜Ａｎによって指定されたメモリセルからデータを読み出す。第２半導体メモリ装置の一番目のバーストアドレスセットに対する読み出し動作は、第１半導体メモリ装置１１０の最後のバーストアドレスセットに対応する４ワードデータが出力される間、遂行される。最後のバーストアドレスセットに対応する４ワードデータが出力された後に、先の説明のように、第１半導体メモリ装置１１０のデータ出力経路は、非活性化される。以後、第２半導体メモリ装置１２０に貯蔵されたデータは、先の説明のような方法で順次に読み出される。
【００３９】
以上、本発明による回路の構成及び動作を、上記したような説明及び図面に従って示したものであるが、これは例を挙げて説明したことに過ぎず、本発明の技術的思想及び範囲を逸脱しない範囲内で、多様な変化及び変更が可能なことは勿論である。
【００４０】
【発明の效果】
上述のように、第１半導体メモリ装置１１０で生成された内部アドレスが、第１半導体メモリ装置１１０の最後のバーストアドレスセットに到逹すると、第２半導体メモリ装置１２０の一番目のバーストアドレスセットに対応するデータが、連続して読み出される。これは、第１半導体メモリ装置１１０が最後のバーストアドレスセットに対応するデータが出力される時に、第２半導体メモリ装置１２０の制御信号ＢＵＲＳＴ＿ＥＮを活性化させることによってなされる。したがって、第１半導体メモリ装置１１０から第２半導体メモリ装置１２０にアドレス領域が移動されても、レイタンシーなしに連続して読み出し動作が実行されることができる。
【図面の簡単な説明】
【図１】本発明によるマルチチップシステムを示すブロック図。
【図２】図１に示したマルチチップパッケージに実装された第１チップと第２チップのアドレスマップを示す図面。
【図３】半導体メモリ装置として、図１に示した第１及び第２チップのうちのいずれか一つを示すブロック図。
【図４】本発明によるマルチチップシステムの連続バスート読み出し動作を説明するための動作タイミング図。
【符号の説明】
１００ マルチ-チップシステム
１１０，１２０ チップ
２００ メモリセルアレイ
２１０ アドレスバッファー回路
２２０ カウンタ回路
２３０ 行選択回路
２４０ 列選択回路
２５０ 読み出しスケジューラ
２６０ 感知増幅回路
２７０ 境界検出回路
２８０ 第１フラッグ発生回路
２９０ 第２フラッグ発生回路
３００ バースト制御回路
３１０ データラッチ回路
３２０ マルチプレクサ
３３０ データ出力バッファ回路
Claims (5)
- 複数の内部バーストサイクルからなるバースト読み出し動作モードを有するマルチチップシステムにおいて、
クロック信号を伝達するクロックラインと、
制御信号を伝達する第1バスと、
データとアドレスを選択的に伝達する第２バスと、
前記クロックライン、前記第１バス及び前記第２バスに各々連結された第１及び第２半導体メモリ装置と、を含み、
前記第１及び第２半導体メモリ装置各々は、
データ情報を保存するメモリセルアレイ２００と、
クロック信号に同期されて動作し、外部アドレスに応答してバースト読み出し動作のための内部アドレスを順次に発生するアドレス発生回路２２０と、
前記内部アドレスの一部によって前記メモリセルアレイから各内部バーストサイクル間出力されるバーストデータを読み出すデータ読み出し回路２３０、２４０、２６０と、
読み出しイネーブル信号に応答して動作し、前記外部アドレスまたは前記内部アドレスの遷移の時に、前記データ読み出し回路の読み出し動作を制御する読み出し制御回路２１０、２５０と、
バーストイネーブル信号に応答して動作し、クロック信号に同期されたラッチイネーブル信号を発生するバースト制御回路３００と、
前記ラッチイネーブル信号に応答して前記読み出し回路によって読み出された前記バーストデータをラッチし、前記内部アドレスの残りに応答して前記ラッチされたバーストデータを順次に出力するデータレジスタ ３１０、３２０と、
前記内部アドレスが前記内部バーストサイクルのうち最後の内部バーストサイクルに対応するバーストアドレスセットに到達したか否かを検出し、検出結果によって前記バースト制御回路３００及び前記読み出し制御回路２１０、２５０の動作を各々制御するための前記バーストイネーブル信号（ＢＵＲＳＴ ＥＮ）及び前記読み出しイネーブル信号（ＲＥＡＤ ＥＮ）を発生する手段と、を含み、
前記手段は、
対応する半導体メモリ装置が前記マルチチップシステムに実装されたか否かを示す第１フラッグ信号を発生する第１フラッグ信号発生回路２８０と、
前記対応する半導体メモリ装置が前記マルチチップシステムの上位アドレス領域に属するか否かを示す第２フラッグ信号を発生する第２フラッグ信号発生回路２９０と、
前記第１及び第２フラッグ信号たちに応答して動作し、前記一部の内部アドレスが前記最後の内部バーストサイクルに対応するバーストアドレスセットに到達したか否かを検出する境界検出回路２７０と、を備え、
前記境界検出回路が、検出結果によって前記読み出しイネーブル信号と前記バーストイネーブル信号を発生する、ことを特徴とするマルチチップシステム。 - 前記内部アドレス発生回路は前記クロック信号のサイクルごとに前記内部アドレスを発生し、前記読み出し制御回路は前記各内部バーストサイクルのバーストの長さに対応するクロックサイクルごとに前記データ読み出し回路が動作するようにする、ことを特徴とする請求項１に記載のマルチチップシステム。
- 前記第１半導体メモリ装置のアドレス領域が前記マルチチップシステムのアドレス領域のうち下位アドレス領域に属する場合に、前記内部アドレスが前記最後の内部バーストサイクルに対応するバーストアドレスセットに到逹する時に、前記境界検出回路は前記最後の内部バーストサイクルの以前に、前記読み出しイネーブル信号を非活性化させ、前記最後の内部バーストサイクルの以後に、前記バーストイネーブル信号を非活性化させる、ことを特徴とする請求項１に記載のマルチチップシステム。
- 前記第２半導体メモリ装置のアドレス領域が前記マルチチップシステムのアドレス領域のうち上位アドレス領域に属する場合に、前記内部アドレスが前記最後の内部バーストサイクルに対応するバーストアドレスセットに到逹する時に、前記境界検出回路は前記最後の内部バーストサイクルの以前に前記読み出しイネーブル信号を活性化させ、前記最後の内部バーストサイクルの以後に、前記バーストイネーブル信号を活性化させる、ことを特徴とする請求項１に記載のマルチチップシステム。
- 前記第１及び第２フラッグ信号発生回路はオプションパッドまたはレーザヒューズで各々構成される、ことを特徴とする請求項１に記載のマルチチップシステム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0038301A KR100437467B1 (ko) | 2002-07-03 | 2002-07-03 | 연속 버스트 읽기 동작 모드를 갖는 멀티 칩 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039211A JP2004039211A (ja) | 2004-02-05 |
| JP4368614B2 true JP4368614B2 (ja) | 2009-11-18 |
Family
ID=29997431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003143235A Expired - Fee Related JP4368614B2 (ja) | 2002-07-03 | 2003-05-21 | マルチチップシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6889268B2 (ja) |
| JP (1) | JP4368614B2 (ja) |
| KR (1) | KR100437467B1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1542233B1 (fr) * | 2003-12-12 | 2007-05-30 | STMicroelectronics S.A. | Mémoire série comprenant des moyens de protection d'un plan mémoire étendu pendant une opération d'écriture |
| KR100665841B1 (ko) * | 2004-12-14 | 2007-01-09 | 삼성전자주식회사 | 강유전체 메모리장치의 구동회로 |
| US7212457B2 (en) * | 2005-05-18 | 2007-05-01 | Macronix International Co., Ltd. | Method and apparatus for implementing high speed memory |
| JP4945125B2 (ja) * | 2005-12-21 | 2012-06-06 | ラピスセミコンダクタ株式会社 | メモリ制御装置 |
| KR100717285B1 (ko) | 2006-04-19 | 2007-05-15 | 삼성전자주식회사 | 듀얼 칩 패키지 |
| KR100763248B1 (ko) * | 2006-07-07 | 2007-10-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 그의 ｓｐａ 모드 구현 방법 |
| US8271827B2 (en) * | 2007-12-10 | 2012-09-18 | Qimonda | Memory system with extended memory density capability |
| US9420210B2 (en) * | 2008-06-10 | 2016-08-16 | Tohoku University | Solid-state image sensor for capturing high-speed phenomena and drive method for the same |
| CN103136106B (zh) * | 2011-11-23 | 2016-08-24 | 华邦电子股份有限公司 | 存储器装置的操作方法、读取数字存储器的方法及其应用 |
| US9202532B2 (en) * | 2012-09-13 | 2015-12-01 | Winbond Electronics Corp. | Burst sequence control and multi-valued fuse scheme in memory device |
| JP6164027B2 (ja) * | 2013-10-08 | 2017-07-19 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
| US10592459B2 (en) | 2014-03-07 | 2020-03-17 | Cavium, Llc | Method and system for ordering I/O access in a multi-node environment |
| US9529532B2 (en) | 2014-03-07 | 2016-12-27 | Cavium, Inc. | Method and apparatus for memory allocation in a multi-node system |
| US9372800B2 (en) | 2014-03-07 | 2016-06-21 | Cavium, Inc. | Inter-chip interconnect protocol for a multi-chip system |
| US9411644B2 (en) | 2014-03-07 | 2016-08-09 | Cavium, Inc. | Method and system for work scheduling in a multi-chip system |
| JP6363978B2 (ja) * | 2015-08-05 | 2018-07-25 | 株式会社メガチップス | 半導体記憶装置及びその制御方法 |
| KR102647419B1 (ko) * | 2016-09-28 | 2024-03-14 | 에스케이하이닉스 주식회사 | 반도체장치 |
| JP6982127B2 (ja) * | 2020-04-20 | 2021-12-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| US5559990A (en) * | 1992-02-14 | 1996-09-24 | Advanced Micro Devices, Inc. | Memories with burst mode access |
| US5453957A (en) * | 1993-09-17 | 1995-09-26 | Cypress Semiconductor Corp. | Memory architecture for burst mode access |
| US6094703A (en) * | 1995-02-21 | 2000-07-25 | Micron Technology, Inc. | Synchronous SRAM having pipelined memory access enable for a burst of addresses |
| US5848431A (en) * | 1995-02-21 | 1998-12-08 | Micron Technology, Inc. | Synchronous SRAMs having multiple chip select inputs and a standby chip enable input |
| US6006288A (en) * | 1996-06-06 | 1999-12-21 | Motorola, Inc. | Method and apparatus for adaptable burst chip select in a data processing system |
| JP3420018B2 (ja) * | 1997-04-25 | 2003-06-23 | 株式会社東芝 | データレシーバ |
| JPH11224492A (ja) * | 1997-11-06 | 1999-08-17 | Toshiba Corp | 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ |
| JPH11273370A (ja) * | 1998-03-25 | 1999-10-08 | Mitsubishi Electric Corp | Ｉｃメモリ |
| US6216180B1 (en) * | 1998-05-21 | 2001-04-10 | Intel Corporation | Method and apparatus for a nonvolatile memory interface for burst read operations |
| JP2000048586A (ja) * | 1998-07-30 | 2000-02-18 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| DE10102350B4 (de) * | 2001-01-19 | 2004-09-23 | Infineon Technologies Ag | Integrierter Speicher mit mehreren Speicherzellenfeldern sowie Verfahren zum Betrieb des integrierten Speichers |
| KR100422445B1 (ko) * | 2001-06-01 | 2004-03-12 | 삼성전자주식회사 | 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치 |
-
2002
- 2002-07-03 KR KR10-2002-0038301A patent/KR100437467B1/ko not_active IP Right Cessation
-
2003
- 2003-02-28 US US10/376,114 patent/US6889268B2/en not_active Expired - Fee Related
- 2003-05-21 JP JP2003143235A patent/JP4368614B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6889268B2 (en) | 2005-05-03 |
| US20040006658A1 (en) | 2004-01-08 |
| KR100437467B1 (ko) | 2004-06-23 |
| JP2004039211A (ja) | 2004-02-05 |
| KR20040003558A (ko) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4368614B2 (ja) | マルチチップシステム | |
| KR100895661B1 (ko) | 반도체 메모리 | |
| JP4034923B2 (ja) | 半導体記憶装置の動作制御方法および半導体記憶装置 | |
| US7609553B2 (en) | NAND flash memory device with burst read latency function | |
| KR100827402B1 (ko) | 병렬 데이터 경로 아키텍처 | |
| JP4370507B2 (ja) | 半導体集積回路装置 | |
| KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
| US20020118575A1 (en) | Semiconductor device | |
| JP2005222581A5 (ja) | ||
| JP3177094B2 (ja) | 半導体記憶装置 | |
| US20050265086A1 (en) | Semiconductor storage device | |
| JPH11162170A (ja) | 半導体メモリ装置及びカラム選択制御方法 | |
| JP2001167580A (ja) | 半導体記憶装置 | |
| JP4145984B2 (ja) | 半導体記憶装置 | |
| KR100578036B1 (ko) | 병렬 데이터를 직렬 데이터로 변환하는 구성을 갖는반도체 기억장치 | |
| US7254090B2 (en) | Semiconductor memory device | |
| US20020001254A1 (en) | Synchronous semiconductor memory device | |
| US6339560B1 (en) | Semiconductor memory based on address transitions | |
| JPH1021684A (ja) | 同期型半導体記憶装置 | |
| US6940763B2 (en) | Clock synchronous type semiconductor memory device | |
| JP2003187574A (ja) | 同期式半導体メモリ装置 | |
| US5881008A (en) | Self adjusting pre-charge delay in memory circuits and methods for making the same | |
| JP2000268566A (ja) | 同期型半導体記憶装置 | |
| US20040071037A1 (en) | Dual bus memory burst architecture | |
| US6504767B1 (en) | Double data rate memory device having output data path with different number of latches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |