JP5433598B2 - 発光装置及び電子機器 - Google Patents

発光装置及び電子機器 Download PDF

Info

Publication number
JP5433598B2
JP5433598B2 JP2011029573A JP2011029573A JP5433598B2 JP 5433598 B2 JP5433598 B2 JP 5433598B2 JP 2011029573 A JP2011029573 A JP 2011029573A JP 2011029573 A JP2011029573 A JP 2011029573A JP 5433598 B2 JP5433598 B2 JP 5433598B2
Authority
JP
Japan
Prior art keywords
layer
electrode
substrate
light
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011029573A
Other languages
English (en)
Other versions
JP2011142332A (ja
Inventor
舜平 山崎
徹 高山
純矢 丸山
由美子 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011029573A priority Critical patent/JP5433598B2/ja
Publication of JP2011142332A publication Critical patent/JP2011142332A/ja
Application granted granted Critical
Publication of JP5433598B2 publication Critical patent/JP5433598B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/982—Varying orientation of devices in array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、被剥離層の剥離方法、特に様々な素子を含む被剥離層の剥離方法に関する。加
えて、本発明は、剥離した被剥離層を基材に貼りつけて転写させた半導体集積回路あるい
は薄膜トランジスタ（以下、ＴＦＴという）を有する半導体装置、およびその作製方法に
関する。例えば、液晶モジュールに代表される電気光学装置やＥＬモジュールに代表され
る発光装置、およびその様な装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置であ
る。
近年、ガラスあるいは石英基板などの絶縁性基板上に半導体薄膜を用いた半導体集積回路
やＴＦＴ等を構成する技術が注目を集めている。ＴＦＴはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれて
いる。
このような画像表示装置の応用にはデジタルビデオカメラ、液晶テレビなど様々なものが
あるが、特に今後は携帯電話、携帯ゲーム機、携帯テレビあるいは携帯端末等の携帯用電
子機器への応用が期待されている。これら携帯用電子機器としてユーザーから求められる
特性として、軽いこと、例えば落としても割れない丈夫なことなどの点が挙げられる。
しかし、これまでの画像表示装置に使用される基板は、前述の通りガラスあるいは石英基
板など無機系材料からなる基板であり、無機系材料特有の割れる、重いという欠点が存在
している。この欠点を克服するためにフレキシブルなプラスチックフィルムなどに代表さ
れる可塑性を有する基材上にＴＦＴを形成することが試みられている。
しかし、プラスチックフィルムなどは、ガラスあるいは石英基板などと比較するとその耐
熱性が低く、ＴＦＴ作製時のプロセス温度に制限が生じてしまう。その結果、ガラスある
いは石英基板上に形成されるＴＦＴと比べて良好な特性を持つＴＦＴを、直接プラスチッ
クフィルム上に作製することが困難であった。このため、プラスチックフィルムを用いた
高性能な画像表示装置や発光装置は実現されていない。
最近では、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が
既に提案されている。例えば、特開平１０−１２５９２９号公報、特開平１０−１２５９
３１号公報に記載された技術は、非晶質シリコン（またはポリシリコン）からなる分離層
を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出さ
せることにより、空隙を生じさせて基板を分離させるというものである。加えて、特開平
１０−１２５９３０号公報には、この技術を用いて被剥離層（公報では被転写層と呼んで
いる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある
。
しかし、上記方法では分離層として非晶質シリコンあるいはポリシリコンを使用している
ため、その膜厚および使用するレーザー光の波長によって、照射したレーザー光が分離層
を透過し被剥離層に損傷を与える問題が考えられる。また上記方法では、分離層上に素子
を作製した場合、素子作製プロセスにおいて高温の熱処理等を行えば、分離層に含まれる
水素が拡散して低減してしまい、レーザー光を分離層に照射しても剥離が十分に行われな
い恐れがある。従って、分離層に含まれる水素量を維持するため、分離層形成後のプロセ
スが制限されてしまう問題がある。さらに、上記方法では大きな面積を有する被剥離層を
剥離するのは困難である。上記公報には、被剥離層への損傷を防ぐため、遮光層または反
射層を設ける記載もあるが、その場合、透過型液晶表示装置を作製することが困難である
。
本発明は、上記問題を鑑みてなされたものであり、被剥離層に損傷を与えることなく剥離
を可能にする方法を提供し、小さな面積の被剥離層だけでなく、大きな面積を有する被剥
離層を全面に渡って剥離することを可能にすることを課題としている。
また、本発明は様々な基材に被剥離層を貼り付け、軽量化された半導体装置およびその作
製方法を提供することを課題とする。特にフレキシブルなフィルムにＴＦＴを代表とする
様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵
抗素子）を貼り付け、軽量化された半導体装置およびその作製方法を提供することを課題
とする。
本発明者らは、数多くの実験、検討を重ねているうちに、基板上に設けられた金属層に接
して酸化物層を設け、さらに酸化物層上にＴＦＴを代表とする様々な素子を設けたのち、
前記金属層を酸化させることによって、形成された金属酸化物層内または界面（金属酸化
物層と酸化物層との界面）において物理的手法、代表的には機械的な力を加えること（例
えば人間の手で引き剥がすこと）で、きれいに分離し、基板上からＴＦＴなどの素子を剥
離する方法を見いだした。
ある物質の性質（物性）はそれを構成する原子、分子の配列状態で大きく異なる。例えば
結晶状態のものと非結晶状態のものとでは、光学的な特性で言えば分光特性（透過率、反
射率、吸収係数等）、屈折率などが異なり、また電気的な特性で言えば電気伝導度などが
異なり、さらにその他の特性で言えば、強度、硬度、密度、表面エネルギーなどが異なる
。また、同じ結晶状態の中でも結晶格子の面方位（あるいは配向性）が異なれば前記各特
性はそれぞれの方位によって大きく異なることが知られている。さらに、異種の結晶の集
合体で形成された薄膜多結晶体ではそれらの各結晶の物性の要因の総合によって、マクロ
で見た物性が決まる一方、ミクロで見た物性はマクロで見た物性とは異なる。また、一つ
の結晶体と他の結晶体の境界部の特性もマクロで見た特性とも各結晶体との特性とも異な
ることが当然である。
一例を挙げると、珪素を用いた半導体素子では、非結晶状態のものと多結晶状態のものと
、さらに単結晶状態のものとではそれぞれの光学特性、電気特性等が異なることは周知の
ことである。
本発明で、基板上に金属層を設け、この金属層上に酸化物層を形成し、さらに酸化物層上
に様々な素子を形成終了したのちに前記金属層を酸化させた場合、金属層と酸化物層との
界面で形成される金属酸化物が、ミクロで見た場合、部分的に異なった特性を持つ結晶の
集合体で構成され、それら各結晶間の状態が凝集力の強い部分と弱い部分とを併せもって
形成され、または結合力が強い部分と弱い部分とを併せもって形成されることが容易に予
想され、物理的な力によって剥離あるいは分離が生じる場合があり得ると予想できる。
本発明では、金属層を酸化させるまでは、金属層と酸化物層との界面は一定範囲内のエネ
ルギー状態、言い換えれば結合状態で相互に存在しうるため、分離を行うまでの間に膜剥
がれ（ピーリング）が生じること無くＴＦＴなど素子作製工程を無事終了させることが可
能である。
本明細書で開示する剥離方法に関する発明の構成は、被剥離層を基板から剥離する方法で
あって、前記基板上に金属層と、該金属層に接する酸化物層と、被剥離層を形成する工程
と、前記金属層を酸化させて酸化金属層を形成する工程と、前記酸化物層と前記被剥離層
とに支持体を接着した後、前記支持体に接着された被剥離層を前記金属層が設けられた基
板から物理的手法により前記酸化された金属酸化物層内または金属酸化物層と酸化物層と
の界面において剥離する工程と、を有することを特徴とする剥離方法である。
上記構成において、前記金属層はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ
、Ｚｒ、Ｚｎから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物
材料からなる単層、またはこれらの積層であることを特徴としている。
また、上記構成において、前記金属層に接する酸化物層はスパッタ法により形成された酸
化珪素膜であることを特徴としている。
また、前記被剥離層は、薄膜トランジスタ、シリコンのＰＩＮ接合からなる光電変換素子
、有機発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、またはシリコン抵
抗素子を含むことを特徴としている。ただし、これら素子の最下層で酸化物層と接する層
に、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、さらにこれらの積層が含まれていても良
い。
また、上記構成において前記金属膜を酸化させる工程は、レーザー光照射、熱処理、また
はレーザー光照射と熱処理との複合処理によっておこなわれることを特徴としている。ま
た、上記構成において、前記レーザー光は、連続発振の固体レーザー、またはパルス発振
の固体レーザーから発振されたレーザー光である。代表的には、前記連続発振の固体レー
ザー、またはパルス発振の固体レーザーとしては、ＹＡＧレーザー、ＹＶＯ４レーザー、
ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンド
ライドレーザー、Ｔｉ：サファイアレーザーから選ばれた一種または複数種がある。また
、他の連続発振のレーザーまたはパルス発振のレーザーとしては、エキシマレーザー、Ａ
ｒレーザー、Ｋｒレーザーから選ばれた一種または複数種がある。
また、前記レーザー光の照射方向は基板側から金属層に照射しても、被剥離層側から金属
層に照射しても、両方から照射しても良い。
また、前記レーザー光のビーム形状は真円状でも三角形状、四角形状、多角形状、楕円形
状でも直線状でも良く、そのサイズもミクロンからミリ、メートルサイズとどのようなも
のでも良い（点状でも面状でも良い）。さらに、上記酸化工程において、レーザー光の照
射領域は直前に照射された領域と重なり（オーバーラップという）を持っても良いし、オ
ーバーラップしなくても良い。さらに、前記レーザー光の波長は１０ｎｍ〜１ｍｍ、より
好ましくは１００ｎｍ〜１０μｍのものを用いるのが良い。
レーザー光等の光を照射した際に生じる現象は、金属層が光のエネルギーを吸収すること
で発熱し、その発生した熱エネルギーが酸化物層との界面にて金属酸化物層の形成に寄与
すると考えられる。従来技術で紹介した手法（例えば特開平１０−１２５９２９号公報、
特開平１０−１２５９３０号公報、特開平１０−１２５９３１号公報）では、非晶質シリ
コン膜である分離層上に被剥離層である素子を形成した場合、素子作製プロセスで、４０
０℃〜６００℃程度（半導体シリコン膜の結晶化、水素化に必要とされる温度）の高温処
理を行えば、分離層に含まれる水素が拡散して低減してしまい、後の剥離を行おうとして
レーザー光を分離層に照射処理した場合、充分な剥離が行われない可能性がある。しかし
、本発明のレーザー光照射による金属層の酸化処理を行うことで剥離可能とする手法では
、それらの心配は全くないため、剥離層形成時の熱的プロセスを制限させることは無い。
また、上記構成において、金属層は基板と金属層との間に他の層、例えば絶縁層等を設け
ても良いが、プロセスを簡略化するためには、基板上に接して金属層を形成することが望
ましい。
本構成において前記金属層を酸化させる工程でレーザー光などの光を用いる場合、前記被
剥離層中に金属層あるいは金属パターンなど、光に対して前記金属層と同程度の吸収を示
す物質が存在する場合には、前記光の照射方向を基板側からとすることにより、前記金属
層は少なくとも紫外光、可視光、赤外光の波長領域の光に対して吸収は示すが透過率が低
いため、前記被剥離層には直接光が照射されること無く損傷を防ぐことが可能となる。
また、本構成での前記金属層を酸化させる工程で熱処理を用いる場合は、その熱処理方法
に限定は無いが、特にＲＴＡ（ラピッド・サーマル・アニール）法を使用すれば、短時間
で処理が行え、量産を考えた場合の処理枚数増加にも対応がし易くなる。
また、前記金属層が酸化される領域は、基板側に接して金属層を形成した場合は、金属層
と金属層上に形成された酸化物層との界面となるが、基板と金属層との間に何らかの層が
形成されている場合には、さらに基板と、基板と金属層との間に形成された何らかの層と
の界面が考えられる。後者の、金属酸化物層が金属層の上下２つの界面に形成されること
が予想される場合において、被剥離層を基板から剥離する際に、金属層と前記らかの層と
の間に形成された金属酸化物層内あるいはその界面で剥離が生じた時は、その後再度、金
属層を被剥離層から剥離を行えばよい。
本発明の他の作製方法に関する構成は、基板上に絶縁物層と、該絶縁物層に接する金属層
と、該金属層に接する酸化物層と、該酸化物層の上方に半導体素子を含む被剥離層を形成
する工程と、前記金属層を酸化させることにより、前記絶縁層との間、または前記酸化物
層との間、または前記絶縁層との間および前記酸化物層との間の両方に金属酸化物層を形
成する工程と、前記被剥離層と支持体とを接着した後、前記支持体に接着された前記被剥
離層を基板から物理的手法により前記絶縁層と接した金属酸化物層内または前記絶縁層と
接した前記金属酸化物層と前記絶縁層との界面、または前記絶縁層と接した前記金属酸化
物層と前記金属層との界面、または前記酸化物層と接した前記金属酸化物層内、または前
記酸化物層と接した前記金属酸化物層と前記酸化物層との界面、または前記酸化物層と接
した前記金属酸化物層と前記金属層との界面において剥離する工程とを有することを特徴
とする半導体装置の作製方法である。
上記作製方法に関する各構成において、前記基板はガラス基板または石英基板であり、前
記支持体はプラスチック基板、またはプラスチック基材であることを特徴としている。な
お、本明細書中、物理的手法とは、化学的にではなく、物理的に認識される手法であり、
具体的には力学の法則に還元できる過程を有する力学的手法または機械的手法を指し、何
らかの力学的エネルギー（機械的エネルギー）を変化させる手法を指している。但し、上
記構成において、物理的手法により被剥離層を剥離する際、支持体との結合力より、酸化
物層と金属層との結合力が小さくなるようにすることが必要である。
また、上記本発明において、基板は透光性を有することが望ましいが、透光性が無い場合
でも、被剥離層側から光照射を行うことが可能であれば問題ない。また、基板側から光照
射を行う場合は、前記金属層が吸収を示す領域の光を透過させる基板であればどんな基板
であっても良い。
なお、本明細書中において記述されている基材とは、被剥離層を例えば接着剤を用いて貼
り付け固定され、転写されるものであり、該基材の種類は特に限定されず、プラスチック
、ガラス、金属、セラミックス等、いかなる組成のものでもよい。また、本明細書中にお
いて、支持体とは、物理的手段により剥離する際に被剥離層と接着するためのものであり
、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成のもの
でもよい。
また、基材の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有す
るもの、可曲性を有するもの、フィルム状のものであってもよい。また、半導体装置の軽
量化を最優先するのであれば、基材としてはフィルム状のプラスチック基板、例えば、ポ
リエチレンテレフタレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレン
ナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテル
ケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリア
リレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミドなどのプラス
チック基板が好ましい。
上記半導体装置の作製方法に関する上記構成において、液晶表示装置を作製する場合は、
支持体を対向基板とし、シール材を接着材として用いて支持体を被剥離層に接着しても良
いし、あるいは液晶素子を駆動するＴＦＴまで作製した後、基材に転写を行い、続いて液
晶素子作製工程に移っても良い。前者の場合、前記剥離層に設けられた素子は画素電極を
有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。
また、上記半導体装置の作製方法に関する上記構成において、ＥＬ素子を有する発光装置
に代表される発光装置を作製する場合は、支持体を封止材として用い、外部から水分や酸
素といった有機化合物層の劣化を促す物質が侵入することを防ぐように発光素子を外部か
ら完全に遮断することが好ましい。また、軽量化を最優先するのであれば、フィルム状の
プラスチック基板が好ましいが、外部から水分や酸素といった有機化合物層の劣化を促す
物質が侵入することを防ぐ効果は弱いため、例えば、支持体上に第１の絶縁膜と第２の絶
縁膜と第３の絶縁膜とを設けて、十分に外部から水分や酸素といった有機化合物層の劣化
を促す物質が侵入することを防ぐ構成とすればよい。
また、上記半導体装置の作製方法に関する上記構成において、ＥＬ素子を有する発光装置
に代表される発光装置を作製する別の場合として、発光装置を駆動するＴＦＴまで作製し
た後、基材に転写を行い、続いて発光装置作製工程に移っても良い。
また、上記半導体装置の作製方法によって得られる本発明の構成は、
絶縁表面を有する基板上の接着剤に接するように金属酸化物層を備え、該金属酸化物層の
上方に素子を備えたことを特徴とする半導体装置である。
また、上記構成において、前記素子は、薄膜トランジスタ、有機発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子であることを特徴としている。また、上記半導体装置の作製方法によって得られる本発明の構成は、プラスチック基板と、該プラスチック基板上の接着層と、該接着層上の金属酸化物層と、該金属酸化物層上の金属層と、該金属層上の酸化物層と、該酸化物層上に設けられた、第１の半導体層を有するスイッチング用ＴＦＴ及び第２の半導体層を有する電流制御用ＴＦＴと、該電流制御用ＴＦＴと電気的に接続された第１の電極と、該第１の電極の両端に設けられ、上端部が曲率半径を有する絶縁物と、該第１の電極上及び該絶縁物上の有機化合物を含む層と、該有機化合物を含む層上の第２の電極と、該第２の電極上の着色層と、を有し、該第１の電極と、該有機化合物を含む層と、該第２の電極とを有する発光素子は、白色発光し、該白色発光による光は、該第２の電極から該着色層を通して上方へ取り出され、該金属酸化物層、該金属層、該酸化物層、該スイッチング用ＴＦＴ、及び該電流制御用ＴＦＴは、該接着層を介して該プラスチック基板上に貼り付けられたものであり、該第１及び該第２の半導体層は、該金属酸化物層の形成のための熱処理による損傷が与えられていないことを特徴とする発光装置である。また、上記半導体装置の作製方法によって得られる本発明の構成は、プラスチック基板と、前記プラスチック基板上の接着層と、前記接着層上の金属酸化物層と、前記金属酸化物層上の金属層と、前記金属層上の酸化物層と、前記酸化物層上の半導体層を有するトランジスタと、前記トランジスタと電気的に接続された第１の電極と、前記第１の電極の両端に設けられ、上端部が曲率半径を有する絶縁物と、前記第１の電極上及び前記絶縁物上の有機化合物を含む層と、前記有機化合物を含む層上の第２の電極と、前記第２の電極上の着色層と、を有し、前記第１の電極と、前記有機化合物を含む層と、前記第２の電極とを有する発光素子は、白色発光し、前記白色発光による光は、前記第２の電極から前記着色層を通して上方へ取り出され、前記金属酸化物層、前記金属層、前記酸化物層、前記トランジスタは、前記接着層を介して前記プラスチック基板上に貼り付けられたものであることを特徴とする発光装置である。
また、上記構成において、前記基板は、平面または曲面を有するプラスチック基板である
ことを特徴としている。
また、上記構成において、前記金属酸化物層はレーザー光照射、熱処理、またはレーザー
光照射と熱処理との複合処理によって形成されたものであることを特徴としている。
なお、この金属酸化物層は、剥離工程の際に形成されたものである。
本発明は、金属層に対してレーザー光照射、熱処理、またはレーザー光照射と熱処理との
複合処理を行うことで酸化処理を行い、結果として金属酸化物層を形成し、被剥離層を物
理的手段によって容易に基板から剥離することが出来るようにするもので、酸化工程にお
いてレーザー照射する際に、半導体層に損傷を与えたくない場合には基板側から金属層に
レーザー照射するため直接半導体層に損傷を与えることが無い。
また、本発明は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被
剥離層を全面に渡って歩留まりよく剥離することが可能である。
加えて、本発明は、物理的手法で容易に剥離、例えば人間の手で引き剥がすことが可能で
あるため、量産に適したプロセスと言える。また、量産する際に被剥離層を引き剥がすた
めの製造装置を作製した場合、大型の製造装置も安価に作製することができる。
は、実施の形態を示す図である。 は、金属層の光学特性を示す図である。 は、アクティブマトリクス基板の作製工程を示す図である。（実施例１） は、アクティブマトリクス基板の作製工程を示す図である。（実施例１） は、アクティブマトリクス基板の作製工程を示す図である。（実施例１） は、アクティブマトリクスを基板から剥離する図である。（実施例１） は、金属層の酸化処理を行う際の光照射領域を示す図である。（実施例１） は、液晶表示装置の断面図を示す図である。（実施例２） は、発光装置の上面図または断面図を示す図である。（実施例３） は、電子機器の一例を示す図である。（実施例４） は、電子機器の一例を示す図である。（実施例４）
（実施の形態）
本発明の実施形態について、以下に説明する。図１（Ａ）中、１０は基板、１１は金属層
、１２は酸化物層、１３は被剥離層である。
図１（Ａ）において、基板１０は前記金属層１１に吸収される波長領域の光に対して透過
性を示すものであれば何でも良い。
まず、図１（Ａ）に示すように基板１０上に金属層１１を形成する。金属層１１として代
表的な例はＷ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎから選ばれた元素、ま
たは前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの
積層を用いることが出来、その膜厚は１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５
ｎｍとする。
また、スパッタ法では基板を固定することがあるため、基板の周縁部付近の膜厚が不均一
になりやすい。そのため、ドライエッチングによって周縁部の金属層のみを除去すること
が好ましいが、その際、基板もエッチングされないように、基板１０と金属層１１との間
に酸化窒化シリコン膜からなる絶縁膜を１００ｎｍ程度形成してもよい。
次いで、金属層１１上に酸化物層１２を形成する。酸化物層１２として、スパッタ法によ
り、酸化シリコン、または窒化酸化シリコンを金属層と同等以上の膜厚を形成すればよい
。例えば１０ｎｍ〜６００ｎｍ、望ましくは１５０〜２００ｎｍ程度がよい。
次いで、酸化物層１２上に被剥離層１３を形成する。この被剥離層１３はＴＦＴを代表と
する様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコ
ン抵抗素子や感圧式指紋センサなどのセンサ素子等の半導体装置）を含む層とすれば良い
。
次いで、被剥離層１３を固定する支持体となる第２の基板１５を第１の接着材１４で貼り
付ける。（図１（Ｂ））なお、第２の基板１５は第１の基板１０よりも剛性が高いものの
方が望ましい。また、第１の接着材としては一般的な接着材、両面テープ、またはそれら
の組合せを用いればよい。
次いで、金属層１１の酸化処理を行う。具体的には、レーザー光等の光の照射、あるいは
熱処理、またはそれらの複合処理を行うことによって金属層１１が酸化される。図１（Ｃ
）では、光照射による酸化工程を示している。前記金属層１１の酸化処理によって、金属
酸化物層１６が形成される。（図１（Ｄ））
次いで、金属層１１が設けられている基板１０を物理的手段により引き剥がす。（図１（
Ｅ））ここでは、被剥離層１３の機械的強度が弱く、剥離時に被剥離層１３が破壊されて
しまう場合を仮定して示しているが、被剥離層１３の機械的強度が充分に強く、剥離時に
被剥離層１３が破壊されない場合は、第１の接着材１４と第２の基板１５（支持体）は剥
離時に不必要となり、省略可能である。図１（Ｆ）は被剥離層１３が剥離された後の状態
を示す。
図１（Ｇ）は被剥離層１３を転写するための基材である第３の基板１８を第２の接着材１
７で貼り付けた状態を示す。第３の基板１８の種類は特に限定されず、プラスチック、ガ
ラス、金属、セラミックス等、いかなる組成のものでもよい。また、形状も特に限定され
ず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィルム状のものであ
ってもよい。次いで、第１の接着材１４を除去または剥離することによって第２の基板１
５を剥がす。（図１（Ｈ））
次いで、ＥＬ層２１を形成し、ＥＬ層２１を封止材となる第４の基板１９を第３の接着材
２０で封止する。（図１（Ｉ））なお、第３の接着材２０が有機化合物層の劣化を促す物
質（水分や酸素）を十分ブロッキングできる材料であれば特に第４の基板１９は必要では
ない。ここでは、ＥＬ素子を用いた発光装置を作製する例を示したが、ＥＬ素子に限定さ
れず、様々な半導体装置を完成させることができる。
液晶表示装置を作製する場合は、支持体を対向基板とし、シール材を接着材として用いて
支持体を被剥離層に接着すればよい。この場合、被剥離層に設けられた素子は画素電極を
有しており、該画素電極と、前記対向基板との間には液晶材料が充填されるようにする。
また、液晶表示装置を作製する順序は、特に限定されず、支持体としての対向基板を貼り
つけ、液晶を注入した後に基板を剥離して転写体（転写するための基材）としてのプラス
チック基板を貼りつけてもよいし、画素電極を形成した後、基板を剥離し、第１の転写体
としてのプラスチック基板を貼り付けた後、第２の転写体としての対向基板を貼りつけて
もよい。
また、同様に発光装置を作製する順序も特に限定されず、発光素子を形成した後、支持体
としてのプラスチック基板を貼りつけ、基板を剥離し、基材としてのプラスチック基板を
貼りつけてもよいし、発光素子を形成した後、基板を剥離して、第１の転写体としてのプ
ラスチック基板を貼り付けた後、第２の転写体としてのプラスチック基板を貼りつけても
よい。
図２に、本発明による金属層（タングステン膜５０ｎｍ）および酸化物層（スパッタ法に
よる酸化珪素膜２００ｎｍ）を形成した段階での光学特性の例を示す。尚、この光学特性
は、基板としてガラスを用い、このガラス基板側から入射した光の反射率、透過率を測定
したものである。また、吸収率は透過率と反射率とをたしたものの１からの差としている
。
図２（Ｂ）から分かるように測定された範囲の波長領域での透過率は６％にも満たない一
方、吸収は少なくとも４０％程度を越えている（図２（Ｃ））。このため基板側から金属
層にレーザー光を照射しても、この金属層で光エネルギーを吸収し、透過させないことか
ら、被剥離層に損傷を与えることは無い。
本発明の実施例を図３〜図７を用いて説明する。ここでは、同一基板上に画素部と、画素
部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同
時に作製する方法について詳細に説明する。なお、ここでは反射型の液晶表示装置を作製
するためのアクティブマトリクス基板を作製する例を示すが、特に限定されず、適宜、Ｔ
ＦＴの配置や画素電極の材料を変更すれば、透過型の液晶表示装置を作製することも、有
機化合物を含む発光層を有する発光装置も作製することもできることは言うまでもないこ
とである。基板１００としては、ガラス基板（ＡＮ１００）を用いた。まず、基板上には
、ＰＣＶＤ法により酸化窒化シリコン層１０１を１００ｎｍの膜厚で成膜した。
次いで、スパッタ法により金属層としてタングステン層１０２を５０ｎｍの膜厚で成膜し
、大気解放せず連続的にスパッタ法により酸化物層１０３ａとして酸化シリコン層を２０
０ｎｍの膜厚で成膜した。酸化シリコン層の成膜条件は、ＲＦ方式のスパッタ装置を用い
、酸化シリコンターゲット（直径３０．５ｃｍ）を用い、基板を加熱するために加熱した
アルゴンガスを流量３０ｓｃｃｍとして流し、基板温度３００℃、成膜圧力０．４Ｐａ、
成膜電力３ｋＷ、アルゴン流量／酸素流量＝１０ｓｃｃｍ／３０ｓｃｃｍとした。
次いで、基板周縁部または端面のタングステン層をドライエッチングによってを除去する
。
次いでプラズマＣＶＤ法で成膜温度３００℃、原料ガスＳｉＨ４、Ｎ２Ｏから作製される
酸化窒化シリコン膜１０３ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）
を１００ｎｍの厚さに積層形成し、さらに大気解放せず連続的にプラズマＣＶＤ法で成膜
温度３００℃、成膜ガスＳｉＨ４で非晶質構造を有する半導体層（ここでは非晶質シリコ
ン層）を５４ｎｍの厚さで形成した。
次いで、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布す
る。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次い
で、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここではポリシリコン層）
を形成する。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のため
の熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここ
ではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが
、他の公知の結晶化技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率
を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎ
ｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００ｎｍ以下の
エキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。ここでは、
繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザー光を用い、当該レーザー光を光
学系にて１００〜５００ｍＪ／ｃｍ２に集光し、９０〜９５％のオーバーラップ率をもっ
て照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エ
ネルギー密度４７０ｍＪ／ｃｍ２でレーザー光の照射を大気中で行なった。なお、大気中
、または酸素雰囲気中で行うため、レーザー光の照射により表面に酸化膜が形成される。
なお、ここではパルスレーザーを用いた例を示したが、連続発振のレーザーを用いてもよ
く、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固
体レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的に
は、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３
高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１
０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザー光を非線形光学素子により高調
波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射
出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状の
レーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１
００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、
１０〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に被剥離層を含む半導体
膜を移動させて照射すればよい。なお、このレーザー光を照射する際は、基板側ではなく
、シリコン膜面側から照射する。
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０
秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。本実施例ではオゾン水
を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体
膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸
化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を
堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザー光の照射に
より形成された酸化膜を除去してもよい。
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶
質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。本実施例で
は、アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含
む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質シリコン膜
を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：
９９とし、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．
０８７Ｗ／ｃｍ２とし、成膜温度を３５０℃とする。その後、６５０℃に加熱された炉に
入れて３分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃
度を低減する。炉に代えてランプアニール装置を用いてもよい。
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元
素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去す
る。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向がある
ため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面に
オゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエ
ッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジス
トからなるマスクを除去する。
以上の工程で基板１００上に金属層１０２、酸化物層１０３ａ、下地絶縁膜１０３ｂを形
成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離
された半導体層１０４〜１０８を形成することができる。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄
した後、ゲート絶縁膜１０９となる珪素を主成分とする絶縁膜を形成する。本実施例では
、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％
、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
次いで、図３（Ａ）に示すように、ゲート絶縁膜１０９上に膜厚２０〜１００ｎｍの第１
の導電膜１１０ａと、膜厚１００〜４００ｎｍの第２の導電膜１１０ｂとを積層形成する
。本実施例では、ゲート絶縁膜１０９上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎ
ｍのタングステン膜を順次積層する。
第１の導電膜及び第２の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａ
ｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料
で形成する。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピン
グした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。ま
た、２層構造に限定されず、例えば、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍの
アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積
層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステン
に代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの
合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いても
よいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造
であってもよい。
次に、図３（Ｂ）に示すように光露光工程によりレジストからなるマスク１１２〜１１７
を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエ
ッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Ｉｎｄ
ｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法
を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加さ
れる電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節するこ
とによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用
ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４などを代表とする塩素系ガスま
たはＣＦ４、ＳＦ６、ＮＦ３などを代表とするフッ素系ガス、またはＯ２を適宜用いるこ
とができる。
本実施例では、基板側（試料ステージ）にも１５０ＷのＲＦ（１３．５６ＭＨｚ）電力を
投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、
１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設け
られた石英円板）は、直径２５ｃｍの円板である。この第１のエッチング条件によりＷ膜
をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件での
Ｗに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度
は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、
この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。この後、レジ
ストからなるマスク１１２〜１１７を除去せずに第２のエッチング条件に変え、エッチン
グ用ガスにＣＦ４とＣｌ２とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）と
し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し
てプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも
２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加
する。ＣＦ４とＣｌ２を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度
にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７
ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、
ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合
でエッチング時間を増加させると良い。
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすること
により、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端
部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状
の導電層１１９〜１２４（第１の導電層１１９ａ〜１２４ａと第２の導電層１１９ｂ〜１
２４ｂ）を形成する。ゲート絶縁膜となる絶縁膜１０９は、１０〜２０ｎｍ程度エッチン
グされ、第１の形状の導電層１１９〜１２４で覆われない領域が薄くなったゲート絶縁膜
１１８となる。
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、
エッチング用ガスにＳＦ６とＣｌ２とＯ２とを用い、それぞれのガス流量比を２４／１２
／２４（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に７００ＷのＲＦ（１３．
５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試
料ステージ）にも１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バ
イアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．
３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮ
に対するＷの選択比は７．１であり、絶縁膜１１８であるＳｉＯＮに対するエッチング速
度は３３．７ｎｍ／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８３である。この
ようにエッチングガス用ガスにＳＦ６を用いた場合、絶縁膜１１８との選択比が高いので
膜減りを抑えることができる。本実施例では絶縁膜１１８において約８ｎｍしか膜減りが
起きない。
この第２のエッチング処理によりＷのテーパー角は７０°となった。この第２のエッチン
グ処理により第２の導電層１２６ｂ〜１３１ｂを形成する。一方、第１の導電層は、ほと
んどエッチングされず、第１の導電層１２６ａ〜１３１ａとなる。なお、第１の導電層１
２６ａ〜１３１ａは、第１の導電層１１９ａ〜１２４ａとほぼ同一サイズである。実際に
は、第１の導電層の幅は、第２のエッチング処理前に比べて約０．３μｍ程度、即ち線幅
全体で０．６μｍ程度後退する場合もあるがほとんどサイズに変化がない。
また、２層構造に代えて、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウ
ムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層
構造とした場合、第１のエッチング処理の第１のエッチング条件としては、ＢＣｌ３とＣ
ｌ２とＯ２とを原料ガスに用い、それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）と
し、基板側（試料ステージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１．
２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプ
ラズマを生成して１１７秒のエッチングを行えばよく、第１のエッチング処理の第２のエ
ッチング条件としては、ＣＦ４とＣｌ２とＯ２とを用い、それぞれのガス流量比を２５／
２５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６Ｍ
Ｈｚ）電力を投入し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行えばよく、第２の
エッチング処理としてはＢＣｌ３とＣｌ２を用い、それぞれのガス流量比を２０／６０（
ｓｃｃｍ）とし、基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力
を投入し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電
力を投入してプラズマを生成してエッチングを行えばよい。
次いで、レジストからなるマスクを除去した後、第１のドーピング処理を行って図３（Ｄ
）の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い
。イオンドープ法の条件はドーズ量を１．５×１０１４ａｔｏｍｓ／ｃｍ２とし、加速電
圧を６０〜１００ｋＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（
Ｐ）または砒素（Ａｓ）を用いる。この場合、第１の導電層及び第２の導電層１２６〜１
３０がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域
１３２〜１３６が形成される。第１の不純物領域１３２〜１３６には１×１０１６〜１×
１０１７／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を添加する。ここでは、第１の
不純物領域と同じ濃度範囲の領域をｎ−−領域とも呼ぶ。
なお、本実施例ではレジストからなるマスクを除去した後、第１のドーピング処理を行っ
たが、レジストからなるマスクを除去せずに第１のドーピング処理を行ってもよい。
次いで、図４（Ａ）に示すようにレジストからなるマスク１３７〜１３９を形成し第２の
ドーピング処理を行う。マスク１３７は駆動回路のｐチャネル型ＴＦＴを形成する半導体
層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３８は駆動
回路のｎチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺の
領域を保護するマスクであり、マスク１３９は画素部のＴＦＴを形成する半導体層のチャ
ネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０１５ａｔ
ｏｍｓ／ｃｍ２とし、加速電圧を６０〜１００ｋＶとしてリン（Ｐ）をドーピングする。
ここでは、第２の導電層１２６ｂ〜１２８ｂをマスクとして各半導体層に不純物領域が自
己整合的に形成される。勿論、マスク１３７〜１３９で覆われた領域には添加されない。
こうして、第２の不純物領域１４０〜１４２と、第３の不純物領域１４４が形成される。
第２の不純物領域１４０〜１４２には１×１０２０〜１×１０２１／ｃｍ３の濃度範囲で
ｎ型を付与する不純物元素を添加されている。ここでは、第２の不純物領域と同じ濃度範
囲の領域をｎ＋領域とも呼ぶ。
また、第３の不純物領域は第１の導電層により第２の不純物領域よりも低濃度に形成され
、１×１０１８〜１×１０１９／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を添加さ
れることになる。なお、第３の不純物領域は、テーパー形状である第１の導電層の部分を
通過させてドーピングを行うため、テーパ−部の端部に向かって不純物濃度が増加する濃
度勾配を有している。ここでは、第３の不純物領域と同じ濃度範囲の領域をｎ−領域とも
呼ぶ。また、マスク１３８、１３９で覆われた領域は、第２のドーピング処理で不純物元
素が添加されず、第１の不純物領域１４６、１４７となる。
次いで、レジストからなるマスク１３７〜１３９を除去した後、新たにレジストからなる
マスク１４８〜１５０を形成して図４（Ｂ）に示すように第３のドーピング処理を行う。
駆動回路において、上記第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半
導体層および保持容量を形成する半導体層にｐ型の導電型を付与する不純物元素が添加さ
れた第４の不純物領域１５１、１５２及び第５の不純物領域１５３、１５４を形成する。
また、第４の不純物領域１５１、１５２には１×１０２０〜１×１０２１／ｃｍ３の濃度
範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第４の不純物領域１５１
、１５２には先の工程でリン（Ｐ）が添加された領域（ｎ−−領域）であるが、ｐ型を付
与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。
ここでは、第４の不純物領域と同じ濃度範囲の領域をｐ＋領域とも呼ぶ。
また、第５の不純物領域１５３、１５４は第２の導電層１２７ａのテーパー部と重なる領
域に形成されるものであり、１×１０１８〜１×１０２０／ｃｍ３の濃度範囲でｐ型を付
与する不純物元素が添加されるようにする。ここでは、第５の不純物領域と同じ濃度範囲
の領域をｐ−領域とも呼ぶ。
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形
成される。導電層１２６〜１２９はＴＦＴのゲート電極となる。また、導電層１３０は画
素部において保持容量を形成する一方の電極となる。さらに、導電層１３１は画素部にお
いてソース配線を形成する。
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣＶ
Ｄ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン
膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用い
ても良い。
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この
活性化工程は、ランプ光源を用いたラピッド・サーマル・アニール法（ＲＴＡ法）、或い
はＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱
処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行
った後、絶縁膜を形成する工程としてもよい。
次いで、窒化シリコン膜からなる第１の層間絶縁膜１５５を形成して熱処理（３００〜５
５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。（図４（Ｃ
））この工程は第１の層間絶縁膜１５５に含まれる水素により半導体層のダングリングボ
ンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係
なく半導体層を水素化することができる。ただし、本実施例では、第２の導電層としてア
ルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層
が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素
化（プラズマにより励起された水素を用いる）を行っても良い。
次いで、第１の層間絶縁膜１５５上に有機絶縁物材料から成る第２の層間絶縁膜１５６を
形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース配
線１３１に達するコンタクトホールと、導電層１２９、１３０に達するコンタクトホール
と、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング
処理を順次行う。本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の層
間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第１
の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極
及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反
射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極１
５７〜１６２、ゲート配線１６４、接続配線１６３、画素電極１６５が形成される。
以上の様にして、ｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２、ｎチャネル型
ＴＦＴ２０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴからなる画素ＴＦＴ２０４
、保持容量２０５とを有する画素部２０７を同一基板上に形成することができる。（図５
）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
画素部２０７において、画素ＴＦＴ２０４（ｎチャネル型ＴＦＴ）にはチャネル形成領域
１６９、ゲート電極を形成する導電層１２９の外側に形成される第１の不純物領域（ｎ−
−領域）１４７と、ソース領域またはドレイン領域として機能する第２の不純物領域（ｎ
＋領域）１４２、１７１を有している。また、保持容量２０５の一方の電極として機能す
る半導体層には第４の不純物領域１５２、第５の不純物領域１５４が形成されている。保
持容量２０５は、絶縁膜（ゲート絶縁膜と同一膜）１１８を誘電体として、第２の電極１
３０と、半導体層１５２、１５４、１７０とで形成されている。
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０１（第１のｎチャネル型ＴＦＴ
）はチャネル形成領域１６６、ゲート電極を形成する導電層１２６の一部と絶縁膜を介し
て重なる第３の不純物領域（ｎ−領域）１４４とソース領域またはドレイン領域として機
能する第２の不純物領域（ｎ＋領域）１４０を有している。
また、駆動回路２０６において、ｐチャネル型ＴＦＴ２０２にはチャネル形成領域１６７
、ゲート電極を形成する導電層１２７の一部と絶縁膜を介して重なる第５不純物領域（ｐ
−領域）１５３とソース領域またはドレイン領域として機能する第４の不純物領域（ｐ＋
領域）１５１を有している。
また、駆動回路２０６において、ｎチャネル型ＴＦＴ２０３（第２のｎチャネル型ＴＦＴ
）にはチャネル形成領域１６８、ゲート電極を形成する導電層１２８の外側に第１の不純
物領域（ｎ−−領域）１４６とソース領域またはドレイン領域として機能する第２の不純
物領域（ｎ＋領域）１４１を有している。
これらのＴＦＴ２０１〜２０３を適宜組み合わせてシフトレジスタ回路、バッファ回路、
レベルシフタ回路、ラッチ回路などを形成し、駆動回路２０６を形成すればよい。例えば
、ＣＭＯＳ回路を形成する場合には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２
０２を相補的に接続して形成すればよい。特に、駆動電圧が高いバッファ回路には、ホッ
トキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０３の構造が適してい
る。
また、信頼性が最優先とされる回路には、ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０１
の構造が適している。
また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができる
ので、ＧＯＬＤ構造のＴＦＴにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物
領域の面積を縮小しても十分な信頼性を得ることができる。具体的にはＧＯＬＤ構造のＴ
ＦＴにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得
ることができる。
また、ＧＯＬＤ構造のＴＦＴにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが
、ゲート電極（第１導電層）のテーパー部となる部分サイズを小さくして寄生容量を低減
すれば、ｆ特性（周波数特性）も向上してさらなる高速動作が可能となり、且つ、十分な
信頼性を有するＴＦＴとなる。
なお、画素部２０７の画素ＴＦＴにおいても、第２のレーザー光の照射によりオフ電流の
低減、およびバラツキの低減が実現される。
また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製
する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるもの
の、透過型の表示装置を形成することができる。
これら表示装置を作成した後、基板側から連続光あるいはパルス状のレーザー光で金属層
１０２を照射し、発熱させることで酸化処理を行い、金属層１０２と酸化物層１０３ａと
の間に金属酸化物層１９０が形成され（図６（Ａ））、被剥離層が基板から剥離可能とな
る（図６（Ｂ））。この時照射したレーザー光はＮｄ：ＹＡＧレーザー（基本波１０６４
ｎｍ）を出力４０Ｗで使用したが、波長範囲については図２に示す様にどの領域のレーザ
ー光を使用しても構わない。また、レーザー光を照射するタイミングは、表示装置作成後
に限らず被剥離層を剥離したい段階で照射すれば良い。さらに、レーザー光のビーム形状
は、今回は線状の連続光を使用したが、これに限らず真円状、楕円形状、三角形状、四角
形状、多角形状とどれでも良く、点状、面状どのようなものでも良い。さらに、今回はレ
ーザー光照射によって金属層の酸化工程処理を行ったが、熱処理を用いた酸化処理でも構
わない。
また、図６（Ａ）の状態を得た後、酸化物層１０３ａ上に設けたＴＦＴを含む層（被剥離
層）の機械的強度が十分であれば、基板１００を引き剥がしてもよい。本実施例は、被剥
離層の機械的強度が不十分であるので、被剥離層を固定する支持体（図示しない）を貼り
つけた後、レーザー照射、剥離することが好ましい。
光を用いた金属層の酸化処理を行う際は、図７に示す様に、基板９００上の表示装置９０
１（画素部９０２、ゲートドライバー部９０３、ソースドライバー部９０４、ＦＰＣ端子
部９０５を含む）を含む領域９０６にレーザー光を照射すればよい。
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示
したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例
を図８に示す。
層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは省略する。実施例
１に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極６０１を形
成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化
インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい
。その後、層間絶縁膜６００にコンタクトホールを形成する。次いで、画素電極と重なる
接続電極６０２を形成する。この接続電極６０２は、コンタクトホールを通じてドレイン
領域と接続されている。また、この接続電極と同時に他のＴＦＴのソース電極またはドレ
イン電極も形成する。
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個
のＩＣを用いてもよい。
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基
板を用い、ＴＦＴを剥離した後、基材（プラスチック基板）を貼り合わせて液晶モジュー
ルを作製し、バックライト６０６、導光板６０５を設け、カバー６０６で覆えば、図８に
その断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお
、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、プラスチッ
ク基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接
着してもよい。また、透過型であるので偏光板６０３は、プラスチック基板と対向基板の
両方に貼り付ける。
本実施例では、プラスチック基板上に形成された有機化合物を含む発光層を有する発光素
子を備えた発光装置を作製する例を図９に示す。
なお、図９（Ａ）は、発光装置を示す上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断
した断面図である。点線で示された１１０１はソース信号線駆動回路、１１０２は画素部
、１１０３はゲート信号線駆動回路である。また、１１０４は封止基板、１１０５はシー
ル剤であり、第１のシール剤１１０５で囲まれた内側は、透明な第２のシール材１１０７
で充填されている。
なお、１１０８はソース信号線駆動回路１１０１及びゲート信号線駆動回路１１０３に入
力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプ
リントサーキット）１１０９からビデオ信号やクロック信号を受け取る。なお、ここでは
ＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付け
られていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦ
ＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
次に、断面構造について図９（Ｂ）を用いて説明する。基板１１１０上には駆動回路及び
画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路１１０１と
画素部１１０２が示されている。なお、実施の形態または実施例１に説明した剥離法を用
いることによって、基板１１１０が接着層１１００で下地膜と貼り合せてある。
なお、ソース信号線駆動回路１１０１はｎチャネル型ＴＦＴ１１２３とｐチャネル型ＴＦ
Ｔ１１２４とを組み合わせたＣＭＯＳ回路が形成される。また、駆動回路を形成するＴＦ
Ｔは、公知のＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また
、本実施例では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその
必要はなく、基板上ではなく外部に形成することもできる。
また、画素部１１０２はスイッチング用ＴＦＴ１１１１と、電流制御用ＴＦＴ１１１２と
そのドレインに電気的に接続された第１の電極（陽極）１１１３を含む複数の画素により
形成される。なお、ここでは一つの画素に２つのＴＦＴを用いた例を示したが、３つ、ま
たはそれ以上のＴＦＴを適宜、用いてもよい。
ここでは第１の電極１１１３がＴＦＴのドレインと直接接している構成となっているため
、第１の電極１１１３の最下層としてシリコンからなるドレインとオーミックコンタクト
のとれる材料層を用い、有機化合物を含む層と接する表面に仕事関数の大きい材料層を用
いることが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタ
ン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタク
トがとれ、且つ、陽極として機能させることができる。また、第１の電極１１１３は、窒
化チタン膜の単層としてもよいし、２層以上の積層を用いてもよい。
また、第１の電極（陽極）１１１３の両端には絶縁物（バンク、隔壁、障壁、土手などと
呼ばれる）１１１４が形成される。絶縁物１１１４は有機樹脂膜もしくは珪素を含む絶縁
膜で形成すれば良い。ここでは、絶縁物１１１４として、ポジ型の感光性アクリル樹脂膜
を用いて図９に示す形状の絶縁物を形成する。
カバレッジを良好なものとするため、絶縁物１１１４の上端部または下端部に曲率を有す
る曲面が形成されるようにすることが好ましい。例えば、絶縁物１１１４の材料としてポ
ジ型の感光性アクリルを用いた場合、絶縁物１１１４の上端部のみに曲率半径（０．２μ
ｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物１１１４として、感
光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャント
に溶解性となるポジ型のいずれも使用することができる。
また、絶縁物１１１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、または窒化珪素
膜からなる保護膜で覆ってもよい。この保護膜はスパッタ法（ＤＣ方式やＲＦ方式）によ
り得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または炭素を主成分とす
る薄膜でもよい。シリコンターゲットを用い、窒素とアルゴンを含む雰囲気で形成すれば
、窒化珪素膜が得られる。また、窒化シリコンターゲットを用いてもよい。また、保護膜
は、リモートプラズマを用いた成膜装置を用いて形成してもよい。また、保護膜に発光を
通過させるため、保護膜の膜厚は、可能な限り薄くすることが好ましい。
また、第１の電極（陽極）１１１３上には、蒸着マスクを用いた蒸着法、またはインクジ
ェット法によって有機化合物を含む層１１１５を選択的に形成する。さらに、有機化合物
を含む層１１１５上には第２の電極（陰極）１１１６が形成される。これにより、第１の
電極（陽極）１１１３、有機化合物を含む層１１１５、及び第２の電極（陰極）１１１６
からなる発光素子１１１８が形成される。ここでは発光素子１１１８は白色発光とする例
であるので着色層１１３１と遮光層（ＢＭ）１１３２からなるカラーフィルター（簡略化
のため、ここではオーバーコート層は図示しない）が設けている。
また、Ｒ、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成すれば、
カラーフィルターを用いなくともフルカラーの表示を得ることができる。
また、発光素子１１１８を封止するために第１シール材１１０５、第２シール材１１０７
により封止基板１１０４を貼り合わせる。なお、第１シール材１１０５、第２シール材１
１０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材１１０５、第
２シール材１１０７はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、本実施例では封止基板１１０４を構成する材料としてガラス基板や石英基板の他、
ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（
ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチッ
ク基板を用いることができる。また、第１シール材１１０５、第２シール材１１０７を用
いて封止基板１１０４を接着した後、さらに側面（露呈面）を覆うように第３のシール材
で封止することも可能である。
以上のようにして発光素子を第１シール材１１０５、第２シール材１１０７に封入するこ
とにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった
有機化合物層の劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高
い発光装置を得ることができる。
また、第１の電極１１１３として透明導電膜を用いれば両面発光型の発光装置を作製する
ことができる。
また、本実施例では陽極上に有機化合物を含む層を形成し、有機化合物を含む層上に透明
電極である陰極を形成するという構造（以下、上面出射構造とよぶ）とした例を示したが
、陽極上に有機化合物層が形成され、有機化合物層上に陰極が形成される発光素子を有し
、有機化合物層において生じた光を透明電極である陽極からＴＦＴの方へ取り出す（以下
、下面出射構造とよぶ）という構造としてもよい。
また、本実施例は実施の形態、または実施例１と自由に組み合わせることができる。
本発明を実施して様々なモジュール（アクティブマトリクス型液晶モジュール、アクティ
ブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）を完成させる
ことができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機
器が完成される。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレ
イ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パ
ーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１０、図１１に示す。
図１０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表
示部２００３、キーボード２００４等を含む。図１０（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２
１０５、受像部２１０６等を含む。図１０（Ｃ）はモバイルコンピュータ（モービルコン
ピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２
２０４、表示部２２０５等を含む。図１０（Ｄ）はプログラムを記録した記録媒体（以下
、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピー
カ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤ
ーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。図１０（Ｅ
）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイ
ッチ２５０４、受像部（図示しない）等を含む。
図１１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０
３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、
イメージセンサ等）２９０７等を含む。図１１（Ｂ）は携帯書籍（電子書籍）であり、本
体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、ア
ンテナ３００６等を含む。図１１（Ｃ）はディスプレイであり、本体３１０１、支持台３
１０２、表示部３１０３等を含む。ちなみに図１１（Ｃ）に示すディスプレイは中小型ま
たは大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサ
イズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量
産することが好ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用
することが可能である。また、本実施例の電子機器は実施の形態、実施例１〜３のどのよ
うな組み合わせからなる構成を用いても実現することができる。

Claims (7)

  1. プラスチック基板と、
    前記プラスチック基板上の接着層と、
    前記接着層上の金属酸化物層と、
    前記金属酸化物層上の金属層と、
    前記金属層上の酸化物層と、
    前記酸化物層上に設けられた、第１の半導体層を有するスイッチング用ＴＦＴ及び第２
    の半導体層を有する電流制御用ＴＦＴと、
    前記電流制御用ＴＦＴと電気的に接続された第１の電極と、
    前記第１の電極の両端に設けられ、上端部が曲率半径を有する絶縁物と、
    前記第１の電極上及び前記絶縁物上の有機化合物を含む層と、
    前記有機化合物を含む層上の第２の電極と、
    前記第２の電極上の着色層と、を有し、
    前記第１の電極と、前記有機化合物を含む層と、前記第２の電極とを有する発光素子は、白色発光し、
    前記白色発光による光は、前記第２の電極から前記着色層を通して上方へ取り出され、
    前記金属酸化物層、前記金属層、前記酸化物層、前記スイッチング用ＴＦＴ、及び前記電流制御用ＴＦＴは、前記接着層を介して前記プラスチック基板上に貼り付けられたものであり、
    前記第１及び前記第２の半導体層は、前記金属酸化物層の形成のための熱処理による損傷が与えられていないことを特徴とする発光装置。
  2. プラスチック基板と、
    前記プラスチック基板上の接着層と、
    前記接着層上の金属酸化物層と、
    前記金属酸化物層上の金属層と、
    前記金属層上の酸化物層と、
    前記酸化物層上の半導体層を有するトランジスタと、
    前記トランジスタと電気的に接続された第１の電極と、
    前記第１の電極の両端に設けられ、上端部が曲率半径を有する絶縁物と、
    前記第１の電極上及び前記絶縁物上の有機化合物を含む層と、
    前記有機化合物を含む層上の第２の電極と、
    前記第２の電極上の着色層と、を有し、
    前記第１の電極と、前記有機化合物を含む層と、前記第２の電極とを有する発光素子は、白色発光し、
    前記白色発光による光は、前記第２の電極から前記着色層を通して上方へ取り出され、
    前記金属酸化物層、前記金属層、前記酸化物層、及び前記トランジスタは、前記接着層を介して前記プラスチック基板上に貼り付けられたものであることを特徴とする発光装置。
  3. 請求項１又は２において、前記基板は可曲性を有するフィルム状の基板であることを特徴とする発光装置。
  4. 請求項１乃至３のいずれか一項において、前記金属酸化物層はＴｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃｏ、Ｚｒ又はＺｎの酸化物であることを特徴とする発光装置。
  5. 請求項１乃至４のいずれか一項において、前記絶縁物は有機樹脂膜又は珪素を含む絶縁膜であることを特徴とする発光装置。
  6. 請求項１乃至５のいずれか一項において、前記絶縁物は下端部に曲率を有することを特徴とする発光装置。
  7. 請求項１乃至６のいずれか一項に記載の発光装置を有することを特徴とする電子機器。
JP2011029573A 2002-10-30 2011-02-15 発光装置及び電子機器 Expired - Fee Related JP5433598B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011029573A JP5433598B2 (ja) 2002-10-30 2011-02-15 発光装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002316397 2002-10-30
JP2002316397 2002-10-30
JP2011029573A JP5433598B2 (ja) 2002-10-30 2011-02-15 発光装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011007139A Division JP5277263B2 (ja) 2002-10-30 2011-01-17 発光装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011142332A JP2011142332A (ja) 2011-07-21
JP5433598B2 true JP5433598B2 (ja) 2014-03-05

Family

ID=32211680

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2004525641A Expired - Fee Related JP4693411B2 (ja) 2002-10-30 2003-10-23 半導体装置の作製方法
JP2011007139A Expired - Fee Related JP5277263B2 (ja) 2002-10-30 2011-01-17 発光装置の作製方法
JP2011029573A Expired - Fee Related JP5433598B2 (ja) 2002-10-30 2011-02-15 発光装置及び電子機器
JP2013077420A Expired - Fee Related JP5577421B2 (ja) 2002-10-30 2013-04-03 発光装置の作製方法
JP2014100142A Expired - Fee Related JP5872627B2 (ja) 2002-10-30 2014-05-14 発光装置および電子機器
JP2015161904A Expired - Lifetime JP6253617B2 (ja) 2002-10-30 2015-08-19 発光装置および電子機器
JP2016183093A Withdrawn JP2017059833A (ja) 2002-10-30 2016-09-20 電子機器
JP2018105940A Withdrawn JP2018166209A (ja) 2002-10-30 2018-06-01 電子機器
JP2020029217A Withdrawn JP2020123724A (ja) 2002-10-30 2020-02-25 発光装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2004525641A Expired - Fee Related JP4693411B2 (ja) 2002-10-30 2003-10-23 半導体装置の作製方法
JP2011007139A Expired - Fee Related JP5277263B2 (ja) 2002-10-30 2011-01-17 発光装置の作製方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2013077420A Expired - Fee Related JP5577421B2 (ja) 2002-10-30 2013-04-03 発光装置の作製方法
JP2014100142A Expired - Fee Related JP5872627B2 (ja) 2002-10-30 2014-05-14 発光装置および電子機器
JP2015161904A Expired - Lifetime JP6253617B2 (ja) 2002-10-30 2015-08-19 発光装置および電子機器
JP2016183093A Withdrawn JP2017059833A (ja) 2002-10-30 2016-09-20 電子機器
JP2018105940A Withdrawn JP2018166209A (ja) 2002-10-30 2018-06-01 電子機器
JP2020029217A Withdrawn JP2020123724A (ja) 2002-10-30 2020-02-25 発光装置

Country Status (7)

Country Link
US (9) US7189631B2 (ja)
JP (9) JP4693411B2 (ja)
KR (2) KR101169371B1 (ja)
CN (1) CN100391004C (ja)
AU (1) AU2003275614A1 (ja)
TW (1) TWI316753B (ja)
WO (1) WO2004040648A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773823B2 (en) 2015-04-21 2017-09-26 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR101169371B1 (ko) * 2002-10-30 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
KR101095293B1 (ko) 2003-11-28 2011-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 제조 방법
KR101197084B1 (ko) * 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN101599456B (zh) * 2004-06-24 2011-03-09 株式会社半导体能源研究所 制造薄膜集成电路的方法
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101241066B1 (ko) * 2005-05-20 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7297613B1 (en) * 2005-06-09 2007-11-20 The United States Of America As Represented By The National Security Agency Method of fabricating and integrating high quality decoupling capacitors
JP5052031B2 (ja) * 2005-06-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100599012B1 (ko) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
JP4916680B2 (ja) * 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
CN101305315B (zh) * 2005-11-11 2010-05-19 株式会社半导体能源研究所 形成具有功能性的层的方法及半导体器件的制造方法
KR101319468B1 (ko) 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2007194514A (ja) * 2006-01-23 2007-08-02 Mitsubishi Electric Corp 半導体装置の製造方法
JP2007305678A (ja) * 2006-05-09 2007-11-22 Seiko Epson Corp 積層体の製造方法、電気光学装置及び電子機器
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
KR100804526B1 (ko) * 2006-07-05 2008-02-20 삼성에스디아이 주식회사 유기 발광 디스플레이 장치의 제조방법
KR100804527B1 (ko) * 2006-07-05 2008-02-20 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법
KR100744566B1 (ko) * 2006-09-08 2007-08-01 한국전자통신연구원 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법
TWI570900B (zh) 2006-09-29 2017-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101428824B1 (ko) * 2006-10-04 2014-08-11 하마마츠 포토닉스 가부시키가이샤 레이저 가공방법
KR100824881B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) * 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100890250B1 (ko) * 2007-01-08 2009-03-24 포항공과대학교 산학협력단 플렉서블 소자의 제조 방법 및 플렉서블 표시 장치의 제조방법
US7759629B2 (en) * 2007-03-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP5286684B2 (ja) * 2007-03-28 2013-09-11 セイコーエプソン株式会社 薄膜層の剥離方法、薄膜デバイスの転写方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5136110B2 (ja) * 2008-02-19 2013-02-06 ソニー株式会社 固体撮像装置の製造方法
KR102549916B1 (ko) 2008-07-10 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
KR102009813B1 (ko) 2009-09-16 2019-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101108161B1 (ko) * 2009-12-24 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
US9075576B2 (en) * 2010-02-25 2015-07-07 Blackberry Limited Keypads for mobile devices and method of manufacturing the same
KR101147988B1 (ko) * 2010-07-13 2012-05-24 포항공과대학교 산학협력단 물리적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
CN101980393A (zh) * 2010-09-21 2011-02-23 福建钧石能源有限公司 大面积柔性光电器件的制造方法
KR101702943B1 (ko) * 2010-10-29 2017-02-22 엘지이노텍 주식회사 발광소자의 제조방법
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP5872912B2 (ja) * 2011-01-21 2016-03-01 株式会社半導体エネルギー研究所 発光装置
WO2012147672A1 (ja) 2011-04-28 2012-11-01 シャープ株式会社 表示モジュール及び表示装置
WO2013054792A1 (ja) * 2011-10-12 2013-04-18 旭硝子株式会社 密着性樹脂層付き電子デバイスの製造方法
CN103890908B (zh) * 2011-10-18 2016-08-24 富士电机株式会社 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
JP2013135181A (ja) * 2011-12-27 2013-07-08 Panasonic Corp フレキシブルデバイスの製造方法
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
TWI645578B (zh) 2012-07-05 2018-12-21 半導體能源研究所股份有限公司 發光裝置及發光裝置的製造方法
WO2014024900A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
TWI596751B (zh) * 2012-08-30 2017-08-21 財團法人工業技術研究院 軟性顯示器與其製法
US9636782B2 (en) * 2012-11-28 2017-05-02 International Business Machines Corporation Wafer debonding using mid-wavelength infrared radiation ablation
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
US9847512B2 (en) * 2012-12-22 2017-12-19 Industrial Technology Research Institute Electronic device package structure and manufacturing method thereof
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI555166B (zh) * 2013-06-18 2016-10-21 矽品精密工業股份有限公司 層疊式封裝件及其製法
TWI532162B (zh) 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
US9853243B2 (en) 2013-07-05 2017-12-26 Industrial Technology Research Institute Flexible display and method for fabricating the same
KR101663763B1 (ko) * 2013-07-31 2016-10-07 엘지디스플레이 주식회사 터치스크린을 구비한 표시장치
JP2015046391A (ja) * 2013-08-01 2015-03-12 株式会社半導体エネルギー研究所 発光装置、及び電子機器
TWI610374B (zh) * 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
US9925749B2 (en) * 2013-09-06 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Bonding apparatus and stack body manufacturing apparatus
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
JP2015108735A (ja) * 2013-12-05 2015-06-11 旭硝子株式会社 電子デバイスの製造方法
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
CN104752621B (zh) * 2013-12-26 2017-05-17 昆山工研院新型平板显示技术中心有限公司 一种提高有源矩阵有机发光显示器显示质量的方法
KR102215812B1 (ko) 2014-01-09 2021-02-17 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치
WO2015125046A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and peeling method
CN103956363B (zh) * 2014-03-03 2016-09-21 上海天马有机发光显示技术有限公司 复合基板及其制造方法、柔性显示装置及其制造方法
TWI764064B (zh) 2014-03-13 2022-05-11 日商半導體能源研究所股份有限公司 撓性裝置
WO2015152158A1 (ja) 2014-03-31 2015-10-08 株式会社Ｊｏｌｅｄ 積層体および積層体の剥離方法ならびに可撓性デバイスの製造方法
CN106465494B (zh) 2014-04-11 2019-01-22 株式会社半导体能源研究所 发光装置
TWI559510B (zh) * 2014-06-23 2016-11-21 群創光電股份有限公司 顯示裝置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
TWI561325B (en) * 2014-08-01 2016-12-11 Au Optronics Corp Display module manufacturing method and display module
KR102328677B1 (ko) * 2014-10-17 2021-11-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
US9397001B2 (en) * 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
TWI696108B (zh) 2015-02-13 2020-06-11 日商半導體能源研究所股份有限公司 功能面板、功能模組、發光模組、顯示模組、位置資料輸入模組、發光裝置、照明設備、顯示裝置、資料處理裝置、功能面板的製造方法
US10020418B2 (en) * 2015-03-25 2018-07-10 International Business Machines Corporation Simplified process for vertical LED manufacturing
KR102427672B1 (ko) * 2015-08-11 2022-08-02 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
CN105552247B (zh) * 2015-12-08 2018-10-26 上海天马微电子有限公司 复合基板、柔性显示装置及其制备方法
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
US10181424B2 (en) * 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
JP6738205B2 (ja) * 2016-06-06 2020-08-12 昭和電工パッケージング株式会社 ラミネート材
JP6738206B2 (ja) 2016-06-06 2020-08-12 昭和電工パッケージング株式会社 ラミネート材の製造方法
KR20170140495A (ko) 2016-06-10 2017-12-21 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10593843B2 (en) * 2017-02-28 2020-03-17 Nichia Corporation Method of manufacturing optical component
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
CN107978687B (zh) * 2017-11-22 2020-06-05 武汉华星光电半导体显示技术有限公司 柔性oled显示面板的制备方法
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10854813B2 (en) * 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
KR102112483B1 (ko) 2018-04-23 2020-05-19 아사히 가세이 가부시키가이샤 폴리이미드 전구체 수지 조성물
KR102430620B1 (ko) 2018-04-23 2022-08-08 신에쓰 가가꾸 고교 가부시끼가이샤 규소 함유 화합물
JP7076556B2 (ja) 2018-08-17 2022-05-27 株式会社ソニー・インタラクティブエンタテインメント 玩具システム、筐体、別体玩具、別体玩具判定方法およびプログラム
KR102174928B1 (ko) * 2019-02-01 2020-11-05 레이저쎌 주식회사 멀티 빔 레이저 디본딩 장치 및 방법
JP7300504B2 (ja) 2019-05-24 2023-06-29 旭化成株式会社 ポリイミド前駆体及びポリイミド樹脂組成物
US11587474B2 (en) * 2019-07-24 2023-02-21 Au Optronics Corporation Flexible device array substrate and manufacturing method of flexible device array substrate
CN111162097B (zh) * 2020-01-03 2022-03-29 武汉天马微电子有限公司 一种显示面板和显示装置
KR20210094193A (ko) 2020-01-20 2021-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113555306A (zh) * 2020-04-23 2021-10-26 深圳市柔宇科技有限公司 弹性电子装置及其制备方法

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US24635A (en) * 1859-07-05 Construction op sheet-metal coffins
US32210A (en) * 1861-04-30 Rigging-clasp
DE3322382A1 (de) * 1983-06-22 1985-01-10 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur herstellung von gedruckten schaltungen
JPH02257618A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US7075501B1 (en) * 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
JP3483581B2 (ja) * 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05206468A (ja) * 1991-09-02 1993-08-13 Fuji Xerox Co Ltd 薄膜トランジスタおよびその製造方法
KR930015211A (ko) 1991-12-12 1993-07-24 이헌조 레이저 다이오드(LD : Laser Diode) 반도체 구조 및 제조방법
JPH05347186A (ja) 1992-06-12 1993-12-27 Clarion Co Ltd エレクトロルミネセンス・ディスプレイ
JP3242452B2 (ja) * 1992-06-19 2001-12-25 三菱電機株式会社 薄膜太陽電池の製造方法
JPH08501887A (ja) * 1992-09-11 1996-02-27 コピン・コーポレーシヨン ディスプレイ・パネルのためのカラーフィルター・システム
US5781164A (en) * 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
JP3238223B2 (ja) 1993-01-20 2001-12-10 株式会社東芝 液晶表示装置および表示装置
JPH06280026A (ja) * 1993-03-24 1994-10-04 Semiconductor Energy Lab Co Ltd 成膜装置及び成膜方法
JP3362439B2 (ja) 1993-03-31 2003-01-07 ソニー株式会社 量子効果素子およびその製造方法
JP3332467B2 (ja) * 1993-04-06 2002-10-07 三洋電機株式会社 多結晶半導体の製造方法
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3698749B2 (ja) * 1995-01-11 2005-09-21 株式会社半導体エネルギー研究所 液晶セルの作製方法およびその作製装置、液晶セルの生産システム
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP4063896B2 (ja) * 1995-06-20 2008-03-19 株式会社半導体エネルギー研究所 有色シースルー光起電力装置
DE19547691C1 (de) * 1995-12-20 1997-04-24 Lohmann Therapie Syst Lts Verfahren zur Herstellung transdermaler therapeutischer Pflaster (TTS)
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
DE69739368D1 (de) * 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6047799A (en) * 1996-11-12 2000-04-11 Luk Getriebe-Systeme Gmbh Emergency facilities for influencing defective constituents of power trains in motor vehicles
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
US6210479B1 (en) 1999-02-26 2001-04-03 International Business Machines Corporation Product and process for forming a semiconductor structure on a host substrate
US6344662B1 (en) 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
US5981970A (en) 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US5946551A (en) 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
SG63832A1 (en) * 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4085459B2 (ja) 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3619058B2 (ja) * 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
WO2000028631A1 (fr) 1998-11-10 2000-05-18 Tokyo Denshi Kabushiki Kaisha Appareil pour photoreaction
JP2000150168A (ja) 1998-11-13 2000-05-30 Toppan Printing Co Ltd 耐熱性低抵抗正孔輸送材料および有機薄膜発光素子
US6268695B1 (en) * 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
EP1142027A1 (en) 1998-12-18 2001-10-10 Infineon Technologies AG Reduced diffusion of a mobile specie from a metal oxide ceramic
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP4465745B2 (ja) 1999-07-23 2010-05-19 ソニー株式会社 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
TW544743B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP2001085154A (ja) 1999-09-16 2001-03-30 Denso Corp 表示装置
TW522453B (en) * 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
JP2001177101A (ja) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3885440B2 (ja) 1999-12-27 2007-02-21 凸版印刷株式会社 光電変換素子及びその製造方法
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP4748859B2 (ja) * 2000-01-17 2011-08-17 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4712198B2 (ja) 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4884592B2 (ja) * 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2001267578A (ja) * 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
JP4889872B2 (ja) * 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6492026B1 (en) * 2000-04-20 2002-12-10 Battelle Memorial Institute Smoothing and barrier layers on high Tg substrates
JP4713010B2 (ja) 2000-05-08 2011-06-29 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US6608449B2 (en) 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
JP2002026182A (ja) 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4869471B2 (ja) * 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002164181A (ja) * 2000-09-18 2002-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
US6624839B2 (en) * 2000-12-20 2003-09-23 Polaroid Corporation Integral organic light emitting diode printhead utilizing color filters
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
JP4046948B2 (ja) 2001-02-26 2008-02-13 株式会社日立製作所 有機発光表示装置
JP2002328624A (ja) 2001-04-26 2002-11-15 Sony Corp 車両用表示装置
TWI257828B (en) * 2001-05-31 2006-07-01 Seiko Epson Corp EL device, EL display, EL illumination apparatus, liquid crystal apparatus using the EL illumination apparatus and electronic apparatus
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) * 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003142666A (ja) 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US20030074524A1 (en) 2001-10-16 2003-04-17 Intel Corporation Mass storage caching processes for power reduction
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2003223992A (ja) * 2002-01-31 2003-08-08 Toyota Industries Corp 有機ｅｌカラー表示装置
US6911772B2 (en) * 2002-06-12 2005-06-28 Eastman Kodak Company Oled display having color filters for improving contrast
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR101169371B1 (ko) * 2002-10-30 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
CN1332471C (zh) 2005-09-23 2007-08-15 周明明 一种铅酸蓄电池胶体电解液

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773823B2 (en) 2015-04-21 2017-09-26 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
JP5577421B2 (ja) 2014-08-20
US8173520B2 (en) 2012-05-08
US20110312111A1 (en) 2011-12-22
WO2004040648A1 (ja) 2004-05-13
JP2016021407A (ja) 2016-02-04
US8012854B2 (en) 2011-09-06
JP2011142332A (ja) 2011-07-21
US20170047359A1 (en) 2017-02-16
KR101079757B1 (ko) 2011-11-04
JP2013179306A (ja) 2013-09-09
US9508620B2 (en) 2016-11-29
JP6253617B2 (ja) 2017-12-27
US20090275196A1 (en) 2009-11-05
US20040232413A1 (en) 2004-11-25
US7547612B2 (en) 2009-06-16
CN100391004C (zh) 2008-05-28
JP2018166209A (ja) 2018-10-25
JP5872627B2 (ja) 2016-03-01
JP2011124590A (ja) 2011-06-23
JP5277263B2 (ja) 2013-08-28
CN1708853A (zh) 2005-12-14
US7923348B2 (en) 2011-04-12
JP2020123724A (ja) 2020-08-13
US8415679B2 (en) 2013-04-09
US20110159771A1 (en) 2011-06-30
KR101169371B1 (ko) 2012-07-30
US20070158745A1 (en) 2007-07-12
US9929190B2 (en) 2018-03-27
US20120211874A1 (en) 2012-08-23
TWI316753B (en) 2009-11-01
AU2003275614A1 (en) 2004-05-25
US7189631B2 (en) 2007-03-13
KR20050059259A (ko) 2005-06-17
US9224667B2 (en) 2015-12-29
KR20110095951A (ko) 2011-08-25
JPWO2004040648A1 (ja) 2006-03-02
TW200425486A (en) 2004-11-16
JP2017059833A (ja) 2017-03-23
US20130214434A1 (en) 2013-08-22
JP4693411B2 (ja) 2011-06-01
US20150311439A1 (en) 2015-10-29
JP2014194946A (ja) 2014-10-09

Similar Documents

Publication Publication Date Title
JP6253617B2 (ja) 発光装置および電子機器
JP5577420B2 (ja) 発光装置の作製方法
JP4027740B2 (ja) 半導体装置の作製方法
KR101043663B1 (ko) 표시장치 제조방법
JP4527068B2 (ja) 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
JP4567282B2 (ja) 発光装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5433598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees