JP3362439B2 - 量子効果素子およびその製造方法 - Google Patents
量子効果素子およびその製造方法Info
- Publication number
- JP3362439B2 JP3362439B2 JP9872393A JP9872393A JP3362439B2 JP 3362439 B2 JP3362439 B2 JP 3362439B2 JP 9872393 A JP9872393 A JP 9872393A JP 9872393 A JP9872393 A JP 9872393A JP 3362439 B2 JP3362439 B2 JP 3362439B2
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- semiconductor substrate
- insulating film
- shaped groove
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、量子効果素子およびそ
の製造方法に関するものである。
の製造方法に関するものである。
【０００２】
【従来の技術】量子細線（quantum wire ）は、電子波
を伝播することが可能なために、例えば多値論理用記憶
装置や半導体光スイッチング素子等への応用が提案され
ている。従来のほとんどの１次元量子デバイスはＩＩＩ
−Ｖ族よりなる基板上に複数層の異なった材料よりなる
薄膜を形成することにより構成されている。例えばガリ
ウムヒ素（ＧａＡｓ）単結晶薄膜をアルミニウムガリウ
ムヒ素（ＡｌＧａＡｓ）単結晶薄膜で挟んだヘテロ接合
構造よりなるものがある。このように、基板上に異なっ
た材料よりなる半導体薄膜層が成長されて、ヘテロ接合
を構成するものにおいては、薄いゲート電極を特定の位
置に配設することにより反転層が形成される。
を伝播することが可能なために、例えば多値論理用記憶
装置や半導体光スイッチング素子等への応用が提案され
ている。従来のほとんどの１次元量子デバイスはＩＩＩ
−Ｖ族よりなる基板上に複数層の異なった材料よりなる
薄膜を形成することにより構成されている。例えばガリ
ウムヒ素（ＧａＡｓ）単結晶薄膜をアルミニウムガリウ
ムヒ素（ＡｌＧａＡｓ）単結晶薄膜で挟んだヘテロ接合
構造よりなるものがある。このように、基板上に異なっ
た材料よりなる半導体薄膜層が成長されて、ヘテロ接合
を構成するものにおいては、薄いゲート電極を特定の位
置に配設することにより反転層が形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、上記説
明したほとんどの１次元量子デバイスはＩＩＩ−Ｖ族の
基板上に構成される。このため、基板の結晶欠陥等によ
って電子的に不安定である。また、基板上に形成される
薄膜層は、高純度なものが要求されるために、高い清浄
度を有する雰囲気中で薄膜を成長させなければならな
い。このため、薄膜形成の設備費用が高価なものにな
る。加えてガリウムヒ素（ＧａＡｓ）やアルミニウムガ
リウムヒ素（ＡｌＧａＡｓ）等のＩＩＩ−Ｖ族の材料
は、加工が難しく、しかも高価である。
明したほとんどの１次元量子デバイスはＩＩＩ−Ｖ族の
基板上に構成される。このため、基板の結晶欠陥等によ
って電子的に不安定である。また、基板上に形成される
薄膜層は、高純度なものが要求されるために、高い清浄
度を有する雰囲気中で薄膜を成長させなければならな
い。このため、薄膜形成の設備費用が高価なものにな
る。加えてガリウムヒ素（ＧａＡｓ）やアルミニウムガ
リウムヒ素（ＡｌＧａＡｓ）等のＩＩＩ−Ｖ族の材料
は、加工が難しく、しかも高価である。
【０００４】本発明は、安価で加工が容易な量子効果素
子およびその製造方法を提供することを目的とする。
子およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた量子効果素子およびその製造方法
である。すなわち、量子効果素子は、〈１００〉単結晶
シリコンよりなる半導体基体と、半導体基体の｛１１
１｝結晶面にそって形成した逆Ｖ字型断面を有する絶縁
体と、この稜部に接合する状態にして、当該半導体基体
の表面に形成した絶縁膜と、前記絶縁膜上に形成された
ゲート電極とよりなるものである。
成するためになされた量子効果素子およびその製造方法
である。すなわち、量子効果素子は、〈１００〉単結晶
シリコンよりなる半導体基体と、半導体基体の｛１１
１｝結晶面にそって形成した逆Ｖ字型断面を有する絶縁
体と、この稜部に接合する状態にして、当該半導体基体
の表面に形成した絶縁膜と、前記絶縁膜上に形成された
ゲート電極とよりなるものである。
【０００６】上記量子効果素子の製造方法は、第１の工
程で、〈１００〉単結晶シリコンよりなる半導体基体の
｛１１１｝結晶面にそって第１のＶ字型溝を形成すると
ともに、その両側に、当該第１のＶ字型溝よりも深い第
２のＶ字型溝を形成する。次いで第２の工程で、第１，
第２のＶ字型溝の内部に第１，第２の絶縁体を形成す
る。続いて第３の工程で、半導体基体の裏面側を表面側
として、第２の絶縁体が露出するまで、半導体基体の表
面側を除去する。その後第４の工程で、半導体基体の表
面に、第１の絶縁体の稜部に接合する状態に絶縁膜を形
成し、さらに第５の工程で、前記絶縁膜上にゲート電極
を形成する。
程で、〈１００〉単結晶シリコンよりなる半導体基体の
｛１１１｝結晶面にそって第１のＶ字型溝を形成すると
ともに、その両側に、当該第１のＶ字型溝よりも深い第
２のＶ字型溝を形成する。次いで第２の工程で、第１，
第２のＶ字型溝の内部に第１，第２の絶縁体を形成す
る。続いて第３の工程で、半導体基体の裏面側を表面側
として、第２の絶縁体が露出するまで、半導体基体の表
面側を除去する。その後第４の工程で、半導体基体の表
面に、第１の絶縁体の稜部に接合する状態に絶縁膜を形
成し、さらに第５の工程で、前記絶縁膜上にゲート電極
を形成する。
【０００７】
【作用】上記量子効果素子では、〈１００〉単結晶シリ
コンよりなる半導体基体の｛１１１｝結晶面にそって形
成した逆Ｖ字型断面を有する絶縁体の稜部に接合する状
態にして、当該半導体基体の表面に絶縁膜が形成され、
絶縁膜上にゲート電極が形成されていることにより、絶
縁体と絶縁膜との接合部近傍における半導体基体のエッ
ジ部分が量子細線になる。したがって、絶縁体の両側に
平行に量子細線が構成される。
コンよりなる半導体基体の｛１１１｝結晶面にそって形
成した逆Ｖ字型断面を有する絶縁体の稜部に接合する状
態にして、当該半導体基体の表面に絶縁膜が形成され、
絶縁膜上にゲート電極が形成されていることにより、絶
縁体と絶縁膜との接合部近傍における半導体基体のエッ
ジ部分が量子細線になる。したがって、絶縁体の両側に
平行に量子細線が構成される。
【０００８】上記製造方法では、第１の工程で、〈１０
０〉単結晶シリコンよりなる半導体基体の｛１１１｝結
晶面にそって第１のＶ字型溝を形成するとともに、その
両側に、当該第１のＶ字型溝よりも深い第２のＶ字型溝
を形成した後、第１，第２のＶ字型溝の内部を含む半導
体基体の表面上に絶縁層を形成することにより、その絶
縁層で、当該第１，第２のＶ字型溝の内部に第１，第２
の絶縁体が形成される。ここで半導体基体の裏面側を表
面側として、続いて第２の絶縁体が露出するまで半導体
基体の表面側を除去し、半導体基体の表面に、第１の絶
縁体の稜部に接合する状態に絶縁膜を形成し、さらに前
記絶縁膜上にゲート電極を形成することにより、絶縁膜
と第１の絶縁体との接合部近傍における半導体基体のエ
ッジ部分が量子細線になるので、容易に量子効果素子が
形成される。
０〉単結晶シリコンよりなる半導体基体の｛１１１｝結
晶面にそって第１のＶ字型溝を形成するとともに、その
両側に、当該第１のＶ字型溝よりも深い第２のＶ字型溝
を形成した後、第１，第２のＶ字型溝の内部を含む半導
体基体の表面上に絶縁層を形成することにより、その絶
縁層で、当該第１，第２のＶ字型溝の内部に第１，第２
の絶縁体が形成される。ここで半導体基体の裏面側を表
面側として、続いて第２の絶縁体が露出するまで半導体
基体の表面側を除去し、半導体基体の表面に、第１の絶
縁体の稜部に接合する状態に絶縁膜を形成し、さらに前
記絶縁膜上にゲート電極を形成することにより、絶縁膜
と第１の絶縁体との接合部近傍における半導体基体のエ
ッジ部分が量子細線になるので、容易に量子効果素子が
形成される。
【０００９】
【実施例】本発明の実施例を図１の概略構成断面図によ
り説明する。図に示すように、〈１００〉単結晶シリコ
ンよりなる半導体基体１１の｛１１１｝結晶面にそって
絶縁体１２が形成されている。したがって、絶縁体１２
は逆Ｖ字型断面に形成されている。この絶縁体１２は、
半導体基体１１の｛１１１｝結晶面に沿って形成された
第１の絶縁層３４とこの第１の絶縁層３４を介して形成
された第２の絶縁層３５とからなる。またこの絶縁体１
２の稜部１４に接続する状態にして、当該半導体基体１
１の表面には絶縁膜１３が形成されている。この絶縁膜
１３は、例えば１０ｎｍ程度の厚さに形成されている。
また絶縁体１２の稜部１４と上記絶縁膜１３との接合の
長さは、例えば１０ｎｍ以下になっている。そして絶縁
体１２と絶縁膜１３との接合部１５の両側における半導
体基体１１のエッジ部近傍が量子細線１６，１７にな
る。上記のごとくに量子細線構造が構成されている。
り説明する。図に示すように、〈１００〉単結晶シリコ
ンよりなる半導体基体１１の｛１１１｝結晶面にそって
絶縁体１２が形成されている。したがって、絶縁体１２
は逆Ｖ字型断面に形成されている。この絶縁体１２は、
半導体基体１１の｛１１１｝結晶面に沿って形成された
第１の絶縁層３４とこの第１の絶縁層３４を介して形成
された第２の絶縁層３５とからなる。またこの絶縁体１
２の稜部１４に接続する状態にして、当該半導体基体１
１の表面には絶縁膜１３が形成されている。この絶縁膜
１３は、例えば１０ｎｍ程度の厚さに形成されている。
また絶縁体１２の稜部１４と上記絶縁膜１３との接合の
長さは、例えば１０ｎｍ以下になっている。そして絶縁
体１２と絶縁膜１３との接合部１５の両側における半導
体基体１１のエッジ部近傍が量子細線１６，１７にな
る。上記のごとくに量子細線構造が構成されている。
【００１０】上記量子細線構造では、〈１００〉単結晶
シリコンよりなる半導体基体１１の｛１１１｝結晶面に
そって形成した逆Ｖ字型断面を有する絶縁体１２の稜部
１４に接合する状態にして絶縁膜１３が形成されている
ことにより、絶縁体１２と絶縁膜１３との接合部１５の
両側における半導体基体１１のエッジ部近傍が量子細線
１６，１７になる。したがって、上記量子細線１６，１
７は絶縁体１２の両側にほぼ平行に形成される。
シリコンよりなる半導体基体１１の｛１１１｝結晶面に
そって形成した逆Ｖ字型断面を有する絶縁体１２の稜部
１４に接合する状態にして絶縁膜１３が形成されている
ことにより、絶縁体１２と絶縁膜１３との接合部１５の
両側における半導体基体１１のエッジ部近傍が量子細線
１６，１７になる。したがって、上記量子細線１６，１
７は絶縁体１２の両側にほぼ平行に形成される。
【００１１】上記実施例の製造方法を図２の製造工程図
により説明する。なお図では上記図１で説明したと同様
の構成部品には同一の符号を付す。図２の（１）に示す
ように、第１の工程では、通常のホトリソグラフィー技
術によって、〈１００〉単結晶シリコンよりなる半導体
基体１１の表面側に、例えばレジストでエッチングマス
ク５１を形成する。そしてエッチングマスク５１に、後
述する第１のＶ字型溝３１を形成する領域上における上
記エッチングマスク５１に第１の開口部５２を形成し、
その両側に当該第１の開口部５２よりも幅が広い第２の
開口部５３，５４を形成する。上記第２の開口部５３，
５４の幅ｗ２は第１の開口部５２の幅ｗ１よりも、例え
ば０．２μｍ程度広くなるように形成される。
により説明する。なお図では上記図１で説明したと同様
の構成部品には同一の符号を付す。図２の（１）に示す
ように、第１の工程では、通常のホトリソグラフィー技
術によって、〈１００〉単結晶シリコンよりなる半導体
基体１１の表面側に、例えばレジストでエッチングマス
ク５１を形成する。そしてエッチングマスク５１に、後
述する第１のＶ字型溝３１を形成する領域上における上
記エッチングマスク５１に第１の開口部５２を形成し、
その両側に当該第１の開口部５２よりも幅が広い第２の
開口部５３，５４を形成する。上記第２の開口部５３，
５４の幅ｗ２は第１の開口部５２の幅ｗ１よりも、例え
ば０．２μｍ程度広くなるように形成される。
【００１２】続いてエッチングによって、当該半導体基
体１１の上層に、その｛１１１｝結晶面にそって第１の
Ｖ字型溝３１を形成するとともに、当該第１のＶ字型溝
３１の両側に、それよりも深い第２のＶ字型溝３２，３
３を形成する。その後、例えばアッシャー処理またはウ
ェットエッチング等によって、ホトリソグラフィー技術
で形成したエッチングマスク５１を除去する。
体１１の上層に、その｛１１１｝結晶面にそって第１の
Ｖ字型溝３１を形成するとともに、当該第１のＶ字型溝
３１の両側に、それよりも深い第２のＶ字型溝３２，３
３を形成する。その後、例えばアッシャー処理またはウ
ェットエッチング等によって、ホトリソグラフィー技術
で形成したエッチングマスク５１を除去する。
【００１３】次いで図２の（２）に示す第２の工程を行
う。この工程では、まず例えば熱酸化法によって、上記
第１，第２のＶ字型溝３１，３２，３３の内壁とともに
上記半導体基体１１の表面に酸化シリコンよりなる第１
の絶縁層３４を形成する。さらに例えばＣＶＤ法によっ
て、上記第１の絶縁層３４の上面に、酸化シリコンより
なる第２の絶縁層３５を堆積して、上記第１，第２の絶
縁層３４，３５で、上記第１のＶ字型溝３１の内部に第
１の絶縁体１８を形成するとともに、上記第２のＶ字型
溝３２，３３の内部に第２の絶縁体１９，２０を形成す
る。この第１の絶縁体１８は、上記図１で説明した絶縁
体１２に相当する。したがって、以下第１の絶縁体１８
は絶縁体１２と記す。
う。この工程では、まず例えば熱酸化法によって、上記
第１，第２のＶ字型溝３１，３２，３３の内壁とともに
上記半導体基体１１の表面に酸化シリコンよりなる第１
の絶縁層３４を形成する。さらに例えばＣＶＤ法によっ
て、上記第１の絶縁層３４の上面に、酸化シリコンより
なる第２の絶縁層３５を堆積して、上記第１，第２の絶
縁層３４，３５で、上記第１のＶ字型溝３１の内部に第
１の絶縁体１８を形成するとともに、上記第２のＶ字型
溝３２，３３の内部に第２の絶縁体１９，２０を形成す
る。この第１の絶縁体１８は、上記図１で説明した絶縁
体１２に相当する。したがって、以下第１の絶縁体１８
は絶縁体１２と記す。
【００１４】さらに例えばＣＶＤ法によって、上記第２
の絶縁層３５の上面に、多結晶シリコンよりなる密着層
４１を堆積する。そして通常の研磨（例えばポリシン
グ）によって、上記密着層４１の上面を平坦な鏡面に加
工する。その後、通常のウエハの貼り合わせ方法によっ
て、上記鏡面加工した密着層４１の表面に別のシリコン
基体４２を貼り合わせる。
の絶縁層３５の上面に、多結晶シリコンよりなる密着層
４１を堆積する。そして通常の研磨（例えばポリシン
グ）によって、上記密着層４１の上面を平坦な鏡面に加
工する。その後、通常のウエハの貼り合わせ方法によっ
て、上記鏡面加工した密着層４１の表面に別のシリコン
基体４２を貼り合わせる。
【００１５】続いて図２の（３）に示す第３の工程を行
う。この工程以降の説明では、半導体基体１１の裏面側
を表面側とする。そして通常の研磨（例えばポリシン
グ）によって、上記第２の絶縁体１９，２０が露出する
まで、半導体基体１１の表面側（２点鎖線で示す部分）
を除去する。
う。この工程以降の説明では、半導体基体１１の裏面側
を表面側とする。そして通常の研磨（例えばポリシン
グ）によって、上記第２の絶縁体１９，２０が露出する
まで、半導体基体１１の表面側（２点鎖線で示す部分）
を除去する。
【００１６】次いで図２の（４）に示す第４の工程を行
う。この工程では、例えば熱酸化法によって、当該半導
体基体１１の表面に酸化シリコンよりなる絶縁膜１３を
形成する。この絶縁膜１３は、上記絶縁体１２の稜部１
４に接合する状態に形成され、その接合幅は、例えば１
０ｎｍ以下に設定される。このようにして、絶縁体１２
と絶縁膜１３との接合部１５の両側における半導体基体
１１のエッジ部近傍が量子細線１６，１７になる。
う。この工程では、例えば熱酸化法によって、当該半導
体基体１１の表面に酸化シリコンよりなる絶縁膜１３を
形成する。この絶縁膜１３は、上記絶縁体１２の稜部１
４に接合する状態に形成され、その接合幅は、例えば１
０ｎｍ以下に設定される。このようにして、絶縁体１２
と絶縁膜１３との接合部１５の両側における半導体基体
１１のエッジ部近傍が量子細線１６，１７になる。
【００１７】上記製造方法では、〈１００〉単結晶シリ
コンよりなる半導体基体１１の｛１１１｝結晶面にそっ
て、第１のＶ字型溝３１とそれより深い第２のＶ字型溝
３２，３３とを形成し、第１，第２のＶ字型溝３１，３
２，３３の内部に第１，第２の絶縁体１８，１９，２０
を形成した後、第２の絶縁体１９，２０が露出するま
で、半導体基体１１の表面側を除去することにより、絶
縁体１２（第１の絶縁体１８）の稜部１４上に半導体基
体１１が薄く残される。そして半導体基体１１の表面を
酸化して絶縁膜１３を形成することにより、絶縁体１２
の稜部１４に接合する状態に上記絶縁膜１３が形成され
る。
コンよりなる半導体基体１１の｛１１１｝結晶面にそっ
て、第１のＶ字型溝３１とそれより深い第２のＶ字型溝
３２，３３とを形成し、第１，第２のＶ字型溝３１，３
２，３３の内部に第１，第２の絶縁体１８，１９，２０
を形成した後、第２の絶縁体１９，２０が露出するま
で、半導体基体１１の表面側を除去することにより、絶
縁体１２（第１の絶縁体１８）の稜部１４上に半導体基
体１１が薄く残される。そして半導体基体１１の表面を
酸化して絶縁膜１３を形成することにより、絶縁体１２
の稜部１４に接合する状態に上記絶縁膜１３が形成され
る。
【００１８】次に上記量子細線１６，１７を用いた量子
効果素子の一例を、図３の概略斜視図により説明する。
図に示すように、第５の工程で、上記図１で示した量子
細線構造の絶縁膜１３上にゲート電極２１を形成して、
量子効果素子２２を構成する。このような量子効果素子
２２では、接近した状態に２本の量子細線１６，１７が
形成されているので、電子波のトンネル現象または電子
波の結合現象等のような量子効果がみられる。
効果素子の一例を、図３の概略斜視図により説明する。
図に示すように、第５の工程で、上記図１で示した量子
細線構造の絶縁膜１３上にゲート電極２１を形成して、
量子効果素子２２を構成する。このような量子効果素子
２２では、接近した状態に２本の量子細線１６，１７が
形成されているので、電子波のトンネル現象または電子
波の結合現象等のような量子効果がみられる。
【００１９】
【発明の効果】以上、説明したように本発明によれば、
〈１００〉単結晶シリコンよりなる半導体基体の｛１１
１｝結晶面を利用して絶縁体を形成し、さらに絶縁体の
稜部に接合する状態に絶縁膜が形成され、絶縁膜上にゲ
ート電極が形成されているので、ゲート電極下の絶縁体
と絶縁膜との接合部近傍における半導体基体のエッジ部
分が量子細線になる。このため、メソスコピック（meso
scopic）デバイスとして高い発展性が期待できる。
〈１００〉単結晶シリコンよりなる半導体基体の｛１１
１｝結晶面を利用して絶縁体を形成し、さらに絶縁体の
稜部に接合する状態に絶縁膜が形成され、絶縁膜上にゲ
ート電極が形成されているので、ゲート電極下の絶縁体
と絶縁膜との接合部近傍における半導体基体のエッジ部
分が量子細線になる。このため、メソスコピック（meso
scopic）デバイスとして高い発展性が期待できる。
【００２０】上記製造方法では、電気的または機械的に
安定した〈１００〉単結晶シリコンよりなる半導体基体
の｛１１１｝結晶面を利用して、第１の絶縁体を形成
し、さらに第１の絶縁体の稜部に接合する状態に絶縁膜
を形成し、さらに絶縁膜上にゲート電極を形成するの
で、ゲート電極下の絶縁膜と第１の絶縁体との接合部近
傍における半導体基体のエッジ部分を利用して、容易に
量子細線を形成することができる。したがって、簡単な
プロセスでしかも安価に量子細線を形成することが可能
になる。
安定した〈１００〉単結晶シリコンよりなる半導体基体
の｛１１１｝結晶面を利用して、第１の絶縁体を形成
し、さらに第１の絶縁体の稜部に接合する状態に絶縁膜
を形成し、さらに絶縁膜上にゲート電極を形成するの
で、ゲート電極下の絶縁膜と第１の絶縁体との接合部近
傍における半導体基体のエッジ部分を利用して、容易に
量子細線を形成することができる。したがって、簡単な
プロセスでしかも安価に量子細線を形成することが可能
になる。
【図１】実施例の概略構成断面図である。
【図２】実施例に製造工程図である。
【図３】量子効果素子の概略斜視図である。
１１ 半導体基体
１２ 絶縁体
１３ 絶縁膜
１４ 稜部
１５ 接合部
１６ 量子細線
１７ 量子細線
１８ 第１の絶縁体
１９ 第２の絶縁体
２０ 第２の絶縁体
３１ 第１のＶ字型溝
３２ 第２のＶ字型溝
３３ 第２のＶ字型溝
Claims (2)
- 【請求項１】 〈１００〉単結晶シリコンよりなる半導
体基体と、 前記半導体基体の ｛１１１｝結晶面にそって形成した逆
Ｖ字型断面を有する絶縁体と、 前記絶縁体の稜部に接合する状態にして、当該半導体基
体の表面に形成した絶縁膜と、 前記絶縁膜上に形成されたゲート電極と よりなることを
特徴とする量子効果素子。 - 【請求項２】 〈１００〉単結晶シリコンよりなる半導
体基体の｛１１１｝結晶面にそって第１のＶ字型溝を形
成するとともに、当該第１のＶ字型溝の両側にそれより
も深い第２のＶ字型溝を形成する第１の工程と、 前記第１のＶ字型溝の内部に第１の絶縁体を形成すると
ともに前記第２のＶ字型溝の内部に第２の絶縁体を形成
する第２の工程と、 前記半導体基体の裏面側を表面側として、前記第２の絶
縁体が露出するまで、前記半導体基体の表面側を除去す
る第３の工程と、 前記第１の絶縁体の稜部に接合する状態にして前記半導
体基体の表面に絶縁膜を形成する第４の工程と、 前記絶縁膜上にゲート電極を形成する第５の工程と より
なることを特徴とする量子効果素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9872393A JP3362439B2 (ja) | 1993-03-31 | 1993-03-31 | 量子効果素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9872393A JP3362439B2 (ja) | 1993-03-31 | 1993-03-31 | 量子効果素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291037A JPH06291037A (ja) | 1994-10-18 |
| JP3362439B2 true JP3362439B2 (ja) | 2003-01-07 |
Family
ID=14227445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9872393A Expired - Fee Related JP3362439B2 (ja) | 1993-03-31 | 1993-03-31 | 量子効果素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362439B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100391004C (zh) | 2002-10-30 | 2008-05-28 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制作方法 |
-
1993
- 1993-03-31 JP JP9872393A patent/JP3362439B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291037A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5810720B2 (ja) | 量子カスケード半導体レーザ、レーザ装置および量子カスケード半導体レーザの製造方法 | |
| JP3362439B2 (ja) | 量子効果素子およびその製造方法 | |
| JPH06224404A (ja) | 集積回路装置の製造方法 | |
| JPH02119238A (ja) | 半導体装置およびその製造方法 | |
| JPH06101518B2 (ja) | 集積回路の製造方法 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3246196B2 (ja) | 量子細線デバイスの形成方法 | |
| JP3190705B2 (ja) | 半導体量子細線の形成方法 | |
| JP3127562B2 (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜選択成長形成用マスクを用いたｉｉｉ−ｖ族化合物半導体薄膜選択成長形成法 | |
| JP2950712B2 (ja) | 半導体装置の製造方法 | |
| JPH06349692A (ja) | 半導体装置及びその製造方法 | |
| JP2785334B2 (ja) | 半導体装置の製造方法 | |
| JP3309461B2 (ja) | 量子細線の製造方法および量子細線並びにそれを用いた量子効果素子 | |
| JP2592161B2 (ja) | 量子干渉トランジスタ | |
| JP2633921B2 (ja) | 導波路付光デバイス装置の製造方法 | |
| JPH0430449A (ja) | 半導体集積装置の製造方法 | |
| JPH05226307A (ja) | 半導体基板の製造方法 | |
| JP3270912B2 (ja) | 半導体装置の製造方法 | |
| JPS63292645A (ja) | 半導体装置のトレンチアイソレ−ション形成方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH05136014A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH0522387B2 (ja) | ||
| JPH0616537B2 (ja) | 半導体基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |