KR20210094193A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210094193A
KR20210094193A KR1020200007391A KR20200007391A KR20210094193A KR 20210094193 A KR20210094193 A KR 20210094193A KR 1020200007391 A KR1020200007391 A KR 1020200007391A KR 20200007391 A KR20200007391 A KR 20200007391A KR 20210094193 A KR20210094193 A KR 20210094193A
Authority
KR
South Korea
Prior art keywords
layer
oxide
flexible substrate
thin film
support substrate
Prior art date
Application number
KR1020200007391A
Other languages
English (en)
Inventor
서동균
김형식
신희균
심준호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200007391A priority Critical patent/KR20210094193A/ko
Priority to US17/110,138 priority patent/US11588141B2/en
Priority to CN202110063427.6A priority patent/CN113224112A/zh
Publication of KR20210094193A publication Critical patent/KR20210094193A/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H01L27/32—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/5338—
    • H01L2251/566—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 품질이 향상된 표시 장치를 위하여, 지지 기판을 준비하는 단계; 상기 지지 기판의 일면에 제1 전하를 포함하는 금속산화물층을 형성하는 단계; 상기 금속산화물층의 일면에 상기 제1 전하와 반대되는 제2 전하를 포함하는 탈착층을 형성하는 단계; 상기 탈착층의 일면에 플렉서블 기판을 형성하는 단계; 상기 플렉서블 기판의 일면에 박막트랜지스터 및 유기발광다이오드를 포함하는 표시요소 및 박막봉지층을 형성하는 단계; 및 상기 지지 기판과 상기 플렉서블 기판을 분리하는 단계;를 포함하는, 표시 장치의 제조 방법이 제공된다.

Description

표시 장치 및 그 제조 방법{Display apparatus and manufacturing the same}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 더 상세하게는 품질이 향상된 표시 장치 및 그 제조 방법에 관한 것이다.
최근 휘어질 수 있는 플렉서블(flexible) 표시 장치에 관한 연구가 활발히 진행되고 있다. 플렉서블 표시 장치는 접히거나 만곡된 형태로 사용될 수 있어 다양한 분야에 활용될 수 있다. 플렉서블 표시 장치는 가요성을 가지는 플렉서블 기판 상에 유기발광다이오드와 같은 표시소자가 배치된 것이다.
플렉서블 표시 장치에 사용되는 플렉서블 기판은 가요성을 갖기에, 제조 공정에서 핸들링이 용이하지 않다는 문제점을 갖는다. 따라서 이러한 문제점을 해결하기 위해 충분한 강성(rigidity)을 갖는 지지 기판 상에 플렉서블 기판을 형성하여 여러 공정을 거친 후, 플렉서블 기판을 지지 기판으로부터 분리하는 과정을 거친다.
그러나 종래의 표시 장치 및 그 제조 방법에서는, 레이저를 이용하여 플렉서블 기판을 지지 기판으로부터 분리하는 경우, 레이저에 의해 플렉서블 기판이 손상되어 표시 장치의 품질이 저하되는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 플렉서블 기판의 손상을 방지함으로써 품질이 향상된 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 지지 기판을 준비하는 단계; 상기 지지 기판의 일면에 제1 전하를 포함하는 금속산화물층을 형성하는 단계; 상기 금속산화물층의 일면에 상기 제1 전하와 반대되는 제2 전하를 포함하는 탈착층을 형성하는 단계; 상기 탈착층의 일면에 플렉서블 기판을 형성하는 단계; 상기 플렉서블 기판의 일면에 박막트랜지스터 및 유기발광다이오드를 포함하는 표시요소 및 박막봉지층을 형성하는 단계; 및 상기 지지 기판과 상기 플렉서블 기판을 분리하는 단계;를 포함하는, 표시 장치의 제조 방법이 제공된다.
본 실시예에 있어서, 상기 지지 기판과 상기 플렉서블 기판을 분리하는 단계에서는, 상기 탈착층을 경계로 상기 지지 기판과 상기 플렉서블 기판이 분리될 수 있다.
본 실시예에 있어서, 상기 지지 기판과 상기 플렉서블 기판을 분리하는 단계에서는, 상기 플렉서블 기판의 상기 일면과 반대되는 타면에 상기 탈착층의 적어도 일부가 잔존할 수 있다.
본 실시예에 있어서, 상기 지지 기판은 상기 제2 전하를 포함할 수 있다.
본 실시예에 있어서, 상기 지지 기판을 준비하는 단계는, 상기 지지 기판에 플라즈마가 조사되는 단계일 수 있다.
본 실시예에 있어서, 상기 금속산화물층은 실리콘산화물(SiO2), 망간산화물(MnO2), 지르코늄산화물(ZrO2), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 인듐주석산화물(ITO), 크로뮴산화물(CrO3), 철산화물(Fe3O4), 납산화물(PbO), 니켈산화물(NiO), 카드뮴산화물(CdO), 또는 마그네슘산화물(MgO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 금속산화물을 포함할 수 있다.
본 실시예에 있어서, 상기 금속산화물층을 형성하는 단계에 있어서, 상기 금속산화물층은 80 옹스트롬 내지 120 옹스트롬의 두께로 상기 지지 기판 상에 형성될 수 있다.
본 실시예에 있어서, 상기 탈착층은 그래핀 옥사이드(Graphene Oxide)를 포함할 수 있다.
본 실시예에 있어서, 상기 탈착층을 형성하는 단계에 있어서, 상기 탈착층은 30 옹스트롬 내지 50 옹스트롬의 두께로 상기 금속산화물층 상에 형성될 수 있다.
본 실시예에 있어서, 상기 탈착층을 형성하는 단계에 있어서, 상기 탈착층은 2 gf/in 내지 5 gf/in의 점착력을 가질 수 있다.
본 실시예에 있어서, 상기 탈착층을 형성하는 단계에 있어서, 상기 탈착층은 스프레이 코팅, 딥 코팅, 스핀 코팅, 스크린 코팅, 옵셋 인쇄, 잉크젯 프린팅, 패드 프린팅, 나이프 코팅, 키스 코팅, 그라비아 코팅, 붓질, 초음파 미쇄분무 코팅, 및 스프레이-미스트 분무 코팅 중 하나의 방법을 사용하여 형성될 수 있다.
본 실시예에 있어서, 상기 제1 전하는 양전하이고, 상기 제2 전하는 음전하일 수 있다.
본 발명의 다른 관점에 따르면, 표시영역과 상기 표시영역의 주변에 배치되는 비표시영역을 포함하는, 플렉서블 기판; 상기 플렉서블 기판의 일면 상에 배치되는, 박막트랜지스터; 상기 박막트랜지스터 상에 배치되는, 유기발광다이오드; 상기 플렉서블 기판의 상기 일면과 반대되는 타면에 배치되되, 음전하를 포함하는, 탈착층;을 구비하는, 표시 장치가 제공된다.
본 실시예에 있어서, 상기 탈착층은 그래핀 옥사이드(Graphene Oxide)를 포함할 수 있다.
본 실시예에 있어서, 상기 탈착층은 10 옹스트롬 내지 30 옹스트롬의 두께로 상기 플렉서블 기판의 상기 타면에 배치될 수 있다.
본 실시예에 있어서, 상기 탈착층은 2 gf/in 내지 3 gf/in의 점착력을 가질 수 있다.
본 실시예에 있어서, 상기 유기발광다이오드는, 화소전극; 상기 화소전극 상에 배치되되, 발광층을 포함하는, 중간층; 상기 중간층 상에 배치되는, 대향전극;을 포함할 수 있다.
본 실시예에 있어서, 상기 플렉서블 기판의 상기 일면 상에 배치되는, 하부전극; 및 상기 하부전극과 중첩하도록 배치되는, 상부전극;을 포함하는, 스토리지 커패시터를 더 포함할 수 있다.
본 실시예에 있어서, 상기 유기발광다이오드 상에 배치되되, 적어도 하나 이상의 무기봉지층 및 적어도 하나 이상의 유기봉지층을 포함하는 박막봉지층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 플렉서블 기판은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)로 이루어진 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 탈착층을 이용하여 플렉서블 기판을 지지 기판으로부터 분리시키되, 탈착층을 단일 재료로 형성함으로써, 장비면적, 공정시간, 공정비용 등을 줄일 수 있고 동시에 플렉서블 기판의 손상을 방지하여 제품의 품질이 향상된 표시 장치 및 그 제조 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정된 것은 아니다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 표시 장치의 제조 공정을 개략적으로 도시한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 금속산화물층 두께에 따른 탈착층의 점착력을 나타낸 표이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도 이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예를 들어, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 또한, 본 명세서에서 "A 및 B 중 적어도 어느 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 배선이 "제1 방향 또는 제2 방향으로 연장된다"는 의미는 직선 형상으로 연장되는 것뿐 아니라, 제1 방향 또는 제2 방향을 따라 지그재그 또는 곡선으로 연장되는 것도 포함한다.
이하의 실시예들에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다. 이하의 실시예들에서, "중첩"이라 할 때, 이는 "평면상" 및 "단면상" 중첩을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 개략적으로 도시한 단면도들이다.
이하, 도 1 내지 도 6을 참조하여, 표시 장치의 제조 방법을 순차적으로 설명한다.
도 1 내지 도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 지지 기판(10)을 준비하는 단계, 상기 지지 기판(10)의 일면(10a)에 제1 전하를 포함하는 금속산화물층(20)을 형성하는 단계, 상기 금속산화물층(20)의 일면(20a)에 상기 제1 전하와 반대되는 제2 전하를 포함하는 탈착층(30)을 형성하는 단계, 상기 탈착층(30)의 일면(30a)에 플렉서블 기판(100)을 형성하는 단계, 상기 플렉서블 기판(100)의 일면(100a)에 박막트랜지스터 및 유기발광다이오드를 포함하는 표시요소(200), 및 박막봉지층(300)을 형성하는 단계, 및 상기 지지 기판(10)과 상기 플렉서블 기판(100)을 분리하는 단계를 포함한다. 이때, 제1 전하는 양전하이고, 제2 전하는 음전하일 수 있다.
도 1을 참조하면, 먼저 지지 기판(10)을 준비하는 단계가 수행될 수 있다. 본 발명의 일 실시예로, 지지 기판(10)은 충분한 강성을 갖는 글라스재, 금속재 등 다양한 재료로 형성된 것일 수 있다. 예컨대, 지지 기판(10)은 글래스재를 포함할 수 있다. 플렉서블 기판(100) 자체는 플렉서블한 특성을 갖기에, 지지 기판(10)이 플렉서블 기판(100) 상에 박막트랜지스터, 및 유기발광다이오드를 포함하는 표시요소가 형성되는 동안 플렉서블 기판(100)을 지지해주는 역할을 할 수 있다.
지지 기판(10)이 글라스재를 포함하는 경우, 지지 기판(10)은 제2 전하를 포함할 수 있다. 구체적으로, 지지 기판(10)이 글라스재로 구비되는 경우, 지지 기판(10)은 음전하를 포함할 수 있다.
본 발명의 일 실시예로, 지지 기판(10)을 준비하는 단계에서는, 지지 기판(10)에 플라즈마가 조사될 수 있다. 지지 기판(10)에 플라즈마가 조사됨으로써, 지지 기판(10)의 표면이 음전하로 대전될 수 있으며, 지지 기판(10)이 더 많은 음전하를 포함하도록 할 수 있다.
지지 기판(10)과 후술할 탈착층(30)은 음전하를 포함하므로, 음전하를 포함하는 지지 기판(10) 상에 음전하를 포함하는 탈착층(30)을 코팅하는 경우, 탈착층(30)이 용이하게 코팅되지 않는다는 문제점이 있다.
이를 위해, 지지 기판(10) 상에 탈착층(30)이 용이하게 코팅되도록, 음전하를 포함하는 지지 기판(10)과 음전하를 포함하는 탈착층(30) 사이에 양전하를 포함하는 층을 위치시킬 수 있다.
도 2를 참조하면, 지지 기판(10)을 준비하는 단계 이후에, 지지 기판(10)의 일면(10a)에 제1 전하를 포함하는 금속산화물층(20)을 형성하는 단계가 수행될 수 있다. 금속산화물층(20)은 제1 전하인 양전하를 포함할 수 있다. 금속산화물층(20)은 후술할 탈착층(30)의 코팅 조건에서 양의 제타 포텐셜(zeta potential)을 가지는 물질을 포함할 수 있다. 이때, 탈착층(30)의 코팅 조건은 pH 5.5 ~ 7일 수 있다. 디바이 길이(Debye Length)는 반대 전하를 가지는 이온/입자에 영향을 줄 수 있는 길이를 의미하는데, 디바이 길이가 클수록 후술할 탈착층(30)을 형성하는 재료의 코팅 특성이 향상될 수 있다. 이러한 디바이 길이는 유전율(ε)에 비례한다고 알려져 있다. 따라서, 본 발명의 일 실시예에 따른 금속산화물층(20)은 후술할 탈착층(30)의 코팅 조건에서 양의 제타 포텐셜(zeta potential)을 가지며, 높은 유전율(ε)을 포함하는 물질을 포함할 수 있다.
금속산화물층(20)은 실리콘산화물(SiO2), 망간산화물(MnO2), 지르코늄산화물(ZrO2), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 인듐주석산화물(ITO), 크로뮴산화물(CrO3), 철산화물(Fe3O4), 납산화물(PbO), 니켈산화물(NiO), 카드뮴산화물(CdO), 또는 마그네슘산화물(MgO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 금속산화물을 포함할 수 있다. 예컨대, 금속산화물층(20)은 탈착층(30)의 코팅 조건에서 양의 제타 포텐셜(zeta potential)을 갖고, 유전율(ε) 큰 물질인 알루미늄산화물(Al2O3), 또는 티타늄산화물(TiO2)을 포함할 수 있다. 다만, 본 발명의 금속산화물층(20)을 형성하는 물질이 상기 물질에 한정되는 것은 아니다.
금속산화물층(20)은 지지 기판(10)의 일면(10a)에 스퍼터링, PVD, CVD 등의 방법으로 형성될 수 있다.
도 3을 참조하면, 지지 기판(10)의 일면(10a)에 제1 전하를 포함하는 금속산화물층(20)을 형성하는 단계 이후에, 금속산화물층(20)의 일면(20a)에 제1 전하와 반대되는 제2 전하를 포함하는 탈착층(30)을 형성하는 단계가 더 수행될 수 있다. 즉, 음전하를 포함하는 지지 기판(10)의 일면(10a)에 양전하를 포함하는 금속산화물층(20)을 형성한 후, 양전하를 포함하는 금속산화물층(20)의 일면(20a)에 음전하를 포함하는 탈착층(30)을 형성할 수 있다.
본 발명의 일 실시예에 따른, 탈착층(30)은 그래핀 옥사이드(Graphene Oxide)를 포함할 수 있다. 그래핀 옥사이드를 포함하는 탈착층(30)은 탈착층은 스프레이 코팅, 딥 코팅, 스핀 코팅, 스크린 코팅, 옵셋 인쇄, 잉크젯 프린팅, 패드 프린팅, 나이프 코팅, 키스 코팅, 그라비아 코팅, 붓질, 초음파 미쇄분무 코팅, 및 스프레이-미스트 분무 코팅 중 하나의 방법을 사용하여 금속산화물층(20)의 일면(20a)에 형성될 수 있다. 예컨대, 음전하를 띤 그래핀 옥사이드가 분산되어있는 용액을 노즐 스프레이로 분사함으로써, 탈착층(30)이 금속산화물층(20)의 일면(20a)에 형성될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 금속산화물층 두께에 따른 탈착층의 점착력을 나타낸 표이다. 보다 구체적으로, 도 7은 본 발명의 일 실시예에 따른 표시 장치에 있어서, 알루미늄산화물(A)을 포함하는 금속산화물층(20) 및 티타늄산화물(B)을 포함하는 금속산화물층(20)의 두께에 따라 그래핀 옥사이드를 포함하는 탈착층(30)이 코팅된 두께와 이때의 그래핀 옥사이드를 포함하는 탈착층(30)의 점착력을 나타낸 표이다.
그래핀 옥사이드는 일반적으로 불투명 하므로, 그래핀 옥사이드를 포함하는 탈착층(30)이 코팅될수록 투과율이 감소하는 경향을 보이므로, 그래핀 옥사이드를 포함하는 탈착층(30)이 코팅된 두께는 투과율 변화량(△T(%))을 통해 확인할 수 있다. 또한, 탈착층(30)의 점착력 측정은 폴리이미드(Polyimide, PI)를 포함하는 플렉서블 기판 상에 배리어층을 성막한 후, 플렉서블 기판과 지지 기판을 분리시킬 때의 점착력을 측정하였다. 일반적으로, 탈착층(30)이 큰 점착력을 가질 경우, 플렉서블 기판과 지지 기판이 용이하게 분리되지 않을 수 있다.
도 7에 도시된 바와 같이, 알루미늄산화물(A)을 포함하는 금속산화물층(20) 및 티타늄산화물(B)을 포함하는 금속산화물층(20)의 두께에 따라 그래핀 옥사이드를 포함하는 탈착층(30)이 코팅된 두께는 금속산화물층(20)의 두께가 증가할수록, 투과율 변화량(△T(%))이 낮으므로, 이를 통해, 금속산화물층(20)의 두께가 증가할수록, 금속산화물층(20)의 일면(20a)에 탈착층(30)이 얇게 코팅된다는 것을 확인할 수 있다. 또한, 금속산화물층(20)의 두께가 증가할수록, 투과율 변화량(△T(%))이 낮으므로, 이를 통해, 금속산화물층(20)의 두께가 증가할수록, 금속산화물층(20)의 일면(20a)에 탈착층(30)이 얇게 코팅된다는 것을 확인할 수 있다.
그래핀 옥사이드를 포함하는 탈착층(30)의 점착력은 투과율 변화량(△T(%))이 클수록 탈착층(30)의 점착력이 감소하는 것을 확인할 수 있다.
따라서, 알루미늄산화물(A)을 포함하는 금속산화물층(20) 및 티타늄산화물(B)을 포함하는 금속산화물층(20)이 얇게 형성될수록, 금속산화물층(20) 상에 그래핀 옥사이드를 포함하는 탈착층(30)이 두껍게 형성될 수 있고, 그래핀 옥사이드를 포함하는 탈착층(30)의 점착력이 낮아질 수 있다.
따라서, 본 발명의 일 실시예에 따른 금속산화물층(20)은 지지 기판(10)의 일면(10a)에 10 옹스트롬 내지 200 옹스트롬의 두께로 형성될 수 있고, 20 옹스트롬 내지 180 옹스트롬의 두께로 형성될 수 있으며, 50 옹스트롬 내지 150 옹스트롬의 두께로 형성될 수 있는 등 다양한 변형이 가능하다. 예컨대, 금속산화물층(20)은 지지 기판(10)의 일면(10a)에 80 옹스트롬 내지 120 옹스트롬의 두께로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 탈착층(30)은 금속산화물층(20)의 일면(20a)에 20 옹스트롬 내지 60 옹스트롬의 두께로 형성될 수 있고, 30 옹스트롬 내지 60 옹스트롬의 두께로 형성될 수 있으며, 20 옹스트롬 내지 50 옹스트롬의 두께로 형성될 수 있는 등 다양한 변형이 가능하다. 예컨대, 탈착층(30)은 금속산화물층(20)의 일면(20a)에 30 옹스트롬 내지 50 옹스트롬의 두께로 형성될 수 있다.
본 발명의 일 실시예에 따른 탈착층(30)은 후술할 플렉서블 기판(100)이 지지 기판(10)으로부터 용이하게 분리되도록 2 gf/in 내지 6 gf/in의 점착력을 가질 수 있고, 2 gf/in 내지 5 gf/in의 점착력을 가질 수 있으며, 1 gf/in 내지 5 gf/in의 점착력을 가질 수 있는 등 다양한 변형이 가능하다. 예컨대, 탈착층(30)은 2 gf/in 내지 3 gf/in의 점착력을 가질 수 있다.
도 4를 참조하면, 금속산화물층(20)의 일면(20a)에 제1 전하와 반대되는 제2 전하를 포함하는 탈착층(30)을 형성하는 단계 이후에, 탈착층(30)의 일면(30a)에 플렉서블 기판(100)을 형성하는 단계가 더 수행될 수 있다.
본 발명의 일 실시예에 따른 플렉서블 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)로 이루어진 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예컨대, 플렉서블 기판(100)은 폴리이미드(polyimide)를 포함할 수 있다.
탈착층(30)의 일면(30a)에 플렉서블 기판(100)을 형성하는 단계에서는 탈착층(30)의 일면(30a)에 폴리이미드를 도포한 후, 도포된 폴리이미드를 경화함으로써, 탈착층(30)의 일면(30a)에 폴리이미드를 포함하는 플렉서블 기판(100)을 형성할 수 있다.
도 5를 참조하면, 탈착층(30)의 일면(30a)에 플렉서블 기판(100)을 형성하는 단계 이후에, 플렉서블 기판(100)의 일면(100a)에 박막트랜지스터(TFT, 도 12) 및 유기발광다이오드(OLED, 도 12)를 포함하는 표시요소(200) 및 박막봉지층(300)을 형성하는 단계가 더 수행될 수 있다.
플렉서블 기판(100)의 일면(100a)에 형성되는 표시요소(200)는 후술할 박막트랜지스터(TFT, 도 12) 및 유기발광다이오드(OLED, 도 12)를 포함할 수 있다. 박막트랜지스터(TFT, 도 12)는 반도체층(134, 도 12), 게이트전극(136, 도 12), 및 연결전극을 포함할 수 있고, 유기발광다이오드(OLED, 도 12)는 화소전극(210, 도 12), 중간층(220, 도 12), 및 대향전극(230, 도 12)을 포함할 수 있다.
박막봉지층(300)은 박막트랜지스터(TFT, 도 12) 및 유기발광다이오드(OLED, 도 12)를 포함하는 표시요소(200)를 덮으며, 플렉서블 기판(100)의 일면(100a)에 형성될 수 있다. 박막봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다.
박막트랜지스터(TFT, 도 12), 유기발광다이오드(OLED, 도 12), 및 박막봉지층(300)에 대해서는 후술할 도 12를 통해 보다 자세히 설명하기로 한다.
도 6을 참조하면, 플렉서블 기판(100)의 일면(100a)에 박막트랜지스터(TFT, 도 12) 및 유기발광다이오드(OLED, 도 12)를 포함하는 표시요소(200) 및 박막봉지층(300)을 형성하는 단계 이후에, 지지 기판(10)과 플렉서블 기판(100)을 분리하는 단계가 더 수행될 수 있다.
본 발명의 일 실시예에 따른 지지 기판(10)과 플렉서블 기판(100)을 분리하는 단계에서는, 탈착층(30)을 경계로 지지 기판(10)과 플렉서블 기판(100)이 분리될 수 있다. 예컨대, 플렉서블 기판(100)의 일면(100a)과 반대되는 타면(100b)에 탈착층(30)의 적어도 일부가 잔존되도록, 플렉서블 기판(100)과 지지 기판(10)이 분리될 수 있다. 또한, 지지 기판(10)의 일면(10a)에 배치된 금속산화물층(20)의 일면(20a)에도 탈착층(30)의 적어도 일부가 잔존하며 배치될 수 있다.
플렉서블 기판(100)의 타면(100b)에 적어도 일부가 잔존하는 탈착층(30)은 5 옹스트롬 내지 40 옹스트롬의 두께를 가질 수 있고, 10 옹스트롬 내지 40 옹스트롬의 두께를 가질 수 있으며, 5 옹스트롬 내지 35 옹스트롬의 두께를 가질 수 있는 등 다양한 변형이 가능하다. 예컨대, 플렉서블 기판(100)의 타면(100b)에 적어도 일부가 잔존하는 탈착층(30)은 10 옹스트롬 내지 30 옹스트롬의 두께를 가질 수 있다.
또한, 지지 기판(10) 상에 적어도 일부가 잔존하는 탈착층(30)은 5 옹스트롬 내지 40 옹스트롬의 두께를 가질 수 있고, 10 옹스트롬 내지 40 옹스트롬의 두께를 가질 수 있으며, 5 옹스트롬 내지 35 옹스트롬의 두께를 가질 수 있는 등 다양한 변형이 가능하다. 예컨대, 지지 기판(10) 상에 적어도 일부가 잔존하는 탈착층(30)은 10 옹스트롬 내지 30 옹스트롬의 두께를 가질 수 있다. 예컨대, 플렉서블 기판(100)의 타면(100b)에 적어도 일부가 잔존하는 탈착층(30)과 지지 기판(10) 상에 적어도 일부가 잔존하는 탈착층(30)은 동일한 두께를 가질 수 있고, 플렉서블 기판(100)의 타면(100b)에 적어도 일부가 잔존하는 탈착층(30)이 지지 기판(10) 상에 적어도 일부가 잔존하는 탈착층(30)보다 두꺼울 수 있으며, 플렉서블 기판(100)의 타면(100b)에 적어도 일부가 잔존하는 탈착층(30)이 지지 기판(10) 상에 적어도 일부가 잔존하는 탈착층(30)보다 얇을 수도 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도 이다.
도 8을 참조하면, 표시 장치(1)는 표시영역(DA) 및 표시영역(DA) 주변에 배치되는 비표시영역(NDA)을 포함할 수 있다. 비표시영역(NDA)은 표시영역(DA)을 둘러쌀 수 있다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 비표시영역(NDA)은 이미지가 표시되지 않는 영역일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 일 실시예로서, 본 발명의 표시 장치(1)는 무기 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL Display)이거나, 양자점 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치일 수 있다. 예컨대, 표시 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 8에서는 플랫한 표시면을 구비한 표시 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예로, 표시 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수도 있다.
표시 장치(1)가 입체형 표시면을 포함하는 경우, 표시 장치(1)는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 일 실시예로, 표시 장치(1)가 커브드 표시면을 포함하는 경우, 표시 장치(1)는 플렉서블, 폴더블, 롤러블 표시 장치 등 다양한 형태로 구현될 수 있다.
도 8에서는 핸드폰 단말기에 적용될 수 있는 표시 장치(1)를 도시하였다. 도시하지는 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시 장치(1)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 8에서는 표시 장치(1)의 표시영역(DA)이 사각형인 경우를 도시하였으나, 표시영역(DA)의 형상은 원형, 타원 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 9를 참조하면, 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 복수의 화소(P)들 각각은 유기발광다이오드(Organic Light-Emitting Diode, OLED)를 포함할 수 있다. 복수의 화소(P)들 각각은 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
각 화소(P)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(110), 제1 발광 구동회로(115), 제2 스캔 구동회로(120), 제2 발광 구동회로(125), 단자(140), 데이터 구동회로(150), 제1 전원공급배선(160), 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔라인(SL)을 통해 각 화소(P)에 스캔신호를 제공할 수 있다. 제1 발광 구동회로(115)는 발광제어라인(EL)을 통해 각 화소(P)에 발광제어신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)와 전기적으로 연결될 수 있다. 일 실시예로, 제2 발광 구동회로(125)는 표시영역(DA)을 사이에 두고 제1 발광 구동회로(115)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 제1 발광 구동회로(115)와 전기적으로 연결될 수 있고, 나머지는 제2 발광 구동회로(125)와 전기적으로 연결될 수 있다.
제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 x방향으로 이격되어 비표시영역(NDA) 상에 배치될 수 있다. 일 실시예로, 제1 발광 구동회로(115)는 제1 스캔 구동회로(110)와 y방향으로 교번하여 배치될 수 있다.
단자(140)는 플렉서블 기판(100)의 일 측에 배치될 수 있다. 단자(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 단자(PCB-P)는 표시 장치(1)의 단자(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 표시 장치(1)로 전달한다. 제어부에서 생성된 제어신호는 인쇄회로기판(PCB)을 통해 제1 스캔 구동회로(110), 제1 발광 구동회로(115), 제2 스캔 구동회로(120), 및 제2 발광 구동회로(125)에 각각 전달될 수 있다. 제어부는 제1 연결배선(161) 및 제2 연결배선(171)을 통해 제1 전원공급배선(160) 및 제2 전원공급배선(170)에 각각 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압라인(PL)을 통해 화소(P)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 화소(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터라인(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터신호는 단자(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터라인(DL)을 통해 각 화소(P)에 제공될 수 있다.
도 9는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 일 실시예로, 데이터 구동회로(150)는 플렉서블 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 단자(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 표시 장치에 포함될 수 있는 화소의 등가회로도들이다.
도 10을 참조하면, 화소(P)는 스캔라인(SL) 및 데이터라인(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터라인(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2) 및 구동전압라인(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압라인(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(T1)는 구동전압라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압라인(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 10에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 11에 도시된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다.
도 11을 참조하면, 화소(P)는 화소회로(PC) 및 화소회로(PC)에 전기적으로 연결된 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 복수의 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 복수의 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst)는 신호라인들(SL, SL-1, SL+1, EL, DL), 제1 초기화전압라인(VL1), 제2 초기화전압라인(VL2) 및 구동전압라인(PL)에 연결될 수 있다.
신호라인들(SL, SL-1, SL+1, EL, DL)은 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1 초기화 박막트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 제2 초기화 박막트랜지스터(T7)에 스캔신호(Sn)를 전달하는 이후 스캔라인(SL+1), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함할 수 있다. 구동전압라인(PL)은 구동 박막트랜지스터(T1)에 구동전압(ELVDD)을 전달하며, 제1 초기화전압라인(VL1)은 제1 초기화 박막트랜지스터(T4)에 초기화전압(Vint)을 전달하고, 제2 초기화전압라인(VL2)은 제2 초기화 박막트랜지스터(T7)에 초기화전압(Vint)을 전달할 수 있다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부전극(CE1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 하부 구동전압라인(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 하부전극(CE1), 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1 초기화 박막트랜지스터(T4)의 제1 초기화 게이트전극(G4)은 이전 스캔라인(SL-1)에 연결되어 있고, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 소스전극(S4)은 제1 초기화전압라인(VL1)에 연결되어 있으며, 제1 초기화 박막트랜지스터(T4)의 제1 초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 하부전극(CE1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1 초기화 박막트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 하부 구동전압라인(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7) 및 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2 초기화 박막트랜지스터(T7)의 제2 초기화 게이트전극(G7)은 이후 스캔라인(SL+1)에 연결되어 있고, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2 초기화 박막트랜지스터(T7)의 제2 초기화 드레인전극(D7)은 제2 초기화전압라인(VL2)에 연결되어 있다.
한편, 스캔라인(SL)과 이후 스캔라인(SL+1)은 서로 전기적으로 연결됨으로써, 스캔라인(SL)과 이후 스캔라인(SL+1)에는 동일한 스캔신호(Sn)가 인가될 수 있다. 따라서, 제2 초기화 박막트랜지스터(T7)는 이후 스캔라인(SL+1)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시키는 동작을 수행할 수 있다.
스토리지 커패시터(Cst)의 상부전극(CE2)은 구동전압라인(PL)에 연결되어 있으며, 유기발광다이오드(OLED)의 공통전극은 공통전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 11에서는 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1 초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다. 보다 구체적으로, 도 12는 도 9의 I-I 선을 따라 취한 단면도에 해당한다.
도 12는 본 발명의 일 실시예에 따른 지지 기판(10)으로부터 분리된 플렉서블 기판(100)을 표시 장치(1)를 나타낸다.
도 12를 참조하면, 플렉서블 기판(100)은 고분자 수지를 포함할 수 있다. 플렉서블 기판(100)이 고분자 수지를 포함함으로써, 표시 장치(1)가 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다.
본 발명의 일 실시예에 따른 플렉서블 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)로 이루어진 군에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 예컨대, 플렉서블 기판(100)은 폴리이미드(polyimide)를 포함할 수 있다.
도시되지는 않았으나, 플렉서블 기판(100)의 일면(100a)에는 배리어층이 배치될 수 있다. 예컨대, 플렉서블 기판(100)은 폴리이미드(polyimide)를 포함하는 제1 기판, 제1 배리어층, 폴리이미드(polyimide)를 포함하는 제2 기판, 및 제2 배리어층이 순서대로 배치된 구조를 포함할 수 있다.
플렉서블 기판(100)의 일면(100a)에는 버퍼층(101)이 배치될 수 있다. 버퍼층(101)은 플렉서블 기판(100)의 일면(100a)에 위치하여 플렉서블 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 플렉서블 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
플렉서블 기판(100)의 일면(100a)과 반대되는 타면(100b)에는 탈착층(30)이 적어도 일부 배치될 수 있다. 탈착층(30)은 그래핀 옥사이드(Graphene Oxide)를 포함할 수 있고, 탈착층(30)은 음전하를 포함할 수 있다. 탈착층(30)은 2 gf/in 내지 6 gf/in의 점착력을 가질 수 있고, 2 gf/in 내지 5 gf/in의 점착력을 가질 수 있으며, 1 gf/in 내지 5 gf/in의 점착력을 가질 수 있는 등 다양한 변형이 가능하다. 예컨대, 탈착층(30)은 2 gf/in 내지 3 gf/in의 점착력을 가질 수 있다.
본 발명의 일 실시예에 따른, 탈착층(30)은 5 옹스트롬 내지 40 옹스트롬의 두께를 가질 수 있고, 10 옹스트롬 내지 40 옹스트롬의 두께를 가질 수 있으며, 5 옹스트롬 내지 35 옹스트롬의 두께를 가질 수 있는 등 다양한 변형이 가능하다. 예컨대, 탈착층(30)은 10 옹스트롬 내지 30 옹스트롬의 두께로 플렉서블 기판(100)의 타면(100b)에 배치될 수 있다.
플렉서블 기판(100)의 일면(100a) 상에는 박막트랜지스터(TFT), 및 박막트랜지스터(TFT)와 전기적으로 연결된 유기발광다이오드(OLED)가 배치될 수 있다.
버퍼층(101) 상에는 박막트랜지스터(TFT)가 배치될 수 있다. 박막트랜지스터(TFT)는 반도체층(134), 반도체층(134)과 중첩하는 게이트전극(136), 및 반도체층(134)과 전기적으로 연결되는 연결전극을 포함할 수 있다. 박막트랜지스터(TFT)는 유기발광다이오드(OLED)와 연결되어 유기발광다이오드(OLED)를 구동할 수 있다.
반도체층(134)은 버퍼층(101) 상에 배치되며, 게이트전극(136)과 중첩하는 채널영역(131), 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132), 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 연결전극과 전기적으로 연결될 수 있다.
반도체층(134)은 산화물반도체 및/또는 실리콘반도체를 포함할 수 있다. 반도체층(134)이 산화물반도체로 형성되는 경우, 예컨대 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의　산화물을 포함할 수 있다. 예를 들어, 반도체층(134)은 ITZO(InSnZnO), IGZO(InGaZnO) 등일 수 있다. 반도체층(134)이 실리콘반도체로 형성되는 경우, 예컨대 아모퍼스 실리콘(a-Si) 또는 아모퍼스 실리콘(a-Si)을 결정화한 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다.
반도체층(134) 상에는 제1 절연층(103)이 배치될 수 있다. 제1 절연층(103)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제1 절연층(103)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(103) 상에는 게이트전극(136)이 배치될 수 있다. 게이트전극(136)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 게이트전극(136)은 게이트전극(136)에 전기적 신호를 인가하는 게이트라인과 연결될 수 있다. 반도체층(134)과 게이트전극(136)은 제1 절연층(103)에 의해 절연될 수 있다.
게이트전극(136) 상에는 제2 절연층(105)이 배치될 수 있다. 제2 절연층(105)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제2 절연층(105)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1 절연층(103) 상에는 스토리지 커패시터(Cst)가 배치될 수 있다. 스토리지 커패시터(Cst)는 하부전극(144), 및 하부전극(144)과 중첩하는 상부전극(146)을 포함할 수 있다. 스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 중첩하며, 스토리지 커패시터(Cst)의 하부전극(144)이 박막트랜지스터(TFT)의 게이트전극(136)과 일체(一體)로서 배치될 수 있다. 일 실시예로, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있으며, 스토리지 커패시터(Cst)의 하부전극(144)은 박막트랜지스터(TFT)의 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
스토리지 커패시터(Cst)의 상부전극(146)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
상부전극(146) 상에는 제3 절연층(107)이 배치될 수 있다. 제3 절연층(107)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)을 포함하는 그룹에서 선택된 적어도 하나 이상의 무기 절연물을 포함할 수 있다. 제3 절연층(107)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제3 절연층(107) 상에는 데이터라인(DL), 하부 구동전압라인(PL1), 연결전극인 소스전극(137), 및 드레인전극(138)이 배치될 수 있다.
데이터라인(DL), 하부 구동전압라인(PL1), 연결전극인 소스전극(137), 및 드레인전극(138)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 데이터라인(DL), 하부 구동전압라인(PL1), 연결전극인 소스전극(137), 및 드레인전극(138)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 일 실시예로, 데이터라인(DL), 하부 구동전압라인(PL1), 연결전극인 소스전극(137), 및 드레인전극(138) 은 동일 물질을 포함할 수 있다.
데이터라인(DL), 하부 구동전압라인(PL1), 소스전극(137), 및 드레인전극(138)은 제1 평탄화층(111)에 의해 덮일 수 있다. 제1 평탄화층(111)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 제1 평탄화층(111)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Poly(methy lmethacrylate), PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 제1 평탄화층(111)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다. 제1 평탄화층(111)을 형성한 후, 평탄한 상면을 제공하기 위해서 화학적 기계적 폴리싱이 수행될 수 있다.
제1 평탄화층(111) 상에는 상부 구동전압라인(PL2), 및 컨택메탈층(CM)이 배치될 수 있다. 상부 구동전압라인(PL2), 및 컨택메탈층(CM)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 상부 구동전압라인(PL2), 및 컨택메탈층(CM)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 일 실시예로, 상부 구동전압라인(PL2), 및 컨택메탈층(CM)은 동일 물질을 포함할 수 있다.
컨택메탈층(CM)은 제1 평탄화층(111)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)와 전기적으로 연결될 수 있으며, 화소전극(210)은 제2 평탄화층(113)을 관통하는 컨택홀을 통해 컨택메탈층(CM)과 전기적으로 연결될 수 있다.
상부 구동전압라인(PL2), 및 컨택메탈층(CM) 상에는 제2 평탄화층(113)이 배치될 수 있다. 제2 평탄화층(113)은 유기 물질 또는 무기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 이러한, 제2 평탄화층(113)은 벤조시클로부텐(Benzocyclobutene, BCB), 폴리이미드(polyimide, PI), 헥사메틸디실록산(Hexamethyldisiloxane, HMDSO), 폴리메틸 메타크릴레이트(Poly(methy lmethacrylate), PMMA)나, 폴리스타이렌(Polystyrene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 한편, 제2 평탄화층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2) 또는 아연산화물(ZnO2)등을 포함할 수 있다.
제2 평탄화층(113) 상에는 화소전극(210), 중간층(220), 및 대향전극(230)을 포함하는 유기발광다이오드(OLED)가 배치될 수 있다. 화소전극(210)은 제2 평탄화층(113)을 관통하는 컨택홀을 통해 컨택메탈층(CM)과 전기적으로 연결되고, 컨택메탈층(CM)은 제1 평탄화층(111)을 관통하는 컨택홀을 통해 박막트랜지스터(TFT)와 전기적으로 연결되어, 유기발광다이오드(OLED)는 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
제2 평탄화층(113) 상에는 화소전극(210)이 배치될 수 있다. 화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 화소전극(210)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)을 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
제2 평탄화층(113) 상에는 화소정의막(180)이 배치될 수 있으며, 화소정의막(180)은 화소전극(210)의 적어도 일부를 노출하는 개구를 가질 수 있다. 화소정의막(180)의 개구에 의해 노출된 영역을 발광영역(EA)으로 정의할 수 있다. 발광영역(EA)들의 주변은 비발광영역(NEA)으로서, 비발광영역(NEA)은 발광영역(EA)들을 둘러쌀 수 있다. 즉, 표시영역(DA)은 복수의 발광영역(EA)들 및 이들을 둘러싸는 비발광영역(NEA)을 포함할 수 있다. 화소정의막(180)은 화소전극(210) 상부의 대향전극(230) 사이의 거리를 증가시킴으로써, 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(180)은 예컨대, 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(180)에 의해 적어도 일부가 노출된 화소전극(210) 상에는 중간층(220)이 배치될 수 있다. 중간층(220)은 발광층(220b)을 포함할 수 있으며, 발광층(220b)의 아래 및 위에는, 제1 기능층(220a) 및 제2 기능층(220c)이 선택적으로 배치될 수 있다.
제1 기능층(220a)은 정공 주입층(HIL: hole injection layer) 및/또는 정공 수송층(HTL: hole transport layer)을 포함할 수 있으며, 제2 기능층(220c)은 전자 수송층(ETL: electron transport layer) 및/또는 전자 주입층(EIL: electron injection layer)을 포함할 수 있다.
발광층(220b)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층(220b)은 저분자 유기물 또는 고분자 유기물일 수 있다.
발광층(220b)이 저분자 유기물을 포함할 경우, 중간층(220)은 홀 주입층, 홀 수송층, 발광층, 전자 수송층, 전자 주입층 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 저분자 유기물로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N'-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(napthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄((tris-8-hydroxyquinoline aluminum)(Alq3)) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
발광층이 고분자 유기물을 포함할 경우에는 중간층(220)은 대개 홀 수송층및 발광층을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylene vinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 발광층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
발광층의 아래 및 위에 배치된, 제1 기능층(220a) 및 제2 기능층(220c)은 오픈 마스크를 이용하여 표시 패널 전체에 걸쳐 일체(一體)로 형성될 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 중간층(220) 상에 배치되되, 중간층(220)의 전부를 덮는 형태로 배치될 수 있다. 대향전극(230)은 표시영역(DA) 상부에 배치되되, 표시영역(DA)의 전부를 덮는 형태로 배치될 수 있다. 즉, 대향전극(230)은 오픈 마스크를 이용하여 표시영역(DA)에 배치된 복수의 화소(P)들을 커버하도록 표시 패널 전체에 일체(一體)로 형성될 수 있다.
대향전극(230)은 일함수가 낮은 도전성 물질을 포함할 수 있다. 예컨대, 대향전극(230)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(230)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
유기발광다이오드(OLED)는 박막봉지층(300)으로 커버될 수 있다. 박막봉지층(300)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 박막봉지층(300)은 제1 무기봉지층(310) 및 제2 무기봉지층(330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 또는/및 실리콘옥시나이트라이드를 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다.
기존의 레이저를 이용하여 지지 기판과 플렉서블 기판을 분리하는 경우, 고분자 물질을 포함하는 플렉서블 기판이 열화되는 등의 문제점이 존재하였다.
또한, 양전하를 포함하는 그래핀 옥사이드와 음전하를 포함하는 그래핀 옥사이드를 교대로 적층하여 탈착층을 코팅하는 경우, 큰 장비면적이 필요하고, 긴 공정시간이 요구되며, 공정비용이 증가하는 등의 문제점이 존재하였다.
제안발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 탈착층을 이용하여 플렉서블 기판을 지지 기판으로부터 분리시키되, 지지 기판과 탈착층 사이에 양전하를 포함하는 금속산화물층을 배치하여 탈착층을 음전하를 포함하는 그래핀 옥사이드 단일 재료로 형성할 수 있게 됨으로써, 기존에 비해 장비면적, 공정시간, 및 공정비용을 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 장치
10: 지지 기판
20: 금속산화물층
30: 탈착층
100: 플렉서블 기판

Claims (20)

  1. 지지 기판을 준비하는 단계;
    상기 지지 기판의 일면에 제1 전하를 포함하는 금속산화물층을 형성하는 단계;
    상기 금속산화물층의 일면에 상기 제1 전하와 반대되는 제2 전하를 포함하는 탈착층을 형성하는 단계;
    상기 탈착층의 일면에 플렉서블 기판을 형성하는 단계;
    상기 플렉서블 기판의 일면에 박막트랜지스터 및 유기발광다이오드를 포함하는 표시요소 및 박막봉지층을 형성하는 단계; 및
    상기 지지 기판과 상기 플렉서블 기판을 분리하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 지지 기판과 상기 플렉서블 기판을 분리하는 단계에서는,
    상기 탈착층을 경계로 상기 지지 기판과 상기 플렉서블 기판이 분리되는, 표시 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 지지 기판과 상기 플렉서블 기판을 분리하는 단계에서는,
    상기 플렉서블 기판의 상기 일면과 반대되는 타면에 상기 탈착층의 적어도 일부가 잔존되는, 표시 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 지지 기판은 상기 제2 전하를 포함하는, 표시 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 지지 기판을 준비하는 단계는,
    상기 지지 기판에 플라즈마가 조사되는 단계인, 표시 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 금속산화물층은 실리콘산화물(SiO2), 망간산화물(MnO2), 지르코늄산화물(ZrO2), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 인듐주석산화물(ITO), 크로뮴산화물(CrO3), 철산화물(Fe3O4), 납산화물(PbO), 니켈산화물(NiO), 카드뮴산화물(CdO), 또는 마그네슘산화물(MgO)을 포함하는 그룹에서 선택된 적어도 하나 이상의 금속산화물을 포함하는, 표시 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 금속산화물층을 형성하는 단계에 있어서,
    상기 금속산화물층은 80 옹스트롬 내지 120 옹스트롬의 두께로 상기 지지 기판 상에 형성되는, 표시 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 탈착층은 그래핀 옥사이드(Graphene Oxide)를 포함하는, 표시 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 탈착층을 형성하는 단계에 있어서,
    상기 탈착층은 30 옹스트롬 내지 50 옹스트롬의 두께로 상기 금속산화물층 상에 형성되는, 표시 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 탈착층을 형성하는 단계에 있어서,
    상기 탈착층은 2 gf/in 내지 5 gf/in의 점착력을 가지는, 표시 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 탈착층을 형성하는 단계에 있어서,
    상기 탈착층은 스프레이 코팅, 딥 코팅, 스핀 코팅, 스크린 코팅, 옵셋 인쇄, 잉크젯 프린팅, 패드 프린팅, 나이프 코팅, 키스 코팅, 그라비아 코팅, 붓질, 초음파 미쇄분무 코팅, 및 스프레이-미스트 분무 코팅 중 하나의 방법을 사용하여 형성되는, 표시 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 제1 전하는 양전하이고, 상기 제2 전하는 음전하인, 표시 장치의 제조 방법.
  13. 표시영역과 상기 표시영역의 주변에 배치되는 비표시영역을 포함하는, 플렉서블 기판;
    상기 플렉서블 기판의 일면 상에 배치되는, 박막트랜지스터;
    상기 박막트랜지스터 상에 배치되는, 유기발광다이오드; 및
    상기 플렉서블 기판의 상기 일면과 반대되는 타면에 배치되되, 음전하를 포함하는, 탈착층;
    을 구비하는, 표시 장치.
  14. 제13항에 있어서,
    상기 탈착층은 그래핀 옥사이드(Graphene Oxide)를 포함하는, 표시 장치.
  15. 제14항에 있어서,
    상기 탈착층은 10 옹스트롬 내지 30 옹스트롬의 두께로 상기 플렉서블 기판의 상기 타면에 배치되는, 표시 장치.
  16. 제14항에 있어서,
    상기 탈착층은 2 gf/in 내지 5 gf/in의 점착력을 가지는, 표시 장치.
  17. 제13항에 있어서,
    상기 유기발광다이오드는,
    화소전극;
    상기 화소전극 상에 배치되되, 발광층을 포함하는, 중간층;
    상기 중간층 상에 배치되는, 대향전극;
    을 포함하는, 표시 장치.
  18. 제13항에 있어서,
    상기 플렉서블 기판의 상기 일면 상에 배치되는, 하부전극; 및
    상기 하부전극과 중첩하도록 배치되는, 상부전극;을 포함하는, 스토리지 커패시터를 더 포함하는, 표시 장치.
  19. 제13항에 있어서,
    상기 유기발광다이오드 상에 배치되되, 적어도 하나 이상의 무기봉지층 및 적어도 하나 이상의 유기봉지층을 포함하는 박막봉지층을 더 포함하는, 표시 장치.
  20. 제13항에 있어서,
    상기 플렉서블 기판은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)로 이루어진 군에서 선택된 적어도 하나 이상의 물질을 포함하는, 표시 장치.
KR1020200007391A 2020-01-20 2020-01-20 표시 장치 및 그 제조 방법 KR20210094193A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200007391A KR20210094193A (ko) 2020-01-20 2020-01-20 표시 장치 및 그 제조 방법
US17/110,138 US11588141B2 (en) 2020-01-20 2020-12-02 Display apparatus and method of manufacturing the same
CN202110063427.6A CN113224112A (zh) 2020-01-20 2021-01-18 显示装置及制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200007391A KR20210094193A (ko) 2020-01-20 2020-01-20 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210094193A true KR20210094193A (ko) 2021-07-29

Family

ID=76858263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200007391A KR20210094193A (ko) 2020-01-20 2020-01-20 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11588141B2 (ko)
KR (1) KR20210094193A (ko)
CN (1) CN113224112A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
KR102113176B1 (ko) 2013-07-16 2020-05-29 삼성디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
KR20150034829A (ko) * 2013-08-30 2015-04-06 주식회사 엔씰텍 플렉시블 정보 표시 소자 제조용 지지 기판, 이의 제조 방법, 이를 이용하여 제조된 플렉시블 정보 표시 소자 및 이의 제조방법
KR102328677B1 (ko) 2014-10-17 2021-11-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102436759B1 (ko) 2017-10-24 2022-08-29 삼성디스플레이 주식회사 탈착층 성막시스템, 탈착층 성막방법, 탈착층을 포함하는 표시장치의 제조시스템 및 탈착층을 포함하는 표시장치의 제조방법
CN107910458B (zh) * 2017-11-21 2020-03-10 合肥鑫晟光电科技有限公司 柔性显示基板及其制作方法、显示面板
KR20200072890A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 플렉서블 유기발광표시장치

Also Published As

Publication number Publication date
US20210226181A1 (en) 2021-07-22
US11588141B2 (en) 2023-02-21
CN113224112A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US9196667B2 (en) Organic light-emitting display with vertically stacked capacitor and capacitive feedback
US11770968B2 (en) Display device with opening pattern
US20210091164A1 (en) Display device
US20230032621A1 (en) Display apparatus
US11393888B2 (en) Thin film transistor substrate and display apparatus including the same
US20220045148A1 (en) Display apparatus
US11638383B2 (en) Display device and method of manufacturing the same
KR20210090779A (ko) 표시 장치 및 그 제조 방법
KR20220044173A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN114497145A (zh) 显示设备和制造其的方法
KR20210094193A (ko) 표시 장치 및 그 제조 방법
CN112117307A (zh) 显示设备
US11877471B2 (en) Display apparatus and method of manufacturing the same
US11569269B2 (en) Display apparatus and method of manufacturing the same
EP3896749B1 (en) Display apparatus and method of manufacturing the same
US20230389362A1 (en) Display apparatus and method of manufacturing the same
KR20220063864A (ko) 표시 장치 및 그 제조 방법
KR20210086792A (ko) 디스플레이 장치
KR20210099238A (ko) 표시 장치
CN112750867A (zh) 显示装置和制造该显示装置的方法
KR20220079759A (ko) 표시 장치 및 그 제조 방법
KR20220100763A (ko) 표시 장치의 제조 방법
KR20210102526A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal