JP4398127B2 - 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子 - Google Patents

記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子 Download PDF

Info

Publication number
JP4398127B2
JP4398127B2 JP2001375089A JP2001375089A JP4398127B2 JP 4398127 B2 JP4398127 B2 JP 4398127B2 JP 2001375089 A JP2001375089 A JP 2001375089A JP 2001375089 A JP2001375089 A JP 2001375089A JP 4398127 B2 JP4398127 B2 JP 4398127B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
layers
electromagnetic device
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001375089A
Other languages
English (en)
Other versions
JP2002305337A (ja
Inventor
ルドン オリビエ
ディエニー ベルナール
ロドゥマック ベルナール
Original Assignee
コミッサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア タ レネルジー アトミーク filed Critical コミッサリア タ レネルジー アトミーク
Publication of JP2002305337A publication Critical patent/JP2002305337A/ja
Application granted granted Critical
Publication of JP4398127B2 publication Critical patent/JP4398127B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)

Description

【０００１】
【発明が属する技術分野】
本発明は、３層の積層構造を有する磁気スピン極性化装置および当該装置を使用した記憶装置に関する。
本発明にかかる装置は、電子工学の分野、特に記憶セルおよびＭＲＡＭ（磁気ランダムアクセスメモリ）形式の記憶素子又はダイレクトアクセス磁気記憶素子に適用することができる。
【０００２】
【従来の技術】
常温で高い反磁性を有する磁気トンネル接合（ＭＴＪ）の開発に伴ない、ＭＲＡＭ型の磁気記憶素子の利用が増加している。添付の図１Ａと１Ｂは、この種のＭＴＪ接合の構造と機能の概念を示すものである。
【０００３】
接合構造を符号２で示す。接合構造は、２つの磁性体層と、その間に挟まれた酸化物層からなる。この構造は、各層の面に対して直交する方向に電流が流れ、さらにスピンバルブのような作用を有する。磁性体層の内の一方は、外部磁界によって磁界の向きを変えることができるので、「自由」であると称し（２つの方向をむいた矢印で示す）、他方の磁性体層は、磁界の向きが反強磁性交換層によって固定されているので、「固定」されている（一方をむいた矢印で示す）と称する。磁性体層の磁界が反対方向を向いている時は、接合部の抵抗が大きく、磁界の向きが平行である時は抵抗が小さい。材料を適切に選択すれば、上述の２つの状態間の抵抗値の変化が、４０％程度に達するようにすることができる。
【０００４】
接合構造（２）は、切り替えトランジスタ（４）と電流供給ライン（６）の間に位置する。電流供給ラインを流れる電流は磁界（７）を発生させる。電流供給ライン（６）と直交する導体（８）（この場合には図面の紙面に対して直交方向を向いている）は、（紙面の向きと平行な）第２の磁界（９）を発生させる。
【０００５】
「書き込み」モード（図１Ａ）では、トランジスタ（４）はブロックされている。電流は電流供給ライン（６）と導体（８）を流れる。接合構造（２）は従って２つの直交する磁界にさらされることになる。一方は、逆向きの磁界を低減するための、自由層の磁化困難軸方向の磁界であり、他方は、磁化の向きを逆転させて記憶セルに書き込みを行うために磁化容易軸の向きに加えられる磁界である。それぞれの磁界の強さは単独では磁化の向きを逆転させるには不十分なので、基本的に、ライン（６）と（８）の交差部分に位置する記憶セルの磁化のみが逆転する。
【０００６】
「読み出し」モード（図１Ｂ）では、トランジスタは、そのベース内を正方向の電流のパルスが流れる飽和状態（つまり、最大電流がトランジスタ内を流れる）に維持される。ライン（６）を流れる電流は、トランジスタが開放状態となっている記憶セルのみを流れる。この電流によって接合構造の抵抗を測定することができる。リファレンス記憶セルと比較することによって、記憶セルの状態（「０」又は「１」）を決定することができる。
【０００７】
【発明が解決しようとする課題】
このような書き込みメカニズムは、接合構造のネットワークでは以下のような課題を有する。
【０００８】
１）外部磁界の影響によって自由層の磁化の向きが逆転するが、当該逆向きの磁界は統計的に分布しているので、アドレスライン６に添って発生した磁界の影響によって隣接する接合構造の磁化の向きが偶然に逆転する場合がある。密度の高い記憶素子の場合には、記憶セルの大きさは明らかにミクロンオーダーよりも小さく、アドレスエラーの数が増加する。
【０００９】
２）記憶セルの大きさを小さくすると個々の逆転した磁化の向きによる磁界の強さが増大する。従って、記憶セルに書き込みを行うために必要な電流が増大し、電力小比を増大させる。
【００１０】
３）書き込みには９０度の角度を有する２つの電流ラインが必要で、このラインのために使用できる部分の密度が制限される。
【００１１】
４）アドレスエラーの危険性を最小限に抑えることが必要であるとの条件においては、使用される書き込みモードでは、同時に１つの記憶セルに対する書き込みのみが可能である。
【００１２】
最近になって、磁化の逆転を外部の磁界ではなく層の平面と直角方向に形成された積層構造内を流れる電子によって行う、別の種類の磁気装置が現れた。この種の装置は、米国特許第５６９５８６４号に記載されている。そこで採用されているメカニズムは、電子間の磁気モーメントの転写と、自由層の磁化に基づくものである。この種のシステムでは、電力消費を低減するために、積層構造はすべて導電性の層から構成される。この構造は以下に記載する課題を有する。
【００１３】
ａ）装置の電気抵抗が非常に小さいために、端子に供給すべき電流が、従来のシステムに比較して非常に大きい。
【００１４】
ｂ）大電流を確保するためには寸法の大きなトランジスタが必要であり、そのために、記憶素子の記憶密度が制限される。
【００１５】
ｃ）電気抵抗変化の幅が非常に小さく（２〜３％）、そのために出力電圧が制限される。
【００１６】
ｄ）ＭＲＡＭへの適用に関連して、前記特許は、３つの導体レベルと２つの電源について言及している。中央の導体は自由層の磁化反転のために使用される極性を有する電流を集めるために使用される。従って、装置が複雑である。
【００１７】
従って、本発明はこれらの課題を克服することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は自由層の磁化反転が発生する臨界電流密度を低減することを目的とする。発明者は鋭意検討した結果、この臨界電流密度は、自由層の空間的磁化解除磁界と関連していることを発見した。この知見に基づき、本発明は、この磁化解除磁界が非常に小さいかあるいは存在しない装置を提案するものである。この目的を達成するために、３層からなる積層構造（この構造を、以下では、「３層積層構造」または単に「３層構造」と称する）を使用し、当該積層構造は非磁性体でかつ導電性を有する層によって分離された２つの磁性体層を具備し、該非磁性導電層は十分に薄く、２つの磁性体層が逆向きに磁化されるよう両者をカップリングする。このように構成されたシステムは磁化解消磁界を有しない（あるいは非常に小さい）。出願人はこの積層構造を「合成」と称することにする。
【００１９】
より正確にいえば、本発明は、
・「固定」層と称する、磁界の向きが固定された第１の磁性体層と、
・「自由」層と称する、磁界の向きを変更することができる第２の磁性体層と、
・固定層と自由層とを隔離する絶縁又は半絶縁層と、
・前記層の内部に層と直交方向に電子流を流す手段と、
・当該電子のスピンを極性化する手段とを具備する電磁装置であって、
少なくとも前記自由磁性体層が１つの非磁性体からなる導電層によって隔てられた逆方向に磁化された２つの層からなる第１の３層積層構造であることを特徴とする。
【００２０】
１つの設計例では、間に挟まる層自体が３層積層構造を有し、この第２の積層構造は、前記第２の３層積層構造の磁化の向きを固定する反強磁性交換層によって覆われている。
【００２１】
他の設計例では、装置は非磁性導電層によって前記第１の３層積層構造から隔てられた第３の３層積層構造を有し、この第３の３層積層構造は、当該第３の３層積層構造の磁化の向きを固定する第２の反強磁性交換層に搭載されている。
【００２２】
第１および／または第２および／または第３の３層積層構造の磁性体層に使用する材料は、Ｃｏ、Ｆｅ、Ｎｉおよびこれらの合金からなる群から選択するのが好ましい。
【００２３】
第１、および／または、第２、および／または、第３の３層積層構造の非磁性導電層は、Ｒｕ、Ｒｅ、Ｃｕ、Ｃｒ、ＰｔおよびＡｇからなる群から選択された金属であるのが好ましい。
【００２４】
第１、および／または、第２の反強磁性層は、Ｍｎベースの合金（例えば、ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ、ＰｔＰｄＭｎ、ＲｕＲｈＭｎ）から構成することも可能である。
【００２５】
【発明の実施の形態】
トンネル接合装置内を動く電子のスピン極性化現象の原理を以下に概説する。導電体内を流れる電流を構成する電子のスピンは、特別な理由が無ければ特定の方向を向いていない。この電流が特定の方向に磁化された磁性体層を流れると、電子のスピン方向は磁性モーメント交換現象によって方向付けられ、当該磁性体層から出てくる電子は特定方向に極性化されたスピンを有する。したがって、この種の層（あるいは複数の層）は「極性化装置」を構成する。この現象は、電流の向きに従って、（層内の）転写と（層からの）反射の両方について生じる。この現象は、さらに、特定方向のスピンを有する電子を特定の方向に通すことによって逆方向にも作用させることができる。この場合の層の機能は、分析装置である。
【００２６】
【実施例】
本発明に基づく第１の設計例は、例えばアルミナ（Ａｌ２Ｏ３）からなる絶縁層の両側に３層構造を２つ設けてトンネル機能を利用するものである。３層構造の内の一方は、反強磁性層との交換カップリングによって磁化の方向が固定されている。この層は、（書き込み時の）極性化装置と（書き込みと読み出し時の）分析装置の２つの機能を有する。３層は、第２の３層構造との静的磁気カップリングを排除して、外部の保証磁界無しに記憶素子の使用を可能にするように選択される。他の３層構造はスピンの極性化方向を自由に変更することができる。当該層は、書き込み時間を低減するために、平面内において磁化容易軸と磁化困難軸からなる異方性を有する。磁化解除磁界の影響を排除してこの層の磁化を容易に面外にプリセッシングすることができるように、３層システムの磁性体層の厚さはほぼ同じである。
【００２７】
書き込みモードでは、接合構造を通過する臨界電流密度以上の電流は、極性化された電子の磁気モーメントを自由層の電子の磁気モーメントに転写することによって（酸化物層に最も近い）自由層に磁化のプリセッションとアラインメントを生じさせる。接合構造の接点における電圧は、自由層の磁化の程度を観測するために使用することができる。書き込みは直流によってもパルス上の電流によっても行うことができ、パルスの継続時間は磁界反転プロセスに基づいて調整する。
【００２８】
読み出しモードでは、臨界電流密度よりも低い電流が接合構造を流れ、装置の磁気的状態を読み出すことができるので、当該装置は記憶セルとして働くことになる。
【００２９】
図２は、第１の設計例を示すものである。図に示したように、装置は２つの３層積層構造（又は「合成」）（１２）と（１６）を具備し、一方は固定層（１２）他方は自由層（１６）である。図に示した変形例では、装置は上から下に向けて、反強磁性交換層（１０）、固定層（１２）、絶縁非磁性体層（１４）、自由層（１６）、磁性トンネル接合を形成するアセンブリ要素（１８）を具備する。接合構造は導電性の基板（２０）に搭載され、導体（２２）とトランジスタ（２４）の間に位置する。
【００３０】
図に示した設計例では、固定層（１２）は、非磁性導電層（１２２）によって分離された２つの磁性体層（１２１）と（１２３）を有する３層構造である。同様に、自由層（１６）は、磁性体非導電層（１６２）によって分離された２つの磁性体層（１６１）と（１６３）からなる３層構造である。
【００３１】
いずれの３層構造（１２）と（１６）においても、２つの磁性体層の磁化の方向は、磁化の方向を示す逆向きの２つの矢印で表されているように、互いに逆向きである。この逆向きの磁化は磁性体層の間の非常に強い反強磁性カップリングに起因するものである。磁性体層（１２１）、（１２３）の厚さは、自由層（１６）に静的磁性カップリングが生じないように同じであることが好ましい。
【００３２】
自由層（１６）は固定層（１２）と類似の特徴を有する。しかし、自由層は交換に関して制限されていないので、スピン方向が極性化された電流が流れると磁化の向きが変化する。この変化は電子の磁気モーメントが層の磁化に転写されることに対応するものである。バリア（１４）は、酸化アルミニウム又はチッ化アルミニウムからなるのが好ましく、該バリアは広く知られた方法（プラズマ酸化法、サイトでの自然酸化、原子酸素源等）によって製造することができるものである。
【００３３】
図３Ａは「０」の書き込みを、図３Ｂは「１」の書き込みを示す。これらの図では、電流供給源やトランジスタは図示していない。方向は直交するＯｘｙｚ軸に基づいて表現するが、ここでＯｚ方向は層の平面と直交する方向である。さらに、図４Ａに、層（１６１）の磁化の成分Ｍｙの符号が変化する様子を、図４Ｂには磁化反転に対応するプリセッションの動きにおけるＭｚ成分の振動を示した。
【００３４】
「０」を書き込むためには、正の方向の電流（直流又はパルス電流）が積層構造を流れ、つまり、上から下向きに（従って、トランジスタに向けて）流れる。電子のスピンは層（１２３）で（−ｙ）方向に極性化される。電子は磁気モーメントを層（１６１）のモーメントに転写し、層（１６１）の磁化は結果的に層（１２３）の磁化と同じ向きになる。層（１６１）とは逆向きにカップルされた層（１６３）もまた磁化の向きがそろうことになる。磁気モーメントを転写する間、層（１６１）の磁化は、図４Ｂに示したように、成分Ｍｚが時間と共に振動して、軸（−ｙ）周りにプリセッションを行う。プリセッションの三角錐が形成する角度が９０度を超えると、回転方向が反転して磁化の向きは（＋ｙ）方向になる。反転のために必要なプリセッションの数は対象平面が有する異方性の程度に依存する。異方性が弱ければ（図３０と３２参照）、反転には多くのプリセッション振動を必要とするが、臨界電流の値は小さい。異方性の程度が大きいと（グラフ３１と３４）、反転に要する時間は短いが、異方性に打ち勝つために大きな電流が必要になる。
【００３５】
既に述べたように、直流又はパルス状の電流を用いて書き込みを行うことができる。パルス上の電流の場合には、パルスの継続時間は反転を完了させるために十分な長さでなければならない。接続構造の端子で電圧を測定することによって反転をモニターすることができる。層（１２３）と（１６１）の磁化の方向が平行であれば、トンネル効果による電子転写の確率が高くなるために接合構造の抵抗は小さい。反転が完全に行われなければ、電気抵抗は大きい。リファレンスとして用いる接合構造の端子で測定した電圧と比較することによって、装置の磁気的状態を決定することができる。磁気的状態のモニター時に、層（１２３）（交換によって固定されている）は自由層（１６１）の磁化方向をモニターするための分析装置として作用する。
【００３６】
「１」を書き込むためには、図３Ｂに示したように、逆符号の電流を流す。「０」の状態から開始して、主として（−ｙ）方向に極性化された層（１６１）内の電子が層（１２３）を流れ、（＋ｙ）方向に極性化された少数の電子が層（１２３）の前面に蓄積される。図３Ｂに示すように、層（１６１）とは逆向きのスピンを有するこれらの電子は、その磁気モーメントを層（４１）のモーメントに転写して、層（１６１）の磁化の向きが反転されるまでプリセッションを生じさせる。この磁気的状態が「１」の書き込みに対応し、接合構造の抵抗は最大値になる。
【００３７】
読み出しにおいては、臨界電流密度より小さい電流を流して、出力される電圧をリファレンス接合構造の電圧と比較することで装置の磁気的状態を決定する。
【００３８】
第２の設計例では、装置は３つの３層構造を有しており、３層構造の内の２つは例えばアルミナ（Ａｌ２Ｏ３）からなる絶縁層のそれぞれの側に位置する。この３層構造の内の１つの磁化の方向は反強磁性層との交換カップリングによって固定されている。当該層は、（書き込み時の）極性化装置と、（書き込みおよび読み出し時の）分析装置の、２つの機能を有する。３層構造の目的は、第２の３層構造の静的磁気カップリングを排除して外部磁界無しに記憶素子を使うことができるようにすることである。他の３層構造はスピンの極性を自由に変更することができる。この層は、書き込み時間短縮のために、磁化容易軸と磁化困難軸とを含む異方性を有する。この３層構造の磁性体層の厚さは、磁化解除磁界の影響を排除するために等しくされている。当該装置は、さらに、好ましくは磁化の方向を維持するために反強磁性層との交換によって固定された３層積層構造からなる導電性非磁性体層からなるトンネル接合を有する極性化装置を別に具備している。
【００３９】
図５は、第２の設計例を示すものである。３つの３層構造をそれぞれ（１６）、（１２）と（３２）で参照する。第３の３層構造（３２）は、導電性非磁性体層（３０）によって第１の３層構造（１６）と分離されている。当該第３の積層構造は、導電性非磁性体層（３２２）によって分離された２つの磁性体層（３２１）と（３２３）を具備する。３層構造は反強磁性カップリング層（３４）に搭載されており、したがって、層（３２３）と（３２１）の磁化方向は固定されている。第３の３層構造（３２）の磁化の向きは、従って第２の３層構造（１２）同様に固定されている。これらの構造体は、導電性の基板（３６）に搭載されている。
【００４０】
第１と第３の３層構造を分離している層（３０）は貴金属からなるものであっても良い。当該層の厚さは、３層構造（１６）と（３２）との間で好ましくない磁気カップリングを生じないように、３ないし１０ｎｍ程度の範囲である。
【００４１】
磁化状態「１」と「０」の書き込みは、図６Ａと６Ｂに示したように、電流の向きを選択することによって前述と同様に行われる。第３の３層構造（３２）を追加したことによって磁気状態が２倍安定し、臨界電流密度の値を半分に低減することができる。「０」を書き込む場合（図６Ａ）には、グラフ１２３で（−ｙ）方向で示した（図に示していないが通常の直交３次元Ｏｘｙｚ座標系における）極性化された電子の流れが、電子のモーメントを層（１６１）に転写することによって層（１６１）の極性をそろえ、電子は（−ｙ）方向に極性化されたままで層（１６３）に入った後に（＋ｙ）方向の極性に変化するが、層（１６１）と（１６３）の間の反強磁性交換が電子によるカップリングに比較して遥かに強いので、層（１６３）の極性が反転することはない。層（３２１）のレベルに到達すると、大部分の電子は層（３０）と（１６３）に蓄積され、層（１６３）の磁化方向を安定させる。従って、極性化装置（３２）が極性化された電子の反射によって作動するのに対して、極性化装置（１２）は極性化された電子の転写によって作動すると考えることができる。
【００４２】
「１」を書き込むためには、極性化装置の役目は逆転するが、安定化と臨界電流密度を低減する効果は同じである。
【００４３】
極性化装置（３２）は層（１６）の静的磁気カップリング磁界を排除し、層（１２１）と（３２３）との間に同じ交換方向を提供して、反強磁性交換層（１０）と（３４）を磁気的にソーティングすることを可能にする。１つの反強磁性材料を使用するシステムにおいて反対向きの交換方向を定義することは現実的には困難である。
【００４４】
読み出しは、第１の設計例で示したのと同様に、臨界電流密度よりも電流密度が小さい電流を流して、測定された電圧をリファレンス接合構造の電圧と比較することによって行うことができる。
【００４５】
上述の２つの設計例を比較して以下の表にまとめた。表の用語の定義を以下に記載する。
ｔ：磁化の向きを反転させる磁性体層の厚さ、
Ｍｓ：磁化の向きを反転させるべき層が磁気的飽和状態である時の磁化の強さで、ＣｏＦｅの場合には、Ｍｓ＝１５００ｅｍｕ／ｃｃである、
Ｈｋ：磁化方向を反転させるべき磁性体層の異方性の程度、
Ｊｃ（書き込み）：記憶セルに書き込みを行うための電流密度、
ＲＡｍａｘ：トンネル接合構造の表面積と電気抵抗との積で、書き込み電圧が０．６Ｖを超えないように定義されたもの、
Ｊｃ（読み出し）：ＲＡｍａｘで読み出し電圧が０．３Ｖである時の、読み出し電流密度、
ａｍｉｎ：超常磁性体限界に到達する前の（正方契機億セルに対する）記憶セルの一方の側面の最小限の大きさである。
【００４６】
ａｍｉｎの大きさは、ａｍｉｎ＝（８４ｋＢＴ／ＭｓＨｋｔ）１／２によって計算することができる。ここで、８４の値は、摂氏１００°における１００年間のサービスを前提に算出したものである。
【００４７】
Figure 0004398127
【００４８】
上述の表から、本発明においては妥当な積ＲＡ（＞１００Ω・μｍ２）を有する接合構造と整合する低い書き込み電流密度を実現することができることが分かる。このような積ＲＡはプラズマ酸化または通常の位置での自然酸化によって得ることができる。
【００４９】
最後に、図７に、行列によってアドレス可能なマトリックス上の記憶セルによって構成された記憶素子を示す。各記憶セルは、抵抗要素（６０）で代表される積層構造とトランジスタで構成されるスイッチ要素（７０）を有する本発明に基づく装置を具備する。各積層構造は、アドレッシングのための行（８０）に接続され、トランジスタのベース（又はゲート）はアドレッシングのための列（９０）を有する。行（８０）は「ビットライン」と呼ばれ、列は「ワード（又はデジット）ライン」と呼ばれる。行（８０）は行アドレッシング回路（８５）の出力段に接続され、列（９０）は列アドレッシング回路（９５）の出力段に接続される。
【００５０】
ビットシーケンス（例えば、１００１１０）の書き込みを行う時は、対応する列のトランジスタを開にするために適切なパルスによって列アドレスが呼び出されて、各ラインに所定の極性を有する電流のパルスを送り込む（図示した例では、順に＋− −＋＋−）。従って、記憶装置の当該列のすべてのビットに対する書き込みは同時に行われる。
【００５１】
この複数アドレッシングプロセスは、導入部で説明したように、本発明の場合には、隣接するセルに、意図に反して書き込みを行ってしまう危険無しに、記憶セルに書き込みを行なうことができるので可能になるものである。
【００５２】
記憶素子のどこか、例えば中央部に、リファレンス列（１００）を設けることによって読み出しを行うことができる。読み出し電流が列（９０）の記憶セルを流れるとき、記憶セルの読み出し電圧はそれぞれ同じ行のリファレンス列の記憶セルの読み出し電圧と比較される。
【００５３】
このような列に対する書き込みと読み出しメカニズムによって、記憶素子のサイクル時間を顕著に低減することができる。
【発明の効果】
【図面の簡単な説明】
【図１】 図１Ａと１Ｂは、外部磁界を用いてトンネル効果磁気接合に２値データを読み書きするための従来装置である。
【図２】 本発明の第１の設計例に基づく装置の断面である。
【図３】 図３Ａと３Ｂは、前記第１の設計例において、「０」または「１」が書かれている状態に対応した磁界の向きを示すものである。
【図４】 図４Ａと４Ｂは、異方性が弱い場合と強い場合について、磁化の、層の平面と平行なＯｙ軸と、層の平面と直交するＯｚ軸に対応した成分の過渡変化を示すものである。
【図５】 本発明の第２の設計例に基づく装置の断面である。
【図６】 図６Ａと６Ｂは、前記第２の設計例において、「０」または「１」が書かれている状態に対応した磁界の向きを示すものである。
【図７】 本発明に基づく装置をマトリックス上に用いた記憶素子の概念図である。

Claims (7)

  1. 固定層と称する、磁界の向きが固定された第１の磁性体層（１２）と、
    自由層と称する、磁界の向きを変更することができる第２の磁性体層（１６）と、
    固定層と自由層とを隔離する絶縁又は半絶縁層（１４）と、
    前記層の内部に、層の面と直交方向に電子流を流す手段（２２、２４）と、
    該固定層または該自由層が当該電流を構成する電子のスピンを極性化可能であり、
    前記自由層（１６）が、１つの導電性非磁性体層（１６２）によって隔てられた、逆方向に磁化された２つの磁性体層（１６１、１６３）からなる第１の３層積層構造からなる電磁装置であり、
    前記第１の磁性体層（１２）は、導電性非磁性体層（１２２）と、当該導電性非磁性体層で隔てられ、逆向きに磁化された２つの磁性体層（１２１，１２３）からなる第２の３層積層構造によって構成され、当該第２の３層積層構造は第２の３層積層構造の磁化の向きを固定する第１の反強磁性交換層（１０）によって覆われており、
    さらに、導電性の非磁性体層（３２２）と当該導電性非磁性体層によって分離され、逆向きに磁化された２つの磁性体層（３２１，３２３）からなる第３の３層積層構造（３２）を具備し、当該第３の３層積層構造（３２）は、別の導電性の非磁性体層（３０）によって第１の３層積層構造から分離され、第３の３層積層構造（３２）の磁化の向きを固定する第２の反強磁性交換層（３４）に搭載されており、
    前記層の内部に層の面と直交方向に電子流を流す手段（２２、２４）は、１つの方向とその逆の方向に層の内部に電子流を流す書き込み手段であることを特徴とする電磁装置。
  2. 前記第１の３層積層構造に含まれる２つの磁性体層（１６１，１６３）の厚さが同じである請求項１に記載された装置。
  3. 前記第１の３層積層構造、および／または、第２の３層積層構造、および／または、第３の３層積層構造（３２）は、Ｃｏ、Ｆｅ、Ｎｉおよびこれらの合金からなる群から選択されたものからなる請求項１に記載の装置。
  4. 第１の３層積層構造、および／または、第２の３層積層構造、および／または、第３の３層積層構造（３２）の導電性非磁性体層（１６２，１２２，３２２）は、Ｒｕ、Ｒｅ、Ｃｕ、Ｃｒ、ＰｔおよびＡｇからなる群から選択された金属である請求項１に記載の装置。
  5. 第１の反強磁性交換層（１０）、および／または、第２の反強磁性交換層（３４）は、Ｍｎベースの合金である請求項１に記載の装置。
  6. 行（８０）と列（９０）でアドレス可能な記憶セルからなるマトリックスを具備する記憶素子であって、それぞれの記憶セルは、請求項１に記載された電磁装置（６０）によって構成され、該電磁装置（６０）と直列接続された電流切り替え手段（７０）を具備し、各電磁装置（６０）はアドレッシング行（８０）に、各電流切り替え手段（７０）はアドレッシング列（９０）に接続されていることを特徴とする記憶素子。
  7. さらに、リファレンス列（１００）を具備し、特定の行（８０）と特定の列（９０）が交差する位置にある前記電磁装置の接点において読み出された電圧と同じ行（８０）とリファレンス列（１００）の交差位置にある電磁装置の端子において読み出された電圧とを比較する手段を具備する請求項６に記載の装置。
JP2001375089A 2000-12-07 2001-12-07 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子 Expired - Lifetime JP4398127B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0015895A FR2817999B1 (fr) 2000-12-07 2000-12-07 Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR0015895 2000-12-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009170660A Division JP5148566B2 (ja) 2000-12-07 2009-07-22 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子

Publications (2)

Publication Number Publication Date
JP2002305337A JP2002305337A (ja) 2002-10-18
JP4398127B2 true JP4398127B2 (ja) 2010-01-13

Family

ID=8857352

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001375089A Expired - Lifetime JP4398127B2 (ja) 2000-12-07 2001-12-07 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP2009170660A Expired - Lifetime JP5148566B2 (ja) 2000-12-07 2009-07-22 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009170660A Expired - Lifetime JP5148566B2 (ja) 2000-12-07 2009-07-22 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子

Country Status (5)

Country Link
US (1) US6603677B2 (ja)
EP (1) EP1223585B1 (ja)
JP (2) JP4398127B2 (ja)
DE (1) DE60133622T2 (ja)
FR (1) FR2817999B1 (ja)

Families Citing this family (300)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093175A (ja) * 1983-10-27 1985-05-24 Nippon Denso Co Ltd 燃料噴射時期調整装置の噴射時期検出装置
DE10059181C2 (de) * 2000-11-29 2002-10-24 Infineon Technologies Ag Integrierter magnetoresistiver Halbleiterspeicher und Herstellungsverfahren dafür
JP4043438B2 (ja) * 2001-07-24 2008-02-06 シーゲイト テクノロジー エルエルシー 高度異方性メディア用の書き込みヘッド
JP4780878B2 (ja) * 2001-08-02 2011-09-28 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP3866567B2 (ja) * 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP4146202B2 (ja) * 2002-09-24 2008-09-10 株式会社東芝 スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
JP4102280B2 (ja) * 2002-10-14 2008-06-18 三星電子株式会社 スピン分極電子を用いた磁性媒体及び磁性媒体への情報記録装置及び記録方法
AU2003276387A1 (en) * 2002-10-22 2004-05-13 Btg International Limited Magnetic memory device
KR100493161B1 (ko) * 2002-11-07 2005-06-02 삼성전자주식회사 Ｍｒａｍ과 그 제조 및 구동방법
US6791867B2 (en) * 2002-11-18 2004-09-14 Hewlett-Packard Development Company, L.P. Selection of memory cells in data storage devices
CN101114694A (zh) * 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
JP2011171756A (ja) * 2002-12-13 2011-09-01 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP4873338B2 (ja) * 2002-12-13 2012-02-08 独立行政法人科学技術振興機構 スピン注入デバイス及びこれを用いた磁気装置
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
KR100542743B1 (ko) * 2003-04-22 2006-01-11 삼성전자주식회사 자기 랜덤 엑세스 메모리
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7006375B2 (en) * 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
JP4966483B2 (ja) * 2003-06-25 2012-07-04 パナソニック株式会社 磁気抵抗効果素子、および磁気抵抗効果素子を用いた磁気ヘッド、記録再生装置、メモリ素子、メモリアレイ、および磁気抵抗効果素子の製造方法
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
JP2005093488A (ja) * 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
KR100568512B1 (ko) * 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7369428B2 (en) * 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
US7027320B2 (en) * 2003-10-21 2006-04-11 Hewlett-Packard Development Company, L.P. Soft-reference magnetic memory digitized device and method of operation
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7602000B2 (en) * 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
JP2005166087A (ja) * 2003-11-28 2005-06-23 Toshiba Corp 半導体集積回路装置
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
JP4581394B2 (ja) * 2003-12-22 2010-11-17 ソニー株式会社 磁気メモリ
JP2005209248A (ja) * 2004-01-20 2005-08-04 Hitachi Ltd 磁気ヘッド及び磁気記録再生装置
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP2006148039A (ja) * 2004-03-03 2006-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005294376A (ja) 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
JP4920881B2 (ja) * 2004-09-27 2012-04-18 株式会社日立製作所 低消費電力磁気メモリ及び磁化情報書き込み装置
JP2006108316A (ja) * 2004-10-04 2006-04-20 Sony Corp 記憶素子及びメモリ
JP4626253B2 (ja) * 2004-10-08 2011-02-02 ソニー株式会社 記憶装置
KR100642638B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
US7149106B2 (en) * 2004-10-22 2006-12-12 Freescale Semiconductor, Inc. Spin-transfer based MRAM using angular-dependent selectivity
US20060092688A1 (en) * 2004-10-29 2006-05-04 International Business Machines Corporation Stacked magnetic devices
JP2006165264A (ja) * 2004-12-07 2006-06-22 Sony Corp メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法
JP2006179694A (ja) * 2004-12-22 2006-07-06 Sony Corp 記憶素子
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
JP2007027197A (ja) * 2005-07-12 2007-02-01 Sony Corp 記憶素子
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP5096702B2 (ja) * 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US8089803B2 (en) * 2005-10-03 2012-01-03 Nec Corporation Magnetic random access memory and operating method of the same
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
FR2892871B1 (fr) * 2005-11-02 2007-11-23 Commissariat Energie Atomique Oscillateur radio frequence a courant elelctrique polarise en spin
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2007273523A (ja) * 2006-03-30 2007-10-18 Tdk Corp 磁気メモリ及びスピン注入方法
JP4277870B2 (ja) * 2006-04-17 2009-06-10 ソニー株式会社 記憶素子及びメモリ
JP2007294737A (ja) 2006-04-26 2007-11-08 Hitachi Ltd トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP5096690B2 (ja) 2006-04-26 2012-12-12 株式会社日立製作所 磁気メモリセル及びランダムアクセスメモリ
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
JP2007305882A (ja) * 2006-05-12 2007-11-22 Sony Corp 記憶素子及びメモリ
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
US7502249B1 (en) * 2006-07-17 2009-03-10 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7532505B1 (en) * 2006-07-17 2009-05-12 Grandis, Inc. Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP5147212B2 (ja) * 2006-10-04 2013-02-20 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP5397902B2 (ja) * 2007-03-16 2014-01-22 国立大学法人東北大学 スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
JP4625936B2 (ja) * 2007-06-12 2011-02-02 独立行政法人産業技術総合研究所 乱数発生器
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
FR2918762B1 (fr) * 2007-07-10 2010-03-19 Commissariat Energie Atomique Capteur de champ magnetique a faible bruit utilisant un transfert de spin lateral.
FR2918761B1 (fr) * 2007-07-10 2009-11-06 Commissariat Energie Atomique Capteur de champ magnetique a faible bruit.
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
WO2009074411A1 (en) * 2007-12-13 2009-06-18 Crocus Technology Magnetic memory with a thermally assisted writing procedure
JP2009158877A (ja) 2007-12-28 2009-07-16 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US7919794B2 (en) * 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5283922B2 (ja) * 2008-02-14 2013-09-04 株式会社東芝 磁気メモリ
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
ATE538474T1 (de) 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
EP2124228B1 (en) 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
JP5339272B2 (ja) 2008-06-05 2013-11-13 国立大学法人東北大学 スピントロニクスデバイス及び情報伝達方法
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8189370B2 (en) * 2008-09-22 2012-05-29 Hitachi, Ltd. Magnetic recording element, magnetic memory cell, and magnetic random access memory
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8228703B2 (en) * 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
WO2010067520A1 (ja) 2008-12-10 2010-06-17 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US8344433B2 (en) * 2009-04-14 2013-01-01 Qualcomm Incorporated Magnetic tunnel junction (MTJ) and methods, and magnetic random access memory (MRAM) employing same
ATE544153T1 (de) * 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
EP2249349B1 (en) * 2009-05-08 2012-02-08 Crocus Technology Magnetic memory with a thermally assisted writing procedure and reduced writng field
US8218349B2 (en) 2009-05-26 2012-07-10 Crocus Technology Sa Non-volatile logic devices using magnetic tunnel junctions
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8102703B2 (en) 2009-07-14 2012-01-24 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) * 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8385106B2 (en) * 2009-09-11 2013-02-26 Grandis, Inc. Method and system for providing a hierarchical data path for spin transfer torque random access memory
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US8159866B2 (en) * 2009-10-30 2012-04-17 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
US20110141802A1 (en) * 2009-12-15 2011-06-16 Grandis, Inc. Method and system for providing a high density memory cell for spin transfer torque random access memory
US8199553B2 (en) * 2009-12-17 2012-06-12 Hitachi Global Storage Technologies Netherlands B.V. Multilevel frequency addressable field driven MRAM
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9130151B2 (en) 2010-01-11 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
JP5461683B2 (ja) * 2010-03-05 2014-04-02 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US8891290B2 (en) 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
US8411497B2 (en) 2010-05-05 2013-04-02 Grandis, Inc. Method and system for providing a magnetic field aligned spin transfer torque random access memory
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8374048B2 (en) 2010-08-11 2013-02-12 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
FR2964248B1 (fr) 2010-09-01 2013-07-19 Commissariat Energie Atomique Dispositif magnetique et procede de lecture et d’ecriture dans un tel dispositif magnetique
JP5742142B2 (ja) * 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
FR2965654B1 (fr) 2010-10-01 2012-10-19 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
EP2477227B1 (en) 2011-01-13 2019-03-27 Crocus Technology S.A. Magnetic tunnel junction comprising a polarizing layer
JP5686626B2 (ja) * 2011-02-22 2015-03-18 ルネサスエレクトロニクス株式会社 磁気メモリ及びその製造方法
FR2976113B1 (fr) 2011-06-06 2013-07-12 Commissariat Energie Atomique Dispositif magnetique a couplage d'echange
FR2976396B1 (fr) 2011-06-07 2013-07-12 Commissariat Energie Atomique Empilement magnetique et point memoire comportant un tel empilement
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
JP2012028798A (ja) * 2011-09-14 2012-02-09 Sony Corp メモリ
US8570792B2 (en) * 2012-01-24 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive random access memory
US8884386B2 (en) 2012-02-02 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
FR2989211B1 (fr) 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
FR2993387B1 (fr) 2012-07-11 2014-08-08 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8879205B2 (en) 2012-11-13 2014-11-04 HGST Netherlands B.V. High spin-torque efficiency spin-torque oscillator (STO) with dual spin polarization layer
KR102199622B1 (ko) * 2013-01-11 2021-01-08 삼성전자주식회사 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
WO2014188525A1 (ja) * 2013-05-22 2014-11-27 株式会社日立製作所 スピン波デバイス及びスピン波デバイスを用いた論理回路
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9529060B2 (en) 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
WO2016196157A1 (en) 2015-06-05 2016-12-08 Allegro Microsystems, Llc Spin valve magnetoresistance element with improved response to magnetic fields
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10573363B2 (en) 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10620279B2 (en) 2017-05-19 2020-04-14 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US11022661B2 (en) 2017-05-19 2021-06-01 Allegro Microsystems, Llc Magnetoresistance element with increased operational range
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US11193989B2 (en) 2018-07-27 2021-12-07 Allegro Microsystems, Llc Magnetoresistance assembly having a TMR element disposed over or under a GMR element
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11719771B1 (en) 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243358A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Magnetowiderstands-Sensor mit künstlichem Antiferromagneten und Verfahren zu seiner Herstellung
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5541868A (en) * 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5695864A (en) * 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP4066477B2 (ja) * 1997-10-09 2008-03-26 ソニー株式会社 不揮発性ランダムアクセスメモリー装置
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
FR2774774B1 (fr) * 1998-02-11 2000-03-03 Commissariat Energie Atomique Magnetoresistance a effet tunnel et capteur magnetique utilisant une telle magnetoresistance
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
JP2001196661A (ja) * 1999-10-27 2001-07-19 Sony Corp 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
EP1187103A3 (en) * 2000-08-04 2003-01-08 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device, head, and memory element

Also Published As

Publication number Publication date
JP2002305337A (ja) 2002-10-18
FR2817999B1 (fr) 2003-01-10
US20020105827A1 (en) 2002-08-08
JP5148566B2 (ja) 2013-02-20
US6603677B2 (en) 2003-08-05
JP2009239317A (ja) 2009-10-15
DE60133622D1 (de) 2008-05-29
DE60133622T2 (de) 2009-06-10
FR2817999A1 (fr) 2002-06-14
EP1223585B1 (fr) 2008-04-16
EP1223585A1 (fr) 2002-07-17

Similar Documents

Publication Publication Date Title
JP4398127B2 (ja) 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP4492780B2 (ja) 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
US10262711B2 (en) Magnetic memory
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
US9171601B2 (en) Scalable magnetic memory cell with reduced write current
CN103392245B (zh) 可写入的磁性元件
JP4708602B2 (ja) 磁気的に安定な磁気抵抗メモリ素子
US20170179372A1 (en) Spin-orbit torque bit design for improved switching efficiency
US8411494B2 (en) Three-dimensional magnetic random access memory with high speed writing
US20070030728A1 (en) High speed low power annular magnetic devices based on current induced spin-momentum transfer
JP2008518439A (ja) 角度依存選択性を用いる「スピントランスファ型」ｍｒａｍ
JP2005191032A (ja) 磁気記憶装置及び磁気情報の書込み方法
JP2001250206A (ja) 磁気ランダムアクセスメモリ装置
JP2010135512A (ja) 抵抗変化型メモリデバイス
JPWO2019203132A1 (ja) 磁気抵抗効果素子、磁気メモリ装置並びに磁気メモリ装置の書き込み及び読み出し方法
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US6870758B2 (en) Magnetic memory device and methods for making same
KR20120023560A (ko) 기억 소자 및 기억 장치
KR20070058364A (ko) 기억 소자 및 메모리
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP4492052B2 (ja) 磁気記憶セルおよび磁気メモリデバイス
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2006108316A (ja) 記憶素子及びメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4398127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term