WO2014188525A1 - スピン波デバイス及びスピン波デバイスを用いた論理回路 - Google Patents

スピン波デバイス及びスピン波デバイスを用いた論理回路 Download PDF

Info

Publication number
WO2014188525A1
WO2014188525A1 PCT/JP2013/064145 JP2013064145W WO2014188525A1 WO 2014188525 A1 WO2014188525 A1 WO 2014188525A1 JP 2013064145 W JP2013064145 W JP 2013064145W WO 2014188525 A1 WO2014188525 A1 WO 2014188525A1
Authority
WO
WIPO (PCT)
Prior art keywords
spin wave
electrode
ferromagnetic layer
spin
wave device
Prior art date
Application number
PCT/JP2013/064145
Other languages
English (en)
French (fr)
Inventor
勝哉 三浦
晋 小川
伊藤　顕知
将貴 山田
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2013/064145 priority Critical patent/WO2014188525A1/ja
Priority to US14/893,060 priority patent/US9602103B2/en
Priority to JP2015517972A priority patent/JP6078643B2/ja
Publication of WO2014188525A1 publication Critical patent/WO2014188525A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Definitions

  • the present invention relates to a spin wave device including spin wave generation, spin wave propagation, spin wave detection, and information latch technology, and further to an ultra-low power consumption logic integrated circuit using the spin wave device.
  • Non-patent Document 1 Spin waves are those in which the magnetization direction in a ferromagnetic material changes spatially and temporally like a wave. Spin wave propagation has no energy loss. In addition, there is an effect of interference which is a property of waves, and an arithmetic circuit using a spin wave has been proposed. By using these, it is possible to reduce the power consumption of the logic circuit.
  • An object of the present invention is to provide a spin wave device including a form capable of realizing spin wave generation, spin wave detection, and information latching technology in a spin wave device.
  • the modulation effect of magnetization by an electric field is used for generating spin waves.
  • an electric field is applied to the ferromagnetic material, the direction of magnetization changes locally.
  • the ferromagnetic material becomes energetically unstable. Therefore, in order to relax this, an attempt is made to spread the local magnetization change over the entire ferromagnetic material.
  • the change in the magnetization direction in the ferromagnetic material spreads spatially and temporally like a wave. This is excitation of a spin wave by an electric field in the present invention.
  • the magnetoresistive effect is used to detect spin waves.
  • the magnetoresistance effect is a resistance change in an element having a basic structure of a three-layer structure of ferromagnetic layer / nonmagnetic layer / ferromagnetic layer.
  • one of the ferromagnetic layers is a free layer whose magnetization is variable
  • the other of the ferromagnetic layers is a fixed layer whose magnetization is fixed.
  • the element resistance has a minimum value when the magnetizations of the two ferromagnetic layers are parallel, and the resistance has a maximum value when the magnetizations are antiparallel. Further, when the magnetization direction of the free layer changes continuously, the resistance also changes continuously.
  • a ferromagnetic layer in which a spin wave propagates is a free layer whose magnetization direction is variable.
  • the detection portion structure showing the magnetoresistance effect
  • the magnetization direction of the portion corresponding to the free layer changes. Since the resistance changes accordingly, the spin wave can be detected by measuring the resistance at the timing when the spin wave propagates.
  • the domain wall motion is used for the latch of the spin wave.
  • a domain wall is introduced into the ferromagnetic layer through which the spin wave propagates.
  • the domain wall moves according to the amplitude of the spin wave. This is due to the exchange of the spin wave and the angular momentum of the domain wall.
  • the spin wave can be detected by detecting the position of the domain wall. Further, after the domain wall moves, even if the spin wave attenuates, the domain wall remains at the moved location. For this reason, it is possible to keep information and function as a latch.
  • a logic integrated circuit using a spin wave is made of substantially the same material as a tunnel magnetoresistive element (TMR element) that is a recording element of a magnetic memory (Random Access Memory; MRAM). For this reason, it is possible to manufacture a spin wave device in the same layer as the TMR element in the semiconductor manufacturing process and in the same manufacturing process.
  • TMR element tunnel magnetoresistive element
  • MRAM Random Access Memory
  • Schematic diagram showing spin waves having information of “0” and “1” propagated to the output portion 106 in the spin wave device described in Example 3, and the magnetization direction of the first ferromagnetic layer 101 at that time The figure which showed the time change of the output signal which measured the magnitude
  • FIG. 10 is a schematic diagram illustrating spin waves detected at an output portion 1709 with respect to signals input at a first input portion 1705 and a second input portion 1706 in a spin wave device operating as an AND gate described in the fifth embodiment.
  • a spin wave device converts an input signal (“0” or “1”) into a spin wave corresponding to “0” or “1”, and propagates it to an output unit located away from the input unit.
  • Output device A major feature is that power consumption is extremely small in a portion that generates, propagates and outputs a spin wave corresponding to an input signal.
  • a logic circuit can be formed by arranging logic gates of spin wave devices in multiple stages.
  • the spin wave device 100 includes a thin-line stacked body in which a first ferromagnetic layer 101 and a first nonmagnetic layer 102 are stacked in this order,
  • the first electrode 103 is provided on the nonmagnetic layer 102
  • the second electrode 104 is provided on the first nonmagnetic layer 102 at a position different from the first electrode 103.
  • the second electrode 104 is a ferromagnetic material, and its magnetization direction is fixed.
  • a portion of the first nonmagnetic layer 102 and the first ferromagnetic layer 101 immediately below the first electrode 103 constitutes an input portion 105 including the first electrode 103.
  • a portion of the first nonmagnetic layer 102 and the first ferromagnetic layer 101 immediately below the second electrode 104 forms an output portion 106 including the second electrode 104. Electrodes are provided at both ends of the first ferromagnetic layer 101. Thus, a voltage can be applied between the first electrode 103 and the end portion of the first ferromagnetic layer 106 on the side close to the first electrode 103. Further, a mechanism for reading the resistance in the direction perpendicular to the film surface of the output portion 106 (a mechanism for reading a current by applying a minute voltage that does not affect the magnetization of the second electrode 104 and the first ferromagnetic layer 101, or , A mechanism for applying a minute current and reading a voltage).
  • the output portion 106 has a three-layer structure of ferromagnetic layer / nonmagnetic layer / ferromagnetic layer, and exhibits a so-called magnetoresistance effect.
  • a mechanism for generating a clock signal is provided outside.
  • FIG. 2 illustrates an example of operation timings of a clock signal, a write voltage (WP) applied from the first electrode 103, and a read voltage (Read pulse: RP) applied from the second electrode 104. It is shown.
  • WP write voltage
  • Read pulse: RP read voltage
  • CoFeB is used for the first ferromagnetic layer 101
  • MgO is used for the first nonmagnetic layer 102
  • Au is used for the first electrode 103
  • CoFeB is used for the second electrode 104.
  • the magnetic anisotropy of CoFeB can be controlled by the film thickness.
  • the magnetization of the CoFeB thin film is in the direction parallel to the film surface.
  • the magnetization is in the direction perpendicular to the film surface. The reason for this is explained by the competition between the perpendicular magnetic anisotropy at the interface between CoFeB and MgO and the in-plane CoFeB crystal magnetic anisotropy.
  • the magnetization of the first ferromagnetic layer 101 is set in the upward direction perpendicular to the film surface, and the magnetization of the second electrode 104 is set in the right direction parallel to the film surface.
  • the film thickness of the first ferromagnetic layer 101 is designed to be 1.4 nm so that the magnetocrystalline anisotropy of CoFeB is smaller than the interfacial magnetic anisotropy of CoFeB and MgO.
  • the film thickness of the second electrode 104 is designed to be 3.0 nm so that the magnetocrystalline anisotropy of CoFeB is larger than the interfacial magnetic anisotropy of CoFeB and MgO.
  • the film thickness of MgO was set to 2.0 nm so that the magnetoresistive effect (in this case, the tunnel magnetoresistive effect) was increased in the output portion 106.
  • CoFeB and the first nonmagnetic layer MgO are used for the first ferromagnetic layer 101 and the second electrode 104, but other materials may be used.
  • various ferromagnetic materials can be used for the first ferromagnetic layer 101 and the second electrode 104, but a material having a large magnetoresistance effect and a large modulation of magnetization by an electric field is desirable.
  • the first nonmagnetic layer can be any nonmagnetic material. As a combination of such materials, there is a ferromagnetic material containing at least one 3d transition metal element in the ferromagnetic layer, and an oxide insulator containing oxygen in the nonmagnetic layer.
  • Non-Patent Document 2 the combination of CoFeB and MgO increases the magnetoresistance effect.
  • CoFeB can control the direction of magnetic anisotropy depending on the film thickness. For this reason, the field effect is increased by setting the film thickness in the vicinity of the boundary between the film thickness in which the magnetization is parallel to the film surface and the film thickness in which the magnetization is perpendicular.
  • the thickness of the first ferromagnetic layer 101 should be designed to be slightly smaller than the thickness of the boundary where the magnetizations are parallel. Good. In this example, it was set to 1.4 nm as described above.
  • the first ferromagnetic layer 101 When a part of the first ferromagnetic layer 101 has a magnetization parallel to the film surface, the first ferromagnetic layer 101 becomes unstable in terms of energy. In order to stabilize in terms of energy, an attempt is made to average the magnetization direction in the entire first ferromagnetic layer 101, and the magnetization changes temporally and spatially like a wave. This is a spin wave, and the angle of the magnetization from the direction perpendicular to the film surface corresponds to the amplitude.
  • the wavelength, velocity, etc., which are the properties of the spin wave, are controlled by the WP pulse width, the material and shape of the first ferromagnetic layer 101, and the like.
  • the direction in which the spin wave propagates can be controlled by an external magnetic field uniformly applied to the entire spin wave device 100, a mechanism for applying an external magnetic field may be provided.
  • the spin wave induced by the electric field applied from the first electrode 103 propagates in the direction of the second electrode 104.
  • FIG. 3 schematically shows a circuit configuration 300 for realizing the operation of such a spin wave device 100.
  • the first electrode 103 is electrically connected to the source electrode of the first selection transistor 301
  • the second electrode 104 is electrically connected to the source electrode of the second selection transistor 302. Yes.
  • the drain electrode of the first selection transistor 301 is electrically connected to the first bit line 303.
  • the drain electrode of the second selection transistor 302 is electrically connected to the second bit line 304.
  • the electrodes at both ends of the first ferromagnetic layer 101 are electrically connected to the source line 305.
  • the gate electrode of the first selection transistor 301 is electrically connected to the first word line 306, and the gate electrode of the second selection transistor 302 is electrically connected to the second word line 307.
  • One ends of the first bit line 303 and the second bit line 304 are electrically connected to the bit line driver 308.
  • One end of the source line 305 is electrically connected to the source line driver 309.
  • the first word line 306 and the second word line 307 are electrically connected to the word line driver 310.
  • a clock input line 311 is electrically connected to the bit line driver 308, a clock input line 312 is electrically connected to the source line driver 309, and a clock input line 312 is electrically connected to the word line driver 310.
  • Voltages applied to the first bit line 303, the second bit line 304, the source line 305, the first word line 306, and the second word line 307 according to clock signals input from the respective clock input lines The timing is controlled.
  • bit line driver 308 the source line driver 309, the word line driver 310, the clock input line 311 of the bit line driver 308, the clock input line 312 of the source line driver 309, and the clock input line 313 of the word line driver 310
  • the illustration of is omitted.
  • a mechanism for applying a magnetic field for example, a magnetic material is disposed around the spin wave device 100, or a wiring is disposed immediately below the first ferromagnetic layer 101 of the spin wave device 100, and a magnetic field induced by a current applied to the wiring is used. Such a method is conceivable.
  • a voltage for exciting a spin wave by an electric field is applied to the first bit line 303.
  • the first selection transistor 301 is turned on and a spin wave is excited.
  • a voltage for reading the resistance of the output portion 106 is applied to the second bit line 304.
  • the second selection transistor 302 is turned on, and the resistance can be read out.
  • the positional relationship between the first selection transistor 301 and the second selection transistor 302 with respect to the spin wave device 100 is opposite to that in FIG. Even with such a configuration, the same operation as that of the circuit configuration 300 is possible, and the spin wave device is arranged on the upper portion of the transistor, so that the manufacture becomes easy.
  • the generated spin wave has information of either signal “0” or “1”.
  • This “0” or “1” information is characterized by the phase of the spin wave.
  • the spin wave whose phase is shifted by ⁇ / 2 with respect to the spin wave having the information of the signal “0” is “1”.
  • it is only necessary to delay the time corresponding to ⁇ / 2 when applying WP. 100 may include such a delay circuit.
  • a “1” spin wave is generated with respect to a “0” spin wave, a voltage may be applied to the first electrode 103 at a timing delayed by one clock signal. In this case, the characteristics of the spin wave may be controlled so that the cycle of the clock signal corresponds to 1 ⁇ 4 of the spin wave cycle.
  • FIG. 6 schematically shows spin waves having information of “0” and “1” propagated to the output portion 106 and the magnetization direction of the first ferromagnetic layer 101 at that time.
  • a spin wave having information of “0” reaches the output portion 106 at time t 0 and has a maximum amplitude at time t 1 .
  • the resistance in the direction perpendicular to the film surface of the output portion 106 when the spin wave of signal “1” arrives is higher than that when the spin wave of signal “0” arrives.
  • different “0” and “1” spin waves can be detected and output in the output portion.
  • FIG. 7 shows the time change of the output signal measured by using the reference resistance as the voltage of the output current when a minute voltage is applied in the direction perpendicular to the film surface of the output portion 106.
  • the magnetization direction of the first ferromagnetic layer 101 when the amplitude is positive is defined as parallel rightward with respect to the film surface. Therefore, in the output voltage waveform of the signal “0” in FIG. 7, at t 1 , the magnetization direction in a part of the first ferromagnetic layer 101 included in the output portion 106 is parallel right to the film surface, and It is parallel to the magnetization of the second electrode 104.
  • the resistance in the direction perpendicular to the film surface of the output portion 106 at t 1 is lowered, and the output current is increased. For this reason, the output signal of FIG. 7 becomes large.
  • the output signal waveform of the signal “1” in FIG. 7 since the magnetization is in the upward direction perpendicular to the film surface at t 1 , the output signal does not change. Over time than t 1, the output waveform begins to increase. From the figure, it can be seen that the waveform in which the spin wave of the signal “1” is delayed by ⁇ / 2 can be detected.
  • t RP t 1
  • the characteristics of the clock signal period, the speed and wavelength of the spin wave, and the t WP and t RP may be controlled so that it can be determined whether the “0” or “1” spin wave has propagated in the output portion 106.
  • the spin wave can be controlled so as not to propagate from the first electrode 103 beyond the portion directly below the second electrode 104.
  • the principle of this operation is that the magnetization direction can be controlled by applying an electric field.
  • an electric field is applied to the second electrode 104, the magnetization direction of a part of the first ferromagnetic layer 101 included in the output portion 106 is locally parallel.
  • a spin wave is a spatial and temporal change in magnetization.
  • the spin wave cannot change its magnetization spatially. For this reason, the spin wave cannot propagate beyond the portion immediately below the second electrode 104.
  • the input portion 105 generates a spin wave by an electric field, and therefore, ideally, no power is consumed. Also in spin wave propagation, power is not consumed because of time and space changes in the magnetization direction. In the output portion 106, power is consumed to read out the resistance. However, since only the resistance is read out, the power consumption is very small. For this reason, it can be said that the spin wave device is a device that consumes little power.
  • a spin wave having information of “1” may be a wave whose phase is shifted by ⁇ with respect to a spin wave having information of “0”.
  • the basic structure of the spin wave device 100 described in the second embodiment is the same as that shown in FIG.
  • the operation timing of the clock signal, the WP applied from the first electrode 103, and the RP applied from the second electrode 104 is basically the same as in FIG. FIG.
  • FIG. 8 shows the time change of the output signal measured by using the reference resistance as the voltage of the output current when a minute voltage is applied in the direction perpendicular to the film surface of the output portion 106.
  • the output voltage waveform of the signal “0” in FIG. 8 at t 1 , the magnetization direction of the first ferromagnetic layer 101 is leftward parallel to the film surface and is opposite to the magnetization of the second electrode 104. Parallel. Accordingly, the resistance in the direction perpendicular to the film surface of the output portion 106 at t 1 increases, and the output current decreases. For this reason, the output signal of FIG. 8 becomes small.
  • the spin wave device 100 described in the second embodiment detects the maximum value and the minimum value of the resistance of the output portion 106 in the direction perpendicular to the film surface. For this reason, there exists an advantage that a detection is easy.
  • the information of “0” or “1” included in the spin wave is characterized by the phase of the spin wave.
  • “0” or “1” information of a spin wave can be characterized by the amplitude of the spin wave.
  • FIG. 9 schematically shows spin waves having information of “0” and “1” propagated to the output portion 106 and the magnetization direction of the first ferromagnetic layer 101 at that time.
  • the amplitude of the spin wave having information of “0” is positive, and at t 1 , the magnetization direction of a part of the first ferromagnetic layer 101 included in the output portion 106 is relative to the film surface. Parallel right direction.
  • the amplitude of the spin wave having the information “1” is negative, and at t 1 , the magnetization direction of a part of the first ferromagnetic layer 101 included in the output portion 106 is parallel left to the film surface. . That is, the spin waves “0” and “1” are spin waves whose phases are shifted by approximately ⁇ .
  • the WP pulse width is controlled so that spin waves are excited only by half wavelength.
  • an external magnetic field may be applied to the film surface parallel rightward or leftward at tWP .
  • field-like torque (FLT) having the same effect as the magnetic field may be controlled and used.
  • FLT field-like torque
  • the direction of the effective magnetic field by the FLT with the amplitude of the voltage, it is possible to obtain a spin wave having a rightward or leftward amplitude.
  • STT spin transfer torque
  • the magnetization direction of the spin wave can be controlled by changing the direction of the current, that is, the direction in which the voltage is applied.
  • the effective magnetic field may be very small. The reason is that the energy necessary for directing the magnetization of the ideally manufactured first ferromagnetic layer 101 to the right or left is equivalent. This makes it easier to turn right. For this reason, it is possible to induce a spin wave having a rightward or leftward amplitude with a small effective magnetic field.
  • the spin wave propagated through the first ferromagnetic layer 101 has a magnetization direction as shown in FIG. That is, at t 1 , in the case of the spin wave with the signal “0”, the magnetization direction is the film surface parallel rightward, and in the case of the spin wave of the signal “1”, the magnetization direction is the film surface parallel leftward.
  • FIG. 10 when the magnitude of the output current when a minute voltage is applied to the output portion 106 is shown as a time change of the output signal measured as a voltage through the reference resistor, FIG. 10 is obtained.
  • this method requires a mechanism for applying an external magnetic field, a mechanism for generating FLT, or a mechanism for generating STT.
  • a mechanism for delaying the phase of the spin wave is not necessary.
  • FIG. 11 shows a device structure for realizing detection of a spin wave using the domain wall 1101.
  • a domain wall 1101 is introduced into the first ferromagnetic layer 106 of FIG.
  • the magnetization of the first ferromagnetic layer 106 is antiparallel with the domain wall 1101 as a boundary.
  • the magnetization direction changes spatially and continuously. For this reason, when the spin wave propagates to the domain wall 1101, the magnetization inside the domain wall 1101 interacts with the spin wave, and the domain wall 1101 can move.
  • FIG. 12 shows an example of the operation timing of the clock signal, the write voltage WP applied from the first electrode 103, and the read voltage RP applied from the second electrode 104 in the spin wave device 1100 described in the fourth embodiment. It is shown as.
  • a voltage signal is applied to the first electrode 103 at a time t WP synchronized with the clock signal, an electric field is applied to the first ferromagnetic layer 101 via the first nonmagnetic layer 102, and the first strong A spin wave is generated in the magnetic layer 101.
  • the spin wave propagates through the first ferromagnetic layer 101 and reaches the introduced domain wall 1101. At this time, the domain wall 1101 moves due to the interaction between the spin wave and the domain wall 1101.
  • the direction in which the domain wall 1101 moves depends on the direction in which the magnetization of the spin wave is inclined.
  • FIG. 13 schematically shows spin waves having information of “0” and “1” propagated to the output portion 106 in the spin wave device with the domain wall 1101 introduced.
  • the amplitude of the spin wave having information of “0” is positive, and at t 1 , the magnetization direction of a part of the first ferromagnetic layer 101 included in the output portion 106 is relative to the film surface. Parallel right direction.
  • the amplitude of the spin wave having the information “1” is negative, and at t 1 , the magnetization direction of a part of the first ferromagnetic layer 101 included in the output portion 106 is parallel left to the film surface. . That is, the spin waves of “0” and “1” are spin waves whose phases are shifted by ⁇ .
  • the WP pulse width is controlled so that spin waves are excited only by half wavelength.
  • FIG. 14 schematically shows the movement of the domain wall 1101 when the spin wave of the signal “0” reaches the domain wall 1101.
  • the magnetization direction of the second electrode 104 is parallel to the film surface, and in the example of FIG. In this example, the domain wall 1101 before the arrival of the spin wave is on the left side of the output portion 106. For this reason, the resistance in the direction perpendicular to the film surface of the output portion 106 is high due to the magnetoresistive effect.
  • FIG. 14 also shows the time change of the output signal obtained by measuring the magnitude of the output current when a minute voltage is applied to the output portion 106 before and after the domain wall 1101 arrives as a voltage through a reference resistor.
  • the domain wall 1101 moves at t 1 and the output signal increases due to the change in resistance.
  • FIG. 15 schematically shows the movement of the domain wall 1101 when the spin wave of the signal “1” reaches the domain wall 1101.
  • the domain wall 1101 before the spin wave reaches is on the right side of the output portion 106.
  • the resistance in the direction perpendicular to the film surface of the output portion 106 is low due to the magnetoresistance effect.
  • the signal “1” spin wave arrives, the domain wall 1101 moves to the right side of the output portion 106, and the resistance of the output portion 106 in the direction perpendicular to the film surface changes to a high resistance. Accordingly, the time change of the output signal is such that the domain wall 1101 moves at t 1 and the output signal decreases due to the resistance change.
  • the domain wall 1101 moves as a result of propagation of the spin wave of “0” or “1”, and the resistance of the output portion 106 changes.
  • a feature of the spin wave device 1100 is that information can be retained (latched) even after the spin wave propagates and attenuates.
  • the magnetization direction of a part of the first ferromagnetic layer 101 immediately below the second electrode 104 can be locally fixed. This is because the magnetic anisotropy changes only in a part of the first ferromagnetic layer 101 immediately below the second electrode 104 due to the electric field. By utilizing this, it is possible to control so that the spin wave does not propagate through the first ferromagnetic layer 101 from the first electrode 103 to the second electrode 104.
  • a mechanism for strongly fixing magnetization to a part of the first ferromagnetic layer 101 may be provided.
  • a first mechanism for applying a magnetic field locally may be provided.
  • a spin wave device 1600 including the magnetization fixed layers 1601 and 1602 is shown.
  • the magnetization pinned layers 1601 and 1602 are preferably made of a ferromagnetic material having a larger magnetic anisotropy than the first ferromagnetic layer 101.
  • the magnetization pinned layers 1601 and 1602 are fabricated so that the magnetization directions are antiparallel. By manufacturing in this way, the magnetizations of the portions 1603 and 1604 of the first ferromagnetic layer in contact with the magnetization fixed layers 1601 and 1602 are strongly fixed in antiparallel.
  • an antiferromagnetic material as the magnetization fixed layers 1601 and 1602 is also effective.
  • the magnetization direction is strongly fixed by exchange coupling between the antiferromagnetic material and the ferromagnetic material.
  • the antiferromagnetic material are IrMn and PtMn, but materials that work strongly with exchange coupling are desirable.
  • the first ferromagnetic layer portions 1603 and 1604 in contact with the magnetization pinned layers 1601 and 1602 are produced so that the magnetizations are strongly pinned in antiparallel.
  • magnetization pinned layers 1601 and 1602 at positions away from the first electrode 103 and the second electrode 104. This is because the magnetizations of the portions 1603 and 1604 of the first ferromagnetic layer that are in contact with the magnetization fixed layers 1601 and 1602 are fixed in one direction due to the influence of the magnetization fixed layers 1601 and 1602, thereby exciting the spin wave. This is because it may be difficult to reduce the amplitude of the spin wave.
  • the magnetizations of the portions 1603 and 1604 of the first ferromagnetic layer that are in contact with the magnetization pinned layers 1601 and 1602 are strongly pinned antiparallel to each other.
  • At least one domain wall 1101 is introduced because there must be a boundary in the magnetization direction between the layer portions 1603 and 1604.
  • a mechanism for locally applying a magnetic field to the first ferromagnetic layer 101 may be provided.
  • this method it is possible to use a magnetic field generated by passing a current.
  • a wiring through which a current is passed with a space is produced, and when a current is passed through the wiring, a magnetic field is generated.
  • a domain wall is introduced by changing the magnetization direction of the first ferromagnetic layer 101 by this magnetic field.
  • the spin wave device manufactured by such a method can hold information as described above, it can be used as a spin wave device capable of latching information.
  • a logic circuit can be formed by arranging logic gates of spin wave devices in multiple stages.
  • the operation principle will be described by taking a spin wave device that operates as an AND gate for two inputs as an example.
  • FIG. 17 schematically shows a spin wave device 1700 operating as an AND gate.
  • the spin wave device 1700 includes a thin-line stacked body in which a first ferromagnetic layer 1701 and a first nonmagnetic layer 1702 are stacked in this order, and a first electrode 1703 on the first nonmagnetic layer 1702.
  • a portion of the first nonmagnetic layer 1702 and the first ferromagnetic layer 1701 immediately below the first electrode 1703 constitutes a first input portion 1705 including the first electrode 1703.
  • a part of the first nonmagnetic layer 1702 and the first ferromagnetic layer 1701 immediately below the second electrode 1704 forms a second input portion 1706 including the second electrode 1704.
  • the two thin line-shaped laminates merge at the interference portion 1707 to form one thin line shape.
  • One merged thin-line-shaped stacked body includes a third electrode 1708 on the first nonmagnetic layer 1702.
  • a part of the first nonmagnetic layer 1702 and the first ferromagnetic layer 1701 immediately below the third electrode 1708 constitutes an output portion 1709 including the third electrode 1708.
  • the third electrode 1708 is made of a ferromagnetic material.
  • the first ferromagnetic layer 1701 is provided with electrodes. Further, a mechanism for reading out resistance in the direction perpendicular to the film surface of the output portion 1709 (mechanism for reading out current by applying a minute voltage that does not affect the magnetization of the third electrode 1708 and the first ferromagnetic layer 1701, or , A mechanism for applying a minute current and reading a voltage). In addition, a mechanism for generating a clock signal is provided outside.
  • FIG. 18 shows a clock signal, a write voltage applied from the first electrode 1703 (Write pulse 1: WP1), and a write voltage applied from the second electrode 1704 in the spin wave device 1700 described in the fifth embodiment.
  • (Write pulse ⁇ ⁇ ⁇ ⁇ 2: WP2) and the operation timing of the read voltage RP applied from the third electrode 1708 are shown as examples. As can be seen from the figure, in the example of Example 5, WP1 and WP2 are applied at the same timing.
  • Example 5 the spin wave generation method described in Example 3 was applied. That is, the information “0” or “1” possessed by the spin wave is characterized by the amplitude of the spin wave.
  • FIG. 19A shows a spin wave when a signal “0” is input to the first input portion 1705 and the second input portion 1706 and a spin wave propagated to the output portion 1709 via the interference portion 1707. Show.
  • the spin wave propagated to the output portion 1709 has a positive amplitude.
  • FIG. 19B shows a spin wave when the signal “0” is input to the first input portion 1705 and the signal “1” is input to the second input portion 1706, and propagates to the output portion 1709 via the interference portion 1707. Shows spin waves. In this case, since the spin waves input by the interference cancel each other, no spin waves are observed at the output portion 1709.
  • FIG. 19A shows a spin wave when a signal “0” is input to the first input portion 1705 and the second input portion 1706 and a spin wave propagated to the output portion 1709 via the interference portion 1707. Show.
  • the spin wave propagated to the output portion 1709 has a positive amplitude.
  • FIG. 19B shows a spin wave when the signal “
  • FIG. 19C shows a spin wave when a signal “1” is input to the first input portion 1705 and a signal “0” is input to the second input portion 1706, and propagates to the output portion 1709 via the interference portion 1707. Similarly, no spin wave is observed at the output portion 1709.
  • FIG. 19D shows a spin wave when the signal “1” is input to the first input portion 1705 and the second input portion 1706 and a spin wave propagated to the output portion 1709 via the interference portion 1707. Show.
  • the spin wave propagated to the output portion 1709 has a negative amplitude.
  • an RP voltage is applied at a time t RP synchronized with the clock signal, and a current flowing in the direction perpendicular to the film surface of the output portion 1709 is read. Since the magnetization direction of a portion of the first ferromagnetic layer 1701 included in the output portion 1709 has changed in magnetization direction due to the generated spin wave, the resistance in the direction perpendicular to the film surface of the output portion 1709 changes due to the magnetoresistance effect. Therefore, it is possible to discriminate the propagated spin wave.
  • OR gate for example, by determining the threshold value so that the amplitude is low or less.
  • logic gates such as AND, NOR, and NAND can be manufactured by changing threshold values and combining them. It is also possible to configure a logic circuit by arranging the logic gates using the spin wave device thus manufactured in multiple stages.
  • FIG. 20 shows a schematic diagram when an FPGA is configured using a spin wave device.
  • the spin wave device is used in a configurable logic block (CLB) 2003.
  • CLB configurable logic block
  • a case where the look-up table (LUT) 2005 is configured by a spin wave device is taken as an example.
  • LUT 2006 configured using spin wave devices
  • a logic circuit is realized by arranging the spin wave devices 1700 in multiple stages.
  • the switch box 2001, the flip-flop (FF) 2004, and the like can also be configured by spin wave devices.
  • DESCRIPTION OF SYMBOLS 100 Spin wave device, 101 ... 1st ferromagnetic layer, 102 ... 1st nonmagnetic layer, 103 ... 1st electrode, 104 ... 2nd electrode, 105 ... Input part, 106 ... Output part, 300 ... Circuit configuration of spin wave device, 301 ... first selection transistor, 302 ... second selection transistor, 303 ... first bit line, 304 ... second bit line, 305 ... source line, 306 ... first word 307 ... second word line, 308 ... bit line driver, 309 ... source line driver, 310 ... word line driver, 311 ... clock input line for bit line driver 308, 312 ...
  • first nonmagnetic layer 1703 ... first electrode, 1704 ... second electrode, 1705 ... first input portion, 1706 ... second input portion, 1707 ... interference portion, 1708 ... third Electrode, 1709 ... Output portion, 2000 ... Basic FPGA configuration using spin wave device, 2001 ... Switch box, 2002 ... Global wiring, 2003 ... Configurable logic block Click (CLB), 2004 ... flip-flop (FF), 2005 ... look-up table (LUT), was constructed using the 2006 ... spin wave device LUT.
  • CLB Configurable logic block Click
  • FF flip-flop
  • LUT look-up table

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

　低消費電力化を図る技術として、スピン波を用いるものがあるが、スピン波発生、スピン波検出、及び情報のラッチ技術に関しての具体的な提案がされていない。　第１の強磁性層と非磁性層からなる細線形状の積層体を用い、非磁性体の第１の電極に電界を印加することにより、第１の強磁性層にスピン波を発生させ、第１の強磁性層内で伝搬されたスピン波の位相または振幅を、強磁性体の第２の電極を用いて、磁気抵抗効果によって検出するデバイスとする。

Description

スピン波デバイス及びスピン波デバイスを用いた論理回路
　本発明は、スピン波発生、スピン波伝搬、スピン波検出、情報のラッチ技術を含むスピン波デバイスに関しており、さらに、スピン波デバイスを用いた超低消費電力論理集積回路に関する。
　世界的な情報通信量の増大に対応するため、基幹ネットワークルータ用ＬＳＩにおける低消費電力化が必須と言われている。また、サーバーにおいては蓄積される大量の不定形、動的データを高速且つ低コストで分析、加工するニーズが増大している。しかし、これらを担う論理集積回路は、従来ＣＭＯＳの素子微細化、動作最適化による低消費電力化に限界がある。
　これらの課題を解決する手段として非特許文献１に記させるようなスピン波を用いる方法ある。スピン波は、強磁性体中の磁化方向が波のように空間的、時間的に変化するものである。スピン波の伝搬はエネルギーの損失がない。また、波の性質である干渉の効果があり、スピン波を利用した演算回路が提案されている。これらを利用することにより、論理回路の超低消費電力化が可能となる。
Ａ．Ｋｈｉｔｕｎ，Ｍ．Ｂａｏ，ａｎｄ　Ｋ．Ｌ．Ｗａｎｇ，"Ｓｐｉｎ　Ｗａｖｅ　Ｍａｇｎｅｔｉｃ　ＮａｎｏＦａｂｒｉｃ：Ａ　Ｎｅｗ　Ａｐｐｒｏａｃｈ　ｔｏ　Ｓｐｉｎ－Ｂａｓｅｄ　Ｌｏｇｉｃ　Ｃｉｒｃｕｉｔｒｙ"，ＩＥＥＥ　Ｔｒａｎｓ．Ｍａｇ　４４，２１４１　（２００８）． Ｓ．Ｉｋｅｄａ，Ｊ．Ｈａｙａｋａｗａ，Ｙ．Ａｓｈｉｚａｗａ，Ｙ．Ｍ．Ｌｅｅ，Ｋ．Ｍｉｕｒａ，Ｈ．Ｈａｓｅｇａｗａ，Ｍ．Ｔｓｕｎｏｄａ，Ｆ．Ｍａｔｓｕｋｕｒａ，ａｎｄ　Ｈ．Ｏｈｎｏ，"Ｔｕｎｎｅｌ　Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ　ｏｆ　６０４％　ａｔ　３００　Ｋ　ｂｙ　ｓｕｐｐｒｅｓｓｉｏｎ　ｏｆ　Ｔａ　ｄｉｆｆｕｓｉｏｎ　ｉｎ　ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅＢ　ｐｓｅｕｄｏ－ｓｐｉｎ－ｖａｌｖｅｓ　ａｎｎｅａｌｅｄ　ａｔ　ｈｉｇｈ　ｔｅｍｐｅｒａｔｕｒｅ"，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９３，０８２５０８　（２００８）． Ｓ．Ｉｋｅｄａ，Ｋ．Ｍｉｕｒａ，Ｈ．Ｙａｍａｍｏｔｏ，Ｋ．Ｍｉｚｕｎｕｍａ，Ｈ．Ｄ．Ｇａｎ，Ｍ．Ｅｎｄｏ，Ｓ．Ｋａｎａｉ，Ｊ．Ｈａｙａｋａｗａ，Ｆ．Ｍａｔｓｕｋｕｒａ，ａｎｄ　Ｈ．Ｏｈｎｏ，"Ａ　ｐｅｒｐｅｎｄｉｃｕｌａｒ－ａｎｉｓｏｔｒｏｐｙ　ＣｏＦｅＢ－ＭｇＯ　ｍａｇｎｅｔｉｃ　ｔｕｎｎｅｌ　ｊｕｎｃｔｉｏｎ"，Ｎａｔｕｒｅ　Ｍａｔｅｒ．９，７２１　（２０１０）．
　スピン波を用いた論理回路では、超低消費電力に加え、微細化及び高速化の可能性も示唆されている。しかし、スピン波発生、スピン波検出、及び情報のラッチ技術に関しての具体的な提案はなされていない。
　本発明の目的は、スピン波デバイスにおけるスピン波発生、スピン波検出、及び情報のラッチ技術を実現可能な形態を含む、スピン波デバイスを提供することにある。
　本発明では、スピン波発生に、電界による磁化の変調効果を利用する。強磁性体に電界を印加すると、磁化の方向が局所的に変化する。しかし、磁化方向が局所的に変化すると、強磁性体はエネルギー的に不安定になるため、これを緩和するため、局所的な磁化の変化を強磁性体全体に広げようとする。このとき、強磁性体中の磁化方向の変化は波のように空間的、時間的に広がる。これが本発明における、電界によるスピン波の励起である。
　一方、スピン波の検出には磁気抵抗効果を用いる。磁気抵抗効果は、強磁性層／非磁性層／強磁性層の３層構造を基本構造とする素子における抵抗変化である。一般的な例として、強磁性層の一方を磁化が可変である自由層、強磁性層の他方を磁化が固定されている固定層とする。２つの強磁性層の磁化が平行なとき、素子抵抗は最小値となり、反平行のとき抵抗は最大値になる。また、自由層の磁化方向が連続的に変化するとき、抵抗も合わせて連続的に変化する。スピン波デバイスでは、スピン波が伝搬する強磁性層を磁化方向が可変である自由層とする。この場合、スピン波デバイスの検出部分（磁気抵抗効果を示す構造）にスピン波が伝搬すると、自由層に相当する部分の磁化方向が変化する。それに合わせて抵抗が変化するため、スピン波が伝搬したタイミングで抵抗を測定することによりスピン波の検出が可能である。
　また、スピン波のラッチには磁壁の移動を用いる。この場合は、スピン波が伝搬する強磁性層に磁壁を導入する。スピン波が伝搬し、磁壁に到達すると、スピン波の振幅に応じて磁壁が移動する。これは、スピン波と磁壁の角運動量の授受によるものである。これを利用し、磁壁の位置を検出することによって、スピン波が検出可能である。また、磁壁が移動した後、スピン波が減衰しても、磁壁は移動した場所に留まる。このため、情報を留めておくことが可能であり、ラッチとして機能する。
　これらの手段を用いることでスピン波による論理集積回路が実現可能である。スピン波による論理集積回路は、磁気メモリ（Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ；ＭＲＡＭ）の記録素子であるトンネル磁気抵抗効果素子（ＴＭＲ素子）とほぼ同じ材料で作製する。このため、半導体製造プロセスにおいてＴＭＲ素子と同じ層に、同じ製造工程でスピン波デバイスを作製することが可能である。
　スピン波を用いた論理回路が適用されることで、従来のＣＭＯＳを用いた論理回路では実現不可能な、超低消費電力、微細化、及び高速化が可能となる。
実施例１記載のスピン波デバイスの概念図 実施例１記載のスピン波デバイスにおけるクロック信号と、第１の電極１０３から印加される書き込み電圧（Ｗｒｉｔｅ ｐｕｌｓｅ: ＷＰ）と、第２の電極１０４から印加される読み出し電圧（Ｒｅａｄ ｐｕｌｓｅ: ＲＰ）の動作タイミング、及びスピン波デバイスの磁化方向を示した概念図 実施例１記載のスピン波デバイスの回路構成 実施例１記載のスピン波デバイスの回路構成 実施例１記載のスピン波デバイスにおける「０」及び「１」の情報を有するスピン波の模式図 実施例１記載のスピン波デバイスにおける出力部分１０６に伝搬した「０」及び「１」の情報を持つスピン波と、そのときの第１の強磁性層１０１の磁化方向を示した模式図 実施例１記載のスピン波デバイスにおける出力部分１０６の膜面垂直方向に微小電圧を印加したときの出力電流の大きさを、参照抵抗を介して電圧として測定した出力信号の時間変化を示した図 実施例２記載のスピン波デバイスにおける出力部分１０６の膜面垂直方向に微小電圧を印加したときの出力電流の大きさを、参照抵抗を介して電圧として測定した出力信号の時間変化を示した図 実施例３記載のスピン波デバイスにおける出力部分１０６に伝播した「０」及び「１」の情報を持つスピン波と、そのときの第１の強磁性層１０１の磁化方向を示した模式図 実施例３記載のスピン波デバイスにおける出力部分１０６の膜面垂直方向に微小電圧を印加したときの出力電流の大きさを、参照抵抗を介して電圧として測定した出力信号の時間変化を示した図 実施例４記載の磁壁を導入したスピン波デバイスの概念図 実施例４記載のスピン波デバイスにおけるクロック信号と、第１の電極１０３から印加される書き込み電圧ＷＰと、第２の電極１０４から印加される読み出し電圧ＲＰの動作タイミング、及びスピン波デバイスの磁化方向を示した概念図 実施例４記載のスピン波デバイスにおける「０」及び「１」の情報を有するスピン波の模式図 実施例４記載のスピン波デバイスにおける信号「０」のスピン波が磁壁１１０１に到達したときの磁壁１１０１の移動を示した模式図 実施例４記載のスピン波デバイスにおける信号「１」のスピン波が磁壁１１０１に到達したときの磁壁１１０１の移動を示した模式図 実施例５記載の磁化固着層１６０１及び１６０２を備えた磁壁を導入したスピン波デバイスの概念図 実施例５記載のＡＮＤゲートとして動作するスピン波デバイスの概念図 実施例５記載のＡＮＤゲートとして動作するスピン波デバイスにおけるクロック信号と、第１の電極１７０３及び第２の電極１７０４から印加される書き込み電圧ＷＰと、第３の電極１７０８から印加される読み出し電圧ＲＰの動作タイミングを示した概念図 実施例５記載のＡＮＤゲートとして動作するスピン波デバイスにおける第１の入力部分１７０５及び第２の入力部分１７０６において入力された信号に対する、出力部分１７０９で検出されるスピン波を示した模式図。 スピン波デバイスを用いたＦＰＧＡ基本構成を示した模式図。
　スピン波デバイスは、入力された信号（「０」若しくは「１」）を、「０」若しくは「１」に対応したスピン波に変換して、入力部から離れた場所にある出力部に伝搬して出力するデバイスである。入力された信号に対応したスピン波を発生する部分、伝搬する部分、出力する部分では電力の消費が極めて小さいことが大きな特徴である。また、２つの入力信号をそれぞれスピン波に変換し、２つのスピン波を干渉させて論理ゲートのように動作させ、論理を出力することが可能である。また、スピン波デバイスによる論理ゲートを多段に配置することにより、論理回路を形成することが可能である。以下では、スピン波デバイスの動作原理を、図を用いて説明する。
　本発明の一観点によると、図１に示したように、スピン波デバイス１００は第１の強磁性層１０１と第１の非磁性層１０２をこの順に積層した細線形状の積層体と、第１の非磁性層１０２の上に第１の電極１０３と、第１の非磁性層１０２の上に前記第１の電極１０３とは異なる位置に第２の電極１０４とを備える。第２の電極１０４は強磁性体であり、その磁化方向は固定されている。第１の電極１０３直下にある第１の非磁性層１０２及び第１の強磁性層１０１の一部分は、第１の電極１０３を含めて入力部分１０５を構成する。第２の電極１０４直下にある第１の非磁性層１０２及び第１の強磁性層１０１の一部分は、第２の電極１０４を含めて出力部分１０６を構成する。 
　第１の強磁性層１０１の両端には、電極が備えられている。これにより、第１の電極１０３及び第１の電極１０３に近い側の第１の強磁性層１０６の端部の間に電圧を印加することが可能となっている。また、出力部分１０６の膜面垂直方向の抵抗を読み出す機構（第２の電極１０４及び第１の強磁性層１０１の磁化に影響を与えない程度の微小な電圧を印加し電流を読み出す機構、若しくは、微小な電流を印加し電圧を読み出す機構）を備えている。従って、出力部分１０６は、強磁性層／非磁性層／強磁性層の３層構造になっており、いわゆる磁気抵抗効果を示す。また外部にはクロック信号を発生する機構を備えている。 
　図２は、クロック信号と、第１の電極１０３から印加される書き込み電圧（Ｗｒｉｔｅ ｐｕｌｓｅ: ＷＰ）と、第２の電極１０４から印加される読み出し電圧（Ｒｅａｄ ｐｕｌｓｅ: ＲＰ）の動作タイミングの例を示したものである。図２の例では、第１の強磁性層１０１にＣｏＦｅＢ、第１の非磁性層１０２にＭｇＯ、第１の電極１０３にＡｕ、第２の電極１０４にＣｏＦｅＢを用いた。
　ＣｏＦｅＢとＭｇＯの組み合わせを用いた場合、ＣｏＦｅＢの磁気異方性を膜厚によって制御できる。通常ＣｏＦｅＢ薄膜の磁化は膜面に対して平行方向となるが、ＭｇＯと接触させたＣｏＦｅＢの場合は、ＣｏＦｅＢの膜厚を薄くすると、磁化は膜面に対して垂直方向となる。この理由は、ＣｏＦｅＢとＭｇＯの界面における垂直方向の磁気異方性と、面内方向のＣｏＦｅＢ結晶磁気異方性の競合によって説明される。すなわち、ＣｏＦｅＢ膜厚が厚いと、ＣｏＦｅＢ結晶磁気異方性が支配的になり磁化は面内方向であるが、ＣｏＦｅＢ膜厚を薄くすると、界面磁気異方性が支配的になり磁化は垂直方向となる。この原理を利用して、第１の強磁性層１０１の磁化は膜面に対して垂直上向き方向、第２の電極１０４の磁化は膜面に対して平行右向き方向とした。このため、第１の強磁性層１０１の膜厚は、 ＣｏＦｅＢとＭｇＯの界面磁気異方性よりも、ＣｏＦｅＢの結晶磁気異方性が小さくなるように１．４ ｎｍに設計した。また、第２の電極１０４の膜厚は、ＣｏＦｅＢとＭｇＯの界面磁気異方性よりも、ＣｏＦｅＢの結晶磁気異方性が大きくなるよう３．０ｎｍに設計した。ＭｇＯの膜厚は、出力部分１０６において磁気抵抗効果（この場合はトンネル磁気抵抗効果）が大きくなるよう２．０ ｎｍとした。 
　実施例１では、第１の強磁性層１０１及び第２の電極１０４にＣｏＦｅＢ、第１の非磁性層ＭｇＯを用いたが、他の材料でもよい。例えば、第１の強磁性層１０１及び第２の電極１０４には様々な強磁性体が利用できるが、磁気抵抗効果が大きく、且つ、電界による磁化の変調が大きい材料が望ましい。また、第１の非磁性層は、非磁性材料であれば利用可能である。このような材料の組み合わせとして、強磁性層に３ｄ遷移金属元素を少なくとも１つ以上含む強磁性材料、非磁性層は酸素を含む酸化物絶縁体がある。これらの材料を用いる理由は、いわゆるトンネル磁気抵抗効果が得られるため大きな出力が得やすいことが挙げられる。さらに、大きな界面磁気異方性は３ｄ遷移金属と、酸素の結合によって得られるため、強磁性層の膜厚制御により、電界による磁化の変調を制御しやすいことも理由として挙げられる。
　特に、非特許文献２に示されるように、ＣｏＦｅＢとＭｇＯの組み合わせは磁気抵抗効果が大きくなる。また、非特許文献３にあるように、ＣｏＦｅＢは膜厚によって磁気異方性の方向を制御できる。このため、磁化が膜面に対して平行になる膜厚と、垂直になる膜厚の境界付近に膜厚を設定することにより電界効果が大きくなる。
　クロック信号と同期した時間ｔＷＰにおいて、第１の電極１０３に電圧信号を印加すると、第１の強磁性層１０１には第１の非磁性層１０２を介して電界が印加される。このとき、入力部分１０５に含まれる第１の強磁性層１０１の一部分は、磁化の向きが局所的に変化する。図２の例では、第１の電極１０３から電界が印加されることによって第１の強磁性１０１層の磁化が局所的に膜面に対して平行になる。これは、電界印加によって、第１の強磁性層１０１における第１の電極１０３直下部分の磁気異方性が変調されることによって生じる。電界によって変調されるのは、膜面垂直方向の界面磁気異方性である。この界面磁気異方性が小さくなると、相対的にＣｏＦｅＢの結晶磁気異方性が支配的になり、磁化は膜面に対して平行方向となる。ここで、界面磁気異方性を電界によって効率的に変調するためには、第１の強磁性層１０１の膜厚を、磁化が平行になる境界の膜厚より少しだけ薄く設計しておけばよい。今回の例では、上記のように１．４ ｎｍとした。
　第１の強磁性層１０１の一部分が膜面に対して平行方向の磁化を持つと、第１の強磁性層１０１はエネルギー的に不安定になる。エネルギー的に安定化するために、第１の強磁性層１０１全体で磁化方向を平均化しようとし、磁化は波のように時間的及び空間的に変化する。これがスピン波であり、磁化の膜面垂直方向からの角度が振幅に相当する。スピン波の性質である波長や速度などは、ＷＰのパルス幅、第１の強磁性層１０１の材料及び形状などによって制御される。また、スピン波の伝搬する方向は、スピン波デバイス１００全体に一様に印加された外部磁場で制御することが可能であるため、外部磁場を印加する機構を備えていてもよい。第１の電極１０３から印加された電界によって誘起されたスピン波は、第２の電極１０４方向に伝搬する。
　このようなスピン波デバイス１００の動作を実現するための回路構成３００を模式的に表したのが図３である。図３では、第１の電極１０３は第１の選択トランジスタ３０１のソース電極に電気的に接続されており、第２の電極１０４は第２の選択トランジスタ３０２のソース電極に電気的に接続されている。第１の選択トランジスタ３０１のドレイン電極は第1のビット線３０３に電気的に接続されている。第２の選択トランジスタ３０２のドレイン電極は第２のビット線３０４に電気的に接続されている。第１の強磁性層１０１の両端にある電極はソース線３０５に電気的に接続されている。第１の選択トランジスタ３０１のゲート電極は第１のワード線３０６に、第２の選択トランジスタ３０２のゲート電極は第２のワード線３０７に、それぞれ電気的に接続されている。第１のビット線３０３及び第２のビット線３０４の一端は、ビット線ドライバ３０８に電気的に接続されている。ソース線３０５の一端は、ソース線ドライバ３０９に電気的に接続されている。第１のワード線３０６及び第２のワード線３０７は、ワード線ドライバ３１０に電気的に接続されている。ビット線ドライバ３０８にはクロック入力線３１１が、ソース線ドライバ３０９にはクロック入力線３１２が、ワード線ドライバ３１０にはクロック入力線３１２がそれぞれ電気的に接続されている。それぞれのクロック入力線から入力されるクロック信号によって、第１のビット線３０３、第２のビット線３０４、ソース線３０５、第１のワード線３０６、及び第２のワード線３０７に印加される電圧のタイミングは制御される。以下の説明では、ビット線ドライバ３０８、ソース線ドライバ３０９、ワード線ドライバ３１０、ビット線ドライバ３０８のクロック入力線３１１、ソース線ドライバ３０９のクロック入力線３１２、及びワード線ドライバ３１０のクロック入力線３１３の図示は省略した。
　また、スピン波デバイス１００の全体に磁場を印加する機構を付加することが望ましい。この機構は、例えばスピン波デバイス１００の周囲に磁性体を配置する、若しくはスピン波デバイス１００の第１の強磁性層１０１直下に配線を配置し、配線に印加した電流が誘起する磁場を利用するなどの方法が考えられる。
　第１のビット線３０３にはスピン波を電界により励起するための電圧が印加される。この状態で、第１のワード線３０６にＷＰに対応した電圧を印加すると、第１の選択トランジスタ３０１がオン状態になり、スピン波が励起される。また、第２のビット線３０４には出力部分１０６の抵抗を読み出すための電圧が印加される。この状態で、第２のワード線３０７にＲＰに対応した電圧を印加すると、第２の選択トランジスタ３０２がオン状態になり、抵抗を読み出すことが出来る。
　また、図４に示した回路構成４００では第1の選択トランジスタ３０１及び第２の選択トランジスタ３０２の、スピン波デバイス１００との位置関係が図３の場合と逆になっている。このような構成にしても、回路構成３００と同様の動作が可能であり、さらにスピン波デバイスをトランジスタの上部に配置することから作製が容易になる。
　発生したスピン波は、信号「０」若しくは「１」のどちらかの情報を持っている。この「０」若しくは「１」の情報は、スピン波の位相によって特徴付けられる。図５の例では、信号「０」の情報を持つスピン波に対して、位相がπ／２ずれたスピン波を「１」としている。 
　このような、位相がπ／２異なるスピン波を、入力された信号に応じて発生させるためには、ＷＰを印加する際にπ／２に相当する時間だけ遅延させればよく、スピン波デバイス１００はこのような遅延回路を備えていてもよい。
または、「０」のスピン波に対して、「１」のスピン波を発生させる場合はクロック信号を１回分遅らせたタイミングで第１の電極１０３に電圧を印加してもよい。この場合、クロック信号の周期が、スピン波周期の１／４に相当するようスピン波の特性を制御すればよい。
　スピン波が第１の強磁性層１０１を伝搬し出力部分１０６に到達すると、第２の電極１０４ではクロック信号と同期して時間ｔＲＰにおいて電圧（電流）が印加され、出力部分１０６の膜面垂直方向に流れる電流（電圧）を読み出す。出力部分１０６に含まれる第１の強磁性層１０１の一部分の磁化は、発生したスピン波によって磁化方向が変化しているため、磁気抵抗効果により出力部分１０６の膜面垂直方向の抵抗は変化する。
　図６は出力部分１０６に伝搬した「０」及び「１」の情報を持つスピン波と、そのときの第１の強磁性層１０１の磁化方向を模式的に示している。「０」の情報を持つスピン波は、時間ｔ０で出力部分１０６に到達し、時間ｔ１で振幅が最大になる。一方、「１」の情報を持つスピン波は、時間ｔ１で出力部分に到達している。従って、ｔＲＰ=ｔ１とすると、信号「０」のスピン波が到達したときの、出力部分１０６の膜面垂直方向の抵抗は磁気抵抗効果により低くなる。一方、信号「１」のスピン波が到達したときの、出力部分１０６の膜面垂直方向の抵抗は、信号「０」のスピン波が到達したときと比較して高い。以上より、出力部分では異なる「０」及び「１」のスピン波を検出して出力することができる。同様に、ｔＲＰ=ｔ２としても検出可能である。
　図７は、出力部分１０６の膜面垂直方向に微小電圧を印加したときの出力電流の大きさを、参照抵抗を介して電圧として測定した出力信号の時間変化を示している。図７では振幅がプラスになるときの第１の強磁性層１０１の磁化方向が膜面に対して平行右向きと定義した。従って、図７の信号「０」の出力電圧波形において、ｔ１では、出力部分１０６に含まれる第１の強磁性層１０１の一部分における磁化方向は、膜面に対して平行右向きであり、第２の電極１０４の磁化に対して平行である。
　従って、ｔ１における出力部分１０６の膜面垂直方向の抵抗は低くなり、出力電流は増大する。このため、図７の出力信号は大きくなる。図７の信号「１」の出力信号波形では、ｔ１において磁化は膜面に対して垂直上向き方向であるため、出力信号は変化していない。時間がｔ１より経過すると、出力波形は増大しはじめる。図から、 信号「１」のスピン波が、π／２だけ遅れた波形が検出できていることがわかる。この例ではｔＲＰ＝ｔ１としたが、出力波形からわかるように「０」若しくは「１」のスピン波のどちらが伝搬したか判別できるタイミングはｔＲＰ＝ｔ１に限らない。出力部分１０６において「０」若しくは「１」のスピン波のどちらが伝搬したか判別できるように、クロック信号の周期、スピン波の速度や波長などの特性、ｔＷＰ及びｔＲＰを制御すればよい。
　また、第２の電極１０４に印加する電圧を制御することによって、スピン波が第１の電極１０３から第２の電極１０４直下部分を越えて伝搬しないように制御できる。この動作は、電界を印加することによって磁化方向を制御できることが原理である。第２の電極１０４に電界を印加すると、出力部分１０６に含まれる第１の強磁性層１０１の一部分の磁化方向は局所的に平行方向となる。スピン波は磁化の空間的、時間的な変化であるが、局所的に強く固着され平行を向いた磁化の領域に到達したとき、スピン波は空間的に磁化を変化することができなくなる。このため、スピン波は第２の電極１０４直下部分を越えて伝搬できなくなる。
　以上のように作製されたスピン波デバイスでは、入力部分１０５では電界でスピン波を発生させるため理想的には電力の消費はない。また、スピン波伝搬においても、磁化方向の時間及び空間変化であるため、電力は消費しない。出力部分１０６においては抵抗を読み出すために電力を消費するが、抵抗を読み出すだけであるため非常に小さい電力消費である。このため、スピン波デバイスは電力の消費がほとんどないデバイスということが言える。 
　実施例１記載のスピン波デバイス１００では、「０」の情報を有するスピン波に対して、「１」の情報を有するスピン波の位相が略π／２異なる波とした。本発明の別の観点によると、「０」の情報を有するスピン波に対して、「１」の情報を有するスピン波の位相がπずれた波としてもよい。実施例２記載のスピン波デバイス１００の基本構造は、図１に示されたものと同じである。また、クロック信号と、第１の電極１０３から印加される ＷＰと、第２の電極１０４から印加されるＲＰの動作タイミングは、図５と基本的には同じである。図８は、出力部分１０６の膜面垂直方向に微小電圧を印加したときの出力電流の大きさを、参照抵抗を介して電圧として測定した出力信号の時間変化を示している。図８の信号「０」の出力電圧波形において、ｔ１では第１の強磁性層１０１の磁化方向は膜面に対して膜面平行左向きであり、第２の電極１０４の磁化に対して反平行である。従って、ｔ１における出力部分１０６の膜面垂直方向の抵抗は高くなり、出力電流は減少する。このため、図８の出力信号は小さくなる。図８の信号「１」の出力信号波形では、ｔ１において磁化は膜面に対して膜面平行右向きであるため、出力信号は大きくなる。この結果から、実施例２記載のスピン波デバイス１００の出力部分１０６において、「０」若しくは「１」の情報を有するスピン波を区別して検出可能であることがわかる。実施例１記載のスピン波デバイス１００と比較して、実施例２記載のスピン波デバイス１００では、出力部分１０６の膜面垂直方向の抵抗の最大値と最小値を検出することになる。このため、検出が容易であるという利点がある。
　実施例１及び実施例２記載のスピン波デバイス１００では、スピン波が持つ「０」若しくは「１」の情報は、スピン波の位相によって特徴付けられた。本発明の別の観点によると、スピン波が持つ「０」若しくは「１」の情報は、スピン波の振幅によって特徴づけることができる。図９は、出力部分１０６に伝播した「０」及び「１」の情報を持つスピン波と、そのときの第１の強磁性層１０１の磁化方向を模式的に示している。図９の例では、「０」の情報を持つスピン波の振幅はプラスであり、ｔ１において、出力部分１０６に含まれる第１の強磁性層１０１の一部分の磁化方向は膜面に対して平行右向きである。一方、「１」の情報を持つスピン波の振幅はマイナスであり、ｔ１において、出力部分１０６に含まれる第１の強磁性層１０１の一部分の磁化方向は膜面に対して平行左向きである。つまり、「０」及び「１」のスピン波は位相が略πずれたスピン波である。また、半波長ぶんのみスピン波が励起されるよう、ＷＰのパルス幅が制御されている。
　このように、プラス若しくはマイナスの振幅を有するスピン波を発生させるためには、ｔＷＰにおいて膜面平行右向き若しくは左向きに外部磁場を印加すればよい。または、磁場と同じ効果があるフィールドライクトルク（ＦＬＴ）を制御して用いてもよい。この場合は、電圧の振幅でＦＬＴによる有効磁場の方向を制御することで、右向き若しくは左向きの振幅を有するスピン波が得ることが可能である。さらに、入力部分１０５の膜面垂直方向に電圧をかけると同時に少しだけ電流が流れるように設計しておき、スピントランスファートルク（ＳＴＴ）を用いる方法も考えられる。この場合は、電流の方向即ち電圧を印加する方向を変えることで、スピン波の磁化方向を制御可能である。いずれの方法でも、有効磁場は非常に小さくてよい。その理由は、理想的に作製された第１の強磁性層１０１の磁化を、右向き若しくは左向きに向けるために必要なエネルギーは等価であり、有効磁場によって例えば右向きのエネルギーが少しでも下がれば、磁化は右を向きやすくなるからである。このため、少しの有効磁場で、右向き若しくは左向きの振幅を有するスピン波を誘起することが可能である。
　スピン波が第１の強磁性層１０１を伝搬し出力部分１０６に到達すると、第２の電極１０４ではクロック信号と同期して時間ｔＲＰにおいて電圧（電流）が印加され、出力部分１０６の膜面垂直方向の電流（電圧）を読み出す。第１の強磁性層１０１を伝搬したスピン波は、出力部分１０６において図９に示したような磁化方向となる。すなわち、ｔ１において、信号「０」のスピン波の場合は、磁化方向は膜面平行右向き、信号「１」のスピン波の場合は磁化方向は膜面平行左向きである。このとき、出力部分１０６に微小電圧を印加したときの出力電流の大きさを、参照抵抗を介して電圧として測定した出力信号の時間変化として示すと、図１０になる。
　図１０の信号「０」の出力電圧波形において、ｔ１では第１の強磁性層１０１の磁化方向は膜面に対して平行右向きであり、第２の電極１０４に対して平行である。従って、ｔ１における出力部分１０６の膜面垂直方向の抵抗は低くなり、出力電流は増大する。このため、図１０の出力信号は増大する。図１０の信号「１」の出力信号波形では、ｔ１において磁化は膜面に対して平行左向きであるため、出力信号は減少する。 
　以上のように、スピン波が持つ「０」若しくは「１」の情報がスピン波の振幅によって特徴づけられた場合でも、 「０」若しくは「１」のスピン波のどちらが伝搬したかを区別して検出することが可能である。実施例１及び実施例２記載のスピン波デバイス１００と比較すると、この方式では、外部磁場を印加する機構、ＦＬＴを発生する機構、若しくはＳＴＴを発生する機構が必要である。しかし、スピン波の位相を遅らせる機構は必要ではないという利点がある。
　スピン波デバイス１１００において、出力部分１０６に伝搬したスピン波の検出のために磁壁１１０１の移動を利用してもよい。図１１は、磁壁１１０１を利用したスピン波の検出を実現するためのデバイス構造を示している。図１１の第１の強磁性層１０６中には、磁壁１１０１が導入されている。第１の強磁性層１０６の磁化は、磁壁１１０１を境界として方向が反平行となる。磁壁１１０１の内部では、磁化方向が空間的に連続的に変わっている。このため、スピン波が磁壁１１０１に伝搬すると、磁壁１１０１内部の磁化とスピン波が相互作用し、磁壁１１０１を移動することができる。
　図１２は、実施例４記載のスピン波デバイス１１００における、クロック信号と、第１の電極１０３から印加される書き込み電圧ＷＰと、第２の電極１０４から印加される読み出し電圧ＲＰの動作タイミングを例として示したものである。 
クロック信号と同期した時間ｔＷＰにおいて、第１の電極１０３に電圧信号を印加すると、第１の強磁性層１０１には第１の非磁性層１０２を介して電界が印加され、第１の強磁性層１０１にスピン波が発生する。スピン波は第１の強磁性層１０１を伝搬し、導入されている磁壁１１０１に到達する。このときスピン波と磁壁１１０１の相互作用によって磁壁１１０１は移動する。磁壁１１０１が移動する方向は、スピン波の磁化が傾く方向に依存する。
　以下で、第１の強磁性層１０１の磁化方向が膜面に対して垂直上向きの場合を例として説明する。発生したスピン波は、信号「０」若しくは「１」のどちらかの情報を持っている。図１３は磁壁１１０１を導入したスピン波デバイスにおける、出力部分１０６に伝播した「０」及び「１」の情報を持つスピン波を模式的に示している。図１３の例では、「０」の情報を持つスピン波の振幅はプラスであり、ｔ１において、出力部分１０６に含まれる第１の強磁性層１０１の一部分の磁化方向は膜面に対して平行右向きである。一方、「１」の情報を持つスピン波の振幅はマイナスであり、ｔ１において、出力部分１０６に含まれる第１の強磁性層１０１の一部分の磁化方向は膜面に対して平行左向きである。つまり、「０」及び「１」のスピン波は位相がπずれたスピン波である。また、半波長ぶんのみスピン波が励起されるよう、ＷＰのパルス幅が制御されている。
　磁壁１１０１にスピン波が到達すると、磁壁１１０１内部の磁化とスピン波が相互作用し、磁壁１１０１を移動することができる。図１４は信号「０」のスピン波が磁壁１１０１に到達したときの磁壁１１０１の移動を模式的に示している。第２の電極１０４の磁化方向は膜面に対して平行であり、図１４の例では右向きとした。また、この例では、スピン波が到達する前の磁壁１１０１は出力部分１０６の左側にある。このため、出力部分１０６の膜面垂直方向の抵抗は磁気抵抗効果により高抵抗である。信号「０」のスピン波が到達すると、磁壁１１０１は出力部分１０６の右側に移動し、出力部分１０６の膜面垂直方向の抵抗は低抵抗に変化する。磁壁１１０１が到達する前後において、出力部分１０６に微小電圧を印加したときの出力電流の大きさを、参照抵抗を介して電圧として測定した出力信号の時間変化も同様に図１４に示した。図ではｔ１において磁壁１１０１が移動し、抵抗が変化したことによって出力信号が増大している。
　一方、図１５は信号「１」のスピン波が磁壁１１０１に到達したときの磁壁１１０１の移動を模式的に示している。この例では、スピン波が到達する前の磁壁１１０１は出力部分１０６の右側にある。このため、出力部分１０６の膜面垂直方向の抵抗は磁気抵抗効果により低抵抗である。信号「１」スピン波が到達すると、磁壁１１０１は出力部分１０６の右側に移動し、出力部分１０６の膜面垂直方向の抵抗は高抵抗に変化する。従って、出力信号の時間変化はｔ１において磁壁１１０１が移動し、抵抗が変化したことによって出力信号が減少している。
　以上のように、磁壁１１０１を導入した場合のスピン波デバイス１１００では、「０」若しくは「１」のスピン波が伝搬した結果として磁壁１１０１が移動し、出力部分１０６の抵抗が変化する。このスピン波デバイス１１００の特徴は、スピン波が伝搬し減衰した後でも、情報を保持し続けること（ラッチ）が可能であることである。また、第２の電極１０４に印加する電界の振幅を制御することによって、第２の電極１０４直下の第１の強磁性層１０１の一部分の磁化方向を局所的に固着さることができる。これは、電界によって、第２の電極１０４直下の第１の強磁性層１０１の一部分のみ磁気異方性が変化するためである。これを利用することによって、スピン波が第１の電極１０３から第２の電極１０４を越えて第１の強磁性層１０１中を伝搬しないように制御することも可能である。
　第１の強磁性層１０１に磁壁１１０１を導入する方法はいくつか考えられる。例えば第１の強磁性層１０１の一部分に磁化を強く固着する機構を備えていてもよい。図１６の例では、第１の局所的に磁場を印加する機構を備えていてもよい。図１６の例では、磁化固着層１６０１及び１６０２を備えたスピン波デバイス１６００を示した。磁化固着層１６０１及び１６０２は、第１の強磁性層１０１よりも磁気異方性が大きい強磁性材料で作製することが望ましい。また、磁化固着層１６０１及び１６０２の磁化方向は反平行になるように作製する。このように作製することで、磁化固着層１６０１及び１６０２と接触する第１の強磁性層の一部分１６０３及び１６０４の磁化が反平行に強く固着される。
　磁化をさらに強く固着させるためには、磁化固着層１６０１及び１６０２として反強磁性材料を用いる方法も有効である。反強磁性材料を用いた場合、反強磁性材料と強磁性材料との交換結合により、磁化方向は強く固着される。反強磁性材料としては、ＩｒＭｎやＰｔＭｎなどに代表が代表的であるが、交換結合が強くはたらく材料が望ましい。この場合も、磁化固着層１６０１及び１６０２と接触する第１の強磁性層の一部分１６０３及び１６０４の磁化が反平行に強く固着されるように作製する。
　また、磁化固着層１６０１及び１６０２は、第１の電極１０３及び第２の電極１０４から離れた位置に備えることが望ましい。この理由は、磁化固着層１６０１及び１６０２の影響により、磁化固着層１６０１及び１６０２と接触する第１の強磁性層の一部分１６０３及び１６０４の磁化が一方向に固着されるため、スピン波を励起しづらくなる、若しくはスピン波の振幅が小さくなることが考えられるからである。
　このように作製されたスピン波デバイス１６００では、磁化固着層１６０１及び１６０２と接触する第１の強磁性層の一部分１６０３及び１６０４の磁化は互いに反平行に強く固着されるため、第１の強磁性層の一部分１６０３及び１６０４の間には必ず磁化方向の境界が存在する必要があるため、少なくとも一つの磁壁１１０１が導入される。
　磁壁を導入する別の方法として、第１の強磁性層１０１に対して、局所的に磁場を印加する機構を備えていてもよい。この方法を適用する場合は、電流を流すことによって発生する磁場を利用することが可能である。第１の強磁性層１０１の側に、空間を隔てて電流を流す配線を作製し、配線に電流を流すと磁場が発生する。この磁場によって第１の強磁性層１０１の磁化方向を変化させることにより磁壁を導入する。
　このような方法で作製したスピン波デバイスでは、前述のように情報を保持し続けることが可能であるため、情報のラッチが可能なスピン波デバイスとして利用可能である。
　本発明のさらに別の観点によると、２つの入力信号をそれぞれスピン波に変換し、２つのスピン波を干渉させることにより論理ゲートのように動作させ、論理を出力することが可能である。また、スピン波デバイスによる論理ゲートを多段に配置することにより、論理回路を形成することが可能である。実施例５では、２つの入力に対してＡＮＤゲートとして動作するスピン波デバイスを例として動作原理を説明する。
　図１７はＡＮＤゲートとして動作するスピン波デバイス１７００を模式的に示している。スピン波デバイス１７００は、第１の強磁性層１７０１と第１の非磁性層１７０２をこの順に積層した細線形状積層体と、第１の非磁性層１７０２の上に第１の電極１７０３を備える。同様の細線形状積層体はもう一つあり、こちらの積層体は第１の非磁性層１７０２の上に第２の電極１７０４を備える。第１の電極１７０３直下にある第１の非磁性層１７０２及び第１の強磁性層１７０１の一部分は、第１の電極１７０３を含めて第１の入力部分１７０５を構成する。また、第２の電極１７０４直下にある第１の非磁性層１７０２及び第１の強磁性層１７０１の一部分は、第２の電極１７０４を含めて第２の入力部分１７０６を構成する。２つの細線形状積層体は、干渉部分１７０７で合流し、１つの細線形状となる。合流した１つの細線形状積層体は、第１の非磁性層１７０２の上に第３の電極１７０８を備える。第３の電極１７０８直下にある第１の非磁性層１７０２及び第１の強磁性層１７０１の一部分は、第３の電極１７０８を含めて出力部分１７０９を構成する。第３の電極１７０８は強磁性材料で作製される。
　第１の電極１７０３及び第２の電極１７０４と、第１の強磁性層１７０１の間に電界をそれぞれ印加するため、第１の強磁性層１７０１には電極が備えられている。また、出力部分１７０９の膜面垂直方向の抵抗を読み出す機構（第３の電極１７０８及び第１の強磁性層１７０１の磁化に影響を与えない程度の微小な電圧を印加し電流を読み出す機構、若しくは、微小な電流を印加し電圧を読み出す機構）を備えている。また外部にはクロック信号を発生する機構を備えている。
　図１８は、実施例５記載のスピン波デバイス１７００における、クロック信号と、第１の電極１７０３から印加される書き込み電圧（Ｗｒｉｔｅ ｐｕｌｓｅ １: ＷＰ１）と、第２の電極１７０４から印加される書き込み電圧（Ｗｒｉｔｅ ｐｕｌｓｅ ２: ＷＰ２）と、第３の電極１７０８から印加される読み出し電圧ＲＰの動作タイミングを例として示したものである。図からわかるように、実施例５の例ではＷＰ１及びＷＰ２は同じタイミングで印加されるとした。
　第１の入力部分１７０５及び第２の入力部分１７０６におけるスピン波の発生方法は、実施例１から３記載のいずれかの方法が適用される。実施例５においては、実施例３記載のスピン波発生方法を適用した。すなわち、スピン波が持つ「０」若しくは「１」の情報は、スピン波の振幅によって特徴づけられる。
　第１の入力部分１７０５及び第２の入力部分１７０６において、クロック信号と同期した時間ｔＷＰにおいて、同時に発生したスピン波は、同じ速度で第１の強磁性層１７０１を伝搬し、干渉部分１７０７において干渉する。その結果、第１の入力部分１７０５及び第２の入力部分１７０６のそれぞれにおいて入力した「０」若しくは「１」のスピン波に依存して、 出力部分１７０９に伝搬したスピン波は異なる。図１９は、第１の入力部分１７０５及び第２の入力部分１７０６において入力された信号に対する、出力部分１７０９で検出されるスピン波を示している。
　図１９の（ａ）は第１の入力部分１７０５及び第２の入力部分１７０６において信号「０」が入力されたときのスピン波と、干渉部分１７０７を介して出力部分１７０９に伝搬したスピン波を示している。出力部分１７０９に伝搬したスピン波はプラスの振幅である。図１９（ｂ）は第１の入力部分１７０５において信号「０」、第２の入力部分１７０６において信号「１」が入力されたときのスピン波と、干渉部分１７０７を介して出力部分１７０９に伝搬したスピン波を示している。この場合は、干渉によって入力されたスピン波が打ち消しあうので、出力部分１７０９ではスピン波は観測されない。図１９（ｃ）は第１の入力部分１７０５において信号「１」、第２の入力部分１７０６において信号「０」が入力されたときのスピン波と、干渉部分１７０７を介して出力部分１７０９に伝搬したスピン波を示しており、同様に出力部分１７０９ではスピン波は観測されない。図１９の（ｄ）は第１の入力部分１７０５及び第２の入力部分１７０６において信号「１」が入力されたときのスピン波と、干渉部分１７０７を介して出力部分１７０９に伝搬したスピン波を示している。出力部分１７０９に伝搬したスピン波はマイナスの振幅である。
　出力部分１７０９では、クロック信号と同期した時間ｔＲＰにおいてＲＰ電圧が印加され、出力部分１７０９の膜面垂直方向に流れる電流を読み出す。出力部分１７０９に含まれる第１の強磁性層１７０１の一部分の磁化は、発生したスピン波によって磁化方向が変化しているため、磁気抵抗効果により出力部分１７０９の膜面垂直方向の抵抗は変化するため、伝搬したスピン波を判別することが可能である。
　以上の結果から、例えば振幅が０以下をＬｏｗとなるように閾値を決めることによって、ＯＲゲートとして利用可能である。また、閾値を変えること及びそれらを組み合わせることで、ＡＮＤ、ＮＯＲ、ＮＡＮＤなどの論理ゲートを作製することが可能である。このように作製した、スピン波デバイスを用いた論理ゲートを多段に配置することによって、論理回路を構成することも可能である。
　従って、スピン波デバイスを用いることによって、現状のＣＭＯＳデバイスよりも消費電力を抑えた論理回路を構成することが可能となる。 図２０はスピン波デバイスを用いてＦＰＧＡを構成した場合の模式図を示している。スピン波デバイスはコンフィギャブルロジックブロック（ＣＬＢ）２００３内に用いられる。図２０ではルックアップテーブル（ＬＵＴ）２００５をスピン波デバイスで構成した場合を例として挙げている。スピン波デバイスを用いて構成したＬＵＴ２００６からわかるように、スピン波デバイス１７００が多段に配置されることによって、論理回路が実現される。また、スイッチボックス２００１やフリップフロップ（ＦＦ）２００４なども、スピン波デバイスで構成することが可能である。
　１００…スピン波デバイス、１０１…第１の強磁性層、１０２…第１の非磁性層、１０３…第１の電極、１０４…第２の電極、１０５…入力部分、１０６…出力部分、３００…スピン波デバイスの回路構成、３０１…第１の選択トランジスタ、３０２…第２の選択トランジスタ、３０３…第1のビット線、３０４…第２のビット線、３０５…ソース線、３０６…第１のワード線、３０７…第２のワード線、３０８…ビット線ドライバ、３０９…ソース線ドライバ、３１０…ワード線ドライバ、３１１…ビット線ドライバ３０８のクロック入力線、３１２…ソース線ドライバ３０９のクロック入力線、３１３…ワード線ドライバ３１０のクロック入力線、４００…スピン波デバイスの回路構成、１１００…磁壁が導入されたスピン波デバイス、１１０１…磁壁、１６００…磁化固着層を備えた磁壁が導入されたスピン波デバイス、１６０１…第１の磁化固着層、１６０２…第２の磁化固着層、１６０３…第１の磁化固着層１６０１と接触する第１の強磁性層の一部分、１６０４…第２の磁化固着層１６０２と接触する第１の強磁性層の一部分、１７００…スピン波デバイスを用いた論理回路、１７０１…第１の強磁性層、１７０２…第１の非磁性層、１７０３…第１の電極、１７０４…第２の電極、１７０５…第１の入力部分、１７０６…第２の入力部分、１７０７…干渉部分、１７０８…第３の電極、１７０９…出力部分、２０００…スピン波デバイスを用いたＦＰＧＡ基本構成、２００１…スイッチボックス、２００２…グローバル配線、２００３…コンフィギャブルロジックブロック（ＣＬＢ）、２００４…フリップフロップ（ＦＦ）、２００５…ルックアップテーブル（ＬＵＴ）、２００６…スピン波デバイスを用いて構成したＬＵＴ。

Claims (15)

  1. 　第１の強磁性層と、前記第１の強磁性層上に形成された非磁性層からなる細線形状の積層体と、
    　前記第１の非磁性層上の第１の領域に形成された、非磁性体の第１の電極と、
    　前記第１の電極に電界を印加することにより、前記第１の強磁性層にスピン波を発生させるための電界印加手段と、
    　前記第１の強磁性層内で伝搬された前記スピン波の位相または振幅を磁気抵抗効果によって検出するための、前記第１の非磁性層上の第２の領域に形成された、強磁性体の第２の電極と
    を有することを特徴とするスピン波デバイス。
  2. 　更に、クロック信号を発生させる回路を有し、
    　前記スピン波の周波数は前記クロック信号の周波数と同期しており、 
    　前記第１の電極に電界を印加するタイミングと、前記磁気抵抗効果による検出を行うタイミングが、前記クロック信号と同期していることを特徴とする請求項１記載のスピン波デバイス。 
  3. 　前記第１の電極は第１の選択トランジスタのソース電極に電気的に接続されており、
    　前記第２の電極は第２の選択トランジスタのソース電極に電気的に接続されており、
    　前記第１の選択トランジスタのドレイン電極は第1のビット線に電気的に接続されており、
    　前記第１の選択トランジスタのゲート電極は第１のワード線に電気的に接続されており、
    　前記第２の選択トランジスタのドレイン電極は第２のビット線に電気的に接続されており、
    　前記第２の選択トランジスタのゲート電極は第２のワード線に電気的に接続されており、
    　前記第１の強磁性層の両端はそれぞれソース線に接続されており、
    　前記第１のビット線と前記第１のワード線に電圧を印加し、前記第1の選択トランジスタをオンにして前記スピン波を励起させ、前記第２のビット線と前記第２のワード線に電圧を印加し、前記第２の選択トランジスタをオンにして前記第２の領域における抵抗を読み出すことを特徴とする請求項１記載のスピン波デバイス。
  4. 　前記第１の電極は第１のビット線に電気的に接続されており、
    　前記第２の電極は第２のビット線に電気的に接続されており、
    　前記第１の領域における前記第１の強磁性層は、第１の選択トランジスタのドレイン電極に電気的に接続されており、
    　前記第２の領域における前記第１の強磁性層は、第２の選択トランジスタのドレイン電極に電気的に接続されており、
    　前記第１の選択トランジスタのソース電極及び前記第２の選択トランジスタのソース電極はそれぞれソース線に電気的に接続されており、
    　前記第１の選択トランジスタのゲート電極は第１のワード線に電気的に接続されており、
    　前記第２の選択トランジスタのゲート電極は第２のワード線に電気的に接続されているおり、
    　前記第１のビット線と前記第１のワード線に電圧を印加し、前記第1の選択トランジスタをオンにして前記スピン波を励起させ、前記第２のビット線と前記第２のワード線に電圧を印加し、前記第２の選択トランジスタをオンにして前記第２の領域における抵抗を読み出すことを特徴とする請求項１記載のスピン波デバイス。
  5. 　更に、前記スピン波の伝搬方向を制御するための磁場印加手段を有することを特徴とする請求項１記載のスピン波デバイス。 
  6. 　前記第１の強磁性層及び前記第２の電極が３ｄ遷移金属を少なくとも１つ以上含む強磁性材料で構成され、
    　前記第１の非磁性層が酸素を含む材料で構成されることを特徴とする請求項１記載のスピン波デバイス。
  7. 　「０」若しくは「１」の入力信号に応じて、前記スピン波の位相が略π／２異なるように、前記第１の電極に印加される電界のタイミングが異なり、
    　前記第２の電極において、前記スピン波の位相の違いを、前記磁気抵抗効果によって検出することを特徴とする請求項１記載のスピン波デバイス。
  8. 　「０」若しくは「１」の入力信号に応じて、前記スピン波の位相が略π異なるように、前記第１の電極に印加される電界のタイミングが異なり、
    　前記第２の電極において、前記スピン波の位相の違いを、前記磁気抵抗効果によって検出することを特徴とする請求項１記載のスピン波デバイス。
  9. 　前記第１の強磁性層には、磁壁が導入されており、
    　「０」若しくは「１」の入力信号に応じて、異なる振幅方向の前記スピン波によって、前記磁壁が移動し、
    　前記第２の電極において、前記スピン波の振幅方向の違いを、前記磁気抵抗効果によって検出することを特徴とする請求項１記載のスピン波デバイス。
  10. 　前記スピン波が減衰したあとでも前記第２の電極と前記磁壁の相対位置を磁気抵抗効果によって検出できることを特徴とする請求項９記載のスピン波デバイス。
  11. 　前記第２の電極に印加する電界の振幅を制御することによって、
    　前記第２の領域の前記第１の強磁性層の一部分の磁化方向が局所的に固着され、
    　前記スピン波が前記第１の電極から前記第２の電極を越えて前記第１の強磁性層中を伝搬しないように制御されることを特徴とする請求項１記載のスピン波デバイス。
  12. 　前記第１の強磁性層は２つの磁化固着層を備え、
    　前記２つの磁化固着層は前記第１の強磁性層より磁気異方性が大きい強磁性材料であることを特徴とする請求項９記載のスピン波デバイス。
  13. 　前記第１の強磁性層は２つの磁化固着層を備え、
    　前記２つの磁化固着層は反強磁性材料であることを特徴とする請求項９記載のスピン波デバイス。
  14. 　第１の強磁性層と、前記第１の強磁性層上に形成された非磁性層からなる、第1及び第２の細線形状の積層体と、
    　前記第1の積層体の前記第１の非磁性層上の第１の領域に形成された、非磁性体の第１の電極と、
    　前記第２の積層体の前記第１の非磁性層上の第２の領域に形成された、非磁性体の第２の電極と、
    　前記第1及び第２の積層体は干渉部分で合流し、
    　合流した前記積層体の前記第１の非磁性層上の第３の領域に形成された、強磁性体の第３の電極を備え、
    　前記第１及び第２の電極に電界を印加することにより、前記第１の強磁性層に、入力信号に応じて異なるスピン波を発生させるための電界印加手段と、
    　前記スピン波は前記干渉部分で干渉することにより、前記第１の電極及び前記第２の電極から誘起された２つのスピン波に対して演算を行い、
    　前記第３の電極において伝搬してきた演算結果であるスピン波の位相若しくは振幅を、磁気抵抗効果によって検出することを特徴とするスピン波デバイスを用いた論理回路。 
  15. 　前記論理回路が多段に接続されており、
    　複数の入力信号に対しスピン波干渉による演算を行うことを特徴とする請求項１４記載のスピン波デバイスを用いた論理回路。
PCT/JP2013/064145 2013-05-22 2013-05-22 スピン波デバイス及びスピン波デバイスを用いた論理回路 WO2014188525A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2013/064145 WO2014188525A1 (ja) 2013-05-22 2013-05-22 スピン波デバイス及びスピン波デバイスを用いた論理回路
US14/893,060 US9602103B2 (en) 2013-05-22 2013-05-22 Spin wave device and logic circuit using spin wave device
JP2015517972A JP6078643B2 (ja) 2013-05-22 2013-05-22 スピン波デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/064145 WO2014188525A1 (ja) 2013-05-22 2013-05-22 スピン波デバイス及びスピン波デバイスを用いた論理回路

Publications (1)

Publication Number Publication Date
WO2014188525A1 true WO2014188525A1 (ja) 2014-11-27

Family

ID=51933115

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/064145 WO2014188525A1 (ja) 2013-05-22 2013-05-22 スピン波デバイス及びスピン波デバイスを用いた論理回路

Country Status (3)

Country Link
US (1) US9602103B2 (ja)
JP (1) JP6078643B2 (ja)
WO (1) WO2014188525A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206935A (zh) * 2016-07-14 2016-12-07 华中科技大学 一种控制自旋波传输的方法
WO2017183574A1 (ja) * 2016-04-21 2017-10-26 Tdk株式会社 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
JP2019087697A (ja) * 2017-11-09 2019-06-06 株式会社日立製作所 熱電変換装置および熱輸送システム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9431600B2 (en) 2014-10-06 2016-08-30 International Business Machines Corporation Magnetic domain wall shift register memory devices with high magnetoresistance ratio structures
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9257136B1 (en) * 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
EP3249705B1 (en) * 2016-05-24 2019-12-18 IMEC vzw Tunable magnonic crystal device and filtering method
CN115359820A (zh) * 2022-08-24 2022-11-18 中国科学院微电子研究所 一种基于自旋波单元的存内计算阵列结构及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200123A (ja) * 2008-02-19 2009-09-03 Nec Corp 磁気ランダムアクセスメモリ
JP2012028794A (ja) * 2005-09-29 2012-02-09 Seoul National Univ Industry Foundation 強いスピン波発生方法及びスピン波を利用した超高速情報処理スピン波素子
JP2012204802A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 磁気記憶素子、磁気記憶装置、および磁気メモリ
JP2013045840A (ja) * 2011-08-23 2013-03-04 National Institute Of Advanced Industrial & Technology 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7528456B1 (en) * 2005-03-01 2009-05-05 The Regents Of The University Of California Nano-scale computational architectures with spin wave bus
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8432009B2 (en) * 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US9208845B2 (en) * 2011-11-15 2015-12-08 Massachusetts Instiute Of Technology Low energy magnetic domain wall logic device
WO2013187193A1 (ja) * 2012-06-11 2013-12-19 日本電気株式会社 不揮発性論理ゲート素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028794A (ja) * 2005-09-29 2012-02-09 Seoul National Univ Industry Foundation 強いスピン波発生方法及びスピン波を利用した超高速情報処理スピン波素子
JP2009200123A (ja) * 2008-02-19 2009-09-03 Nec Corp 磁気ランダムアクセスメモリ
JP2012204802A (ja) * 2011-03-28 2012-10-22 Toshiba Corp 磁気記憶素子、磁気記憶装置、および磁気メモリ
JP2013045840A (ja) * 2011-08-23 2013-03-04 National Institute Of Advanced Industrial & Technology 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183574A1 (ja) * 2016-04-21 2017-10-26 Tdk株式会社 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
JPWO2017183574A1 (ja) * 2016-04-21 2018-08-16 Tdk株式会社 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
CN106206935A (zh) * 2016-07-14 2016-12-07 华中科技大学 一种控制自旋波传输的方法
CN106206935B (zh) * 2016-07-14 2019-01-04 华中科技大学 一种控制自旋波传输的方法
JP2019087697A (ja) * 2017-11-09 2019-06-06 株式会社日立製作所 熱電変換装置および熱輸送システム

Also Published As

Publication number Publication date
US20160105176A1 (en) 2016-04-14
US9602103B2 (en) 2017-03-21
JPWO2014188525A1 (ja) 2017-02-23
JP6078643B2 (ja) 2017-02-08

Similar Documents

Publication Publication Date Title
JP6078643B2 (ja) スピン波デバイス
Makarov et al. CMOS-compatible spintronic devices: a review
US9941468B2 (en) Magnetoresistance effect element and magnetic memory device
Lakys et al. Self-enabled “error-free” switching circuit for spin transfer torque MRAM and logic
JP5673951B2 (ja) 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子
TWI544483B (zh) 自旋力矩磁性積體電路及其製造方法
JP5260040B2 (ja) 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
JP5618103B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5759882B2 (ja) スピン波導波路、及びスピン波演算回路
Wang et al. Nonvolatile spintronics: perspectives on instant-on nonvolatile nanoelectronic systems
KR102434466B1 (ko) 낮은 표류 필드 자기 메모리
Liu et al. Magnetic–electrical interface for nanomagnet logic
Lyle et al. Magnetic tunnel junction logic architecture for realization of simultaneous computation and communication
JP6081591B2 (ja) スピン波回路の動作制御方法
JP2009158877A (ja) 磁気メモリセル及びランダムアクセスメモリ
WO2014065049A1 (ja) 磁壁移動型メモリセル及びその初期化処理方法
Verma et al. Spintronics-based devices to circuits: Perspectives and challenges
JP2019041098A (ja) スピン流磁気抵抗効果素子及び磁気メモリ
JP6191941B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
Jovanović et al. Comparative analysis of MTJ/CMOS hybrid cells based on TAS and in-plane STT magnetic tunnel junctions
Manfrini et al. Interconnected magnetic tunnel junctions for spin-logic applications
TW201222546A (en) Memory element and memory device
Dieny et al. Spintronic devices for memory and logic applications
JP5850147B2 (ja) 記憶装置、記憶素子
JP5486048B2 (ja) 磁気メモリセル及びランダムアクセスメモリ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13885348

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015517972

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14893060

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13885348

Country of ref document: EP

Kind code of ref document: A1