JP6081591B2

JP6081591B2 - スピン波回路の動作制御方法

Info

Publication number: JP6081591B2
Application number: JP2015523696A
Authority: JP
Inventors: 伊藤　顕知; 顕知伊藤; 将貴山田; 勝哉三浦; 晋小川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2013-06-25
Filing date: 2013-06-25
Publication date: 2017-02-15
Anticipated expiration: 2033-06-25
Also published as: WO2014207818A1; JPWO2014207818A1

Description

本発明は、スピン波を情報伝達媒体として用いる導波路、素子及びそれを用いた演算回路に関するものである。

情報化社会の爆発的な進展とともに、単位時間内に処理すべき情報量は指数関数的に増加する一方で、地球環境やエネルギーの制約から、情報処理に供するエネルギーは飛躍的に低減することが強く求められている。これまでのＣＭＯＳをベースとした半導体演算素子は、微細化とともに性能を向上させてきたが、微細化によって増大するリーク電流や、配線を電流が流れる際に生じる交流損失やジュール損失が引き起こす消費電力増大が顕著となり、動作速度を向上させることが困難となってきている。この状況に対応するため、プロセッサを複数配置するマルチコア化や、パワーゲーティングなど使用しないブロックの電力をオフする対策がとられているが、いずれも限界があると考えられている。

近年、低消費電力化を実現する技術として、電流の流れを伴わずスピンの流れによって情報を伝達するスピン流が注目されている、スピン流には、例えば非特許文献１に記載されている、フェルミ面上を伝搬する電子が担体である電子スピン流と、強磁性体の導波路内を原子に束縛されたスピンの歳差運動が波の形で伝搬してゆくスピン波スピン流の２つのタイプが存在する。このうち、スピン波は伝搬距離が数１０μｍから数ｃｍと比較的長いので、規模の大きな演算回路への応用が期待されている。

たとえば、特許文献１には、スピン波の効率的な発生方法や、スピン波の位相を制御する方法が開示されており、さらにスピン波の反射、屈折、透過、干渉などの波動的な性質を応用した情報処理素子が開示されている。また非特許文献２、特許文献２には、スピン波の励起、検出、位相制御方法に加えて、スピン波を用いた具体的な論理演算回路（ＡＮＤ回路、ＯＲ回路、ＮＡＮＤ回路、ＮＯＲ回路など）が開示され、スピン波演算回路を用いた場合、消費電力を大幅に低減できることが示唆されている。

さらに、非特許文献３には、書込まれた情報をスピン波を用いて演算したのち再度格納し、さらに次の情報処理を進めていくという、現在の同期式演算回路とコンパチブルなスピン波演算回路が開示されている。以下その内容を簡潔に示す。

図１は、非特許文献３に示されたスピン波演算回路の概略図である。１０１はＳｉ基板、１０２はワイヤ状（線状）のスピン波導波路、１０３はＮｉなどの膜面内方向に磁化容易軸を有する強磁性膜、１０４はＰＺＴなどの強誘電体膜、１０５はＡｌなどの金属電極材料膜、１０６はＡｌなどの金属材料の線路である。１０７はスピン波を励起する領域、１０８はスピン波を検出する領域である。強磁性膜１０３と強誘電体膜１０４と金属電極材料膜１０５は、電界を印加すると強磁性膜１０３の磁気異方性の方向が制御可能な、電気磁気（ＭＥ）効果素子を構成する。

また、以下では、図１に示されているｘ，ｙ，ｚ座標系を用いて説明を行う。本明細書で膜面に垂直な方向とはｚ軸方向を指すものとし、膜面に平行な方向とはｘｙ平面内の方向とする。この回路においてスピン波を用いた演算は、以下のように行われる。

ＭＥ素子に＋、−（具体的には膜面垂直方向上、下）の電界をかけることで、強磁性膜１０３に“０”，“１”の情報を書き込む。次に、ＭＥ素子に再び同じ極性の電界を印加してスピン波を励起する。スピン波がスピン波導波路１０２を伝搬して電極線路１０６の下部にあるＮｉ膜に到達する間に、最初の演算がスピン波の波動的性質を用いて行われ、その結果がＮｉ膜に記録される。次に、電極線路１０６が活性化されて再びスピン波が励起され、スピン波がスピン波導波路１０２を伝搬して検出領域１０８に到達する間に、第２の演算がスピン波の波動的性質を用いて行われ、領域１０８にあるＮｉ膜に記録される。演算結果は、領域１０８にあるＭＥ素子を通じて電気的に検出される。

図２〜４は、スピン波導波路１０２とＭＥ素子をさらに詳細に示した説明図である。図２はスピン波導波路１０２とＭＥ素子の接続部の模式図、図３及び図４はスピン波導波路とＮｉ膜の磁化状態を示す模式図である。

図２に示すように、Ｎｉ膜１０３、強誘電体膜１０４、金属電極材料膜１０５の積層体であるＭＥ素子はスピン波導波路の一部に挿入されるようにして配置されている。

図３に示すように、スピン波導波路１０２では強磁性体の磁化は膜面垂直方向を向いている。これに対し、ＭＥ素子を構成するＮｉ膜１０３の磁化は膜面内方向に磁化容易軸を有する。しかし、Ｎｉ膜１０３は垂直磁化の強磁性膜１０２と磁気的に結合しているため、その磁化方向は完全に膜面内方向を向くことができず、図４のように、膜面垂直／膜面内の間の方向を向く。この安定点は、＋ｙ／−ｙ方向にそれぞれ一つずつあるので、Ｎｉ膜に“１”，“０”の情報を記録することができる。

図５〜８は、上記で述べたスピン波の波動的な性質を用いた情報の書込み方法について、さらに詳しく示した図である。図５のように、情報入力部３０１に情報１が記録されている場合、すなわち＋ｙ方向に磁化が向いている場合を考える。図５の場合、情報入力部３０１と情報出力部３０３を接続するスピン波導波路１０２の長さがスピン波の波長λのｎ倍（ｎλ：ｎは自然数）に等しいので、電界によって励起されたスピン波３０４は、スピン波が励起されてから時間ｔ＝λ／ｖ（ｖはスピン波の速度）後の情報出力部３０３での振幅は＋ｙ方向となる。この情報がそのまま情報出力部３０３に記録される。他方、図６のように、情報入力部３０１と情報出力部３０３が、スピン波の波長λのｎ＋（１／２）倍の長さのスピン波導波路１０２で接続されているときには、時間ｔ後のスピン波の振幅は−ｙ方向となり、この情報がそのまま情報出力部３０３に記録される。図７のように、情報入力部３０１と情報出力部３０３が、スピン波の波長λのｎ倍（ｎλ）の長さのスピン波導波路で接続され、情報入力部３０１に情報０、すなわち−ｙ方向向きの磁化が記録されている場合には、時間ｔ後のスピン波の振幅は−ｙ方向となり、この情報が情報出力部３０３にそのまま記録される。また、図８のように、情報入力部３０１と情報出力部３０３が、スピン波の波長λのｎ＋１／２倍の長さのスピン波導波路１０２で接続され、かつ情報入力部に情報０、すなわち−ｙ方向向きの磁化が記録されている場合には、時間ｔ後のスピン波の振幅は＋ｙ方向となり、この情報が情報出力部３０３にそのまま記録される。

特表２００９−５０８３５３公報 US 2007/0296516 A1

Nature, Vol.416, pp.713-715(2002) IEEE TRANSACTIONS ON MAGNETICS, VoL.44, No.9, pp.2141-2150 (2008) JOURNAL OF APPLIED PHYSICS Vol.110, p.034306 (2011)

しかし、上記で示したスピン波演算回路には、以下のような課題がある。

非特許文献２に記載されているスピン波演算回路では、演算をクロックに応じて逐次進めていくという機構がないので、現在主流である同期式情報処理方式を用いることができず、応用が著しく限定される。非特許文献３では、この点が改善されている。しかし、図２に示されたスピン波回路では、膜面垂直方向（ｚ軸方向）に磁化容易軸を有するスピン波導波路の一部に、膜面内方向（ｙ軸方向）に磁化容易軸を有する情報記録部が挿入されている。このような構造の場合、例えば、JOURNAL OF APPLIED PHYSICS Vol.104, 063921 (2008)に記載されているように、磁気異方性の異なった領域の境界でスピン波の反射が生じてしまい、スピン波が効率よく伝搬しないという問題がある。

本発明は、スピン波の反射がなく効率よくスピン波が伝搬するスピン波回路、効率よく情報を記録できる情報記録部の構造、及び記録制御の方法と、それを用いた既存の同期式演算回路とコンパチブルな演算回路を提示するものである。

本発明では、基板上にスピン波を伝搬させる強磁性体線路が設け、強磁性体線路上に非磁性中間層を介して強磁性層が積層された領域を複数設け、強磁性体線路と強磁性層を非磁性中間層を介して強磁性結合させ、強磁性体線路の磁化容易軸と強磁性層の磁化容易軸を直交させてスピン波回路を構成する。

強磁性体線路及びその上に形成される強磁性層はＣｏ，Ｆｅないしそれらの合金、あるいは前記Ｃｏ，Ｆｅないしそれらの合金にＢを含有する金属で構成することができる。

強磁性体線路の磁化容易軸を強磁性体線路の延伸方向に平行とし、強磁性層の磁化容易軸を膜面に垂直とする。あるいは、強磁性体線路の磁化容易軸を強磁性体線路の延伸方向と直交かつ基板表面に平行とし、強磁性層の磁化容易軸を膜面に垂直とする。あるいはまた、強磁性体線路の磁化容易軸を基板面に垂直とし、強磁性層の磁化容易軸を膜面に平行とする。

更に、強磁性層の上に絶縁層を形成し、その絶縁層の上に非磁性金属からなる電極を設ける。また、所定の領域の強磁性層の上に絶縁層を形成し、その絶縁層の上に強磁性体からなる電極を設ける。

強磁性体線路上に形成する強磁性層は、互いに磁化が反平行に向いた２層の強磁性層と、その２層の強磁性層に挟まれた非磁性層とで構成するのが好ましい。

また、本発明のスピン波回路は、基板上にスピン波を伝搬させる強磁性体線路が設けられ、強磁性体線路上に非磁性中間層、強磁性層、絶縁層及び電極層がこの順で積層された領域が複数設けられ、強磁性体線路と強磁性層は非磁性中間層を介して強磁性結合しており、強磁性体線路の磁化容易軸と強磁性層の磁化容易軸が直交しており、上記領域は情報の入力及び強磁性体線路を伝搬するスピン波を励起するための情報入力部、情報の一次記録及び強磁性体線路を伝搬するスピン波を励起するための一次情報記録部、又は情報を読み出すための情報再生部として使用される。ここで、情報再生部の電極層は導電性強磁性層である。

更に、一次情報記録部及び情報再生部で複数の強磁性体線路を交差させる。また、隣接する情報入力部、一次情報記録部、情報再生部の間の距離は、強磁性体線路を伝搬するスピン波の半波長の偶数倍あるいは奇数倍とする。

本発明によるスピン波回路の動作制御方法は、情報入力部の電極層に所定の閾電圧以上かつ所定のパルス幅の第１の電圧を印加して当該情報入力部を構成する強磁性層に情報の書込みを行う工程と、情報が記録されている情報入力部又は一次情報記録部の電極層に前記所定の閾電圧より小さい所定のパルス幅の第２の電圧を印加して強磁性体線路中にスピン波を励起させると共に、情報入力部又は一次情報記録部から情報を伝達すべき一次情報記録部又は情報再生部の電極層に第３の電圧を印加して当該一次情報記録部又は情報再生部を構成する強磁性層の磁化遷移のエネルギー障壁の値を低下させる工程と、情報を伝達すべき一次情報記録部又は情報再生部に情報が記録された後、第３の電圧の印加を停止する工程と、を含む。

ここで、第３の電圧を印加するタイミングは、第２の電圧印加と同じタイミングあるいはそれ以降でスピン波が情報を伝達すべき一次情報記録部又は情報再生部に到達するまでの間のタイミングとする。

また、第２の電圧は正弦波とし、第３の電圧は矩形波とする。

本発明によると、スピン波の反射がなく効率よくスピン波が伝搬し、効率よく情報を記録できるスピン波回路及び記録制御の方法を提供することができる。

上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

スピン波導波路を用いた演算回路の従来例を示す図。従来のスピン波導波路とＭＥ素子の接続部の模式図。スピン波導波路とＮｉ膜の磁化状態を示す模式図。スピン波導波路とＮｉ膜の磁化状態を示す模式図。スピン波導波路における情報の記録方法を示す図。スピン波導波路における情報の記録方法を示す図。スピン波導波路における情報の記録方法を示す図。スピン波導波路における情報の記録方法を示す図。スピン波導波路及びスピン波回路の一実施例を示す模式図。スピン波導波路及びスピン波回路の一実施例を示す模式図。スピン波導波路及びスピン波回路の一実施例を示す模式図。情報入力部への情報書込みの原理を示す図。スピン波励起の原理を示す図。従来のスピン波導波路内における内部磁界の変化を示す説明図。本発明のスピン波導波路における内部磁界の変化を示す説明図。スピン波導波路及びスピン波回路の一実施例を示す模式図。スピン演算回路を構成するスピン波回路の各部への電圧印加を示す図。印加電圧ＶｉとＶｏの波形と印加タイミングの例を示す図。ＡＮＤ論理及びＯＲ論理を実現するスピン波回路の例を示す図。ＮＡＮＤ論理を実現するスピン波回路の例を示す図。セレクタ回路を実現するスピン波回路の図。全加算回路を実現するスピン波回路を示す模式図。スピン波演算回路とＣＭＯＳ回路の集積化方法を示す模式図。

以下、図面を参照して本発明の各種の実施例を説明する。

図９は、スピン波導波路及び情報記録部を備えるスピン波回路の第１の実施例を示す模式図である。

スピン波導波路を構成する強磁性体線路４０５は、連続した長尺形状の膜として下地膜４０６の上に形成されている。情報入力部４０７、情報の一次記録部４０８、情報再生部４０９などの領域をスピン波導波路で結ぶことでスピン波回路が構成される。情報入力部４０７、情報の一次記録部４０８は、強磁性体線路４０５上に非磁性膜４０４、情報の記録及びスピン波の励起を行う強磁性膜４０３、絶縁膜４０２、電極４０１を積層することによって構成される。情報再生部４０９では、電極４０１の代わりに導電性強磁性膜４１０が用いられており、情報再生部４０９はいわゆる強磁性トンネル接合（ＭＴＪ）となっている。

以下では、図９に示されているｘ，ｙ，ｚ座標系を用いて説明を行う。本実施例で膜面に垂直な方向とはｚ軸方向を指すものとし、膜面に平行な方向とはｘｙ平面内の方向とする。この定義は、図１〜４の場合と全く同一であり、以下に説明する他の実施例でも同様の定義を用いる。

図９の実施例では、スピン波導波路を構成する強磁性体線路４０５の磁化容易軸は膜面垂直方向（ｚ軸）を向いている。これに対し、強磁性膜４０３，４１０の磁化容易軸は膜面内方向（ｙ軸）を向いている。スピン波導波路を構成する強磁性体線路４０５と強磁性膜４０３とは、非磁性膜４０４を介して強磁性結合している。このため、強磁性膜４０３の磁化方向は完全に膜面内を向くことはなく、図９に示されているようにやや膜面垂直方向（ｚ軸）に立った方向を向いている。図９の例では、強磁性膜４０３の磁化の安定方向は、±ｙ軸方向に２つあり、これらの方向を向いた磁化に情報“１”と“０”を代表させることができる。

図１０及び図１１は、スピン波導波路及び情報記録部を備えるスピン波回路の第２、第３の実施例を示す模式図である。

図１０において、５０１は電極、５０２は絶縁膜、５０３は情報の記録及びスピン波の励起を行う強磁性膜、５０４は非磁性膜、５０５はスピン波導波路を構成する強磁性体線路、５０６は下地膜である。情報入力部５０７、情報の一次記録部５０８、情報再生部５０９などをスピン波導波路で結ぶことでスピン波回路が構成される。情報再生部５０９では、電極５０１の代わりに導電性強磁性膜５１０が用いられており、情報再生部５０９はいわゆる強磁性トンネル接合（ＭＴＪ）となっている。図１０に示したスピン波回路の基本的な構成は図９と同様であるが、図１０の場合、スピン波導波路を構成する強磁性体線路５０５の磁化容易軸は膜面内方向（ｘ軸）、すなわち強磁性体線路の延伸方向と平行な方向を向いている。これに対し、強磁性膜５０３，５１０の磁化容易軸は膜面垂直方向（ｚ軸）を向いている。スピン波導波路を構成する強磁性体線路５０５と強磁性膜５０３とは、非磁性膜５０４を介して強磁性結合している。このため、強磁性膜５０３の磁化方向は完全に垂直方向を向くことはなく、図１０に示されているようにやや膜面内方向（ｘ軸）に倒れた方向を向いている。図１０の例では、強磁性膜５０３の磁化の安定方向は±ｚ軸方向に２つあり、これらの方向を向いた磁化に情報“１”と“０”を代表させることができる。

また、図１１では、５１１は電極、５１２は絶縁膜、５１３は情報の記録及びスピン波の励起を行う強磁性膜、５１４は非磁性膜、５１５はスピン波導波路を構成する強磁性体線路、５１６は下地膜である。情報入力部５１７、情報の一次記録部５１８、情報再生部５１９などをスピン波導波路で結ぶことでスピン波回路が構成される。情報再生部５１９では、電極５１１のかわりに導電性強磁性膜５２０が用いられており、情報再生部５１９はいわゆる強磁性トンネル接合（ＭＴＪ）となっている。図１１の基本的な構成は図９と同様であるが、図１１の場合、スピン波導波路を構成する強磁性体線路５１５の磁化容易軸は膜面内方向（ｙ軸）、すなわち強磁性体線路の延伸方向と直交かつ基板表面に平行な方向を向いている。これに対し、強磁性膜５１３，５２０の磁化容易軸は膜面垂直方向（ｚ軸）を向いている。スピン波導波路を構成する強磁性体線路５１５と強磁性膜５１３とは、非磁性膜５１４を介して強磁性結合している。このため、強磁性膜５１３の磁化方向は完全に垂直方向を向くことはなく、図１１に示されているようにやや膜面内方向（ｙ軸）に倒れた方向を向いている。図１１の例では、強磁性膜５１３の磁化の安定方向は±ｚ軸方向に２つあり、これらの方向を向いた磁化に情報“１”と“０”を代表させることができる。

以上のように、本発明では、スピン波導波路を構成する強磁性体線路と強磁性膜の磁化容易軸の組み合わせに異なった３つの組み合わせがあることがわかる。

次に、これらの実施例で用いられる材料について述べる。本発明では、スピン波の発生及び情報の記録を、電界の印加によって行う。したがって、強磁性膜４０３，５０３，５１３用の材料としては、まず界面の異方性を電界で変調できるＦｅ、ないしＣｏとＦｅの合金、ないしそれにＢが添加された合金が適している。その場合、絶縁膜４０２，５０２，５１２としては、上記材料の界面異方性に電界による大きな変調効果を与えるＭｇＯが適した材料となる。特にＣｏＦｅＢ膜は、膜厚ｔにより界面の垂直磁気異方性の値を変調でき、膜厚に応じて磁気異方性の方向を膜面内方向ないし膜面垂直方向に制御できることが、Nature Materials, Vol.9, pp.721-724 (2010)に示されている。以下の詳細説明では組成をＣｏ₂₀Ｆｅ₆₀Ｂ₂₀としたＣｏＦｅＢを例にして説明するが、必ずしもこれに限られるものではない。

本実施例では、ＣｏＦｅＢの膜厚ｔがｔ＞１．３ｎｍの場合に、磁化方向が膜面垂直方向から膜面内方向に変化した。強磁性膜の磁化が垂直から面内に切り替わる臨界膜厚は、ＣｏＦｅＢの組成や下部の下地膜の材料等で変化する。比較的大きな臨界膜厚を得るには、ＣｏＦｅＢのＣｏとＦｅの組成比は５０：５０〜０：１００が望ましい、またＣｏＦｅＢ膜をスピン波導波路用の材料として用いる場合は、下地膜４０６，５０６，５１６としてＴａをベースとした合金を用いることが望ましい。

スピン導波路を構成する強磁性体線路及び情報記録部の強磁性膜として用いるＣｏＦｅＢの膜厚に関しては、表１に示した場合の実験例を示すが、これに限定されるものではない。

試料振動型磁力計（ＶＳＭ）によってＣｏＦｅＢ膜の飽和磁化Ｍｓを測定したところ、その値は１．６Ｔであった。

強磁性膜４０３，５０３，５１３と、スピン波導波路を構成する強磁性体線路４０５，５０５，５１５との強磁性結合を媒介する非磁性膜４０４，５０４，５１４の材料としては、Ｔａ，Ｒｕ，Ｉｒ，Ｏｓ，Ｃｒ等を用いる。これらの材料の膜厚は強磁性結合の強さを制御する重要なパラメータとなるので、慎重に選択しなければならない。詳細は後で詳述する。

強磁性体線路及び情報記録部の強磁性膜用のその他の材料としては、ＣｏＦｅベースの合金のほか、Ｎｉ、あるいはＮｉとＦｅをベースとした合金を用いることもできる。また、絶縁膜の種類はＭｇＯ膜に限られるものではなく、例えばＡｌ，Ｚｎ，Ｔｉ，Ｚｒ，Ｎｉ，Ｓｉ，Ｆｅより選択された少なくとも一つの元素を含む酸化物、窒化物、酸窒化物を用いることができる。電極４０１，５０１，５１１の材料としてはＡｌが適しているが、このほかＣｕ，Ａｕ，Ａｇ及びこれらの合金のように抵抗率の小さな金属が望ましい。また、下地膜４０６，５０６，５１６の材料は、スピン波導波路用の材料の結晶成長を的確に制御するために適宜選択する。

以下、本実施例のスピン波導波路を用いたスピン波回路での情報記録、情報伝達の方法について、図９（表１、項番（１））のケースを例に説明する。なお、実験に用いた強磁性体線路の幅は５０ｎｍ、情報入力部４０７、一次情報記録部４０８、情報再生部４０７に設けられた強磁性膜４０３，４１０、ＭｇＯ膜４０２、電極４０１の寸法は、ｘ軸方向が２５ｎｍ、ｙ軸方向が５０ｎｍであり、ｙ軸方向に面内の形状磁気異方性を有する構造となっている。なお、本実施例では強磁性膜４０３の形状は長方形としたが、この形状は、長径／短径の値が異なっている楕円形状や、八角形、六角形でもよい。

情報の記録は、情報入力部４０７に電界パルスを印加して行う。電界パルスを、ＣｏＦｅＢ膜４０３を＋の極性としてＣｏＦｅＢ膜４０３から電極４０１にかけると、ＣｏＦｅＢ膜４０３のＭｇＯ膜４０２との界面付近の電子状態が変化し、界面付近の垂直磁気異方性が大きくなる。これに伴って、図１２に示すように磁化が歳差運動を始める。印加電圧がある閾電圧Ｖthより大きい場合、磁化の歳差運動の振幅が大きくなり、磁化はｚ軸を中心とした歳差運動を始める。歳差運動の周期をＴとするとき、電圧パルスの幅τを略Ｔ／２とした場合、図１２のように、電圧パルスを切った後、磁化はもう一方の安定点の周りで次第に減衰し、最後は安定点に落ち込んで静止する。

パルス幅τをＴとすると、磁化は元の安定点で静止する。以上のように、τ＝（Ｔ／２）×（２ｎ−１）（ｎは自然数）とすれば、磁化の遷移が起こり、τ＝ｎＴとすれば磁化の遷移は起こらない。本実施例の場合、Ｖthは約０．４Ｖであり、Ｔ＝３００ｐｓであった。高速動作の観点からは、τ＝１５０ｐｓで記録を行うことが望ましいが、周辺回路がそこまで高速化できない場合には、τ＝４５０ｐｓ，７５０ｐｓなどの高次の周期のパルス幅を用いればよい。実際の回路動作では、前回の記録動作で情報入力部４０７のＣｏＦｅＢ膜には−ｙ方向（情報０）、ないし＋ｙ方向（情報１）の磁化が記録されている。もし前回と同じ情報を記録したければ電圧を印加せず、前回の情報を書き換えたい場合にパルス幅τ＝（Ｔ／２）×（２ｎ−１）のパルス電圧を印加することにすればよい。

情報の伝達にはスピン波を用いる。この場合には、図１３に示すように、閾電圧Ｖthより小さなパルス電圧を印加する。印加するパルスの長さは、基本的に周期Ｔの整数倍とする。前述した２つの安定な磁化方向を切り替えるには、磁化に両者の間のエネルギー障壁ΔＥを超える運動エネルギーを供給する必要があるが、Ｖ＜Ｖthの場合にはエネルギーが不足しているため磁化のスイッチングは起こらず、磁化は磁化安定点のまわりで歳差運動を行う。この歳差運動は情報入力部４０７からスピン波導波路にスピン波として伝わり、スピン波は情報０，１を一次情報記録部４０８の強磁性膜に記録する。

スピン波による書込み原理は、基本的には図５〜８の方式を踏襲するが、本発明では、スピン波導波路は磁化容易軸が一様な材料を用い、スピン波導波路の上に非磁性膜を介して、スピン波導波路と強磁性結合した強磁性膜を記録用の膜として設置する構造となっているところに特徴がある。

まず、本発明のスピン波導波路で、何故効率よくスピン波が伝搬するか、その理由を説明する。図１４は、図２、図３に示した公知例の構造に関して、スピン波導波路内の内部磁界Ｈinが、導波路の長さ方向にどのように変化するかを示した図である。内部磁界Ｈinとは、外部からの印加磁界、交換結合磁界、反磁界、静磁気結合から発生する磁界等のすべての磁界の和である。図２、図３に示した公知例の構造では、内部磁界が、スピン波による情報を記録する領域１０３付近で、大きく変化することがわかる。これは、内部磁界のｙ軸方向成分Ｈin_yと、内部磁界のｚ軸方向成分Ｈin_zの変化が、領域１０３付近で釣り合っていないため起こる現象である。このような内部磁界の変動がスピン波導波路内部で発生すると、スピン波の伝搬特性が内部磁界によって支配されているため、内部磁界が変動する場所でスピン波の反射が起こってしまう。このため、伝搬してきたスピン波が情報の記録領域１０３に到達しにくくなり、効率よい記録動作が行えない。

図１５は、本発明のスピン波導波路の内部磁界の、導波路の長さ方向の変化の様子を表した図である。内部磁界のｙ軸方向成分Ｈin_yと、内部磁界のｚ軸方向成分Ｈin_zの変化が、強磁性膜４０３の存在する領域付近で釣り合っているため、全内部磁界Ｈinの大きさは、記録層にあたる強磁性膜４０３の直下でもほとんど変化しない。本発明では、スピン波導波路内の内部磁界が一様であることが大きな特徴であり、このため、スピン波は効率よく強磁性膜４０３の直下まで伝搬し、効率よい記録動作が可能となる。

効率のよい記録動作を行うための、もう一つの重要なパラメータは、非磁性膜４０４（５０４，５１４）を介した強磁性結合の強さである。本発明では、非磁性膜の材料及びその膜厚を変えることにより、強磁性結合磁界を制御した。例えば、非磁性膜材料としてＲｕを用いた場合、その膜厚を０．４〜１ｎｍの間で変化させることで、強磁性結合磁界の大きさを５００〜３０００Ｏｅの間で変化させることができた。強磁性結合磁界が１０００Ｏｅ未満と小さい場合、図９の構造において、最大０．４Ｖの電圧を、電極４０１と強磁性膜４０３の間に与えてスピン波を励起した場合でも、スピン波の情報は、一次情報記録部４０８の強磁性膜４０３には記録できなかった。強磁性結合磁界が１０００Ｏｅの場合には、０．４Ｖの電圧を与えてスピン波を励起すると、スピン波の情報が一次情報記録部４０８の強磁性膜４０３に記録された。強磁性結合磁界が２０００Ｏｅを超えると、０．３Ｖの電圧を与えてスピン波を励起したケースでも、一次情報記録部４０８の強磁性膜４０３に情報が記録された。記録が可能となる電圧の値は、強磁性結合磁界が２０００Ｏｅを超えると、０．３Ｖより下がらなくなった。すなわち、図９（すなわち表１（１））に対応する、スピン波導波路を構成する強磁性体線路４０５、強磁性膜４０３の材料としてＣｏＦｅＢを用いる場合には、２０００Ｏｅより大きな強磁性結合磁界を実現することが望ましい。

強磁性結合磁界をＨexとすると、上に述べた非磁性膜の材料及びその膜厚で本来制御できる強磁性結合定数Ｊexとの間には、Ｈex＝Ｊex／（Ｍｓ・ｔ）（Ｍｓは強磁性体線路ないし強磁性膜を構成する強磁性体の飽和磁化、ｔはスピン波導波路ないし強磁性膜の厚さ）の関係がある。非磁性膜の材料及びその膜厚で制御できる強磁性結合定数Ｊexの値には限界があるので、例えば、スピン波導波路や強磁性膜の膜厚を薄くする、あるいは、スピン波導波路や強磁性膜の飽和磁化Ｍｓを低減するということも、Ｈexの増加に効果がある。たとえば、強磁性体線路用の材料として、飽和磁化ＭｓがＣｏＦｅＢより小さいＮｉＦｅを使うと、実効的な強磁性結合磁界Ｈexの増加を図ることができる。ただし、ＮｉＦｅを用いる場合には、図９（すなわち表１、項番（１））のケースでは、強磁性体線路の磁化方向は膜面内方向となるので、ｚ軸方向に外部磁界を与えてＮｉＦｅの磁化方向をｚ軸方向へ向ける必要がある。なお、外部磁界の印加により強磁性膜４０３も外部磁界の影響を受けるが、強磁性膜４０３の飽和磁化Ｍｓの値をＮｉＦｅより大きくすれば、膜面垂直方向に働く反磁界の影響で、強磁性膜４０３の磁化は相変わらず膜面内方向を向いており、その動作に大きな影響はない。

次に、表１の（２）、（３）のケースについて説明する。これらのケースでは、スピン波導波路を構成する強磁性体線路の幅は５０ｎｍとし、情報入力部５０７，５１７、一次情報記録部５０８，５１８、情報再生部５０９，５１９における強磁性膜５０３，５１３、ＭｇＯ膜５０２，５１２、及び電極５０１，５１１の寸法は、５０ｎｍ×５０ｎｍの正方形とした。この理由は、これらの領域に設けられた強磁性膜の磁化容易軸が膜面垂直方向（ｚ軸方向）であるため、正方形のように対称性の良い構造のほうが、磁化反転時に無用の反磁界の影響を受けず、よりコヒーレントな磁化反転が実現できるためである。なお、本実施例では強磁性膜５０３，５１３の形状は正方形としたが、この形状は、円形状や、正八角形、正六角形等でもよい。

これらのケースにおいても、強磁性結合磁界が１０００Ｏｅを超えると、Ｖth＜０．４Ｖの印加電圧を情報入力部５０７，５１７の電極５０１，５１１に印加した場合に、励起、伝搬したスピン波で、一次情報記録部５０８，５１８の強磁性膜に磁化反転を誘起し情報を記録可能である。これらの例のように、スピン波導波路を構成する強磁性体線路の磁化容易軸が、膜面内（ｘないしｙ軸方向）を向いている場合は、ｚ軸方向の磁化容易軸を有する表１（１）のケースに比べ磁気異方性が小さいので、強磁性体線路の磁化状態を一様化するためには、ｘ軸ないしｙ軸方向への外部磁界の印加が必要である。本実験では、表１（２）の場合にｘ軸方向に７００Ｏｅ、表１（３）の場合にはｙ軸方向へ１５００Ｏｅの磁界を印加した。ただし、外部磁界の印加により強磁性膜５０３，５１３も外部磁界の影響を受けるが、強磁性膜５０３，５１３の膜面垂直方向に磁気異方性が十分に大きいので、その動作に大きな影響はない。

上述のように、スピン波導波路を構成する強磁性体線路の飽和磁化Ｍｓを低減すると、同一の強磁性結合定数の積層構造において、実効的に強磁性結合磁界を大きくすることができる。本ケースにおいても、例えばスピン波導波路用の材料としてＮｉＦｅは有力な材料である。ＮｉＦｅを用いた場合には、導波路内で発生する反磁界の大きさもＣｏＦｅＢに比べて小さくなるので、上述した磁化状態を安定化するために必要な外部磁界も低減できる。たとえば、膜厚２ｎｍのＮｉＦｅ膜をスピン波導波路用材料として用いる場合には、表１（２）のケースでｘ軸方向の外部磁界を５００Ｏｅ程度に、表１（３）のケースでｙ軸方向の外部磁界は１０００Ｏｅ程度にすることができた。

一次情報記録部４０８（５０８，５１８）から情報再生部４０９（５０９，５１９）への情報伝達、演算処理も上記と全く同じような手続きで行われる。すなわち、一次情報記録部４０８（５０８，５１８）の電極にＶ＜Ｖthのパルス電圧を印加してスピン波を励起する。すると、スピン波がスピン波導波路を構成する強磁性体線路４０５（５０５，５１５）を伝搬して、情報再生部４０９（５０９，５１９）へ情報が書き込まれる。一次情報記録部の電極に印加するパルスの長さは、基本的に磁化の歳差運動の周期Ｔの整数倍とする。最後に、情報再生部４０９（５０９，５１９）の上部のＣｏＦｅＢ膜と、下部のＣｏＦｅＢ膜との間に微小な電流を流し、ＴＭＲ効果によって情報再生部に記録された情報（“０”，“１”）を読み出す。

図１６は、図９の強磁性膜４０３を、３層の積層フェリ層８０１，８０２，８０３で構成した実施例を示す摸式図である。図１６において、４０１は電極、４０２は絶縁膜、８０１は積層フェリ層を構成する第一の強磁性膜、８０３は積層フェリ層を構成する第二の強磁性膜、８０２は２つの強磁性膜８０１，８０３を反強磁性的に結合するために設けられた非磁性膜、４０４は強磁性膜８０３とスピン波導波路を構成する強磁性体線路４０５を強磁性結合させるために設けられた非磁性膜、４０６は下地膜であり、４０７は情報入力部、４０８は一次情報記録部、４０９は情報再生部である。

本実施例において、積層フェリ層以外の構造の材料及びその物性は、図９と同様である。積層フェリ層を構成する強磁性膜としては、図９と同様にＣｏＦｅＢを用いることができる。この場合、図９におけるデバイス動作に関して説明したとおり、絶縁膜４０２（例えばＭｇＯ）を介して、電極４０１に負の電圧を印加すると、図９の場合と同様に、強磁性膜８０１と絶縁膜４０２の界面に働く界面磁気異方性を変調でき、その効果によって積層フェリ層への情報記録、ないし積層フェリ層でのスピン波の励起を行うことができる。非磁性膜８０２としては、例えばＲｕ，Ｉｒ，Ｏｓ，Ｃｒ等を用いることができる。図１６には、積層フェリ層を構成する強磁性膜８０１，８０３の磁化方向は、ほぼ膜面内（ｙ軸方向）を向いているように描かれているが、実際はスピン波導波路との強磁性結合により、両者の磁化方向が少しｚ軸方向に立った、いわゆるキャント状態になっている。

積層フェリ構造を導入すると、２つの強磁性膜８０１，８０３からの漏洩磁界が互いにカップルし、いわゆる閉磁束構造をとるので、磁化反転時の反磁界の影響を低減でき、より小さな電圧での書き込み、またより小さな振幅のスピン波での情報書込みが可能となる。実際、積層フェリ層以外は全く図９と同一の寸法、材料を用い、強磁性膜８０１に厚さ１．４ｎｍのＣｏＦｅＢを用い、強磁性膜８０３に厚さ１．５ｎｍのＣｏＦｅＢを用いた場合、図９の構造に比べて、一次情報記録部４０８へ情報記録するために必要なスピン波を励起するのに、情報入力部４０７の電極４０１に印加すべき電圧を２０％程度低減できた。

図１６は、図９の構造をベースに構成した積層フェリ層を有するスピン波回路の構造例であったが、図１０、図１１の構造をベースにして、積層フェリ層を有するスピン波回路を構成することも可能である。その場合、積層フェリ層を構成する強磁性膜は、膜面垂直方向（ｚ軸方向）に磁化容易軸を有する材料を用いる。例えば、厚さが１．３ｎｍ以下のＣｏＦｅＢ膜などが利用できる。

上記では、基本的なスピン波導波路構造と、入力情報の記録、スピン波による情報の伝送、記録動作に関して説明した。すでに述べたように、本発明のスピン波演算回路では、図９、図１０、図１１（すなわち表１のケース１〜３）のいずれの場合においても、強磁性膜４０３，５０３，５１３の磁化がエネルギー的に等価な２つの方向を有することが、記録層を構成する条件であった。これらの安定な磁化方向に向いた磁化がもう一方の安定状態に遷移するためには、２つの状態間にあるエネルギー障壁を乗り越える必要があり、スピン波の磁化の運動が、強磁性結合を介して、この遷移を引き起こすドライビングフォースとなる。しかしながら、本発明のように電界を用いてスピン波を励起する場合、励起されるスピン波の振幅には限界があり、通常、スピン波導波路を構成する強磁性体線路の飽和磁化Ｍｓの２０〜３０％が上限である。また、振幅が大きすぎるスピン波が励起されると、強磁性体中で引き起こされる非線形な現象で、スピン波の波形や位相が大きく乱れることも報告されている。したがって、少ない電力で励起される比較的小さな振幅を有するスピン波によって、情報の書込みが可能な方式が強く望まれる。

図１７及び図１８は、上記の課題を解決する一方式を示すものであり、スピン波の情報を効率よく情報記録部に記録する原理を示す模式図である。図１７は、図９に示した基本的なスピン演算回路を構成するスピン波回路とその各部への電圧印加を示す図である。Ｖｉは、情報入力部４０７に印加する電圧を、Ｖｏは一次情報記録部４０８に印加する電圧を表す。

図１８は、情報入力部４０７に印加する電圧Ｖｉと一次情報記録部４０８に印加する電圧Ｖｏの波形と印加タイミングを示す図である。スピン波による情報の伝送を開始するため、図１８のように、あるタイミングｔ１で情報入力部４０７の電極に印加する電圧ＶｉをＯＮする。Ｖｉとしては通常、図１８に示されるようなある周波数を有する正弦波状の電圧を印加して、情報入力部４０７にスピン波を励起する。ただし電圧波形は正弦波に限定されるものではなく、正弦波の半周期に相当する矩形状の波形であってもよい。Ｖｉの周波数は、スピン波導波路を構成する強磁性体線路材料や構造によって異なるが、通常数ＧＨｚ〜１０ＧＨｚ程度である。また、印加する正弦波状の電圧の繰り返し周期は、スピン波導波路を構成する強磁性体線路材料や構造及び一次情報記録部の強磁性膜材料、強磁性体線路と強磁性膜の間の強磁性結合の強さなどによって異なるが、通常１から数周期に設定する。

さらに、このタイミングｔ１において、一次情報記録部４０８の電極に負電圧Ｖｏを印加する。この電圧波形は、Ｖｉと異なり、矩形の波形である。印加された電圧Ｖｏは、強磁性膜４０３（たとえばＣｏＦｅＢ）の界面磁気異方性を増加させる。このようにすると、上述した強磁性膜４０３の磁化は一層垂直方向に向き、このため上述した２つのエネルギー安定点を遮るエネルギー障壁の値が低下し、より小さな振幅のスピン波によってでも、情報の記録が行えるようになる。情報入力部４０７で励起されたスピン波は、タイミングｔ２において一次情報記録部４０８に到達し、一次情報記録部４０８での記録動作を行う。その動作が終了するタイミングｔ３でＶｏの値をゼロにすれば、一次情報記録部４０８の強磁性膜の磁化方向はより膜面内方向に倒れ、２つのエネルギー安定点を遮るエネルギー障壁の高さが高くなるので、記録された情報は安定に記録され続けることになる。タイミングｔ３は、一次情報記録部４０８へ伝播してきたスピン波の振幅がゼロとなるタイミングであることが望ましい。

なお、図１８においては、一次情報記録部４０８へ電圧Ｖｏを印加するタイミングを、情報入力部４０７に電界Ｖｉが印加されるタイミングｔ１と同一としたが、そのタイミングは、ｔ１以降であり、かつスピン波が一次情報記録部４０８に到達するタイミングｔ２までの間であればよい。

本実施例では、基本ゲートであるＡＮＤ論理、ＯＲ論理、ＮＡＮＤ論理、及びそれを利用した最も基本的な組み合わせ回路であるセレクタ及び全加算器を、本発明の導波路を用いて構成する方法を示す。

図１９はＡＮＤ論理を実現するスピン波回路の例を示し、図２０はＮＡＮＤ論理を実現するスピン波回路の例を示す図である。入力端子１００１，１００２は情報の入力を行う２つの端子、出力端子１００５は演算結果を出力する端子である。入力端子と出力端子の間はスピン波導波路１００３，１００４によって結ばれており、出力端子１００５の個所で２つのスピン波導波路１００３，１００４が交差している。以下、図１９及び図２０の記録部で、磁化が図の下向きである場合の情報を「０」、上向きである場合の情報を「１」で表すことにする。

図１９に示したＡＮＤ論理を構成するスピン波回路では、スピン波導波路１００３，１００４の長さをスピン波の波長λのｎ倍とし、さらに出力端子１００５には予め情報“０”を記録しておく。真理値表を表２に示す。

図１９では、２本のスピン波導波路１００３，１００４の長さが等しいので、入力端子１００１と入力端子１００２の位相（すなわち記録された情報）が等しいとき、入力端子１００１で励起されたスピン波と入力端子１００２で励起されたスピン波は強め合って干渉し、もともとの入力情報が（“０”，“０”）の場合は“０”が、（“１”，“１”）の場合は“１”が、出力端子１００５に記録される。

他方、入力端子１００１と入力端子１００２の位相（すなわち記録された情報）が等しくないとき、入力端子１００１で励起されたスピン波と入力端子１００２で励起されたスピン波は弱め合って干渉し、情報は上書きされず、いずれも“０”が記録されたままになる。以上で表２の論理が実現される。

ＯＲ論理は、図１９のスピン波回路において、出力端子１００２に予め情報“１”を記録しておくことで実現できる。

図２０に示したＮＡＮＤ論理を実現するスピン波回路の例では、入力端子１００１と出力端子１００５をつなぐスピン波導波路の長さは、スピン波の波長λの（ｎ＋１／２）倍であり、入力端子１００２と出力端子１００５をつなぐスピン波導波路の長さも、スピン波の波長λの（ｎ＋１／２）倍である。また出力端子１００５には予め“１”を記録しておく。真理値表を表３に示す。

図２０において、２つの入力端子に記録された情報が（“０”，“０”）の場合、入力端子１００１のスピン波、入力端子１００２のスピン波の位相がともにπずれているので、そのまま強め合って干渉し、出力端子１００５の情報“１”を上書きする。２つの入力端子に記録された情報が（“０”，“１”）の場合は、入力端子１００１で励起されたスピン波と入力端子１００２で励起されたスピン波の位相がπずれているので、両者は弱めあって干渉し、情報“１”が出力端子１００５にそのまま残る。

２つの入力端子に記録された情報が（“１”，“０”）の場合、入力端子１００１で励起されたスピン波と入力端子１００２で励起されたスピン波の位相がπずれているので、両者は弱めあって干渉し、情報“１”が出力端子１００５にそのまま残る。２つの入力端子に記録された情報が（“１”，“１”）の場合、入力端子１００１のスピン波、入力端子１００２のスピン波の位相がともにπずれているので、そのまま強め合って干渉し、出力端子１００５に情報“０”を上書きする。

以上のようにして、ＮＡＮＤ論理が実現される。ＮＡＮＤ論理素子は、すべての論理演算回路を実現するユニバーサルな回路なので、以上から、本発明のスピン波導波路を用いて、あらゆる論理演算回路が実現できる。

次に、ＡＮＤ論理とＯＲ論理を組み合わせた少し規模の大きな論理回路であるセレクタ回路の実現方法を、図２１を用いて説明する。

まず、図２１において、最も左側にある４つの記録部１１０１ａ，１１０１ｂ，１１０１ｃ，１１０１ｄは、入力信号を書き込む領域である。記録部１１０３，１１０４には信号“０”を、記録部１１０５には信号“１”を、演算前に書き込んでおく。

次に、４つの記録部１１０１ａ〜１１０１ｄに電気信号を同期して入力し、スピン波を発生させる。スピン波はスピン波導波路を通って図２１の右方向に伝搬していく。図２１の左上の２つのスピン波導波路を伝搬するスピン波は、２つのスピン波導波路１１０２が合流する記録部１１０３に情報を書き込むが、スピン波の干渉効果により、１１０１ａ及び１１０１ｂの情報がともに“１”の場合のみ、記録部１１０３に書き込まれる情報は“１”となる、すなわちＡＮＤ動作が実現する。一方、図２１の左下部のスピン波導波路では、スピン波導波路１１０２を伝搬するスピン波の位相のみが半波長分ずれているため、１１０１ｃが“１”、１１０１ｄが“０”の場合のみ、記録部１１０４に“１”が書き込まれる。

次に、記録部１１０３，１１０４に同期して電圧印加してスピン波を発生させる。スピン波はさらにスピン波導波路を右方向に伝搬して、情報が記録部１１０５に書き込まれるが、ここでは記録部１１０３，１１０４に書き込まれた情報が（“０”，“０”）でない限り、情報“１”が記録部７５に書き込まれる。すなわち、以下の表４に示す真理値表が成り立つ。

以上から、制御信号が“０”のとき、入力信号２が、制御信号が“１”のとき入力信号１が選択されるセレクタの機能が実現されている。なお、上記説明では、セレクタ中間部に２つの記録部１１０３と１１０４を設置する例を示した。このようにすると、記録部１１０１ａ〜１１０１ｄにおいて励起されるスピン波の位相ずれ、あるいは記録部１１０１ａ〜１１０１ｄと記録部１１０３，１１０４の距離の作製誤差によるスピン波の位相ずれを、１回１回の演算動作で吸収できるので、動作のマージンを拡大することができる。しかし超高速な動作が必要な用途では、記録部１１０３，１１０４を省略して、１回のクロックでセレクタの動作を完了することもできる。

本実施例で示したセレクタ回路は、例えばＦＰＧＡ（Field-Programmable Gate Array）のロジックエレメントの基本回路であるので、このセレクタ回路を結合して大規模化することで、ＦＰＧＡのロジックエレメントを本実施例のスピン波回路を用いて構成することができる。

次に、さらに大規模な演算回路である全加算器を、本発明のスピン波導波路を用いて構成する例を、図２２に示す。図２２において、丸で描かれたＡｉ，Ｂｉ，Ｃｉ，Ｏｉ，Ａｉ’，Ｃｉ’（ｉ＝１，２，‥）は、情報入力部、一次情報記録部、情報出力部等に相当する。具体的には、Ａｉ，Ｂｉが情報記録部で、ここにｉ番目の桁の情報“０”，“１”が記録される。Ｃｉは、加算演算におけるキャリーであり、ｉ番目の演算結果で桁上がりが生じる場合には“１”、生じない場合は“０”が記録される。Ｏｉはｉ桁目の演算結果を出力する情報出力部であり、Ａｉ’，Ｃｉ’等は、演算結果の一次情報記録部である。図２２では、３段目までの演算に関する動作が示されている。図中の矢印はスピン波導波路を模式的に表現したもので、矢印の方向にスピン波による情報の伝達が行われる。具体的な動作を、表５に纏めた。

まず、１段目の動作に関して説明する。タイミングＴ１において、情報入力部Ａ１，Ｂ１へ情報を書込み、同時に情報出力部Ｏ１、キャリーＣ２に情報“０”を書き込んでおく。次のタイミングＴ２で、Ａ１，Ｂ１でスピン波を励起し、Ｃ２への情報伝達を行うと同時に、Ａ１からＡ１、Ｂ１からＢ１’への情報伝達を行う。まず、Ａ１，Ｂ１からＣ２への情報伝達では、Ａ１とＣ２、Ｂ１とＣ２の距離をスピン波の波長の整数倍に設定しておくことで、すでに述べたＡＮＤ演算が実行され、Ａ１，Ｂ１がともに“１”の場合のみ、Ｃ２に“１”が記録され、「桁上がり」が生じる。一方、Ａ１→Ａ１、Ｂ１→Ｂ１’の情報伝達では、Ａ１とＡ１の距離をスピン波の波長の（２ｎ−１）／２倍（ｎは自然数）にしておくことで、Ａ１とＡ１の情報を“０”から“１”ないし、“１”から“０”に反転させる。一方、Ｂ１とＢ１’の距離をスピン波の波長の整数倍にすることで、Ｂ１の情報がそのままＢ１’へ伝達される。次のタイミングＴ３では、Ａ１，Ｂ１’→Ｏ１への情報伝達、Ｃ２→Ｃ２’への情報伝達、Ａ２，Ｂ２への書込み、Ｏ２への“０”書込みを行う。このうち、Ａ１，Ｂ１’→Ｏ１への情報伝達のみが、第１段目の動作であり、Ａ１とＯ１、Ｂ１’とＯ１の距離をスピン波の整数倍としておくことで、Ａ１とＢ１の情報が異なっている場合にのみ、Ｏ１に伝搬してくるスピン波は強めあうので、情報が“０”から“１”に書き換えられる。したがって、真理値表は、表６のようになり、加算器の動作が行われていることがわかる。

２段目の動作は、タイミングＴ３での情報伝達における、Ｃ２→Ｃ２’への情報伝達、Ａ２，Ｂ２への書込み、Ｏ２への“０”書込みに始まる。ここで、Ｃ２とＣ２’の距離をスピン波の距離を整数倍としておくと、Ｃ２からＣ２’へ情報は変化せず伝達される。次のタイミングＴ４では、Ａ２→Ａ２、Ｃ２’→Ｏ２、Ｃ２’→Ｃ２”への情報伝達が行われる。ここで、Ａ２とＡ２の距離は、スピン波の波長の（２ｎ−１）／２倍（ｎは自然数）、Ｃ２’とＯ２、Ｃ２’とＣ２”の距離はスピン波の整数倍とする。Ａ２からＡ２には情報が反転して、Ｃ２’→Ｏ２、Ｃ２’→Ｃ２”では、情報がそのまま保持されて伝達される。次のタイミングＴ５では、Ａ２→Ｃ３、Ｂ２→Ｃ３、Ｃ２”→Ｃ３への情報伝達、Ａ２→Ｏ２、Ｂ２→Ｏ２への情報伝達が行われる。これらの情報記録部間の距離は、すべてスピン波の波長の整数倍としておく。まず、Ａ２→Ｃ３、Ｂ２→Ｃ３、Ｃ２”→Ｃ３の情報伝達では、Ａ２，Ｂ２，Ｃ２”のうち数が多いほうの情報が、Ｃ３に書き込まれる。Ａ２→Ｏ２、Ｂ２→Ｏ２の情報伝達では、Ａ２，Ｂ２の情報が異なっている場合のみ、すでにＯ２に書き込まれている情報の書換えが行われる。以上から、２段目の加算器の動作真理値表は、表７のようになり、全加算器の動作が実現されていることがわかる。

３段目以降の動作も、２段目の動作と同様に行われ、ｎ桁のビット同士の加算が実現できる。

以上述べた、スピン波演算回路を実際のロジックチップに搭載する場合は、外部メモリとのインターフェースなどの周辺回路、クロック回路などは、従来のＣＭＯＳ回路を用いる必要がある。これらの２つの回路の集積化方法を示す。

図２３は、スピン波演算回路とＣＭＯＳ回路の集積化方法を示した模式図である。図２３において、１２０１はＣＭＯＳトランジスタであり、１２０２はＣＭＯＳトランジスタが形成される半導体レイヤーである。なお、ＣＭＯＳトランジスタ１２０１やゲート配線１２０３は図２３の奥行き方向にも延伸しているが、図２３ではその最前部のみを図示している。また、図２３では通常の平面型のＣＭＯＳトランジスタが図示されているが。用いるプロセスノードによっては、ＦＩＮ−ＦＥＴなどの立体構造を有するトランジスタや、チャネルが縦型になっている縦型のトランジスタなどを用いる場合もある。

本実施例において、ＣＭＯＳトランジスタは、演算のタイミングを制御するクロックの生成や、読み出された信号の検出回路、及び周辺のメモリや様々なデバイスとの情報のやりとりを行うインターフェース回路などを形成するために使用される。図２３はクロックを生成する場合の例である。１２０３はクロック信号を送付するタイミングを制御するゲート配線であり、１２０４はクロック生成を行うＣＭＯＳ部分とスピン波演算回路部をつなぐグローバルな配線、１２０５は電極である。１２０６はＣＭＯＳトランジスタとスピン波演算回路部を接続するコンタクト配線であり、１２０７はこれらのコンタクト配線がレイアウトされている配線レイヤーである。なお、配線部分１２０７においても、奥行き方向の図示は省略している。ＣＭＯＳ回路部分で生成されたクロック信号は、配線１２０８によってスピン波演算回路の情報記録部／スピン波発生部１２０９に伝達される。情報記録部／スピン波発生部１２０９で励起されたスピン波は、スピン波導波路１２１０を通じて、次の情報記録部／スピン波発生デバイスへ信号を伝達する。すなわち最上部レイヤー１２１１が、スピン波演算回路部である。

以上のように、スピン波演算回路においては、最下層にＣＭＯＳトランジスタを形成する半導体部分を、最上層に金属磁性体から形成されたスピン波演算回路及びスピン波導波路配線網を形成できるので、従来のロジックチップに比べ、チップの面積を大幅に低減でき、低コスト化を実現できる。さらに、ロジックエレメント部分でも、またスピン波スイッチ群においても、使用する電圧を０．５Ｖ以下と、従来のＣＭＯＳ回路に比べて大幅に低電圧化できるうえ、デバイスの総数を大幅に削減できるので、本実施例のスピン波演算回路を用いたロジックチップでは、従来のＣＭＯＳ回路を用いたロジックチップに対して、大幅な低電力化を実現することが可能となる。

次に、図２３に示したＣＭＯＳとスピン波演算回路を集積化したチップの製造方法について簡単に述べる。まず最初に、Ｓｉ基板等の半導体基板に、通常のリソグラフィ、拡散、エッチング工程を用いて、ＣＭＯＳトランジスタ１２０１を形成する。次に、最下部コンタクト１２０６用のビアを形成し、例えば、Ｔｉ／ＴｉＮの下地膜を引いた上でＷ膜を形成し、ＣＭＰによって平坦化する。引続いて絶縁膜をＣＶＤ等で製膜し、電極形成のためのホールをリソグラフィとドライエッチングで形成して、そのホールの中に、例えばＣｕ等の金属をめっき法で製膜し、ＣＭＰで平坦化して電極を作製する。その後、さらに次のコンタクト１２０６を形成するためのビアを、リソグラフィとドライエッチングで形成して、そのビアの中に、例えばＣｕ等の金属をめっき法で製膜し、ＣＭＰで平坦化を行ってＣｕのビアを形成する。このプロセスを繰り返し、所望の配線レイヤー１２０７を形成する。

最後に最上部の電極１２０５を形成して、ＣＭＰで平坦化したのち、下地膜／スピン波導波１２１０を構成する強磁性膜／ＭｇＯ等の絶縁膜／電極膜及びコンタクトをとるためのキャップ膜を、例えばスパッタリング等の方法で順に製膜する。引き続き、リソグラフィでスピン波導波路の配線パターンを形成し、キャップ膜をまずドライエッチングでパターニングした後、パターニングされたキャップ膜をマスクとして、スピン波導波１２１０を構成する強磁性膜／ＭｇＯ等の絶縁膜／電極膜をパターニングする。続いて、情報記録部部分のマスクをリソグラフィで形成し、再びキャップ膜にパターンを転写したのち、キャップ膜をマスクとして情報記録部をエッチングして、パターニングする。このとき、ＣｏＦｅＢを用いる場合は、スピン波導波路のＣｏＦｅＢの膜厚が所定の値となるよう、エンドポイントモニターによって終点検知して、エッチングを止めることが重要である。引き続き、真空を破らずＳｉＮ等のパッシべーション膜を製膜した後ウェハを取り出し、ＣＶＤ等で絶縁膜を形成した後、ＣＭＰで平坦化を行う。最後に、電極１２０５とクロック伝達用配線１２０８を接続するビアを形成し、Ｃｕ等の金属をめっきビア内に形成した後ＣＭＰで平坦化して、コンタクト１２０６及び情報記録部／スピン波発生部１２０９のキャップ膜の頭出しを行ったのち、その上にＣｕ等で配線１２０８を形成し、再びＣＶＤ等で全体を絶縁膜に埋め込んで、チップの作製を完了する。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１０１…Ｓｉ基板
１０２…スピン波導波路
１０３…面内磁化強磁性膜
１０４…強誘電体膜
１０５…金属電極材料膜
１０６…金属線路
１０７…スピン波を励起する領域
１０８…スピン波検出領域
３０１…情報入力部
３０２…スピン波導波路
３０３…情報出力部
３０４…スピン波
４０１…電極
４０２…絶縁膜
４０３…強磁性膜
４０４…非磁性膜
４０５…強磁性体線路
４０６…下地膜
４０７…情報入力部
４０８…一次情報記録部
４０９…情報再生部
５０１…電極
５０２…絶縁膜
５０３…強磁性膜
５０４…非磁性膜
５０５…強磁性体線路
５０６…下地膜
５０７…情報入力部
５０８…一次情報記録部
５０９…情報再生部
５１１…電極
５１２…絶縁膜
５１３…強磁性膜
５１４…非磁性膜
５１５…強磁性体線路
５１６…下地膜
５１７…情報入力部
５１８…一次情報記録部
５１９…情報再生部
８０１…強磁性膜
８０２…非磁性膜
８０３…強磁性膜
１００１…入力端子
１００２…入力端子
１００３…スピン波導波路
１００４…スピン波導波路
１００５…出力端子
１００６…情報入力部
１００７…情報の一次記録部
１００８…情報再生部
１１０１…記録部
１１０２…スピン波導波路
１１０３…記録部
１１０４…記録部
１１０５…記録部
１２０１…ＣＭＯＳトランジスタ
１２０２…ＣＭＯＳ半導体レイヤー
１２０３…ゲート配線
１２０４…グローバル配線
１２０５…電極
１２０６…コンタクト配線
１２０７…ＣＭＯＳ半導体レイヤー
１２０８…配線
１２０９…情報記録部／スピン波発生部
１２１０…スピン波導波路
１２１１…スピン波演算回路レイヤー

Claims

スピン波を伝搬させる強磁性体線路上に非磁性中間層、強磁性層、絶縁層及び電極層がこの順で積層された領域が情報入力部、一次情報記録部又は情報再生部として複数設けられ、前記強磁性体線路と前記強磁性層は前記非磁性中間層を介して強磁性結合しており、前記強磁性体線路の磁化容易軸と前記強磁性層の磁化容易軸が直交しており、前記情報再生部の電極層は導電性強磁性層であるスピン波回路の動作制御方法であって、
前記情報入力部の電極層に所定の閾電圧以上かつ所定のパルス幅の第１の電圧を印加して当該情報入力部を構成する前記強磁性層に情報の書込みを行う工程と、
情報が記録されている前記情報入力部又は前記一次情報記録部の電極層に前記所定の閾電圧より小さい所定のパルス幅の第２の電圧を印加して前記強磁性体線路中にスピン波を励起させると共に、前記情報入力部又は前記一次情報記録部から情報を伝達すべき一次情報記録部又は情報再生部の電極層に第３の電圧を印加して当該一次情報記録部又は情報再生部を構成する前記強磁性層の磁化遷移のエネルギー障壁の値を低下させる工程と、
前記情報を伝達すべき一次情報記録部又は情報再生部に情報が記録された後、前記第３の電圧の印加を停止する工程と、
を含むことを特徴とするスピン波回路の動作制御方法。
請求項１記載のスピン波回路の動作制御方法において、
前記第３の電圧を印加するタイミングは、前記第２の電圧印加と同じタイミングあるいはそれ以降で前記スピン波が前記情報を伝達すべき一次情報記録部又は情報再生部に到達するまでの間のタイミングであることを特徴とするスピン波回路の動作制御方法。
請求項１記載のスピン波回路の動作制御方法において、
前記第２の電圧は正弦波であり、前記第３の電圧は矩形波であることを特徴とするスピン波回路の動作制御方法。