JP5850147B2 - 記憶装置、記憶素子 - Google Patents
記憶装置、記憶素子 Download PDFInfo
- Publication number
- JP5850147B2 JP5850147B2 JP2014515464A JP2014515464A JP5850147B2 JP 5850147 B2 JP5850147 B2 JP 5850147B2 JP 2014515464 A JP2014515464 A JP 2014515464A JP 2014515464 A JP2014515464 A JP 2014515464A JP 5850147 B2 JP5850147 B2 JP 5850147B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- storage
- ferromagnetic layer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/51—Allocation or scheduling criteria for wireless resources based on terminal or device properties
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/12—Wireless traffic scheduling
- H04W72/121—Wireless traffic scheduling for groups of terminals or users
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/54—Allocation or scheduling criteria for wireless resources based on quality criteria
- H04W72/542—Allocation or scheduling criteria for wireless resources based on quality criteria using measured or perceived quality
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
Description
しかしながら、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発性のメモリが望まれている。
MRAMに対する記録を行う方法としては、電流磁場によって磁化を反転させる方法や、スピン分極した電子を直接記録層に注入して磁化反転を起こさせる方法(例えば上記特許文献1を参照)がある。
これらの方法のうち、素子のサイズが小さくなるのに伴い記録電流を小さくすることができる、スピン注入磁化反転が注目されている。
上記非特許文献1には、垂直磁化膜を用いたスピン注入磁化反転素子の反転時間の式が開示されている。
また併せて、このように少ない電流で高速に動作させることが可能な記憶装置について、読み出し信号の振幅低下の抑制が図られるようにすることを課題とする。
すなわち、本技術の記憶装置は、情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層とを少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことが可能に構成された記憶素子を備える。
また、上記記憶素子に対して上記積層方向に流れる電流を供給する配線部を備える。
また、上記記憶素子に対して上記配線部を介して所定レベルによる待機電流を流すことで上記記憶層の磁化の向きを膜面に垂直な方向から傾斜させた状態で、上記待機電流よりもレベルが大となる記録電流を上記配線部を介して流すことで上記記憶層の磁化方向を変化させて情報を記憶させる記憶制御部を備えるものである。
つまり、本技術の記憶素子は、情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層と、キャップ層とを少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことが可能に構成されていると共に、
上記記憶層が、
第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされていると共に、
上記記憶素子に電流が流されていない平衡状態においては上記第1の強磁性層と上記第2の強磁性層の磁化の向きが共に膜面に垂直な方向を向き、上記記憶素子に上記記録電流よりも小レベルによる待機電流が流された待機状態においては上記記憶層の磁化の向きが膜面に垂直な方向から傾斜するように、上記結合層を介した上記第1の強磁性層と上記第2の強磁性層との結合強度が設定されているものである。
記録前に記憶層の磁化の向きが膜面に垂直な方向から傾斜しているので、磁化の向きが傾斜していない状態で記録電流を流す従来構成との比較で、記憶層の磁化の向きを反転させて情報の記録を行う際に要する反転時間を短縮化できる。また同時に、磁化の向きが傾斜していない状態で記録電流を流す従来構成で生じていた反転時間のばらつきも低減できる。
そして上記本技術の記憶装置によれば、記憶素子に上記積層方向の電流を流していない平衡状態においては、記憶層の磁化の向きは膜面に垂直な方向を向くようにできる。仮に、平衡状態における記憶層の磁化の向きが膜面に垂直な方向から傾斜していたとすると、読み出し信号の振幅低下を招くことになるが、上記本技術によれば、そのような読み出し信号の振幅低下を効果的に抑制できる。
また上記本技術の記憶素子によれば、平衡状態にて記憶層の磁化の向きが膜面に垂直な方向にあり、待機電流を流すことで記憶層の磁化の向きが膜面に垂直な方向から傾斜する記憶素子を提供できる。
また、このように少ない電流で高速動作可能な記憶装置について、読み出し信号の振幅低下の抑制を図ることができる。
なお、説明は以下の順序で行う。
<1.実施の形態の記憶装置の概略構成>
<2.従来及び先行例としての記憶素子>
<3.実施の形態の記憶素子の概要>
<4.第1の実施の形態>
<5.第2の実施の形態>
<6.シミュレーション結果>
<7.記録時間の短縮化のための工夫>
<8.変形例>
先ず、実施の形態の記憶装置の概略構成について説明する。
実施の形態の記憶装置の模式図を図1、図2及び図3に示す。図1は斜視図、図2は断面図、図3は平面図である。なおこれら図1〜3では、実施の形態の記憶装置が有する周辺回路部については図示を省略している。
すなわち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各記憶素子3を選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(ワード線)を兼ねている。
そして、ソース領域7と、上方に配置された、図1中左右方向に延びるビット線6との間に、スピントルク磁化反転により磁化の向きが反転する記憶層を有する記憶素子3が配置されている。この記憶素子3は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
また、記憶素子3は、ビット線6とソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1、6を通じて、記憶素子3に上下方向(積層方向)の電流を流して、スピントルク磁化反転により記憶層14の磁化M14の向きを反転させることができる。
記憶素子3は、その平面形状が円形状とされ、図2に示した断面構造を有する。
また、記憶素子3は、図2に示したように磁化固定層12と記憶層14とを有している。
そして、各記憶素子3によって、記憶装置のメモリセルが構成される。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子3に流す電流量に制限が生じる。すなわち記憶素子3の繰り返し書き込みに対する信頼性の確保の観点からも、スピントルク磁化反転に必要な電流を抑制することが好ましい。なお、スピントルク磁化反転に必要な電流は、反転電流、記録電流などとも呼ばれる。
記憶層14の熱安定性が確保されていないと、反転した磁化の向きが、熱(動作環境における温度)により再反転する場合があり、保持エラーとなってしまう。
本記憶装置における記憶素子3(STT−MRAM)は、従来のMRAMと比較して、スケーリングにおいて有利、すなわち体積を小さくすることは可能であるが、体積が小さくなることは、他の特性が同一であるならば、熱安定性を低下させる方向にある。
STT−MRAMの大容量化を進めた場合、記憶素子3の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
そのため、STT−MRAMにおける記憶素子3において、熱安定性は非常に重要な特性であり、体積を減少させてもこの熱安定性が確保されるように設計することが望ましい。
実施の形態の記憶素子3についての説明に先立ち、先ずは図4の断面図を参照して、記憶層の磁化の向き(平衡状態における磁化の向き)が膜面に垂直な方向とされた従来のSTT−MRAMによる記憶素子3’の概略構成を説明する。
なお、後の説明からも理解されるように、本実施の形態の記憶素子3においては、記憶層14の構成が従来例の場合とは異なる。この図4を参照して行う説明においては、便宜上、従来の記憶素子3’が備える記憶層の符号として「14」を用いる。
このうち、磁化固定層12は、高い保磁力等によって、磁化M12の向きが固定されている。この場合、磁化固定層12の磁化の向きは膜面に対して垂直方向に固定されているとする。
記憶素子3’への情報の書き込みは、記憶素子3’の各層の膜面に垂直な方向(すなわち、各層の積層方向)に電流を流して、記憶層14にスピントルク磁化反転を起こさせることにより行う。
電子は、2種類のスピン角運動量をもつ。仮にこれを上向き、下向きと定義する。
非磁性体の場合、その内部では、上向きのスピン角運動量を持つ電子と、下向きのスピン角運動量を持つ電子の両者が同数となる。これに対し強磁性体の場合、その内部では両者の数に差がある。
磁化固定層12を通過した電子は、スピン偏極、すなわち、上向きと下向きの数に差が生じている。
トンネル絶縁層としての中間層13の厚さが十分に薄いと、スピン偏極が緩和して通常の非磁性体における非偏極(上向きと下向きが同数)状態になる前に、他方の磁性体、すなわち、記憶層(自由磁化層)14に達する。
そして、2層の強磁性体(磁化固定層12及び記憶層14)のスピン偏極度の符号が逆になっていることにより、系のエネルギーを下げるために、一部の電子は、反転する、すなわち、スピン角運動量の向きが変わる。このとき、系の全角運動量は保存されなくてはならないため、向きを変えた電子による角運動量変化の合計と等価な反作用が、記憶層14の磁化M14にも与えられる。
角運動量の時間変化はトルクであり、トルクがある閾値を超えると、記憶層14の磁化M14は、歳差運動を開始して、記憶層14の一軸異方性により、180度回転したところで安定となる。すなわち、反平行状態から平行状態への反転が起こる。
そして、反射されてスピンの向きが反転した電子が、記憶層14に進入する際にトルクを与えて、記憶層14の磁化M14の向きを反転させるので、互いの磁化M12,M14を反平行状態へと反転させることができる。
ただし、この際に反転を起こすのに必要な電流量は、反平行状態から平行状態へと反転させる場合よりも多くなる。
すなわち、先に説明した情報の記録の場合と同様に、各層の膜面に垂直な方向(各層の積層方向)に電流を流す。そして、記憶層14の磁化M14の向きが磁化固定層(参照層)12の磁化M12の向きに対して、平行であるか反平行であるかに従って、記憶素子3’の示す電気抵抗が変化する現象を利用する。
磁化M14の向きを表す単位ベクトルをm1とし、磁化M12の向きを表す単位ベクトルをm2とすると、スピントルクの大きさは、m1×(m1×m2)に比例する。ここで、"×"はベクトルの外積である。
図4ではm1とm2のなす角度が0度である場合の磁化M12と磁化M14の向きを例示している。
但し現実には、記憶層14の磁化M14は、熱揺らぎによって磁化容易軸の周りにランダムに分布しているために、磁化固定層12の磁化M12とのなす角度が、0度もしくは180度から離れたときに、スピントルクが働き、磁化反転を起こすことができる。
記憶層14の磁化M14と磁化容易軸の角度は前述のように熱揺らぎに依ってランダムに分布するために、反転時間にばらつきが生じることとなる。
また、磁化M14が磁化容易軸に近い位置(角度)にある場合であっても、高速に反転させるためには、その分大きな電流を流す必要が生じる。
その結果、記憶層14の構成を、垂直磁化が優位な垂直磁化層と、膜面内磁化が優位な面内磁化層とを結合層を介して磁気的結合させた構成とすることにより、上記面内磁化層の磁化と上記垂直磁化層の磁化との磁気的相互作用によって両磁化を膜面に垂直な方向から傾斜させることを見出した(例えば下記参考文献1,2を参照)。
記憶層14の磁化の向きが垂直方向から傾斜しているので、記憶層14の磁化の向きが垂直方向を向く従来例との比較で、記録電流(反転電流)を流して磁化反転させて情報の記録を行う際に要する反転時間を短縮化できる。また、従来構成が有していた反転時間のばらつきの問題も解消できる。これにより、情報の記録の際の電流量を低減でき、かつ、短い時間で情報の記録を行うことができ、結果、少ない電流で高速動作可能な記憶装置を実現できる。
なお、上記のように磁化の向きが膜面に垂直な方向から傾斜された強磁性層のことを、以下「傾斜磁化層」と表記する。
・参考文献1:特願2011−261522
・参考文献2:特願2011−261853
通常、記憶層等に用いられる強磁性層は、その膜面積に比べて膜厚が非常に小さい。このような場合に強磁性層の磁化が膜面に対して垂直方向を向くと、大きな反磁界を受ける。反磁界と磁化の相互作用により、反磁界エネルギー(以下、Edとする)が大きくなるため、磁化は安定して垂直方向を向くことができず、平衡状態において膜面内方向を向くことになる。
この反磁界エネルギーが負となるとき、すなわち、Ed<Eaとなるとき、磁化は安定して垂直方向を向くことができるようになる。以下、このような強磁性層を「垂直磁化が優位な垂直磁化層」と呼ぶ。
逆に、反磁界エネルギーが正となるとき、すなわち、Ed>Eaとなるとき、磁化は安定して垂直方向を向くことができない。以下、このような強磁性層を「膜面内磁化が優位な面内磁化層」と呼ぶ。
ところが条件を満たせば、Co−Fe−Bは垂直磁化が優位な垂直磁化層となり得る。
具体的には、Co−Fe−B膜の組成と膜厚が或る範囲内にあって、Co−Fe−B膜が酸化膜(例えばMgO膜)と接するとき、垂直磁化が優位な垂直磁化層となる(例えば特願2010−200983を参照)。
なお、垂直磁化をもたらす垂直磁気異方性の起源は、MgO/Co−Fe−B界面での界面異方性であるとされる。
さらに、MgO/Co−Fe−B/MgOというようにCo−Fe−B膜の両方の界面がMgO膜に接する場合には、垂直磁気異方性が増加することになる(例えば特願2010−201526を参照)。
このようにCo−Fe−Bを用いた強磁性層は、膜面内磁化が優位な面内磁化層にも垂直磁化が優位な垂直磁化層にもなることができるために、上述のような傾斜磁化膜を得るために好適なものである。
なお、先行例としての記憶素子3''が備える記憶層14についても、実施の形態の記憶層14とは構成が異なるものとなるが、ここでも便宜上、その符号については「14」を用いる。
なお、前述のように本例の磁化固定層12は、膜面に垂直な方向(図中上向き)に磁化M12の向きが固定されている。
記憶素子3''は、先の記憶素子3’と比較して、記憶層14の構造が強磁性層と結合層とを有する多層構造に変更されたものとなる。
具体的に、この場合の記憶層14は、強磁性層14i、結合層14c、強磁性層14pが同順で積層された3層構造で構成されている。
強磁性層14iは、膜面内磁化が優位な面内磁化層である。
強磁性層14pは、垂直磁化が優位な垂直磁化層である。
強磁性層14iは中間層13と接しており、強磁性層14pはキャップ層15と接している。
上記構成においては、強磁性層14iの磁化Miと強磁性層14pの磁化Mpとが、結合層14cを介して磁気的に結合している。
ここでは簡単のため、結合層14cは省略している。
先ず、記憶素子3''においては、記憶層14の形状は円柱状とされる。
ここで、磁化Mi及び磁化Mpの方向を記述するために、次のように角度θ1、θ2を定義する。すなわち、記憶層14を垂直方向に貫く軸を図のように垂直軸aVとしたとき、磁化Miとこの垂直軸aVとがなす角度をθ1とする。また、磁化Mpと垂直軸aVとがなす角度をθ2とする。
このため、結合層14cを介した結合によって磁化方向が垂直軸aVから斜めになるとき、角度θ1のほうが角度θ2よりも大きくなる。すなわち、磁化Miのほうがより大きく垂直軸aVから傾斜していることになる。
スピントルクは、磁化固定層12の磁化M12と磁化Miの相対角度が大きいほど大となるので、上記のような先行例としての記憶層14の構成によれば、その分高速な磁化反転が可能となる。
これまでの説明からも理解されるように、読み出し信号の振幅は、記憶素子が平行状態にあるときと反平行状態にあるときとでの該記憶素子の電気抵抗値の差と換言できるものである。
従来の記憶素子3’では、平行状態では磁化M12と磁化Miとのなす角度が略0°、また反平行状態での磁化M12と磁化Miとのなす角度は略180°である。これに対し先行例の記憶素子3''では、上記のように磁化Miが垂直軸aVから傾斜しているため、磁化M12と磁化Miとのなす角度は0°よりも大となる。結果、先行例の場合における平行状態での電気抵抗値は、従来の記憶素子3’の場合よりも大となる。また、反平行状態においても、磁化Miは垂直軸aVから傾斜することとなるため、磁化M12とのなす角度は180°に満たないものとなる。この結果、先行例の場合における反平行状態での電気抵抗値は従来の記憶素子3’の場合よりも小となる。
これらの結果として、先行例の場合における平行状態と反平行状態とでの記憶素子3''の電気抵抗値の差は、従来の記憶素子3’の場合よりも小となる。つまりこのことより、先行例においては、従来例との比較で読み出し信号の振幅が低下するものである。
このようにすることで、高速な磁化反転と大きな読み出し信号とを両立させることができる。
以下、本技術の具体的な実施の形態について説明する。
図7は、第1の実施の形態としての記憶素子3についての説明図である。
この図7において、図7Aは、第1の実施の形態の記憶素子3の概略構成図(断面図)を示している。
なお以下の説明において、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
本例においても、強磁性層14i及び強磁性層14pにはCo−Fe−Bを用いるものとしている。
これは、結合層14cを介した強磁性層14i(面内磁化層)の磁化と強磁性層14p(垂直磁化層)の磁化との磁気的相互作用の強さ(以下、結合強度と呼ぶ。)を記憶素子3''の場合よりも大きくすることによって実現できる。換言すれば、本実施の形態の記憶素子3は、平衡状態において磁化Mi及びMpが垂直方向を向くように強磁性層14iと強磁性層14pとの結合強度が設定されているものである。なお、強磁性層14iと強磁性層14pとの結合強度は、結合層14cの膜厚により調整可能なものである。
このことで、読み出し信号の振幅は、垂直磁化膜を用いた従来の記憶素子3’と同程度に大きくすることができる。
この図7Bに示されるように、待機電流Isとしては、記憶素子3の積層方向への電流を流す。このような待機電流Isを流すと、記憶素子3にジュール熱が発生し、記憶層14の温度が上昇する。結合強度は温度に依存するものであり、温度が上昇すると結合強度は減少する傾向となる。
このとき、待機状態での結合強度が閾値よりも小さくなると、磁化MiとMpの向きは垂直方向から傾斜した方向に変化する。
一方、本実施の形態では平衡状態にて磁化Mpと磁化Miとが垂直方向を向いているので、先行例の場合のように読み出し信号の振幅が低下する事態は生じないものとなる。
また、磁化固定層12と記憶層14との間の中間層(非磁性層)13には、トンネル絶縁膜を形成するための絶縁材料(各種酸化物等)、又は磁気抵抗効果素子の磁性層の間に用いられる非磁性の金属を使用することができる。
この中間層13の材料として、絶縁材料を用いると、前述したように、より高い読み出し信号(抵抗の変化率)が得られ、かつ、より低い電流によって記録が可能となる。
例えば、NiFe,TePt,CoPt,TbFeCo,GdFeCo,CoPd,MnBi,MnGa,PtMnSb,Co−Fe−B,Co−Cr系材料等を用いることができる。また、これらの材料以外の、磁性材料を使用することが可能である。
図8は、記憶素子3の積層方向に流す電流と磁化Mi及び磁化Mpの垂直成分(mz)の時間変化の概念図である。
時間領域T1において、記憶層14は平衡状態にあり、磁化Mi及び磁化Mpの垂直成分mzは「1」、すなわち垂直方向である。
記録動作に先立ち、待機状態に遷移させるために時間領域T1の終了点から記憶素子3に待機電流Isを流す。すると、記憶素子3の温度上昇とともに結合強度が弱くなり、磁化Mi及びMpの垂直成分は「1」から減少していく(時間領域T2)。その後、記憶素子3の温度が一定となり、そのときの結合強度で決定される向きに、磁化Mi及びMpの向きが定まる(時間領域T3)。すなわち、待機状態として安定な状態が得られる。
このように安定な待機状態が得られた後(つまり時間領域T3のうち任意の時点)に、記録電流を流して実際の記録を行う。
先ず、先の図3でも説明したように、実施の形態の記憶装置では、ワード線1とビット線6とがマトリクス状に配線され、これらワード線1とビット線6の交点に、記憶素子3が配置される。
なおこの図では便宜上、複数のワード線1を紙面上側から順に1a、1b、1c、1d・・・と符号を付し、複数のビット線6を紙面左側から順に6a、6b、6c、6d・・・と符号を付している。
制御部50は、ワード線駆動回路51によるワード線1の駆動タイミングを制御すると共に、ビット線駆動回路52によるビット線6の駆動タイミングを制御する。具体的には、ワード線駆動回路51により或る1つのワード線1を駆動させた(選択させた)状態で、ビット線駆動回路52により入力データに応じたビット線6の駆動を実行させるという制御を、順次、選択するワード線1を変化させるようにして実行する。これにより、所望の記憶素子3にデータを記憶させることができる。
ただしこのことは、磁化Mi及びMpの向きが安定する前に記録電流Iwの供給を開始することを否定するものではなく、安定した待機状態となる前(先の図8における時間領域T2のうち任意の時点)に記録電流Iwを流して記録動作を開始させることも可能である。
続いて、図11を参照して、第2の実施の形態としての記憶素子20について説明する。
図11において、図11Aは、記憶素子20の概略構成図(断面図)である。なお図11Aでは記憶素子20の平衡状態における磁化Mi,Mpと磁化固定層12の磁化M12を併せて示している。
強磁性層14pを垂直磁化が優位な垂直磁化層とするために、この場合は中間層13にMgO等の酸化物を用いるものとしている。
図11Bは、記憶素子20に待機電流Isを流して待機状態となった際の強磁性層14iの磁化Miと強磁性層14pの磁化Mpとを示している。
記憶素子20においては、角度θ2(磁化Mpと垂直軸aVとがなす角度)が角度θ1(磁化Miと垂直軸aVとがなす角度)よりも小さくなる。このため、記憶素子20においては、第1の実施の形態の記憶素子3よりもスピントルクが小さくなる。ただし、従来の記憶素子3’との比較では、記憶層14の磁化(待機状態における磁化)の向きが斜めになることから、その分記録動作時における高速な磁化反転が可能となる。
上記により説明した各実施の形態の記憶素子(3,20)の奏する効果を立証するために、マクロスピンモデルによる磁化反転のシミュレーションを行った。
図12は、電流を流したときの磁化の垂直成分(mz)の時間変化についてのシミュレーション結果を示している。
図12Aが従来の記憶素子3’、図12Bが実施の形態の記憶素子についてのシミュレーション結果をそれぞれ示す。なお、図12Bにおいて、「実施の形態の記憶素子」としては第2の実施の形態の記憶素子20を用いた。
これら図12A、図12Bにおいて、横軸は電流を流した後の時間経過を示し、縦軸は磁化の垂直成分mzを示しており、上向きが1で、下向きが−1である。また、電流を流す時間(電流供給時間とも表記)は20nsとした。時刻の原点は、待機状態とされた記憶層14に記録電流を流し始めた時点である。
また、図12Bの計算例では、強磁性層14pの磁化Mpは待機状態では垂直方向から29度の方向を、強磁性層14iの磁化Miは待機状態では垂直方向から73度の方向を、それぞれ向いている。
ここで、この時間領域T11の長さは、磁化の初期角度に応じて記録動作のたびに変化するものである。従って、磁化反転が起こるまでの時間にばらつきが生じ、確実に磁化を反転させるためには十分に長い記録時間が必要とされていたものである。
このように、実施の形態の記憶素子によれば、高速な反転動作が可能となる。
図12Bの計算では、磁化Mpの角度は156度、磁化Miの角度は112度であった。
ここで、これまでの説明から理解されるように、実施の形態の記憶装置は、記録動作の前に記憶素子を待機状態に遷移させるものである。そのために、記録動作自体に必要な時間は短くなるものの、待機状態に遷移させる分の時間を要することになる。この時間を短縮化するために、以下のように複数の記憶素子に連続して記録動作を行う手法を採ることができる。
この図13では、記憶素子3a、3b、3c、3dの順で連続して記録を行うことを想定し、これら記憶素子3a〜3dに供給されるべき電流波形を例示している。なお、記憶素子3a〜3dは、或るワード線1上に連続して配置された記憶素子3を意味している。
このようにワード線1を選択して記憶素子3a〜3dに電流を流すことが可能な状態とした上で、記憶素子3a〜3dが接続された各ビット線6に対し、図13に示すような波形による電流をそれぞれ供給する。
具体的には、記録対象としている記憶素子3に対して記録電流Iwを流す期間(Tw)と、次に記録対象とされるべき記憶素子3に待機電流Isを流す期間(Ts)とをオーバーラップさせるようにして、各ビット線6への電流供給を行う。
このようにして、記録動作前に待機状態に遷移させるために必要となるオーバーヘッド期間を、待機電流供給期間と記録電流供給期間とをオーバーラップさせた連続的な記録を行うことによって低減することができる。
以上、本技術に係る実施の形態について説明してきたが、本技術は上記により例示した具体例に限定されるべきものではない。
例えばこれまでの説明では、Co−Fe−B膜に垂直磁気異方性を誘起する材料として、MgOなどの酸化物を例示したが、酸化物に限らず種々の材料を用いることが可能である。
さらには、磁化固定層が記憶層の上下に存在する、いわゆるデュアル構造を採用することもできる。
第1の磁気シールド125は、磁気抵抗効果素子101の下層側を磁気的にシールドするためのものであり、Ni−Fe等のような軟磁性材からなる。この第1の磁気シールド125上に、絶縁層123を介して磁気抵抗効果素子101が形成されている。
この磁気抵抗効果素子101は、略矩形状に形成されてなり、その一側面が磁気記録媒体対向面に露呈するようになされている。そして、この磁気抵抗効果素子101の両端にはバイアス層128,129が配されている。またバイアス層128,129と接続されている接続端子130,131が形成されている。接続端子130,131を介して磁気抵抗効果素子101にセンス電流が供給される。
さらにバイアス層128,129の上部には、絶縁層123を介して第2の磁気シールド層127が設けられている。
上層コア132は、第2の磁気シールド122と共に閉磁路を形成して、このインダクティブ型磁気ヘッドの磁気コアとなるものであり、Ni−Fe等のような軟磁性材からなる。ここで、第2の磁気シールド127及び上層コア132は、それらの前端部が磁気記録媒体対向面に露呈し、且つ、それらの後端部において第2の磁気シールド127及び上層コア132が互いに接するように形成されている。ここで、第2の磁気シールド127及び上層コア132の前端部は、磁気記録媒体対向面において、第2の磁気シールド127及び上層コア132が所定の間隙gをもって離間するように形成されている。
すなわち、この複合型磁気ヘッド100において、第2の磁気シールド127は、磁気抵抗効果素子126の上層側を磁気的にシールドするだけでなく、インダクティブ型磁気ヘッドの磁気コアも兼ねており、第2の磁気シールド127と上層コア132によってインダクティブ型磁気ヘッドの磁気コアが構成されている。そして間隙gが、インダクティブ型磁気ヘッドの記録用磁気ギャップとなる。
これまでの説明からも理解されるように、このような構成による記憶素子であれば、上記結合層を介した上記第1の強磁性層と上記第2の強磁性層との結合強度の設定によって、平衡状態にて記憶層の磁化の向きが膜面に垂直な方向にあり且つ待機電流を流すことで記憶層の磁化の向きが膜面に垂直な方向から傾斜する記憶素子を実現できるが、本技術の記憶装置で用いる記憶素子はこれに限定されるべきものではなく、次のように構成されたものであればよい。すなわち、情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層とを少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことが可能に構成された記憶素子であって、上記記憶層が、平衡状態にて記憶層の磁化の向きが膜面に垂直な方向にあり、待機電流を流すことで記憶層の磁化の向きが膜面に垂直な方向から傾斜するように構成されたものである。
(1)
情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層とを少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことが可能に構成された記憶素子と、
上記記憶素子に対して上記積層方向に流れる電流を供給する配線部と、
上記記憶素子に対して上記配線部を介して所定レベルによる待機電流を流すことで上記記憶層の磁化の向きを膜面に垂直な方向から傾斜させた状態で、上記待機電流よりもレベルが大となる記録電流を上記配線部を介して流すことで上記記憶層の磁化方向を変化させて情報を記憶させる記憶制御部と
を備える記憶装置。
(2)
上記記憶素子が複数配列されており、
上記記憶制御部は、
記録対象とされた上記記憶素子に上記記録電流を流す期間と次に記録対象とされる上記記憶素子に上記待機電流を流す期間とが重なるように上記配線部を介した上記記憶素子への電流供給制御を行う
上記(1)に記載の記憶装置。
(3)
上記記憶素子はキャップ層を有し、
上記記憶層は、
第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、
上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされている
上記(1)又は(2)何れかに記載の記録装置。
(4)
上記記憶層は、
上記記憶素子に上記積層方向の電流が流されていない平衡状態において上記第1の強磁性層と上記第2の強磁性層の磁化の向きが共に膜面に垂直な方向を向くように上記結合層を介した上記第1の強磁性層と上記第2の強磁性層との結合強度が設定されている
上記(3)に記載の記憶装置。
(5)
上記第1の強磁性層が上記面内磁化層であり、上記第2の強磁性層が上記垂直磁化層である
上記(4)に記載の記憶装置。
(6)
上記待機電流が流された状態において、上記第1の強磁性層の磁化と膜面に垂直な方向との角度が上記第2の強磁性層の磁化と膜面に垂直な方向との角度よりも大きい
上記(5)に記載の記憶装置。
(7)
上記第1の強磁性層が上記垂直磁化層であり、上記第2の強磁性層が上記面内磁化層である
上記(4)に記載の記憶装置。
(8)
上記待機電流が流された状態において、上記第1の強磁性層の磁化と膜面に垂直な方向との角度が上記第2の強磁性層の磁化と膜面に垂直な方向との角度よりも小さい
上記(7)に記載の記憶装置。
(9)
上記中間層がトンネル絶縁層である上記(1)乃至(8)何れかに記載の記憶装置。
(10)
上記キャップ層が酸化物層を含む上記(3)乃至(9)何れかに記載の記憶装置。
(11)
上記第1の強磁性層及び上記第2の強磁性層がCo−Fe−B層を含む上記(3)乃至(10)何れかに記載の記憶装置。
Claims (7)
- 情報に対応して磁化の向きが変化される記憶層と、磁化の向きが固定された磁化固定層と、上記記憶層と上記磁化固定層との間に配された非磁性体による中間層とを少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことが可能に構成された記憶素子と、
上記記憶素子に対して上記積層方向に流れる電流を供給する配線部と、
上記記憶素子に対して上記配線部を介して所定レベルによる待機電流を流すことで上記記憶層の磁化の向きを膜面に垂直な方向から傾斜させた状態で、上記待機電流よりもレベルが大となる記録電流を上記配線部を介して流すことで上記記憶層の磁化方向を変化させて情報を記憶させる記憶制御部と
を備え、
上記記憶素子が複数配列されており、
上記記憶制御部は、
記録対象とされた上記記憶素子に上記記録電流を流す期間と次に記録対象とされる上記記憶素子に上記待機電流を流す期間とが重なるように上記配線部を介した上記記憶素子への電流供給制御を行う
記憶装置。 - 上記記憶素子はキャップ層を有し、
上記記憶層は、
第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、
上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされ、
上記記憶素子に上記積層方向の電流が流されていない平衡状態において上記第1の強磁性層と上記第2の強磁性層の磁化の向きが共に膜面に垂直な方向を向くように上記結合層を介した上記第1の強磁性層と上記第2の強磁性層との結合強度が設定されている
請求項1に記載の記録装置。 - 上記第1の強磁性層が上記面内磁化層であり、上記第2の強磁性層が上記垂直磁化層である
請求項2に記載の記憶装置。 - 上記待機電流が流された状態において、上記第1の強磁性層の磁化と膜面に垂直な方向との角度が上記第2の強磁性層の磁化と膜面に垂直な方向との角度よりも大きい
請求項3に記載の記憶装置。 - 上記第1の強磁性層が上記垂直磁化層であり、上記第2の強磁性層が上記面内磁化層である
請求項2に記載の記憶装置。 - 上記待機電流が流された状態において、上記第1の強磁性層の磁化と膜面に垂直な方向との角度が上記第2の強磁性層の磁化と膜面に垂直な方向との角度よりも小さい
請求項5に記載の記憶装置。 - 情報に対応して磁化の向きが変化される記憶層と、
磁化の向きが固定された磁化固定層と、
上記記憶層と上記磁化固定層との間に配された非磁性体による中間層と、
キャップ層と
を少なくとも含む層構造を有し、該層構造の積層方向に電流を流すことが可能に構成されていると共に、
上記記憶層が、
第1の強磁性層と結合層と第2の強磁性層とが同順に積層されて上記第1の強磁性層と上記第2の強磁性層とが上記結合層を介して磁気的に結合され、上記第1の強磁性層が上記中間層に接し、上記第2の強磁性層が上記キャップ層に接しており、上記第1の強磁性層と上記第2の強磁性層のうち一方が膜面内磁化が優位な面内磁化層とされ、他方が垂直磁化が優位な垂直磁化層とされていると共に、
上記記憶素子に電流が流されていない平衡状態においては上記第1の強磁性層と上記第2の強磁性層の磁化の向きが共に膜面に垂直な方向を向き、上記記憶素子に上記記録電流よりも小レベルによる待機電流が流された待機状態においては上記記憶層の磁化の向きが膜面に垂直な方向から傾斜するように、上記結合層を介した上記第1の強磁性層と上記第2の強磁性層との結合強度が設定されている
記憶素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014515464A JP5850147B2 (ja) | 2012-05-16 | 2013-03-06 | 記憶装置、記憶素子 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112424 | 2012-05-16 | ||
JP2012112424 | 2012-05-16 | ||
PCT/JP2013/001377 WO2013171947A1 (ja) | 2012-05-16 | 2013-03-06 | 記憶装置、記憶素子 |
JP2014515464A JP5850147B2 (ja) | 2012-05-16 | 2013-03-06 | 記憶装置、記憶素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013171947A1 JPWO2013171947A1 (ja) | 2016-01-07 |
JP5850147B2 true JP5850147B2 (ja) | 2016-02-03 |
Family
ID=49583380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014515464A Active JP5850147B2 (ja) | 2012-05-16 | 2013-03-06 | 記憶装置、記憶素子 |
Country Status (5)
Country | Link |
---|---|
US (3) | US9424903B2 (ja) |
EP (1) | EP2851943B1 (ja) |
JP (1) | JP5850147B2 (ja) |
CN (2) | CN107274925B (ja) |
WO (1) | WO2013171947A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5850147B2 (ja) * | 2012-05-16 | 2016-02-03 | ソニー株式会社 | 記憶装置、記憶素子 |
JP6121961B2 (ja) * | 2014-09-17 | 2017-04-26 | 株式会社東芝 | 抵抗変化メモリ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4371781B2 (ja) | 2002-11-26 | 2009-11-25 | 株式会社東芝 | 磁気セル及び磁気メモリ |
US7088606B2 (en) | 2004-03-10 | 2006-08-08 | Altera Corporation | Dynamic RAM storage techniques |
JP2007266498A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 磁気記録素子及び磁気メモリ |
JP4935183B2 (ja) * | 2006-05-18 | 2012-05-23 | 株式会社日立製作所 | 半導体装置 |
JP2008160031A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | 記憶素子及びメモリ |
JP2009081215A (ja) | 2007-09-25 | 2009-04-16 | Toshiba Corp | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
FR2931011B1 (fr) * | 2008-05-06 | 2010-05-28 | Commissariat Energie Atomique | Element magnetique a ecriture assistee thermiquement |
GB0809383D0 (en) | 2008-05-23 | 2008-07-02 | Vidicom Ltd | Customer to supplier funds transfer |
KR101178767B1 (ko) * | 2008-10-30 | 2012-09-07 | 한국과학기술연구원 | 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조 |
JP5267801B2 (ja) | 2009-02-28 | 2013-08-21 | 日立工機株式会社 | 集塵装置付き穿孔工具 |
JP4868008B2 (ja) | 2009-03-04 | 2012-02-01 | パナソニック株式会社 | 洗濯機 |
JP5639090B2 (ja) | 2009-03-05 | 2014-12-10 | コーニンクレッカ フィリップス エヌ ヴェ | 有機発光ダイオードデバイス及びその製造方法 |
US7916528B2 (en) * | 2009-03-30 | 2011-03-29 | Seagate Technology Llc | Predictive thermal preconditioning and timing control for non-volatile memory cells |
JP5655391B2 (ja) * | 2010-06-23 | 2015-01-21 | ソニー株式会社 | 記憶素子及び記憶装置 |
JP2012059809A (ja) * | 2010-09-07 | 2012-03-22 | Sony Corp | 記憶素子、メモリ装置 |
JP2012059906A (ja) * | 2010-09-09 | 2012-03-22 | Sony Corp | 記憶素子、メモリ装置 |
JP2012074716A (ja) * | 2011-11-15 | 2012-04-12 | Sony Corp | 記憶素子及びメモリ |
JP5850147B2 (ja) * | 2012-05-16 | 2016-02-03 | ソニー株式会社 | 記憶装置、記憶素子 |
-
2013
- 2013-03-06 JP JP2014515464A patent/JP5850147B2/ja active Active
- 2013-03-06 WO PCT/JP2013/001377 patent/WO2013171947A1/ja active Application Filing
- 2013-03-06 CN CN201710342461.0A patent/CN107274925B/zh active Active
- 2013-03-06 CN CN201380024338.4A patent/CN104285291B/zh active Active
- 2013-03-06 US US14/399,268 patent/US9424903B2/en active Active
- 2013-03-06 EP EP13790278.9A patent/EP2851943B1/en active Active
-
2016
- 2016-07-27 US US15/220,832 patent/US9767874B2/en active Active
-
2017
- 2017-07-14 US US15/650,174 patent/US10375698B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2013171947A1 (ja) | 2016-01-07 |
EP2851943B1 (en) | 2020-01-01 |
US9767874B2 (en) | 2017-09-19 |
CN107274925A (zh) | 2017-10-20 |
US20170318573A1 (en) | 2017-11-02 |
US20160336053A1 (en) | 2016-11-17 |
CN104285291B (zh) | 2017-06-20 |
CN104285291A (zh) | 2015-01-14 |
US20150109846A1 (en) | 2015-04-23 |
US10375698B2 (en) | 2019-08-06 |
WO2013171947A1 (ja) | 2013-11-21 |
US9424903B2 (en) | 2016-08-23 |
CN107274925B (zh) | 2020-10-23 |
EP2851943A4 (en) | 2016-02-17 |
EP2851943A1 (en) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5982795B2 (ja) | 記憶素子、記憶装置 | |
JP5644198B2 (ja) | 記憶装置 | |
US11776605B2 (en) | Storage element and storage apparatus | |
JP5982794B2 (ja) | 記憶素子、記憶装置 | |
JP5987302B2 (ja) | 記憶素子、記憶装置 | |
US10375698B2 (en) | Memory system | |
JP2007317733A (ja) | メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5850147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |