JP4230856B2 - 液晶表示装置用アレイ基板とその製造方法 - Google Patents

液晶表示装置用アレイ基板とその製造方法 Download PDF

Info

Publication number
JP4230856B2
JP4230856B2 JP2003301680A JP2003301680A JP4230856B2 JP 4230856 B2 JP4230856 B2 JP 4230856B2 JP 2003301680 A JP2003301680 A JP 2003301680A JP 2003301680 A JP2003301680 A JP 2003301680A JP 4230856 B2 JP4230856 B2 JP 4230856B2
Authority
JP
Japan
Prior art keywords
layer
electrode
gate
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003301680A
Other languages
English (en)
Other versions
JP2004133422A (ja
Inventor
ヨン−ソプ・ファン
ギ−ソン・チェ
ギョ−チョル・チョ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2004133422A publication Critical patent/JP2004133422A/ja
Application granted granted Critical
Publication of JP4230856B2 publication Critical patent/JP4230856B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Description

本発明は、液晶表示装置(liquid crystal display device)に係り、銅を含んだ二重金属層で形成されたゲート電極とソース電極及びドレイン電極を含む液晶表示装置用アレイ基板とその製造方法に関する。
図1は、液晶表示装置用アレイ基板の一部を示した拡大平面図である。基板21上にスイッチング素子である薄膜トランジスタTがマトリックス形態で配置されており、このような複数の薄膜トランジスタTを交差するゲート配線33とデータ配線53が形成されている。前記ゲート配線33の一端にはゲートパッド電極35が形成されていて、前記ゲートパッド電極35はゲート配線33に比べて大きな幅を有するように構成される。前記データ配線53の一端にはデータパッド電極55が形成されていて、前記データパッド電極55もデータ配線53に比べて大きな幅を有するように形成される。
前記ゲートパッド電極35とデータパッド電極55は、各々外部の信号を直接受ける手段である透明なゲートパッド電極端子71及びデータパッド電極端子73と接触して構成される。この時、前記ゲート配線33とデータ配線53が交差して定義される領域を画素領域Pという。前記ゲート配線33の一部上部にストレージキャパシターCが構成されて、前記画素領域Pに構成された透明な画素電極69と回路的に並列に連結する。前記薄膜トランジスタTは、ゲート電極31、ソース電極49及びドレイン電極51と、前記ゲート電極31上部に構成されたアクティブ層39で形成される。
前述した構成において、前記キャパシターCは、ゲート配線33の一部を第1キャパシター電極として、前記ゲート配線33の一部上部に配置し、前記ソース電極49及びドレイン電極51と同一層同一物質で形成されたソース−ドレイン金属層57を第2キャパシター電極とする。前記ソース−ドレイン金属層57は、前記画素電極69とコンタクトホール63を通じて接触される。
前述した構成のうち、前記ゲート電極31、ゲート配線33及びゲートパッド電極35は、信号遅延を防止するために、低抵抗金属であるアルミニウム(Al)(またはアルミニウム合金)を用い、アルミニウム(またはアルミニウム合金)の短所を補完するために、一般的にはアルミニウム(またはアルミニウム合金)に別途の金属層を積層して構成する。
前記ソース電極49及びドレイン電極51と、データ配線53と、データパッド電極55も、抵抗値を低くめるために、アルミニウムを用いる場合があり、この場合には、アルミニウム(またはアルミニウム合金)の上部と下部に別途の金属層をさらに構成する。
以下、図2Aないし図2Jと図3Aないし図3Jを参照しながら、従来例による液晶表示装置用アレイ基板の製造工程を説明する。まず、図2Aないし図2Jは、図1のII−II′線に沿って切断したものであって、薄膜トランジスタとゲート配線を従来の工程順序に従って製造する工程を示した工程断面図である。また、図3Aないし図3Jは、図1のIII−III′線に沿って切断したものであって、ゲートパッドとデータパッドを従来の工程順序に従って製造する工程を示した工程断面図である。
一般的に、ゲート配線、ゲート電極及びゲートパッド電極は、アルミニウムを含む二重金属層で形成する。このようにする理由は、アルミニウム(Al)が、抵抗は小さいが化学的に耐蝕性が弱く、後続の高温工程でヒルロック(hillock)形成することによる配線欠陥問題を引き起こすために、耐蝕性が強いモリブデン(Mo)やクロム(Cr)等の金属を積層するものである。
以下、ゲート電極、ゲート配線及びゲートパッド電極を形成する工程を説明する。図2A及び図3Aに示したように、基板21上に、アルミニウム(Al)またはアルミニウム合金(AlNd)を蒸着した第1金属層23aと、第1金属層23aの上部にモリブデン(Mo)を蒸着した第2金属層23bを積層して形成する。続いて、前記第2金属層23bの上部にフォトレジスト(photoresist:以下"PR"と称する)を塗布してPR層25を形成する。
次に、前記PR層25の上部に、透過部Aと遮断部Bに定義されたマスクMを配置させ、マスクMの上部に光を照射して下部のPR層25を露光する工程を行う。続いて、前記露光されたPR層25を現像する工程を行う。
図2B及び図3Bに示したように、現像されて残った残留PR層27間に下部の第2金属層23bが露出される。この時、前記残留PR層27は、ベーク(bake)過程を経て、半円形状で構成される。
次に、図2C及び図3Cに示したように、前記残留PR層27間に露出された第1金属層23aとその下部の第2金属層23bをエッチングすれば、パターニングされた第2金属層29bがパターニングされた第1金属層29aの上にかかるオーバーハング(over hang)現象が起こる。これは、エッチングでパターニングされた第1金属層29aであるアルミニウム(Al)またはアルミニウム合金層がパターニングされた第2金属層29bであるモリブデン(Mo)層より速くエッチングされる特性があるためである。
このような形状は、次の工程で形成される絶縁膜(図示せず)の蒸着不良の原因になるために、前記パターニングされた第1金属層29aと第2金属層29bの側面が連続的なテーパー(taper)になるように構成する工程がさらに必要である。
したがって、図2D及び図3Dに示したように、乾式エッチング方式で残留PR層27の両側(平面的に周りである)とその下部の第1金属層29a及び第2金属層29bをエッチングする工程を行う。この時、残留PR層27は、その形態をそのまま維持しながら削られる。このようにすれば、先に説明した通り、前記第1金属層29aと第2金属層29bの両側面が連続的にテーパー付けられた形状になる。
前記乾式エッチング工程が完了すれば、残留PR層27を除去する工程を行う。結果的に、図2E及び図3Eに示したように、モリブデン/アルミニウム(またはアルミニウム合金)(Mo/Al(AlNd))の二重層でゲート電極31と、ゲート電極31に連結されて一端にゲートパッド電極35を含むゲート配線33を形成できる。
次に、図2Fないし図2J及び図3Fないし図3Jは、前記図2Aないし図2E及び図3Aないし図3Eに続く工程である。図2F及び図3Fに示したように、前記ゲート電極31と、ゲート配線33と、ゲートパッド電極35が形成された基板21の全面に、窒化シリコン(SiNX)と酸化シリコン(SiO2)を含む無機絶縁物質グループのうち選択された一つを蒸着して、第1絶縁膜であるゲート絶縁膜37を形成する。
続いて、前記ゲート電極31上部のゲート絶縁膜37上に、非晶質シリコン(a−Si:H)と不純物が含まれた非晶質シリコン(n+a−Si:H)を積層してパターニングして、アクティブ層39とオーミックコンタクト層41を形成する。
次に、図2G及び図3Gに示したように、前記オーミックコンタクト層41が形成された基板21の全面に、モリブデン(Mo)とアルミニウム(Al)とモリブデン(Mo)を順に蒸着して、第3金属層43、第4金属層45、第5金属層47を積層する。
次に、図2H及び図3Hに示したように、前記第3金属層、第4金属層、第5金属層を同時にパターニングして、モリブデン/アルミニウム/モリブデン(Mo/Al/Mo)の3重金属層で構成されて、前記オーミックコンタクト層41と接触して相互に離隔されたソース電極49とドレイン電極51を形成する。同時に、前記ソース電極49と連結して一端にデータパッド55を含むデータ配線53を形成する。また、同時に、前記ゲート配線33の一部上部にアイランド状のソース−ドレイン金属層57を形成する。
前記ソース電極49及びドレイン電極51とデータ配線53をモリブデン(Mo)やクロム(Cr)のように抵抗値が大きい金属を単一層として大面積基板を製作するようになれば、信号遅延により液晶パネルの全面に対して同一な画質を有する画像を得ることができない。
反面、前記ソース電極49及びドレイン電極51と、データ配線53の抵抗値が小さいほど信号の流れが円滑になるために大面積アレイ基板を製作することに適している。したがって、これを解決するために、前述したように、前記ソース電極49及びドレイン電極51と、データ配線53を低抵抗配線で形成することが必要である。
ところが、低抵抗配線であるアルミニウム層の上部と下部に各々構成されたモリブデン層のうち、前記下部モリブデン層は前記アルミニウム金属層が前記アクティブ層39またはオーミックコンタクト層41に深く入り込むスパイキング(spiking)現象を防止するために形成して、前記上部モリブデン層は以後の工程で形成される透明電極と前記アルミニウム層間のコンタクト抵抗を減らすための目的で形成するものである。このような理由で、前記ソース電極49及びドレイン電極51と、データ配線53を三重層(Mo/Al/Mo)に構成した。
前述した工程に続いて、前記ソース電極49とドレイン電極51間に露出されたオーミックコンタクト層41をエッチングして下部のアクティブ層39を露出する。図2I及び図3Iに示したように、前記ソース電極49及びドレイン電極51が形成された基板21の全面に絶縁物質を蒸着して、第2絶縁膜である保護膜59を形成する。
前記保護膜59をエッチングしてドレイン電極51の一部を露出するドレインコンタクトホール61と、ソース−ドレイン金属層の一部を露出するストレージコンタクトホール63と、前記ゲートパッド電極35を露出するゲートパッド電極コンタクトホール65と、前記データパッド電極37を露出するデータパッドコンタクトホール67を形成する。
図2J及び図3Jに示したように、前記保護膜59が形成された基板21の全面にインジウム−スズ−オキサイド(ITO)とインジウム−ジンク−オキサイド(IZO)を含んだ透明導電性金属グループのうち選択された一つを蒸着してパターニングして、前記ドレイン電極51と前記ソース−ドレイン金属層57と接触する透明な画素電極69を形成する。
同時に、前記ゲートパッド電極35と接触するゲートパッド電極端子71と、前記データパッド電極55と接触するデータパッド電極端子73を形成する。前述したような工程で従来例のアレイ基板を製作できる。
しかしながら、前記工程は、5マスク工程で製作されることができるが、前記ゲート電極とゲート配線は2回のエッチング工程、すなわち、湿式エッチング工程とテーパー(taper)を形成するための乾式エッチング工程を行うために工程が遅れる。
また、従来の工程のうち、ソース電極49及びドレイン電極51と、データ配線53とデータパッド電極55は、3重金属層を混酸溶液で一括エッチングして形成するが、エッチング時にエッチング溶液により電池反応(ガルバニック反応)が発生し、この時、モリブデン(Mo)の厚さが厚いほど電池反応による影響を克服できない。
特に、電池反応により下部モリブデン層がオーバーエッチングされて前記保護層を形成する工程でアルミニウム層が崩れて下部のアクティブ層と接触する。この時、前記アルミニウム層とアクティブ層が反応して漏れ電流が増加して素子の動作特性が低下する原因になる。
以下、図4を参照して説明する。図4は、図2JのD部を拡大した断面図である。図示したように、アルミニウム層45を挟んで上部と下部に構成されたモリブデン(Mo)43、47がオーバーエッチングされる現象(図4のE部)が発生する。
このような現象は、前記ソース電極及びドレイン電極(49、図2Jの51)と、データ配線(図2Jの53)と、データパッド電極(図3Jの55)が形成された基板の全面に、保護膜59を形成する過程で前記アルミニウム層45のオーバーエッチングにより保護膜が正しく形成されない場合がある。
また、前記アルミニウム層が上部に形成された保護層59に押さえられて下部のアクティブ層39またはオーミックコンタクト層41と接触する。このような場合には、相互拡散作用による漏れ電流の上昇により素子(薄膜トランジスタ)の動作が低下する問題がある。
本発明は前述したような問題を解決するための目的で案出されたものであって、前記ゲート電極とソース電極及びドレイン電極を構成する時、銅層とその下部にバッファー金属層を含む二重金属層で構成する。この時、前記ゲート電極として銅と一緒に用いられるバッファー金属層は、基板との密着性が良くなければならない。
また、前記ソース電極及びドレイン電極として銅と一緒に用いられるバッファー金属層は、下部オーミックコンタクト層と銅との反応を防ぐことができる金属ならば良い。
前記のように銅を含んだ二重金属層でゲート及びドレイン電極を形成すれば、ゲート電極を形成する工程でエッチング工程を2度にかけて行う必要がなくて、前記ソース電極及びドレイン電極をアルミニウムを含む三重金属層で形成した時発生した漏れ電流問題を解決できる。
前述したような目的を達成するための液晶表示装置用アレイ基板の製造方法は、基板上に保護層を形成する段階と;前記保護層上に、第1金属バッファー層と当該第1金属バッファー層上部の銅との二重層でゲート電極と、ゲート電極と連結したゲート配線と、ゲート配線から延びたゲートパッドを形成する段階と;前記ゲート電極、ゲート配線及びゲートパッド電極上部に第1絶縁膜を形成する段階と;前記ゲート電極上部の第1絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と;前記オーミックコンタクト層と接触して、2金属バッファー層と当該第2金属バッファー層上部の銅との二重層であるソース電極及びドレイン電極と、ソース電極と連結したデータ配線と、データ配線から延びたデータパッドを形成する段階と;ソース電極とドレイン電極及びデータ配線が形成された基板の全面に、前記ドレイン電極と、ゲートパッドとデータパッドの一部を露出する保護膜を形成する段階と;前記露出されたドレイン電極と接触する透明画素電極と、ゲートパッドと接触する透明ゲートパッド電極端子と、データパッドと接触する透明データパッド電極端子を形成する段階と;を含み、前記第1金属バッファー層は、タンタル(Ta)とチタン(Ti)のうち選択された一つであり、前記保護層は、窒化シリコン(SiN X )または酸化シリコン(SiO 2 )とベンゾシクロブテン(BCB)またはアクリル系樹脂との二重層で形成されたことを特徴とする。

本発明によって液晶表示装置用アレイ基板を製作すれば、第一に銅を含んだ二重金属層が同一なエッチング液により一括エッチングされるので工程時間を短縮することができる効果がある。
また、ドレイン電極を形成する金属と下部のアクティブ層とが反応しないために薄膜トランジスタの動作特性を改善できる効果がある。
さらに、ゲート物質とソース及びドレイン物質として低抵抗銅を用いたために大面積液晶パネルを製作できる効果がある。
以下、添附した図面を参照しながら本発明による望ましい実施例を説明する。
−−第1実施例−−
本発明の第1実施例は、ゲート電極とソース電極及びドレイン電極を形成する時銅を含む二重金属層で形成することを特徴とする。
以下、図5Aないし図5Iと図6Aないし図6Iを参照して、本発明によるアレイ基板の製造工程を説明する。(本発明の平面図は従来の平面図と同一であるためこれを利用して、同一な構成の図面符号は従来の番号に100番を加えて表示する。)
図5Aないし図5Iは、図1の切断線II−II′と対応するものであって、薄膜トランジスタとゲート配線を形成する工程を、本発明の工程順序に従って示した工程断面図である。また、図6Aないし図6Iは、図1の切断線III−III′と対応するものであって、ゲートパッド電極とデータパッド電極を、本発明の工程順序に従って示した工程断面図である。
まず、基板121上に、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ニッケル(Ni)またはこれらの合金を含む導電性金属グループのうち選択された一つを蒸着して第1金属層123aを形成し、第1金属層123aの上部に銅(Cu)を蒸着した第2金属層123bを積層して形成する。この時、銅の下部に金属層をさらに構成する理由は、前記銅がガラス基板と接触特性がよくないためにこれを解決するためである。続いて、前記第2金属層123bの上部にフォトレジスト(photoresist:以下"PR"と称する)を塗布してPR層125を形成する。
次に、前記PR層125の上部に透過部Aと遮断部Bに定義されたマスクMを配置させ、マスクMの上部に光を照射して下部のPR層125を露光する工程を行う。続いて、前記露光されたPR層125を現像する工程を行う。
図5B及び図6Bに示したように、現像されて残った残留PR層127間に下部の第2金属層123bが露出される。この時、前記残留PR層127はベーク(bake)過程を経て、半円形状で構成される。
図5C及び図6Cに示したように、前記残留PR層127間に露出された第2金属層123bとその下部の第1金属層123aを湿式エッチングすれば、パターニングされた第1金属層129aと銅(Cu)である第2金属層129bの側面が連続的にテーパー付けられるように構成される。
続いて、前記残留PR層を除去したら、図5D及び図6Dに示したように、上部銅及び下部バッファー(buffer)金属層(Cu/Ta,Ti,Cr,Mo,W,Niのうち選択された一つ)の二重層である、ゲート電極131と、ゲート電極131に連結して一端にゲートパッド電極135を含むゲート配線133を形成できる。
前記ゲート電極と、ゲート配線と、ゲートパッド電極を形成する工程に続いて、次に、図5Eないし図5I及び図6Eないし図6Iを参照して、本発明による液晶表示装置用アレイ基板の製造工程を説明する。
図5E及び図6Eに示したように、前記ゲート電極131とゲート配線133等が形成された基板121の全面に、第1絶縁膜であるゲート絶縁膜137を形成する。前記ゲート絶縁膜137は、窒化シリコン(SiNX)と酸化シリコン(SiO2)を含む無機絶縁物質グループのうちから選択された一つを蒸着して形成する。
次に、前記ゲート電極131上部のゲート絶縁膜137上に、アイランド状でアクティブ層139(active layer)とオーミックコンタクト層141(ohmic contact layer)を形成する。前記アクティブ層139は、一般的に純粋な非晶質シリコン(a−Si:H)で形成し、前記オーミックコンタクト層141は不純物が含まれた非晶質シリコン(n+a−Si:H)で形成する。
次に、図5F及び図6Fに示したように、前記オーミックコンタクト層141が形成された基板121の全面に、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、クロム(Cr)、ニッケル(Ni)等を含む導電性金属グループのうち選択された一つを蒸着した第3金属層143を形成し、前記第3金属層143の上部に銅(Cu)を蒸着した第4金属層145を形成する。この時、前記第3金属層143は、前記銅である第4金属層145と半導体層が直接接触して相互反応することを防止できる。
次に、図5G及び図6Gに示したように、前記第3金属層と第4金属層を湿式エッチングして、銅を含んだ二重金属層で構成されたソース電極149とこれとは所定間隔離隔されたドレイン電極151と、前記ソース電極149と連結して一端にデータパッド155を含むデータ配線153を形成する。同時に、ゲート配線133の一部上部にアイランド状でソース−ドレイン金属層157を形成する。続いて、前記ソース電極149とドレイン電極151間の離隔された領域間に露出されたオーミックコンタクト層141をエッチングして下部のアクティブ層139を露出する。
次に、図5H及び図6Hに示したように、前記ソース電極149及びドレイン電極151が形成された基板121の全面に、窒化シリコン(SiO2)と酸化シリコン(SiNX)を含んだ無機絶縁物質グループのうちから選択された一つを蒸着したり、ベンゾシクロブテン(BCB)とアクリル系樹脂を含んだ有機絶縁物質グループのうち選択された一つまたはこれらの二重層で蒸着/塗布して保護膜159を形成する。
前記保護膜159をパターニングして、前記ドレイン電極151の一部を露出するドレインコンタクトホール161と前記ソース−ドレイン金属層157を露出するストレージコンタクトホール163と前記ゲートパッド電極135の一部を露出するゲートパッド電極コンタクトホール165と、前記データパッド電極137を露出するデータパッドコンタクトホール167を形成する。
次に、図5I及び図6Iに示したように、前記保護膜159上に、インジウム−スズ−オキサイド(ITO)とインジウム−ジンク−オキサイド(IZO)を含んだ透明導電性金属グループのうち選択された一つを蒸着して、前記ドレイン電極151とソース−ドレイン金属層157と接触する画素電極169と、前記ゲートパッド電極135と接触するゲートパッド電極端子171と、前記データパッド電極137と接触するデータパッド電極端子173を形成する。
前述したような工程で本発明の第1実施例によるアレイ基板を製作できる。前述したように、ゲート電極とソース電極及びドレイン電極を形成する時、低抵抗特性を有した銅を用いれば、工程時間を短縮することができて素子の動作特性を改善できる。
第1実施例は、銅と金属バッファー層の二重金属層を用いることによって銅の短所を補完した。すなわち、銅はガラス基板との接触特性がよくなく、前記オーミックコンタクト層と接触すれば相互拡散による漏れ電流特性が大きくなるために、これを防止するために、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ニッケル(Ni)等の金属をバッファー層として用いた。
−−第2実施例−−
本発明の第2実施例の特徴は、前記ゲート電極を形成する前に、基板の全面に絶縁膜で保護層を形成するものである。図7A及び図7Bを参照して説明する。図7Aと図7Bは、各々図1のII−II′及びIII−III′に対応した本発明の第2実施例による液晶表示装置用アレイ基板を示した断面図である。
図示したように、基板121上に、保護層(buffer layer)130を形成し、前記保護層130の上に上部銅(Cu)と下部バッファー金属層(Ti,Ta,W,Cr,Ni,Moのうち選択された一つ)で構成された二重金属層であるゲート電極131と、これに連結して一端にゲートパッド135を含むゲート配線133を形成する。前記ゲート電極131とゲート配線133を含む基板121の全面にゲート絶縁膜137を形成する。
前記ゲート電極131上部のゲート絶縁膜137上にはアクティブ層139とオーミックコンタクト層141を形成し、前記オーミックコンタクト層141と接触して相互に離隔されて上部銅(Cu)と下部バッファー金属層(Ti,Ta,W,Cr,Ni,Moのうち選択された一つ)の二重層であるソース電極149及びドレイン電極151と、ソース電極149に連結されて一端にはデータパッド155を含むデータ配線153を形成する。この時、前記ソース電極149及びドレイン電極151と同一層同一物質で前記ゲート配線133の一部上部にアイランド状のソース−ドレイン金属層157を形成する。
前記ソース電極149及びドレイン電極151が形成された基板121の全面にドレイン電極151の一部を露出する保護膜159を形成する。また、前記保護膜159は、ゲートパッド135とデータパッド155を露出するコンタクトホール(contact hole)を含んでいる。前記保護膜159の上部には前記ドレイン電極151と接触する画素電極169と、前記ゲートパッド135と接触するゲートパッド電極端子171と、前記データパッド電極155と接触するデータパッド電極端子173を形成する。
前述した構成において、前記保護層130に窒化シリコン(SiNX)または酸化シリコン(SiO2)を含む無機絶縁物質グループのうち選択された一つと、ベンゾシクロブテン(BCB)とアクリル系樹脂を含んだ有機絶縁物質グループのうち選択された一つまたはこれらの二重層を蒸着または塗布して用いる。
保護層130によりゲート電極131として銅と一緒に金属バッファー層に用いたモリブデン(Mo)、クロム(Cr)、タングステン(W)、ニッケル(Ni)以外に、チタン(Ti)、タンタル(Ta)をさらに用いることができる。すなわち、前記基板121上に保護層130を形成することによって、前記チタン(Ti)とタンタル(Ta)をエッチングするエッチング液が基板121に触れないようになるためにこれらを用いることができる。前述したような構成で本発明の第2実施例による液晶表示装置用アレイ基板を製作できる。
本発明によって液晶表示装置用アレイ基板を製作すれば、第一に、銅を含んだ二重金属層が同一なエッチング液により一括エッチングされるので工程時間を短縮することができる効果がある。また、第二に、ドレイン電極を形成する金属と下部のアクティブ層と反応しないために薄膜トランジスタの動作特性を改善できる効果がある。さらに、第三に、ゲート物質とソース及びドレイン物質として低抵抗銅を用いたために大面積液晶パネルを製作できる効果がある。
液晶表示装置用アレイ基板の一部を示した平面図である。 図1のII−II′線に沿って切断して従来の工程順序に従って説明するための工程断面図である。 図2Aに続く工程断面図である。 図2Bに続く工程断面図である。 図2Cに続く工程断面図である。 図2Dに続く工程断面図である。 図2Eに続く工程断面図である。 図2Fに続く工程断面図である。 図2Gに続く工程断面図である。 図2Hに続く工程断面図である。 図2Iに続く工程断面図である。 図1のIII−III′線に沿って切断して従来の工程順序を説明するための工程断面図である。 図3Aに続く工程断面図である。 図3Bに続く工程断面図である。 図3Cに続く工程断面図である。 図3Dに続く工程断面図である。 図3Eに続く工程断面図である。 図3Fに続く工程断面図である。 図3Gに続く工程断面図である。 図3Hに続く工程断面図である。 図3Iに続く工程断面図である。 図2JのDを拡大した拡大断面図である。 図1の切断線II−II′と対応して本発明の工程順序を説明するための工程断面図である。 図5Aに続く工程断面図である。 図5Bに続く工程断面図である。 図5Cに続く工程断面図である。 図5Dに続く工程断面図である。 図5Eに続く工程断面図である。 図5Fに続く工程断面図である。 図5Gに続く工程断面図である。 図5Hに続く工程断面図である。 図1の切断線III−III′と対応して本発明の工程順序を説明するための工程断面図である。 図6Aに続く工程断面図である。 図6Bに続く工程断面図である。 図6Cに続く工程断面図である。 図6Dに続く工程断面図である。 図6Eに続く工程断面図である。 図6Fに続く工程断面図である。 図6Gに続く工程断面図である。 図6Hに続く工程断面図である。 図1のII−II′線に対応して本発明の第2実施例による液晶表示装置用アレイ基板を示した断面図である。 図1のIII−III′線に対応して本発明の第2実施例による液晶表示装置用アレイ基板を示した断面図である。
符号の説明
121:基板
131:ゲート電極
133:ゲート配線
135:ゲートパッド電極
137:ゲート絶縁膜
139:アクティブ層
141:オーミックコンタクト層
149:ソース電極
151:ドレイン電極
153:デート配線
155:データパッド電極
157:ソース−ドレイン金属層
159:保護膜
169:画素電極
171:ゲートパッド電極端子
173:データパッド電極端子

Claims (5)

  1. 基板上に保護層を形成する段階と;
    前記保護層上に、第1金属バッファー層と当該第1金属バッファー層上部の銅との二重層でゲート電極と、ゲート電極と連結したゲート配線と、ゲート配線から延びたゲートパッドを形成する段階と;
    前記ゲート電極、ゲート配線及びゲートパッド電極上部に第1絶縁膜を形成する段階と;
    前記ゲート電極上部の第1絶縁膜上にアクティブ層とオーミックコンタクト層を形成する段階と;
    前記オーミックコンタクト層と接触して、2金属バッファー層と当該第2金属バッファー層上部の銅との二重層であるソース電極及びドレイン電極と、ソース電極と連結したデータ配線と、データ配線から延びたデータパッドを形成する段階と;
    ソース電極とドレイン電極及びデータ配線が形成された基板の全面に、前記ドレイン電極と、ゲートパッドとデータパッドの一部を露出する保護膜を形成する段階と;
    前記露出されたドレイン電極と接触する透明画素電極と、ゲートパッドと接触する透明ゲートパッド電極端子と、データパッドと接触する透明データパッド電極端子を形成する段階と;
    を含み、
    前記第1金属バッファー層は、タンタル(Ta)とチタン(Ti)のうち選択された一つであり、
    前記保護層は、窒化シリコン(SiN X )または酸化シリコン(SiO 2 )とベンゾシクロブテン(BCB)またはアクリル系樹脂との二重層で形成された
    ことを特徴とする液晶表示装置用アレイ基板の製造方法。
  2. 前記第2金属バッファー層は、前記オーミックコンタクト層と前記銅との反応を防ぐことができる物質で形成された
    ことを特徴とする請求項に記載の液晶表示装置用アレイ基板の製造方法。
  3. 前記第2バッファー金属層を形成する物質は、タンタル(Ta)、チタン(Ti)、クロム(Cr)、モリブデン(Mo)、ニッケル(Ni)、タングステン(W)で構成された金属グループのうち選択された一つで形成された
    ことを特徴とする請求項に記載の液晶表示装置用アレイ基板の製造方法。
  4. 前記ゲート配線の一部上部に前記ソース電極及びドレイン電極と同一層同一物質でアイランド状のソース−ドレイン金属層を形成する段階をさらに含む
    ことを特徴とする請求項に記載の液晶表示装置用アレイ基板の製造方法。
  5. 前記ソース−ドレイン金属層は、前記保護膜をエッチングして構成したコンタクトホールを通じて前記画素電極と接触する段階をさらに含む
    ことを特徴とする請求項に記載の液晶表示装置用アレイ基板の製造方法。
JP2003301680A 2002-09-03 2003-08-26 液晶表示装置用アレイ基板とその製造方法 Expired - Lifetime JP4230856B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020052660A KR100866976B1 (ko) 2002-09-03 2002-09-03 액정표시장치용 어레이기판과 제조방법

Publications (2)

Publication Number Publication Date
JP2004133422A JP2004133422A (ja) 2004-04-30
JP4230856B2 true JP4230856B2 (ja) 2009-02-25

Family

ID=31973627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301680A Expired - Lifetime JP4230856B2 (ja) 2002-09-03 2003-08-26 液晶表示装置用アレイ基板とその製造方法

Country Status (3)

Country Link
US (1) US7652740B2 (ja)
JP (1) JP4230856B2 (ja)
KR (1) KR100866976B1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100538328B1 (ko) * 2003-06-20 2005-12-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101122228B1 (ko) 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100732317B1 (ko) * 2004-11-19 2007-06-25 주식회사 엘지화학 액정 디스플레이의 게이트/데이터 라인용 구리 전극 및 그 제조방법
TWI259538B (en) * 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
KR101123513B1 (ko) * 2005-05-19 2012-03-12 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101326128B1 (ko) 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
US8853695B2 (en) 2006-10-13 2014-10-07 Kobe Steel, Ltd. Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer
TW200820444A (en) * 2006-10-27 2008-05-01 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
KR100920482B1 (ko) * 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100975446B1 (ko) * 2008-03-06 2010-08-11 이상근 핫픽스의 제조방법 및 그 방법에 의하여 제조된 핫픽스
US8535997B2 (en) * 2008-07-03 2013-09-17 Kobe Steel, Ltd. Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
WO2010013636A1 (ja) * 2008-07-29 2010-02-04 株式会社アルバック 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
KR101458902B1 (ko) 2008-09-22 2014-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101275068B1 (ko) 2008-12-10 2013-06-18 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010073824A1 (ja) * 2008-12-26 2010-07-01 シャープ株式会社 表示パネル用の基板、及びそれを備えた表示パネル
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
CN102576736B (zh) * 2009-10-09 2015-05-13 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
WO2011105210A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012222166A (ja) * 2011-04-08 2012-11-12 Ulvac Japan Ltd 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
TWI457676B (zh) * 2011-12-09 2014-10-21 Au Optronics Corp 畫素結構及其製造方法
KR20130105392A (ko) 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8804061B2 (en) * 2012-04-11 2014-08-12 Apple Inc. Devices and methods for reducing the size of display panel routings
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN102799038B (zh) * 2012-07-25 2015-04-01 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
CN103295970B (zh) * 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150034947A (ko) 2013-09-27 2015-04-06 삼성디스플레이 주식회사 표시 장치의 금속 배선, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
WO2015134456A1 (en) * 2014-03-07 2015-09-11 H.C. Starck Inc. Etch chemistries for metallization in electronic devices
KR20160080974A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20160090948A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR20180028084A (ko) * 2016-09-07 2018-03-16 삼성디스플레이 주식회사 표시 장치
CN109917575A (zh) * 2017-12-12 2019-06-21 中华映管股份有限公司 可挠式液晶显示器
US11281046B2 (en) * 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
CN111446263A (zh) * 2020-04-13 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制作方法
WO2023240594A1 (en) * 2022-06-17 2023-12-21 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217322A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタ回路のゲ−ト配線
JP3615556B2 (ja) 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
KR950010661B1 (ko) * 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
JP3028890B2 (ja) 1993-02-10 2000-04-04 日本高圧コンクリート株式会社 合成トンネルライナの製造方法
JPH06265937A (ja) 1993-03-16 1994-09-22 Hitachi Ltd 液晶表示基板の製造方法
JPH06267986A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 薄膜トランジスタの製造方法
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH08179362A (ja) 1994-12-22 1996-07-12 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6208400B1 (en) * 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
JP3317387B2 (ja) * 1996-06-03 2002-08-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JPH1096949A (ja) 1996-09-24 1998-04-14 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3279939B2 (ja) 1996-11-13 2002-04-30 三菱電機株式会社 液晶ディスプレイ装置
JP4011664B2 (ja) 1997-02-03 2007-11-21 キヤノン株式会社 配線基板の製造方法
JPH10253976A (ja) 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
JP2980574B2 (ja) 1997-07-31 1999-11-22 株式会社東芝 液晶表示装置および薄膜トランジスタ
JP3161438B2 (ja) * 1997-11-25 2001-04-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
KR100601175B1 (ko) * 1999-12-23 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP4582877B2 (ja) 2000-08-09 2010-11-17 三菱電機株式会社 Tftアレイの製造方法
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same

Also Published As

Publication number Publication date
JP2004133422A (ja) 2004-04-30
KR20040021169A (ko) 2004-03-10
KR100866976B1 (ko) 2008-11-05
US20040041958A1 (en) 2004-03-04
US7652740B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
JP4230856B2 (ja) 液晶表示装置用アレイ基板とその製造方法
US9923068B2 (en) Array substrate and method of fabricating the same
KR100971950B1 (ko) 액정표시장치용 어레이기판과 제조방법
JP4478077B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
KR100938885B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR101277218B1 (ko) 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR100364949B1 (ko) 액정 표시 장치의 제조 방법
JP5302555B2 (ja) 薄膜トランジスタ基板の製造方法
KR100939560B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR0138081B1 (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법
JP2004163933A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
JP2007114360A (ja) 薄膜トランジスタを備えた液晶表示装置及びその製造方法
JP4251945B2 (ja) 液晶表示装置用アレイ基板の製造方法
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
KR100897720B1 (ko) 액정표시장치의 제조방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR20070119447A (ko) 액정표시소자의 제조방법
KR100450702B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20040024976A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20030055405A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070809

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081204

R150 Certificate of patent or registration of utility model

Ref document number: 4230856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term