KR20040024976A - 액정표시장치용 어레이 기판의 제조방법 - Google Patents

액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20040024976A
KR20040024976A KR1020020056734A KR20020056734A KR20040024976A KR 20040024976 A KR20040024976 A KR 20040024976A KR 1020020056734 A KR1020020056734 A KR 1020020056734A KR 20020056734 A KR20020056734 A KR 20020056734A KR 20040024976 A KR20040024976 A KR 20040024976A
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
pad
data
Prior art date
Application number
KR1020020056734A
Other languages
English (en)
Inventor
성관중
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020056734A priority Critical patent/KR20040024976A/ko
Publication of KR20040024976A publication Critical patent/KR20040024976A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 액정표시장치용 어레이 기판 제조 방법에 관한 것이다.
본 발명에서는 레이저 기술을 액정표시장치용 어레이 공정에 접목시켜 종래 4 마스크 공정을 통하여 제작할 수 있었던 어레이 기판을 3 마스크 공정으로 제작함으로써 공정 단순화를 이룬다.
마스크 공정은 포토 레지스트 도포, 노광, 현상, 식각, 스트립(또는 애슁)의 일련의 공정으로 이루어지고, 1 마스크 공정이 생략됨으로써 제조 비용을 감소시키고, 불량 발생율을 줄일 수 있다.
본 발명에 따른 액정표시장치 어레이 기판의 제조는 보호층과 투명한 도전물질층을 차례로 증착한 후 마스크를 이용하여 화소전극을 형성한다. 이후 상기 화소전극과 드레인 전극을 레이저를 조사하여 홀을 형성하고 동시에 화소전극의 일부를 녹여 홀을 타고 흘러내리게 함으로써 상기 화소전극과 드레인 전극을 접촉시키는 단계를 포함한다.

Description

액정표시장치용 어레이 기판의 제조방법{Method of Fabricating Array Panel for Liquid Crystal Display}
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판의 제조 방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의온(On),오프(Off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다.
도시한 바와 같이, 서로 일정간격 이격되어 상부 및 하부 기판(10, 20)이 대향하고 있고, 이 상부 및 하부 기판(10, 20) 사이에는 액정층(30)이 개재되어 있다.
상기 하부 기판(20) 상부에는 다수 개의 게이트 및 데이터 배선(23, 26)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(23, 26)이 교차되는 지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 및 데이터 배선(23, 26)이 교차되는 영역으로 정의되는 화소 영역(P)에는 박막트랜지스터(T)와 연결된 화소 전극(35)이 형성되어 있다.
도면으로 제시하지는 않았지만, 박막트랜지스터(T)는 게이트 전압을 인가받는 게이트 전극과, 데이터 전압을 인가받는 소스 및 드레인 전극과, 게이트 전압과 데이터 전압 차에 의해 전압의 온(On),오프(Off)를 조절하는 채널(channel)로 구성된다.
그리고, 상부 기판(10) 하부에는 컬러필터층(13), 공통 전극(16)이 차례대로 형성되어 있다.
도면으로 상세히 도시하지 않았지만, 컬러필터층(13)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스로 구성된다.
그리고, 상부 및 하부 기판(10, 20)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 상부 및 하부 편광판(40, 45)이 위치하고, 하부 편광판(45) 하부에는 별도의 광원인 백라이트(back light)가 배치되어 있다.
도 2는 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도로서, 외부회로와 연결되는 영역을 포함하여 도시하였다.
도시한 바와 같이, 서로 교차되는 방향으로 게이트 및 데이터 배선(50, 60)이 형성되어 있고, 상기 게이트 및 데이터 배선(50, 60)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있고, 드레인 콘택홀(70)을 통해 박막트랜지스터(T)와 연결되어 화소 전극(76)이 형성되어 있다.
상기 게이트 및 데이터 배선(50, 60)의 끝단부에는 외부회로와 연결되는 게이트 및 데이터 패드(55, 65)가 각각 형성되어 있고, 게이트 및 데이터 패드 콘택홀(72, 74)을 통해 게이트 및 데이터 패드(55, 65)와 연결되며, 화소 전극(76)과 동일 물질로 이루어진 게이트 및 데이터 패드 전극(80, 85)이 각각 형성되어 있다.
이와 같은 액정표시장치용 어레이 기판의 각 배선 및 전극 패턴은 감광성 물질인 포토레지스트를 이용한 사진식각 공정에 의해 이루어진다. 사진식각 공정에서는 해당 금속물질, 절연물질 또는 반도체 물질 상부에 포토레지스트층을 도포하는 단계와, 일정패턴을 가지는 마스크를 배치하여 노광하는 단계와, 노광처리된 포토레지스트층을 현상하여 포토레지스트층 패턴을 형성하는 단계와, 상기 포토레지스트층 패턴을 마스크로 하여 금속물질을 식각하여 배선 또는 전극 패턴을 형성하는 공정을 거치게 된다.
이때, 상기 포토레지스트 물질은 노광된 부분이 현상되는 포지티브형(positive type)과, 노광된 부분이 남는 네가티브형(negative type)으로 나뉠 수 있으며, 일반적으로 어레이 공정에서는 포지티브형 포토레지스트 물질이 이용된다.
도 3a 내지 3d와 4a 내지 4d와 5a 내지 5d는 각각 상기 도 2의 절단선 I-I, II-II, III-III에 따라 절단된 단면을 마스크 공정에 따라 단계별로 나타낸 단면도이며, 3a 내지 3d는 게이트 패드 전극, 4a 내지 4d는 박막트랜지스터, 5a 내지 5d는 데이터 패드 전극의 형성 공정을 나타낸다.
먼저, 도 3a, 4a, 5a를 참조하면, 투명 기판 상에 제 1 금속물질을 증착한 후, 제 1 마스크 공정에 의해 게이트 전극(110) 및 게이트 패드(113)를 형성하는 단계이다.
도면으로 제시하지 않았지만, 이 단계에서는 상기 게이트 전극(110) 및 게이트 패드(113)를 포함하는 게이트 배선이 형성된다.
상기 제 1 금속물질은 바람직하기로는 알루미늄 합금(AlNd)을 하부층으로 하고, 몰리브덴(Mo)을 상부층으로 하는 이중층 금속물질을 이용한다.
다음으로 도 3b, 4b, 5b에 도시한 바과 같이 상기 도 3a, 4a, 5a 단계를 거친 기판 상에 제 1 절연물질, 순수 비정질 실리콘, 불순물 비정질 실리콘, 제 2 금속물질을 순차적으로 증착한다. 이후 제 2 마스크 공정을 진행하여 포토레지스트 물질을 패터닝하고 상기 제 2 금속물질, 불순물 비정질 실리콘, 순수 비정질 실리콘을 순차적으로 식각하여 액티브층(120), 오믹 콘택층(125)로 이루어진 반도체층(127), 데이터 배선, 소스 및 드레인 전극(133, 136), 데이터 패드(150)를 각각 형성한다. 제 1 절연물질은 게이트 절연막(115)을 형성한다.
상기 제 1 절연물질은 실리콘 절연물질 중에서, 바람직하기로는 질화 실리콘(SiNx)이며, 상기 제 2 금속물질은 몰리브덴, 니켈(Ni), 크롬(Cr), 텅스텐(W) 중 어느 한 물질로 이루어진다.
도 3c, 4c, 5c를 참조하면, 상기 도 3b, 4b, 5b 단계를 거친 기판 상에, 제 2 절연물질을 증착하여 보호층(160)을 형성한 후, 제 3 마스크 공정에 의해 드레인 전극(136)과 게이트 패드(113), 데이터 패드(150)를 일부 노출시키는 드레인 콘택홀(170), 게이트 패드 콘택홀(173), 데이터 패드 콘택홀(176)을 형성한다. 상기 보호층(160)을 이루는 제 2 절연물질은 실리콘 절연물질 또는 유기 절연물질에서 선택되며, 바람직하기로는 실리콘 질화막, 실리콘 산화막(SiOx), BCB(benzocyclobutene) 중 어느 한 물질이다.
다음으로 도 3d, 4d, 5d에 도시한 바와 같이 상기 도 3c, 4c, 5c 단계를 거친 기판 상에, 투명 도전성 물질 예를들면 ITO(Indium Tin Oxide)를 증착한 후, 제4 마스크공정에 화소전극(180)과 상기 게이트 패드(113) 및 데이터 패드(150)를 덮는 게이트 패드 전극(182)과 데이터 패드 전극(184)을 각각 형성한다.
이와 같이, 종래의 액정표시장치용 어레이 공정에서는 4 마스크 공정에 의해 어레이 기판을 제작하였다. 그러나, 1개의 마스크 공정 진행시 증착, 노광, 현상, 식각 공정이 필요하게 되고, 상기 공정 진행을 위한 장비들이 필요하게 된다. 그러므로 제조 비용이 높은 단점이 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 저 마스크 공정으로 제조 비용이 저감된 액정표시장치용 어레이 기판을 제공하는 것을 목적으로 한다.
본 발명에서는 게이트 공정, 반도체층 및 소스 드레인 공정, 보호층 및 ITO 공정으로 이루어진 3 마스크 공정에 의해 액정표시장치용 어레이 기판을 제작하도록 한다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도.
도 3a 내지 도 3d는 상기 도 2의 절단선 I-I에 따라 절단된 단면을 마스크 공정에 따라 단계별로 나타낸 단면도.
도 4a 내지 도 4d는 상기 도 2의 절단선 II-II에 따라 절단된 단면을 마스크 공정에 따라 단계별로 나타낸 단면도.
도 5a 내지 도 5d는 상기 도 2의 절단선 III-III에 따라 절단된 단면을 마스크 공정에 따라 단계별로 나타낸 단면도.
도 6는 본 발명에 따른 액정표시장치용 어레이 기판에 대한 평면도.
도 7a 내지 도 7f는 상기 도 6의 절단선 A-A에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 단면도.
도 8a 내지 도 8f는 상기 도 6의 절단선 B-B에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 단면도.
도 9a 내지 도 9f는 상기 도 6의 절단선 C-C에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
210 : 게이트 전극 213 : 게이트 패드
215 : 게이트 절연막 220 : 액티브층
225 : 오믹 콘택층 227 : 반도체층
233 : 소스 전극 235 : 캐패시터 전극
236 : 드레인 전극 250 : 데이터 패드
260 : 보호층 280 : 화소전극
284 : 데이터 패드전극 286 : 게이트 패드전극
294 : 데이터 패드 홀 296 : 데이터 패드 홀
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터의 제조방법은 기판 상에, 제 1 금속물질을 형성한 후, 노광, 현상, 식각 공정을 포함하는 제 1 마스크 공정에 의해 제 1 방향으로 위치하며, 게이트 전극 및 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선이 형성된 기판 상에, 제 1 절연물질, 비정질 실리콘, 불순물 비정질 실리콘, 제 2 금속물질을 차례대로 형성한 후, 제 2 마스크 공정에 의해 제 2 방향으로 위치하며 일 끝단에 데이터 패드를 포함하는 데이터 배선과 액티브층, 오믹 콘택층이 차례대로 형성되어 이루어진 반도체층과, 소스 전극 및 , 상기 소스 전극과 일정간격 이격되는 드레인 전극을 형성하고, 상기 소스 및 드레인 전극 사이 구간의 불순물이 섞인 비정질 실리콘을 식각하여 채널 영역을 형성하는 단계와; 상기 데이터 배선 및 드레인 전극이 형성된 기판 상에, 제 2 절연물질과 투명한 도전성 물질을 차례대로 기판 전면에 증착하여 보호층 및 도전성 물질층을 형성한 후, 제 3 마스크 공정에 의해 상기 투명한 도전성 물질층의 화소전극과 드레인 전극의 일부 및 게이트 패드와 데이터 패드를 가리도록 패턴을 형성하는 단계와; 드레인 전극과 접촉되어야 상기 화소전극의 한 부분을 레이저를 조사하여 홀(Hole)을 형성한 후 상기 홀 주위의 투명한 도전 물질로 이루어진 화소전극을 녹여 상기 홀로 흘러내리게 함으로써 드레인 전극과 접촉시키고 동일한 방법으로 캐패시터 전극과 화소전극을 접촉시키는 단계와; 상기 레이저를 게이트 패드 전극을 형성하는 투명한 도전 물질위에 위치시킨후 상기 레이저를 조사하여 게이트 패드와 투명한 도전 물질로 이루어진 게이트 패드 전극을 접촉시키고, 동일한 방법에 의해 데이터 패드와 데이터 패드 전극을 접촉시키는 단계를 포함한다.
또한, 상기 레이저는 YLiF4크리스탈(crystal)에 Nd3+를 포함하는 고체 매질을 이용하는 YLF 레어저인 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 6는 본 발명에 따른 액정표시장치용 어레이 기판에 대한 평면도이다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(205)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(245)이 형성되어 있고, 게이트 및 데이터 배선(205, 245)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있다.
상기 박막트랜지스터(T)는 게이트 배선(205)에서 분기된 게이트 전극(210)과, 데이터 배선(245)에서 분기된 소스 전극(233)과 상기 소스 전극(233)과 일정간격 이격되게 위치하는 드레인 전극(236)으로 이루어진다. 그리고, 상기 게이트 및 데이터 배선(205, 245)이 교차되는 영역으로 정의되는 화소 영역에는 드레인 콘택홀(290)을 통해 박막트랜지스터(T)의 드레인 전극(236)과 연결되는 화소 전극(280)이 형성되어 있다.
그리고, 상기 게이트 및 데이터 배선(205, 245)의 일끝단에는 게이트 및 데이터 패드(213, 250)가 각각 형성되어 있고, 게이트 패드(213)를 직접적으로 덮는 게이트 패드 전극(286)과, 데이터 패드 콘택홀(294)을 통해 데이터 패드(250)와 연결되는 데이터 패드 전극(284)이 형성되어 있다. 상기 화소 전극(280), 게이트 및 데이터 패드전극(286, 284)을 이루는 재질은 투명 도전성 물질에서 선택되며, 바람직하기로는 ITO(Indium Tin Oxide)로 하는 것이다. 상기 어레이 기판은 게이트 배선과 중첩되어 스토리지 캐패시터(CST)가 형성되며 상기 스토리지 캐패시터 전극은 캐패시터 콘택홀(292)를 통해 화소전극과 접촉한다.
도 7a 내지 7f와 8a 내지 8f와 9a 내지 9f는 각각 상기 도 6의 절단선 A-A,B-B, C-C에 따라 절단된 단면을 공정 순서에 따른 단계별 공정 단면도이며, 7a 내지 7f 는 게이트 패드 전극, 8a 내지 8f는 박막트랜지스터, 9a 내지 9f는 데이터 패드 전극의 형성 공정을 나타낸다.
먼저 도 7a, 8a, 9a를 참조하면, 투명 기판 상에 제 1 금속물질을 스퍼터링 장치를 이용하여 증착한 후, 제 1 마스크 공정에 의해 게이트 전극(210) 및 게이트 패드(213)를 형성한다. 이 단계에서는 상기 게이트 전극(210) 및 게이트 패드(213)를 포함하는 게이트 배선이 형성된다(미도시).
상기 제 1 금속물질은 게이트 신호처리의 지연을 막기 위하여, 비저항값이 낮은 금속물질에서 선택되며, 알루미늄 네오디뮴(AlNd)을 하부층으로 하고, 몰리브덴(Mo)을 상부층으로 하는 이중층 금속물질로 이루어는 것이 바람직하다.
다음으로 도 7b, 8b, 9b를 참조하면, 상기 도 7a, 8a, 9a 단계를 거친 기판 상에 제 1 절연막(215), 순수 비정질 실리콘층(220), 불순물 비정질 실리콘층(225), 제 2 금속막(230)을 차례대로 증착한 후, 포토레지스트를 상기 제 2 금속막(230) 위에 코팅한다. 이후 제 2 마스크를 실시하고, 회절노광을 실시하여 두께가 다른 포토레지스트 패턴(240,241)을 형성한다.
회절노광이란 마스크를 빛이 완전히 투과되는 투과부, 빛이 완전히 차단되는 차단부, 빛이 부분적으로 투과되는 반투과부의 3 부분으로 패턴을 형성하여 포토레지스트에 노광되는 빛의 양을 조절함으로써 상기 포토레지스트를 현상 시 두께가 달리 형성되게 하는 노광방법이다.
상기 제 1 절연막은 실리콘 절연물질에서 선택되며, 바람직하기로는 실리콘질화막(SiNx)으로 하는 것이며, 제 1 절연막(215) 및 순수 비정질 실리콘층(220)과 불순물이 섞인 비정질 실리콘층(225)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)장치를 통하여 형성된다.
그리고, 제 2 금속막(230)은 화학적 내식성이 강한 금속물질에서 선택되며, 바람직하기로는 몰리브덴, 니켈(Ni), 크롬(Cr), 텅스텐(W) 중 어느 한 물질이며, 상기 제 2 금속막(230)은 스퍼터링 장치를 통하여 증착된다.
다음으로 도 7c, 8c, 9c는 상기 제 2 금속막(230)과 순수 비정질 실리콘층(220) 및 불순물이 섞인 비정질 실리콘층(225)을 순차적으로 식각하여 제거하는 단계를 도시한 것이다. 포토레지스트 패턴(240,241)이 형성되지 않은 부분의 제 2 금속막과 불순물이 섞인 비정질 실리콘층(225) 및 순수 비정질 실리콘층(220)은 식각되어진다. 이후, 애슁(Ashing)을 진행하여 두께가 얇은 포토레지스트 패턴(241)을 제거하면, 두꺼운 포토레지스트 패턴(240)은 완전히 제거되지 않고 남아있게 된다.
도 7d, 8d, 9d는 소스 전극(233) 및 드레인 전극(236)과 채널(ch), 데이터 패드 전극(250)을 형성하는 단계를 도시한 것이다. 상기 도 7c, 8c, 9c의 단계를 진행한 기판에 있어서 제 2 금속막 및 불순물 비정질 실리콘층을 순차적으로 식각함으로써 제 2 금속물질의 소스 전극(233)과 상기 소스 전극(233)을 포함하는 데이터 배선 및 상기 소스 전극(233)과 일정간격 이격되어 위치하는 드레인 전극(236)이 형성되고, 상기 소스 전극(233) 및 드레인 전극(236) 사이로 노출된 순수 비정질 실리콘층(220)은 채널(ch)을 형성한다. 이때 상기 불순물이 섞인 비정질 실리콘층(225)은 소스 전극(233)과 드레인 전극(266)과 접촉하여 오믹 콘택층(225)을 이루며, 상기 채널(ch)을 이루는 순수 비정질 실리콘층(220)은 액티브층이라 칭한다. 스토리지 캐패시터에 있어서도 제 2 금속 물질로 이루어진 스토리지 캐패시터 전극(235)이 형성되며, 데이터 패드(250) 또한 형성된다.
다음으로 도 7e, 8e, 9e에 도시한 바와 같이 상기 도 7b, 8b, 9b 단계를 거친 기판 상에, 제 2 절연물질과 투명한 도전물질을 순차적으로 증착하고, 제 3 마스크 공정에 의해 상기 투명한 도전 물질을 패터닝한다. 상기 제 2 절연물질은 보호층(260)을 이루며, 상기 보호층(260) 위에 패터닝되어 형성된 투명한 도전물질은 화소전극(280)과 게이트 패드 전극(287) 및 데이터 패드 전극(284)을 형성한다. 투명한 도전물질로는 일반적으로 ITO(Indium Tin Oxide)가 사용된다. 상기 보호층(260)은 액정표시장치의 액정 셀공정에서의 러빙(rubbing)이나 반송중에 생기는 스크래치와 수분의 침투로 생기는 박막 트랜지스터의 손상이나 퇴화를 막기위한 것으로, 이 보호층(260)을 이루는 제 2 절연물질은 실리콘 절연물질 또는 유기 절연물질에서 선택되며, 바람직하게는 질화 실리콘(SiNx), 산화 실리콘(SiOx), BCB(benzocyclobutene) 중 어느 한 물질로 하는 것이다.
도 7f, 8f, 9f는 드레인 전극(236)과 스토리지 캐패시터 전극(235) 위로 적층되어 있는 보호층(260)과 화소전극(280)을 레이저를 이용하여 홀(296,290,294)을 형성하는 동시에 상기 드레인 전극(236) 및 스토리지 캐패시터 전극(235)과 상기 화소전극(280)을 연결하는 단계를 도시한 것이다. 레이저 리페어 기술을 살펴보면, 어레이 기판상에 게이트 배선과 데이터 배선 각각의 단선 또는 상기 배선간의 쇼트로 인한 불량을 레이저를 이용하여 웰딩 또는 절단의 가공방법을 통하여 상기 배선을 연결 또는 단선시킨다. 마이크로 단위의 미세 공정과 국부 가공이 가능함으로 이 가공 기술을 박막 어레이 기판의 형성 공정에 접목시킴으로써 노광, 현상, 스트립 공정을 포함하는 1개 마스크 공정을 줄일수 있다.
YLiF4(YLF) 크리스탈(crystal)에 Nd3+를 포함하는 고체를 매질로 사용하는 YLF 레이저를 상기 드레인 전극(236)과 화소전극(280)이 접촉되어야 할 위치에 고정시킨 후, 조사하여 드레인 홀(290)을 형성하고 동시에 상기 ITO를 녹여 흘러내리게 함으로써 상기 드레인 전극(236)과 화소전극(280)을 접촉시킨다. 동일한 방법으로 투명한 도전 물질로 이루어진 게이트 패드 전극(284)과 데이터 패드 전극(286)에 상기 레이저를 조사함으로써 게이트 패드 홀(296)과 데이터 패드 홀(294)을 형성하고 동시에 각각의 전극을 이루는 물질인 ITO를 녹여 흘러내리게 함으로써 상기 게이트 패드 전극(286)과 데이터 패드 전극(284)을 각각 게이트 패드(213)와 데이터 패드(250)와 접촉시킨다.
이와 같이, 본 발명에 따른 3 마스크 액정표시장치용 어레이 기판 제조방법에 의해 공정에 사용되는 마스크 수를 줄임으로써 공정 효율을 높일 있고, 공정 단순화로 인하여 액정표시장치용 어레이 기판의 제작 비용을 절감할 수 있다.

Claims (3)

  1. 기판 상에, 제 1 금속물질을 형성한 후, 노광, 현상, 식각 공정을 포함하는 제 1 마스크 공정에 의해 제 1 방향으로 위치하며, 게이트 전극 및 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선이 형성된 기판 상에, 제 1 절연막, 비정질 실리콘층, 불순물 비정질 실리콘층, 제 2 금속막을 차례대로 형성한 후, 제 2 마스크 공정에 의해 제 2 방향으로 위치하며 일 끝단에 데이터 패드를 포함하는 데이터 배선과 액티브층, 오믹 콘택층과, 소스 전극 및 , 상기 소스 전극과 일정간격 이격되는 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이 구간의 불순물이 섞인 비정질 실리콘을 식각하여 채널 영역을 형성하는 단계와;
    상기 데이터 배선 및 드레인 전극이 형성된 기판 상에, 제 2 절연물질과 투명한 도전성 물질을 차례대로 기판 전면에 증착하여 보호층 및 도전성 물질층을 형성하는 단계와;
    제 3 마스크 공정에 의해 상기 투명한 도전성 물질층을 패터닝하여 화소전극과 게이트 패드 전극과 데이터 패드 전극을 형성하는 단계와;
    상기 드레인 전극과 스토리지 캐패시터 전극과 접촉되어야 하는 상기 화소전극의 각 부분에 레이저를 조사하여 상기 보호층을 관통하는 홀(Hole)을 형성한 후, 상기 홀 주위의 투명한 도전 물질로 이루어진 화소전극을 녹여 상기 홀로 흘러내리게 함으로써 상기 화소전극을 드레인 전극과 스토리지 캐패시터 전극과 접촉시키는 단계와;
    게이트 패드와 게이트 전극을 데이터 패드와 데이터 패드를 접촉시키는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    게이트 패드와 게이트 패드 전극 그리고 데이터 패드와 데이터 패드 전극의 접촉은 레이저를 상기 게이트 패드 전극과 데이터 패드 전극 위로 위치시킨 후 상기 레이저를 조사하여 보호층을 관통하는 홀을 형성하고 투명한 도전물질인 게이트 전극과 데이터 전극을 상기 홀 안으로 흘러내리게 함으로써 접촉시키는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  3. 제 1 항 및 제 2 항 중 어느 한 항에 있어서,
    상기 레이저는 YLiF4크리스탈(crystal)에 Nd3+를 포함하는 고체 매질을 이용하는 YLF 레어져인 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
KR1020020056734A 2002-09-18 2002-09-18 액정표시장치용 어레이 기판의 제조방법 KR20040024976A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020056734A KR20040024976A (ko) 2002-09-18 2002-09-18 액정표시장치용 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020056734A KR20040024976A (ko) 2002-09-18 2002-09-18 액정표시장치용 어레이 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20040024976A true KR20040024976A (ko) 2004-03-24

Family

ID=37327955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056734A KR20040024976A (ko) 2002-09-18 2002-09-18 액정표시장치용 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20040024976A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006049357A1 (en) * 2004-11-03 2006-05-11 Nets Co., Ltd. Apparatus and method for executing provisioning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006049357A1 (en) * 2004-11-03 2006-05-11 Nets Co., Ltd. Apparatus and method for executing provisioning

Similar Documents

Publication Publication Date Title
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR20030082647A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법과 그에적용된 마스크
US8969876B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP2006018295A (ja) 液晶表示装置の製造方法及び液晶表示装置
KR20080000751A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7927930B2 (en) Method for fabricating a liquid crystal display device
KR20070045751A (ko) 포토 마스크
KR100430084B1 (ko) 액정표시장치 및 그 제조방법
US8125585B2 (en) Liquid crystal display device and fabricating method thereof
KR100865258B1 (ko) 액정표시장치용 어레이 기판 제조방법
KR20040090401A (ko) Ｉｐｓ-ｌｃｄ 제조방법
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20040024976A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
KR101061763B1 (ko) 폴리실리콘을 이용한 액정표시장치용 어레이 기판의 제조방법
KR20020071233A (ko) 액정표시소자 및 그 제조방법
KR101369257B1 (ko) 하프-톤 마스크를 이용한 박막 트랜지스터 액정표시장치의제조방법
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR20070069388A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR20040046384A (ko) 액정표시장치 및 그 제조방법
KR100891070B1 (ko) 액정표시장치 제조방법
KR100694573B1 (ko) 액정표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination