JP2514305B2 - 3次元電子パッケ―ジ装置及びその製造方法 - Google Patents
3次元電子パッケ―ジ装置及びその製造方法Info
- Publication number
- JP2514305B2 JP2514305B2 JP5221457A JP22145793A JP2514305B2 JP 2514305 B2 JP2514305 B2 JP 2514305B2 JP 5221457 A JP5221457 A JP 5221457A JP 22145793 A JP22145793 A JP 22145793A JP 2514305 B2 JP2514305 B2 JP 2514305B2
- Authority
- JP
- Japan
- Prior art keywords
- assembly
- substrate
- conductive connection
- interconnection means
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
- G01R1/0675—Needle-like
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45155—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/45164—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/8521—Applying energy for connecting with energy being in the form of electromagnetic radiation
- H01L2224/85214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S29/00—Metal working
- Y10S29/029—Molding with other step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49174—Assembling terminal to elongated conductor
- Y10T29/49181—Assembling terminal to elongated conductor by deforming
- Y10T29/49185—Assembling terminal to elongated conductor by deforming of terminal
- Y10T29/49192—Assembling terminal to elongated conductor by deforming of terminal with insulation removal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は電子デバイスの相互接続
のための3次元電子パッケージング装置及びこれの製造
方法に関する。特に、本発明は、各々が複数の電子デバ
イスを有してアセンブリを形成する、複数の基板を有す
る構造に関する。複数のアセンブリが互いに重なり合っ
て配置され、垂直方向の相互配線接続構造が近接するア
センブリ間に配置される。更に詳細には、垂直方向の相
互配線接続構造が、エラストマ材料内に配置される複数
の電気導体を含み、近接するアセンブリ間に圧縮され
る。
のための3次元電子パッケージング装置及びこれの製造
方法に関する。特に、本発明は、各々が複数の電子デバ
イスを有してアセンブリを形成する、複数の基板を有す
る構造に関する。複数のアセンブリが互いに重なり合っ
て配置され、垂直方向の相互配線接続構造が近接するア
センブリ間に配置される。更に詳細には、垂直方向の相
互配線接続構造が、エラストマ材料内に配置される複数
の電気導体を含み、近接するアセンブリ間に圧縮され
る。
【0002】
【従来の技術】マイクロエレクトロニクス産業では、半
導体チップなどの集積回路がパッケージング基板上に実
装されて、モジュールを形成する。高性能コンピュータ
・アプリケーションでは、これらのモジュールは複数の
集積回路を含む。複数のモジュールは、プリント回路基
板或いはカードなどの第2のレベルのパッケージ上に実
装される。こうしたカードがフレーム内に挿入されて、
コンピュータを形成する。
導体チップなどの集積回路がパッケージング基板上に実
装されて、モジュールを形成する。高性能コンピュータ
・アプリケーションでは、これらのモジュールは複数の
集積回路を含む。複数のモジュールは、プリント回路基
板或いはカードなどの第2のレベルのパッケージ上に実
装される。こうしたカードがフレーム内に挿入されて、
コンピュータを形成する。
【0003】両面カードを除く従来のほとんど全ての相
互接続パッケージにおいて、パッケージ上のあるチップ
からの信号は2次元配線網を伝達されて、パッケージの
エッジに到達し、その後カードまたは基板を横断する
か、或いはケーブルに沿って伝達されて、宛先の集積回
路チップを含む次のパッケージに到達する。従って、信
号は1つのモジュールからボード上の配線、或いはケー
ブル配線を伝わり、第2のモジュールに至り、第2のモ
ジュールからそのモジュール内の宛先の集積回路チップ
に到達する。これは長いパッケージ時間遅延を生じ、2
次元配線配列の配線要求を増大させる。
互接続パッケージにおいて、パッケージ上のあるチップ
からの信号は2次元配線網を伝達されて、パッケージの
エッジに到達し、その後カードまたは基板を横断する
か、或いはケーブルに沿って伝達されて、宛先の集積回
路チップを含む次のパッケージに到達する。従って、信
号は1つのモジュールからボード上の配線、或いはケー
ブル配線を伝わり、第2のモジュールに至り、第2のモ
ジュールからそのモジュール内の宛先の集積回路チップ
に到達する。これは長いパッケージ時間遅延を生じ、2
次元配線配列の配線要求を増大させる。
【0004】接近して配置されるチップ搭載面間の3次
元配線が達成されれば、チップ間伝搬時間の改良、及び
実チップ・パッケージ密度の増加が達成される。
元配線が達成されれば、チップ間伝搬時間の改良、及び
実チップ・パッケージ密度の増加が達成される。
【0005】米国特許第5099309号は、複数の積
み重ねられたカードを含む3次元半導体チップ・パッケ
ージング構造を示す。各カードは、その両面にチップを
含むくぼみを有するように特有に製作される。カードの
各面には電気導体が配置され、これらはワイヤにより接
着されて、チップ上のロケーションに接触する。電気導
体はカードを通じて各チップ領域間を横断し、カードの
各面上のロケーションに接触する。これらのコンタクト
・ロケーションは、その表面上に、樹状要素を有する。
これらのカードは積み重ねられて、隣接するカードの隣
接面上の樹状要素により覆われるコンタクト・ロケーシ
ョンが、隣接カード間の電気的な相互接続を提供するよ
うに相互に網目化される。この構造はその接続のため
に、高精度な基板の平面性を要求する。
み重ねられたカードを含む3次元半導体チップ・パッケ
ージング構造を示す。各カードは、その両面にチップを
含むくぼみを有するように特有に製作される。カードの
各面には電気導体が配置され、これらはワイヤにより接
着されて、チップ上のロケーションに接触する。電気導
体はカードを通じて各チップ領域間を横断し、カードの
各面上のロケーションに接触する。これらのコンタクト
・ロケーションは、その表面上に、樹状要素を有する。
これらのカードは積み重ねられて、隣接するカードの隣
接面上の樹状要素により覆われるコンタクト・ロケーシ
ョンが、隣接カード間の電気的な相互接続を提供するよ
うに相互に網目化される。この構造はその接続のため
に、高精度な基板の平面性を要求する。
【0006】
【発明が解決しようとする課題】本発明の目的は、改良
された3次元集積回路パッケージ装置を提供することで
ある。
された3次元集積回路パッケージ装置を提供することで
ある。
【0007】本発明の別の目的は、水平方向の電気的相
互接続及び垂直方向の電気的相互接続の両方を有する、
このようなパッケージ装置を提供することである。
互接続及び垂直方向の電気的相互接続の両方を有する、
このようなパッケージ装置を提供することである。
【0008】更に本発明の目的は、複数のサブアセンブ
リに組立及び分解可能なこのような装置を提供すること
である。
リに組立及び分解可能なこのような装置を提供すること
である。
【0009】更に本発明の目的は、サブアセンブリ間の
固定の電気的相互接続を要求しないこのような装置を提
供することである。
固定の電気的相互接続を要求しないこのような装置を提
供することである。
【0010】更に本発明の目的は、従来のパッケージン
グ基板を使用して製作可能なこうした装置を提供するこ
とである。
グ基板を使用して製作可能なこうした装置を提供するこ
とである。
【0011】
【課題を解決するための手段】本発明に従う、第1アセ
ンブリ及び第2アセンブリと、電気的相互接続手段とを
含む3次元電子パッケージ装置は、上記第1アセンブリ
の第1表面が上記第2アセンブリの第2表面に隣接する
ように、上記第1アセンブリを上記第2アセンブリに隣
接して配置し、上記第1アセンブリ及び上記第2アセン
ブリのそれぞれが、複数個の電気的コンタクト・ロケー
ションをそれぞれ有する互いに対向する第1表面及び第
2表面を有し、そして上記第1表面の電気的コンタクト
・ロケーション及び上記第2表面の電気的コンタクト・
ロケーションを接続する電気的導体を有する基板と、上
記第1表面に配置された複数個の電子デバイスとを含
み、上記電気的相互接続手段が、互いに対向する第1表
面及び第2表面を有し、該第1表面から上記第2表面に
伸びる複数のアパーチャを有するエラストマ材料層と、
該エラストマ材料層の上記第1表面から上記第2表面に
伸びる複数個の導体により電気的に相互接続される、上
記エラストマ材料層の上記第1表面及び上記第2表面上
の複数個の電気的コンタクト・ロケーションとを含み、
上記第1アセンブリの上記第1表面の上記電子デバイス
が、上記電気的相互接続手段の上記アパーチャ内に配置
されるように、上記電気的相互接続手段を上記第1アセ
ンブリの上記第1表面上に配置し、上記電気的相互接続
手段の上記エラストマ材料層の上記第2表面の上記電気
的コンタクト・ロケーションが、上記第1アセンブリの
上記基板の上記第1表面の電気的コンタクト・ロケーシ
ョンに電気的に相互接続され、上記電気的相互接続手段
の上記エラストマ材料層の上記第1表面の上記電気的コ
ンタクト・ロケーションが、上記第2アセンブリの上記
基板の上記第2表面の電気的コンタクト・ロケーション
に電気的に相互接続されることを特徴とする。
ンブリ及び第2アセンブリと、電気的相互接続手段とを
含む3次元電子パッケージ装置は、上記第1アセンブリ
の第1表面が上記第2アセンブリの第2表面に隣接する
ように、上記第1アセンブリを上記第2アセンブリに隣
接して配置し、上記第1アセンブリ及び上記第2アセン
ブリのそれぞれが、複数個の電気的コンタクト・ロケー
ションをそれぞれ有する互いに対向する第1表面及び第
2表面を有し、そして上記第1表面の電気的コンタクト
・ロケーション及び上記第2表面の電気的コンタクト・
ロケーションを接続する電気的導体を有する基板と、上
記第1表面に配置された複数個の電子デバイスとを含
み、上記電気的相互接続手段が、互いに対向する第1表
面及び第2表面を有し、該第1表面から上記第2表面に
伸びる複数のアパーチャを有するエラストマ材料層と、
該エラストマ材料層の上記第1表面から上記第2表面に
伸びる複数個の導体により電気的に相互接続される、上
記エラストマ材料層の上記第1表面及び上記第2表面上
の複数個の電気的コンタクト・ロケーションとを含み、
上記第1アセンブリの上記第1表面の上記電子デバイス
が、上記電気的相互接続手段の上記アパーチャ内に配置
されるように、上記電気的相互接続手段を上記第1アセ
ンブリの上記第1表面上に配置し、上記電気的相互接続
手段の上記エラストマ材料層の上記第2表面の上記電気
的コンタクト・ロケーションが、上記第1アセンブリの
上記基板の上記第1表面の電気的コンタクト・ロケーシ
ョンに電気的に相互接続され、上記電気的相互接続手段
の上記エラストマ材料層の上記第1表面の上記電気的コ
ンタクト・ロケーションが、上記第2アセンブリの上記
基板の上記第2表面の電気的コンタクト・ロケーション
に電気的に相互接続されることを特徴とする。
【0012】そして、上記電気的相互接続手段は、上記
第1アセンブリの第1表面及び上記第2アセンブリの第
2表面の間で圧縮されて保持されていることを特徴とす
る。
第1アセンブリの第1表面及び上記第2アセンブリの第
2表面の間で圧縮されて保持されていることを特徴とす
る。
【0013】そして、上記エラストマ材料層の第1表面
及び第2表面上の電気的コンタクト・ロケーションは、
上記導体の直径よりも大きいことを特徴とする。
及び第2表面上の電気的コンタクト・ロケーションは、
上記導体の直径よりも大きいことを特徴とする。
【0014】そして、上記導体の一端の電気的コンタク
ト・ロケーションは球状であり、上記導体の他端の電気
的コンタクト・ロケーションは半球状であり、該半球状
の平坦面に突起が設けられて接触面を形成することを特
徴とする。
ト・ロケーションは球状であり、上記導体の他端の電気
的コンタクト・ロケーションは半球状であり、該半球状
の平坦面に突起が設けられて接触面を形成することを特
徴とする。
【0015】本発明に従う3次元電子パッケージ装置
は、複数個の導電性接続パッドが設けられた第1表面及
び複数個の導電性接続パッドが設けられ上記第1表面と
反対側にある第2表面を有し、上記第1表面の上記導電
性接続パッドのうち選択された導電性接続パッドに集積
回路チップがボンディングされている第1回路アセンブ
リと、複数個の導電性接続パッドが設けられた第1表面
及び複数個の導電性接続パッドが設けられ上記第1表面
と反対側にある第2表面を有し、上記第1表面の上記導
電性接続パッドのうち選択された導電性接続パッドに集
積回路チップがボンディングされており、そして上記第
2表面が上記第1回路アセンブリの第1表面に対向して
配置された第2回路アセンブリと、上記第1回路アセン
ブリの上記第1表面上の上記集積回路チップに接続され
ていない導電性接続パッドと上記第2回路アセンブリの
上記第2表面の上記導電性接続パッドとを電気的に接続
する電気的相互接続手段とを有し、該電気的相互接続手
段は、上記第2回路アセンブリの第2表面に対向する第
1表面及び上記第1回路アセンブリの第1表面に対向す
る第2表面を有するエラストマ材料の絶縁基板と、上記
第1回路アセンブリの第1表面上の導電性接続パッドよ
りも小さい寸法を有し該第1表面上の導電性接続パッド
に対向する位置で上記絶縁基板の第2表面に形成された
導電性接続パッドと、上記第2回路アセンブリの第2表
面上の導電性接続パッドよりも小さい寸法を有し該第2
表面上の導電性接続パッドに対向する位置で上記絶縁基
板の第1表面に形成された導電性接続パッドと、上記絶
縁基板内に斜めに傾けられて埋設され、該絶縁基板の第
1表面の導電性接続パッドと該絶縁基板の第2表面の導
電性接続パッドとを接続するための導電性ワイアとを有
し、そして、上記電気的相互接続手段は、上記第1回路
アセンブリの第1表面及び上記第2回路アセンブリの第
2表面の間で圧縮されて保持されていることを特徴とす
る。
は、複数個の導電性接続パッドが設けられた第1表面及
び複数個の導電性接続パッドが設けられ上記第1表面と
反対側にある第2表面を有し、上記第1表面の上記導電
性接続パッドのうち選択された導電性接続パッドに集積
回路チップがボンディングされている第1回路アセンブ
リと、複数個の導電性接続パッドが設けられた第1表面
及び複数個の導電性接続パッドが設けられ上記第1表面
と反対側にある第2表面を有し、上記第1表面の上記導
電性接続パッドのうち選択された導電性接続パッドに集
積回路チップがボンディングされており、そして上記第
2表面が上記第1回路アセンブリの第1表面に対向して
配置された第2回路アセンブリと、上記第1回路アセン
ブリの上記第1表面上の上記集積回路チップに接続され
ていない導電性接続パッドと上記第2回路アセンブリの
上記第2表面の上記導電性接続パッドとを電気的に接続
する電気的相互接続手段とを有し、該電気的相互接続手
段は、上記第2回路アセンブリの第2表面に対向する第
1表面及び上記第1回路アセンブリの第1表面に対向す
る第2表面を有するエラストマ材料の絶縁基板と、上記
第1回路アセンブリの第1表面上の導電性接続パッドよ
りも小さい寸法を有し該第1表面上の導電性接続パッド
に対向する位置で上記絶縁基板の第2表面に形成された
導電性接続パッドと、上記第2回路アセンブリの第2表
面上の導電性接続パッドよりも小さい寸法を有し該第2
表面上の導電性接続パッドに対向する位置で上記絶縁基
板の第1表面に形成された導電性接続パッドと、上記絶
縁基板内に斜めに傾けられて埋設され、該絶縁基板の第
1表面の導電性接続パッドと該絶縁基板の第2表面の導
電性接続パッドとを接続するための導電性ワイアとを有
し、そして、上記電気的相互接続手段は、上記第1回路
アセンブリの第1表面及び上記第2回路アセンブリの第
2表面の間で圧縮されて保持されていることを特徴とす
る。
【0016】そして、上記エラストマ材料の絶縁基板の
第1表面及び第2表面上の導電性接続パッドは、上記導
電性ワイアの直径よりも大きいことを特徴とする。
第1表面及び第2表面上の導電性接続パッドは、上記導
電性ワイアの直径よりも大きいことを特徴とする。
【0017】そして、上記導電性ワイアの一端の導電性
接続パッドは球状であり、上記導電性ワイアの他端の導
電性接続パッドは半球状であり、該半球状の平坦面に突
起が設けられて接触面を形成することを特徴とする。
接続パッドは球状であり、上記導電性ワイアの他端の導
電性接続パッドは半球状であり、該半球状の平坦面に突
起が設けられて接触面を形成することを特徴とする。
【0018】本発明に従う方法は、基板を準備する工程
と、各々が第1端部と第2端部を有する複数の細長の導
体を準備する工程と、各上記複数の導体の上記第1端部
を、上記基板に接着する工程と、上記複数の細長の導体
の上記第2の端部を上記基板から突き出させる工程と、
上記基板をモールド内に配置する工程と、上記モールド
に液体材料を加える工程と、内部に配置される上記複数
の細長の導体を有する固体とすべく、上記液体を硬化さ
せる工程と、上記モールドから上記固体を取出す工程
と、上記固体から上記細長の導体を残して、上記基板を
取除く工程と、上記細長の導体の上記第1及び上記第2
の端部を上記固体の表面に露出する工程と、を含む。
と、各々が第1端部と第2端部を有する複数の細長の導
体を準備する工程と、各上記複数の導体の上記第1端部
を、上記基板に接着する工程と、上記複数の細長の導体
の上記第2の端部を上記基板から突き出させる工程と、
上記基板をモールド内に配置する工程と、上記モールド
に液体材料を加える工程と、内部に配置される上記複数
の細長の導体を有する固体とすべく、上記液体を硬化さ
せる工程と、上記モールドから上記固体を取出す工程
と、上記固体から上記細長の導体を残して、上記基板を
取除く工程と、上記細長の導体の上記第1及び上記第2
の端部を上記固体の表面に露出する工程と、を含む。
【0019】
【実施例】図1は本発明による構造2を示し、2つのサ
ブコンポーネント・アセンブリ4及び6を有する。構造
2は任意の数のサブコンポーネント・アセンブリを有す
ることが可能である。各サブコンポーネント・アセンブ
リは基板8から形成され、基板8はその上に多段配線構
造12を有する表面10を有する。多段配線構造12
は、例えば酸化物、ガラス、ポリマ、及びセラミックな
どの絶縁材料から形成され、特にポリイミド・ポリマが
最も好適である。多段配線構造12は、銅、アルミニウ
ム、及び金などの電気導体14の少なくとも1つの層を
含み、その表面16上には、複数の導電性パッド即ちコ
ンタクト・ロケーション18を有する。図1に示される
基板8は、表面10から表面22に通じるバイア20を
有するように示されている。表面22は、多段配線構造
12と類似の多段配線構造24を有する。多段配線構造
24の表面26は、少なくとも1つの電気的導体層28
を含み、これは好適には銅であり、絶縁材料は好適には
ポリイミドである。表面26は複数の電気コンタクト・
ロケーション30を有し、これらは好適には銅であり、
その表面が金により被覆される。電気コンタクト層18
も、好適には、その上面が金により被覆される銅で形成
される。
ブコンポーネント・アセンブリ4及び6を有する。構造
2は任意の数のサブコンポーネント・アセンブリを有す
ることが可能である。各サブコンポーネント・アセンブ
リは基板8から形成され、基板8はその上に多段配線構
造12を有する表面10を有する。多段配線構造12
は、例えば酸化物、ガラス、ポリマ、及びセラミックな
どの絶縁材料から形成され、特にポリイミド・ポリマが
最も好適である。多段配線構造12は、銅、アルミニウ
ム、及び金などの電気導体14の少なくとも1つの層を
含み、その表面16上には、複数の導電性パッド即ちコ
ンタクト・ロケーション18を有する。図1に示される
基板8は、表面10から表面22に通じるバイア20を
有するように示されている。表面22は、多段配線構造
12と類似の多段配線構造24を有する。多段配線構造
24の表面26は、少なくとも1つの電気的導体層28
を含み、これは好適には銅であり、絶縁材料は好適には
ポリイミドである。表面26は複数の電気コンタクト・
ロケーション30を有し、これらは好適には銅であり、
その表面が金により被覆される。電気コンタクト層18
も、好適には、その上面が金により被覆される銅で形成
される。
【0020】基板8は複数の電気導体またはガラス・セ
ラミックを含んで共通に使用される多段パッケージング
基板であり、好適には、合成ダイアモンド、窒化アルミ
・セラミック、シリコン、或いは電気的に絶縁コーティ
ングを施した金属(銅など)などの高熱伝導材料で構成
される。基板8は好適には電気的に導電性のスタッドも
しくはバイア20またはスルー・ホールを有し、これら
のサイド壁は一般に知られるように、銅、パラジウム、
プラチナ、及び金などの電気導体によりめっきされる。
ラミックを含んで共通に使用される多段パッケージング
基板であり、好適には、合成ダイアモンド、窒化アルミ
・セラミック、シリコン、或いは電気的に絶縁コーティ
ングを施した金属(銅など)などの高熱伝導材料で構成
される。基板8は好適には電気的に導電性のスタッドも
しくはバイア20またはスルー・ホールを有し、これら
のサイド壁は一般に知られるように、銅、パラジウム、
プラチナ、及び金などの電気導体によりめっきされる。
【0021】基板8の表面10上の多段構造12内の電
気導体は、コンタクト・ロケーション32に電気的に相
互接続され、コンタクト・ロケーション32は基板8内
のバイアまたはスタッド20に電気的に相互接続され
る。コンタクト・ロケーション32及び34は、好適に
は金で上面を覆われた銅により形成される。
気導体は、コンタクト・ロケーション32に電気的に相
互接続され、コンタクト・ロケーション32は基板8内
のバイアまたはスタッド20に電気的に相互接続され
る。コンタクト・ロケーション32及び34は、好適に
は金で上面を覆われた銅により形成される。
【0022】集積回路チップなどの複数の電子デバイス
36及び38が、多段配線構造12の表面16に実装さ
れる。
36及び38が、多段配線構造12の表面16に実装さ
れる。
【0023】電子デバイス36はC4として知られるは
んだマウンド40により、表面16上にフリップ・チッ
プ構成に実装され、電子デバイス36をコンタクト・ロ
ケーション18に電気的に相互接続する。
んだマウンド40により、表面16上にフリップ・チッ
プ構成に実装され、電子デバイス36をコンタクト・ロ
ケーション18に電気的に相互接続する。
【0024】電子デバイス38は活性面42が上向き
に、その非活性面44が多段構造12の表面16に接触
するように実装される。これとは別に、基板8への熱接
触を向上させるために、装置38の非活性面44が基板
8の表面10に接触するように、装置8を直接実装する
ことも可能である。これは多段構造12のあるセクショ
ンを除去することにより達成される。アルミニウム或い
は金により通常形成される配線46は、コンタクト・ロ
ケーション18と、電子デバイス38の表面42上のコ
ンタクト・ロケーション47との間に接着される。配線
46は周知のワイヤ・ボンディング技術、超音波ボンデ
ィング技術、レーザ・ボンディング技術などにより接着
される。
に、その非活性面44が多段構造12の表面16に接触
するように実装される。これとは別に、基板8への熱接
触を向上させるために、装置38の非活性面44が基板
8の表面10に接触するように、装置8を直接実装する
ことも可能である。これは多段構造12のあるセクショ
ンを除去することにより達成される。アルミニウム或い
は金により通常形成される配線46は、コンタクト・ロ
ケーション18と、電子デバイス38の表面42上のコ
ンタクト・ロケーション47との間に接着される。配線
46は周知のワイヤ・ボンディング技術、超音波ボンデ
ィング技術、レーザ・ボンディング技術などにより接着
される。
【0025】電子デバイス36と38との間には、電気
的相互接続手段49が配置され、これについては後述さ
れる。
的相互接続手段49が配置され、これについては後述さ
れる。
【0026】電気的相互接続手段49は、コンタクト・
ロケーション50を有する上面48と、コンタクト・ロ
ケーション54を有する下面52とを有する。コンタク
ト・ロケーション54は、チップ36と38との間のコ
ンタクト・ロケーション18に電気的に相互接続され
る。コンタクト・ロケーション50は、多段構造24の
表面26上のコンタクト・ロケーション30に電気的に
相互接続される。
ロケーション50を有する上面48と、コンタクト・ロ
ケーション54を有する下面52とを有する。コンタク
ト・ロケーション54は、チップ36と38との間のコ
ンタクト・ロケーション18に電気的に相互接続され
る。コンタクト・ロケーション50は、多段構造24の
表面26上のコンタクト・ロケーション30に電気的に
相互接続される。
【0027】図2は図1の構造の一部の斜視図を示し、
各基板8の右前面領域が部分的にカットされて、バイア
或いはスタッド20が表されている。表面16上には、
コンタクト・ロケーション18及び電気導体60が表さ
れており、後者はいくつかのコンタクト・ロケーション
18に電気的に相互接続される。電気的相互接続手段4
9は複数の電気導体62及び64として、部分的に示さ
れているに過ぎない。この電気的相互接続手段について
は、後に更に詳述される。
各基板8の右前面領域が部分的にカットされて、バイア
或いはスタッド20が表されている。表面16上には、
コンタクト・ロケーション18及び電気導体60が表さ
れており、後者はいくつかのコンタクト・ロケーション
18に電気的に相互接続される。電気的相互接続手段4
9は複数の電気導体62及び64として、部分的に示さ
れているに過ぎない。この電気的相互接続手段について
は、後に更に詳述される。
【0028】図3は図1のサブコンポーネント・アセン
ブリ4または6の1つの上面図を示し、複数のアパーチ
ャ66を有する電気的相互接続手段49を示す。アパー
チャ66は複数の電子デバイス68を受容するように適
応され、これらは図1の多段配線構造12の表面16上
に配置される。図1、図2及び図3の共通番号は、同一
のものを表す。電気的相互接続手段49は、互いに対向
する第1表面及び第2表面を有するエラストマ材料層を
有し、そして第1表面から第2表面へアパーチャ66が
延びている。第1表面及び第2表面には複数個の電気的
コンタクト・ロケーション即ち導電性接続パッドが形成
されており、そしてこれら第1表面の電気的コンタクト
・ロケーション即ち導電性接続パッド及び第2表面の電
気的コンタクト・ロケーションは互いに導電性ワイアに
より電気的に接続されている。
ブリ4または6の1つの上面図を示し、複数のアパーチ
ャ66を有する電気的相互接続手段49を示す。アパー
チャ66は複数の電子デバイス68を受容するように適
応され、これらは図1の多段配線構造12の表面16上
に配置される。図1、図2及び図3の共通番号は、同一
のものを表す。電気的相互接続手段49は、互いに対向
する第1表面及び第2表面を有するエラストマ材料層を
有し、そして第1表面から第2表面へアパーチャ66が
延びている。第1表面及び第2表面には複数個の電気的
コンタクト・ロケーション即ち導電性接続パッドが形成
されており、そしてこれら第1表面の電気的コンタクト
・ロケーション即ち導電性接続パッド及び第2表面の電
気的コンタクト・ロケーションは互いに導電性ワイアに
より電気的に接続されている。
【0029】図4は、図1に表される構造と熱消散手段
51及び53の斜視図を示す。図1、図2、図3及び図
4で使用される共通番号は、同一のものを示す。熱消散
手段51及び53は基板8と熱接触する。熱消散手段は
好適にはアルミニウムで製作される。基板8は熱消散手
段51及び53内の溝に保持されて、良好な熱接触、機
械的支持を保証し、隣接するアセンブリ間の相互接続手
段49を押しつけて、後述されるように、これらの間の
電気的相互接続を提供する。熱消散手段51及び53
は、支持フレーム(図示せず)に保持される。
51及び53の斜視図を示す。図1、図2、図3及び図
4で使用される共通番号は、同一のものを示す。熱消散
手段51及び53は基板8と熱接触する。熱消散手段は
好適にはアルミニウムで製作される。基板8は熱消散手
段51及び53内の溝に保持されて、良好な熱接触、機
械的支持を保証し、隣接するアセンブリ間の相互接続手
段49を押しつけて、後述されるように、これらの間の
電気的相互接続を提供する。熱消散手段51及び53
は、支持フレーム(図示せず)に保持される。
【0030】図1の薄膜配線層12及び24は、好適に
は、少なくとも1対の配線平面(XY)と、電子デバイ
ス36及び38にパワー及びグランドを提供する2つの
基準面とを含む。電子デバイスがバイポーラ・チップの
場合、好適には2つの追加のパワー面が存在する。配線
の寸法及び基準面の厚みは、特定の応用例に依存し、ラ
イン幅8ミクロン、厚み5ミクロン、ピッチ25ミクロ
ンから、ライン幅25ミクロン、厚み25ミクロン、ピ
ッチ75ミクロン以上まで変化する。薄膜配線層12及
び24の絶縁層の厚みは、要求される伝送ライン・イン
ピーダンスを提供するように調整される。これは典型的
には4オーム乃至80オームの範囲である。
は、少なくとも1対の配線平面(XY)と、電子デバイ
ス36及び38にパワー及びグランドを提供する2つの
基準面とを含む。電子デバイスがバイポーラ・チップの
場合、好適には2つの追加のパワー面が存在する。配線
の寸法及び基準面の厚みは、特定の応用例に依存し、ラ
イン幅8ミクロン、厚み5ミクロン、ピッチ25ミクロ
ンから、ライン幅25ミクロン、厚み25ミクロン、ピ
ッチ75ミクロン以上まで変化する。薄膜配線層12及
び24の絶縁層の厚みは、要求される伝送ライン・イン
ピーダンスを提供するように調整される。これは典型的
には4オーム乃至80オームの範囲である。
【0031】電気的相互接続手段49は、図1乃至図4
に示されるチップ間の空間を占有するように形成され
る。図1の構造は、この構造の上部及び下部から圧縮さ
れ、隣接するアセンブリ間の電気的相互接続手段49を
圧縮し、基板8上の電気的コンタクト・ロケーション3
0を電気的相互接続手段49上の電気的コンタクト・ロ
ケーション50に押し当て、電気的相互接続手段49上
の電気的コンタクト・ロケーション54を薄膜配線層1
2上の電気的コンタクト・ロケーション18に押し当て
る。そして、図示していない装置により図1の構造は圧
縮された状態に保持される。こうして、1つのチップか
らの信号が薄膜配線層内を経由し、電気的相互接続配線
手段49を垂直方向に通過して、多層基板8内のある薄
膜配線面に至り、最短パスに沿って全体構造2内のいず
れかのチップに至る。例えば図3に示されるように、単
一の面が、各々が1センチメートル平方の25個のチッ
プを含む場合、電気的相互接続手段49は各チップ間の
1センチメートルの空間を占有する。この設計のポイン
トは、基板8内のバイア及び電気的相互接続手段49に
おける接続が、基板8上において20ミル(0.5m
m)幅のパッド18を有する36ミル平方(0.022
5mm2 )のグリッド上で形成される点である。1つの
面上において、おおよそ6694個の垂直方向の信号接
続が可能である。グリッドは必要に応じて、おおよそ2
のファクタで縮小され、26000個の垂直方向の接続
が形成可能である。
に示されるチップ間の空間を占有するように形成され
る。図1の構造は、この構造の上部及び下部から圧縮さ
れ、隣接するアセンブリ間の電気的相互接続手段49を
圧縮し、基板8上の電気的コンタクト・ロケーション3
0を電気的相互接続手段49上の電気的コンタクト・ロ
ケーション50に押し当て、電気的相互接続手段49上
の電気的コンタクト・ロケーション54を薄膜配線層1
2上の電気的コンタクト・ロケーション18に押し当て
る。そして、図示していない装置により図1の構造は圧
縮された状態に保持される。こうして、1つのチップか
らの信号が薄膜配線層内を経由し、電気的相互接続配線
手段49を垂直方向に通過して、多層基板8内のある薄
膜配線面に至り、最短パスに沿って全体構造2内のいず
れかのチップに至る。例えば図3に示されるように、単
一の面が、各々が1センチメートル平方の25個のチッ
プを含む場合、電気的相互接続手段49は各チップ間の
1センチメートルの空間を占有する。この設計のポイン
トは、基板8内のバイア及び電気的相互接続手段49に
おける接続が、基板8上において20ミル(0.5m
m)幅のパッド18を有する36ミル平方(0.022
5mm2 )のグリッド上で形成される点である。1つの
面上において、おおよそ6694個の垂直方向の信号接
続が可能である。グリッドは必要に応じて、おおよそ2
のファクタで縮小され、26000個の垂直方向の接続
が形成可能である。
【0032】要求されるチップが散在する多くの絶縁プ
レートから総合的な高性能パッケージを構成することが
できる。熱は高熱伝導性を有する基板8のエッジに伝導
され、ここで熱は自然空冷式、水冷式或いはヒート・シ
ンクなどの周知の適切な方法により放散される。
レートから総合的な高性能パッケージを構成することが
できる。熱は高熱伝導性を有する基板8のエッジに伝導
され、ここで熱は自然空冷式、水冷式或いはヒート・シ
ンクなどの周知の適切な方法により放散される。
【0033】基板は好適には、市販のダイアモンド(例
えばNORTON社及びDiamonex社により製造される)から成
る高熱伝導性の絶縁材料から構成され、レーザ・ドリル
によりバイアが形成され、スルー・ホール接続用に金属
化される。これはダイオード・レーザによるダイアモン
ド加熱スプレッダなどの標準の処理を使用して実施され
る。ダイアモンドの極めて高い熱伝導性(1500W/
m0K )は、この構造における最適な材料を意味し、単
位面当たり100ワット以上の冷却を可能とする。もち
ろん他の材料も可能である。より低コストの材料として
は、市販されているAnNセラミックがあり、これは固
体バイアが一緒に焼結される。或いはレーザ・ドリル加
工されたホール、または化学的にエッチングされたスル
ー・バイアを含むシリコン・ウエハなどがある。このア
センブリ基板は、セラミック、ガラス・セラミック、ポ
リマ、ガラス、金属、シリコン、ダイアモンドなどの熱
伝導性で高い熱消散能力を有する材料から形成される。
薄膜配線層12及び24は、好適にはポリイミド絶縁層
内に銅配線を含み、標準の順次的な薄膜プロセスによ
り、直接、基板8上に生成される。これについてはR.T
ummala及びE.Rymasizewski による"Microelectronics
Packaging Handbook"(Van Nostrand、Rienhold、NY、1
989、Chapter 9)で記載されており、本発明においても
参照される。薄膜配線構造は、シリアル/パラレル薄膜
配線処理により別々に生成され、基板8に結合される。
これについては米国特許第5258236号に記載され
ており、本発明においても参照される。シリアル/パラ
レル処理において、薄膜配線構造は別々のキャリア上に
形成され、好適には熱圧縮ボンディングにより、絶縁面
に転送されてラミネートされる。電気的相互接続手段4
9は、好適にはエラストマ状のマトリクスに僅かな角度
で保持される金ワイヤを含む。別の実施例では、大きな
領域の位置整合接続子が機能する。エラストマ状のマト
リクスを用いる電気的相互接続手段49は、低抵抗、低
接触力、ワイピング、及び低インダクタンスなどの望ま
しい特性を有し、本出願においては特に有効である。電
気的相互接続手段49は、おおよそ1mm厚で10%の
許容差で生成される。
えばNORTON社及びDiamonex社により製造される)から成
る高熱伝導性の絶縁材料から構成され、レーザ・ドリル
によりバイアが形成され、スルー・ホール接続用に金属
化される。これはダイオード・レーザによるダイアモン
ド加熱スプレッダなどの標準の処理を使用して実施され
る。ダイアモンドの極めて高い熱伝導性(1500W/
m0K )は、この構造における最適な材料を意味し、単
位面当たり100ワット以上の冷却を可能とする。もち
ろん他の材料も可能である。より低コストの材料として
は、市販されているAnNセラミックがあり、これは固
体バイアが一緒に焼結される。或いはレーザ・ドリル加
工されたホール、または化学的にエッチングされたスル
ー・バイアを含むシリコン・ウエハなどがある。このア
センブリ基板は、セラミック、ガラス・セラミック、ポ
リマ、ガラス、金属、シリコン、ダイアモンドなどの熱
伝導性で高い熱消散能力を有する材料から形成される。
薄膜配線層12及び24は、好適にはポリイミド絶縁層
内に銅配線を含み、標準の順次的な薄膜プロセスによ
り、直接、基板8上に生成される。これについてはR.T
ummala及びE.Rymasizewski による"Microelectronics
Packaging Handbook"(Van Nostrand、Rienhold、NY、1
989、Chapter 9)で記載されており、本発明においても
参照される。薄膜配線構造は、シリアル/パラレル薄膜
配線処理により別々に生成され、基板8に結合される。
これについては米国特許第5258236号に記載され
ており、本発明においても参照される。シリアル/パラ
レル処理において、薄膜配線構造は別々のキャリア上に
形成され、好適には熱圧縮ボンディングにより、絶縁面
に転送されてラミネートされる。電気的相互接続手段4
9は、好適にはエラストマ状のマトリクスに僅かな角度
で保持される金ワイヤを含む。別の実施例では、大きな
領域の位置整合接続子が機能する。エラストマ状のマト
リクスを用いる電気的相互接続手段49は、低抵抗、低
接触力、ワイピング、及び低インダクタンスなどの望ま
しい特性を有し、本出願においては特に有効である。電
気的相互接続手段49は、おおよそ1mm厚で10%の
許容差で生成される。
【0034】基板8は導電バイアを有するように生成さ
れる。上面及び下面のパッドは、上記Tiemmala等による
9章に記載される金属マスクを通過する金属蒸着などの
標準的な技術により付着される。電子デバイス36及び
38は、それらがテストされてバーン・インされた後
に、各薄膜配線層に結合される。電気的相互接続手段4
9は別々に生成されて、テストされる。最後に、電気的
相互接続手段49がその上に配置され、且つ電子デバイ
スが実装された基板を有するアセンブリが積み重ねら
れ、位置整合させた後、相互接続を形成するために圧縮
力が加えられる。この力は好適には、1接触当たり10
グラム乃至50グラム、或いは全パッケージ当たり70
キログラム乃至300キログラムである。接続は分離可
能である。
れる。上面及び下面のパッドは、上記Tiemmala等による
9章に記載される金属マスクを通過する金属蒸着などの
標準的な技術により付着される。電子デバイス36及び
38は、それらがテストされてバーン・インされた後
に、各薄膜配線層に結合される。電気的相互接続手段4
9は別々に生成されて、テストされる。最後に、電気的
相互接続手段49がその上に配置され、且つ電子デバイ
スが実装された基板を有するアセンブリが積み重ねら
れ、位置整合させた後、相互接続を形成するために圧縮
力が加えられる。この力は好適には、1接触当たり10
グラム乃至50グラム、或いは全パッケージ当たり70
キログラム乃至300キログラムである。接続は分離可
能である。
【0035】図5乃至図21は図1の電気的相互接続手
段49を製作する方法を示し、この電気的相互接続手段
の様々な実施例及び製作技術を示す。
段49を製作する方法を示し、この電気的相互接続手段
の様々な実施例及び製作技術を示す。
【0036】図5は、図1の電気的相互接続手段49に
対応する電気的相互接続手段80を示す。電気的相互接
続手段80は、サイド86からサイド88に伸びる複数
の電気導体84を有するエラストマ状の材料82から形
成される。各導体84は、好適には、サイド86に一般
には球状の端部90を有し、サイド88には平坦な球状
の形状92を有する。導体84は好適には、金、金合
金、或いは銅合金である。エラストマ状材料82の材料
特性と共に、ワイヤ84のサイズ、形状及び間隔は、特
定の応用例に対して接続子を最適化するように変更され
る。
対応する電気的相互接続手段80を示す。電気的相互接
続手段80は、サイド86からサイド88に伸びる複数
の電気導体84を有するエラストマ状の材料82から形
成される。各導体84は、好適には、サイド86に一般
には球状の端部90を有し、サイド88には平坦な球状
の形状92を有する。導体84は好適には、金、金合
金、或いは銅合金である。エラストマ状材料82の材料
特性と共に、ワイヤ84のサイズ、形状及び間隔は、特
定の応用例に対して接続子を最適化するように変更され
る。
【0037】図6は、その間に電気的相互接続手段80
を挟む基板94及び96が、矢印98及び100により
示される方向に互いに押される様子を示す。エラストマ
82はスプリングとして機能し、導電ワイアの直径より
も大きな端部接触面90及び92を、それぞれ基板94
及び96上の結合コンタクト104及び106に対して
押しつける。基板94の表面102はコンタクト・ロケ
ーション104を有し、これは典型的には金属パッドで
ある。基板96はコンタクト・ロケーション106を有
し、これも典型的には金属パッドである。基板94が基
板96の方向に押されると、端部90及び92は、これ
らの端部90及び92よりも大きいコンタクト表面10
4及び106に対して横方向に移動する。これは導体8
4がコンタクト表面に対して非直交的角度を保つからで
ある。この横方向の移動はワイピング動作を生じ、それ
によりコンタクト・ロケーション104及び106の表
面上の表面酸化物、及び導電ワイアの直径よりも大きな
端部90及び92の表面上の表面酸化物が破られる。ワ
イピング動作は、導電ワイアの直径よりも大きな表面9
0及び92と、それぞれコンタクト・ロケーション10
4及び106との間の良好な電気接触を形成する。
を挟む基板94及び96が、矢印98及び100により
示される方向に互いに押される様子を示す。エラストマ
82はスプリングとして機能し、導電ワイアの直径より
も大きな端部接触面90及び92を、それぞれ基板94
及び96上の結合コンタクト104及び106に対して
押しつける。基板94の表面102はコンタクト・ロケ
ーション104を有し、これは典型的には金属パッドで
ある。基板96はコンタクト・ロケーション106を有
し、これも典型的には金属パッドである。基板94が基
板96の方向に押されると、端部90及び92は、これ
らの端部90及び92よりも大きいコンタクト表面10
4及び106に対して横方向に移動する。これは導体8
4がコンタクト表面に対して非直交的角度を保つからで
ある。この横方向の移動はワイピング動作を生じ、それ
によりコンタクト・ロケーション104及び106の表
面上の表面酸化物、及び導電ワイアの直径よりも大きな
端部90及び92の表面上の表面酸化物が破られる。ワ
イピング動作は、導電ワイアの直径よりも大きな表面9
0及び92と、それぞれコンタクト・ロケーション10
4及び106との間の良好な電気接触を形成する。
【0038】電気的相互接続手段80の利点及び特徴
は、電気導体84及びエラストマ材料の均一な間隔を提
供し、例えば単位コンタクト当たり単一のワイヤを使用
して、0.008インチ(0.2mm)の最小ピッチを
提供する。導電ワイアの直径よりも大きなボール形状の
コンタクト90は、相互接続手段80の上面86から突
き出しており、一方、平坦なコンタクト92は一般に相
互接続手段80の下面88と同一平面である。なめらか
でない、すなわち隆起されたコンタクト表面がコンタク
ト92の下面に形成され、基板96上の電気的コンタク
ト・ロケーションとの接触面を改善する。エラストマ材
料82内のワイヤ84は、小さなクラスタにグループ化
され、各コンタクト・ロケーション104或いは106
に対する冗長な接続を提供する。クラスタ化されたワイ
ヤが使用される場合、図6の相互接続構造80内のワイ
ヤ95は除去することができる。
は、電気導体84及びエラストマ材料の均一な間隔を提
供し、例えば単位コンタクト当たり単一のワイヤを使用
して、0.008インチ(0.2mm)の最小ピッチを
提供する。導電ワイアの直径よりも大きなボール形状の
コンタクト90は、相互接続手段80の上面86から突
き出しており、一方、平坦なコンタクト92は一般に相
互接続手段80の下面88と同一平面である。なめらか
でない、すなわち隆起されたコンタクト表面がコンタク
ト92の下面に形成され、基板96上の電気的コンタク
ト・ロケーションとの接触面を改善する。エラストマ材
料82内のワイヤ84は、小さなクラスタにグループ化
され、各コンタクト・ロケーション104或いは106
に対する冗長な接続を提供する。クラスタ化されたワイ
ヤが使用される場合、図6の相互接続構造80内のワイ
ヤ95は除去することができる。
【0039】図7は、図1の電気的相互接続手段49に
対応する別の実施例110の断面図を示す。構造110
はグループ114にクラスタ化される電気導体112を
有する。各グループ間には、溝116が存在する。エラ
ストマ材料118は好適にはシリコン・エラストマであ
り、サイド122にはボール形状のコンタクト120を
有し、サイド126には隆起した表面128を有する平
坦なコンタクト124を有する。ワイヤの上部及び下部
の形状は、最適化すべく変更可能である。構造110の
位置整合溝は、Beamanによる米国特許第4998885
号に示されるレーザ、電子ビーム或いは他のセンシング
技術を使用して形成される。この特許は本発明において
も参照される。
対応する別の実施例110の断面図を示す。構造110
はグループ114にクラスタ化される電気導体112を
有する。各グループ間には、溝116が存在する。エラ
ストマ材料118は好適にはシリコン・エラストマであ
り、サイド122にはボール形状のコンタクト120を
有し、サイド126には隆起した表面128を有する平
坦なコンタクト124を有する。ワイヤの上部及び下部
の形状は、最適化すべく変更可能である。構造110の
位置整合溝は、Beamanによる米国特許第4998885
号に示されるレーザ、電子ビーム或いは他のセンシング
技術を使用して形成される。この特許は本発明において
も参照される。
【0040】位置整合機構116はエラストマ材料内に
モールドすることができ、構造110内の導体112
と、図6に示される表面102及び105上のコンタク
ト・ロケーション104及び106との正確な位置整合
を可能とする。位置整合機構は、隣接する基板上のコン
タクトと間に挟まれる配線との正確な位置整合を改良す
るために好適である。モールドされた位置整合機構はま
た、エラストマ材料内のコンタクト・グリッドの収縮及
び歪みを制御するためにも使用される。エラストマ材料
内に機械的または熱的に誘導されるストレスは、内在物
を歪め、結合コンタクトとの位置整合問題を生じたりす
る。
モールドすることができ、構造110内の導体112
と、図6に示される表面102及び105上のコンタク
ト・ロケーション104及び106との正確な位置整合
を可能とする。位置整合機構は、隣接する基板上のコン
タクトと間に挟まれる配線との正確な位置整合を改良す
るために好適である。モールドされた位置整合機構はま
た、エラストマ材料内のコンタクト・グリッドの収縮及
び歪みを制御するためにも使用される。エラストマ材料
内に機械的または熱的に誘導されるストレスは、内在物
を歪め、結合コンタクトとの位置整合問題を生じたりす
る。
【0041】図5、図7及び図8に示される電気的相互
接続手段、及び図1の電気的相互接続手段49は、本明
細書では"エラスティコン・インタポーザ"(ELASTICONi
nterposer)とも称される。エラスティコン・インタポ
ーザは、基板の下面から別の基板へ、信号及びパワー接
続を提供するように設計される。エラスティコン・イン
タポーザは、導体の全配列または導体のクラスタ化配列
を有するように製作される。導体(またはワイヤ)の全
配列を使用するインタポーザ接続子は、典型的には、そ
れが配置される基板上のコンタクト・ロケーションに対
する接続子の位置整合を必要としない。ワイヤのクラス
タを使用すれば、インタポーザの製作に必要なワイヤが
全体的に減少する。これは接続子のコスト、及びコンタ
クトの全ての結合を保証するために必要な圧力を低減す
るために有用である。ワイヤのクラスタ化配列を使用す
るインタポーザ・コンタクトは、好適には残りの上記コ
ンタクトとワイヤ・クラスタを位置整合する手段を有す
る。ワイヤの1組のクラスタを有するインタポーザは、
インタポーザの製作中に必要なワイヤ数を最小化し、接
続子アセンブリの許容差を改良する。エラストマ材料内
にモールド成形されたり刻まれる溝または他の機構は、
基板上の類似の機構にインタポーザ接続子を自己整合す
るために使用され、インタポーザ接続子は、図8に示さ
れるように、この類似の機構間に配置される。図8は基
板121上に配置されるインタポーザ119を示す。イ
ンタポーザ119は溝123を有し、この溝は基板12
1上の突起125と嵌合する。それにより基板のパッド
127が、インタポーザのコンタクト・ロケーション1
29に位置整合される。これらの位置整合機構は、円形
ポスト、矩形状隆起、或いは隆起グリッド・パターンな
どの種々の単純な幾何学的形状を使用して設計される。
図10は、図1の電気的相互接続手段49として有用な
エラスティコン・インタポーザの斜視図を示す。図10
のエラスティコン・インタポーザ134は、複数の位置
整合溝136及びクラスタ化コンタクトを含む領域13
8を有し、各領域は溝140により囲まれる。
接続手段、及び図1の電気的相互接続手段49は、本明
細書では"エラスティコン・インタポーザ"(ELASTICONi
nterposer)とも称される。エラスティコン・インタポ
ーザは、基板の下面から別の基板へ、信号及びパワー接
続を提供するように設計される。エラスティコン・イン
タポーザは、導体の全配列または導体のクラスタ化配列
を有するように製作される。導体(またはワイヤ)の全
配列を使用するインタポーザ接続子は、典型的には、そ
れが配置される基板上のコンタクト・ロケーションに対
する接続子の位置整合を必要としない。ワイヤのクラス
タを使用すれば、インタポーザの製作に必要なワイヤが
全体的に減少する。これは接続子のコスト、及びコンタ
クトの全ての結合を保証するために必要な圧力を低減す
るために有用である。ワイヤのクラスタ化配列を使用す
るインタポーザ・コンタクトは、好適には残りの上記コ
ンタクトとワイヤ・クラスタを位置整合する手段を有す
る。ワイヤの1組のクラスタを有するインタポーザは、
インタポーザの製作中に必要なワイヤ数を最小化し、接
続子アセンブリの許容差を改良する。エラストマ材料内
にモールド成形されたり刻まれる溝または他の機構は、
基板上の類似の機構にインタポーザ接続子を自己整合す
るために使用され、インタポーザ接続子は、図8に示さ
れるように、この類似の機構間に配置される。図8は基
板121上に配置されるインタポーザ119を示す。イ
ンタポーザ119は溝123を有し、この溝は基板12
1上の突起125と嵌合する。それにより基板のパッド
127が、インタポーザのコンタクト・ロケーション1
29に位置整合される。これらの位置整合機構は、円形
ポスト、矩形状隆起、或いは隆起グリッド・パターンな
どの種々の単純な幾何学的形状を使用して設計される。
図10は、図1の電気的相互接続手段49として有用な
エラスティコン・インタポーザの斜視図を示す。図10
のエラスティコン・インタポーザ134は、複数の位置
整合溝136及びクラスタ化コンタクトを含む領域13
8を有し、各領域は溝140により囲まれる。
【0042】図9は図10のインタポーザ134上の溝
に嵌合されて、基板のコンタクト・ロケーションをイン
タポーザのコンタクト・ロケーションに位置整合する位
置整合フレーム142を示す。例えば、位置整合フレー
ム142のバー144は、図10の構造134の溝14
6に嵌合し、フレーム142のバー148は図10の構
造134の溝150に嵌合する。フレームはコンタクト
・ロケーションを有する基板上に配置され、このロケー
ションに対してインタポーザのコンタクト・ロケーショ
ンが位置整合される。
に嵌合されて、基板のコンタクト・ロケーションをイン
タポーザのコンタクト・ロケーションに位置整合する位
置整合フレーム142を示す。例えば、位置整合フレー
ム142のバー144は、図10の構造134の溝14
6に嵌合し、フレーム142のバー148は図10の構
造134の溝150に嵌合する。フレームはコンタクト
・ロケーションを有する基板上に配置され、このロケー
ションに対してインタポーザのコンタクト・ロケーショ
ンが位置整合される。
【0043】図1の構造を製作するために、全体的な位
置整合手段が要望される。モジュールの各分離可能要素
は、好適にはモジュール内の他の要素に対する位置整合
手段を有する。インタポーザに対応して使用されたもの
と類似の別の位置整合フレームを、各基板に対して結合
することも可能である。
置整合手段が要望される。モジュールの各分離可能要素
は、好適にはモジュール内の他の要素に対する位置整合
手段を有する。インタポーザに対応して使用されたもの
と類似の別の位置整合フレームを、各基板に対して結合
することも可能である。
【0044】図11乃至図19は本明細書で述べられる
エラスティコン・インタポーザの製作方法を示す。
エラスティコン・インタポーザの製作方法を示す。
【0045】製作プロセスは擬制基板160から開始さ
れる。銅並びにモリブデン、アンバーの1以上の積層
物、これらとポリマーとの合成材等を用いる。好適には
銅、銅/アンバー/銅或いは銅/モリブデン/銅であ
る。銅以外の材料も使用可能であり、例えばアルミニウ
ム、ハード・プラスチックまたは鋼などが含まれる。基
板160は突起162を有するように製作され、これは
図7のエラスティコン・インタポーザ内の溝116を提
供する。突起162は様々な製作技術を用いて形成さ
れ、例えば表面164の機械加工、すなわち表面164
のスタンピングなどが含まれる。突起を有する基板が形
成されると、次に上面164がスパッタされるか、軟金
またはNi/Auでめっきされて、熱音波ボール・ボン
ディングに適切な表面が提供される。他のボンディング
技術も使用可能であり、例えば、熱圧縮ボンディング、
超音波ボンディング、レーザ・ボンディングなどが含ま
れる。一般に使用される自動ワイヤ・ボンダは、図11
に示されるように、金、金合金、銅、銅合金、アルミニ
ウム、ニッケル、パラジウム、コバルト、クロム、銀、
白金及びこれらの合金などのワイヤ166を、基板表面
164にボール・ボンドするように変更される。ワイヤ
は好適には、直径0.001インチ(0.025mm)
乃至0.005インチ(0.125mm)を有する。A
u以外の金属が使用される場合、Au、Cr、Co、N
i或いはPdなどの薄い不活性化金属が、電気めっき、
無電解めっき、スパッタリング、電子ビーム蒸着、また
は他の周知のコーティング技術により、ワイヤに被覆さ
れる。図11の構造168はボール・ボンディング・ヘ
ッドであり、ワイヤ170は従来のワイヤ・ボンディン
グ装置などのワイヤ貯蔵器から供給される。図11は、
ロケーション169における、基板160の表面164
に接触するボール・ボンド・ヘッド168を示す。
れる。銅並びにモリブデン、アンバーの1以上の積層
物、これらとポリマーとの合成材等を用いる。好適には
銅、銅/アンバー/銅或いは銅/モリブデン/銅であ
る。銅以外の材料も使用可能であり、例えばアルミニウ
ム、ハード・プラスチックまたは鋼などが含まれる。基
板160は突起162を有するように製作され、これは
図7のエラスティコン・インタポーザ内の溝116を提
供する。突起162は様々な製作技術を用いて形成さ
れ、例えば表面164の機械加工、すなわち表面164
のスタンピングなどが含まれる。突起を有する基板が形
成されると、次に上面164がスパッタされるか、軟金
またはNi/Auでめっきされて、熱音波ボール・ボン
ディングに適切な表面が提供される。他のボンディング
技術も使用可能であり、例えば、熱圧縮ボンディング、
超音波ボンディング、レーザ・ボンディングなどが含ま
れる。一般に使用される自動ワイヤ・ボンダは、図11
に示されるように、金、金合金、銅、銅合金、アルミニ
ウム、ニッケル、パラジウム、コバルト、クロム、銀、
白金及びこれらの合金などのワイヤ166を、基板表面
164にボール・ボンドするように変更される。ワイヤ
は好適には、直径0.001インチ(0.025mm)
乃至0.005インチ(0.125mm)を有する。A
u以外の金属が使用される場合、Au、Cr、Co、N
i或いはPdなどの薄い不活性化金属が、電気めっき、
無電解めっき、スパッタリング、電子ビーム蒸着、また
は他の周知のコーティング技術により、ワイヤに被覆さ
れる。図11の構造168はボール・ボンディング・ヘ
ッドであり、ワイヤ170は従来のワイヤ・ボンディン
グ装置などのワイヤ貯蔵器から供給される。図11は、
ロケーション169における、基板160の表面164
に接触するボール・ボンド・ヘッド168を示す。
【0046】図12は表面164から矢印171方向に
引き離されるボール・ボンディング・ヘッド168を示
し、ワイヤ170は基板164上に配置されるワイヤ1
66を残して引き延ばされる。実施例では、ボンド・ヘ
ッド168は静止しており、基板160が矢印161で
示される方向に移動される。ボンド・ワイヤは好適には
垂直方向に対して5゜乃至60゜の角度で維持され、図
13に示されるようにナイフ・エッジ172により機械
的に切断される。ナイフ・エッジ172が動作し、ワイ
ヤ170が押しつけられ、ボンド・ヘッド168が持ち
上げられる。ワイヤ170が切断される時、基板160
の表面164上には、フライング・リード(flying lea
d )166が残され、これはその一端が表面164に接
着され、もう一端は表面から外側に隔てて突き出た状態
となる。ワイヤの端部を溶かすために、レーザまたは電
気放電を使用して、ボールがワイヤ166の端部に形成
されるが、これは表面164には接着されない。この技
術は周知である。後述されるスプリット・ビーム・レー
ザ分散システムが、レーザ・エネルギを単一のワイヤに
局所化して、ボールを形成するために使用される。これ
により、近接するワイヤにより吸収されて、ワイヤの変
形を招くレーザ・エネルギが最小化される。ボールはワ
イヤのもう一方の端部には必要ない。この変形ワイヤ・
ボンディング処理は、基板上に角度付きワイヤの高密度
配列を形成するために繰返される。
引き離されるボール・ボンディング・ヘッド168を示
し、ワイヤ170は基板164上に配置されるワイヤ1
66を残して引き延ばされる。実施例では、ボンド・ヘ
ッド168は静止しており、基板160が矢印161で
示される方向に移動される。ボンド・ワイヤは好適には
垂直方向に対して5゜乃至60゜の角度で維持され、図
13に示されるようにナイフ・エッジ172により機械
的に切断される。ナイフ・エッジ172が動作し、ワイ
ヤ170が押しつけられ、ボンド・ヘッド168が持ち
上げられる。ワイヤ170が切断される時、基板160
の表面164上には、フライング・リード(flying lea
d )166が残され、これはその一端が表面164に接
着され、もう一端は表面から外側に隔てて突き出た状態
となる。ワイヤの端部を溶かすために、レーザまたは電
気放電を使用して、ボールがワイヤ166の端部に形成
されるが、これは表面164には接着されない。この技
術は周知である。後述されるスプリット・ビーム・レー
ザ分散システムが、レーザ・エネルギを単一のワイヤに
局所化して、ボールを形成するために使用される。これ
により、近接するワイヤにより吸収されて、ワイヤの変
形を招くレーザ・エネルギが最小化される。ボールはワ
イヤのもう一方の端部には必要ない。この変形ワイヤ・
ボンディング処理は、基板上に角度付きワイヤの高密度
配列を形成するために繰返される。
【0047】図14はワイヤ170が切断されて、ワイ
ヤ166が基板160の表面164上に残される様子を
示す。ワイヤ・ボンド・ヘッド168は、矢印174に
より示されるように、上方に向けて引かれる。ワイヤ・
ボンド・ヘッド168は、ワイヤを切断するための刃に
対してワイヤが張られるように、ワイヤ170を掴みま
た解放する機構を有する。
ヤ166が基板160の表面164上に残される様子を
示す。ワイヤ・ボンド・ヘッド168は、矢印174に
より示されるように、上方に向けて引かれる。ワイヤ・
ボンド・ヘッド168は、ワイヤを切断するための刃に
対してワイヤが張られるように、ワイヤ170を掴みま
た解放する機構を有する。
【0048】図15はワイヤが切断された後に、ボンド
・ヘッドが"ホーム"ポジションに持ち上げられた状態を
示す。電子フレーム・オフ・ユニット(Hughes Wire Bo
nder、Modec III-2640の一部)の電極が、ボンド・ヘッ
ドの下方に配置され、電極からの電気放電がワイヤの毛
状の先端部分を溶かし、ボールを形成するために使用さ
れる。
・ヘッドが"ホーム"ポジションに持ち上げられた状態を
示す。電子フレーム・オフ・ユニット(Hughes Wire Bo
nder、Modec III-2640の一部)の電極が、ボンド・ヘッ
ドの下方に配置され、電極からの電気放電がワイヤの毛
状の先端部分を溶かし、ボールを形成するために使用さ
れる。
【0049】ワイヤ・ボンディング処理が完了後、基板
160は図16に示されるキャスティング・モールド1
90内に配置される。制御された容積の液体エラストマ
192がキャスティング・モールド内に供給され、図1
7に示すように、(表面のレベルに達するまでワイヤ間
を流れて)留まり、硬化される。エラストマが硬化する
と、図18の矢印194により示すように、モールドか
ら基板が取出される。硬化したエラストマが、参照番号
196で示される。モールド190内の開口161は、
モールドから基板を取出すためのツール機構である。構
造198はモールド190から取出され、銅基板160
を溶解するために、図19に示される硫酸及び硝酸バス
200内に置かれる。硫酸及び硝酸の超音波洗浄は基板
のエッチングを促進し、銅基板の表面上の金めっきをエ
ラストマ材料196の表面202から剥離し、ボール・
ボンド204の表面を露出させる。
160は図16に示されるキャスティング・モールド1
90内に配置される。制御された容積の液体エラストマ
192がキャスティング・モールド内に供給され、図1
7に示すように、(表面のレベルに達するまでワイヤ間
を流れて)留まり、硬化される。エラストマが硬化する
と、図18の矢印194により示すように、モールドか
ら基板が取出される。硬化したエラストマが、参照番号
196で示される。モールド190内の開口161は、
モールドから基板を取出すためのツール機構である。構
造198はモールド190から取出され、銅基板160
を溶解するために、図19に示される硫酸及び硝酸バス
200内に置かれる。硫酸及び硝酸の超音波洗浄は基板
のエッチングを促進し、銅基板の表面上の金めっきをエ
ラストマ材料196の表面202から剥離し、ボール・
ボンド204の表面を露出させる。
【0050】これとは別な例では、基板が剥離可能な銅
から成り、固体基板に限界の粘着力で銅の薄膜を付着す
る。製作が完了すると、残りの薄膜銅をエッチングによ
り瞬時に除去する以前に、接続子を擬制基板から剥離す
る。
から成り、固体基板に限界の粘着力で銅の薄膜を付着す
る。製作が完了すると、残りの薄膜銅をエッチングによ
り瞬時に除去する以前に、接続子を擬制基板から剥離す
る。
【0051】この応用例において、高い許容差、高い熱
安定性を有するシロキサン(siloxane)エラストマ材料
が好適である。高温度シロキサン材料をキャストすなわ
ち注入し、他のエラストマ材料と同様に硬化する。収縮
を最小化するために、エラストマを好適には低い温度
(T≦60℃)で硬化し、その後、高温度(T≧80
℃)にて完全に硬化する。更に収縮を制御するために、
周辺にホールが予めドリル加工されるプラスチック・フ
レーム内に接続子をキャストする。エラストマがこのフ
レーム内に注がれると、エラストマのフレームへの物理
的ロックが発生し、これによりエラストマ及び接続子の
両方をフレームに保持し、収縮を最小化する。許容差を
改良し、エラストマ材料の絶縁定数を減らすために、泡
剤が10%乃至60%の範囲の比率で、市販のエラスト
マ材料内に混合される。泡はまた個別の層としても使用
される。
安定性を有するシロキサン(siloxane)エラストマ材料
が好適である。高温度シロキサン材料をキャストすなわ
ち注入し、他のエラストマ材料と同様に硬化する。収縮
を最小化するために、エラストマを好適には低い温度
(T≦60℃)で硬化し、その後、高温度(T≧80
℃)にて完全に硬化する。更に収縮を制御するために、
周辺にホールが予めドリル加工されるプラスチック・フ
レーム内に接続子をキャストする。エラストマがこのフ
レーム内に注がれると、エラストマのフレームへの物理
的ロックが発生し、これによりエラストマ及び接続子の
両方をフレームに保持し、収縮を最小化する。許容差を
改良し、エラストマ材料の絶縁定数を減らすために、泡
剤が10%乃至60%の範囲の比率で、市販のエラスト
マ材料内に混合される。泡はまた個別の層としても使用
される。
【0052】ECCOSIL及びSYLGARDなどの市販される数多
くのエラストマの中で、ポリジメチルシロキサンを基本
とするゴムの使用は、材料要求、並びに処理要求の両方
を最も満足する。しかしながら、こうしたエラストマの
熱安定性は、200℃以下の温度に制限され、100℃
以上では著しいガス抜きが観測される。我々は、25w
t%以上のジフェニルシロキサンの混合により、熱安定
性が著しく改良されることを見い出した(図1)。更に
熱安定性の改良は、樹脂(オリゴマ)の分子量を増加さ
せることにより、または架橋接合を最小化することによ
り説明される。エラストマのガス抜きは、第1に樹脂合
成において熱的な一時触媒を使用し、第2に低分子量の
副産物を除去するために樹脂を薄膜蒸留物にさらすこと
により、300℃以下の温度において最小化される。我
々の実験によれば、25wt%以上のジフェニルシロキ
サンが最適であり、要望される熱安定性と共に、ジフェ
ニルシロキサンの混合に関連する粘度の増加を調整する
ことが分かった。また、最大熱安定性に対応する樹脂の
最適な平均分子量は、18000g/mol乃至350
00g/molの間であった。より高い分子量では硬化
が困難であり、一度充填されると処理を施すためには粘
度が高すぎた。ネットワークの形成は、反応的なシリコ
ン・オイル・キャリア内において、妨害的なプラチナ触
媒を使用する、標準のヒドロシリル化重合により達成さ
れる。
くのエラストマの中で、ポリジメチルシロキサンを基本
とするゴムの使用は、材料要求、並びに処理要求の両方
を最も満足する。しかしながら、こうしたエラストマの
熱安定性は、200℃以下の温度に制限され、100℃
以上では著しいガス抜きが観測される。我々は、25w
t%以上のジフェニルシロキサンの混合により、熱安定
性が著しく改良されることを見い出した(図1)。更に
熱安定性の改良は、樹脂(オリゴマ)の分子量を増加さ
せることにより、または架橋接合を最小化することによ
り説明される。エラストマのガス抜きは、第1に樹脂合
成において熱的な一時触媒を使用し、第2に低分子量の
副産物を除去するために樹脂を薄膜蒸留物にさらすこと
により、300℃以下の温度において最小化される。我
々の実験によれば、25wt%以上のジフェニルシロキ
サンが最適であり、要望される熱安定性と共に、ジフェ
ニルシロキサンの混合に関連する粘度の増加を調整する
ことが分かった。また、最大熱安定性に対応する樹脂の
最適な平均分子量は、18000g/mol乃至350
00g/molの間であった。より高い分子量では硬化
が困難であり、一度充填されると処理を施すためには粘
度が高すぎた。ネットワークの形成は、反応的なシリコ
ン・オイル・キャリア内において、妨害的なプラチナ触
媒を使用する、標準のヒドロシリル化重合により達成さ
れる。
【0053】図11において、ボンド・ヘッド168が
ワイヤ170を基板160の表面164に接着する時、
図19において204で示される平坦な面を有する球状
の端部が形成される。図11に示される基板上の突起1
62は、図7に示される溝116などのような、エラス
トマ内の溝に嵌合される。これらの溝は位置整合機構を
形成する。銅基板160を形成するために用いられる設
計及び許容差は、好適には、図6に示される基板94及
び96上の位置整合機構を製作するために使用される設
計及び許容差に、注意深く適合される。これとは別に、
実質的に平坦な基板においては、図9に示されるような
位置整合フレームが、図6の94及び96などの基板の
表面上に配置され、溝を有するエラスティコン・インタ
ポーザがこの位置整合フレーム上に配置されて、図9及
び図10に関連して上述されたように、インタポーザの
位置整合用の溝がフレーム・パターンに組合わされる。
ワイヤ170を基板160の表面164に接着する時、
図19において204で示される平坦な面を有する球状
の端部が形成される。図11に示される基板上の突起1
62は、図7に示される溝116などのような、エラス
トマ内の溝に嵌合される。これらの溝は位置整合機構を
形成する。銅基板160を形成するために用いられる設
計及び許容差は、好適には、図6に示される基板94及
び96上の位置整合機構を製作するために使用される設
計及び許容差に、注意深く適合される。これとは別に、
実質的に平坦な基板においては、図9に示されるような
位置整合フレームが、図6の94及び96などの基板の
表面上に配置され、溝を有するエラスティコン・インタ
ポーザがこの位置整合フレーム上に配置されて、図9及
び図10に関連して上述されたように、インタポーザの
位置整合用の溝がフレーム・パターンに組合わされる。
【0054】図20を参照すると、各々の上にワイヤ・
グループ212を有する複数の基板210が示されてお
り、これらの基板は、上述された液体エラストマ216
が内部に配置され硬化される共通のモールド214内に
置かれる。硬化されたエラストマは、図21に示すよう
に、これらの複数の基板を単一のインタポーザ218と
して結合させる。溝211は許容差要求または位置整合
要求に応じて設けられる。これとは別に、いくつかの小
さな接続子を同一基板上に単一のユニットとして製作
し、エラストマの硬化後に分離し、そして基板をエッチ
ングすることも可能である。
グループ212を有する複数の基板210が示されてお
り、これらの基板は、上述された液体エラストマ216
が内部に配置され硬化される共通のモールド214内に
置かれる。硬化されたエラストマは、図21に示すよう
に、これらの複数の基板を単一のインタポーザ218と
して結合させる。溝211は許容差要求または位置整合
要求に応じて設けられる。これとは別に、いくつかの小
さな接続子を同一基板上に単一のユニットとして製作
し、エラストマの硬化後に分離し、そして基板をエッチ
ングすることも可能である。
【0055】また、金めっき及びワイヤ・ボンディング
前に銅の擬制基板の表面を粗化するかエンボス化して、
ボール・ボンドの下面になめらかでない、すなわち隆起
するコンタクト表面を提供する。図21の完了されたイ
ンタポーザ218は、更にレーザにより、図7に示すよ
うに、エラストマ状材料内のボンド・ワイヤ間に、ボン
ド・ワイヤの角度に一致する角度でチャネルを刻む様に
変更される。十字形のチャネルは、金ワイヤを囲む独立
のエラストマの列(図10の138で示される)を生成
する。これは個々のワイヤまたはワイヤのグループを独
立に圧縮することを可能とし、インタポーザは残りの表
面内の僅かな変化を補償する。一方、インタポーザ全体
を圧縮するために必要な総合圧力が低減される。パター
ン化接続子は、ワイヤ・ボンダを特定のパターンにプロ
グラムし、エラストマをモールドすることにより、容易
に製作される。これにより、周囲の他の電子コンポーネ
ントまたは機械コンポーネントに対応するホール或いは
オープン領域が、接続子内に提供される。
前に銅の擬制基板の表面を粗化するかエンボス化して、
ボール・ボンドの下面になめらかでない、すなわち隆起
するコンタクト表面を提供する。図21の完了されたイ
ンタポーザ218は、更にレーザにより、図7に示すよ
うに、エラストマ状材料内のボンド・ワイヤ間に、ボン
ド・ワイヤの角度に一致する角度でチャネルを刻む様に
変更される。十字形のチャネルは、金ワイヤを囲む独立
のエラストマの列(図10の138で示される)を生成
する。これは個々のワイヤまたはワイヤのグループを独
立に圧縮することを可能とし、インタポーザは残りの表
面内の僅かな変化を補償する。一方、インタポーザ全体
を圧縮するために必要な総合圧力が低減される。パター
ン化接続子は、ワイヤ・ボンダを特定のパターンにプロ
グラムし、エラストマをモールドすることにより、容易
に製作される。これにより、周囲の他の電子コンポーネ
ントまたは機械コンポーネントに対応するホール或いは
オープン領域が、接続子内に提供される。
【0056】許容差を改良し、ワイヤの変形を低減する
ために、好適にはエラストマの両方の接続子表面のX方
向及びY方向に、または円形幾何に従い、溝がモールド
成形される。溝の幅及び深さは、100ミル(2.5m
m)厚のインタポーザでは、好適にはそれぞれ5ミル
(0.125mm)よりも広く、10ミル(0.25m
m)よりも深い。溝は好適には、角度付けされたワイヤ
に平行にモールド化される。
ために、好適にはエラストマの両方の接続子表面のX方
向及びY方向に、または円形幾何に従い、溝がモールド
成形される。溝の幅及び深さは、100ミル(2.5m
m)厚のインタポーザでは、好適にはそれぞれ5ミル
(0.125mm)よりも広く、10ミル(0.25m
m)よりも深い。溝は好適には、角度付けされたワイヤ
に平行にモールド化される。
【0057】溝は、レーザ、電子ビーム、金属マスク及
びブレードを有するスライシングにより製作される。ス
タンピング、注入モールド成形、及び目的の幾何を生成
するための他の周知の技術も使用できる。
びブレードを有するスライシングにより製作される。ス
タンピング、注入モールド成形、及び目的の幾何を生成
するための他の周知の技術も使用できる。
【0058】ワイヤ端部のコンタクト・ボールは、スプ
リット・ビーム・レーザ構成を使用して形成される。各
ワイヤの端部は融解され、2本のビームが交差するポイ
ントのみボールが形成される。図22に表される設計
は、好適にはアルゴン・イオン・レーザである光源30
0を含み、これは光ビーム302の源となり、光ビーム
302はミラー306により光ビーム304として反射
される。光ビーム304は光ビーム・エクスパンダ30
8を通過して、拡大された光ビーム310を形成する。
拡大された光ビーム310はビーム・スプリッタ312
に向けられ、これはビーム310をビーム314と31
6に分割する。ビーム316はミラー322で光ビーム
324として反射される。一方、ビーム314はミラー
318で光ビーム320として反射される。ビーム32
0は集束レンズ328を通過して、ビーム330を形成
し、このビームはワイヤの端部に相当する加工品上のス
ポット332に焦点結合される。ビーム324は集束レ
ンズ334を通過して、ビーム336を形成し、このビ
ームも加工品上のスポット332に焦点結合される。加
工品はx−yテーブル338上に配置される。ビームは
目的のサイズのスポット332を獲得するために、焦点
を合わせる前に拡大される。
リット・ビーム・レーザ構成を使用して形成される。各
ワイヤの端部は融解され、2本のビームが交差するポイ
ントのみボールが形成される。図22に表される設計
は、好適にはアルゴン・イオン・レーザである光源30
0を含み、これは光ビーム302の源となり、光ビーム
302はミラー306により光ビーム304として反射
される。光ビーム304は光ビーム・エクスパンダ30
8を通過して、拡大された光ビーム310を形成する。
拡大された光ビーム310はビーム・スプリッタ312
に向けられ、これはビーム310をビーム314と31
6に分割する。ビーム316はミラー322で光ビーム
324として反射される。一方、ビーム314はミラー
318で光ビーム320として反射される。ビーム32
0は集束レンズ328を通過して、ビーム330を形成
し、このビームはワイヤの端部に相当する加工品上のス
ポット332に焦点結合される。ビーム324は集束レ
ンズ334を通過して、ビーム336を形成し、このビ
ームも加工品上のスポット332に焦点結合される。加
工品はx−yテーブル338上に配置される。ビームは
目的のサイズのスポット332を獲得するために、焦点
を合わせる前に拡大される。
【0059】図23は図7の被線で示される円230で
囲まれる領域の拡大図を示す。要素124は導体112
の端部における平坦なボール状メンバを示す。平坦なボ
ール状メンバ124は、図11に関連して述べられたよ
うに、導体112が擬制銅層にワイヤボンドされた時に
形成されたものである。擬制銅層は、ワイヤ112が接
着される表面領域内のピット配列により製作される。こ
れらのピットは、例えば、半球形状、矩形形状、ピラミ
ッド形状、或いはその他の形状を有する。こうしたピッ
ト配列が使用され、ワイヤがピット領域に接着される
と、図23の128などの突起が、平坦なボールの表面
232に形成される。この突起は、平坦なボール124
により形成されるコンタクトに対して突き出し領域を提
供し、平坦なボールが電気的に接続されるコンタクト・
ロケーションの表面上をワイプする。
囲まれる領域の拡大図を示す。要素124は導体112
の端部における平坦なボール状メンバを示す。平坦なボ
ール状メンバ124は、図11に関連して述べられたよ
うに、導体112が擬制銅層にワイヤボンドされた時に
形成されたものである。擬制銅層は、ワイヤ112が接
着される表面領域内のピット配列により製作される。こ
れらのピットは、例えば、半球形状、矩形形状、ピラミ
ッド形状、或いはその他の形状を有する。こうしたピッ
ト配列が使用され、ワイヤがピット領域に接着される
と、図23の128などの突起が、平坦なボールの表面
232に形成される。この突起は、平坦なボール124
により形成されるコンタクトに対して突き出し領域を提
供し、平坦なボールが電気的に接続されるコンタクト・
ロケーションの表面上をワイプする。
【0060】
【発明の効果】以上説明したように、本発明によれば改
良された3次元集積回路パッケージング構造を提供する
ことができる。
良された3次元集積回路パッケージング構造を提供する
ことができる。
【図1】本発明による3次元電子デバイス・パッケージ
ング構造を示す図である。
ング構造を示す図である。
【図2】図1の構造の部分的斜視図を示す。
【図3】図1の構造の電気的相互接続手段の上面図を表
す図である。
す図である。
【図4】熱消散手段を含む図1の構造の斜視図である。
【図5】図1の構造の電気的相互接続手段の一部の断面
図である。
図である。
【図6】2つの近接する基板間に配置されて圧縮される
図5の構造を示す図である。
図5の構造を示す図である。
【図7】2つの反対表面上に溝を有する図5の構造の別
の実施例を示す図である。
の実施例を示す図である。
【図8】基板及びインタポーザ(interposer)のコンタ
クト・ロケーションを位置整合するために、基板上の突
起と嵌合されるインタポーザ上の溝を示す図である。
クト・ロケーションを位置整合するために、基板上の突
起と嵌合されるインタポーザ上の溝を示す図である。
【図9】図10の構造で示されるような位置整合用の溝
と嵌合される位置整合用フレームを示す図である。
と嵌合される位置整合用フレームを示す図である。
【図10】図9のフレームと嵌合される溝を有する相互
接続構造を示す図である。
接続構造を示す図である。
【図11】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図12】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図13】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図14】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図15】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図16】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図17】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図18】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図19】図5などの電気的相互接続手段を形成するプ
ロセスを示す図である。
ロセスを示す図である。
【図20】電気的相互接続手段を製作する別の実施例の
工程を示す図である。
工程を示す図である。
【図21】電気的相互接続手段を製作する別の実施例の
工程を示す図である。
工程を示す図である。
【図22】図15の配線導体の端部にボールを形成する
光学システムを示す図である。
光学システムを示す図である。
【図23】図7において破線で示される円230により
囲まれる領域の拡大図である。
囲まれる領域の拡大図である。
4、6 サブコンポーネント・アセンブリ 12、24 多段配線構造 30 電気コンタクト・ロケーション 36、38 電子デバイス 42 活性面 44 非活性面 46 配線 49、80 電気的相互接続手段 162 突起 168 ボール・ボンド・ヘッド 172 ナイフ・エッジ 190 キャスティング・モールド 192 液体エラストマ 212 ワイヤ・グループ 214 モールド 218 インタポーザ 300 光源 302 光ビーム 308 光ビーム・エクスパンダ 312 ビーム・スプリッタ 328、334 集束レンズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ファッド・エリアス・ドウニー アメリカ合衆国10536、ニューヨーク州 カトナ、シダー・ロード 125 (72)発明者 キース・エドワード・フォゲル アメリカ合衆国10954、ニューヨーク州 バードニア、ブロードリン・コート 5 (72)発明者 ジェームス・ラプトン・ヘドリック、ジ ュニア アメリカ合衆国94611、カリフォルニア 州オークランド、チェルトン・ドライブ 6799 (72)発明者 ポール・アルフレッド・ラウロ アメリカ合衆国10954、ニューヨーク州 ナヌエット、アパートメント 4、セン トラル・ドライブ 8 (72)発明者 モーリス・ヒースコート・ノアコット アメリカ合衆国10989、ニューヨーク州 バレー・コテージ、シエラ・ビスト・レ ーン 429 (72)発明者 ジョン・ジェームズ・リスコ アメリカ合衆国10549、ニューヨーク州 マウント・キソコ、ハイ・リッジ・ロー ド 70 (72)発明者 リーザン・シェイ アメリカ合衆国10598、ニューヨーク州 ヨークタウン・ハイツ、オスロ・ドライ ブ 45 (72)発明者 ダーユアン・シェイ アメリカ合衆国12603、ニューヨーク州 ポキプシ、バーバレン・ドライブ 16 (72)発明者 ジョージ・エフ・ウォルカー アメリカ合衆国10028、ニューヨーク州 ニューヨーク、アパートメント ナンバ ー11ケイ、ヨーク・アベニュー 1540 (56)参考文献 特開 昭63−156395(JP,A)
Claims (8)
- 【請求項1】第1アセンブリ及び第2アセンブリと、電
気的相互接続手段とを含む3次元電子パッケージ装置で
あって、 上記第1アセンブリの第1表面が上記第2アセンブリの
第2表面に隣接するように、上記第1アセンブリを上記
第2アセンブリに隣接して配置し、 上記第1アセンブリ及び上記第2アセンブリのそれぞれ
が、 複数個の電気的コンタクト・ロケーションをそれぞれ有
する互いに対向する第1表面及び第2表面を有し、そし
て上記第1表面の電気的コンタクト・ロケーション及び
上記第2表面の電気的コンタクト・ロケーションを接続
する電気的導体を有する基板と、 上記第1表面に配置された複数個の電子デバイスとを含
み、 上記電気的相互接続手段が、 互いに対向する第1表面及び第2表面を有し、該第1表
面から上記第2表面に伸びる複数のアパーチャを有する
エラストマ材料層と、 該エラストマ材料層の上記第1表面から上記第2表面に
伸びる複数個の導体により電気的に相互接続される、上
記エラストマ材料層の上記第1表面及び上記第2表面上
の複数個の電気的コンタクト・ロケーションとを含み、 上記第1アセンブリの上記第1表面の上記電子デバイス
が、上記電気的相互接続手段の上記アパーチャ内に配置
されるように、上記電気的相互接続手段を上記第1アセ
ンブリの上記第1表面上に配置し、 上記電気的相互接続手段の上記エラストマ材料層の上記
第2表面の上記電気的コンタクト・ロケーションが、上
記第1アセンブリの上記基板の上記第1表面の電気的コ
ンタクト・ロケーションに電気的に相互接続され、 上記電気的相互接続手段の上記エラストマ材料層の上記
第1表面の上記電気的コンタクト・ロケーションが、上
記第2アセンブリの上記基板の上記第2表面の電気的コ
ンタクト・ロケーションに電気的に相互接続されること
を特徴とする上記3次元電子パッケージ装置。 - 【請求項2】上記電気的相互接続手段は、上記第1アセ
ンブリの第1表面及び上記第2アセンブリの第2表面の
間で圧縮されて保持されていることを特徴とする請求項
1記載の3次元電子パッケージ装置。 - 【請求項3】上記エラストマ材料層の第1表面及び第2
表面上の電気的コンタクト・ロケーションは、上記導体
の直径よりも大きいことを特徴とする請求項1記載の3
次元電子パッケージ装置。 - 【請求項4】上記導体の一端の電気的コンタクト・ロケ
ーションは球状であり、上記導体の他端の電気的コンタ
クト・ロケーションは半球状であり、該半球状の平坦面
に突起が設けられて接触面を形成することを特徴とする
請求項3記載の3次元電子パッケージ装置。 - 【請求項5】複数個の導電性接続パッドが設けられた第
1表面及び複数個の導電性接続パッドが設けられ上記第
1表面と反対側にある第2表面を有し、上記第1表面の
上記導電性接続パッドのうち選択された導電性接続パッ
ドに集積回路チップがボンディングされている第1回路
アセンブリと、 複数個の導電性接続パッドが設けられた第1表面及び複
数個の導電性接続パッドが設けられ上記第1表面と反対
側にある第2表面を有し、上記第1表面の上記導電性接
続パッドのうち選択された導電性接続パッドに集積回路
チップがボンディングされており、そして上記第2表面
が上記第1回路アセンブリの第1表面に対向して配置さ
れた第2回路アセンブリと、 上記第1回路アセンブリの上記第1表面上の上記集積回
路チップに接続されていない導電性接続パッドと上記第
2回路アセンブリの上記第2表面の上記導電性接続パッ
ドとを電気的に接続する電気的相互接続手段とを有し、 該電気的相互接続手段は、 上記第2回路アセンブリの第2表面に対向する第1表面
及び上記第1回路アセンブリの第1表面に対向する第2
表面を有するエラストマ材料の絶縁基板と、 上記第1回路アセンブリの第1表面上の導電性接続パッ
ドよりも小さい寸法を有し該第1表面上の導電性接続パ
ッドに対向する位置で上記絶縁基板の第2表面に形成さ
れた導電性接続パッドと、 上記第2回路アセンブリの第2表面上の導電性接続パッ
ドよりも小さい寸法を有し該第2表面上の導電性接続パ
ッドに対向する位置で上記絶縁基板の第1表面に形成さ
れた導電性接続パッドと、 上記絶縁基板内に斜めに傾けられて埋設され、該絶縁基
板の第1表面の導電性接続パッドと該絶縁基板の第2表
面の導電性接続パッドとを接続するための導電性ワイア
とを有し、そして、 上記電気的相互接続手段は、上記第1回路アセンブリの
第1表面及び上記第2回路アセンブリの第2表面の間で
圧縮されて保持されていることを特徴とする3次元電子
パッケージ装置。 - 【請求項6】上記エラストマ材料の絶縁基板の第1表面
及び第2表面上の導電性接続パッドは、上記導電性ワイ
アの直径よりも大きいことを特徴とする請求項5記載の
3次元電子パッケージ装置。 - 【請求項7】上記導電性ワイアの一端の導電性接続パッ
ドは球状であり、上記導電性ワイアの他端の導電性接続
パッドは半球状であり、該半球状の平坦面に突起が設け
られて接触面を形成することを特徴とする請求項6記載
の3次元電子パッケージ装置。 - 【請求項8】基板を準備する工程と、 各々が第1端部と第2端部を有する複数の細長の導体を
準備する工程と、 各上記複数の導体の上記第1端部を、上記基板に接着す
る工程と、 上記複数の細長の導体の上記第2の端部を上記基板から
突き出させる工程と、 上記基板をモールド内に配置する工程と、 上記モールドに液体材料を加える工程と、 内部に配置される上記複数の細長の導体を有する固体と
すべく、上記液体を硬化させる工程と、 上記モールドから上記固体を取出す工程と、 上記固体から上記細長の導体を残して、上記基板を取除
く工程と、 上記細長の導体の上記第1及び上記第2の端部を上記固
体の表面に露出する工程と、 を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/963,346 US5371654A (en) | 1992-10-19 | 1992-10-19 | Three dimensional high performance interconnection package |
US963346 | 1992-10-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06204399A JPH06204399A (ja) | 1994-07-22 |
JP2514305B2 true JP2514305B2 (ja) | 1996-07-10 |
Family
ID=25507113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5221457A Expired - Fee Related JP2514305B2 (ja) | 1992-10-19 | 1993-09-06 | 3次元電子パッケ―ジ装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (11) | US5371654A (ja) |
EP (1) | EP0593966B1 (ja) |
JP (1) | JP2514305B2 (ja) |
DE (1) | DE69322832T2 (ja) |
Families Citing this family (438)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5476211A (en) | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US6330164B1 (en) * | 1985-10-18 | 2001-12-11 | Formfactor, Inc. | Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device |
JP2767670B2 (ja) * | 1992-09-03 | 1998-06-18 | 株式会社村田製作所 | 電子部品チップ用ホルダおよびそれを用いた電子部品チップの電極形成方法 |
US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
US6295729B1 (en) * | 1992-10-19 | 2001-10-02 | International Business Machines Corporation | Angled flying lead wire bonding process |
US20050062492A1 (en) * | 2001-08-03 | 2005-03-24 | Beaman Brian Samuel | High density integrated circuit apparatus, test probe and methods of use thereof |
JPH0828580B2 (ja) * | 1993-04-21 | 1996-03-21 | 日本電気株式会社 | 配線基板構造及びその製造方法 |
US6452406B1 (en) | 1996-09-13 | 2002-09-17 | International Business Machines Corporation | Probe structure having a plurality of discrete insulated probe tips |
US7368924B2 (en) * | 1993-04-30 | 2008-05-06 | International Business Machines Corporation | Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof |
US20030048108A1 (en) * | 1993-04-30 | 2003-03-13 | Beaman Brian Samuel | Structural design and processes to control probe position accuracy in a wafer test probe assembly |
US5810607A (en) * | 1995-09-13 | 1998-09-22 | International Business Machines Corporation | Interconnector with contact pads having enhanced durability |
US20070228110A1 (en) * | 1993-11-16 | 2007-10-04 | Formfactor, Inc. | Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out |
US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
US6525555B1 (en) | 1993-11-16 | 2003-02-25 | Formfactor, Inc. | Wafer-level burn-in and test |
US6835898B2 (en) | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
US6741085B1 (en) * | 1993-11-16 | 2004-05-25 | Formfactor, Inc. | Contact carriers (tiles) for populating larger substrates with spring contacts |
US5772451A (en) * | 1993-11-16 | 1998-06-30 | Form Factor, Inc. | Sockets for electronic components and methods of connecting to electronic components |
US7064566B2 (en) * | 1993-11-16 | 2006-06-20 | Formfactor, Inc. | Probe card assembly and kit |
US7073254B2 (en) * | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
US6246247B1 (en) | 1994-11-15 | 2001-06-12 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
US6624648B2 (en) | 1993-11-16 | 2003-09-23 | Formfactor, Inc. | Probe card assembly |
US6336269B1 (en) | 1993-11-16 | 2002-01-08 | Benjamin N. Eldridge | Method of fabricating an interconnection element |
US5455390A (en) * | 1994-02-01 | 1995-10-03 | Tessera, Inc. | Microelectronics unit mounting with multiple lead bonding |
US5706174A (en) * | 1994-07-07 | 1998-01-06 | Tessera, Inc. | Compliant microelectrionic mounting device |
US5579207A (en) * | 1994-10-20 | 1996-11-26 | Hughes Electronics | Three-dimensional integrated circuit stacking |
EP0792517B1 (en) * | 1994-11-15 | 2003-10-22 | Formfactor, Inc. | Electrical contact structures from flexible wire |
US6727579B1 (en) | 1994-11-16 | 2004-04-27 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
US5495394A (en) * | 1994-12-19 | 1996-02-27 | At&T Global Information Solutions Company | Three dimensional die packaging in multi-chip modules |
MY112945A (en) * | 1994-12-20 | 2001-10-31 | Ibm | Electronic devices comprising dielectric foamed polymers |
EP0722198A3 (en) * | 1995-01-10 | 1996-10-23 | Texas Instruments Inc | Bond wire with integrated contact area |
US6232789B1 (en) * | 1997-05-28 | 2001-05-15 | Cascade Microtech, Inc. | Probe holder for low current measurements |
US7276919B1 (en) * | 1995-04-20 | 2007-10-02 | International Business Machines Corporation | High density integral test probe |
US20100065963A1 (en) | 1995-05-26 | 2010-03-18 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
CN1151009C (zh) * | 1995-05-26 | 2004-05-26 | 福姆法克特公司 | 利用牺牲基片制作互连件和接点 |
US6483328B1 (en) * | 1995-11-09 | 2002-11-19 | Formfactor, Inc. | Probe card for probing wafers with raised contact elements |
US5785538A (en) * | 1995-11-27 | 1998-07-28 | International Business Machines Corporation | High density test probe with rigid surface structure |
US5729150A (en) | 1995-12-01 | 1998-03-17 | Cascade Microtech, Inc. | Low-current probe card with reduced triboelectric current generating cables |
US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
US5726211A (en) * | 1996-03-21 | 1998-03-10 | International Business Machines Corporation | Process for making a foamed elastometric polymer |
US5804607A (en) * | 1996-03-21 | 1998-09-08 | International Business Machines Corporation | Process for making a foamed elastomeric polymer |
US6000126A (en) * | 1996-03-29 | 1999-12-14 | General Dynamics Information Systems, Inc. | Method and apparatus for connecting area grid arrays to printed wire board |
US5700844A (en) * | 1996-04-09 | 1997-12-23 | International Business Machines Corporation | Process for making a foamed polymer |
US5890915A (en) * | 1996-05-17 | 1999-04-06 | Minnesota Mining And Manufacturing Company | Electrical and thermal conducting structure with resilient conducting paths |
US6403226B1 (en) | 1996-05-17 | 2002-06-11 | 3M Innovative Properties Company | Electronic assemblies with elastomeric members made from cured, room temperature curable silicone compositions having improved stress relaxation resistance |
US5709336A (en) * | 1996-05-31 | 1998-01-20 | International Business Machines Corporation | Method of forming a solderless electrical connection with a wirebond chip |
US5914613A (en) | 1996-08-08 | 1999-06-22 | Cascade Microtech, Inc. | Membrane probing system with local contact scrub |
JPH1062489A (ja) * | 1996-08-23 | 1998-03-06 | Ando Electric Co Ltd | Icテスタ用テスト・ヘッド |
US5757201A (en) * | 1996-09-11 | 1998-05-26 | Micron Electronics, Inc. | Universal testing device for electronic modules with different configurations and operating parameters |
US7282945B1 (en) * | 1996-09-13 | 2007-10-16 | International Business Machines Corporation | Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof |
WO1998011449A1 (en) * | 1996-09-13 | 1998-03-19 | International Business Machines Corporation | Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof |
DE69737599T2 (de) | 1996-09-13 | 2007-12-20 | International Business Machines Corp. | Integrierte nachgiebige sonde für waferprüfung und einbrennen |
US5929646A (en) * | 1996-12-13 | 1999-07-27 | International Business Machines Corporation | Interposer and module test card assembly |
US6133072A (en) * | 1996-12-13 | 2000-10-17 | Tessera, Inc. | Microelectronic connector with planar elastomer sockets |
SE511425C2 (sv) * | 1996-12-19 | 1999-09-27 | Ericsson Telefon Ab L M | Packningsanordning för integrerade kretsar |
US6690185B1 (en) * | 1997-01-15 | 2004-02-10 | Formfactor, Inc. | Large contactor with multiple, aligned contactor units |
WO1998044564A1 (en) | 1997-04-02 | 1998-10-08 | Tessera, Inc. | Chip with internal signal routing in external element |
US5976964A (en) * | 1997-04-22 | 1999-11-02 | Micron Technology, Inc. | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond |
US6525551B1 (en) * | 1997-05-22 | 2003-02-25 | International Business Machines Corporation | Probe structures for testing electrical interconnections to integrated circuit electronic devices |
US6034533A (en) | 1997-06-10 | 2000-03-07 | Tervo; Paul A. | Low-current pogo probe card |
FR2764721B1 (fr) * | 1997-06-13 | 1999-07-09 | Bull Cp8 | Dispositif pour communiquer avec un support de donnees portable |
AU8280398A (en) * | 1997-06-30 | 1999-01-19 | Formfactor, Inc. | Sockets for semiconductor devices with spring contact elements |
US5977642A (en) * | 1997-08-25 | 1999-11-02 | International Business Machines Corporation | Dendrite interconnect for planarization and method for producing same |
US6300575B1 (en) * | 1997-08-25 | 2001-10-09 | International Business Machines Corporation | Conductor interconnect with dendrites through film |
US6040700A (en) * | 1997-09-15 | 2000-03-21 | Credence Systems Corporation | Semiconductor tester system including test head supported by wafer prober frame |
EP0922960A1 (en) * | 1997-12-12 | 1999-06-16 | Padar Tecnologie di Riccioni Roberto S.a.s. | Microcircuit testing device |
JP2004506309A (ja) * | 1997-12-31 | 2004-02-26 | エルパック(ユーエスエー)、インコーポレイテッド | モールドされた電子パッケージ、製作方法およびシールディング方法 |
US6160714A (en) * | 1997-12-31 | 2000-12-12 | Elpac (Usa), Inc. | Molded electronic package and method of preparation |
US6097199A (en) * | 1998-01-22 | 2000-08-01 | Lsi Logic Corporation | Universal decoder test board |
US6211463B1 (en) * | 1998-01-26 | 2001-04-03 | Saint-Gobain Industrial Ceramics, Inc. | Electronic circuit package with diamond film heat conductor |
US6016005A (en) * | 1998-02-09 | 2000-01-18 | Cellarosi; Mario J. | Multilayer, high density micro circuit module and method of manufacturing same |
US6600215B1 (en) | 1998-04-02 | 2003-07-29 | Micron Technology, Inc. | Method and apparatus for coupling a semiconductor die to die terminals |
US5971771A (en) * | 1998-04-03 | 1999-10-26 | Faragi; Eric Joseph | Component to substrate connection and display assembly using same |
US6720501B1 (en) | 1998-04-14 | 2004-04-13 | Formfactor, Inc. | PC board having clustered blind vias |
US6078500A (en) * | 1998-05-12 | 2000-06-20 | International Business Machines Inc. | Pluggable chip scale package |
US6107119A (en) * | 1998-07-06 | 2000-08-22 | Micron Technology, Inc. | Method for fabricating semiconductor components |
US6664628B2 (en) | 1998-07-13 | 2003-12-16 | Formfactor, Inc. | Electronic component overlapping dice of unsingulated semiconductor wafer |
US6256882B1 (en) | 1998-07-14 | 2001-07-10 | Cascade Microtech, Inc. | Membrane probing system |
US6259260B1 (en) | 1998-07-30 | 2001-07-10 | Intest Ip Corporation | Apparatus for coupling a test head and probe card in a wafer testing system |
JP2002523881A (ja) | 1998-08-17 | 2002-07-30 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 回路担体における電気的構成部材の接続のための接続装置並びにその製造法 |
US6169331B1 (en) | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
US6239980B1 (en) * | 1998-08-31 | 2001-05-29 | General Electric Company | Multimodule interconnect structure and process |
US6618267B1 (en) * | 1998-09-22 | 2003-09-09 | International Business Machines Corporation | Multi-level electronic package and method for making same |
US6190425B1 (en) | 1998-11-03 | 2001-02-20 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6295220B1 (en) | 1998-11-03 | 2001-09-25 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6160412A (en) * | 1998-11-05 | 2000-12-12 | Wentworth Laboratories, Inc. | Impedance-matched interconnection device for connecting a vertical-pin integrated circuit probing device to integrated circuit test equipment |
US6854985B1 (en) * | 1998-12-16 | 2005-02-15 | Paricon Technologies Corporation | Elastomeric interconnection device and methods for making same |
US6185107B1 (en) * | 1998-12-23 | 2001-02-06 | Raytheon Company | MEMS based tile assemblies and methods of fabrication |
US6293804B2 (en) * | 1999-02-08 | 2001-09-25 | Ericsson Inc. | Self-aligning LCD connector assembly |
US6419500B1 (en) | 1999-03-08 | 2002-07-16 | Kulicke & Soffa Investment, Inc. | Probe assembly having floatable buckling beam probes and apparatus for abrading the same |
DE19912240A1 (de) * | 1999-03-18 | 2000-09-28 | Siemens Ag | Bauelement und Verfahren zur Herstellung des Bauelementes |
US6174175B1 (en) * | 1999-04-29 | 2001-01-16 | International Business Machines Corporation | High density Z-axis connector |
US6376769B1 (en) | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
US6799976B1 (en) | 1999-07-28 | 2004-10-05 | Nanonexus, Inc. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
US7382142B2 (en) | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
WO2000074110A2 (en) * | 1999-05-27 | 2000-12-07 | Nanonexus, Inc. | Integrated circuit wafer probe card assembly |
US7247035B2 (en) | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
US6812718B1 (en) | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
JP4041619B2 (ja) * | 1999-05-28 | 2008-01-30 | 東京エレクトロン株式会社 | インターコネクタの製造方法 |
US6717819B1 (en) * | 1999-06-01 | 2004-04-06 | Amerasia International Technology, Inc. | Solderable flexible adhesive interposer as for an electronic package, and method for making same |
US6578264B1 (en) | 1999-06-04 | 2003-06-17 | Cascade Microtech, Inc. | Method for constructing a membrane probe using a depression |
US7215131B1 (en) * | 1999-06-07 | 2007-05-08 | Formfactor, Inc. | Segmented contactor |
US6544880B1 (en) | 1999-06-14 | 2003-04-08 | Micron Technology, Inc. | Method of improving copper interconnects of semiconductor devices for bonding |
US6617681B1 (en) | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
US6434726B1 (en) | 1999-06-29 | 2002-08-13 | Lucent Technologies Inc. | System and method of transmission using coplanar bond wires |
US6888362B2 (en) * | 2000-11-09 | 2005-05-03 | Formfactor, Inc. | Test head assembly for electronic components with plurality of contoured microelectronic spring contacts |
US6939474B2 (en) * | 1999-07-30 | 2005-09-06 | Formfactor, Inc. | Method for forming microelectronic spring structures on a substrate |
US7189077B1 (en) | 1999-07-30 | 2007-03-13 | Formfactor, Inc. | Lithographic type microelectronic spring structures with improved contours |
US6780001B2 (en) * | 1999-07-30 | 2004-08-24 | Formfactor, Inc. | Forming tool for forming a contoured microelectronic spring mold |
US6468098B1 (en) * | 1999-08-17 | 2002-10-22 | Formfactor, Inc. | Electrical contactor especially wafer level contactor using fluid pressure |
JP2001091540A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | プローブ構造体 |
US6441476B1 (en) | 2000-10-18 | 2002-08-27 | Seiko Epson Corporation | Flexible tape carrier with external terminals formed on interposers |
JP3721893B2 (ja) | 1999-10-20 | 2005-11-30 | セイコーエプソン株式会社 | 半導体装置、ならびに電子機器 |
JP2001116791A (ja) * | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | 電子部品試験装置及び電気接続体 |
US6759858B2 (en) * | 1999-10-20 | 2004-07-06 | Intel Corporation | Integrated circuit test probe having ridge contact |
US6437587B1 (en) * | 1999-11-04 | 2002-08-20 | Agilent Technologies, Inc. | ICT test fixture for fine pitch testing |
US6392428B1 (en) * | 1999-11-16 | 2002-05-21 | Eaglestone Partners I, Llc | Wafer level interposer |
US6802720B2 (en) * | 1999-12-16 | 2004-10-12 | Paricon Technologies Corporation | Pin-array, separable, compliant electrical contact member |
JP3681155B2 (ja) * | 1999-12-22 | 2005-08-10 | 新光電気工業株式会社 | 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 |
US6848942B1 (en) | 2000-01-12 | 2005-02-01 | Molex Incorporated | Connectors having supportive barrier components |
US6838890B2 (en) | 2000-02-25 | 2005-01-04 | Cascade Microtech, Inc. | Membrane probing system |
US6580031B2 (en) | 2000-03-14 | 2003-06-17 | Amerasia International Technology, Inc. | Method for making a flexible circuit interposer having high-aspect ratio conductors |
US7262611B2 (en) | 2000-03-17 | 2007-08-28 | Formfactor, Inc. | Apparatuses and methods for planarizing a semiconductor contactor |
JP3515479B2 (ja) * | 2000-04-05 | 2004-04-05 | 北川工業株式会社 | 導電部材及びその製造方法 |
TW518733B (en) * | 2000-04-08 | 2003-01-21 | Advanced Semiconductor Eng | Attaching method of heat sink for chip package |
US6426638B1 (en) | 2000-05-02 | 2002-07-30 | Decision Track Llc | Compliant probe apparatus |
US6734688B1 (en) | 2000-05-15 | 2004-05-11 | Teradyne, Inc. | Low compliance tester interface |
US7952373B2 (en) | 2000-05-23 | 2011-05-31 | Verigy (Singapore) Pte. Ltd. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
US6774315B1 (en) * | 2000-05-24 | 2004-08-10 | International Business Machines Corporation | Floating interposer |
US6467138B1 (en) * | 2000-05-24 | 2002-10-22 | Vermon | Integrated connector backings for matrix array transducers, matrix array transducers employing such backings and methods of making the same |
US6420887B1 (en) * | 2000-06-13 | 2002-07-16 | Kulicke & Soffa Investment, Inc. | Modulated space transformer for high density buckling beam probe and method for making the same |
US6459039B1 (en) | 2000-06-19 | 2002-10-01 | International Business Machines Corporation | Method and apparatus to manufacture an electronic package with direct wiring pattern |
US6332782B1 (en) | 2000-06-19 | 2001-12-25 | International Business Machines Corporation | Spatial transformation interposer for electronic packaging |
US20020064931A1 (en) * | 2000-07-03 | 2002-05-30 | E. C. Ong | Method and apparatus for applying a protective over-coating to a ball-grid-array (BGA) structure |
US7104804B2 (en) * | 2000-07-03 | 2006-09-12 | Advanced Interconnect Solutions | Method and apparatus for memory module circuit interconnection |
US6537831B1 (en) * | 2000-07-31 | 2003-03-25 | Eaglestone Partners I, Llc | Method for selecting components for a matched set using a multi wafer interposer |
US6812048B1 (en) | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
US6515499B1 (en) * | 2000-09-28 | 2003-02-04 | Teradyne, Inc. | Modular semiconductor tester interface assembly for high performance coaxial connections |
US6815712B1 (en) | 2000-10-02 | 2004-11-09 | Eaglestone Partners I, Llc | Method for selecting components for a matched set from a wafer-interposer assembly |
US6527563B2 (en) * | 2000-10-04 | 2003-03-04 | Gary A. Clayton | Grid interposer |
US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
DE20114544U1 (de) | 2000-12-04 | 2002-02-21 | Cascade Microtech Inc | Wafersonde |
US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
US20020078401A1 (en) * | 2000-12-15 | 2002-06-20 | Fry Michael Andrew | Test coverage analysis system |
US6529022B2 (en) | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
US6515373B2 (en) * | 2000-12-28 | 2003-02-04 | Infineon Technologies Ag | Cu-pad/bonded/Cu-wire with self-passivating Cu-alloys |
JP2002231399A (ja) * | 2001-02-02 | 2002-08-16 | Fujitsu Ltd | 半導体装置試験用コンタクタ及びその製造方法 |
US6673653B2 (en) * | 2001-02-23 | 2004-01-06 | Eaglestone Partners I, Llc | Wafer-interposer using a ceramic substrate |
US6552528B2 (en) * | 2001-03-15 | 2003-04-22 | Advantest Corporation | Modular interface between a device under test and a test head |
US7396236B2 (en) | 2001-03-16 | 2008-07-08 | Formfactor, Inc. | Wafer level interposer |
US6910268B2 (en) | 2001-03-27 | 2005-06-28 | Formfactor, Inc. | Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via |
US6856150B2 (en) * | 2001-04-10 | 2005-02-15 | Formfactor, Inc. | Probe card with coplanar daughter card |
US6627980B2 (en) | 2001-04-12 | 2003-09-30 | Formfactor, Inc. | Stacked semiconductor device assembly with microelectronic spring contacts |
US6595784B2 (en) | 2001-05-15 | 2003-07-22 | International Business Machines Corporation | Interposer member having apertures for relieving stress and increasing contact compliancy |
JP4667652B2 (ja) * | 2001-06-12 | 2011-04-13 | ローム株式会社 | 電池パック、およびその製造方法 |
US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
US7334326B1 (en) | 2001-06-19 | 2008-02-26 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded passive components |
US6784376B1 (en) * | 2001-08-16 | 2004-08-31 | Amkor Technology, Inc. | Solderable injection-molded integrated circuit substrate and method therefor |
JP2004534957A (ja) * | 2001-07-11 | 2004-11-18 | フォームファクター,インコーポレイテッド | プローブ・カードの製造方法 |
US6729019B2 (en) | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
US6627984B2 (en) * | 2001-07-24 | 2003-09-30 | Dense-Pac Microsystems, Inc. | Chip stack with differing chip package types |
AU2002327490A1 (en) | 2001-08-21 | 2003-06-30 | Cascade Microtech, Inc. | Membrane probing system |
US6784656B2 (en) * | 2001-08-30 | 2004-08-31 | Teradyne, Inc. | Hybrid conductor-board for multi-conductor routing |
US6821625B2 (en) * | 2001-09-27 | 2004-11-23 | International Business Machines Corporation | Thermal spreader using thermal conduits |
US6908320B2 (en) * | 2001-11-13 | 2005-06-21 | International Business Machines Corporation | Connector assembly for attaching perpendicularly to an adapter card |
US20060006892A1 (en) * | 2001-12-14 | 2006-01-12 | Green Roy W | Flexible test head internal interface |
US6590278B1 (en) * | 2002-01-08 | 2003-07-08 | International Business Machines Corporation | Electronic package |
US20030150640A1 (en) * | 2002-02-14 | 2003-08-14 | Crippen Warren Stuart | Silicon space transformer and method of manufacturing same |
US7249954B2 (en) | 2002-02-26 | 2007-07-31 | Paricon Technologies Corporation | Separable electrical interconnect with anisotropic conductive elastomer for translating footprint |
US7021946B2 (en) * | 2002-04-19 | 2006-04-04 | Citizens Electronics Co., Ltd. | Connector integrated with a LED element |
US7399661B2 (en) | 2002-05-01 | 2008-07-15 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded back-side access conductors and vias |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US6930257B1 (en) * | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laminated laser-embedded circuit layers |
US7670962B2 (en) | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
EP1509776A4 (en) * | 2002-05-23 | 2010-08-18 | Cascade Microtech Inc | TEST PROBE OF A DEVICE SUBMITTED TEST |
US7412639B2 (en) * | 2002-05-24 | 2008-08-12 | Verigy (Singapore) Pte. Ltd. | System and method for testing circuitry on a wafer |
US6813804B2 (en) * | 2002-06-06 | 2004-11-09 | Samsung Electronics Co., Ltd. | Apparatus and method for cleaning probe card contacts |
US6974330B2 (en) * | 2002-08-08 | 2005-12-13 | Micron Technology, Inc. | Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same |
US6846735B1 (en) | 2002-09-05 | 2005-01-25 | Bridge Semiconductor Corporation | Compliant test probe with jagged contact surface |
DE10242646A1 (de) * | 2002-09-13 | 2004-03-25 | Magcode Ag | Elektrische Verbindungsvorrichtung |
US6877992B2 (en) * | 2002-11-01 | 2005-04-12 | Airborn, Inc. | Area array connector having stacked contacts for improved current carrying capacity |
US6724205B1 (en) | 2002-11-13 | 2004-04-20 | Cascade Microtech, Inc. | Probe for combined signals |
US7122760B2 (en) * | 2002-11-25 | 2006-10-17 | Formfactor, Inc. | Using electric discharge machining to manufacture probes |
US6945827B2 (en) * | 2002-12-23 | 2005-09-20 | Formfactor, Inc. | Microelectronic contact structure |
JP2004206914A (ja) * | 2002-12-24 | 2004-07-22 | Hitachi Ltd | ランドグリッドアレイ方式のコネクタおよび接続構造体 |
US6839965B2 (en) * | 2003-02-06 | 2005-01-11 | R-Tec Corporation | Method of manufacturing a resistor connector |
US20040160742A1 (en) * | 2003-02-14 | 2004-08-19 | Weiss Roger E. | Three-dimensional electrical device packaging employing low profile elastomeric interconnection |
US7057404B2 (en) * | 2003-05-23 | 2006-06-06 | Sharp Laboratories Of America, Inc. | Shielded probe for testing a device under test |
US20040249825A1 (en) * | 2003-06-05 | 2004-12-09 | International Business Machines Corporation | Administering devices with dynamic action lists |
JP2005010052A (ja) * | 2003-06-19 | 2005-01-13 | Japan Electronic Materials Corp | プローブカード |
US6967556B2 (en) * | 2003-06-30 | 2005-11-22 | International Business Machines Corporation | High power space transformer |
JP2005061851A (ja) * | 2003-08-12 | 2005-03-10 | Japan Electronic Materials Corp | プローブカード用基板 |
US6859054B1 (en) * | 2003-08-13 | 2005-02-22 | Advantest Corp. | Probe contact system using flexible printed circuit board |
CN100546028C (zh) * | 2003-08-18 | 2009-09-30 | 三垦电气株式会社 | 半导体装置 |
US20060258135A1 (en) * | 2003-09-22 | 2006-11-16 | Matsushita Electtric Industrial Co., Ltd. | Semiconductor integrated circuit |
GB2406722A (en) * | 2003-10-02 | 2005-04-06 | Agilent Technologies Inc | High frequency electrical module |
US6814589B1 (en) | 2003-10-22 | 2004-11-09 | International Business Machines Corporation | Electrical connector with elastomeric element and restrainer member to offset relaxation of the elastomer |
JP2005150263A (ja) * | 2003-11-13 | 2005-06-09 | Nitto Denko Corp | 両面配線回路基板 |
KR20050065038A (ko) * | 2003-12-24 | 2005-06-29 | 삼성전기주식회사 | 비수직 비아가 구비된 인쇄회로기판 및 패키지 |
GB2425844B (en) * | 2003-12-24 | 2007-07-11 | Cascade Microtech Inc | Active wafer probe |
US6832917B1 (en) | 2004-01-16 | 2004-12-21 | Intercon Systems, Inc. | Interposer assembly |
US6945791B2 (en) * | 2004-02-10 | 2005-09-20 | International Business Machines Corporation | Integrated circuit redistribution package |
US7504038B2 (en) * | 2004-02-26 | 2009-03-17 | Hitachi Global Storage Technologies Netherlands B.V. | System, method, and apparatus for mechanically releasable slider processing including lapping, air bearing patterning, and debonding |
US20050190810A1 (en) * | 2004-02-27 | 2005-09-01 | Stuart Butterworth | Contact-bonded optically pumped semiconductor laser structure |
US7282932B2 (en) * | 2004-03-02 | 2007-10-16 | Micron Technology, Inc. | Compliant contact pin assembly, card system and methods thereof |
JP2005259475A (ja) * | 2004-03-10 | 2005-09-22 | Jst Mfg Co Ltd | 異方導電性シート |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
CN1771471A (zh) * | 2004-03-29 | 2006-05-10 | 松下电器产业株式会社 | 单元、封装器件及封装器件的制造方法 |
US7145238B1 (en) | 2004-05-05 | 2006-12-05 | Amkor Technology, Inc. | Semiconductor package and substrate having multi-level vias |
US7659739B2 (en) * | 2006-09-14 | 2010-02-09 | Micro Porbe, Inc. | Knee probe having reduced thickness section for control of scrub motion |
US7759949B2 (en) * | 2004-05-21 | 2010-07-20 | Microprobe, Inc. | Probes with self-cleaning blunt skates for contacting conductive pads |
USRE43503E1 (en) | 2006-06-29 | 2012-07-10 | Microprobe, Inc. | Probe skates for electrical testing of convex pad topologies |
US8988091B2 (en) | 2004-05-21 | 2015-03-24 | Microprobe, Inc. | Multiple contact probes |
US7733101B2 (en) * | 2004-05-21 | 2010-06-08 | Microprobe, Inc. | Knee probe having increased scrub motion |
US9097740B2 (en) * | 2004-05-21 | 2015-08-04 | Formfactor, Inc. | Layered probes with core |
US9476911B2 (en) | 2004-05-21 | 2016-10-25 | Microprobe, Inc. | Probes with high current carrying capability and laser machining methods |
DE102004027788A1 (de) * | 2004-06-08 | 2006-01-05 | Infineon Technologies Ag | Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung |
US7180315B2 (en) * | 2004-06-28 | 2007-02-20 | Sv Probe, Ltd. | Substrate with patterned conductive layer |
JP4980903B2 (ja) * | 2004-07-07 | 2012-07-18 | カスケード マイクロテック インコーポレイテッド | 膜懸垂プローブを具えるプローブヘッド |
US20060028220A1 (en) * | 2004-07-21 | 2006-02-09 | K&S Interconnect, Inc. | Reinforced probes for testing semiconductor devices |
US20090174423A1 (en) * | 2004-07-21 | 2009-07-09 | Klaerner Peter J | Bond Reinforcement Layer for Probe Test Cards |
US7105918B2 (en) * | 2004-07-29 | 2006-09-12 | Micron Technology, Inc. | Interposer with flexible solder pad elements and methods of manufacturing the same |
US7262368B2 (en) * | 2004-08-13 | 2007-08-28 | Tessera, Inc. | Connection structures for microelectronic devices and methods for forming such structures |
US7172431B2 (en) * | 2004-08-27 | 2007-02-06 | International Business Machines Corporation | Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof |
SG120200A1 (en) * | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
WO2006031646A2 (en) | 2004-09-13 | 2006-03-23 | Cascade Microtech, Inc. | Double sided probing structures |
AU2005304141B2 (en) | 2004-11-02 | 2010-08-26 | Hid Global Gmbh | Laying device, contacting device, advancing system, laying and contacting unit, production system, method for the production and a transponder unit |
EP1807724A2 (en) * | 2004-11-02 | 2007-07-18 | Umech Technologies Co. | Optically enhanced digital imaging system |
CN101053079A (zh) | 2004-11-03 | 2007-10-10 | 德塞拉股份有限公司 | 堆叠式封装的改进 |
US6991473B1 (en) | 2004-11-30 | 2006-01-31 | International Business Machines Corporation | Electrical connector with elastomeric pad having compressor fingers each including a filler member to mitigate relaxation of the elastomer |
KR100706228B1 (ko) * | 2004-12-07 | 2007-04-11 | 삼성전자주식회사 | 반도체 대상물의 전기적 특성을 테스트하는 장치 및 방법 |
US7452212B2 (en) * | 2004-12-16 | 2008-11-18 | International Business Machines Corporation | Metalized elastomeric electrical contacts |
US7771208B2 (en) | 2004-12-16 | 2010-08-10 | International Business Machines Corporation | Metalized elastomeric electrical contacts |
US7404513B2 (en) * | 2004-12-30 | 2008-07-29 | Texas Instruments Incorporated | Wire bonds having pressure-absorbing balls |
US7535247B2 (en) | 2005-01-31 | 2009-05-19 | Cascade Microtech, Inc. | Interface for testing semiconductors |
US7656172B2 (en) | 2005-01-31 | 2010-02-02 | Cascade Microtech, Inc. | System for testing semiconductors |
US7928591B2 (en) * | 2005-02-11 | 2011-04-19 | Wintec Industries, Inc. | Apparatus and method for predetermined component placement to a target platform |
US20070187844A1 (en) | 2006-02-10 | 2007-08-16 | Wintec Industries, Inc. | Electronic assembly with detachable components |
US7271602B2 (en) * | 2005-02-16 | 2007-09-18 | Sv Probe Pte. Ltd. | Probe card assembly and method of attaching probes to the probe card assembly |
US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
DE102005024133B4 (de) * | 2005-05-23 | 2007-10-31 | Msc Microcomputers Systems Components Vertriebs Gmbh | Elastomerisches Verbindungsstück |
US7449899B2 (en) * | 2005-06-08 | 2008-11-11 | Cascade Microtech, Inc. | Probe for high frequency signals |
US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US20070075717A1 (en) * | 2005-09-14 | 2007-04-05 | Touchdown Technologies, Inc. | Lateral interposer contact design and probe card assembly |
US20070057685A1 (en) * | 2005-09-14 | 2007-03-15 | Touchdown Technologies, Inc. | Lateral interposer contact design and probe card assembly |
US7877866B1 (en) | 2005-10-26 | 2011-02-01 | Second Sight Medical Products, Inc. | Flexible circuit electrode array and method of manufacturing the same |
US7649367B2 (en) * | 2005-12-07 | 2010-01-19 | Microprobe, Inc. | Low profile probe having improved mechanical scrub and reduced contact inductance |
US7307348B2 (en) * | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
US7843202B2 (en) * | 2005-12-21 | 2010-11-30 | Formfactor, Inc. | Apparatus for testing devices |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
US20070152685A1 (en) * | 2006-01-03 | 2007-07-05 | Formfactor, Inc. | A probe array structure and a method of making a probe array structure |
TWI336608B (en) * | 2006-01-31 | 2011-01-21 | Sony Corp | Printed circuit board assembly and method of manufacturing the same |
US7312617B2 (en) | 2006-03-20 | 2007-12-25 | Microprobe, Inc. | Space transformers employing wire bonds for interconnections with fine pitch contacts |
US7898272B2 (en) * | 2006-06-08 | 2011-03-01 | Nhk Spring Co., Ltd. | Probe card |
JP2008021637A (ja) * | 2006-06-12 | 2008-01-31 | Fujikura Ltd | ソケットとその製造方法及び半導体装置 |
US7723999B2 (en) | 2006-06-12 | 2010-05-25 | Cascade Microtech, Inc. | Calibration structures for differential signal probing |
US7403028B2 (en) | 2006-06-12 | 2008-07-22 | Cascade Microtech, Inc. | Test structure and probe for differential signals |
US7764072B2 (en) | 2006-06-12 | 2010-07-27 | Cascade Microtech, Inc. | Differential signal probing system |
US7443186B2 (en) * | 2006-06-12 | 2008-10-28 | Cascade Microtech, Inc. | On-wafer test structures for differential signals |
US8286332B2 (en) | 2006-09-26 | 2012-10-16 | Hid Global Gmbh | Method and apparatus for making a radio frequency inlay |
US7971339B2 (en) | 2006-09-26 | 2011-07-05 | Hid Global Gmbh | Method and apparatus for making a radio frequency inlay |
US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
US8907689B2 (en) | 2006-10-11 | 2014-12-09 | Microprobe, Inc. | Probe retention arrangement |
US7786740B2 (en) * | 2006-10-11 | 2010-08-31 | Astria Semiconductor Holdings, Inc. | Probe cards employing probes having retaining portions for potting in a potting region |
US20080106292A1 (en) * | 2006-11-02 | 2008-05-08 | Corad Technology, Inc. | Probe card having cantilever probes |
US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
US8021931B2 (en) * | 2006-12-11 | 2011-09-20 | Stats Chippac, Inc. | Direct via wire bonding and method of assembling the same |
US7535239B1 (en) * | 2006-12-14 | 2009-05-19 | Xilinx, Inc. | Probe card configured for interchangeable heads |
US7750250B1 (en) | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
US7514948B2 (en) * | 2007-04-10 | 2009-04-07 | Microprobe, Inc. | Vertical probe array arranged to provide space transformation |
KR100882512B1 (ko) * | 2007-04-25 | 2009-02-10 | 윌테크놀러지(주) | 프로브 카드 |
US8832936B2 (en) * | 2007-04-30 | 2014-09-16 | International Business Machines Corporation | Method of forming metallized elastomeric electrical contacts |
JP2009010358A (ja) * | 2007-05-28 | 2009-01-15 | Panasonic Corp | 電子部品内蔵モジュール及びその製造方法 |
US7759951B2 (en) * | 2007-05-29 | 2010-07-20 | Touchdown Technologies, Inc. | Semiconductor testing device with elastomer interposer |
US7876114B2 (en) | 2007-08-08 | 2011-01-25 | Cascade Microtech, Inc. | Differential waveguide probe |
US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
US8536665B2 (en) * | 2007-08-22 | 2013-09-17 | The Hong Kong Polytechnic University | Fabrication of piezoelectric single crystalline thin layer on silicon wafer |
US8057330B2 (en) * | 2007-09-14 | 2011-11-15 | Bear Archery, Inc. | Adaptors for mounting arrowheads to arrow shafts |
DE602007010634D1 (de) | 2007-09-18 | 2010-12-30 | Baile Na Habhann Co Galway | Verfahren zur Kontaktierung eines Drahtleiters gelegt auf ein Substrat |
US7888955B2 (en) | 2007-09-25 | 2011-02-15 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled resources |
US7977959B2 (en) | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
CN101889338B (zh) * | 2007-10-08 | 2012-10-24 | Amst株式会社 | 用于晶圆测试的方法以及用于该方法的探针卡 |
CN101316014B (zh) * | 2007-10-17 | 2012-02-01 | 番禺得意精密电子工业有限公司 | 电连接装置及其组装方法 |
US7671610B2 (en) * | 2007-10-19 | 2010-03-02 | Microprobe, Inc. | Vertical guided probe array providing sideways scrub motion |
US8723546B2 (en) * | 2007-10-19 | 2014-05-13 | Microprobe, Inc. | Vertical guided layered probe |
US7791361B2 (en) * | 2007-12-10 | 2010-09-07 | Touchdown Technologies, Inc. | Planarizing probe card |
US7755375B2 (en) * | 2008-01-08 | 2010-07-13 | Advantest Corporation | Test apparatus, probe card, and test method |
US8344747B2 (en) * | 2008-02-01 | 2013-01-01 | Nhk Spring Co., Ltd. | Probe unit |
JP2009239261A (ja) * | 2008-03-07 | 2009-10-15 | Panasonic Corp | 電子ユニット、電子装置 |
US20090224793A1 (en) * | 2008-03-07 | 2009-09-10 | Formfactor, Inc. | Method And Apparatus For Designing A Custom Test System |
US8122309B2 (en) * | 2008-03-11 | 2012-02-21 | Formfactor, Inc. | Method and apparatus for processing failures during semiconductor device testing |
US8230593B2 (en) * | 2008-05-29 | 2012-07-31 | Microprobe, Inc. | Probe bonding method having improved control of bonding material |
US8095841B2 (en) | 2008-08-19 | 2012-01-10 | Formfactor, Inc. | Method and apparatus for testing semiconductor devices with autonomous expected value generation |
US7944225B2 (en) * | 2008-09-26 | 2011-05-17 | Formfactor, Inc. | Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test |
US7888957B2 (en) | 2008-10-06 | 2011-02-15 | Cascade Microtech, Inc. | Probing apparatus with impedance optimized interface |
US7982305B1 (en) * | 2008-10-20 | 2011-07-19 | Maxim Integrated Products, Inc. | Integrated circuit package including a three-dimensional fan-out / fan-in signal routing |
WO2010059247A2 (en) | 2008-11-21 | 2010-05-27 | Cascade Microtech, Inc. | Replaceable coupon for a probing apparatus |
US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
WO2010096711A2 (en) * | 2009-02-19 | 2010-08-26 | Touchdown Technologies, Inc. | Probe head for a microelectronic contactor assembly, and methods of making same |
US8073019B2 (en) * | 2009-03-02 | 2011-12-06 | Jian Liu | 810 nm ultra-short pulsed fiber laser |
MY155882A (en) * | 2009-03-10 | 2015-12-15 | Johnstech Int Corp | Electrically conductive pins for microcircuit tester |
US8222912B2 (en) * | 2009-03-12 | 2012-07-17 | Sv Probe Pte. Ltd. | Probe head structure for probe test cards |
US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
US9355962B2 (en) * | 2009-06-12 | 2016-05-31 | Stats Chippac Ltd. | Integrated circuit package stacking system with redistribution and method of manufacture thereof |
US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
KR20110041179A (ko) * | 2009-10-15 | 2011-04-21 | 한국전자통신연구원 | 패키지 구조 |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8278752B2 (en) * | 2009-12-23 | 2012-10-02 | Intel Corporation | Microelectronic package and method for a compression-based mid-level interconnect |
US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
US8476538B2 (en) * | 2010-03-08 | 2013-07-02 | Formfactor, Inc. | Wiring substrate with customization layers |
US9496152B2 (en) * | 2010-03-12 | 2016-11-15 | STATS ChipPAC Pte. Ltd. | Carrier system with multi-tier conductive posts and method of manufacture thereof |
US7928552B1 (en) * | 2010-03-12 | 2011-04-19 | Stats Chippac Ltd. | Integrated circuit packaging system with multi-tier conductive interconnects and method of manufacture thereof |
US8643394B2 (en) * | 2010-04-16 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-reflow probe card structure |
US8407888B2 (en) * | 2010-05-07 | 2013-04-02 | Oracle International Corporation | Method of assembling a circuit board assembly |
US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8411459B2 (en) * | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
US8970240B2 (en) * | 2010-11-04 | 2015-03-03 | Cascade Microtech, Inc. | Resilient electrical interposers, systems that include the interposers, and methods for using and forming the same |
US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
JP2013098451A (ja) * | 2011-11-04 | 2013-05-20 | Sumitomo Electric Ind Ltd | 半導体装置及び配線基板 |
US8680684B2 (en) * | 2012-01-09 | 2014-03-25 | Invensas Corporation | Stackable microelectronic package structures |
US20130215586A1 (en) * | 2012-02-16 | 2013-08-22 | Ibiden Co., Ltd. | Wiring substrate |
US9390998B2 (en) * | 2012-02-17 | 2016-07-12 | Invensas Corporation | Heat spreading substrate |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9069014B2 (en) * | 2012-06-30 | 2015-06-30 | Intel Corporation | Wire probe assembly and forming process for die testing |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) * | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8540136B1 (en) * | 2012-09-06 | 2013-09-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for stud bump formation and apparatus for performing the same |
US9443797B2 (en) | 2012-09-14 | 2016-09-13 | STATS ChipPAC Pte. Ltd. | Semiconductor device having wire studs as vertical interconnect in FO-WLP |
US9818734B2 (en) | 2012-09-14 | 2017-11-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming build-up interconnect structures over a temporary substrate |
US10192796B2 (en) | 2012-09-14 | 2019-01-29 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
US10266402B2 (en) | 2012-11-20 | 2019-04-23 | Formfactor, Inc. | Contactor devices with carbon nanotube probes embedded in a flexible film and processes of making such |
KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9494618B2 (en) * | 2012-12-26 | 2016-11-15 | Translarity, Inc. | Designed asperity contactors, including nanospikes, for semiconductor test using a package, and associated systems and methods |
CN103091622B (zh) * | 2013-01-18 | 2015-09-30 | 宁波三星智能电气有限公司 | Fct多工位测试装置 |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9297971B2 (en) * | 2013-04-26 | 2016-03-29 | Oracle International Corporation | Hybrid-integrated photonic chip package with an interposer |
US9459285B2 (en) | 2013-07-10 | 2016-10-04 | Globalfoundries Inc. | Test probe coated with conductive elastomer for testing of backdrilled plated through holes in printed circuit board assembly |
US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US9209110B2 (en) * | 2014-05-07 | 2015-12-08 | Qualcomm Incorporated | Integrated device comprising wires as vias in an encapsulation layer |
TWI587412B (zh) * | 2014-05-08 | 2017-06-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
JP6271463B2 (ja) * | 2015-03-11 | 2018-01-31 | 東芝メモリ株式会社 | 半導体装置 |
US9893017B2 (en) | 2015-04-09 | 2018-02-13 | STATS ChipPAC Pte. Ltd. | Double-sided semiconductor package and dual-mold method of making same |
US9530749B2 (en) | 2015-04-28 | 2016-12-27 | Invensas Corporation | Coupling of side surface contacts to a circuit platform |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US9702906B2 (en) | 2015-06-26 | 2017-07-11 | International Business Machines Corporation | Non-permanent termination structure for microprobe measurements |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
WO2017069709A1 (en) * | 2015-10-23 | 2017-04-27 | Heptagon Micro Optics Pte. Ltd. | Electrical-contact assemblies |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9831155B2 (en) * | 2016-03-11 | 2017-11-28 | Nanya Technology Corporation | Chip package having tilted through silicon via |
US10120020B2 (en) | 2016-06-16 | 2018-11-06 | Formfactor Beaverton, Inc. | Probe head assemblies and probe systems for testing integrated circuit devices |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
US9922951B1 (en) | 2016-11-12 | 2018-03-20 | Sierra Circuits, Inc. | Integrated circuit wafer integration with catalytic laminate or adhesive |
WO2018089798A1 (en) * | 2016-11-12 | 2018-05-17 | Sierra Circuits, Inc. | Integrated circuit wafer integration with catalytic laminate or adhesive |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US10302694B2 (en) * | 2016-12-27 | 2019-05-28 | Texas Instruments Incorporated | Interposer based test program evaluation |
JP7101457B2 (ja) * | 2017-04-13 | 2022-07-15 | 株式会社日本マイクロニクス | 電気的接続装置 |
US10600739B1 (en) * | 2017-09-28 | 2020-03-24 | Hrl Laboratories, Llc | Interposer with interconnects and methods of manufacturing the same |
TWI626453B (zh) * | 2017-09-29 | 2018-06-11 | 中華精測科技股份有限公司 | 探針組件及其空間轉換介面板 |
US10658331B2 (en) * | 2018-08-28 | 2020-05-19 | Ferric Inc. | Processor module with integrated packaged power converter |
US10367415B1 (en) * | 2018-08-28 | 2019-07-30 | Ferric Inc. | Processor module with integrated packaged power converter |
KR102538704B1 (ko) * | 2018-12-04 | 2023-06-01 | 에스케이하이닉스 주식회사 | 플렉시블 브리지 다이를 포함한 스택 패키지 |
KR102674087B1 (ko) * | 2019-09-06 | 2024-06-12 | 에스케이하이닉스 주식회사 | 전자기간섭 차폐층을 포함하는 반도체 패키지 |
US11561243B2 (en) * | 2019-09-12 | 2023-01-24 | International Business Machines Corporation | Compliant organic substrate assembly for rigid probes |
CN111403307B (zh) * | 2020-03-26 | 2023-09-29 | 环鸿电子(昆山)有限公司 | 集成电路测试模块及其制备方法 |
CN111766416B (zh) * | 2020-08-14 | 2020-12-08 | 强一半导体(苏州)有限公司 | 一种导引板mems探针结构与转接层的对接方法 |
CN111968961B (zh) * | 2020-08-24 | 2022-08-12 | 浙江集迈科微电子有限公司 | 侧壁互联板及其制作工艺 |
KR102466911B1 (ko) * | 2020-09-28 | 2022-11-14 | 주식회사 디아이티 | 프레임과의 결합수단을 구비한 다층 세라믹 기판 및 그의 제조 방법 |
US11885830B2 (en) | 2021-01-15 | 2024-01-30 | Lumentum Operations Llc | Probe tip assembly for testing optical components |
JP2022139728A (ja) * | 2021-03-12 | 2022-09-26 | パナソニックIpマネジメント株式会社 | 基板間接続構造および電力変換装置 |
US11630153B2 (en) * | 2021-04-26 | 2023-04-18 | Winbond Electronics Corp. | Chip testing apparatus and system with sharing test interface |
CN113655375B (zh) * | 2021-09-18 | 2024-05-14 | 深圳市浦洛电子科技有限公司 | 在线测试烧录设备 |
US11929673B2 (en) | 2021-10-29 | 2024-03-12 | Ferric Inc. | Two-stage voltage converters for microprocessors |
US20240040748A1 (en) * | 2022-07-27 | 2024-02-01 | Hewlett Packard Enterprise Development Lp | Elastomer embedded multipoint contact cooling |
Family Cites Families (118)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2449646A (en) * | 1945-11-23 | 1948-09-21 | Zenith Radio Corp | Vacuum tube lock |
US2961746A (en) * | 1956-06-18 | 1960-11-29 | Aladdin Ind Inc | Printed circuits |
US2968742A (en) * | 1958-07-25 | 1961-01-17 | Standard Coil Prod Co Inc | High efficiency triode vacuum tube |
US3077511A (en) * | 1960-03-11 | 1963-02-12 | Int Resistance Co | Printed circuit unit |
US3430338A (en) * | 1964-08-11 | 1969-03-04 | Gen Motors Corp | Making a welded circuit assembly |
US3403438A (en) * | 1964-12-02 | 1968-10-01 | Corning Glass Works | Process for joining transistor chip to printed circuit |
DE1539692A1 (de) * | 1966-06-23 | 1969-10-16 | Blume & Redecker Gmbh | Umklebevorrichtung fuer Spulen |
US3532944A (en) * | 1966-11-04 | 1970-10-06 | Rca Corp | Semiconductor devices having soldered joints |
US3577633A (en) * | 1966-12-02 | 1971-05-04 | Hitachi Ltd | Method of making a semiconductor device |
US3557446A (en) * | 1968-12-16 | 1971-01-26 | Western Electric Co | Method of forming printed circuit board through-connections |
US3541222A (en) * | 1969-01-13 | 1970-11-17 | Bunker Ramo | Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making |
US3623127A (en) * | 1969-11-03 | 1971-11-23 | Ashley C Glenn | Electrical printed circuit switching device |
DE2119567C2 (de) * | 1970-05-05 | 1983-07-14 | International Computers Ltd., London | Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung |
US3778887A (en) * | 1970-12-23 | 1973-12-18 | Hitachi Ltd | Electronic devices and method for manufacturing the same |
US3889363A (en) * | 1971-02-16 | 1975-06-17 | Richard P Davis | Method of making printed circuit boards |
GB1387587A (en) * | 1971-07-22 | 1975-03-19 | Plessey Co Ltd | Electrical interconnectors and connector assemblies |
US3832632A (en) * | 1971-11-22 | 1974-08-27 | F Ardezzone | Multi-point probe head assembly |
CA954635A (en) * | 1972-06-06 | 1974-09-10 | Microsystems International Limited | Mounting leads and method of fabrication |
US3806801A (en) * | 1972-12-26 | 1974-04-23 | Ibm | Probe contactor having buckling beam probes |
US3911361A (en) * | 1974-06-28 | 1975-10-07 | Ibm | Coaxial array space transformer |
US3842189A (en) * | 1973-01-08 | 1974-10-15 | Rca Corp | Contact array and method of making the same |
DE2315711B2 (de) * | 1973-03-29 | 1980-07-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Kontaktieren einer integrierten Schaltungsanordnung |
US3952404A (en) * | 1973-07-30 | 1976-04-27 | Sharp Kabushiki Kaisha | Beam lead formation method |
NL158033B (nl) * | 1974-02-27 | 1978-09-15 | Amp Inc | Verbetering van een elektrisch verbindingsorgaan voor het losneembaar verbinden van twee vaste contactdragers en werkwijze voor het vervaardigen van zulk een elektrisch verbindingsorgaan. |
US4008300A (en) * | 1974-10-15 | 1977-02-15 | A & P Products Incorporated | Multi-conductor element and method of making same |
US4038599A (en) * | 1974-12-30 | 1977-07-26 | International Business Machines Corporation | High density wafer contacting and test system |
US3963986A (en) * | 1975-02-10 | 1976-06-15 | International Business Machines Corporation | Programmable interface contactor structure |
US4003621A (en) * | 1975-06-16 | 1977-01-18 | Technical Wire Products, Inc. | Electrical connector employing conductive rectilinear elements |
GB1574699A (en) * | 1975-10-10 | 1980-09-10 | Luc Technologies Ltd | Conductive connections |
US4400234A (en) * | 1975-11-13 | 1983-08-23 | Tektronix, Inc. | Method of manufacturing electrical connector |
DE2608250C3 (de) * | 1976-02-28 | 1985-06-05 | Telefunken electronic GmbH, 7100 Heilbronn | Verfahren zum Thermokompressions-Verbinden von auf Halbleiterkörpern befindlichen Metall-Anschlußkontakten mit zugeordneten Gehäuseanschlußteilen und Vorrichtung zur Durchführung des Verfahrens |
JPS583343B2 (ja) * | 1976-06-14 | 1983-01-20 | 信越ポリマ−株式会社 | インタ−コネクタ− |
US4085502A (en) * | 1977-04-12 | 1978-04-25 | Advanced Circuit Technology, Inc. | Jumper cable |
US4027935A (en) * | 1976-06-21 | 1977-06-07 | International Business Machines Corporation | Contact for an electrical contactor assembly |
US4196444A (en) * | 1976-12-03 | 1980-04-01 | Texas Instruments Deutschland Gmbh | Encapsulated power semiconductor device with single piece heat sink mounting plate |
US4067104A (en) * | 1977-02-24 | 1978-01-10 | Rockwell International Corporation | Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components |
NO148869C (no) * | 1977-09-24 | 1983-12-28 | Amp Inc | Fremgangsmaate for fremstilling av et kontaktstykke |
US4183033A (en) * | 1978-03-13 | 1980-01-08 | National Research Development Corporation | Field effect transistors |
FR2422270A1 (fr) * | 1978-04-05 | 1979-11-02 | Marechal Sepm | Nouveau dispositif de connexion a pression en bout |
US4218701A (en) * | 1978-07-24 | 1980-08-19 | Citizen Watch Co., Ltd. | Package for an integrated circuit having a container with support bars |
US4329780A (en) * | 1978-09-28 | 1982-05-18 | Dayco Corporation | Method of making a reinforced wear-resistant liner |
JPS5555985U (ja) * | 1978-10-12 | 1980-04-16 | ||
US4221047A (en) * | 1979-03-23 | 1980-09-09 | International Business Machines Corporation | Multilayered glass-ceramic substrate for mounting of semiconductor device |
JPS6038809B2 (ja) * | 1979-11-20 | 1985-09-03 | 信越ポリマ−株式会社 | 異方導電性を有するエラスチツク構造体の製造方法 |
SU1003396A1 (ru) * | 1980-02-08 | 1983-03-07 | Институт коллоидной химии и химии воды АН УССР | Электрический соединитель |
JPS56116282A (en) * | 1980-02-19 | 1981-09-11 | Sharp Kk | Electronic part with plural terminals |
US4523144A (en) * | 1980-05-27 | 1985-06-11 | Japan Electronic Materials Corp. | Complex probe card for testing a semiconductor wafer |
US4354718A (en) * | 1980-08-18 | 1982-10-19 | Amp Incorporated | Dual-in-line package carrier and socket assembly |
JPS5740874A (en) * | 1980-08-22 | 1982-03-06 | Shinetsu Polymer Co | Pressure contact holding type connector |
FR2495846A1 (fr) * | 1980-12-05 | 1982-06-11 | Cii Honeywell Bull | Dispositif de connexion electrique a haute densite de contacts |
JPS57147260A (en) * | 1981-03-05 | 1982-09-11 | Matsushita Electronics Corp | Manufacture of resin-sealed semiconductor device and lead frame used therefor |
JPS5943091B2 (ja) * | 1981-06-03 | 1984-10-19 | 義栄 長谷川 | 固定プロ−ブ・ボ−ド |
US4465972A (en) * | 1982-04-05 | 1984-08-14 | Allied Corporation | Connection arrangement for printed circuit board testing apparatus |
JPS59138339A (ja) * | 1983-01-28 | 1984-08-08 | Toshiba Corp | 半導体装置 |
US4567432A (en) * | 1983-06-09 | 1986-01-28 | Texas Instruments Incorporated | Apparatus for testing integrated circuits |
US4553192A (en) * | 1983-08-25 | 1985-11-12 | International Business Machines Corporation | High density planar interconnected integrated circuit package |
US4751199A (en) * | 1983-12-06 | 1988-06-14 | Fairchild Semiconductor Corporation | Process of forming a compliant lead frame for array-type semiconductor packages |
US4548451A (en) * | 1984-04-27 | 1985-10-22 | International Business Machines Corporation | Pinless connector interposer and method for making the same |
US4577918A (en) * | 1984-05-01 | 1986-03-25 | International Business Machines Corporation | Copper and dual durometer rubber multiple connector |
US4575166A (en) * | 1984-05-01 | 1986-03-11 | International Business Machines Corp. | Circuitry on mylar and dual durometer rubber multiple connector |
US4555523A (en) * | 1984-06-04 | 1985-11-26 | E. R. Squibb & Sons, Inc. | 7-Oxabicycloheptane substituted thio prostaglandin analogs and their use in the treatment of thrombolytic disease |
US4622514A (en) * | 1984-06-15 | 1986-11-11 | Ibm | Multiple mode buckling beam probe assembly |
US4585727A (en) * | 1984-07-27 | 1986-04-29 | Probe-Tronics, Inc. | Fixed point method and apparatus for probing semiconductor devices |
US4616406A (en) * | 1984-09-27 | 1986-10-14 | Advanced Micro Devices, Inc. | Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein |
US4663742A (en) * | 1984-10-30 | 1987-05-05 | International Business Machines Corporation | Directory memory system having simultaneous write, compare and bypass capabilites |
US4820170A (en) * | 1984-12-20 | 1989-04-11 | Amp Incorporated | Layered elastomeric connector and process for its manufacture |
US4757256A (en) * | 1985-05-10 | 1988-07-12 | Micro-Probe, Inc. | High density probe card |
US4778950A (en) * | 1985-07-22 | 1988-10-18 | Digital Equipment Corporation | Anisotropic elastomeric interconnecting system |
US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
US4793814A (en) * | 1986-07-21 | 1988-12-27 | Rogers Corporation | Electrical circuit board interconnect |
FR2594603B1 (fr) * | 1986-02-14 | 1988-10-14 | Radiotechnique Compelec | Connecteur pour bus informatique |
US4712721A (en) * | 1986-03-17 | 1987-12-15 | Raychem Corp. | Solder delivery systems |
US4783624A (en) * | 1986-04-14 | 1988-11-08 | Interconnect Devices, Inc. | Contact probe devices and method |
US4816754A (en) * | 1986-04-29 | 1989-03-28 | International Business Machines Corporation | Contactor and probe assembly for electrical test apparatus |
US4738625A (en) * | 1986-09-29 | 1988-04-19 | Bell Telephone Laboratories, Inc. | Electrical connectors for circuit panels |
JPS63131560A (ja) * | 1986-11-17 | 1988-06-03 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | チップ接続構造体 |
US4764848A (en) * | 1986-11-24 | 1988-08-16 | International Business Machines Corporation | Surface mounted array strain relief device |
US4955523A (en) * | 1986-12-17 | 1990-09-11 | Raychem Corporation | Interconnection of electronic components |
JPH07107954B2 (ja) * | 1986-12-19 | 1995-11-15 | 富士通株式会社 | 半導体装置 |
US5086337A (en) * | 1987-01-19 | 1992-02-04 | Hitachi, Ltd. | Connecting structure of electronic part and electronic device using the structure |
US4788767A (en) * | 1987-03-11 | 1988-12-06 | International Business Machines Corporation | Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate |
US4768252A (en) * | 1987-03-23 | 1988-09-06 | Ross Anthony J | Fitted sheet |
US4811296A (en) * | 1987-05-15 | 1989-03-07 | Analog Devices, Inc. | Multi-port register file with flow-through of data |
US5054192A (en) * | 1987-05-21 | 1991-10-08 | Cray Computer Corporation | Lead bonding of chips to circuit boards and circuit boards to circuit boards |
US5195237A (en) * | 1987-05-21 | 1993-03-23 | Cray Computer Corporation | Flying leads for integrated circuits |
US4820376A (en) * | 1987-11-05 | 1989-04-11 | American Telephone And Telegraph Company At&T Bell Laboratories | Fabrication of CPI layers |
US4832609A (en) * | 1987-11-27 | 1989-05-23 | Eastman Kodak Company | Solderless circuit connection for bowed circuit board |
JPH01313969A (ja) * | 1988-06-13 | 1989-12-19 | Hitachi Ltd | 半導体装置 |
US4991290A (en) * | 1988-07-21 | 1991-02-12 | Microelectronics And Computer Technology | Flexible electrical interconnect and method of making |
US4937653A (en) * | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
US4871316A (en) * | 1988-10-17 | 1989-10-03 | Microelectronics And Computer Technology Corporation | Printed wire connector |
US4875614A (en) * | 1988-10-31 | 1989-10-24 | International Business Machines Corporation | Alignment device |
DE3838413A1 (de) * | 1988-11-12 | 1990-05-17 | Mania Gmbh | Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl. |
JPH02290564A (ja) * | 1989-02-08 | 1990-11-30 | Tokyo Electron Ltd | プローブヘッドおよびその製造方法 |
US4948379A (en) * | 1989-03-17 | 1990-08-14 | E. I. Du Pont De Nemours And Company | Separable, surface-mating electrical connector and assembly |
US4998885A (en) * | 1989-10-27 | 1991-03-12 | International Business Machines Corporation | Elastomeric area array interposer |
US5049084A (en) * | 1989-12-05 | 1991-09-17 | Rogers Corporation | Electrical circuit board interconnect |
US5099309A (en) * | 1990-04-30 | 1992-03-24 | International Business Machines Corporation | Three-dimensional memory card structure with internal direct chip attachment |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
US5008776A (en) * | 1990-06-06 | 1991-04-16 | Sgs-Thomson Microelectronics, Inc. | Zero power IC module |
US5089877A (en) * | 1990-06-06 | 1992-02-18 | Sgs-Thomson Microelectronics, Inc. | Zero power ic module |
FR2666173A1 (fr) * | 1990-08-21 | 1992-02-28 | Thomson Csf | Structure hybride d'interconnexion de circuits integres et procede de fabrication. |
US5019673A (en) * | 1990-08-22 | 1991-05-28 | Motorola, Inc. | Flip-chip package for integrated circuits |
US5175496A (en) * | 1990-08-31 | 1992-12-29 | Cray Research, Inc. | Dual contact beam assembly for an IC test fixture |
US5148103A (en) * | 1990-10-31 | 1992-09-15 | Hughes Aircraft Company | Apparatus for testing integrated circuits |
US5037312A (en) * | 1990-11-15 | 1991-08-06 | Amp Incorporated | Conductive gel area array connector |
US5132613A (en) * | 1990-11-30 | 1992-07-21 | International Business Machines Corporation | Low inductance side mount decoupling test structure |
US5061192A (en) * | 1990-12-17 | 1991-10-29 | International Business Machines Corporation | High density connector |
US5097100A (en) * | 1991-01-25 | 1992-03-17 | Sundstrand Data Control, Inc. | Noble metal plated wire and terminal assembly, and method of making the same |
US5106308A (en) * | 1991-03-04 | 1992-04-21 | Allied-Signal Inc. | Planar contact grid array connector |
US5258236A (en) * | 1991-05-03 | 1993-11-02 | Ibm Corporation | Multi-layer thin film structure and parallel processing method for fabricating same |
US5173055A (en) * | 1991-08-08 | 1992-12-22 | Amp Incorporated | Area array connector |
US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
US5974662A (en) * | 1993-11-16 | 1999-11-02 | Formfactor, Inc. | Method of planarizing tips of probe elements of a probe card assembly |
US6336269B1 (en) * | 1993-11-16 | 2002-01-08 | Benjamin N. Eldridge | Method of fabricating an interconnection element |
US6741085B1 (en) * | 1993-11-16 | 2004-05-25 | Formfactor, Inc. | Contact carriers (tiles) for populating larger substrates with spring contacts |
US5772451A (en) * | 1993-11-16 | 1998-06-30 | Form Factor, Inc. | Sockets for electronic components and methods of connecting to electronic components |
AU4283996A (en) * | 1994-11-15 | 1996-06-19 | Formfactor, Inc. | Electrical contact structures from flexible wire |
-
1992
- 1992-10-19 US US07/963,346 patent/US5371654A/en not_active Expired - Lifetime
-
1993
- 1993-04-30 US US08/055,485 patent/US5635846A/en not_active Expired - Lifetime
- 1993-09-06 JP JP5221457A patent/JP2514305B2/ja not_active Expired - Fee Related
- 1993-10-04 DE DE69322832T patent/DE69322832T2/de not_active Expired - Lifetime
- 1993-10-04 EP EP93115996A patent/EP0593966B1/en not_active Expired - Lifetime
-
1994
- 1994-09-02 US US08/300,620 patent/US5531022A/en not_active Expired - Lifetime
-
1996
- 1996-11-22 US US08/754,869 patent/US5821763A/en not_active Expired - Lifetime
-
1997
- 1997-06-11 US US08/872,519 patent/US6334247B1/en not_active Expired - Lifetime
-
1998
- 1998-06-01 US US09/088,394 patent/US6300780B1/en not_active Expired - Lifetime
-
1999
- 1999-08-25 US US09/382,834 patent/US7538565B1/en not_active Expired - Fee Related
-
2001
- 2001-08-03 US US09/921,867 patent/US20070271781A9/en not_active Abandoned
-
2007
- 2007-10-31 US US11/930,654 patent/US20080121879A1/en not_active Abandoned
- 2007-10-31 US US11/930,638 patent/US20080106291A1/en not_active Abandoned
-
2009
- 2009-01-22 US US12/357,686 patent/US20090128176A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US7538565B1 (en) | 2009-05-26 |
DE69322832D1 (de) | 1999-02-11 |
EP0593966A1 (en) | 1994-04-27 |
US5821763A (en) | 1998-10-13 |
US5531022A (en) | 1996-07-02 |
US20080121879A1 (en) | 2008-05-29 |
US20090128176A1 (en) | 2009-05-21 |
US5635846A (en) | 1997-06-03 |
JPH06204399A (ja) | 1994-07-22 |
US20020014004A1 (en) | 2002-02-07 |
US6334247B1 (en) | 2002-01-01 |
US20080106291A1 (en) | 2008-05-08 |
US20070271781A9 (en) | 2007-11-29 |
EP0593966B1 (en) | 1998-12-30 |
US6300780B1 (en) | 2001-10-09 |
DE69322832T2 (de) | 1999-08-05 |
US5371654A (en) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2514305B2 (ja) | 3次元電子パッケ―ジ装置及びその製造方法 | |
CA1257402A (en) | Multiple chip interconnection system and package | |
US7125798B2 (en) | Circuit device and manufacturing method of circuit device | |
US7535109B2 (en) | Die assembly having electrical interconnect | |
US6012224A (en) | Method of forming compliant microelectronic mounting device | |
KR101602958B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판 | |
EP0987760B1 (en) | Multichip-module fabrication process | |
US6117707A (en) | Methods of producing integrated circuit devices | |
US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
US20030199121A1 (en) | Wafer scale thin film package | |
WO1994007267A1 (en) | Methods and apparatus for producing integrated circuit devices | |
JPH05211281A (ja) | 段状電子装置パッケージ | |
WO1993023873A1 (en) | Non-conductive end layer for integrated stack of ic chips | |
JPH077134A (ja) | 集積回路モジュール | |
WO2005101492A2 (en) | Stacked die bga or lga component assembly | |
JP3844467B2 (ja) | 半導体装置及びその製造方法 | |
US6794762B2 (en) | Electronic component and fabrication method thereof | |
US6967124B1 (en) | Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate | |
JP3691335B2 (ja) | 回路装置の製造方法 | |
JP3639495B2 (ja) | 回路装置の製造方法 | |
JP4711483B2 (ja) | 半導体装置の製造方法 | |
WO2003105213A2 (en) | Method of manufacturing an electronic device | |
JPH0391953A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |