JP2021039364A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021039364A
JP2021039364A JP2020184500A JP2020184500A JP2021039364A JP 2021039364 A JP2021039364 A JP 2021039364A JP 2020184500 A JP2020184500 A JP 2020184500A JP 2020184500 A JP2020184500 A JP 2020184500A JP 2021039364 A JP2021039364 A JP 2021039364A
Authority
JP
Japan
Prior art keywords
transistor
wiring
gate
electrically connected
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020184500A
Other languages
English (en)
Other versions
JP6823757B1 (ja
Inventor
敦司 梅崎
Atsushi Umezaki
敦司 梅崎
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of JP6823757B1 publication Critical patent/JP6823757B1/ja
Publication of JP2021039364A publication Critical patent/JP2021039364A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

【課題】より良い動作を実現する半導体装置を提供する。
【解決手段】第１のトランジスタと、第１のトランジスタのゲートに電気的に接続される
第２のトランジスタとを有し、第１のトランジスタの第１の端子は第１の配線に電気的に
接続され、第１のトランジスタの第２の端子は第２の配線に電気的に接続され、第１のト
ランジスタのゲートは第２のトランジスタの第１の端子又は第２の端子に電気的に接続さ
れることにより半導体装置が構成されるものである。上記において、第１乃至第２のトラ
ンジスタは、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなも
のを用いることができる。
【選択図】図２

Description

本発明の一形態は表示装置に関する。例えば液晶表示装置が例示され、その他にゲート信
号線とソース信号線とによって画素が選択され画像が表示されるような表示装置を技術分
野の１つとして含む。また、表示装置に用いられる駆動回路などの半導体装置、表示装置
を用いた電子機器も技術分野の１つとして含む。
アモルファスシリコントランジスタ（ａ−Ｓｉ ＴＦＴともいう）により構成されるゲー
トドライバ回路の開発が進められている（例えば特許文献１乃至特許文献２）。このよう
なゲートドライバは、ゲート線に高電圧を出力するタイミングを制御するトランジスタ（
プルアップトランジスタともいう）を有する。プルアップトランジスタは、ソースとドレ
インとの一方がクロック信号線と接続され、ソースとドレインとの他方がゲート信号線と
接続される。そして、プルアップトランジスタのゲートの電位を容量結合によりクロック
信号のＨレベルの電位よりも高い値まで上昇させる駆動方法が用いられる。これを実現す
るために、プルアップトランジスタのゲートを浮遊状態にする必要がある。そのため、プ
ルアップトランジスタのゲートと接続される全てのトランジスタをオフ状態にする必要が
ある。
特開２００７−２０７４１３号公報 特開２００８−００９３９３号公報
しかしながら、従来の技術では、プルアップトランジスタのゲートと接続される全てのト
ランジスタがオフ状態になっても、該トランジスタのオフ電流により、プルアップトラン
ジスタのゲートが保持する電荷は、時間と共に失われていた。そのため、ゲートドライバ
回路等の半導体装置の駆動周波数を低くすることが困難であった。また、半導体装置が動
作することができる駆動周波数の範囲が狭くなっていた。その結果、半導体装置の駆動能
力の向上に限界があった。
上記問題点に鑑み、本発明の一態様は、後段の回路に所定の電圧を出力するタイミングを
制御するトランジスタ（プルアップトランジスタ）を有する半導体装置において、半導体
装置のよりよい動作を実現することを課題の一とする。または、本発明の一態様は、後段
の回路に所定の電圧を出力するタイミングを制御するトランジスタ（プルアップトランジ
スタ）を有する半導体装置において、半導体装置の駆動能力の向上を図ることを課題の一
とする。
本発明の一態様は、第１のトランジスタと、第１のトランジスタのゲートに電気的に接続
される第２のトランジスタとを有し、第１のトランジスタの第１の端子は第１の配線に電
気的に接続され、第１のトランジスタの第２の端子は第２の配線に電気的に接続され、第
１のトランジスタのゲートは第２のトランジスタの第１の端子又は第２の端子に電気的に
接続されることにより半導体装置が構成されるものである。上記において、第１乃至第２
のトランジスタは、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小
さなものを用いることができる。または、上記において、少なくとも第２のトランジスタ
は、少なくともチャネル領域に酸化物半導体を有し、かつ、オフ電流が小さなものを用い
ることができる。具体的には、チャネル幅１μｍあたりに換算した室温（ここでは２０℃
とする。）におけるオフ電流が１ａＡ／μｍ以下のものを用いることができる。上記にお
いて、第２のトランジスタは、１つ又は複数設けることができる。第２のトランジスタが
複数であるときは、その全てのトランジスタが、少なくともチャネル領域に酸化物半導体
を有し、かつ、オフ電流が小さなものを用いることが好ましい。上記において、第２の配
線は、後段の回路に電気的に接続されたものとすることができる。これにより、第１のト
ランジスタは、後段の回路に所定の電圧を出力するタイミングを制御するトランジスタ（
プルアップトランジスタ）として機能させることができる。
本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタとを有し、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、第
１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジスタ
の第１の端子は、第２の配線と電気的に接続され、第２のトランジスタの第２の端子は、
第１のトランジスタのゲートと電気的に接続され、第２のトランジスタのゲートは、第１
の配線と電気的に接続され、第３のトランジスタの第１の端子は、第３の配線と電気的に
接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に
接続され、第３のトランジスタのゲートは、第３の配線と電気的に接続されていることに
より半導体装置が構成されたものである。上記において、第１のトランジスタ乃至第３の
トランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いる
ことができ、第１のトランジスタ乃至第３のトランジスタのオフ電流は１ａＡ／μｍ以下
のものを用いることができる。または、上記において、少なくとも第２のトランジスタ乃
至第３のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたもの
を用いることができ、少なくとも第２のトランジスタ乃至第３のトランジスタのオフ電流
は１ａＡ／μｍ以下のものを用いることができる。
本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタとを有し、第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、第
１のトランジスタの第２の端子は、第２の配線と電気的に接続され、第２のトランジスタ
の第１の端子は、第３の配線と電気的に接続され、第２のトランジスタの第２の端子は、
第２の配線と電気的に接続され、第３のトランジスタの第１の端子は、第４の配線と電気
的に接続され、第３のトランジスタの第２の端子は、第１のトランジスタのゲートと電気
的に接続され、第３のトランジスタのゲートは、第４の配線と電気的に接続されているこ
とにより半導体装置が構成されたものである。上記において、第１のトランジスタ乃至第
３のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用
いることができ、第１のトランジスタ乃至第３のトランジスタのオフ電流は１ａＡ／μｍ
以下のものを用いることができる。または、上記において、少なくとも第３のトランジス
タは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ
、少なくとも第３のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用いることがで
きる。
本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタと、第４のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線
と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続さ
れ、第２のトランジスタの第１の端子は、第３の配線と電気的に接続され、第２のトラン
ジスタの第２の端子は、第２の配線と電気的に接続され、第３のトランジスタの第１の端
子は、第３の配線と電気的に接続され、第３のトランジスタの第２の端子は、第１のトラ
ンジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第２のトランジ
スタのゲートと電気的に接続され、第４のトランジスタの第１の端子は、第４の配線と電
気的に接続され、第４のトランジスタの第２の端子は、第１のトランジスタのゲートと電
気的に接続され、第４のトランジスタのゲートは、第４の配線と電気的に接続されている
ことにより半導体装置が構成されたものである。上記において、第１のトランジスタ乃至
第４のトランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを
用いることができ、第１のトランジスタ乃至前記第４のトランジスタのオフ電流は１ａＡ
／μｍ以下のものを用いることができる。または、上記において、少なくとも第２のトラ
ンジスタ乃至第４のトランジスタは、少なくともチャネル領域が酸化物半導体により形成
されたものを用いることができ、少なくとも第２のトランジスタ乃至第４のトランジスタ
のオフ電流は１ａＡ／μｍ以下のものを用いることができる。
本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジ
スタと、第４のトランジスタとを有し、第１のトランジスタの第１の端子は、第１の配線
と電気的に接続され、第１のトランジスタの第２の端子は、第２の配線と電気的に接続さ
れ、第２のトランジスタの第１の端子は、第３の配線と電気的に接続され、第２のトラン
ジスタの第２の端子は、第２の配線と電気的に接続され、第３のトランジスタの第１の端
子は、第４の配線と電気的に接続され、第３のトランジスタの第２の端子は、第１のトラ
ンジスタのゲートと電気的に接続され、第３のトランジスタのゲートは、第４の配線と電
気的に接続され、第４のトランジスタの第１の端子は、第３の配線と電気的に接続され、
第４のトランジスタの第２の端子は、第１のトランジスタのゲートと電気的に接続され、
第４のトランジスタのゲートは、第５の配線と電気的に接続されていることにより半導体
装置が構成されたものである。上記において、第１のトランジスタ乃至第４のトランジス
タは、少なくともチャネル領域が酸化物半導体により形成されたものを用いることができ
、第１のトランジスタ乃至第４のトランジスタのオフ電流は１ａＡ／μｍ以下のものを用
いることができる。または、上記において、少なくとも第２のトランジスタ乃至第４のト
ランジスタは、少なくともチャネル領域が酸化物半導体により形成されたものを用いるこ
とができ、少なくとも第２のトランジスタ乃至第４のトランジスタのオフ電流は１ａＡ／
μｍ以下のものを用いることができる。
本発明の別の一態様は、ゲートドライバ回路を有する表示装置であって、ゲートドライバ
回路として上記半導体装置を用いたものである。
なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、Ｘ
とＹとが電気的に接続されている場合を含むものとする。ここで、Ｘ、Ｙは、対象物（例
えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。ＸとＹ
とが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする
素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード
など）が、ＸとＹとの間に１個以上接続される構成がある。
本発明の一態様は、後段の回路に高電圧を出力するタイミングを制御するトランジスタ（
プルアップトランジスタ）を有する半導体装置において、プルアップトランジスタのゲー
トに蓄積された電荷を長期間保持することができる。これにより、半導体装置の駆動周波
数を低くすることができる。また、半導体装置が動作することができる駆動周波数の範囲
を広くすることができる。これにより、半導体装置のよりよい動作を実現することができ
る。または、半導体装置の駆動能力の向上を図ることができる。
実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の動作を説明するためのタイミングチャート、及び実施の形態１に係わる回路の動作を説明するための模式図。 実施の形態１に係わる回路の動作を説明するための模式図。 実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の動作を説明するためのタイミングチャート。 実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の構成を説明する図、及び実施の形態１に係わる回路の動作を説明するための模式図。 実施の形態２に係わるシフトレジスタ回路の構成を説明する図。 実施の形態２に係わるシフトレジスタ回路の動作を説明するためのタイミングチャート。 実施の形態２に係わるシフトレジスタ回路の構成を説明する図。 実施の形態３に係わるトランジスタの作製工程を説明するための図の一例。 実施の形態４に係わる表示装置の構成を説明する図。 本発明の技術的思想を具現化した機器の態様を例示する図。 本発明の技術的思想を具現化した機器の態様を例示する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分
又は同様な機能を有する部分の詳細な説明は省略する。参照する図面において、大きさ、
層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそ
のスケールに限定されない。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置に係わる回路について説明する。
図１（Ａ）は、トランジスタ１０１、トランジスタ１０２、トランジスタ１０３、トラン
ジスタ１０４、トランジスタ１０５及び回路２００を有する回路の構成例を示す。図１（
Ａ）に示す回路を構成するトランジスタは、Ｎチャネル型とする。Ｎチャネル型のトラン
ジスタは、ゲートとソースとの間の電位差が閾値電圧よりも大きい場合に、オン状態にな
るトランジスタである。
なお、図１（Ａ）に示す回路を構成するトランジスタの半導体層には、水素濃度が十分に
低減されて高純度化され、キャリア濃度が十分に小さい、真性（ｉ型）または実質的に真
性（ｉ型）にされた酸化物半導体を用いることができる。これにより、該トランジスタの
Ｓ値の向上を図ることができる。該トランジスタのオフ電流を小さくすることができる。
該トランジスタの耐圧の向上を図ることができる。該トランジスタの温度特性の向上を図
ることができる。
なお、一部のトランジスタの半導体層として上記酸化物半導体を用い、それ以外のトラン
ジスタの半導体層として上記酸化物半導体以外の半導体（例えばシリコン（非晶質シリコ
ン、微結晶シリコン又は多結晶シリコン等）、有機半導体など）を用いることができる。
ただし、少なくともソース又はドレインがトランジスタ１０１のゲートに電気的に接続さ
れるトランジスタの半導体層としては、上記酸化物半導体を用いる。
次に、図１（Ａ）に示す回路の接続関係について説明する。トランジスタ１０１の第１の
端子（ソース及びドレインの一方）は、配線１１１と接続され、トランジスタ１０１の第
２の端子（ソース及びドレインの他方）は、配線１１２と接続される。トランジスタ１０
２の第１の端子は、配線１１３と接続され、トランジスタ１０２の第２の端子は、配線１
１２と接続され、トランジスタ１０２のゲートは回路２００と接続される。トランジスタ
１０３の第１の端子は、配線１１２と接続され、トランジスタ１０３の第２の端子は、ト
ランジスタ１０１のゲートと接続され、トランジスタ１０３のゲートは、配線１１１と接
続される。トランジスタ１０４の第１の端子は、配線１１４と接続され、トランジスタ１
０４の第２の端子は、トランジスタ１０１のゲートと接続され、トランジスタ１０４のゲ
ートは、配線１１４と接続される。トランジスタ１０５の第１の端子は、配線１１３と接
続され、トランジスタ１０５の第２の端子は、トランジスタ１０１のゲートと接続され、
トランジスタ１０５のゲートは、配線１１５と接続される。なお、トランジスタ１０１の
ゲートとトランジスタ１０３の第２の端子とトランジスタ１０４の第２の端子とトランジ
スタ１０５の第２の端子との接続箇所をノード１１と示す。トランジスタ１０２のゲート
と回路２００との接続箇所をノード１２と示す。
なお、本発明の一態様である表示装置に係わる回路は、図１（Ａ）に示す構成に限定され
ない。例えば、図１（Ｂ）に示すように、トランジスタ１０３のゲートは、トランジスタ
１０２のゲートと接続されることが可能である。別の例として、図１（Ｃ）に示すように
、トランジスタ１０３の第１の端子は、配線１１３と接続され、トランジスタ１０３のゲ
ートは、トランジスタ１０２のゲートと接続することが可能である。別の例として、図１
（Ｄ）に示すように、トランジスタ１０５の第２の端子は、配線１１２と接続されること
が可能である。別の例として、図１（Ｅ）に示すように、トランジスタ１０４の第１の端
子は、配線１１６と接続されることが可能である。別の例として、図１（Ｆ）に示すよう
に、トランジスタ１０４のゲートは、配線１１６と接続されることが可能である。なお、
図１（Ｂ）乃至（Ｆ）の少なくとも２つ以上の構成を組み合わせることが可能である。例
えば、図１（Ｃ）と図１（Ｅ）とを組み合わせることにより、トランジスタ１０３の第１
の端子は、配線１１３と接続され、且つトランジスタ１０４の第１の端子は、配線１１６
と接続されることが可能である。
なお、回路２００は、その構成に応じて、任意の配線又は任意のノードと接続されること
が可能である。例えば、回路２００は、配線１１１、配線１１２、配線１１３、配線１１
４及びノード１１の少なくとも１つと接続されることが可能である。
配線１１１には、クロック信号が入力される。配線１１２には、本実施の形態の回路の出
力信号が供給される。配線１１３には、電圧Ｖ２が供給される。配線１１４には、スター
トパルスが入力される。配線１１５には、リセット信号が入力される。ここで、配線１１
１、配線１１２、配線１１４及び配線１１５に入力される信号のＨレベルの電位を便宜上
電位Ｖ１とし、配線１１１、配線１１２、配線１１４及び配線１１５に入力される信号の
Ｌレベルの電位を便宜上電位Ｖ２とする。
配線１１１は、コントローラ等の外部回路から本実施の形態の回路に、クロック信号等の
信号を伝達するための配線であり、信号線又はクロック信号線としての機能を有する。配
線１１２は、画素回路又はデマルチプレクサ等の回路に本実施の形態の回路の出力信号を
伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線１１３
は、電源回路等の外部回路から本実施の形態の回路に、電圧Ｖ２等の電源電圧を供給する
ための配線であり、電源線、負電源線又はグランド線としての機能を有する。配線１１４
は、タイミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、スタ
ート信号を伝達するための配線であり、信号線としての機能を有する。配線１１５は、タ
イミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、リセット信
号を伝達するための配線であり、信号線としての機能を有する。
トランジスタ１０１は、配線１１１と配線１１２との導通状態を制御するスイッチとして
の機能を有する。また、トランジスタ１０１は、第２の端子とゲートとの容量結合により
、ノード１１の電位を上昇させるタイミングを制御する機能を有する。トランジスタ１０
２は、配線１１３と配線１１２との間の導通状態を制御するスイッチとしての機能を有す
る。トランジスタ１０３は、ノード１１と配線１１２との間の導通状態を制御するスイッ
チとしての機能を有する。トランジスタ１０４は、配線１１４とノード１１との間の導通
状態を制御するスイッチとしての機能を有する。また、トランジスタ１０４は、入力端子
が配線１１４と接続され、出力端子がノード１１と接続されるダイオードとしての機能を
有する。トランジスタ１０５は、配線１１３とノード１１との間の導通状態を制御するス
イッチとしての機能を有する。
次に、図１（Ａ）乃至（Ｆ）に示す回路の動作の例について、図２（Ａ）に示すタイミン
グチャートと、図２（Ｂ）乃至（Ｅ）、図３（Ａ）乃至（Ｃ）に示す模式図とを参照して
説明する。ここでは、図１（Ａ）に示す回路を例にして説明する。
図２（Ａ）は、配線１１１、配線１１４、配線１１５、配線１１２の電位のタイミングチ
ャートの例を示す。また、ノード１１、ノード１２の電位を示す。図２（Ａ）に示すタイ
ミングチャートは、期間Ａ、期間Ｂ、期間Ｃ、期間Ｄ及び期間Ｅを有する。図２（Ａ）に
示すタイミングチャートには、期間Ａと期間Ｂと期間Ｃとが順に配置される期間と、期間
Ｄと期間Ｅとが交互に配置される期間とを有する。
まず、期間Ａについて、図２（Ａ）、図２（Ｂ）、図２（Ｃ）を参照して説明する。期間
Ａにおいて、配線１１１の電位（電位Ｖ１１１と示す）はＶ２（Ｌレベルの電位）になる
。これにより、トランジスタ１０３はオフ状態になるので、配線１１２とノード１１とは
非導通状態になる。配線１１４の電位（電位Ｖ１１４と示す）はＶ１（Ｈレベルの電位）
となる。これにより、トランジスタ１０４はオン状態になるので、配線１１４とノード１
１とは導通状態になる。配線１１５の電位（電位Ｖ１１５と示す）はＶ２になる。これに
より、トランジスタ１０５はオフ状態になるので、配線１１３とノード１１とは非導通状
態になる。したがって、ノード１１には、配線１１４の電位が供給されるので、ノード１
１の電位（電位Ｖ１１と示す）は上昇し始める。やがて、ノード１１の電位は、Ｖ２＋Ｖ
ｔｈ１０１（Ｖｔｈ１０１はトランジスタ１０１の閾値電圧）を超える。これにより、ト
ランジスタ１０１はオン状態になるので、配線１１２は、配線１１１と導通状態になる。
ノード１２の電位（電位Ｖ１２と示す）は、回路２００により、Ｖ２又は少なくともＶ２
＋Ｖｔｈ１０２未満（Ｖｔｈ１０２はトランジスタ１０２の閾値電圧）になる。これによ
り、トランジスタ１０２はオフ状態になるので、配線１１３と配線１１２とは非導通状態
になる。したがって、配線１１２には、配線１１１の電位が供給されるので、配線１１２
の電位（電位Ｖ１１２と示す）はＶ２になる（図２（Ｂ）参照）。
その後、ノード１１の電位は、さらに上昇する。やがて、ノード１１の電位は、Ｖ１−Ｖ
ｔｈ１０４（Ｖｔｈ１０４はトランジスタ１０４の閾値電圧）まで上昇する。すると、ト
ランジスタ１０４はオフ状態になるので、配線１１４とノード１１とは非導通状態になる
。したがって、ノード１１は浮遊状態になるので、ノード１１の電位は、Ｖ１−Ｖｔｈ１
０４に維持される（図２（Ｃ）参照）。
期間Ｂについて、図２（Ａ）、図２（Ｄ）を参照して説明する。期間Ｂでは、ノード１２
の電位は、回路２００により、Ｖ２又はＶ２＋Ｖｔｈ１０２未満のままになる。これによ
り、トランジスタ１０２はオフ状態のままになるので、配線１１３と配線１１２とは非導
通状態のままになる。配線１１１の電位はＶ１になる。すると、トランジスタ１０１はオ
ン状態のままなので、配線１１２の電位は上昇する。同時に、トランジスタ１０３はオン
状態になるので、配線１１２とノード１１とは導通状態になる。ただし、配線１１２の電
位がＶ１−Ｖｔｈ１０３（Ｖｔｈ１０３はトランジスタ１０３の閾値電圧）まで上昇した
ところで、トランジスタ１０３はオフ状態になる。そのため、配線１１２とノード１１と
は非導通状態になる。配線１１４の電位はＶ２になる。これにより、トランジスタ１０４
はオフ状態のままになるので、配線１１４とノード１１とは非導通状態のままになる。配
線１１５の電位はＶ２のままになる。これにより、トランジスタ１０５はオフ状態のまま
になるので、配線１１３とノード１１とは非導通状態のままになる。したがって、ノード
１１は浮遊状態になる。このとき、配線１１２の電位は上昇し続けている。そのため、ノ
ード１１の電位は、トランジスタ１０１のゲートと第２の端子との間の寄生容量により、
Ｖ１＋Ｖｔｈ１０１＋Ｖａ（Ｖａは正の数）まで上昇することができる。いわゆるブート
ストラップ動作である。こうして、配線１１２の電位は、電位Ｖ１と等しい値まで上昇す
ることができる（図２（Ｄ）参照）。
期間Ｃについて、図２（Ａ）、図２（Ｅ）、図３（Ａ）を参照して説明する。期間Ｃでは
、配線１１１の電位はＶ２になる。これにより、トランジスタ１０３はオフ状態のままに
なるので、配線１１２とノード１１とは非導通状態のままになる。配線１１４の電位はＶ
２のままになる。これにより、トランジスタ１０４はオフ状態のままになるので、配線１
１４とノード１１とは非導通状態のままになる。配線１１５の電位はＶ１になる。これに
より、トランジスタ１０５はオン状態になるので、配線１１３とノード１１とは導通状態
になる。したがって、ノード１１には、配線１１３の電位が供給される。配線１１３の電
位はＶ２なので、ノード１１の電位はＶ２になる。これにより、トランジスタ１０１はオ
フ状態になるので、配線１１１と配線１１２とは非導通状態になる。ノード１２の電位は
、回路２００により、Ｖ２＋Ｖｔｈ１０２未満のままになる。これにより、トランジスタ
１０２はオフ状態のままになるので、配線１１３と配線１１２とは非導通状態のままにな
る（図２（Ｅ）参照）。ただし、配線１１１の電位がＶ２になるタイミングは、トランジ
スタ１０１がオフ状態になるタイミングよりも早いことが多い。そのため、トランジスタ
１０１がオフ状態になる前に、配線１１１の電位が配線１１２に供給されるので、配線１
１２の電位はＶ２になる（図３（Ａ）参照）。
期間Ｄについて、図２（Ａ）、図３（Ｂ）を参照して説明する。期間Ｄでは、配線１１１
の電位はＶ１になる。これにより、トランジスタ１０３はオン状態になるので、配線１１
２とノード１１とは導通状態になる。配線１１４の電位はＶ２のままになる。これにより
、トランジスタ１０４はオフ状態のままになるので、配線１１４とノード１１とは非導通
状態のままになる。配線１１５の電位はＶ２になる。これにより、配線１１３とノード１
１とは非導通状態になる。ノード１２の電位は、回路２００によりＶ２＋Ｖｔｈ１０２を
超えた値になる。これにより、トランジスタ１０２はオン状態になるので、配線１１３と
配線１１２とは導通状態になる。したがって、ノード１１には配線１１３の電位が供給さ
れるので、ノード１１の電位はＶ２になる。これにより、トランジスタ１０１はオフ状態
になるので、配線１１１と配線１１２とは非導通状態になる。配線１１２には、配線１１
３の電位が供給されるので、配線１１２の電位はＶ２になる（図３（Ｂ）参照）。
期間Ｅについて、図２（Ａ）、図３（Ｃ）を参照して説明する。期間Ｅでは、配線１１１
の電位はＶ２になる。これにより、トランジスタ１０３はオフ状態になるので、配線１１
２とノード１１とは非導通状態になる。配線１１４の電位はＶ２のままになる。これによ
り、トランジスタ１０４はオフ状態のままになるので、配線１１４とノード１１とは非導
通状態のままになる。配線１１５の電位はＶ２のままになる。これにより、配線１１３と
ノード１１とは非導通状態になる。ノード１２の電位は、回路２００によりＶ２又はＶ２
＋Ｖｔｈ１０２未満になる。これにより、トランジスタ１０２はオフ状態になるので、配
線１１３と配線１１２とは非導通状態になる。したがって、ノード１１は浮遊状態になる
ので、ノード１１の電位はＶ２のままになる。これにより、トランジスタ１０１はオフ状
態のままになるので、配線１１１と配線１１２とは非導通状態のままになる。配線１１２
は浮遊状態になるので、配線１１２の電位はＶ２のままになる（図３（Ｃ）参照）。
なお、図１（Ｃ）に示す半導体装置では、期間Ｄにおいて、ノード１２の電位は、Ｖ２＋
Ｖｔｈ１０２を超え、且つＶ２＋Ｖｔｈ１０３を超えた値になることが好ましい。これに
より、トランジスタ１０３はオン状態になるので、配線１１３とノード１１とは導通状態
になる。そのため、配線１１３の電位はノード１１に供給される。こうして、配線１１３
の電位は、一つのトランジスタを介してノード１１に供給されるので、ノード１１の電位
を安定させることができる。
なお、図１（Ｄ）に示す回路では、期間Ｃにおいて、トランジスタ１０５がオン状態にな
ると、配線１１３と配線１１２とが導通状態になる。そのため、配線１１３の電位は、配
線１１２に供給される。これにより、配線１１２の電位の立ち下がり時間を短くすること
ができる。
なお、図１（Ｅ）に示す回路では、配線１１６の電位は、期間ＡにおいてＶ１になるとよ
い。期間Ｂ乃至期間Ｅでは、配線１１６の電位は、Ｖ１であることが可能であるし、Ｖ２
であることが可能である。よって、配線１１６には、電圧Ｖ１が供給されることが可能で
ある。あるいは、配線１１６には、配線１１１に入力されるクロック信号から位相がずれ
たクロック信号、または配線１１１に入力されるクロック信号の反転信号などが入力され
ることが可能である。図１（Ｆ）に示す半導体装置では、配線１１６の電位は、期間Ａに
おいてＶ１になり、期間ＢにおいてＶ２になるとよい。期間Ｃ乃至期間Ｅでは、配線１１
６の電位は、Ｖ１であることが可能であるし、Ｖ２であることが可能である。よって、配
線１１６には、配線１１１に入力されるクロック信号から位相がずれたクロック信号、ま
たは配線１１１に入力されるクロック信号の反転信号などが入力されることが可能である
。
以上のように、上記の回路は、ブートストラップ動作を用いることにより、配線１１２の
電位を、配線１１１の電位と等しい値とすることができる。
なお、従来の技術では、トランジスタのＳ値は高いものであった。そのため、配線１１４
の電位がＶ１になってから、トランジスタ１０４がオフ状態になるまでの時間が長くなっ
ていた。または、期間Ａを長くする必要があるため、駆動周波数を高くすることが困難で
あった。または、配線１１２の電位の立ち上がり時間が長くなっていた（出力信号の立ち
上がり時間が長くなっていた）。または、配線１１２に接続できる負荷が小さくなってい
た。または、トランジスタ１０１のチャネル幅が大きくなっていた。または、レイアウト
面積が大きくなっていた。
これに対し、本実施の形態では、トランジスタのＳ値は低い。そのため、駆動能力の向上
を図ることができる。例えば、トランジスタ１０４のＳ値が低いことにより、配線１１４
の電位がＶ１になってからトランジスタ１０４がオン状態になるまでの時間を短くするこ
とができる。そのため、期間Ａの時間を短くすることができる。これにより、駆動周波数
の向上を図ることができる。別の例として、トランジスタ１０１のＳ値が低いことにより
、配線１１２の電位の立ち上がり時間を短くすることができる。または、配線１１２に大
きい負荷を接続しても、該負荷を駆動することができる。または、トランジスタ１０１の
チャネル幅を小さくすることができるので、レイアウト面積を小さくすることができる。
なお、従来の技術では、トランジスタのオフ電流は大きいものであった。そのため、時間
の経過と共にノード１１から失われる電荷の量が多かった。または、ノード１１の電位が
低下していた。または、ノード１１の電位をトランジスタ１０１がオン状態になる値以上
に維持できる時間が短くなっていた。または、駆動周波数を低くすることが困難であった
。または、動作することができる駆動周波数の範囲が狭くなっていた。
これに対し、本実施の形態では、トランジスタのオフ電流は小さい。そのため、駆動能力
の向上を図ることができる。例えば、トランジスタ１０３、トランジスタ１０４及びトラ
ンジスタ１０５のオフ電流が小さいことにより、ノード１１から失われる電荷の量を少な
くすることができる。そのため、ノード１１の電位の低下を抑制することができる。つま
り、ノード１１の電位をトランジスタ１０１がオン状態になる値以上に維持できる時間を
、長くすることができる。これにより、駆動周波数を低くすることができるので、動作す
ることができる駆動周波数の範囲を広くすることができる。
図１（Ａ）乃至（Ｆ）に示す回路には、他にもトランジスタ等の素子を設けることができ
る。その一例について説明する。
図４（Ａ）は、図１（Ａ）に示す回路にトランジスタ１２１を設けた例である。同様に、
図１（Ｂ）乃至（Ｆ）に示す回路に、トランジスタ１２１を設けることが可能である。ト
ランジスタ１２１の第１の端子は、配線１１３と接続され、トランジスタ１２１の第２の
端子は配線１１２と接続され、トランジスタ１２１のゲートは、配線１１６と接続される
。配線１１６には、クロック信号が入力されることが好ましい。これにより、期間Ｅにお
いて、トランジスタ１２１がオン状態になることにより、配線１１３の電位を配線１１２
に供給することができる。そのため、配線１１２のノイズを低減することができる。
図４（Ｂ）は、図１（Ａ）に示す回路にトランジスタ１２２を設けた例である。同様に、
図１（Ｂ）乃至（Ｆ）及び図４（Ａ）に示す回路において、トランジスタ１２２を設ける
ことが可能である。トランジスタ１２２の第１の端子は配線１１３と接続され、トランジ
スタ１２２の第２の端子は配線１１２と接続され、トランジスタ１２２のゲートは配線１
１５と接続される。これにより、期間Ｃにおいて、トランジスタ１２２がオン状態になる
ことにより、配線１１３の電位を配線１１２に供給することができる。そのため、配線１
１２の電位の立ち下がり時間を短くすることができる。
図４（Ｃ）は、図１（Ａ）に示す回路にトランジスタ１２３を設けた例である。同様に、
図１（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｂ）に示す回路において、トランジスタ１２
３を設けることが可能である。トランジスタ１２３の第１の端子は、配線１１４と接続さ
れ、トランジスタ１２３の第２の端子は、ノード１１と接続され、トランジスタ１２３の
ゲートは配線１１６と接続される。これにより、期間Ｅにおいても、配線１１４の電位を
ノード１１に供給することができる。そのため、ノード１１のノイズを低減することがで
きる。
図４（Ｄ）は、図１（Ａ）に示す回路にトランジスタ１２４を設けた例である。同様に、
図１（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｃ）に示す回路において、トランジスタ１２
４を設けることが可能である。トランジスタ１２４の第１の端子は、配線１１１と接続さ
れ、トランジスタ１２４の第２の端子は、配線１１７と接続され、トランジスタ１２４の
ゲートは、ノード１１と接続される。これにより、配線１１７の電位を、配線１１２の電
位と等しいタイミングで変化させることができる。この場合、配線１１２と配線１１７と
の一方を負荷と接続し、他方を別の回路と接続するとよい。これにより、負荷による電位
の変動を受けることなく、該別の回路を駆動することができる。
図４（Ｅ）は、図１（Ａ）に示す回路にトランジスタ１２４及びトランジスタ１２５を設
けた例である。同様に、図１（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｃ）に示す回路にお
いて、トランジスタ１２４及びトランジスタ１２５を設けることが可能である。トランジ
スタ１２５の第１の端子は配線１１３と接続され、トランジスタ１２５の第２の端子は配
線１１７と接続され、トランジスタ１２５のゲートはノード１２と接続される。これによ
り、配線１１７の電位をＶ２に維持することができる。または、配線１１７のノイズを低
減することができる。
図４（Ｆ）は、図１（Ａ）に示す回路に容量素子１２６を設けた例である。同様に、図１
（Ｂ）乃至（Ｆ）及び図４（Ａ）乃至（Ｅ）に示す回路において、容量素子１２６を設け
ることが可能である。容量素子１２６は、トランジスタ１０１のゲートと第２の端子との
間に設けられる。
なお、図１（Ａ）乃至（Ｆ）に示す回路には、トランジスタ１２１乃至１２５及び容量素
子１２６の中の２つ以上の素子を設けることが可能である。
本実施の形態の回路には、図２（Ａ）に示すタイミングチャートだけでなく、他にも様々
なタイミングチャートを用いることができる。その一例について説明する。例えば、ノー
ド１２の電位は、期間Ａ乃至期間Ｅの中の少なくとも期間Ｂにおいて、Ｖ２＋Ｖｔｈ１０
２未満であるとよい。そのため、期間Ａ及び期間Ｃ乃至期間Ｅでは、ノード１２の電位は
、Ｖ２＋Ｖｔｈ１０２未満であることが可能であるし、Ｖ２＋Ｖｔｈ１０２を超えた値で
あることが可能である。ただし、期間Ｄと期間Ｅとの一方（特に期間Ｄ）では、ノード１
２の電位はＶ２＋Ｖｔｈ１０２を超えた値であることが好ましい。そして、期間Ｄと期間
Ｅとの他方（特に期間Ｅ）では、ノード１２の電位は、Ｖ２＋Ｖｔｈ１０２未満であるこ
とが好ましい。これにより、トランジスタ１０２がオン状態になる時間を短くすることが
できるので、トランジスタ１０２の閾値電圧のシフトを抑制することができる。なお、図
１（Ｃ）に示す回路では、期間Ａにおいて、ノード１２の電位がＶ２＋Ｖｔｈ１０２を超
えた値になると、トランジスタ１０３がオン状態になり、ノード１１の電位が減少してし
まう。そのため、期間Ａでは、ノード１２の電位は、Ｖ２＋Ｖｔｈ１０２未満であること
が好ましい。別の例として、図５（Ａ）に示すように、配線１１１に入力される信号は、
非平衡であることが可能である。これにより、期間Ｃにおいて、配線１１１の電位がＶ２
になるタイミングよりも、配線１１５の電位がＶ１になるタイミングを遅くすることがで
きるため、配線１１２の電位の立ち下がり時間を短くすることができる。別の例として、
図５（Ｂ）に示すように、配線１１１に入力する信号は、多相のクロック信号とすること
が可能である。これにより、消費電力の削減を図ることができる。図５（Ｂ）は、一例と
して、配線１１１に４相のクロック信号を入力する場合のタイミングチャートを示す。
例えば、トランジスタ１０１のＷ／Ｌ（Ｗ：チャネル幅、Ｌ：チャネル長）比は、トラン
ジスタ１０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５、トラン
ジスタ１２１、トランジスタ１２２、トランジスタ１２３、トランジスタ１２４及びトラ
ンジスタ１２５の全てのＷ／Ｌ比よりも大きいとよい。これにより、配線１１２の立ち上
がり時間及び立ち下がり時間を短くすることができる。具体的には、トランジスタ１０１
のＷ／Ｌ比は、トランジスタ１０４のＷ／Ｌ比の２倍以上、２０倍未満であることが好ま
しい。より好ましくは、３倍以上、１５倍未満である。さらに好ましくは、５倍以上、１
２倍未満である。別の例として、トランジスタ１０５のＷ／Ｌ比は、トランジスタ１０４
のＷ／Ｌ比よりも小さいとよい。これにより、期間Ｃにおいて、トランジスタ１０１がオ
フ状態になるタイミングを遅くすることができるので、配線１１２の電位の立ち下がり時
間を短くすることができる。具体的には、トランジスタ１０５のＷ／Ｌ比は、トランジス
タ１０４のＷ／Ｌ比の０．３倍以上、１倍未満であることが好ましい。より好ましくは、
０．４倍以上、０．９倍以下であることが好ましい。さらに好ましくは、０．５倍以上、
０．８倍以下であることが好ましい。別の例として、トランジスタ１０３のＷ／Ｌ比は、
トランジスタ１０４のＷ／Ｌ比よりも小さいとよい。これにより、期間Ｂにおいて、ノー
ド１１の電位が減少し過ぎることを防止することができる。具体的には、トランジスタ１
０３のＷ／Ｌ比は、トランジスタ１０４のＷ／Ｌ比の０．１倍以上、１倍未満であること
が好ましい。より好ましくは、０．３倍以上、０．９倍以下である。さらに好ましくは、
０．４倍以上、０．７倍以下である。
例えば、トランジスタ１２２のＷ／Ｌ比は、トランジスタ１０２のＷ／Ｌ比よりも大きい
とよい。これにより、配線１１２の電位の立ち下がり時間を短くすることができる。具体
的には、トランジスタ１２２のＷ／Ｌ比は、トランジスタ１０２のＷ／Ｌ比の２倍以上、
２０倍未満であることが好ましい。より好ましくは、３倍以上、１５倍以下である。さら
に好ましくは、５倍以上、１０倍未満である。別の例として、トランジスタ１２４のＷ／
Ｌ比は、トランジスタ１０１のＷ／Ｌ比よりも小さいとよい。なぜなら、配線１１７と接
続される負荷は、配線１１２と接続される負荷よりも小さいことが多いからである。別の
例として、トランジスタ１２５のＷ／Ｌ比は、トランジスタ１０２のＷ／Ｌ比よりも小さ
いとよい。なぜなら、配線１１７と接続される負荷は、配線１１２と接続される負荷より
も小さいことが多いからである。
例えば、ノード１２の振幅電圧は、ノード１１、配線１１１、配線１１２、配線１１４、
配線１１５、配線１１６及び配線１１７の少なくとも１つの振幅電圧未満であることが好
ましい。これにより、消費電力の削減を図ることができる。具体的には、ノード１２の振
幅電圧は、配線１１１の振幅電圧の０．３倍以上、１倍未満であることが好ましい。より
好ましくは、０．５倍以上、１倍未満である。さらに好ましくは、０．６倍以上、０．９
倍以下である。別の例として、ノード１１の振幅電圧は、ノード１２、配線１１１、配線
１１２、配線１１４、配線１１５、配線１１６及び配線１１７の少なくとも１つの振幅電
圧を超えていることが好ましい。これにより、トランジスタ１０１のゲートとソースとの
間の電位差を大きくすることができるので、配線１１２の電位の立ち上がり時間及び立ち
下がり時間を短くすることができる。具体的には、ノード１１の振幅電圧は、配線１１１
の振幅電圧の１倍を超え、２倍以下であることが好ましい。より好ましくは、１．２倍以
上１．８倍以下である。さらに好ましくは、１．４倍以上、１．６倍以下である。
例えば、トランジスタ１０２がオフ状態になる時間は、配線１１１の電位がＨレベルにな
る時間よりも長いことが好ましい。
なお、アモルファスシリコンを用いた技術では、トランジスタの移動度が低かった。さら
に、トランジスタ１０１は、大きい負荷（例えばゲート信号線）を駆動するため、トラン
ジスタ１０１のチャネル幅を大きくする必要があった。そのため、トランジスタ１０１の
チャネル幅は、配線１１１の配線幅よりも大きかった。これに対し、本実施の形態の回路
を構成するトランジスタの移動度は、アモルファスシリコンを用いたトランジスタの移動
度よりも高い。そのため、トランジスタ１０１のチャネル幅を小さくすることができる。
したがって、トランジスタ１０１のチャネル幅は、配線１１１の少なくとも一部の配線幅
よりも小さいとよい。特に、トランジスタ１０１のチャネル幅は、配線１１１の少なくと
も一部の配線幅の０．３倍以上、１倍未満であるとよい。より好ましくは、０．４倍以上
、０．９倍以下である。さらに好ましくは、０．５倍以上、０．８倍以下である。
次に、回路２００の具体例について説明する。図７（Ａ）は、容量素子２０１とトランジ
スタ２０２とを有する回路２００の構成例を示す。容量素子２０１の一方の電極は、配線
１１１と接続され、容量素子２０１の他方の電極は、ノード１２と接続される。トランジ
スタ２０２の第１の端子は、配線１１３と接続され、トランジスタ２０２の第２の端子は
、ノード１２と接続され、トランジスタ２０２のゲートは、ノード１１と接続される。な
お、トランジスタ２０２のゲートは、配線１１２又は配線１１４と接続されることが可能
である。
次に、回路２００の動作の一例について、図７（Ｂ）乃至（Ｆ）を参照して説明する。
期間Ａ及び期間Ｂでは、ノード１１の電位は高電位（例えばＶ２＋Ｖｔｈ２０２（Ｖｔｈ
２０２はトランジスタ２０２の閾値電圧）を超えた値）を有することができる。例えば、
ノード１１の電位は、期間ＡではＶ１−Ｖｔｈ１０４の値を有し、期間ＢではＶ１＋Ｖｔ
ｈ１０１＋Ｖａの値を有する。これにより、トランジスタ２０２はオン状態になるので、
配線１１３とノード１２とは導通状態になる。そのため、配線１１３の電位は、ノード１
２に供給される。配線１１３の電位はＶ２なので、ノード１２の電位はＶ２になる（図７
（Ｂ）参照）。
期間Ｃでは、配線１１１の電位がＶ２になる。このとき、トランジスタ２０２はオン状態
のままになるので、配線１１３とノード１２とは導通状態のままになる。そのため、配線
１１３の電位はノード１２に供給されるままになるので、ノード１２の電位はＶ２のまま
になる。このときの配線１１１の電位とノード１２の電位との差を、容量素子２０１は保
持する。その後、ノード１１の電位はＶ２になる。これにより、トランジスタ２０２はオ
フ状態になるので、配線１１３とノード１２とは非導通状態になる。そのため、ノード１
２は浮遊状態になる。ただし、ノード１２の電位は、容量素子２０１によりＶ２に維持さ
れる（図７（Ｃ）参照）。
期間Ｄでは、ノード１１の電位はＶ２のままになる。これにより、トランジスタ２０２は
オフ状態のままになるので、配線１１３とノード１２とは非導通状態のままになる。この
とき、配線１１１の電位はＶ１になる。これにより、ノード１２の電位は、容量素子２０
１の容量結合により上昇する（図７（Ｄ）参照）。期間Ｅでは、ノード１１の電位はＶ２
のままになる。これにより、トランジスタ２０２はオフ状態のままになるので、配線１１
３とノード１２とは非導通状態のままになる。このとき、配線１１１の電位はＶ２になる
。これにより、ノード１２の電位は、容量素子２０１の容量結合により減少する（図７（
Ｅ）参照）。
以上のように、少ない素子数により、ノード１２の電位を制御することができる回路を構
成することができる。
なお、図７（Ｆ）に示すように、図７（Ａ）において、第１の端子が配線１１３と接続さ
れ、第２の端子がノード１２と接続され、ゲートが配線１１４と接続されたトランジスタ
２０３を設けることが可能である。トランジスタ２０３は、期間Ａにおいてオン状態にな
り、期間Ｂ〜期間Ｅにおいてオフ状態になる。よって、期間Ａにおいて、配線１１３の電
位がノード１２に供給されるため、期間Ａにおけるノード１２の電位の立ち下がり時間を
短くすることができる。また、トランジスタ２０３のゲートを配線１１５と接続すれば、
トランジスタ２０３は、期間Ｃにおいてオン状態になり、期間Ａ、期間Ｂ、期間Ｄ及び期
間Ｅにおいてオフ状態になる。よって、期間Ｃにおいて、配線１１３の電位がノード１２
に供給されるため、容量素子２０１に動作に必要な電圧を確実に保持させることができる
。あるいは、期間Ｃにおいて、容量素子２０１が電圧を保持するための時間を長くするこ
とができるため、容量素子２０１の容量値を大きくすることができる。容量素子２０１の
容量値が大きければ、期間Ｄにおけるノード１２の電位を高くすることができる。
本実施の形態では、例えば、トランジスタ２０２のオフ電流が小さいことにより、容量素
子２０１から失われる電荷の量を少なくすることができる。そのため、ノード１２のＨ側
の電位の低下を抑制することができる。ノード１２のＬ側の電位の上昇を抑制することが
できる。これにより、期間Ａの開始時刻から、次の期間Ａの開始時刻までの時間を、長く
することができる。つまり、駆動周波数を低くすることができる。よって、動作すること
ができる駆動周波数の範囲を広くすることができる。
本実施の形態で説明される回路として、以下の構成を本発明の一態様として含む。トラン
ジスタ１０１、トランジスタ１０３及びトランジスタ１０４を有する半導体装置（図６（
Ａ）参照）。トランジスタ１０１、トランジスタ１０２及びトランジスタ１０４を有する
半導体装置（図６（Ｂ）参照）。トランジスタ１０１、トランジスタ１０２、トランジス
タ１０３及びトランジスタ１０４を有する半導体装置（図６（Ｃ）及び（Ｄ）参照）。ト
ランジスタ１０１、トランジスタ１０２、トランジスタ１０４、トランジスタ１０５を有
する半導体装置（図６（Ｅ）参照）。トランジスタ１０１、トランジスタ１０２、トラン
ジスタ１０３、トランジスタ１０４、トランジスタ１０５を有する半導体装置（図６（Ｆ
）参照）。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置に係わるシフトレジスタ回路について
説明する。本実施の形態のシフトレジスタ回路は、実施の形態１で説明される回路を含む
ことができる。また、本実施の形態のシフトレジスタ回路は、ゲートドライバ回路及び／
又はソースドライバ回路等の表示装置の駆動回路に用いることができる。
図８は、Ｎ個の回路３０１（回路３０１＿１乃至３０１＿Ｎと示す）を有するシフトレジ
スタ回路の構成例である。回路３０１としては、実施の形態１の回路を用いることができ
る。図８は、回路３０１として図１（Ａ）に示す回路が用いられる場合の例を示す。
図８に示すシフトレジスタ回路の接続関係について説明する。回路３０１＿ｉ（ｉは２乃
至Ｎ−１のいずれか一）の接続関係を例にして説明する。回路３０１＿ｉは、配線３１１
＿ｉ、配線３１１＿ｉ−１、配線３１１＿ｉ＋１、配線３１２と配線３１３との一方、及
び配線３１４と接続される。具体的には、回路３０１＿ｉにおいて、配線１１２は配線３
１１＿ｉと接続され、配線１１４は配線３１１＿ｉ−１、配線１１５は配線３１１＿ｉ＋
１と接続され、配線１１１は配線３１２と配線３１３との一方と接続され、配線１１３は
配線３１４と接続される。なお、回路３０１＿ｉにおいて、配線１１１が配線３１２と接
続される場合、回路３０１＿ｉ＋１及び回路３０１＿ｉ−１において、配線１１１は配線
３１３と接続されるとよい。なお、回路３０１＿１では、配線１１４が配線３１５と接続
されところが回路３０１＿ｉと異なる。また、回路３０１＿Ｎでは、配線１１５がダミー
回路（図示せず）の出力端子、リセット信号が入力される配線（図示せず）、又は配線３
１５等と接続されるところが回路３０１＿ｉと異なる。
次に、図８に示すシフトレジスタ回路の動作について、図９に示すタイミングチャートを
参照して説明する。
回路３０１＿ｉの動作を例にして説明する。まず、配線３１１＿ｉ−１の電位（電位Ｖ３
１１＿ｉ−１と示す）がＶ１になる。すると、回路３０１＿ｉは、期間Ａにおける動作を
行い、配線３１１＿ｉの電位（電位Ｖ３１１＿ｉと示す）はＶ２になる。その後、配線３
１２の電位（電位Ｖ３１２と示す）及び配線３１３の電位（電位Ｖ３１３と示す）が反転
する。すると、回路３０１＿ｉは、期間Ｂにおける動作を行い、配線３１１＿ｉの電位は
Ｖ１になる。その後、配線３１２の電位及び配線３１３の電位が反転し、配線３１１＿ｉ
＋１の電位（電位Ｖ３１１＿ｉ＋１と示す）がＶ１になる。すると、回路３０１＿ｉは、
期間Ｃにおける動作を行い、配線３１１＿ｉの電位はＶ２になる。その後、回路３０１＿
ｉは、再び配線３１１＿ｉ−１の電位がＶ１になるまで、期間Ｄにおける動作と、期間Ｅ
における動作とを順に繰り返して行い、配線３１１＿ｉの電位はＶ２のままになる。なお
、回路３０１＿１は、配線３１５の電位（電位Ｖ３１５と示す）がＶ１になると、期間Ａ
における動作を行うところが回路３０１＿ｉと異なる。
以上のように、配線３１１＿１の電位（電位Ｖ３１１＿１と示す）から配線３１１＿Ｎの
電位（電位Ｖ３１１＿Ｎと示す）を順にＶ１にすることができる。
配線３１１には、シフトレジスタ回路の出力信号が供給される。配線３１２には、クロッ
ク信号が入力される。配線３１３には、配線３１２に入力されるクロック信号とは位相が
異なるクロック信号、又は配線３１２に入力されるクロック信号の反転信号が入力される
。配線３１４には、電圧Ｖ２が供給される。配線３１５には、スタート信号が入力される
。
配線３１１は、画素回路又はデマルチプレクサ等の回路にシフトレジスタ回路の出力信号
を伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線３１
２及び配線３１３は、コントローラ等の外部回路から本実施の形態のシフトレジスタ回路
に、クロック信号等の信号を伝達するための配線であり、信号線又はクロック信号線とし
ての機能を有する。配線３１４は、電源回路等の外部回路から本実施の形態のシフトレジ
スタ回路に、電圧Ｖ２等の電源電圧を供給するための配線であり、電源線、負電源線又は
グランド線としての機能を有する。配線３１５は、コントローラ等の外部回路から本実施
の形態のシフトレジスタ回路に、スタート信号を伝達するための配線であり、信号線とし
ての機能を有する。
図８に示すシフトレジスタ回路に、トランジスタを設けることにより、走査方向を切り替
える機能を持たせることができる。つまり、配線３１１＿１から配線３１１＿Ｎまでの電
位を順にＶ１にする駆動と、配線３１１＿Ｎから配線３１１＿１までの電位を順にＶ１に
する駆動とを切り替えることができる。図１０は、走査方向を切り替えるためのスイッチ
を設けたシフトレジスタ回路の一例を示す。図１０には、回路３０１＿ｉ−１乃至回路３
０１＿ｉ＋１を例示する。図１０に示すシフトレジスタ回路は、Ｎ個の回路３０１に加え
、Ｎ個のトランジスタ３０２（トランジスタ３０２＿１乃至３０２＿Ｎと示す）、Ｎ個の
トランジスタ３０３（トランジスタ３０３＿１乃至３０３＿Ｎと示す）、Ｎ個のトランジ
スタ３０４（トランジスタ３０４＿１乃至３０４＿Ｎと示す）及びＮ個のトランジスタ３
０５（トランジスタ３０５＿１乃至３０５＿Ｎと示す）を有する。例えば、トランジスタ
３０２＿ｉの第１の端子は、配線３１１＿ｉ−１と接続され、トランジスタ３０２＿ｉの
第２の端子は、回路３０１＿ｉの配線１１４と接続され、トランジスタ３０２＿ｉのゲー
トは、配線３１５と接続される。トランジスタ３０３＿ｉの第１の端子は、配線３１１＿
ｉ−１と接続され、トランジスタ３０３＿ｉの第２の端子は、回路３０１＿ｉの配線１１
５と接続され、トランジスタ３０３＿ｉのゲートは、配線３１６と接続される。トランジ
スタ３０４＿ｉの第１の端子は、配線３１１＿ｉ＋１と接続され、トランジスタ３０４＿
ｉの第２の端子は、回路３０１＿ｉの配線１１４と接続され、トランジスタ３０４＿ｉの
ゲートは、配線３１６と接続される。トランジスタ３０５＿ｉの第１の端子は、配線３１
１＿ｉ＋１と接続され、トランジスタ３０５＿ｉの第２の端子は、回路３０１＿ｉの配線
１１５と接続され、トランジスタ３０５＿ｉのゲートは、配線３１５と接続される。
図１０に示すシフトレジスタ回路の動作の一例について説明する。配線３１１＿１から配
線３１１＿Ｎまでの電位を順にＶ１にする駆動の場合、配線３１５にＨ信号を入力し、配
線３１６にＬ信号を入力するとよい。そのため、トランジスタ３０２＿ｉがオン状態にな
り、トランジスタ３０３＿ｉがオフ状態になり、トランジスタ３０４＿ｉがオフ状態にな
り、トランジスタ３０５＿ｉがオン状態になる。これにより、配線３１１＿ｉから出力さ
れる信号は、回路３０１＿ｉ＋１の配線１１４と、回路３０１＿ｉ−１の配線１１５とに
供給される。一方で、配線３１１＿Ｎから配線３１１＿１までの電位を順にＶ１にする駆
動の場合、配線３１５にＬ信号を入力し、配線３１６にＨ信号を入力するとよい。そのた
め、トランジスタ３０２＿ｉがオフ状態になり、トランジスタ３０３＿ｉがオン状態にな
り、トランジスタ３０４＿ｉがオン状態になり、トランジスタ３０５＿ｉがオフ状態にな
る。これにより、配線３１１＿ｉから出力される信号は、回路３０１＿ｉ＋１の配線１１
５と、回路３０１＿ｉ−１の配線１１４とに供給される。
なお、配線３１５及び配線３１６の一方又は両方に入力される信号の振幅電圧は、Ｎ本の
配線３１１、配線３１２及び配線３１３の少なくとも一つに入力される信号の振幅電圧よ
りも大きいことが好ましい。
（実施の形態３）
本実施の形態では、実施の形態１又は２で説明される回路を構成するトランジスタの一例
について説明する。具体的には、少なくともチャネル領域が酸化物半導体によって形成さ
れるトランジスタの構造及び作製工程の一例について説明する。
酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、若しくはＳｎ−Ａｌ−Ｚｎ−Ｏ系酸
化物半導体、又は二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−
Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｏ系酸化物半導体、若しくはＺｎ−Ｏ系酸化物半導体などの酸化物半導体を用い
ることができる。また、上記酸化物半導体にＳｉＯ２を添加した酸化物半導体でもよい。
また、酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）で表
記される物質を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選
ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及び
Ｍｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然
数でない）で表記される構造の酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半
導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系膜ともよぶこととする。また、本明細書でいうＩｎ−Ｇａ−Ｚｎ−Ｏで表記され
る酸化物半導体材料は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）で
あり、ｍが自然数でないことは、ＩＣＰ−ＭＳ分析や、ＲＢＳ分析を用いて確認すること
ができる。
チャネル領域が酸化物半導体によって形成されるトランジスタの作製方法の一形態を、図
１１を参照して説明する。
図１１（Ａ）乃至（Ｄ）は、トランジスタの断面構造の一例を示す図である。図１１（Ａ
）乃至（Ｄ）に示すトランジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート構
造の一つである。
また、図１１（Ａ）乃至（Ｄ）には、シングルゲート構造のトランジスタを示すが、必要
に応じて、チャネル領域を複数有するマルチゲート構造のトランジスタとすることができ
る。
以下、図１１（Ａ）乃至（Ｄ）を用い、基板４００上にトランジスタ４１０を作製する工
程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４１１を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バ
リウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることがで
きる。また、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のガラス基板を
用いると良い。
下地膜となる絶縁膜を基板４００とゲート電極層４１１の間に設けてもよい。下地膜は、
基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコ
ン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による
積層構造により形成することができる。
また、ゲート電極層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とす
る合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミ
ニウム層を単層で又は積層して形成することができる。また、ゲート絶縁層として酸化ハ
フニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることも
できる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合
は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶
縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化シリコン層を形成する。
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化珪素膜の形成を
行ってもよい。ここで高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度
を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプ
ラズマを発生させて、絶縁膜の成膜を行う。高密度プラズマ装置により得られた絶縁膜は
、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装
置により得られる絶縁膜は、薄い膜の厚みを精密に制御することができる。
高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られ
る絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した
場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以
上遅く、高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体（高純度化された酸化物
半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は
重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層（ＧＩ）は、高
品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、
緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物
半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好
なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿
論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要
である。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３
０を形成する。酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系やＩｎ−Ｚｎ−Ｏ系な
どの酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜４３０として、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。この段階
での断面図が図１１（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的
にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の
混合雰囲気下においてスパッタ法により形成することができる。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１０
０ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：
酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、
パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も
均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ
以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸
化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成
膜する。次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸
化物半導体層に加工する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（
図１１（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理の雰囲気においては、窒素、またはヘリウム、ネオン、アルゴン等
の希ガス、乾燥空気に、水、水素などが含まれないことが好ましい。例えば、加熱処理装
置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９
．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装
置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に
脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定されず
ドライエッチングを用いてもよい。
ドライエッチングに用いる酸化物半導体膜４３０のエッチングガスとしては、塩素を含む
ガス（例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）など）が好ましい。
ウェットエッチングに用いる酸化物半導体膜４３０のエッチング液としては、燐酸と酢酸
と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア
水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）
を用いてもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する。
金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、ア
ルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）
、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）
から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合
金等が挙げられる。また、上述した元素の窒化膜を用いてもよい。また、マンガン（Ｍｎ
）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム
（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は
、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウ
ム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜上にアルミ
ニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げら
れる。
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に持
たせることが好ましい。
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的に
エッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂを形成した後、レジ
ストマスクを除去する（図１１（Ｃ）参照）。
本実施の形態では、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとして過水アンモニア水（アンモニア
、水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを用
いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面
に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処
理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層４３１の一部に接する
保護絶縁膜となる酸化物絶縁層４１６を形成する。
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層への侵入が生じ酸化
物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形
成される。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成
膜方法に水素を用いないことが重要である。
本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッ
タ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実
施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的に
はアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰
囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまた
はシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸
素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
次いで、不活性ガス雰囲気下、乾燥空気雰囲気下、または酸素ガス雰囲気下で第２の加熱
処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う
。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を
行うと、酸化物半導体層の一部（チャネル領域）が酸化物絶縁層４１６と接した状態で加
熱される。これにより、酸化物半導体層の一部（チャネル領域）に酸素が供給される。
以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のための
加熱処理を行った後、酸化物半導体層の一部（チャネル領域）を選択的に酸素過剰な状態
とする。以上の工程でトランジスタ４１０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への
昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化
アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。本実施の形態で
は、保護絶縁層として保護絶縁層４０３を、窒化珪素膜を用いて形成する（図１１（Ｄ）
参照）。
本実施の形態においてトランジスタ４１０の酸化物半導体層は、ｎ型不純物である水素を
酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高
純度化することにより真性（ｉ型）とし、又は実質的に真性型としたものである。すなわ
ち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことによ
り、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴としている。そう
することにより、フェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまで
することができる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶであり、電子親和力（χ）は４．
３ｅＶであると言われている。ソース電極層及びドレイン電極層を構成するチタン（Ｔｉ
）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化
物半導体界面において、電子に対してショットキー型の障壁は形成されない。
例えば、トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であ
っても、室温において、オフ電流が１０−１３Ａ以下であり、Ｓ値が０．１Ｖ／ｄｅｃａ
ｄｅ（ゲート絶縁層膜厚１００ｎｍ）であることが可能である。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより、トランジスタ４１０の動作を良好なものとすることができる。
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分、
水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除し、かつ不純物
の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素
を供給することから高純度化及び電気的にＩ型（真性）化された酸化物半導体である。
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物
半導体中にはキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃ
ｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層のキャリ
ア密度は、限りなくゼロに近くする。酸化物半導体層中にキャリアが極めて少ないため、
トランジスタの逆方向特性では、オフ電流を少なくすることができる。オフ電流は少なけ
れば少ないほど好ましい。トランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１
００ａＡ／μｍ以下、好ましくは１０ｚＡ（ゼプトアンペア）以下、更に好ましくは１ｚ
Ａ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、これらにトラ
ンジスタの電気的特性が影響を受けない。
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された
酸化物半導体をチャネル領域に用いたトランジスタは、オフ電流を極めて小さくすること
ができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体とみな
せて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導通状態
においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むこと
ができる。
また、低温ポリシリコンを具備する薄膜トランジスタでは、酸化物半導体を用いて作製さ
れたトランジスタと比べて、オフ電流が１００００倍程度大きい値であると見積もって設
計を行っている。そのため、酸化物半導体を有するトランジスタでは、低温ポリシリコン
を具備する薄膜トランジスタに比べて、保持容量が同等（０．１ｐＦ程度）である際、電
圧の保持期間を１００００倍程度に引き延ばすことができる。一例として、動画表示を毎
秒６０フレームで行う場合、１回の信号書き込みによる保持期間を１００００倍の１６０
秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、表示部での静
止画の表示を行うことができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係わる表示装置の例について説明する。
図１２（Ａ）は、実施の形態２のシフトレジスタ回路が用いられる表示装置の例を示す。
図１２（Ａ）に示す表示装置は、タイミングコントローラ５３６０と、ソースドライバ回
路５３６２、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２を有
する駆動回路５３６１と、画素部５３６４とを有する。画素部５３６４には、ソースドラ
イバ回路５３６２から複数のソース信号線５３７１が延伸して配置され、ゲートドライバ
回路５３６３＿１及びゲートドライバ回路５３６３＿２から複数のゲート信号線５３７２
が延伸して配置されている。複数のソース信号線５３７１と複数のゲート信号線５３７２
との交差領域には、各々、画素５３６７がマトリクス状に配置される。
なお、表示装置は、照明装置とその制御回路などを有することができる。この場合、画素
５３６７は、液晶素子を有するとよい。
なお、ゲートドライバ回路５３６３＿１とゲートドライバ回路５３６３＿２との一方を省
略することができる。
タイミングコントローラ５３６０は、駆動回路５３６１に制御信号を供給することにより
、駆動回路５３６１の動作を制御する機能を有する回路である。例えば、タイミングコン
トローラ５３６０は、ソースドライバ回路５３６２に、スタート信号ＳＳＰ、クロック信
号ＳＣＫ、反転クロック信号ＳＣＫＢ、映像信号ＤＡＴＡ、ラッチ信号ＬＡＴ等の制御信
号を供給する。また、タイミングコントローラ５３６０は、ゲートドライバ回路５３６３
＿１及びゲートドライバ回路５３６３＿２に、スタート信号ＧＳＰ、クロック信号ＧＣＫ
、クロック信号ＧＣＫＢ等の制御信号を供給する。
ソースドライバ回路５３６２は、複数のソース信号線５３７１に映像信号をそれぞれ出力
する機能を有する回路であり、駆動回路又は信号線駆動回路などと呼ぶことができる。映
像信号は、画素５３６７に入力され、画素５３６７を構成する表示素子は、映像信号に応
じた階調となる。
ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２は、各行の画素５
３６７を順番に選択する機能を有する回路であり、駆動回路又は走査線駆動回路と呼ぶこ
とができる。画素５３６７を選択するタイミングの制御は、ゲートドライバ回路５３６３
＿１及びゲートドライバ回路５３６３＿２がゲート信号線５３７２にゲート信号を出力す
ることにより行われる。
なお、図１２（Ａ）に示す表示装置において、ゲートドライバ回路５３６３＿１及びゲー
トドライバ回路５３６３＿２は、画素部５３６４と同じ基板に形成されることができる。
図１２（Ｂ）は、画素部５３６４と同じ基板（基板５３８０と示す）に、ゲートドライバ
回路５３６３＿１及びゲートドライバ回路５３６３＿２が形成される場合の例を示す。な
お、基板５３８０と外部回路とは、端子５３８１を介して接続される。
なお、図１２（Ａ）に示す表示装置において、ソースドライバ回路５３６２の一部（例え
ばスイッチ、マルチプレクサ、シフトレジスタ回路、デコーダ回路、インバータ回路、バ
ッファ回路、及び／又はレベルシフタ回路など）は、画素部５３６４と同じ基板に形成さ
れることができる。図１２（Ｃ）は、画素部５３６４と同じ基板（基板５３８０と示す）
に、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２とソースドラ
イバ回路５３６２の一部（５３６２ａと示す）が形成され、ソースドライバ回路５３６２
の別の部分（５３６２ｂと示す）は基板５３８０とは異なる基板に形成される場合の例を
示す。
表示装置の駆動回路又は駆動回路の一部として、実施の形態２で説明されるシフトレジス
タ回路を用いることができる。特に、表示装置の駆動回路が実施の形態３で説明されるト
ランジスタにより構成されることにより、駆動回路の駆動能力の向上を図ることができる
。そのため、表示装置を大型にすることができる。または、表示装置の解像度の向上を図
ることができる。または、駆動回路のレイアウト面積を小さくすることができるので、表
示装置の額縁を小さくすることができる。
（実施の形態５）
本実施の形態においては、電子機器の例について説明する。
図１３（Ａ）乃至図１３（Ｈ）、図１４（Ａ）乃至図１４（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端
子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を有する）、マイクロフォン
５００８、等を有することができる。
図１３（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図１３（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図１３（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図１３（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図１３（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図１３（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図１３（Ｇ）はテレビ受
像機であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
１３（Ｈ）は持ち運び型テレビ受像機であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図１４（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図１４（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図１４（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図１４（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ、ワンセグ（携帯電話・移動端末向けの１セグメント部分受信サービス）用
チューナ、等を有することができる。
図１３（Ａ）乃至図１３（Ｈ）、図１４（Ａ）乃至図１４（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図１３（Ａ）乃至図１３（Ｈ）、図１４（Ａ）乃至図１４（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図１４（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図１４（Ｅ）
は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５０
２５等を含む。表示装置は、壁かけ型として建物と一体となっており、広い設置スペース
を必要とすることなく設置可能である。
図１４（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示す
。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は
表示パネル５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に表示装置を設置することができる。
次に、表示装置を、移動体と一体にして設けた例について示す。
図１４（Ｇ）は、表示装置を、自動車に設けた例について示した図である。表示パネル５
０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入
力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有し
ていてもよい。
図１４（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図であ
る。図１４（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を設
けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０３
０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮によ
り乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作する
ことで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
本実施の形態に示す電子機器に、実施の形態２のシフトレジスタ回路を搭載することが好
ましい。特に、電子機器の表示部を駆動するための回路として、実施の形態２のシフトレ
ジスタ回路を搭載することが好ましい。実施の形態２のシフトレジスタ回路を電子機器の
表示部を駆動するための回路として搭載することで、駆動回路の面積を縮小することがで
き、表示部を大型化することができる。また、表示部の解像度の向上を図ることができる
。
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１１１ 配線
１１２ 配線
１１３ 配線
１１４ 配線
１１５ 配線
１１６ 配線
１１７ 配線
１２１ トランジスタ
１２２ トランジスタ
１２３ トランジスタ
１２４ トランジスタ
１２５ トランジスタ
１２６ 容量素子
２００ 回路
２０１ 容量素子
２０２ トランジスタ
２０３ トランジスタ
３０１ 回路
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ トランジスタ
３１１ 配線
３１２ 配線
３１３ 配線
３１４ 配線
３１５ 配線
３１６ 配線
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート電極層
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
５０００ 筐体
５００１ 表示部
５００２ 第２表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５３６０ タイミングコントローラ
５３６１ 回路
５３６２ 回路
５３６２ａ 回路
５３６２ｂ 回路
５３６３＿１ 回路
５３６３＿２ 回路
５３６４ 画素部
５３６７ 画素
５３７１ ソース信号線
５３７２ ゲート信号線
５３８０ 基板
５３８１ 端子

Claims (3)

  1. 第１のトランジスタ乃至第８のトランジスタを有し、
    前記第１のトランジスタ乃至前記第８のトランジスタは、同じ導電型を有し、
    前記第１のトランジスタは、ソースまたはドレインの一方が第１の配線に電気的に接続され、かつ、ソースまたはドレインの他方が第２の配線に電気的に接続され、
    前記第２のトランジスタは、ソースまたはドレインの一方が前記第２の配線に電気的に接続され、かつ、ソースまたはドレインの他方が前記第８のトランジスタのソースまたはドレインの他方に電気的に接続され、
    前記第３のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が第３の配線に電気的に接続され、かつ、ゲートが前記第２のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が第４の配線に電気的に接続され、かつ、ゲートが第５の配線に電気的に接続され、
    前記第５のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が前記第３の配線に電気的に接続され、かつ、ゲートが第６の配線に電気的に接続され、
    前記第６のトランジスタは、ソースまたはドレインの一方が前記第２のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が前記第３の配線に電気的に接続され、かつ、ゲートが前記第１のトランジスタのゲートに電気的に接続され、
    前記第７のトランジスタは、ソースまたはドレインの一方が前記第１の配線に電気的に接続され、ソースまたはドレインの他方が第７の配線に電気的に接続され、かつ、ゲートが前記第１のトランジスタのゲートに電気的に接続され、
    前記第８のトランジスタは、ソースまたはドレインの一方が前記第２の配線に電気的に接続され、かつ、ゲートが前記第６の配線に電気的に接続され、
    前記第５のトランジスタは、前記第４のトランジスタよりも、チャネル長に対するチャネル幅の比が小さく、
    前記第２の配線は、第１のゲート信号線としての機能を有し、
    前記第４の配線は、第２のゲート信号線としての機能を有し、
    前記第６の配線は、第３のゲート信号線としての機能を有する半導体装置。
  2. 第１のトランジスタ乃至第８のトランジスタを有し、
    前記第１のトランジスタ乃至前記第８のトランジスタは、同じ導電型を有し、
    前記第１のトランジスタは、ソースまたはドレインの一方が第１の配線に電気的に接続され、かつ、ソースまたはドレインの他方が第２の配線に電気的に接続され、
    前記第２のトランジスタは、ソースまたはドレインの一方が前記第２の配線に電気的に接続され、かつ、ソースまたはドレインの他方が前記第８のトランジスタのソースまたはドレインの他方に電気的に接続され、
    前記第３のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が第３の配線に電気的に接続され、かつ、ゲートが前記第２のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が第４の配線に電気的に接続され、かつ、ゲートが第５の配線に電気的に接続され、
    前記第５のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が前記第３の配線に電気的に接続され、かつ、ゲートが第６の配線に電気的に接続され、
    前記第６のトランジスタは、ソースまたはドレインの一方が前記第２のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が前記第３の配線に電気的に接続され、かつ、ゲートが前記第１のトランジスタのゲートに電気的に接続され、
    前記第７のトランジスタは、ソースまたはドレインの一方が前記第１の配線に電気的に接続され、ソースまたはドレインの他方が第７の配線に電気的に接続され、かつ、ゲートが前記第１のトランジスタのゲートに電気的に接続され、
    前記第８のトランジスタは、ソースまたはドレインの一方が前記第２の配線に電気的に接続され、かつ、ゲートが前記第６の配線に電気的に接続され、
    前記第５のトランジスタは、前記第４のトランジスタよりも、チャネル長に対するチャネル幅の比が小さく、
    前記第２のトランジスタのソースまたはドレインの他方、及び、前記第８のトランジスタのソースまたはドレインの他方には、電源電位が供給され、
    前記第２の配線は、第１のゲート信号線としての機能を有し、
    前記第４の配線は、第２のゲート信号線としての機能を有し、
    前記第６の配線は、第３のゲート信号線としての機能を有する半導体装置。
  3. 第１のトランジスタ乃至第８のトランジスタを有し、
    前記第１のトランジスタ乃至前記第８のトランジスタは、同じ導電型を有し、
    前記第１のトランジスタは、ソースまたはドレインの一方が第１の配線に電気的に接続され、かつ、ソースまたはドレインの他方が第２の配線に電気的に接続され、
    前記第２のトランジスタは、ソースまたはドレインの一方が前記第２の配線に電気的に接続され、かつ、ソースまたはドレインの他方が前記第８のトランジスタのソースまたはドレインの他方に電気的に接続され、
    前記第３のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が第３の配線に電気的に接続され、かつ、ゲートが前記第２のトランジスタのゲートに電気的に接続され、
    前記第４のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が第４の配線に電気的に接続され、かつ、ゲートが第５の配線に電気的に接続され、
    前記第５のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が前記第３の配線に電気的に接続され、かつ、ゲートが第６の配線に電気的に接続され、
    前記第６のトランジスタは、ソースまたはドレインの一方が前記第２のトランジスタのゲートに電気的に接続され、ソースまたはドレインの他方が前記第３の配線に電気的に接続され、かつ、ゲートが前記第１のトランジスタのゲートに電気的に接続され、
    前記第７のトランジスタは、ソースまたはドレインの一方が前記第１の配線に電気的に接続され、ソースまたはドレインの他方が第７の配線に電気的に接続され、かつ、ゲートが前記第１のトランジスタのゲートに電気的に接続され、
    前記第８のトランジスタは、ソースまたはドレインの一方が前記第２の配線に電気的に接続され、かつ、ゲートが前記第６の配線に電気的に接続され、
    前記第５のトランジスタは、前記第４のトランジスタよりも、チャネル長に対するチャネル幅の比が小さく、
    前記第２のトランジスタのソースまたはドレインの他方、及び、前記第８のトランジスタのソースまたはドレインの他方には、電源電位が供給され、
    前記第１の配線は、クロック信号線としての機能を有し、
    前記第２の配線は、第１のゲート信号線としての機能を有し、
    前記第４の配線は、第２のゲート信号線としての機能を有し、
    前記第６の配線は、第３のゲート信号線としての機能を有する半導体装置。
JP2020184500A 2010-02-23 2020-11-04 半導体装置 Active JP6823757B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010036902 2010-02-23
JP2010036902 2010-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020139147A Division JP6790299B1 (ja) 2010-02-23 2020-08-20 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021002148A Division JP2021072147A (ja) 2010-02-23 2021-01-08 半導体装置

Publications (2)

Publication Number Publication Date
JP6823757B1 JP6823757B1 (ja) 2021-02-03
JP2021039364A true JP2021039364A (ja) 2021-03-11

Family

ID=44475998

Family Applications (14)

Application Number Title Priority Date Filing Date
JP2011034077A Active JP5670219B2 (ja) 2010-02-23 2011-02-21 表示装置及び電子機器
JP2012164269A Active JP5116894B1 (ja) 2010-02-23 2012-07-25 半導体装置及び表示装置
JP2013117838A Active JP5350556B2 (ja) 2010-02-23 2013-06-04 半導体装置及び電子機器
JP2014254980A Active JP5932009B2 (ja) 2010-02-23 2014-12-17 半導体装置及び表示装置
JP2016088789A Active JP6145195B2 (ja) 2010-02-23 2016-04-27 半導体装置及び半導体装置の作製方法
JP2017095134A Withdrawn JP2017191629A (ja) 2010-02-23 2017-05-12 半導体装置
JP2019079722A Active JP6632753B2 (ja) 2010-02-23 2019-04-19 半導体装置
JP2019222716A Active JP6667711B1 (ja) 2010-02-23 2019-12-10 半導体装置
JP2020029133A Active JP6754020B2 (ja) 2010-02-23 2020-02-25 半導体装置
JP2020139147A Active JP6790299B1 (ja) 2010-02-23 2020-08-20 半導体装置
JP2020184500A Active JP6823757B1 (ja) 2010-02-23 2020-11-04 半導体装置
JP2021002148A Withdrawn JP2021072147A (ja) 2010-02-23 2021-01-08 半導体装置
JP2022012784A Withdrawn JP2022060257A (ja) 2010-02-23 2022-01-31 半導体装置
JP2023173004A Active JP7390521B1 (ja) 2010-02-23 2023-10-04 半導体装置

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP2011034077A Active JP5670219B2 (ja) 2010-02-23 2011-02-21 表示装置及び電子機器
JP2012164269A Active JP5116894B1 (ja) 2010-02-23 2012-07-25 半導体装置及び表示装置
JP2013117838A Active JP5350556B2 (ja) 2010-02-23 2013-06-04 半導体装置及び電子機器
JP2014254980A Active JP5932009B2 (ja) 2010-02-23 2014-12-17 半導体装置及び表示装置
JP2016088789A Active JP6145195B2 (ja) 2010-02-23 2016-04-27 半導体装置及び半導体装置の作製方法
JP2017095134A Withdrawn JP2017191629A (ja) 2010-02-23 2017-05-12 半導体装置
JP2019079722A Active JP6632753B2 (ja) 2010-02-23 2019-04-19 半導体装置
JP2019222716A Active JP6667711B1 (ja) 2010-02-23 2019-12-10 半導体装置
JP2020029133A Active JP6754020B2 (ja) 2010-02-23 2020-02-25 半導体装置
JP2020139147A Active JP6790299B1 (ja) 2010-02-23 2020-08-20 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021002148A Withdrawn JP2021072147A (ja) 2010-02-23 2021-01-08 半導体装置
JP2022012784A Withdrawn JP2022060257A (ja) 2010-02-23 2022-01-31 半導体装置
JP2023173004A Active JP7390521B1 (ja) 2010-02-23 2023-10-04 半導体装置

Country Status (6)

Country Link
US (7) US8599998B2 (ja)
JP (14) JP5670219B2 (ja)
KR (9) KR101772246B1 (ja)
CN (3) CN105632566B (ja)
TW (8) TWI656648B (ja)
WO (1) WO2011105180A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102789808B (zh) 2011-05-20 2018-03-06 株式会社半导体能源研究所 存储器装置和用于驱动存储器装置的方法
US8878589B2 (en) * 2011-06-30 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6099372B2 (ja) * 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9058892B2 (en) * 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
TWI513002B (zh) * 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
TWI600022B (zh) * 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
CN103578560B (zh) * 2012-08-10 2016-12-21 瀚宇彩晶股份有限公司 移位寄存器及其电压调整电路与电压调整方法
JP6267902B2 (ja) * 2012-09-21 2018-01-24 株式会社半導体エネルギー研究所 順序回路、表示装置
US20150255171A1 (en) * 2012-10-05 2015-09-10 Sharp Kabushiki Kaisha Display device
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9172369B2 (en) * 2013-05-17 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
CN105340021B (zh) * 2013-06-28 2019-09-27 夏普株式会社 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法和显示装置
WO2015114476A1 (en) * 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9960620B2 (en) 2014-09-16 2018-05-01 Navitas Semiconductor, Inc. Bootstrap capacitor charging circuit for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
KR101666298B1 (ko) * 2015-03-06 2016-10-13 경희대학교 산학협력단 직류 타입 쉬프트 레지스터, 구동 장치 및 그 동작 방법
CN105405768A (zh) * 2015-12-14 2016-03-16 华南理工大学 一种薄膜晶体管及其制备方法
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
KR20210116657A (ko) 2019-02-05 2021-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293995A (ja) * 2006-04-25 2007-11-08 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP2008003602A (ja) * 2006-06-21 2008-01-10 Samsung Electronics Co Ltd ゲート駆動回路及びこれを有する表示装置
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
JP2009092982A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp ゲート線駆動回路
JP2010020279A (ja) * 2008-07-08 2010-01-28 Samsung Electronics Co Ltd ゲートドライバ、及びこれを備えた表示装置

Family Cites Families (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6181229A (ja) 1984-09-26 1986-04-24 Mazda Motor Corp 自動車の定速走行装置
JPS6181229U (ja) * 1985-10-23 1986-05-29
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
FR2720185B1 (fr) 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
US5517542A (en) 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2921510B2 (ja) * 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3777894B2 (ja) * 1999-08-06 2006-05-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3911923B2 (ja) 1999-09-27 2007-05-09 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3997674B2 (ja) 1999-12-09 2007-10-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
US6611248B2 (en) * 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4310939B2 (ja) 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7742064B2 (en) * 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
WO2003107314A2 (en) 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
WO2003104879A2 (en) 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4425547B2 (ja) 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
KR100917009B1 (ko) 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7319452B2 (en) * 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
US7369111B2 (en) 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
US20070151144A1 (en) 2003-05-06 2007-07-05 Samsung Electronics Co., Ltd. Detergent comprising the reaction product an amino alcohol, a high molecular weight hydroxy aromatic compound, and an aldehydye
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP3851914B2 (ja) * 2003-07-09 2006-11-29 株式会社東芝 不揮発性半導体記憶装置
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4729861B2 (ja) * 2004-04-02 2011-07-20 株式会社日立製作所 半導体記憶装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4895538B2 (ja) 2004-06-30 2012-03-14 三星電子株式会社 シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) * 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4413795B2 (ja) * 2005-02-08 2010-02-10 東芝モバイルディスプレイ株式会社 シフトレジスタ及びこれを用いた平面表示装置
JP2006228312A (ja) * 2005-02-16 2006-08-31 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
TW200703195A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5190722B2 (ja) * 2005-05-20 2013-04-24 Ｎｌｔテクノロジー株式会社 ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US9318053B2 (en) 2005-07-04 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR100624114B1 (ko) * 2005-08-01 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 주사구동장치
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5291874B2 (ja) 2005-10-18 2013-09-18 株式会社半導体エネルギー研究所 半導体装置、シフトレジスタ、表示装置
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) * 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5164383B2 (ja) 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4993917B2 (ja) 2006-02-07 2012-08-08 株式会社ジャパンディスプレイイースト 表示装置
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007240904A (ja) * 2006-03-09 2007-09-20 Hitachi Ltd プラズマディスプレイ装置
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR20070111638A (ko) 2006-05-18 2007-11-22 엘지.필립스 엘시디 주식회사 유기전계발광표시장치의 화소 회로
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101017145B1 (ko) 2006-07-24 2011-02-25 주식회사 엠씨넥스 이동통신 단말기용 카메라 모듈
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI749346B (zh) 2006-09-29 2021-12-11 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4990034B2 (ja) 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI385624B (zh) * 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
TWI390540B (zh) * 2008-03-27 2013-03-21 Au Optronics Corp 移位暫存器及其控制方法
JP4835626B2 (ja) * 2008-04-03 2011-12-14 ソニー株式会社 シフトレジスタ回路、表示パネル及び電子機器
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4582216B2 (ja) 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US20110234565A1 (en) 2008-12-12 2011-09-29 Sharp Kabushiki Kaisha Shift register circuit, display device, and method for driving shift register circuit
KR100993416B1 (ko) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
TWI407443B (zh) * 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
TWI416530B (zh) * 2009-03-25 2013-11-21 Wintek Corp 移位暫存器
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
TWI410944B (zh) * 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器
US8605029B2 (en) 2009-06-25 2013-12-10 Sharp Kabushiki Kaisha Shift register, display device provided with same, and method of driving shift register
TWI421881B (zh) * 2009-08-21 2014-01-01 Au Optronics Corp 移位暫存器
CN102012591B (zh) * 2009-09-04 2012-05-30 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
CN101777386B (zh) * 2010-01-06 2013-04-24 友达光电股份有限公司 移位寄存器电路
JP5465029B2 (ja) 2010-02-09 2014-04-09 株式会社ジャパンディスプレイ 表示装置および電子機器
TWI437823B (zh) * 2010-12-16 2014-05-11 Au Optronics Corp 移位暫存器電路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293995A (ja) * 2006-04-25 2007-11-08 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP2008003602A (ja) * 2006-06-21 2008-01-10 Samsung Electronics Co Ltd ゲート駆動回路及びこれを有する表示装置
JP2008107807A (ja) * 2006-09-29 2008-05-08 Semiconductor Energy Lab Co Ltd 液晶表示装置および電子機器
JP2009092982A (ja) * 2007-10-10 2009-04-30 Mitsubishi Electric Corp ゲート線駆動回路
JP2010020279A (ja) * 2008-07-08 2010-01-28 Samsung Electronics Co Ltd ゲートドライバ、及びこれを備えた表示装置

Also Published As

Publication number Publication date
JP2023181203A (ja) 2023-12-21
TW201731113A (zh) 2017-09-01
US20160043111A1 (en) 2016-02-11
KR20220051406A (ko) 2022-04-26
JP2019135786A (ja) 2019-08-15
TWI756036B (zh) 2022-02-21
TWI799119B (zh) 2023-04-11
JP6145195B2 (ja) 2017-06-07
JP2013229888A (ja) 2013-11-07
KR102386149B1 (ko) 2022-04-14
JP6823757B1 (ja) 2021-02-03
KR20180118251A (ko) 2018-10-30
JP7390521B1 (ja) 2023-12-01
US20230352491A1 (en) 2023-11-02
TWI628802B (zh) 2018-07-01
KR20200103894A (ko) 2020-09-02
TW202329471A (zh) 2023-07-16
JP6790299B1 (ja) 2020-11-25
US8599998B2 (en) 2013-12-03
KR102455879B1 (ko) 2022-10-19
JP6667711B1 (ja) 2020-03-18
JP2011199851A (ja) 2011-10-06
KR20240035927A (ko) 2024-03-18
TWI589005B (zh) 2017-06-21
US11749685B2 (en) 2023-09-05
TW202236686A (zh) 2022-09-16
KR101772246B1 (ko) 2017-08-28
US11222906B2 (en) 2022-01-11
KR102151495B1 (ko) 2020-09-03
TW201830709A (zh) 2018-08-16
KR102318235B1 (ko) 2021-10-28
KR20220145919A (ko) 2022-10-31
JP5670219B2 (ja) 2015-02-18
TWI683443B (zh) 2020-01-21
JP2017191629A (ja) 2017-10-19
JP2013013096A (ja) 2013-01-17
JP5116894B1 (ja) 2013-01-09
US20200203387A1 (en) 2020-06-25
KR20170100673A (ko) 2017-09-04
JP2015099629A (ja) 2015-05-28
JP6632753B2 (ja) 2020-01-22
CN105632566A (zh) 2016-06-01
TWI718832B (zh) 2021-02-11
KR102524388B1 (ko) 2023-04-24
US20110204928A1 (en) 2011-08-25
JP5350556B2 (ja) 2013-11-27
JP2020109717A (ja) 2020-07-16
KR101912804B1 (ko) 2018-10-30
JP2021002419A (ja) 2021-01-07
TWI656648B (zh) 2019-04-11
JP2022060257A (ja) 2022-04-14
CN105788645A (zh) 2016-07-20
JP2021072147A (ja) 2021-05-06
KR20230054913A (ko) 2023-04-25
TW202121694A (zh) 2021-06-01
CN105788645B (zh) 2020-03-03
TW201631781A (zh) 2016-09-01
JP2016181319A (ja) 2016-10-13
KR20210132213A (ko) 2021-11-03
JP2024026123A (ja) 2024-02-28
CN102763332A (zh) 2012-10-31
WO2011105180A1 (en) 2011-09-01
US20170365625A1 (en) 2017-12-21
JP6754020B2 (ja) 2020-09-09
US20140077215A1 (en) 2014-03-20
TW201921702A (zh) 2019-06-01
US20210074737A1 (en) 2021-03-11
TWI539606B (zh) 2016-06-21
KR20120140662A (ko) 2012-12-31
TW202021136A (zh) 2020-06-01
JP2020052421A (ja) 2020-04-02
JP5932009B2 (ja) 2016-06-08
KR102647090B1 (ko) 2024-03-14
CN105632566B (zh) 2020-02-07
CN102763332B (zh) 2016-04-13
TW201227969A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP6823757B1 (ja) 半導体装置
JP6920495B2 (ja) 半導体装置
JP7578784B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201202

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201202

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210108

R150 Certificate of patent or registration of utility model

Ref document number: 6823757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250