JP2018132770A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2018132770A
JP2018132770A JP2018070583A JP2018070583A JP2018132770A JP 2018132770 A JP2018132770 A JP 2018132770A JP 2018070583 A JP2018070583 A JP 2018070583A JP 2018070583 A JP2018070583 A JP 2018070583A JP 2018132770 A JP2018132770 A JP 2018132770A
Authority
JP
Japan
Prior art keywords
film
transistor
liquid crystal
common electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018070583A
Other languages
English (en)
Inventor
山崎 舜平
Shunpei Yamazaki
舜平 山崎
平形 吉晴
Yoshiharu Hirakata
吉晴 平形
大介 久保田
Daisuke Kubota
大介 久保田
山下 晃央
Akio Yamashita
晃央 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018132770A publication Critical patent/JP2018132770A/ja
Priority to JP2021038391A priority Critical patent/JP2021103313A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1341Filling or closing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1341Filling or closing of cells
    • G02F1/13415Drop filling process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】可撓性を有する基板を用い、なおかつ、バックプレーンが結晶性酸化物半導体膜で作製された高信頼性の液晶表示装置を提供する。【解決手段】トランジスタと、トランジスタ上の有機樹脂膜と、有機樹脂膜上において絶縁膜を挟んで重なる領域を有して形成された画素電極及び共通電極と、画素電極及び共通電極上の配向膜とを含む層が設けられた、可撓性を有する第1の基板と、第1の基板に対向し、可撓性を有する第2の基板と、封止部材によって、第1の基板及び第2の基板の間に封入された液晶層と、を有し、トランジスタは、チャネルが形成される半導体層が結晶部を有する酸化物半導体膜で形成されており、層には、第1及び第2の基板の間に液晶層を封入する前に乾燥処理がされており、乾燥処理から液晶層を封入するまでの工程は大気開放せずに行われたことを特徴とする液晶表示装置。【選択図】図1

Description

本発明は、酸化物半導体膜を用いたトランジスタを有する液晶表示装置と、上記液晶表示
装置を用いたタッチパネルに関する。
液晶表示装置や有機EL表示装置において、その多くに用いられているトランジスタは
、アモルファスシリコンや多結晶シリコンなどのシリコン半導体膜によって作製されてい
る。
そのシリコン半導体膜に代わって、酸化物半導体膜をトランジスタに用いる技術が注目
されている。
例えば、酸化物半導体膜として、In−Ga−Zn酸化物膜で作製されたトランジスタを
画素のスイッチング素子などに用いる技術が開示されている(特許文献1、2参照)。
また、我々は、ガラス基板上に新しい結晶構造を有する酸化物半導体膜を作製する技術を
開発している(非特許文献1参照)。
特開2006−165528号公報 特開2007−096055号公報
Yamazakiら、「Research, Development, and Application of Crystalline Oxide Semiconductor」、SID 2012 DIGEST、p.183−186
酸化物半導体はシリコンよりもバンドギャップが広く、かつ真性キャリア密度をシリコン
よりも低くすることができる半導体材料である。そのため酸化物半導体膜を用いたトラン
ジスタ(以下、酸化物半導体トランジスタと呼ぶ。)は、アモルファスシリコン膜および
多結晶シリコン膜を用いたものよりも著しくオフ電流を低くすることが可能である。従っ
て、酸化物半導体トランジスタで液晶表示装置や有機EL表示装置のバックプレーン(回
路基板)を作製することで、表示装置の低消費電力化が可能になる。
さらに、結晶性を有する酸化物半導体膜を用いたトランジスタにより、画素の密度を向上
させることが可能であり、表示装置の高精細化が実現される(上記、非特許文献1参照)
化石燃料の枯渇、環境問題等により、あらゆる電子機器の電力消費の削減が求められてお
り、液晶表示装置もその例外ではない。液晶表示装置の消費電力は、液晶層に電界を印加
する方法(表示モード)で異なることが知られている。TN(Twisted Nema
tic)モード、VA(Vertical Alignment)モードなどの縦電界モ
ードよりも横電界方式の方が、液晶材料の配向を変化させる(画素を書換える)ための消
費電力が低い。
また、横電界方式の液晶表示装置は、縦電界方式よりも広い視野角を得ることができるた
め、近年、テレビジョン装置、モバイル機器等の表示装置として、様々な画面サイズの液
晶表示装置に採用されている。
横電界方式の液晶表示装置は、液晶層を挟んで配置される一対の基板のうちのトランジス
タが作製される基板側に、画素電極と共通電極が共に設けられており、概ね横方向の電界
が液晶分子に印加される。横電界方式としては、IPS(In−Plane−Switc
hing)モード、FFS(Fringe Field Switching)モードが
代表的である。
従って、横電界方式の表示モードと結晶性酸化物半導体膜でなるトランジスタの組み合わ
せにより、液晶表示装置の高精細化、低消費電力化の実現が可能であり、また高性能のタ
ッチパネルの実現も可能になる。
一方で、バックプレーンに酸化物半導体トランジスタを使った液晶表示装置の量産化に向
けての大きな課題として、信頼性の向上がある。
また、可撓性を有する基板は、ガラス基板と比較して振動、衝撃に対する機械的強度に優
れ、厚さを抑えやすく、形状の自由度が高いというメリットを有している。そのため、該
可撓性を有する基板を用いた半導体装置には、様々なアプリケーションが期待されている
そこで、本発明の一態様では、可撓性を有する基板を用い、なおかつ、バックプレーンが
結晶性酸化物半導体膜で作製された高信頼性の液晶表示装置を提供することを課題の1つ
とする。
我々の研究において、酸化物半導体トランジスタの電気的特性の変動の大きな原因の1つ
が、酸化物半導体膜への水の侵入であることが明らかになっている。酸化物半導体膜に水
が侵入することでキャリア密度が増加し、トランジスタの電気的特性が変動するのである
そのため、可能な限り水を含まない材料で、かつ可能な限り水を侵入させない構造及び作
製方法で、液晶表示装置を作製することが信頼性の低下の解決につながる。
しかしながら、材料の制約は液晶表示装置の表示品位を低下させる、液晶表示装置の製造
工場の既存の設備が使用できなくなるという新たな問題を生み、酸化物半導体を用いた液
晶表示装置の早期実用化を阻むことになる。
例えば、液晶分子の配向不良を抑えるために画素電極の下地膜として、平坦化膜を形成す
ることが望ましい。平坦化膜は、トランジスタの凹凸を無くすように厚く形成する必要が
あるため、有機樹脂膜が平坦化膜として一般的に用いられている。しかしながら、有機樹
脂膜は無機絶縁膜と比較して吸湿性が高いため、酸化物半導体トランジスタとの組み合わ
せに問題がある。
そこで、本発明の一形態に係る液晶表示装置は、耐熱性を有する基板上に、酸化物半導体
トランジスタと、酸化物半導体トランジスタ上の有機樹脂膜と、有機樹脂膜上の画素電極
及び共通電極と、画素電極及び共通電極上の配向膜とを含む素子層が形成された後、可撓
性を有する第1基板上に上記素子層を転置して、上記第1基板と可撓性を有する第2基板
との間に液晶層を封入する前に、乾燥処理が行われており、乾燥処理から液晶層を封入す
るまでの工程は大気開放せずに行われているものとする。
また、本発明の他の形態は、上記形態に係る液晶表示装置を表示部に備えたタッチパネル
にある。
本明細書に開示された技術により、可撓性を有する基板を用い、なおかつ、酸化物半導体
トランジスタでバックプレーンを作製した実用化レベルを満たす程度に高い信頼性の液晶
表示装置を提供することが可能になる。
液晶パネルの構成例を示す平面図。 液晶パネルの構成例を示す断面図であり、図1のB1−B2による断面図。 画素の構成例を示す平面図。 図3の切断線A1−A2による画素の断面図。 図3の切断線A3−A4による画素の断面図。 共通電極と端子部の接続構造の一例を示す断面図。 液晶パネルの配線(電極)の接続構造の一例を示す断面図。 A−D:トランジスタの作製方法の一例を示す断面図。 A−C:図8Dに続く工程の一例を示す断面図。 図1の液晶パネルを備えたタッチパネルの構成例を示す断面図。 図10のタッチパネルのタッチセンサの構成例を示す平面図。 図11の切断線C1−C2によるタッチパネルの断面図と、図11の領域240における平面図。 図1の液晶パネルを備えた液晶表示装置の構成例を示すブロック図。 画素の構成例を示す回路図。 図13の液晶表示装置の駆動方法の一例を説明するタイミングチャート。 電子機器の図。 TDSにより、液晶パネルの回路基板(有機樹脂膜を含む)から分離された質量電荷比(m/z)が18である気体分子の強度を示すグラフ。 TDSにより、液晶パネルの回路基板(有機樹脂膜を含まない)から分離された、質量電荷比(m/z)が18である気体分子の強度を示すグラフ。 走査線駆動回路(加熱処理あり)の動作時間に対する動作マージン幅の変化を示すグラフ。 走査線駆動回路(加熱処理なし)の動作時間に対する動作マージン幅の変化を示すグラフ。 液晶表示装置の作製工程を示す断面図。 液晶表示装置の作製工程を示す断面図。 液晶パネルを備えた液晶表示装置の構成例を示すブロック図。 タッチセンサの斜視図。 タッチセンサの平面図。 タッチセンサの断面図。 タッチセンサの回路図。 タッチセンサのマスク図面。 液晶パネルの仕様の一例を示す図。 電子機器の図。 電子機器の図。
以下に、図面を用いて、本発明の実施の形態について詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態お
よび詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本
発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、発明の実施の形態の説明に用いられる図面において、同一部分または同様な機能を
有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
なお、本明細書において液晶表示装置とは、液晶素子が各画素に形成された液晶パネルと
、駆動回路またはコントローラを含むIC等、さらにはバックライトやフロントライトな
どの光源を、当該液晶パネルに実装した状態にあるモジュールとを、その範疇に含む。
(実施の形態1)
<液晶パネルの構成>
図23及び図14、並びに図1−図5を用いて、本実施の形態の液晶パネルを説明する
。図1は、液晶パネル10の構成の一例を示す平面図である。図2は、液晶パネル10の
構成例の一例を示す断面図であり、図1のB1−B2による断面図に対応する。
図23は、液晶パネル10の構成の一例を示すブロック図である。液晶パネル10は、
表示部30、走査線駆動回路41、走査線駆動回路42、データ線駆動回路43を有する
。表示部30は、走査線110及びデータ線111に接続された複数の画素31を有する
。図14は、画素31の構成例を示す回路図である。
画素31は、トランジスタ35、液晶素子36を有する。トランジスタ35は、液晶素
子36とデータ線111との電気的接続を制御するスイッチング素子であり、走査線11
0を介して、そのゲートから入力される走査信号によりオン、オフが制御される。
図3は、画素31の構成例を示す平面図である。図4は、画素31の構成の一例を示す断
面図であり、図3の切断線A1−A2による断面図である。図5は、画素31の構成の一
例を示す断面図であり、図3の切断線A3−A4による断面図である。ここでは、液晶パ
ネル10にFFSモードの画素31を適用しているが、IPSモードの画素31が適用さ
れていても良い。
表示部30、走査線駆動回路41、走査線駆動回路42、データ線駆動回路43は、それ
ぞれ、酸化物半導体を用いたトランジスタが用いられている。図2には、データ線駆動回
路43のトランジスタ45を示し、図4には、画素31のトランジスタ35を示している
。表示部30、走査線駆動回路41、走査線駆動回路42、データ線駆動回路43には、
同じ構造のトランジスタが形成される。ここでは、表示部30、走査線駆動回路41、走
査線駆動回路42、データ線駆動回路43のトランジスタとして、ボトムゲート型であり
、かつ半導体層が酸化物半導体膜で構成されているトランジスタが用いられる。
走査線駆動回路41、走査線駆動回路42の一方には奇数行の走査線110が接続され、
他方には偶数行の走査線110が接続されている。データ線駆動回路43にはデータ線1
11が接続されている。画素31のトランジスタ35は、走査線110及びデータ線11
1に接続されている。
液晶パネル10では、基板100と基板200の間に、封止部材215により封止された
液晶層140が存在している。液晶パネル10のセルギャップは、基板200に形成され
たスペーサ141により維持されている(図5参照)。図3及び図5に示すように、スペ
ーサ141は、走査線110およびデータ線111が重なる領域に形成されている。この
ような領域は、液晶材料の配向が乱れる領域であり表示に寄与しない。このような領域に
スペーサ141を形成することで、画素31の開口率の高くすることができ、その開口率
を50%以上とすることが可能である。
基板100には、封止部材215の外側に、FPC61に接続される端子部60が形成さ
れている。端子部60の上層には共通電極115と同じ透明導電膜から形成された電極1
62が形成されており、異方性導電膜によりFPC61と電極162が電気的に接続され
る。電極162は、表示部30、走査線駆動回路41、走査線駆動回路42、データ線駆
動回路43に電気的に接続されており、データ線111を構成する導電膜から形成される
。なお、電極162と、表示部30、走査線駆動回路41、走査線駆動回路42、データ
線駆動回路43を接続する配線161は、走査線110と同じ導電膜で形成することがで
きる。
基板100及び基板200は可撓性を有しており、プラスチック等の樹脂を有する基板を
用いることができる。プラスチック基板として、ポリエチレンテレフタレート(PET)
に代表されるポリエステル、ポリエーテルスルホン(PES)、ポリエチレンナフタレー
ト(PEN)、ポリカーボネート(PC)、ポリアミド系合成繊維、ポリエーテルエーテ
ルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリ
アリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド、アクリロ
ニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、
アクリル樹脂などが挙げられる。
また、基板100または基板200は、一対の平面の一方または両方が、絶縁性を有し、
なおかつ可視光に対する透光性を有するセラミック層で被覆されていても良い。樹脂を有
する基板は、ガラス基板等に比べて、傷を生じさせるような物理的な衝撃に対する耐性が
低い傾向にあるが、上記特性を有するセラミック層で被覆された基板100または基板2
00は、可視光に対する透光性を維持したまま、表面に傷がつきにくくすることができる
。セラミック層は、金属酸化物、金属窒化物、金属炭化物、金属砒化物、金属硫化物、シ
リコン酸化物、またはシリコン炭化物であって、可視光に対して透光性を有し、絶縁性を
有する材料を用いることが望ましい。具体的には、セラミック層に、酸化チタン、酸化ア
ルミニウム、酸化クロム、酸化マグネシウム、酸化ニッケル、酸化ジルコニウム、窒化珪
素、窒化アルミニウム、酸化窒化チタン、炭化珪素、酸化窒化シリコンなどを用いること
ができる。
セラミック層は、ゾルゲル法、蒸着法、CVD法、スパッタリング法などを用いて形成す
ることができる。また、耐熱性の高い基板上に上記いずれかの方法を用いてセラミック層
を形成した後、セラミック層を耐熱性の高い基板から剥離し、基板100または基板20
0に転置することで、セラミック層を基板上に形成しても良い。或いは、セラミックの粒
子を気体と共に高速で基板に吹き付けることで、セラミック層を基板上に形成することも
できる。
<画素について>
画素31において、有機樹脂膜135上に、共通電極115および画素電極116が絶縁
膜136を挟んで対向している。共通電極115は、表示部30において1つの電極とし
て構成されており、各画素31において、画素電極116とトランジスタ35との接続部
に開口が形成されている。画素電極116は、画素31毎に分割して形成されており、各
画素31が有する画素電極116は、ストライプ状の領域を有している。図3では、画素
電極116にスリット状の開口部を設けている場合を例示している。画素31の液晶素子
36(図14参照)は、共通電極115、画素電極116及び液晶層140で構成される
。共通電極115と画素電極116が形成する電界の作用により液晶層140の液晶材料
の配向が変化される。
なお、共通電極115において、画素電極116と重なる部分にスリット状の開口を形
成することもできる。
また、画素電極116と共通電極115が絶縁膜136を介して重なる領域は、容量C1
を構成する(図14参照)。そのため、画素31に補助容量線と呼ばれる配線を別途作製
することで形成される容量C2が、不要である。つまり、液晶素子36の保持容量として
は、画素電極116、共通電極115及び絶縁膜136でなる容量C1(>0fF)が設
けられ、補助容量線を電極とする容量C2が設けられていない。つまり、容量値は、容量
C1は0[fF]を超え、数百[fF]程度とすることができ、他方、容量C2は0[f
F]である。
よって、画素31に開口率を低下させる補助容量線を形成することがなく、液晶素子3
6に並列に容量C1が付加されているため、開口率を高くすることができる。そのため、
開口率を50%以上にすることが可能であり、さらに60%以上にすることも可能である
基板200には、ブラックマトリクス210、カラーフィルタ211、オーバーコート2
12、配向膜213が形成されている。カラーフィルタ211は画素電極116と重なる
領域に形成され、ブラックマトリクス210は、走査線110及びデータ線111等が形
成された、表示に寄与しない領域を隠すように設けられている。
図6に示すように、共通電極115は、絶縁膜131上の配線117に電気的に接続され
ている。配線117は、表示部30の外側に形成されており、配線117は、図2の配線
161と同様に、端子部60の電極162に電気的に接続されている。このような構造に
より、共通電極115に液晶パネル10の外部から電位を印加することができる。
FFSモードの液晶パネルは、IPSモードの液晶パネルよりも広い視野角、高いコント
ラストが得られ、また、IPSモードのものよりも低電圧駆動が可能であるため、酸化物
半導体でなるトランジスタを適用することにより、モバイル型電子機器の高精細表示装置
として非常に好適である。また、FFSモードの液晶パネルは、画素電極と共通電極が重
なることにより、保持容量配線を設けることなく、画素に保持容量を付加することができ
るため、開口率の向上が図れる。
<トランジスタの作製方法>
以下、図1に示す液晶パネル10の回路基板の作製方法を示す。
まず、図8A乃至図9Cを用いて、表示部30、走査線駆動回路41、走査線駆動回路4
2、データ線駆動回路43のトランジスタの作製方法を説明する。図8A乃至図9Cは、
表示部30のトランジスタ35の作製方法の一例を示す断面図であるが、走査線駆動回路
41、走査線駆動回路42、データ線駆動回路43のトランジスタも同様の構成で同時に
基板180上に作製される。
図8Aに示すように、基板180上に、剥離層174と、剥離層174上の絶縁膜175
と、絶縁膜175上の第1層目の配線及び電極を構成する導電膜301を形成する。
基板180としては、後の作製工程において耐えうる程度の耐熱性を有する基板が望まし
く、例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等が用いられる。
剥離層174は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を
用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層さ
れた積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属
酸化窒化物を用いてもよい。剥離層174は、スパッタ法やプラズマCVD法等の各種C
VD法等を用いて形成することができる。
剥離層174に用いられる金属としては、タングステン(W)、モリブデン(Mo)、チ
タン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co
)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パ
ラジウム(Pd)、オスミウム(Os)またはイリジウム(Ir)等が挙げられる。剥離
層174は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された
膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
金属膜と金属酸化膜とが積層された剥離層174は、元となる金属膜を形成した後、該金
属膜の表面を酸化または窒化させることで形成することができる。具体的には、酸素雰囲
気中またはNO雰囲気中で元となる金属膜にプラズマ処理を行う、或いは、酸素雰囲気
中またはNO雰囲気中で元となる金属膜に加熱処理を行えばよい。また元となる金属膜
上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、金属膜の酸化
を行うことができる。また元となる金属膜上に接するように、酸化窒化珪素膜、窒化珪素
膜を形成することで、窒化を行うことができる。
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が1×1011cm
以上、好ましくは1×1011cm−3から9×1015cm−3以下であり、マイク
ロ波(例えば周波数2.45GHz)などの高周波を用いた高密度プラズマ処理を行って
も良い。
なお元となる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層1
74を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するよ
うにしても良い。例えば金属としてタングステンを用いる場合、スパッタ法やCVD法等
により元となる金属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ
処理を行う。これにより、金属膜に相当するタングステン膜と、該金属膜に接し、なおか
つタングステンの酸化物で形成された金属酸化膜とを、形成することができる。
絶縁膜175は、CVD法やスパッタリング法等を用いて、酸化珪素、窒化珪素、酸化窒
化珪素、窒化酸化珪素等の絶縁性を有する材料を用いて形成する。
絶縁膜175は、基板180中に含まれるNaなどのアルカリ金属やアルカリ土類金属が
、後に形成される半導体層120中に拡散し、トランジスタなどの半導体素子の特性に悪
影響を及ぼすのを防ぐために設ける。また、絶縁膜175は、剥離層174に含まれる不
純物元素が半導体層120中に拡散するのを防ぎ、なおかつ後の素子層170を剥離する
工程において、素子層170を保護する役目も有している。さらに絶縁膜175により、
剥離層174における剥離が容易となり、または後の剥離工程において半導体素子や配線
に亀裂やダメージが入るのを防ぐことができる。
絶縁膜175は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いた
ものであっても良い。本実施の形態では、膜厚100nmの酸化窒化珪素膜、膜厚50n
mの窒化酸化珪素膜、膜厚100nmの酸化窒化珪素膜を順に積層して絶縁膜175を形
成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。
なお、本実施の形態では、基板180上に剥離層174を直接形成する場合を例示してい
るが、基板180と剥離層174の密着性を高めるために、基板180と剥離層174の
間に、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等を含む絶縁膜を形成しても良
い。
導電膜301としては、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イッ
トリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル及びタングステンを一
種以上含む導電性材料でなる膜を1層または2層以上形成するとよい。例えば、導電膜3
01として、窒化タングステン膜上に銅膜を積層した膜や、タングステン単層膜を形成す
ることができる。
次に、フォトリソグラフィー工程とエッチング工程により、トランジスタのゲート電極と
しても機能する走査線110を形成する。第1のフォトマスクを用いて、レジストからな
るマスク(以下、レジストマスクと呼ぶ。)を導電膜301上に形成する。導電膜301
をエッチングして、走査線110を形成する。そして、レジストマスクを除去する(図8
B)。
また、図7に示すように、電極171も走査線110と共に形成される。図7は、表示部
30の外部に形成される配線(電極)の接続構造の一例を示す断面図であり、第1層目の
電極171と、第2層目の電極172とが、電極173を介して接続されている構造を示
している。このような接続の構造は、走査線駆動回路41、走査線駆動回路42、データ
線駆動回路43や、引き回し配線などに適用される。
走査線110(第1層目の配線、電極)を覆って、絶縁膜131を形成し、絶縁膜131
上に、3層構造の酸化物半導体膜311乃至酸化物半導体膜313を形成する(図8(C
))。
絶縁膜131は、トランジスタ35のゲート絶縁膜を構成する。絶縁膜131としては、
酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコ
ニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む
絶縁膜を、単層で、または積層で用いればよい。
例えば、2層構造の絶縁膜131とする場合、1層目を窒化シリコン膜とし、2層目を酸
化シリコン膜とした多層膜とすればよい。2層目の酸化シリコン膜は酸化窒化シリコン膜
にすることができる。また、1層目の窒化シリコン膜を窒化酸化シリコン膜とすることが
できる。
酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、
電子スピン共鳴(ESR:Electron Spin Resonance)にてg値
が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm
下、好ましくは5×1016spins/cm以下である酸化シリコン膜を用いる。酸
化シリコン膜は、過剰酸素を有する酸化シリコン膜を用いると好ましい。窒化シリコン膜
は水素及びアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放
出量は、TDS(Thermal Desorption Spectroscopy:
昇温脱離ガス分光法)分析にて測定すればよい。
なお、窒化酸化シリコンとは、窒素の含有量が酸素より大きい絶縁材料であり、他方、酸
化窒化シリコンとは、酸素の含有量が窒素より大きな絶縁材料のことをいう。
3層構造の酸化物半導体膜311乃至酸化物半導体膜313は、トランジスタの半導体層
120を構成する膜である。ここでは、3層構造の酸化物半導体膜(311〜313)を
形成したが、単層構造でもよく、またその他の積層構造でもよい(図8C)。
次に、フォトリソグラフィー工程とエッチング工程により、トランジスタの半導体層12
0を形成する。第2のフォトマスクを用いて、レジストマスクを酸化物半導体膜311上
に形成し、酸化物半導体膜311乃至酸化物半導体膜313をエッチングして、半導体層
120を形成する。そして、レジストマスクを除去する(図8D)。
トランジスタの半導体層120として用いられる酸化物半導体としては、例えば、酸化イ
ンジウム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn
系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga
系酸化物、In−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸
化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化
物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−Zr−Zn系酸化物
、In−Ti−Zn系酸化物、In−Sc−Zn系酸化物、In−Y−Zn系酸化物、I
n−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In
−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−
Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−H
o−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb
−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−
Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn
系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物等がある
例えば、In:Ga:Zn=1:1:1、In:Ga:Zn=3:1:2、あるいはIn
:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸
化物を用いるとよい。
半導体層120を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結
合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。
これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため
、酸化物半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜
から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ま
しい。
なお、酸化物半導体膜への脱水化処理(脱水素化処理)によって、酸化物半導体膜から酸
素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理(脱水素化処理
)によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うこ
とが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化
処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多
くする場合を過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理(脱水素化処理)により、水素または水分が
除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)化または
i型に限りなく近く実質的にi型(真性)である酸化物半導体膜とすることができる。な
お、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく(
ゼロに近く)、キャリア密度が1×1017/cm以下、1×1016/cm以下、
1×1015/cm以下、1×1014/cm以下、1×1013/cm以下であ
ることをいう。
また、このように、i型又は実質的にi型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのドレイン電流を、室温(25℃程度)にて1×10−18A以下、
好ましくは1×10−21A以下、さらに好ましくは1×10−24A以下、または85
℃にて1×10−15A以下、好ましくは1×10−18A以下、さらに好ましくは1×
10−21A以下とすることができる。なお、トランジスタがオフ状態とは、nチャネル
型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体
的には、ゲート電圧がしきい値電圧よりも1V以上、2V以上または3V以上小さければ
、トランジスタはオフ状態となる。
なお、FFSモードの液晶表示装置の場合、図14に示した容量C1は、画素電極116
と共通電極115が絶縁膜136を介して重なる領域に形成される。そのため、絶縁膜1
36の膜厚や比誘電率が変わらないのであれば、容量C1は、上記領域の面積が大きくな
るほど、その容量値が大きくなり、上記領域の面積が小さくなるほどその容量値が小さく
なる。そして、本発明の一態様に係る液晶表示装置では、トランジスタ35のオフ電流を
著しく小さくすることができるため、シリコンを用いたトランジスタを画素のスイッチン
グ素子に適用した液晶表示装置に比べて、容量C1からリークする電荷量を少なく抑える
ことができる。そのため、本発明の一態様に係る液晶表示装置では、シリコンを用いたト
ランジスタを画素のスイッチング素子に適用した液晶表示装置の場合に比べて、容量C1
の容量値を小さく抑えることができ、画素電極116と共通電極115が絶縁膜136を
介して重なる領域の面積も、小さく抑えることができる。よって、本発明の一態様に係る
液晶表示装置では、画素31の透過率を高めることができ、液晶パネルの内部における光
の損失を抑えて、液晶表示装置の消費電力を低減させることができる。
ここでは、トランジスタのチャネルが、半導体層120のうち、主として酸化物半導体膜
312に形成されるように、酸化物半導体膜311乃至酸化物半導体膜313を設けてい
る。酸化物半導体膜311乃至酸化物半導体膜313の詳細な作製方法については、後述
する。
図9Aに示すように、基板180全体に、第2層目の配線及び電極を構成する導電膜30
2を形成する。導電膜302は、導電膜301と同様に形成することができる。ここでは
、導電膜302を3層構造とする。1層目、3層目をチタン膜で形成し、2層目をアルミ
ニウム膜で形成する。チタン膜、アルミニウム膜はスパッタリング法で形成する。
次に、第3のフォトマスクを用いてレジストマスクを導電膜302及び絶縁膜131上に
形成する。このレジストマスクを用いて、導電膜302をエッチングして、半導体層12
0に接続されるデータ線111、及び電極112を形成する(図9B)。データ線111
、電極112は、トランジスタのソース電極、ドレイン電極として機能する。
また、導電膜302からは2層目の図2に示す配線161、図6に示す配線117、及び
図7に示す電極172等も形成される。図6の配線117は、共通電極115を端子部6
0に接続するための引き回し配線である。
次に、基板180全体を覆って、無機絶縁膜を形成する。ここでは、3層の無機材料でな
る絶縁膜132乃至絶縁膜134を形成する(図9C)。特に、絶縁膜132及び絶縁膜
133は酸化物膜とし、絶縁膜134は窒化物絶縁膜とすることが好ましい。絶縁膜13
4を窒化物絶縁膜とすることで外部から水素や水等の不純物がトランジスタの半導体層に
入ることを抑制できる。なお、絶縁膜132は設けない構造であってもよい。
また、絶縁膜132及び絶縁膜133の一方または双方を酸化物膜とした場合、化学量論
的組成よりも多くの酸素を含むことが好ましい。このようにすることで、酸化物半導体膜
311乃至酸化物半導体膜313からの酸素の脱離を防止するとともに、酸素過剰領域に
含まれる該酸素を酸化物半導体膜に移動させ、酸素欠損を補填することが可能となる。
例えば、昇温脱離ガス分析(以下、TDS(Thermal Desorption S
pectroscopy)による分析とする。)によって測定される酸素分子の放出量が
、1.0×1018分子/cm以上ある酸化絶縁膜を用いることで、該酸化物半導体膜
に含まれる酸素欠損を補填することができる。なお、絶縁膜132及び絶縁膜133の一
方または双方において、化学量論的組成よりも過剰に酸素を含む領域(酸素過剰領域)が
部分的に存在していてもよく、少なくとも酸化物半導体膜311乃至酸化物半導体膜31
3でなる半導体層120と重畳する領域に酸素過剰領域が存在することで、酸化物半導体
膜311乃至酸化物半導体膜313からの酸素の脱離を防止するとともに、酸素過剰領域
に含まれる酸素を酸化物半導体膜311乃至酸化物半導体膜313に移動させ、酸素欠損
を補填することが可能となる。
絶縁膜133が化学量論的組成よりも多くの酸素を含む酸化物膜である場合、絶縁膜13
2は、酸素を透過する酸化物膜であることが好ましい。なお、絶縁膜132において、外
部から絶縁膜132に入った酸素の一部は膜中にとどまる。また、予め絶縁膜132に含
まれている酸素が外部へ拡散する場合もある。そのため、絶縁膜132は酸素の拡散係数
が大きい酸化絶縁膜であることが好ましい。
絶縁膜132の厚さは、5nm以上150nm以下、好ましくは5nm以上50nm以下
、好ましくは10nm以上30nm以下とすることができる。絶縁膜131の厚さは、3
0nm以上500nm以下、好ましくは150nm以上400nm以下とすることができ
る。
絶縁膜134を窒化物絶縁膜とする場合、絶縁膜132及び絶縁膜133の一方または双
方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化物
絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、25℃にお
いて0.5重量%のフッ酸を用いた場合のエッチング速度が10nm/分以下である酸化
絶縁膜とすることが好ましい。
なお、絶縁膜132及び絶縁膜133の一方または双方を、酸化窒化シリコンまたは窒化
酸化シリコン等、窒素を含む酸化絶縁膜とする場合、SIMS(Secondary I
on Mass Spectrometry)より得られる窒素濃度は、SIMS検出下
限以上3×1020atoms/cm未満、好ましくは1×1018atoms/cm
以上1×1020atoms/cm以下とすることが好ましい。このようにすること
で、トランジスタ35に含まれる酸化物半導体でなる半導体層120への窒素の移動量を
少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠
陥量を少なくすることができる。
絶縁膜132は次の条件にて形成することができる。PE−CVD装置の真空排気された
処理室内に載置された基板を180℃以上400℃以下、さらに好ましくは200℃以上
370℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を
導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは40P
a以上200Pa以下とし、処理室内に設けられた電極に高周波電力を供給する条件であ
る。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シ
ラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある
絶縁膜134として、水素含有量が少ない窒化物絶縁膜を設けてもよい。該窒化物絶縁膜
としては、例えば、TDS分析によって測定される水素分子の放出量が、5.0×10
molecules/cm未満であり、好ましくは3.0×1021molecul
es/cm未満であり、さらに好ましくは1.0×1021molecules/cm
未満である窒化物絶縁膜である。
絶縁膜134は、外部から水素や水等の不純物がトランジスタに侵入することを抑制する
機能を奏する厚さとする。例えば、50nm以上200nm以下とすればよい。また、そ
の厚さは、好ましくは50nm以上150nm以下であり、さらに好ましくは50nm以
上100nm以下である。
絶縁膜132乃至絶縁膜134は、PE−CVD法またはスパッタリング法等の各種成膜
方法を用いて形成することができる。また絶縁膜132乃至絶縁膜134は真空中で連続
して形成することが好ましい。このようにすることで、絶縁膜132、絶縁膜133、及
び絶縁膜134のそれぞれの界面に不純物が混入することを抑制することができる。絶縁
膜132と絶縁膜133に用いる材料が同種の組成である場合、絶縁膜132と絶縁膜1
33の界面が明確に分からない場合がある。
例えば、絶縁膜132として、PE−CVD法で酸化シリコン膜または酸化窒化シリコン
膜を形成する場合は、以下の成膜条件で成膜することができる。基板を180℃以上40
0℃以下、さらに好ましくは200℃以上370℃以下に保持し、処理室に原料ガスのシ
リコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を20Pa以上
250Pa以下、さらに好ましくは40Pa以上200Pa以下とし、処理室内に設けら
れた電極に高周波電力を供給する条件である。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シ
ラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある
なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、絶
縁膜132に含まれる水素含有量を低減することが可能であると共に、絶縁膜132に含
まれるダングリングボンドを低減することができる。絶縁膜133から移動する酸素は、
絶縁膜132に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜
132に含まれるダングリングボンドが低減されていると、絶縁膜133に含まれる酸素
を効率よく半導体層120へ移動させ、半導体層120の酸素欠損を補填することが可能
である。この結果、半導体層120に混入する水素量を低減できると共に酸化物半導体膜
に含まれる酸素欠損を低減させることが可能である。
絶縁膜133として、PE−CVD装置で酸化シリコン膜または酸化窒化シリコン膜を形
成する場合、以下の形成条件とすることで、絶縁膜133の酸素濃度を高くすることがで
きる。絶縁膜133と絶縁膜131の原料ガスは、絶縁膜132と同様である。
基板を180℃以上260℃以下、さらに好ましくは180℃以上230℃以下に保持し
、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、
さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられた電極に0.
17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0
.35W/cm以下の高周波電力を供給する。
絶縁膜133の成膜時に、上記のようなパワー密度の高周波電力を供給することで、プラ
ズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むた
め、絶縁膜133中における酸素含有量が化学量論的組成よりも多くなる。しかしながら
、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素
の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加
熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、半導体層12
0上に絶縁膜132が設けられている。このため、絶縁膜133の形成工程において、絶
縁膜132が半導体層120の保護膜となる。この結果、パワー密度の高い高周波電力を
用いて絶縁膜133を形成しても、半導体層120へのダメージを抑制できる。
また、絶縁膜133は膜厚を厚くすることで加熱によって脱離する酸素の量を多くするこ
とができることから、絶縁膜133は絶縁膜132より厚く設けることが好ましい。絶縁
膜132を設けることで絶縁膜133を厚く設ける場合でも被覆性を良好にすることがで
きる。
例えば、絶縁膜134として、水素含有量が少ない窒化シリコン膜をPE−CVD装置で
形成する場合、次の条件で成膜することができる。基板を80℃以上400℃以下、さら
に好ましくは200℃以上370℃以下に保持し、処理室に原料ガスを導入して処理室内
における圧力を100Pa以上250Pa以下とし、好ましくは100Pa以上200P
a以下とし、処理室内に設けられた電極に高周波電力を供給する、ことである。
絶縁膜134の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを
用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン
、トリシラン、フッ化シラン等がある。また、窒素の流量は、アンモニアの流量に対して
5倍以上50倍以下、好ましくは10倍以上50倍以下とすることが好ましい。なお、原
料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促
すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離
し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素
分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、
外部から水素や水等の不純物が入ることを抑制することが可能な窒化シリコン膜を形成す
ることができる。
少なくとも絶縁膜133を形成した後に加熱処理を行い、絶縁膜132または絶縁膜13
3に含まれる過剰酸素を半導体層120に移動させ、半導体層120の酸素欠損を補填す
ることが好ましい。なお、該加熱処理は、半導体層120の脱水素化または脱水化を行う
加熱処理として行えばよい。
以上の工程で、液晶パネルの画素31および走査線駆動回路41、走査線駆動回路42、
データ線駆動回路43のトランジスタを作製することができる。
<画素電極、共通電極の作製>
次に、図3乃至図6の素子層170を参照して、画素31に、画素電極116及び共通電
極115を作製する工程を説明する。
トランジスタを覆って有機樹脂膜135を形成する。有機樹脂膜135は、共通電極11
5および画素電極116の下地膜であり、トランジスタ、配線等による凹凸を低減するた
めの平坦化膜として形成される。有機樹脂膜135には、アクリル樹脂、ポリイミド樹脂
等を用いることができる。
第4のフォトマスクを用いて、有機樹脂膜135上にレジストマスクを形成する。このレ
ジストマスクを用いたエッチング工程により、無機材料でなる絶縁膜131乃至134及
び有機樹脂膜135を貫通するコンタクトホールを形成する。ここで形成されるコンタク
トホールは、絶縁膜131上の第2層目の配線または電極と、有機樹脂膜135上に形成
される電極とを接続するためのものである。例えば、共通電極115と絶縁膜131上の
配線117とを接続するためのコンタクトホール等も形成される(図6参照)。
なお、フォトマスクが1つ増えることになるが、有機樹脂膜135にコンタクトホールを
形成するためのフォトマスクと、絶縁膜131乃至134にコンタクトホールを形成する
ためのフォトマスクを別にすることもできる。
次に、有機樹脂膜135上に透明導電膜を形成する。第5のフォトマスクを用いて、この
透明導電膜上にレジストマスクを形成する。このレジストマスクを用いて、透明導電膜を
エッチングして、共通電極115を形成する。更に、透明導電膜からは、図2に示す端子
部60の電極162、図7の電極173等も形成される。
図7に示すように、第3層目の電極173により、第1層目の電極171と第2層目の電
極172とが接続される。
図7のように第3層目の電極173により、電極171と電極172とを接続するように
することで、電極171と電極172とが直接接する接続部を作製する場合よりも、フォ
トマスクを1枚少なくすることができる。それは、電極171と電極172とが直接接す
るような接続部とするには、導電膜302を形成する前に、絶縁膜131にコンタクトホ
ールを形成するためのフォトマスクが必要であるが、図7の接続部の作製には、そのフォ
トマスクが不要であるからである。
共通電極115を覆って、基板180全体に絶縁膜136を形成する。この絶縁膜136
は、外部から水等の不純物の侵入を防ぐためのパッシベーション膜として形成される。ま
た、絶縁膜136は、共通電極115と画素電極116が重なった領域に形成される容量
の誘電体を構成する。絶縁膜136は、絶縁膜134と同様に、窒化物または窒化酸化物
でなる絶縁膜が好ましく、例えば、窒化シリコン膜、窒化酸化シリコン膜を形成すればよ
い。
第6のフォトマスクを用いて、絶縁膜136上にレジストマスクを形成する。このレジス
トマスクを用いたエッチングにより、絶縁膜136をエッチングして、電極112に達す
るコンタクトホールを少なくとも形成する。
絶縁膜136上に透明導電膜を形成する。第7のフォトマスクを用いて、透明導電膜上に
レジストマスクを形成する。このレジストマスクを用いて透明導電膜をエッチングして、
画素電極116を形成する。画素電極116は電極112に接続されている。
なお、共通電極115及び画素電極116を構成する透明導電膜としては、酸化タングス
テンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタ
ンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等でなる膜を用いる
ことができる。
<カラーフィルタ、ブラックマトリクスの作製>
ここでは、基板200に、ブラックマトリクス210、カラーフィルタ211、オーバー
コート212、スペーサ141を作製する。ブラックマトリクス210、カラーフィルタ
211を基板180に形成することもできる。スペーサ141は、例えば、オーバーコー
ト212上に、感光性硬化樹脂剤を塗布し、第8のフォトマスクを介して樹脂剤を露光し
、現像処理して形成すれば良い。なお、スペーサ141は、基板180側に設けても良い
<セル工程>
以下、セル工程について説明する。表示部30、走査線駆動回路41、走査線駆動回路4
2、データ線駆動回路43及び端子部60が形成された素子層170を基板100に転置
し(以下、回路基板100と呼ぶ。)、回路基板100と、カラーフィルタ211等が形
成された基板200(以下、カラーフィルタ基板200と呼ぶ。)とを液晶材料を封入し
た状態で、貼り合わせて、液晶パネル10を作製する。
水の侵入により、酸化物半導体を用いたトランジスタは、しきい値電圧が変動する等、信
頼性が低下する。そこで、上述したように、回路基板100の作製工程において、連続成
膜や、脱水素化のための加熱処理等酸化物半導体の不純物の除去(高純度化処理)を行う
ことが好ましい。そこで、セル工程においても、液晶パネル内部に不純物、特に水分を取
り込まないようにすることが好ましい。液晶パネルは液晶材料の存在により、有機ELパ
ネルのように、乾燥剤等を内部に配置することは困難であるため、セル工程で液晶パネル
内部に水分を取り込ませないことが好ましい。また、有機樹脂膜は無機絶縁膜と比較して
吸湿性が高いため、有機樹脂膜135の形成からセル工程までの間に、水の濃度が上昇し
やすい。回路基板100やカラーフィルタ基板200が水分を多く含む状態で、セル工程
を行うと、液晶パネルの信頼性を低下させる原因となる。
そこで、セル工程において、素子層170が形成された基板180やカラーフィルタ基板
200から水分除去する乾燥処理を行い、水分が再付着しない環境下で液晶パネルを作製
する。例えば、セル工程は、気密性のある処理室で行う。また、回路基板100及びカラ
ーフィルタ基板200から水分を除去する100℃以上の加熱処理を行うようにする。以
下、セル工程の詳細を説明する。
<配向膜の形成>
基板180及びカラーフィルタ基板200に、それぞれ、配向膜137及び配向膜213
を作製する。基板180を洗浄した後、配向膜137を形成するためにポリイミド樹脂を
印刷法等により、基板180表面に塗布し、焼成して配向膜137を形成する。配向膜1
37にラビングや光照射により配向処理をする。カラーフィルタ基板200にも同様に配
向膜213を形成する。以上の工程は、大気雰囲気下で行うことができるが、これ以降の
工程は、気密性を有する処理室内で大気開放せずに行われる。各処理室の露点温度を−6
0℃以下、好ましくは−75℃以下とする。例えば、−60℃乃至−80℃程度にする。
つまり、基板180および基板200の内側に全ての構造物を形成した後は、セル工程完
了まで、基板180及びカラーフィルタ基板200は、常に、露点温度が−60℃という
水分が極少ない雰囲気下に置かれる。なお、基板の搬送時など処理室内を減圧状態にしな
い場合などは、雰囲気を窒素やアルゴン等の不活性雰囲気とする。
<乾燥処理>
基板180及びカラーフィルタ基板200に乾燥処理を行う。乾燥処理として減圧下での
熱処理を行う。加熱温度は100℃以上とし、150℃以上が好ましい。また、減圧状態
としては1Pa以下が好ましく、10−4Pa以下がより好ましい。例えば、処理室の圧
力を1×10−5Paとする。
なお、上記乾燥処理における加熱処理では、加熱温度の上限は、基板180に使用される
材料の耐熱性と、減圧状態における気圧とを考慮して、実施者が適宜定めることができる
。例えば、基板180にアクリル系の有機樹脂を用いる場合、加熱温度の上限を180℃
乃至250℃程度とするのが好ましい。また、例えば、基板180にポリイミド系の有機
樹脂を用いる場合、加熱温度の上限を250℃乃至300℃程度とするのが好ましい。
<素子層の転置>
次いで、基板180上に形成された素子層170を、可撓性を有する基板100上に転置
する工程について、図21及び図22を用いて述べる。なお、本実施の形態では、素子層
170の転置は、耐熱性を有する基板180と素子層170の間に、金属酸化膜を含む剥
離層174を設け、当該金属酸化膜を結晶化により脆弱化して素子層170を剥離する方
法を用いる場合について述べる。ただし、素子層170の転置は上記方法の他、基板18
0と素子層170の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチン
グにより該非晶質珪素膜を除去することで素子層170を剥離する方法、基板180を機
械的に削除することで素子層170を基板180から切り離す方法等、様々な方法を用い
ることができる。
まず、図21(A)に示すように、素子層170の基板180とは反対の側に、接着剤1
85を用いて支持基板181を接着させる。支持基板181としては、ガラス基板、石英
基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、接
着剤185としては、後の工程において素子層170から剥離させることが可能な材料を
用いる。例えば、接着剤185として、紫外線などの照射により剥離が可能な接着剤を用
いればよい。
次に、図21(B)に示すように、素子層170及び支持基板181を、基板180から
剥離する。本実施の形態では、物理的な力を用いて基板180から素子層170及び支持
基板181を剥離する。剥離層174は、全て除去せず一部が素子層170側に残存した
状態であっても良い。上記剥離は、例えば人間の手や把治具で引き剥がす処理や、ローラ
ーを回転させながら分離する処理で行うことが可能である。
次いで、図21(C)に示すように、素子層170の上記剥離により露出した面側に、接
着剤183を用いて基板100を接着させる。
基板100は、上述したとおり可撓性を有しており、プラスチック等の樹脂を有する基板
を、基板100として用いることができる。
接着剤183は、基板100と素子層170とを貼り合わせることができる材料を用いる
。接着剤183として、例えば、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着
剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
次いで、支持基板181及び接着剤185を除去する(図22)。
<シール材塗布、液晶滴下>
次に、液晶材料を封止するためカラーフィルタ基板200に、シール材を塗布する。ここ
では、液晶滴下法(ODF)用の紫外線硬化シール材を塗布する。次に、カラーフィルタ
基板200のシール材で囲われた領域に液晶材料を滴下する。この工程は、窒素雰囲気で
行われる。
<貼り合わせ工程>
次に、貼り合わせ用の処理室に、回路基板100及びカラーフィルタ基板200を搬送す
る。処理室内の雰囲気を、0.1Pa以上20kPa以下、好ましくは1Pa以上100
Pa以下の減圧状態とし、回路基板100とカラーフィルタ基板200を貼り合わせる。
そして、貼り合わされた回路基板100及びカラーフィルタ基板200を別の処理室に移
動し、そこで紫外線を照射してシール材を硬化させて、封止部材215を完成させる。こ
の工程は、窒素雰囲気で行われる。
以上のセル工程を経て、回路基板100及びカラーフィルタ基板200の間に液晶層14
0が封止された液晶パネルが作製できる。このようにセル工程において、回路基板100
及びカラーフィルタ基板200の乾燥処理(加熱処理)の実施と、これら基板の乾燥状態
を維持するための雰囲気制御を行うことにより、水分が原因とされる液晶パネルの劣化を
抑制することができる。この点については、実施例1にて説明する。
よって、本実施の形態により、バックプレーン(回路基板100)に酸化物半導体が使用
された液晶表示装置の水分による劣化を低減することができる。高信頼の酸化物半導体を
用いた液晶表示装置を提供することが可能になる。
また、FFSモードの画素構造と結晶性酸化物半導体膜でなるトランジスタの組み合わせ
により、高信頼、高精細化、低消費電力の液晶表示装置の実現が可能である。
よって、画素の開口率50%以上(好ましくは60%以上)、解像度300dpi以上の
FFSモードの液晶表示装置を提供することが可能である。例えば、図29に酸化物半導
体トランジスタで作製した液晶パネルの仕様の一例を示す。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態2)
次いで、半導体層120を構成する酸化物半導体膜について、詳しく述べる。
半導体層120を構成する酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半
導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸
化物半導体膜、多結晶酸化物半導体膜、CAAC−OS(C Axis Aligned
Crystalline Oxide Semiconductor)膜などをいう。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、1nm以上10nm未満の大きさの微結晶(ナノ結晶
ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−O
S膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内
に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行う
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Elect
ron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CA
AC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察
)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸
を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置さ
れている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」と
は、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、
85°以上95°以下の場合も含まれる。
一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TE
M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有して
いることがわかる。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−pl
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化
物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)と
して試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に
帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを5
6°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配
列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形
状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜
の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAA
C−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CA
AC−OS膜のうち、二種以上を有する積層膜であってもよい。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の基板温度を高めることで、基板に到達した平板状のスパッタ粒子のマイグレーシ
ョンが起こり、スパッタ粒子の平らな面が基板に付着する。このとき、スパッタリング粒
子が正に帯電することで、スパッタ粒子同士が反発しながら基板に付着するため、スパッ
タ粒子が偏って不均一に重なることがなく、厚さの均一なCAAC−OS膜を成膜するこ
とができる。具体的には、基板温度を100℃以上740℃以下、好ましくは200℃以
上500℃以下として成膜することが好ましい。
また、成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑
制できる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素及び窒素等)
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体
積%とする。
CAAC−OS膜を成膜した後、加熱処理を行ってもよい。加熱処理の温度は、100℃
以上740℃以下、好ましくは200℃以上500℃以下とする。また、加熱処理の時間
は1分以上24時間以下、好ましくは6分以上4時間以下とする。また、加熱処理は、不
活性雰囲気又は酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行っ
た後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、CAAC−O
S膜の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理に
よりCAAC−OS膜に酸素欠損が生成されることがある。その場合、酸化性雰囲気での
加熱処理によって該酸素欠損を低減することができる。また、加熱処理を行うことで、C
AAC−OS膜の結晶性をさらに高めることができる。なお、加熱処理は、1000Pa
以下、100Pa以下、10Pa以下又は1Pa以下の減圧下で行ってもよい。減圧下で
は、CAAC−OS膜の不純物濃度をさらに短時間で低減することができる。
また、酸化物半導体膜311は、酸化物半導体膜312を構成する元素一種以上から構成
され、伝導帯下端のエネルギーが酸化物半導体膜312よりも0.05eV以上、0.0
7eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0
.5eV以下または0.4eV以下真空準位に近い酸化物膜である。なお、酸化物半導体
膜312は少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。こ
のとき、トランジスタのゲート電極(走査線110)に電界を印加すると、半導体層12
0のうち、伝導帯下端のエネルギーが小さい酸化物半導体膜312にチャネルが形成され
る。即ち、酸化物半導体膜312とゲート絶縁膜(絶縁膜131)との間に酸化物半導体
膜311を有することによって、トランジスタのチャネルを絶縁膜131と接しない酸化
物半導体膜312に形成することができる。また、酸化物半導体膜312を構成する元素
一種以上から酸化物半導体膜311が構成されるため、酸化物半導体膜312と酸化物半
導体膜311との界面において、界面散乱が起こりにくい。従って、該界面においてはキ
ャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜311は、例えば、アルミニウム、シリコン、チタン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸
化物半導体膜312よりも高い原子数比で含む酸化物膜とすればよい。具体的には、酸化
物半導体膜311として、酸化物半導体膜312よりも前述の元素を1.5倍以上、好ま
しくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物膜を用いる。前述
の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有
する。即ち、酸化物半導体膜311は酸化物半導体膜312よりも酸素欠損が生じにくい
酸化物膜である。
または、酸化物半導体膜312がIn−M−Zn酸化物であり、酸化物半導体膜311も
In−M−Zn酸化物であるとき、酸化物半導体膜311をIn:M:Zn=x:y
:z[原子数比]、酸化物半導体膜312をIn:M:Zn=x:y:z[原子
数比]とすると、y/xがy/xよりも大きくなる酸化物半導体膜311及び酸
化物半導体膜312を選択する。なお、元素MはInよりも酸素との結合力が強い金属元
素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHf等が
挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる酸化物
半導体膜311及び酸化物半導体膜312を選択する。さらに好ましくは、y/x
/xよりも2倍以上大きくなる酸化物半導体膜311及び酸化物半導体膜312を
選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる酸化物半
導体膜311及び酸化物半導体膜312を選択する。
酸化物半導体膜311の厚さは、3nm以上100nm以下、好ましくは3nm以上50
nm以下とする。また、酸化物半導体膜312の厚さは、3nm以上200nm以下、好
ましくは3nm以上100nm以下であり、さらに好ましくは3nm以上50nm以下で
ある。
また、酸化物半導体膜313は、酸化物半導体膜312を構成する元素一種以上から構成
され、伝導帯下端のエネルギーが酸化物半導体膜312よりも0.05eV以上、0.0
7eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0
.5eV以下または0.4eV以下真空準位に近い酸化物膜である。酸化物半導体膜31
2を構成する元素一種以上から酸化物半導体膜313が構成されるため、酸化物半導体膜
312と酸化物半導体膜313との界面に界面準位を形成しにくい。該界面が界面準位を
有すると、該界面をチャネルとしたしきい値電圧の異なる第2のトランジスタが形成され
、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物半導体
膜313を設けることにより、トランジスタのしきい値電圧等の電気的特性のばらつきを
低減することができる。
例えば、酸化物半導体膜313は、アルミニウム、シリコン、チタン、ガリウム、ゲルマ
ニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸
化物半導体膜312よりも高い原子数比で含む酸化物膜とすればよい。具体的には、酸化
物半導体膜313として、酸化物半導体膜312よりも前述の元素を1.5倍以上、好ま
しくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物膜を用いる。前述
の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有
する。即ち、酸化物半導体膜313は酸化物半導体膜312よりも酸素欠損が生じにくい
酸化物膜である。
または、酸化物半導体膜312がIn−M−Zn酸化物であり、酸化物半導体膜313も
In−M−Zn酸化物であるとき、酸化物半導体膜312をIn:M:Zn=x:y
:z[原子数比]、酸化物半導体膜313をIn:M:Zn=x3:3:[原子
数比]とすると、y/xがy/xよりも大きくなる酸化物半導体膜312及び酸
化物半導体膜313を選択する。なお、元素MはInよりも酸素との結合力が強い金属元
素であり、例えば、Al、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHf等
が挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる酸化
物半導体膜312及び酸化物半導体膜313を選択する。さらに好ましくは、y/x
がy/xよりも2倍以上大きくなる酸化物半導体膜312及び酸化物半導体膜313
を選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる酸化物
半導体膜312及び酸化物半導体膜313を選択する。なお、酸化物半導体膜312にお
いて、yがx以上であるとトランジスタに安定した電気的特性を付与できるため好ま
しい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下し
てしまうため、yはx以上、xの3倍未満であると好ましい。
酸化物半導体膜313の厚さは、3nm以上100nm以下、好ましくは3nm以上50
nm以下とする。
3層構造の半導体層120において、酸化物半導体膜311、酸化物半導体膜312及び
酸化物半導体膜313は、TEMによって明確な結晶部が確認できない構造、または結晶
質とする。好ましくは、酸化物半導体膜311はTEMによって明確な結晶部が確認でき
ない構造とし、酸化物半導体膜312は結晶質とし、酸化物半導体膜313はTEMによ
って明確な結晶部が確認できない構造、または結晶質とする。チャネルが形成される酸化
物半導体膜312が結晶質であることにより、トランジスタに安定した電気的特性を付与
することができる。
なお、チャネル形成領域とは、トランジスタの半導体層において、ゲート電極と重なり、
かつソース電極とドレイン電極とに挟まれる領域をいう。また、チャネルとは、チャネル
形成領域において、電流が主として流れる領域をいう。
ここでは、酸化物半導体膜311乃至酸化物半導体膜313として、スパッタリング法に
よりIn−Ga−Zn酸化物膜を形成する。
酸化物半導体膜311、及び酸化物半導体膜313の成膜には、In−Ga−Zn酸化物
(In:Ga:Zn=1:3:2[原子数比])であるスパッタリング用ターゲットを用
いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、
酸素ガスを15sccm用い、圧力0.4Paとし、基板温度を200℃とし、DC電力
0.5kWとすればよい。
また、酸化物半導体膜312をCAAC−OS膜として形成する。そのため、成膜には、
In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であり、多結晶
In−Ga−Zn酸化物を含むスパッタリング用ターゲットを用いることが好ましい。成
膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15scc
m用い、圧力を0.4Paとし、基板の温度300℃とし、DC電力0.5kWとするこ
とができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態3)
図1の液晶パネル10にタッチセンサ(接触検出装置)を設けることで、タッチパネルと
して機能させることができる。
本実施の形態では、図10乃至図12を用いて、タッチパネルについて説明する。
図10は、液晶パネル10が用いられたタッチパネル400の構成例を示す断面図である
。タッチパネル400は、タッチセンサとして静電容量式のセンサを備えている。基板1
00の外側に偏光板411が取り付けられ、基板200の内側に偏光板412が取り付け
られている。なお、偏光板412は、基板200の外側に設けられていても良い。
基板100の共通電極421は、画素の共通電極およびタッチセンサの容量素子の電極を
構成する。電極422は、基板200の外側に設けられている。偏光板412が基板20
0の外側に設けられている場合、基板200と、偏光板412の間に、電極422を設け
るようにすれば良い。電極422はタッチセンサの容量素子の電極を構成する。また、液
晶パネル10はFFSモードの画素構造のために、基板200側に導電膜が形成されてい
ないので、基板200の帯電防止用の導電体として電極422が機能する。
図11及び図12を用いて、タッチパネル400のタッチセンサについて説明する。図1
1は、タッチパネル400の共通電極421、及び電極422の構成例を示す平面図であ
り、図12(A)は、図11の切断線C1−C2による断面図であり、図12(B)は、
図11の領域240における平面図である。
共通電極421及び電極422はストライプ状の形状を有し、共通電極421と電極42
2は平面において直交するように配置されている。そして、共通電極421と電極422
が交差している領域240には、複数の画素31が設けられている。画素電極116は、
共通電極421と電極422の間に設けられているが、画素電極116と電極422の間
に共通電極421が設けられていても良い。各共通電極421は、引き回し配線431に
より、FPC461に接続され、各電極422は、引き回し配線432により基板200
に取り付けられたFPC462に接続されている。
共通電極421と電極422が交差している領域にタッチセンサの静電容量が形成される
。共通電極421と電極422を一対の電極とする容量素子において、共通電極421は
この容量素子に電位を供給するための電極である。他方、電極422は、容量素子を流れ
る電流を取り出すための電極である。
タッチパネル400の動作は、画素31に画像信号を入力する表示動作と、接触を検出す
るセンシング動作に大別できる。表示動作時は、共通電極421の電位はローレベルに固
定されている。センシング期間には、各共通電極421にパルス信号が順次印加され、そ
の電位がハイレベルとされる。このとき、指がタッチパネル400に接触していると、指
による容量がタッチセンサの容量素子に付加されるため、容量素子を流れる電流が変化し
、電極422の電位が変化する。電極422を順次走査して、電極422の電位の変化を
検出することで、指の接触位置が検出される。
上述したように、液晶パネル10を用いてタッチパネルを構成することで、タッチパネル
400の静電容量を構成する電極の一方に、FFSモードの液晶パネル10に元々設けら
れていた画素の共通電極を用いることができるため、軽量、薄型で、かつ高表示品位のタ
ッチパネルを提供することが可能である。
なお、図10乃至図12では、液晶パネル10の共通電極421が、タッチセンサの電極
の1つとして機能する、所謂インセルタイプのタッチパネル400について例示したが、
タッチセンサの電極を共通電極421とは別に設けるオンセルタイプのタッチパネルも、
本発明の一態様に含まれる。
図24及び図25に、オンセルタイプのタッチパネルに含まれる、タッチセンサの構成を
例示する。図24は、複数の電極451と、複数の電極452の斜視図に相当し、図25
は、複数の電極451と、複数の電極452の平面図に相当する。図24及び図25に示
すタッチセンサは、X軸方向に配列された複数の電極451と、X軸方向と交差するY軸
方向に配列された複数の電極452とを有する。
複数の電極451と、複数の電極452とは、矩形状の導電膜が複数接続された形状を有
している。そして、タッチセンサ450では、複数の電極451と、複数の電極452と
が、導電膜の矩形状を有する部分の位置が互いにずれるように、配置されている。そして
、電極451と電極452の交差する部分には、電極451と電極452が接触しないよ
うに間に絶縁膜が設けられている。
図26に、電極451と電極452とが交差する部分における、タッチセンサ450の断
面図を一例として示す。図26では、電極451が導電膜451a乃至導電膜451dを
含んでいる。また、導電膜451a、導電膜451c、導電膜451d、及び電極452
は、同一の絶縁表面上に形成されており、導電膜451a、導電膜451c、導電膜45
1d、及び電極452上には絶縁膜453が設けられている。導電膜451bは、電極4
52を跨ぐように絶縁膜453上に設けられており、なおかつ、導電膜451bは絶縁膜
453に設けられた開口部において、導電膜451a及び導電膜451cに接続されてい
る。上記構成により、電極452に接触することなく、導電膜451a乃至導電膜451
dを含む電極451と、電極452とを交差させることができる。
電極451と電極452は、可視光に対して透光性を有する導電材料、例えば、酸化珪素
を含む酸化インジウムスズ(ITSO)、酸化インジウムスズ(ITO)、酸化亜鉛(Z
nO)、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛(GZO)などで、形成する
ことができる。ただし、導電膜451dが引き回しのための配線である場合、導電膜45
1dは必ずしも可視光に対して透光性を有する導電材料で形成する必要はない。
図27に、電極451と電極452とが交差する部分の回路図を示す。図27に示すよう
に、電極451と電極452の交差する部分には、容量素子454が形成される。
図28に、実際に設計したタッチセンサのマスク図面を示す。
上述したような構成を有するタッチセンサ450を液晶パネルに付加することで、タッチ
パネルを形成することができる。
(実施の形態4)
本実施の形態では、液晶表示装置の消費電力低減のための駆動方法について説明する。本
実施の形態の駆動方法により、画素に酸化物半導体トランジスタを適用した液晶表示装置
の更なる低消費電力化を図ることができる。以下、図13乃至図15を用いて、液晶表示
装置の低消費電力化について説明する。
図13は、本実施の形態の液晶表示装置の構成例を示すブロック図である。図13に示す
ように、液晶表示装置500は、液晶パネル501、および制御回路510を有する。液
晶パネル501は、図1の液晶パネル10に対応する。
液晶表示装置500には、デジタルデータである画像信号(Video)、および液晶パ
ネル501の画面の書き換えを制御するための同期信号(SYNC)が入力される。同期
信号としては、例えば水平同期信号(Hsync)、垂直同期信号(Vsync)、およ
び基準クロック信号(CLK)等がある。
液晶パネル501は、表示部530、走査線駆動回路540、およびデータ線駆動回路5
50を有する。表示部530は、複数の画素531を有する。同じ行の画素531は、共
通の走査線541により走査線駆動回路540に接続され、同じ列の画素531は共通の
データ線551によりデータ線駆動回路550に接続されている。
液晶パネル501には、コモン電圧(Vcom)、並びに電源電圧として高電源電圧(V
DD)および低電源電圧(VSS)が供給される。コモン電圧(以下、Vcomと呼ぶ。
)は、表示部530の各画素531に供給される。
データ線駆動回路550は、入力された画像信号を処理し、データ信号を生成し、データ
線551にデータ信号を出力する。走査線駆動回路540は、データ信号が書き込まれる
画素531を選択する走査信号を走査線541に出力する。
画素531は、走査信号により、データ線551との電気的接続が制御されるスイッチン
グ素子を有する。スイッチング素子がオンとなると、データ線551から画素531にデ
ータ信号が書き込まれる。
制御回路510は、液晶表示装置500全体を制御する回路であり、液晶表示装置500
を構成する回路の制御信号を生成する回路を備える。
制御回路510は、同期信号(SYNC)から、走査線駆動回路540およびデータ線駆
動回路550の制御信号を生成する制御信号生成回路を有する。走査線駆動回路540の
制御信号として、スタートパルス(GSP)、クロック信号(GCLK)等があり、デー
タ線駆動回路550の制御信号として、スタートパルス(SSP)、クロック信号(SC
LK)等がある。例えば、制御回路510は、クロック信号(GCLK、SCLK)とし
て、周期が同じで位相がシフトされた複数のクロック信号を生成する。
また、制御回路510は、液晶表示装置500外部から入力される画像信号(Video
)のデータ線駆動回路550への出力を制御する。
データ線駆動回路550は、デジタル/アナログ変換回路552(以下、D−A変換回路
552と呼ぶ。)を有する。D−A変換回路552は、画像信号をアナログ変換し、デー
タ信号を生成する。
なお、液晶表示装置500に入力される画像信号がアナログ信号である場合は、制御回路
510でデジタル信号に変換し、液晶パネル501へ出力する。
画像信号は、フレーム毎の画像データでなる。制御回路510は、画像信号を画像処理し
、その処理で得られた情報を元に、データ線駆動回路550への画像信号の出力を制御す
る機能を有する。そのため、制御回路510は、画像信号を画像処理して、フレーム毎の
画像データから動きを検出する動き検出部511を備える。動き検出部511おいて、動
きが無いと判定されると、制御回路510はデータ線駆動回路550への画像信号の出力
を停止し、また動きが有ると判定すると画像信号の出力を再開する。
動き検出部511で行う動き検出のための画像処理としては、特段の制約は無い。例えば
、動き検出方法としては、例えば、連続する2つのフレーム間の画像データから差分デー
タを得る方法がある。得られた差分データから動きの有無を判断することができる。また
、動きベクトルを検出する方法等もある。
また、液晶表示装置500は、入力された画像信号を補正する画像信号補正回路を設ける
ことができる。例えば、画像信号の階調に対応する電圧よりも高い電圧が画素531に書
き込まれるように、画像信号を補正する。このような補正を行うことで液晶素子536の
応答時間を短くすることができる。このように画像信号を補正処理して制御回路510を
駆動する方法は、オーバードライブ駆動と呼ばれている。また、画像信号のフレーム周波
数の整数倍で液晶表示装置500を駆動する倍速駆動を行う場合には、制御回路510で
2つのフレーム間を補間する画像データを作成する、或いは2つのフレーム間で黒表示を
行うための画像データを生成すればよい。
以下、図15に示すタイミングチャートを用いて、動画像のように動きのある画像と、静
止画のように動きの無い画像を表示するための液晶表示装置500の動作を説明する。図
15には、垂直同期信号(Vsync)、およびデータ線駆動回路550からデータ線5
51に出力されるデータ信号(Vdata)の信号波形を示す。
図15は、3mフレーム期間の液晶表示装置500のタイミングチャートである。ここで
は、始めのkフレーム期間および終わりのjフレーム期間の画像データには動きがあり、
その他のフレーム期間の画像データには動きが無いとする。なお、k、jはそれぞれ1以
上m−2以下の整数である。
最初のkフレーム期間は、動き検出部511において、各フレームの画像データに動きが
あると判定される。制御回路510では、動き検出部511の判定結果に基づき、データ
信号(Vdata)をデータ線551に出力する。
そして、動き検出部511では、動き検出のための画像処理を行い、第k+1フレームの
画像データに動きが無いと判定すると、制御回路510では、動き検出部511の判定結
果に基づき、第k+1フレーム期間に、データ線駆動回路550への画像信号(Vide
o)の出力を停止する。よって、データ線駆動回路550からデータ線551へのデータ
信号(Vdata)の出力が停止される。さらに、表示部530の書換えを停止するため
、走査線駆動回路540およびデータ線駆動回路550への制御信号(スタートパルス信
号、クロック信号等)の出力を停止する。そして、制御回路510では、動き検出部51
1で、画像データに動きがあるとの判定結果が得られるまで、データ線駆動回路550へ
の画像信号の出力、走査線駆動回路540およびデータ線駆動回路550への制御信号の
出力を停止し、表示部530の書換えを停止する。
なお、本明細書において、「信号の出力を停止する」とは、当該信号を供給する配線へ回
路を動作させるための所定の電圧とは異なる電圧を印加すること、又は当該配線を電気的
に浮遊状態にすることを指すこととする。
表示部530の書換えを停止すると、液晶素子536に同じ方向の電界が印加され続ける
ことになり、液晶素子536の液晶が劣化するおそれがある。このような問題を避けるた
めには、動き検出部511の判定結果に関わらず、所定のタイミングで、制御回路510
から走査線駆動回路540およびデータ線駆動回路550へ信号を供給し、極性を反転さ
せたデータ信号をデータ線551に書き込み、液晶素子536に印加される電界の向きを
反転させるとよい。
なお、データ線551に入力されるデータ信号の極性はVcomを基準に決定される。そ
の極性は、データ信号の電圧がVcomより高い場合は正の極性であり、低い場合は負の
極性である。
具体的には、図15に示すように、第m+1フレーム期間になると、制御回路510は、
走査線駆動回路540およびデータ線駆動回路550へ制御信号を出力し、データ線駆動
回路550へ画像信号(Video)を出力する。データ線駆動回路550は、第kフレ
ーム期間においてデータ線551に出力されたデータ信号(Vdata)に対して極性が
反転したデータ信号(Vdata)をデータ線551に出力する。よって、画像データに
動きが検出されない期間である第m+1フレーム期間、および第2m+1フレーム期間に
、極性が反転されたデータ信号(Vdata)がデータ線551に書き込まれる。画像デ
ータに変化が無い期間は、表示部530の書換えが間欠的に行われるため、書換えによる
電力消費を削減しつつ、液晶素子536の劣化を防止することができる。
そして、動き検出部511において、第2m+1フレーム以降の画像データに動きがある
と判定すると、制御回路510は、走査線駆動回路540およびデータ線駆動回路550
を制御し、表示部530の書換えを行う。
以上述べたように、図15の駆動方法によると、画像データ(Video)の動きの有無
に関わらず、データ信号(Vdata)は、mフレーム期間毎に極性が反転される。他方
、表示部530の書換えについては、動きを含む画像の表示期間は、1フレーム毎に表示
部530が書き換えられ、動きがない画像の表示期間は、mフレーム毎に表示部530が
書き換えられることになる。その結果、表示部の書換えに伴う電力消費を削減することが
できる。よって、駆動周波数および画素数の増加による電力消費の増加の抑えることがで
きる。
上述したように、液晶表示装置500では、動画を表示するモードと、静止画を表示する
モードで、液晶表示装置の駆動方法を異ならせることで、液晶の劣化を抑制して表示品位
を維持しつつ、省電力な液晶表示装置を提供することが可能になる。
なお、液晶の劣化を防ぐため、データ信号の極性反転の間隔(ここでは、mフレーム期間
)は2秒以下とし、好ましくは1秒以下とするとよい。
また、画像データの動き検出を制御回路510の動き検出部511で行ったが、動き検出
は動き検出部511のみで行う必要は無い。動きの有無のデータを液晶表示装置500の
外部から制御回路510へ入力するようにしてもよい。
また、画像データに動きが無いと判定する条件は連続する2つのフレーム間の画像データ
によるものではなく、判定に必要なフレーム数は、液晶表示装置500の使用形態により
、適宜決定することができる。例えば、連続するmフレームの画像データに動きが無い場
合に、表示部530の書換えを停止させてもよい。
また、同一の画像を複数回書き換えて静止画を表示する場合、画像の切り替わりが視認で
きると、人間は目に疲労を感じる。本実施の形態の液晶表示装置は、画像データの書き換
え頻度が削減されるため、目の疲労を減らすといった効果もある。
(実施の形態5)
本発明の一態様に係る液晶表示装置は、消費電力を小さく抑えることができる。よって、
携帯情報端末や携帯型ゲーム機などの、電力の供給を常時受けることが困難な携帯用電子
機器の場合、本発明の一態様に係る液晶表示装置を用いることで、連続使用時間を長く確
保することができるので好ましい。
本発明の一態様に係る液晶表示装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置(代表的にはDVD:Digital Versatile Dis
c等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いるこ
とができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機
器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、
デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプ
レイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオ
プレイヤー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け
入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図16
に示す。
図16(A)は携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、
表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタ
イラス5008等を有する。表示部5003または表示部5004に、本発明の一態様に
係る液晶表示装置を用いることができる。なお、図16(A)に示した携帯型ゲーム機は
、2つの表示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表
示部の数は、これに限定されない。
図16(B)は表示機器であり、筐体5201、表示部5202、支持台5203等を有
する。表示部5202に本発明の一態様に係る液晶表示装置を用いることができる。なお
、表示機器には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての
情報表示用表示機器が含まれる。
図16(C)はノート型パーソナルコンピュータであり、筐体5401、表示部5402
、キーボード5403、ポインティングデバイス5404等を有する。表示部5402に
本発明の一態様に係る液晶表示装置を用いることができる。
図16(D)は携帯情報端末であり、第1筐体5601、第2筐体5602、第1表示部
5603、第2表示部5604、接続部5605、操作キー5606等を有する。第1表
示部5603は第1筐体5601に設けられており、第2表示部5604は第2筐体56
02に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部56
05により接続されており、第1筐体5601と第2筐体5602の間の角度は、接続部
5605により変更が可能となっている。第1表示部5603における映像を、接続部5
605における第1筐体5601と第2筐体5602との間の角度に従って、切り替える
構成としても良い。また、第1表示部5603及び第2表示部5604の少なくとも一方
に、位置入力装置としての機能が付加された液晶表示装置を用いるようにしても良い。な
お、位置入力装置としての機能は、液晶表示装置にタッチパネルを設けることで付加する
ことができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変
換素子を液晶表示装置の画素部に設けることでも、付加することができる。第1表示部5
603または第2表示部5604に本発明の一態様に係る液晶表示装置を用いることがで
きる。
図16(E)はビデオカメラであり、第1筐体5801、第2筐体5802、表示部58
03、操作キー5804、レンズ5805、接続部5806等を有する。操作キー580
4及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体
5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部
5806により接続されており、第1筐体5801と第2筐体5802の間の角度は、接
続部5806により変更が可能となっている。表示部5803における映像の切り替えを
、接続部5806における第1筐体5801と第2筐体5802との間の角度に従って行
う構成としても良い。表示部5803に本発明の一態様に係る液晶表示装置を用いること
できる。
図30は携帯電話であり、筐体6501に、表示部6502、マイク6503、スピーカ
ー6506、カメラ6507、外部接続部6504、操作用のボタン6505a及びボタ
ン6505bが設けられている。本発明の一態様に係る液晶表示装置またはタッチパネル
は、表示部6502に用いることができる。本発明の一態様に係る液晶表示装置またはタ
ッチパネルは、可撓性を有する基板に設けられているため、図30に示すような曲面を有
する表示部6502にも適用することが可能である。
また、図31は携帯電話であり、筐体6001に、表示部6002、マイク6007、ス
ピーカー6004、カメラ6003、外部接続部6006、操作用のボタン6005が設
けられている。本発明の一態様に係る液晶表示装置またはタッチパネルは、表示部600
2に用いることができる。本発明の一態様に係る液晶表示装置またはタッチパネルは、可
撓性を有する基板に設けられているため、図31に示すような曲面を有する表示部600
2にも適用することが可能である。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
実施の形態1で述べたように、セル工程における乾燥処理と雰囲気制御の効果について説
明する。この効果を確かめるため、液晶パネルに用いられる回路基板からの水分の放出量
を、昇温脱離ガス分光法(TDS:Thermal Desorption Spect
roscopy)を用いて調べたので、その結果について述べる。
まず、TDSに用いた7つの回路基板A乃至Gについて説明する。
回路基板A乃至Dは、配向膜を形成するまで、全て同じ工程で作製された回路基板である
。そして、回路基板A乃至Dには、トランジスタと画素電極の間に、アクリル樹脂を含む
厚さ3μmの有機樹脂膜が形成されている。そして、回路基板Aには、配向膜が形成され
た後、加熱処理が行われなかった。回路基板Bは、配向膜が形成された後、約10−4
aの真空雰囲気下で160℃、1時間の加熱処理が行われた。回路基板Cには、配向膜が
形成された後、大気雰囲気下で150℃、6時間の加熱処理が行われた。回路基板Dには
、配向膜が形成された後、約10−4Paの真空雰囲気下で160℃、1時間の加熱処理
を行い、次いで大気雰囲気下に10分間さらす処理が行われた。
また、回路基板E乃至Gは、配向膜を形成するまで、全て同じ工程で作製された回路基板
である。そして、回路基板E乃至Gには、トランジスタと画素電極の間にはアクリル樹脂
を含む有機樹脂膜を設けておらず、トランジスタを覆う無機絶縁膜上に、画素電極が設け
られた構成を有している。そして、回路基板Eには、配向膜が形成された後、加熱処理が
行われなかった。回路基板Fには、配向膜が形成された後、約10−4Paの真空雰囲気
下で160℃、1時間の加熱処理が行われた。回路基板Gには、配向膜が形成された後、
大気雰囲気下で150℃、6時間の加熱処理が行われた。
TDSでは、60℃から230℃まで、一分間に20℃の速さで基板の温度を上昇させて
、質量電荷比(m/z)が18である気体分子の脱離量の測定を行った。なお、質量電荷
比(m/z)が18である気体分子は、大部分が水で構成されていると予想される。また
、回路基板が載置された測定室における、測定開始時の気圧は、1.2×10−7Paと
した。
図17に、TDSにより得られた、回路基板A乃至Dから分離された、質量電荷比(m/
z)が18である気体分子の強度を示す。
加熱処理を行わなかった回路基板Aでは、基板温度が90℃の付近で、水の分離を示す大
きなピークが見られた。一方、真空雰囲気下で加熱処理を行った回路基板Bでは、回路基
板Aと異なり、基板温度が90℃の付近に、水の分離を示すピークは見られなかった。
また、真空雰囲気下で加熱処理を行った回路基板Bと、大気雰囲気下で加熱処理を行った
回路基板Cとを比較すると、基板温度が160℃以下の範囲では、回路基板Bの方が、水
の分離を示す強度が高かった。よって、真空雰囲気下で加熱処理を行った回路基板Bの方
が、大気雰囲気下で加熱処理を行った回路基板Cよりも、回路基板が有する各膜に含まれ
る水の量が、少ないことが推察された。
また、真空雰囲気下で加熱処理を行った後に大気雰囲気下にさらした回路基板Dは、基板
温度が80℃の付近に水の分離を示すピークが見られた。よって、真空雰囲気下で加熱処
理を行った回路基板Bと、真空雰囲気下で加熱処理を行った後に大気雰囲気下にさらした
回路基板Dとを比較すると、回路基板Dの方が、回路基板が有する各膜に含まれる水の量
が多いことが推察された。
また、図18に、TDSにより得られた、回路基板E乃至Gから分離された、質量電荷比
(m/z)が18である気体分子の強度を示す。
図17に示した、有機樹脂膜を有する回路基板Aの強度と、図18に示した、有機樹脂膜
を有さない回路基板Eの強度とを比較すると、全ての温度範囲において回路基板Aの強度
が高いことが分かった。よって、配向膜が形成された後、加熱処理が行われなかった回路
基板A及び回路基板Eでは、有機樹脂膜を有する回路基板Aの方が水の脱離量が多く、そ
の水の脱離量の差分は、有機樹脂膜に含まれていた水によってもたらされたと考えられる
また、図17に示した、有機樹脂膜を有する回路基板Cの強度と、図18に示した、有機
樹脂膜を有さない回路基板Gの強度とを比較すると、全ての温度範囲において回路基板C
の強度が高いことが分かった。よって、配向膜が形成された後、大気雰囲気下で加熱処理
が行われた回路基板C及び回路基板Gでは、有機樹脂膜を有する回路基板Cの方が水の脱
離量が多く、その水の脱離量の差分は、有機樹脂膜に含まれていた水によってもたらされ
たと考えられる。
また、図17に示した、有機樹脂膜を有する回路基板Bの強度と、図18に示した、有機
樹脂膜を有さない回路基板Fの強度とを比較すると、100℃以下の温度範囲においては
強度に有意な差が見られず、100℃を超えると回路基板Bの強度が高くなったことが分
かった。よって、配向膜が形成された後、真空雰囲気下で加熱処理が行われた回路基板B
及び回路基板Fでは、有機樹脂膜を有する回路基板Bの方が水の脱離量が多く、その水の
脱離量の差分は、有機樹脂膜に含まれていた水によってもたらされたと考えられる。ただ
し、真空雰囲気下で加熱処理が行われた回路基板B及び回路基板Fでは、その水の脱離量
の差が、回路基板A及び回路基板Eの場合や、回路基板C及び回路基板Gの場合に比べて
小さかった。よって、有機樹脂膜に含まれていた水は、加熱処理を行わなかった場合や、
大気雰囲気下で加熱処理が行われた場合に比べて、真空雰囲気下での加熱処理により、よ
り効率的に脱離されたと考えられる。
上述したTDSの結果から、真空雰囲気下にて160℃で加熱処理した後、大気開放せず
に(例えば、雰囲気を窒素雰囲気にして)液晶層を基板間に封止することで得られる、本
発明の一態様に係る液晶パネルは、有機樹脂膜中に含まれる水の量が少ないことが分かっ
た。
次いで、液晶パネルが有する走査線駆動回路の、動作マージン幅の時間変化について述べ
る。動作マージン幅の時間変化について調べた液晶パネルH及びIは、TDSに用いた回
路基板A乃至Dと同様に、配向膜を形成するまで、全て同じ工程で作製された液晶パネル
である。そして、液晶パネルH及びIは、走査線駆動回路が画素と同じ基板に形成されて
おり、走査線駆動回路が有するトランジスタ上には、アクリル樹脂を含む厚さ3μmの有
機樹脂膜が形成されている。
そして、液晶パネルHでは、配向膜が形成された後、約10−4Paの真空雰囲気下で1
60℃、1時間の加熱処理が行われた。その後、窒素雰囲気下でシール材を基板上に描画
し、液晶材料をシール材に囲まれた領域に滴下し、次いで、真空雰囲気下で基板どうしを
貼り合わせることで、液晶層が基板間に封止された液晶パネルHが作製された。
また、液晶パネルIでは、配向膜が形成された後、大気雰囲気下で150℃、6時間の加
熱処理が行われた。その後、大気雰囲気下でシール材を基板上に描画し、液晶材料をシー
ル材に囲まれた領域に滴下し、次いで、真空雰囲気下で基板どうしを貼り合わせることで
、液晶層が基板間に封止された液晶パネルIが作製された。
上記液晶パネルH及びIがそれぞれ有する走査線駆動回路の動作マージン幅(V)は、走
査線駆動回路のシフトレジスタが有する959段の順序回路に、スタートパルス信号及び
クロック信号を入力し、それにより最終段の順序回路から出力された信号の波形を、オシ
ロスコープで観察することで調べた。
スタートパルス信号は、60Hzの周波数にて、68.3μsec幅のパルスが連続して
出現する信号を用いた。また、クロック信号とスタートパルス信号は、その低電圧GVS
Sを−14Vとした。そして、クロック信号とスタートパルス信号の高電圧GVDDを+
14Vから徐々に低くしていったときに、最終段の順序回路から出力される信号の波形に
乱れが生じた高電圧GVDDの値を動作不良電圧とし、最も高い高電圧GVDDである+
14Vと、動作不良電圧との差を、動作マージン幅と定義した。
液晶パネルHが有する走査線駆動回路の、動作時間(hour)に対する動作マージン幅
(V)の変化を、図19に示す。また、液晶パネルIが有する走査線駆動回路の、動作時
間(hour)に対する動作マージン幅(V)の変化を、図20に示す。
図19と図20から、動作開始時には液晶パネルH及びIは動作マージン幅が約22Vで
同じであったが、220時間後では液晶パネルHの動作マージン幅が約17V、液晶パネ
ルIの動作マージン幅が約7Vとなったことが分かった。よって、液晶パネルIの方が液
晶パネルHよりも動作マージン幅が短時間で小さくなっており、このことから、液晶パネ
ルHの方が、走査線駆動回路が有するトランジスタの閾値電圧のシフト量が小さい事が推
察された。
10 液晶パネル
30 表示部
31 画素
35 トランジスタ
36 液晶素子
41 走査線駆動回路
42 走査線駆動回路
43 データ線駆動回路
45 トランジスタ
60 端子部
61 FPC
100 基板
110 走査線
111 データ線
112 電極
115 共通電極
116 画素電極
117 配線
120 半導体層
131 絶縁膜
132 絶縁膜
133 絶縁膜
134 絶縁膜
135 有機樹脂膜
136 絶縁膜
137 配向膜
140 液晶層
141 スペーサ
161 配線
162 電極
170 素子層
171 電極
172 電極
173 電極
174 剥離層
175 絶縁膜
180 基板
181 支持基板
183 接着剤
185 接着剤
200 基板
210 ブラックマトリクス
211 カラーフィルタ
212 オーバーコート
213 配向膜
215 封止部材
301 導電膜
302 導電膜
311 酸化物半導体膜
312 酸化物半導体膜
313 酸化物半導体膜
400 タッチパネル
411 偏光板
412 偏光板
421 共通電極
422 電極
431 配線
432 配線
450 タッチセンサ
451 電極
451a 導電膜
451b 導電膜
451c 導電膜
451d 導電膜
452 電極
453 絶縁膜
454 容量素子
461 FPC
462 FPC
500 液晶表示装置
501 液晶パネル
510 制御回路
511 検出部
530 表示部
531 画素
540 走査線駆動回路
541 走査線
550 データ線駆動回路
551 データ線
552 D−A変換回路
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5201 筐体
5202 表示部
5203 支持台
5401 筐体
5402 表示部
5403 キーボード
5404 ポインティングデバイス
5601 筐体
5602 筐体
5603 表示部
5604 表示部
5605 接続部
5606 操作キー
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805 レンズ
5806 接続部
6001 筐体
6002 表示部
6003 カメラ
6004 スピーカー
6005 ボタン
6006 外部接続部
6007 マイク
6501 筐体
6502 表示部
6503 マイク
6504 外部接続部
6505a ボタン
6505b ボタン
6506 スピーカー
6507 カメラ

Claims (4)

  1. 第1の基板と、前記第1の基板上の画素部と、前記画素部上の第2の基板と、前記第2の基板上の複数の電極と、を有し、
    前記画素部は、第1の画素と、第2の画素と、を有し、
    前記第1の画素は、第1のトランジスタと、前記第1のトランジスタ上の有機樹脂膜と、前記有機樹脂膜上の第1の共通電極と、前記第1の共通電極上の絶縁膜と、前記絶縁膜上の第1の画素電極と、前記第1の画素電極上の液晶層と、を有し、
    前記第2の画素は、第2のトランジスタと、前記第2のトランジスタ上の前記有機樹脂膜と、前記有機樹脂膜上の第2の共通電極と、前記第2の共通電極上の前記絶縁膜と、前記絶縁膜上の第2の画素電極と、前記第2の画素電極上の前記液晶層と、を有し、
    前記第1の共通電極は、前記複数の電極と交差する領域を有し、
    前記第2の共通電極は、前記複数の電極と交差する領域を有し、
    前記第1の画素電極は、前記第1の共通電極の開口部を介して、前記第1のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第2の画素電極は、前記第2の共通電極の開口部を介して、前記第2のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第1の共通電極の開口部は、前記第1のトランジスタのチャネル形成領域と重なっており、
    前記第1のトランジスタのチャネル形成領域は、前記第1の共通電極と重なっておらず、
    前記第2の共通電極の開口部は、前記第2のトランジスタのチャネル形成領域と重なっており、
    前記第2のトランジスタのチャネル形成領域は、前記第2の共通電極と重なっていない液晶表示装置であって、
    前記複数の電極と、前記第1の共通電極または前記第2の共通電極と、を用いて接触された位置の検出を行う機能を有する液晶表示装置。
  2. 第1の基板と、前記第1の基板上の画素部と、前記画素部上の第2の基板と、前記第2の基板上の複数の電極と、を有し、
    前記画素部は、第1の画素と、第2の画素と、を有し、
    前記第1の画素は、第1のトランジスタと、前記第1のトランジスタ上の有機樹脂膜と、前記有機樹脂膜上の第1の共通電極と、前記第1の共通電極上の絶縁膜と、前記絶縁膜上の第1の画素電極と、前記第1の画素電極上の液晶層と、を有し、
    前記第2の画素は、第2のトランジスタと、前記第2のトランジスタ上の前記有機樹脂膜と、前記有機樹脂膜上の第2の共通電極と、前記第2の共通電極上の前記絶縁膜と、前記絶縁膜上の第2の画素電極と、前記第2の画素電極上の前記液晶層と、を有し、
    前記第1の共通電極は、前記複数の電極と交差する領域を有し、
    前記第2の共通電極は、前記複数の電極と交差する領域を有し、
    前記第1の画素電極は、前記第1の共通電極の開口部を介して、前記第1のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第2の画素電極は、前記第2の共通電極の開口部を介して、前記第2のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第1の共通電極の開口部は、前記第1のトランジスタのチャネル形成領域と重なっており、
    前記第1のトランジスタのチャネル形成領域は、前記第1の共通電極と重なっておらず、
    前記第2の共通電極の開口部は、前記第2のトランジスタのチャネル形成領域と重なっており、
    前記第2のトランジスタのチャネル形成領域は、前記第2の共通電極と重なっておらず、
    前記第1の共通電極は、前記第1のトランジスタのチャネル長方向と交差する方向に沿って配置されており、
    前記複数の電極の一は、前記第1のトランジスタのチャネル長方向に沿って配置されており、
    データ線は、前記第1のトランジスタのチャネル長方向と交差する方向に沿って配置されており、
    走査線は、前記第1のトランジスタのチャネル長方向に沿って配置されている液晶表示装置であって、
    前記複数の電極と、前記第1の共通電極または前記第2の共通電極と、を用いて接触された位置の検出を行う機能を有する液晶表示装置。
  3. 第1の基板と、前記第1の基板上の画素部と、前記画素部上の第2の基板と、前記第2の基板上の複数の電極と、を有し、
    前記第1の基板及び前記第2の基板は、可撓性を有し、
    前記画素部は、第1の画素と、第2の画素と、を有し、
    前記第1の画素は、第1のトランジスタと、前記第1のトランジスタ上の有機樹脂膜と、前記有機樹脂膜上の第1の共通電極と、前記第1の共通電極上の絶縁膜と、前記絶縁膜上の第1の画素電極と、前記第1の画素電極上の液晶層と、を有し、
    前記第2の画素は、第2のトランジスタと、前記第2のトランジスタ上の前記有機樹脂膜と、前記有機樹脂膜上の第2の共通電極と、前記第2の共通電極上の前記絶縁膜と、前記絶縁膜上の第2の画素電極と、前記第2の画素電極上の前記液晶層と、を有し、
    前記第1の共通電極は、前記複数の電極と交差する領域を有し、
    前記第2の共通電極は、前記複数の電極と交差する領域を有し、
    前記第1の画素電極は、前記第1の共通電極の開口部を介して、前記第1のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第2の画素電極は、前記第2の共通電極の開口部を介して、前記第2のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第1の共通電極の開口部は、前記第1のトランジスタのチャネル形成領域と重なっており、
    前記第1のトランジスタのチャネル形成領域は、前記第1の共通電極と重なっておらず、
    前記第2の共通電極の開口部は、前記第2のトランジスタのチャネル形成領域と重なっており、
    前記第2のトランジスタのチャネル形成領域は、前記第2の共通電極と重なっていない液晶表示装置であって、
    前記複数の電極と、前記第1の共通電極または前記第2の共通電極と、を用いて接触された位置の検出を行う機能を有する液晶表示装置。
  4. 第1の基板と、前記第1の基板上の画素部と、前記画素部上の第2の基板と、前記第2の基板上の複数の電極と、を有し、
    前記第1の基板及び前記第2の基板は、可撓性を有し、
    前記画素部は、第1の画素と、第2の画素と、を有し、
    前記第1の画素は、第1のトランジスタと、前記第1のトランジスタ上の有機樹脂膜と、前記有機樹脂膜上の第1の共通電極と、前記第1の共通電極上の絶縁膜と、前記絶縁膜上の第1の画素電極と、前記第1の画素電極上の液晶層と、を有し、
    前記第2の画素は、第2のトランジスタと、前記第2のトランジスタ上の前記有機樹脂膜と、前記有機樹脂膜上の第2の共通電極と、前記第2の共通電極上の前記絶縁膜と、前記絶縁膜上の第2の画素電極と、前記第2の画素電極上の前記液晶層と、を有し、
    前記第1の共通電極は、前記複数の電極と交差する領域を有し、
    前記第2の共通電極は、前記複数の電極と交差する領域を有し、
    前記第1の画素電極は、前記第1の共通電極の開口部を介して、前記第1のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第2の画素電極は、前記第2の共通電極の開口部を介して、前記第2のトランジスタのソース又はドレインの一方と電気的に接続されており、
    前記第1の共通電極の開口部は、前記第1のトランジスタのチャネル形成領域と重なっており、
    前記第1のトランジスタのチャネル形成領域は、前記第1の共通電極と重なっておらず、
    前記第2の共通電極の開口部は、前記第2のトランジスタのチャネル形成領域と重なっており、
    前記第2のトランジスタのチャネル形成領域は、前記第2の共通電極と重なっておらず、
    前記第1の共通電極は、前記第1のトランジスタのチャネル長方向と交差する方向に沿って配置されており、
    前記複数の電極の一は、前記第1のトランジスタのチャネル長方向に沿って配置されており、
    データ線は、前記第1のトランジスタのチャネル長方向と交差する方向に沿って配置されており、
    走査線は、前記第1のトランジスタのチャネル長方向に沿って配置されている液晶表示装置であって、
    前記複数の電極と、前記第1の共通電極または前記第2の共通電極と、を用いて接触された位置の検出を行う機能を有する液晶表示装置。
JP2018070583A 2012-10-12 2018-04-02 液晶表示装置 Withdrawn JP2018132770A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021038391A JP2021103313A (ja) 2012-10-12 2021-03-10 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012227335 2012-10-12
JP2012227335 2012-10-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013210710A Division JP6317905B2 (ja) 2012-10-12 2013-10-08 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021038391A Division JP2021103313A (ja) 2012-10-12 2021-03-10 表示装置

Publications (1)

Publication Number Publication Date
JP2018132770A true JP2018132770A (ja) 2018-08-23

Family

ID=50452902

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013210710A Active JP6317905B2 (ja) 2012-10-12 2013-10-08 液晶表示装置
JP2018070583A Withdrawn JP2018132770A (ja) 2012-10-12 2018-04-02 液晶表示装置
JP2021038391A Withdrawn JP2021103313A (ja) 2012-10-12 2021-03-10 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013210710A Active JP6317905B2 (ja) 2012-10-12 2013-10-08 液晶表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021038391A Withdrawn JP2021103313A (ja) 2012-10-12 2021-03-10 表示装置

Country Status (5)

Country Link
US (3) US20140104508A1 (ja)
JP (3) JP6317905B2 (ja)
KR (1) KR102156943B1 (ja)
CN (1) CN103728757A (ja)
TW (1) TWI681233B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI636309B (zh) 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
JP2016013958A (ja) 2013-12-02 2016-01-28 株式会社半導体エネルギー研究所 素子、膜の作製方法
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
US10656799B2 (en) * 2014-05-02 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
WO2015189735A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6698321B2 (ja) 2014-12-02 2020-05-27 株式会社半導体エネルギー研究所 表示装置
CN104571701B (zh) * 2014-12-29 2017-12-15 深圳市华星光电技术有限公司 图像均匀性显示的方法、装置及系统
KR102320514B1 (ko) * 2014-12-30 2021-11-02 엘지디스플레이 주식회사 터치 방식 액정표시장치
US10139663B2 (en) * 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
JP2016222526A (ja) 2015-05-29 2016-12-28 株式会社半導体エネルギー研究所 膜の作製方法および素子
CN104951132B (zh) * 2015-06-02 2018-08-28 业成光电(深圳)有限公司 触控显示面板结构
CN108140945B (zh) * 2015-10-09 2020-07-07 夏普株式会社 扫描天线及其驱动方法
JP6139044B1 (ja) * 2015-10-15 2017-05-31 シャープ株式会社 走査アンテナおよびその製造方法
WO2017077994A1 (ja) * 2015-11-06 2017-05-11 シャープ株式会社 表示基板及び表示装置
US10558265B2 (en) 2015-12-11 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Input device and system of input device
JP6557601B2 (ja) * 2015-12-29 2019-08-07 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
KR102370488B1 (ko) 2016-03-15 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 모듈, 및 전자 기기
CN108780757B (zh) 2016-03-22 2022-08-23 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
TWI614556B (zh) * 2016-04-28 2018-02-11 群創光電股份有限公司 電晶體基板及使用此電晶體基板所製得之顯示裝置
KR102570314B1 (ko) * 2016-06-08 2023-08-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106249959B (zh) * 2016-08-15 2018-12-28 京东方科技集团股份有限公司 一种触摸屏及显示装置
KR20180047606A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108346622B (zh) 2017-01-25 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107315296A (zh) * 2017-07-24 2017-11-03 武汉华星光电技术有限公司 Ltps阵列基板及内嵌式触摸屏
JP7171738B2 (ja) 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
CN113671759A (zh) * 2021-08-17 2021-11-19 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007328210A (ja) * 2006-06-09 2007-12-20 Hitachi Displays Ltd 液晶表示装置
JP2009042899A (ja) * 2007-08-07 2009-02-26 Nec Lcd Technologies Ltd 面表示装置及び電子機器
JP2009244958A (ja) * 2008-03-28 2009-10-22 Sony Corp タッチセンサ付き表示装置
JP2010066396A (ja) * 2008-09-09 2010-03-25 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2011039478A (ja) * 2009-08-17 2011-02-24 Hydis Technology Co Ltd Ffsモード液晶表示装置及びその製造方法
US20110080549A1 (en) * 2009-10-06 2011-04-07 Jung Bo-Young Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
JP2011186453A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2012047801A (ja) * 2010-08-24 2012-03-08 Sony Corp タッチ検出機能付き表示装置
JP2012068981A (ja) * 2010-09-24 2012-04-05 Sony Corp タッチ検出機能付き表示装置および電子機器
JP2012084865A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置及び液晶表示装置の作製方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
WO2012132953A1 (ja) * 2011-03-25 2012-10-04 シャープ株式会社 表示装置

Family Cites Families (175)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001125108A (ja) * 1999-10-29 2001-05-11 Seiko Epson Corp 配向膜の製造方法及び液晶装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TW580592B (en) * 2001-11-28 2004-03-21 Sharp Kk Image shifting device, image display, liquid crystal display, and projection image display
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4373136B2 (ja) * 2002-10-15 2009-11-25 芝浦メカトロニクス株式会社 基板の組立て方法及び基板の組立て装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005164854A (ja) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd 液晶表示装置
JP4217170B2 (ja) * 2004-01-28 2009-01-28 株式会社 日立ディスプレイズ 液晶表示装置およびその駆動方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
CN1691277B (zh) * 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2005115060A1 (en) 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US8486487B2 (en) * 2005-02-17 2013-07-16 Konica Minolta Holdings, Inc. Gas barrier film, gas barrier film manufacturing method, resin substrate for organic electroluminescent device using the aforesaid gas barrier film, and organic electroluminescent device using the aforementioned gas barrier film
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8106865B2 (en) 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4923847B2 (ja) * 2006-08-21 2012-04-25 ソニー株式会社 液晶表示パネル
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
TWI356260B (en) 2007-04-02 2012-01-11 Chimei Innolux Corp Liquid crystal panel
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009103797A (ja) * 2007-10-22 2009-05-14 Hitachi Displays Ltd 液晶表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR20090100056A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP2010072529A (ja) * 2008-09-22 2010-04-02 Hitachi Displays Ltd 液晶表示装置及びその製造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR102149626B1 (ko) 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI613489B (zh) * 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5178631B2 (ja) * 2009-05-26 2013-04-10 株式会社ジャパンディスプレイウェスト タッチセンサ、表示装置および電子機器
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
KR101823852B1 (ko) 2009-09-16 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 표시 장치
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
JP2011095455A (ja) * 2009-10-29 2011-05-12 Hitachi Displays Ltd 表示装置
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
US9177974B2 (en) * 2009-11-09 2015-11-03 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided
US7902512B1 (en) 2009-12-04 2011-03-08 Carestream Health, Inc. Coplanar high fill factor pixel architecture
KR101501420B1 (ko) 2009-12-04 2015-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR20130009978A (ko) 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
KR101706081B1 (ko) * 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR101827340B1 (ko) * 2010-07-14 2018-02-09 삼성디스플레이 주식회사 액정 표시 장치
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP5457321B2 (ja) * 2010-09-28 2014-04-02 株式会社ジャパンディスプレイ 液晶表示装置
JP5616184B2 (ja) 2010-09-28 2014-10-29 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置および電子機器
JP5450830B2 (ja) * 2010-10-14 2014-03-26 シャープ株式会社 液晶表示装置の製造方法
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR101799529B1 (ko) * 2011-04-21 2017-12-20 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR101507220B1 (ko) * 2013-03-28 2015-03-30 엘지디스플레이 주식회사 전도성 코팅 조성물 및 이를 포함하는 표시장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007328210A (ja) * 2006-06-09 2007-12-20 Hitachi Displays Ltd 液晶表示装置
JP2009042899A (ja) * 2007-08-07 2009-02-26 Nec Lcd Technologies Ltd 面表示装置及び電子機器
JP2009244958A (ja) * 2008-03-28 2009-10-22 Sony Corp タッチセンサ付き表示装置
JP2010066396A (ja) * 2008-09-09 2010-03-25 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2011039478A (ja) * 2009-08-17 2011-02-24 Hydis Technology Co Ltd Ffsモード液晶表示装置及びその製造方法
US20110080549A1 (en) * 2009-10-06 2011-04-07 Jung Bo-Young Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
JP2011186453A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2012047801A (ja) * 2010-08-24 2012-03-08 Sony Corp タッチ検出機能付き表示装置
JP2012084865A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置及び液晶表示装置の作製方法
JP2012068981A (ja) * 2010-09-24 2012-04-05 Sony Corp タッチ検出機能付き表示装置および電子機器
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
WO2012132953A1 (ja) * 2011-03-25 2012-10-04 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
JP6317905B2 (ja) 2018-04-25
TWI681233B (zh) 2020-01-01
JP2021103313A (ja) 2021-07-15
US20180284499A1 (en) 2018-10-04
US20170160573A1 (en) 2017-06-08
JP2014095895A (ja) 2014-05-22
US10007133B2 (en) 2018-06-26
US10401662B2 (en) 2019-09-03
US20140104508A1 (en) 2014-04-17
TW201428389A (zh) 2014-07-16
KR20140047536A (ko) 2014-04-22
KR102156943B1 (ko) 2020-09-16
CN103728757A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
JP2018132770A (ja) 液晶表示装置
JP7400038B2 (ja) 表示装置
JP2020109519A (ja) 液晶表示装置の作製方法
JP7021294B2 (ja) 液晶表示装置
JP6995901B2 (ja) 半導体装置
JP6944003B2 (ja) 半導体装置の作製方法
JP6949171B2 (ja) 表示装置
JP7350913B2 (ja) 電子機器
JP7209774B2 (ja) 半導体装置の作製方法
JP2014130345A (ja) 液晶表示装置
JP2015109424A (ja) 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201222

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210311