JP6949171B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6949171B2
JP6949171B2 JP2020079050A JP2020079050A JP6949171B2 JP 6949171 B2 JP6949171 B2 JP 6949171B2 JP 2020079050 A JP2020079050 A JP 2020079050A JP 2020079050 A JP2020079050 A JP 2020079050A JP 6949171 B2 JP6949171 B2 JP 6949171B2
Authority
JP
Japan
Prior art keywords
film
transistor
conductive film
display
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020079050A
Other languages
English (en)
Other versions
JP2020160451A (ja
Inventor
亮 初見
亮 初見
石谷　哲二
哲二 石谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020160451A publication Critical patent/JP2020160451A/ja
Priority to JP2021153384A priority Critical patent/JP2022003403A/ja
Application granted granted Critical
Publication of JP6949171B2 publication Critical patent/JP6949171B2/ja
Priority to JP2023032104A priority patent/JP2023060104A/ja
Priority to JP2024110665A priority patent/JP2024133138A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Geometry (AREA)

Description

本発明の一態様は、タッチセンサに関する。また、本発明の他の一態様は、タッチセン
サ、ディスプレイパネル、または、タッチセンサとディスプレイパネルとを一体形成した
表示装置に関する。
なお、本明細書等において、ディスプレイパネルとは、液晶パネル、有機ＥＬパネル、
無機ＥＬパネルなど表示装置全般を指す。また、半導体装置とは、半導体特性を利用する
ことで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路
、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装
置、発光装置、電気光学装置、及び電子機器は、半導体装置を有している場合がある。ま
た、タッチセンサおよびディスプレイパネルを備える表示装置をディスプレイモジュール
と呼ぶ場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン
、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。そのた
め、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、
表示装置、発光装置、電子機器、入力装置、入出力装置、それらの駆動方法、又は、それ
らの製造方法、を一例として挙げることができる。
フラットパネルディスプレイとして液晶を用いた表示装置が知られている。また、当該
表示装置を表示部に用いた電子機器が知られている。このような電子機器には、電子機器
の操作を行うためなどに用いられる入力部が設けられる。
当該入力部の一例として、タッチセンサが知られている。ディスプレイパネルに重ねて
タッチセンサを設け、該タッチセンサを用いて入力を行い、表示画像を変化させることが
可能な電子機器が望まれている。このタッチセンサは、入力信号の検出方式として、静電
容量方式、抵抗膜方式、及び、光方式などが知られている。
特開平０９−２８１５０８号公報
タッチセンサを有するディスプレイモジュールを作製しようとした場合、ディスプレイ
パネルに存在する画像が表示される表示部面と、入力信号を検出するタッチセンサの検出
面の距離が離れてしまう。なぜなら、ディスプレイパネルの上に、接着層を設け、この上
に、タッチパネルを重ねるためである。この結果、入力がスムーズに行えないなどの不都
合が生じていた。具体的には、斜めからタッチセンサ越しに表示面をみた場合、表示面に
表示されたアイコンと、タッチパネル上のセンシング位置との間にずれが生じてしまい、
正確な入力の妨げになっていた。
上記のような技術背景のもと、本発明の一態様は、誤入力を低減することを可能とした
タッチセンサを有するディスプレイモジュールの提供を課題の一つとする。または、本発
明の一態様は、タッチセンサを有するディスプレイモジュールの信頼性の向上を課題の一
つとする。
また、タッチセンサを有するディスプレイモジュールを作製しようとした場合、タッチ
センサとディスプレイパネルを重ねるため、その薄型化を妨げていた。本発明の一態様は
、タッチセンサを有するディスプレイモジュールの薄型化を課題の一つとする。または、
本発明の一態様は、タッチセンサを有するディスプレイモジュールの軽量化を課題の一つ
とする。
また、タッチセンサを有するディスプレイモジュールを作製しようとした場合、タッチ
センサとディスプレイパネルを別々に作製し、組み付ける必要があるため、製造コストの
増大を招いていた。本発明の一態様は、タッチセンサを有するディスプレイモジュールの
製造コストの増大を抑えることを、課題の一つとする。
また、本発明の一態様は、タッチセンサを有するディスプレイモジュールの新規な構成
を提供することを課題の一つとする。また、本発明の一態様は、新規なタッチセンサを提
供することを課題の一つとする。また、本発明の一態様は、新規なディスプレイを提供す
ることを課題の一つとする。また、本発明の一態様は、新規なディスプレイモジュールを
提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の基板と、第２の基板と、前記第１の基板と前記第２の基板と
の間の液晶と、を有する表示装置において、表示部を有し、当該表示部は、センサユニッ
トと、画素とを有し、当該センサユニットは、第１のトランジスタと、第１のトランジス
タのゲートと電気的に接続される第１の導電膜と、第２の導電膜と、を有し、当該第１の
導電膜の少なくとも一部は、当該第２の導電膜の少なくとも一部と、重なる部分を有し、
当該画素は、第２のトランジスタと、当該第２のトランジスタに電気的に接続される画素
電極と、を有し、当該画素電極の少なくとも一部は、当該第１の導電膜と少なくとも一部
が重なる部分を有する表示装置である。
また、本発明の他の一態様は、第１の基板と、第２の基板と、前記第１の基板と前記第
２の基板との間の液晶と、を有する表示装置において、表示部を有し、当該表示部は、セ
ンサユニットと、画素とを有し、当該センサユニットは、第１のトランジスタと、第１の
トランジスタのゲートと電気的に接続される第１の導電膜と、第２の導電膜と、を有し、
当該第１の基板と当該液晶との間に、当該第１のトランジスタと、当該第１の導電膜と、
を有し、当該第１の導電膜と、当該第１の基板を介して対向する当該第２の導電膜を有し
、当該第１の導電膜の少なくとも一部は、当該第２の導電膜の少なくとも一部と、重なる
部分を有し、当該画素は、第２のトランジスタと、前記第２のトランジスタに電気的に接
続される画素電極と、を有し、当該画素電極の少なくとも一部は、当該第１の導電膜と少
なくとも一部が重なる部分を有する表示装置である。
また、本発明の他の一態様は、第１の基板と、第２の基板と、前記第１の基板と前記第
２の基板との間の液晶と、を有する表示装置において、表示部を有し、当該表示部は、セ
ンサユニットと、画素とを有し、当該センサユニットは、第１のトランジスタと、第１の
トランジスタのゲートと電気的に接続される第１の導電膜と、第２の導電膜と、を有し、
当該第１の基板と当該液晶との間に、当該第１のトランジスタと、当該第１の導電膜と、
を有し、当該第１の導電膜と、前記液晶を介して対向する当該第２の導電膜を有し、当該
第１の導電膜の少なくとも一部は、当該第２の導電膜の少なくとも一部と、重なる部分を
有し、当該画素は、第２のトランジスタと、当該第２のトランジスタに電気的に接続され
る画素電極と、を有し、当該画素電極の少なくとも一部は、当該第１の導電膜と少なくと
も一部が重なる部分を有する表示装置である。
また、本発明の他の一態様は、第１の基板と、第２の基板と、前記第１の基板と前記第
２の基板との間の液晶と、を有する表示装置において、当該表示装置は、表示部を有し、
当該表示部は、センサユニットと、画素とを有し、当該センサユニットは、第１のトラン
ジスタと、第１のトランジスタのゲートと電気的に接続される第１の導電膜と、第２の導
電膜と、を有し、当該第１の導電膜の少なくとも一部は、当該第２の導電膜の少なくとも
一部と、近接する部分を有し、当該画素は、第２のトランジスタと、当該第２のトランジ
スタに電気的に接続される画素電極と、を有し、当該画素電極の少なくとも一部は、当該
第１の導電膜と少なくとも一部が重なる部分を有する表示装置である。
上記において、第１のトランジスタと第２のトランジスタとは、同じ製造工程から同時
に作製されることが好ましい。
本発明の一態様によれば、センサユニットと、画素を同時に形成することができるため
、センサ一体形成の表示装置の製造コストを低減させることができる。または、センサ一
体形成の表示装置の厚さを薄くすることが可能となる。または、センサ一体形成の表示装
置を軽量化することが可能となる。または、アクティブマトリクス型センサを一体形成し
た表示装置を軽量化、薄型化することが可能となる。または、センサの検出感度を向上さ
せ、信頼性の高いセンサ一体形成した表示装置を提供することができる。また、本発明の
一態様によれば、タッチセンサを有するディスプレイモジュールの新規な構成を提供する
ことができる。また、本発明の一態様は、新規なタッチセンサを提供することができる。
また、本発明の一態様は、新規なディスプレイを提供することができる。また、本発明の
一態様は、新規なディスプレイモジュールを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 駆動方法の例を説明する図。 駆動方法の例を説明する図。 回路の構成例を説明する図。 駆動方法の例を説明する図。 回路の構成例を説明する図。 回路の構成例を説明する図。 表示装置の構成例を説明する図。 回路の構成例を説明する図。 回路の構成例を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 電子機器の例を説明する図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。
以下では、本発明の実施の形態について詳細に説明する。ただし、本発明の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
することは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施
の形態の内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ
）を含む。
また、トランジスタのソースとは、半導体膜の一部であるソース領域、或いは上記半導
体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半
導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味
する。また、ゲートはゲート電極を意味する。
トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えら
れる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジス
タでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレ
インと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がド
レインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上
、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明
する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替
わる。
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際
には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要
素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導
電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
（実施の形態１）
本実施の形態では、本発明の一態様のタッチセンサ、及び、タッチセンサを一体形成す
る液晶表示装置について説明する（図１（Ａ）、（Ｂ））。
図１（Ａ）に本発明の一態様のアクティブマトリクス型タッチセンサを一体形成する表
示装置の模式図を示す。本発明の一態様のアクティブマトリクス型タッチセンサを一体形
成する表示装置１０は、表示領域１００を有し、表示領域１００に設けられるゲート線１
０４と、ゲート線１０４と電気的に接続されるゲート線駆動回路２０を有し、表示領域１
００に設けられるソース線１０５と、ソース線１０５と電気的に接続されるソース線駆動
回路３０を有し、表示領域１００に設けられるバス線１０２と、バス線１０２と電気的に
接続されるアクティブマトリクス型タッチセンサ用のセンサユニット駆動回路４０を有し
、表示領域１００に設けられるバス線１０３と、バス線１０３と電気的に接続されるアク
ティブマトリクス型タッチセンサ用の変換回路５０を有する。また、表示装置１０は、Ｆ
ＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）６０を有する。
センサユニット駆動回路４０と、変換回路５０と、ソース線駆動回路３０の、実装方式
にはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いてもよい。センサユニット駆動回
路４０と、変換回路５０と、ソース線駆動回路３０を一つのＩＣ Ｃｈｉｐに形成しても
よいし、それぞれを別のＩＣ Ｃｈｉｐとしてもよい。また、センサユニット駆動回路４
０の回路の全部又は一部を表示装置１０の上に薄膜トランジスタを用いて形成してもよい
。また、変換回路５０の回路の全部又は一部を表示装置１０の上に薄膜トランジスタを用
いて形成してもよい。また、ソース線駆動回路３０の回路の全部又は一部を表示装置１０
の上に薄膜トランジスタを用いて形成してもよい。
図１（Ｂ）にアクティブマトリクス型タッチセンサを一体形成する表示装置の表示領域
１００の模式図を示す。表示領域１００は、少なくともアクティブマトリクス型タッチセ
ンサと、ゲート線１０４と、ソース線１０５と、トランジスタ１０６と、画素電極１０７
と、を有する。トランジスタ１０６のゲートは、ゲート線１０４と電気的に接続される。
トランジスタ１０６のソース又はドレインの一方は、ソース線１０５と電気的に接続され
る。トランジスタ１０６のソース又はドレインの他方は、画素電極１０７と電気的に接続
される。アクティブマトリクス型タッチセンサは、バス線１０２、バス線１０３、センサ
ユニット１０１、を有する。バス線１０２はセンサユニット１０１と電気的に接続される
。バス線１０３は、センサユニット１０１と電気的に接続される。バス線１０２には、例
えば、配線ＶＲＥＳ、配線ＲＥＳ、走査線ＧＬ（ｋ）、配線ＣＳ、配線ＶＰＩなどが含ま
れる（図６参照）。バス線１０３には、例えば、信号線ＤＬ（ｎ）などが含まれる（図６
参照）。
本発明の一態様に適用することができるアクティブマトリクス型タッチセンサは、セン
サユニット１０１を有する。センサユニット１０１は、第１のトランジスタと、第１の容
量素子を有する。第１の容量素子は、例えば、第１の電極と、第２の電極と、これらの間
に設けられた誘電体と、を有する。第１の容量素子の第２の電極の少なくとも一部は、画
素電極の一部と重なるように配置される。また、第１の基板上にトランジスタ１０６と同
時に形成することができるトランジスタを、第１のトランジスタに用いることができる。
第１の基板上に、第１のトランジスタとトランジスタ１０６を形成することにより、タッ
チパネル製造工程を簡略化し、製造コストを低減することが可能となる。
図２に、本発明の一態様に適用することができるアクティブマトリクス型タッチセンサ
を一体形成する液晶表示装置の断面図を示す。図２のａ−ａ’断面は、表示素子の一部を
示す。ｂ−ｂ’断面は、センサユニットの一部を示す。ｃ−ｃ’断面は、回路の一部を示
す。
本発明の一態様に適用することができるアクティブマトリクス型タッチセンサを一体形
成する液晶表示装置は、基板２０１上に、導電膜２０２、２０３、２０４、２０５を有す
る。導電膜２０２、２０３、２０５はトランジスタのゲート電極として機能することがで
きる。導電膜２０２、２０３、２０４、２０５上に絶縁膜２０６を有する。絶縁膜２０６
の一部は、トランジスタのゲート絶縁膜として機能することができる。絶縁膜２０６上に
半導体膜２０７、２０８、２０９を有する。半導体膜２０７上に、導電膜２１０、２１１
を有する。半導体膜２０８上に、導電膜２１２、２１３を有する。半導体膜２０９上に導
電膜２１４、２１５を有する。導電膜２１０、２１１、２１２、２１３、２１４、２１５
は、トランジスタのソース又はドレインとして機能することができる。導電膜２１０、２
１１、２１２、２１３、２１４、２１５上に、絶縁膜２１６、２１７、２１８を有する。
絶縁膜２１８には、平坦性を有する絶縁体を用いることが好ましい。絶縁膜２１６、２１
７、２１８に、開口２１９、２２０を有する。絶縁膜２１８上に、導電膜２２１を有する
。導電膜２２１は、開口２２０を介して、導電膜２０４と電気的に接続される。また、導
電膜２２１の少なくとも一部は、コモン電極として機能する。導電膜２２１上に絶縁膜２
２２を有する。絶縁膜２２２に開口２２３を有する。絶縁膜２２２上に導電膜２２４を有
する。導電膜２２４は、開口２２３を介して、導電膜２１１と電気的に接続される。導電
膜２２４の少なくとも一部は、画素電極として機能することができる。導電膜２２４は、
少なくとも一つのスリットを有し、導電膜２２１との間で発生する電界によって、液晶を
制御することができる。また、導電膜２２１の少なくとも一部は、絶縁膜２２２を介して
、導電膜２２４の少なくとも一部と重なるように配置され、画素電極の電位を一定期間保
持するための保持容量素子を構成する電極として機能する。導電膜２２４上に液晶層２２
６を有する。液晶層２２６上に、着色膜２２７及び遮光膜２２８を有する。着色膜２２７
としては、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタを用いることができる。また
、これらの色に加えてＷ（白）、やＹ（黄）を組み合わせてもよい。着色膜２２７及び遮
光膜２２８上に基板２２９を有する。また、基板２０１の下に導電膜２２５を有する。導
電膜２２５は、少なくとも基板２０１を介して導電膜２２１と対向し、且つ、センサユニ
ット１０１の第１の容量素子として機能する。また、導電膜２２１、２２４、２２５には
、透明導電材料を用いることが好ましい。
導電膜２２１の少なくとも一部は、導電膜２２５の少なくとも一部と、間に誘電体を挟
んで重なり、容量素子を形成する。本発明の一態様に用いられるアクティブマトリクス型
タッチセンサは、指やスタイラス等の被検出体と、導電膜２２１との間に形成される容量
を検出することで、タッチ動作を検出することができる。具体的には、導電膜２２１と導
電膜２２５との間に所定の電位差が与えられていた時に、タッチ動作により被検出体と導
電膜２２１との間に生じた容量により、導電膜２２１の電位の変化を検出することで、タ
ッチ動作を検出することができる。
導電膜２２１の少なくとも一部は、画素電極の電圧を一定期間保持するための保持容量
素子を構成する電極としても機能し、さらに、タッチ動作を検出するためのセンサユニッ
ト１０１に設けられている第１の容量素子を構成する電極としても機能する。
本発明の一態様のアクティブマトリクス型タッチセンサ一体形成の液晶表示装置は、タ
ッチ動作が行われた際の容量の変化に基づく位置情報を検出することができる。また、表
示領域に画像を表示することができる。また、基板２０１に、アクティブマトリクス型タ
ッチセンサと、ゲート線１０４と、ソース線１０５と、トランジスタ１０６と、画素電極
１０７と、を形成するため、アクティブマトリクス型タッチセンサ一体形成の液晶表示装
置を薄く、軽量に形成することができる。また、アクティブマトリクス型タッチセンサに
用いられるトランジスタと、画素のトランジスタ１０６とを同時に作製することができる
ため、製造工程を簡略化でき、製造コストを低減することができる。
なお、本発明の一態様のアクティブマトリクス型タッチセンサを一体形成する液晶表示
装置に用いられるトランジスタの構造は、特に限定されず、様々な構造のトランジスタを
用いることができる。本実施の形態では、ボトムゲート型のトランジスタで示したが、こ
れに限定されない。例えば、トップゲート型のトランジスタを用いてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
図３に、本発明の一態様に適用することができるアクティブマトリクス型タッチセンサ
を一体形成する液晶表示装置の断面図を示す。図３のａ−ａ’断面は、表示素子の一部を
示す。ｂ−ｂ’断面は、センサユニットの一部を示す。ｃ−ｃ’断面は、回路の一部を示
す。
図２では、導電膜２２５を基板２０１の下に有する構成を説明したが、図３では、図２
では導電膜２２５に相当する導電膜３０１を基板２２９側に有する例を説明する。図３で
は、基板２０１に設けられる構造は、導電膜２２５以外、図２と同様なので説明を省略す
る。図３では、液晶の上に導電膜３０１を有する例を説明する。
本発明の一態様では、導電膜３０１を、液晶層２２６を介して導電膜２２４と対向する
ように配置する。図３の構成では、導電膜２２４と、導電膜２２１と、導電膜３０１とを
用いて液晶を制御する。当該液晶に用いられる、液晶材料の固有抵抗率は１．０×１０１
３Ω・ｃｍ以上、好ましくは１．０×１０１５Ω・ｃｍ以上であることが好ましい。また
、当該液晶にはネガ型の液晶材料を用いることが好ましい。このような構成とすることで
、一定期間内における画像信号の書き込み回数を少なくしても、液晶の透過率の変動が少
なく、液晶表示装置の視認者にとって、画像のちらつきが抑制された液晶表示装置とする
ことができる。具体的には、導電膜２２４と導電膜２２１との間に発生する電界により液
晶分子を制御するが、導電膜３０１を用いることでより液晶の配向状態を安定的に制御す
ることができる。また、導電膜３０１の電位を導電膜２２１と同じにすることがより好ま
しい。なお、導電膜３０１には透明導電材料を用いることが好ましい。
なお、本発明の一態様のアクティブマトリクス型タッチセンサを一体形成する液晶表示
装置に用いられるトランジスタの構造は、特に限定されず、様々な構造のトランジスタを
用いることができる。本実施の形態では、ボトムゲート型のトランジスタで示したが、こ
れに限定されない。例えば、トップゲート型のトランジスタを用いてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様に適用することができる液晶の駆動方法として、画
面の書き換えを可能な限り少なくする駆動方法について説明する。
当該駆動方法を適用した液晶表示装置は、少なくとも２つの駆動方法（モード）で表示
を行う。１つは、画面の書き換えを、逐次、行う駆動方法である。これを”通常駆動”と
呼ぶ。もう１つは、画面の書き込み処理を実行した後、画面の書き込みを停止する駆動方
法である。これを”アイドリング・ストップ（ＩＤＳ）駆動”と呼ぶ。また、通常駆動、
ＩＤＳ駆動で液晶表示装置が動作しているモードを、それぞれ、通常モード（状態）、Ｉ
ＤＳモード（状態）と呼ぶ。
動画の表示は、通常駆動により行われる。静止画の表示は、通常駆動またはＩＤＳ駆動
により行われる。静止画表示は、同じ画像を表示するため、画面の書き換えを逐次行う必
要はない。そこで、静止画を表示する際は、液晶表示装置をＩＤＳ駆動で動作させること
で、画面のちらつきを低減することが可能となる。また、消費電力を削減することができ
る。以下、図４（Ａ）、（Ｂ）及び図５（Ａ）、（Ｂ）を用いて通常動作及びＩＤＳ駆動
を説明する。
図４（Ａ）は、通常駆動による静止画の表示方法を説明する図であり、図４（Ｂ）は、
ＩＤＳ駆動による静止画の表示方法を説明する図である。
図５（Ａ）に通常駆動、図５（Ｂ）にＩＤＳ駆動のタイミングチャートの例を示す。図
５においてＶｉｄｅｏは液晶表示装置に入力される画像信号であり、ソース線駆動回路か
らソース線へ供給される画像のデータ信号である。ＧＶＤＤは、ゲート線駆動回路の高電
位側の電源電圧である。
通常駆動では、逐次画面（データ）の書き換えが行われる。例えば、フレーム周波数が
６０Ｈｚの場合、１フレーム期間が、約１／６０秒となり、約１／６０秒ごとに画面の書
き換えが行われる。
ＩＤＳ駆動では、タイミングチャートに示すように行われる処理が、データ書き換え処
理（または、書き込み処理とも呼ぶこともできる。）と、データ保持に分かれる。
データ書き換え期間において、通常駆動と同じ１フレーム期間（間隔Ｔｐｄ）にデータ
の書き換えが１回実行され、画素にデータが書き込まれる。データ書き込み後、データの
書き換えを停止する。画素トランジスタがオフ状態となり、データ保持状態となる。
１回のデータの書き換え処理中の書き換え回数は、１回でもよいし、複数回でもよい。
図４（Ｂ）及び図５（Ｂ）ではデータ書き換え回数が３回の例を示した。
データの書き換え回数は、１フレーム期間の長さに応じて考慮し、設定すればよい。デ
ータ書き換え時間は、最長１秒間とし、０．５秒以下または０．２秒以下程度とすること
が好ましい。
また、データ保持期間に画素で保持されるＶｉｄｅｏ信号の極性は、直前のデータ保持
期間で画素に保持していたＶｉｄｅｏ信号の極性とは逆の極性になるようにデータ書き込
み回数を調節することが好ましい。これにより、ＩＤＳ駆動による液晶の劣化を抑制する
ことができる。
図４（Ａ）、（Ｂ）及び図５（Ａ）、（Ｂ）から明らかなように、ＩＤＳモードによる
静止画表示は、通常モードよりもデータの書き換え回数を非常に少なくすることができる
。よってＩＤＳモードで静止画を表示することで、画面のちらつきが抑えられるため目の
疲れを抑制することができる。また、データ保持期間中は、ゲート線駆動回路、ソース線
駆動回路の動作も停止するため、消費電力も削減できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様のタッチセンサの構成例と、その駆動方法の例につ
いて、図面を参照して説明する。
図６に、本発明の一態様としてアクティブマトリクス型タッチセンサを有する表示部の
回路図を示す。また、図７に、図６に示す回路に入力することができる信号の一例につい
て示す。
図６に示した表示部は、センサユニットと画素とを少なくとも有する。センサユニット
は、容量Ｃ１と、トランジスタＭ１、Ｍ２、Ｍ３を少なくとも有する。画素は、液晶素子
ＬＣと、容量Ｃｌｃと、トランジスタＭｐを少なくとも有する。
ゲート線Ｇｐｉｘｅｌ（ｌ）は、トランジスタＭｐのゲートと電気的に接続される。ソ
ース線Ｓｐｉｘｅｌ（ｏ）は、トランジスタＭｐのソース又はドレインの一方と電気的に
接続される（ｌおよびｏはそれぞれ１以上の整数）。トランジスタＭｐのソース又はドレ
インの他方は、画素電極と電気的に接続され、容量Ｃｌｃの第１電極と電気的に接続され
る。
走査線ＧＬ（ｋ）は、トランジスタＭ２のゲートと電気的に接続される。配線ＤＬ（ｎ
）は、トランジスタＭ２のソース又はドレインの一方と電気的に接続される（ｋおよびｎ
はそれぞれ１以上の整数）。配線ＶＲＥＳは、トランジスタＭ３のソース又はドレインの
一方と電気的に接続される。配線ＲＥＳは、トランジスタＭ３のゲートと電気的に接続さ
れる。配線ＶＰＩは、トランジスタＭ１のソース又はドレインの一方に電気的に接続され
る。配線ＣＳは、容量Ｃ１の第２電極と電気的に接続される。
トランジスタＭ２のソース又はドレインの他方と、トランジスタＭ１のソース又はドレ
インの他方とは、電気的に接続される。トランジスタＭ１のゲートは、トランジスタＭ３
のソース又はドレインの他方と容量Ｃ１の第１電極と電気的に接続される。
液晶素子ＬＣを構成するコモン電極ＣＯＭは、トランジスタＭ１のゲートと電気的に接
続される。画素部の容量Ｃｌｃの第２電極は、トランジスタＭ１のゲートと電気的に接続
される。
ゲート線Ｇｐｉｘｅｌは、ゲート線駆動回路と電気的に接続される。ソース線Ｓｐｉｘ
ｅｌは、ソース線駆動回路と電気的に接続される。配線ＶＲＥＳは、センサユニット駆動
回路と電気的に接続される。配線ＲＥＳは、センサユニット駆動回路と電気的に接続され
る。配線ＣＳ及び配線ＶＰＩは、それぞれセンサユニット駆動回路と電気的に接続されて
もよいし、ＦＰＣとセンサユニット駆動回路を介さずに互いに電気的に接続されてもよい
。
配線ＤＬは、変換回路と電気的に接続される。変換回路としては、さまざまな回路を用
いることが可能であるが、一例を図８に示す。
センサユニットは、容量Ｃ１を含み、容量Ｃ１は第１電極及び第２電極を有する。図２
では、導電膜２２５が第２電極に相当し、導電膜２２１が第１電極に相当する。また、図
３では、導電膜３０１が第２電極に相当し、導電膜２２１が第１電極に相当する。
図６、７を用いて駆動方法について説明する。
１フレーム期間のタイミングチャートを図７に示す。１フレームは書き込み期間とセン
シング期間とを有する。書き込み期間は、表示部の各画素へ映像信号を書き込む期間であ
る。センシング期間は、センサユニットからタッチ動作を検出する期間である。
［書き込み期間］
［第１ステップ］
配線ＲＥＳに制御信号が入力され、配線ＲＥＳが選択された時に、配線ＲＥＳと電気的
に接続されるトランジスタＭ３は、導通状態となる。配線ＶＲＥＳには、低電位が供給さ
れ、導通状態のトランジスタＭ３を介して、コモン電極ＣＯＭには配線ＶＲＥＳに供給さ
れている電位が供給される。このようにして書き込み期間中、画素のコモン電極は、配線
ＶＲＥＳと電気的に接続され、一定の電位とする。
［第２ステップ］
ゲート線Ｇｐｉｘｅｌを選択する。選択されたゲート線Ｇｐｉｘｅｌに接続されている
トランジスタＭｐは導通状態になり、ソース線Ｓｐｉｘｅｌに供給される映像信号が、ト
ランジスタＭｐを介して、画素電極、及び、容量Ｃｌｃに供給される。このようにして、
ゲート線Ｇｐｉｘｅｌを最初の一行目から最終行目まで順次選択し、各画素電極及び各容
量Ｃｌｃへ映像信号を書き込む。図７には、一例としてＧｐｉｘｅｌ（ｌ）からＧｐｉｘ
ｅｌ（ｌ＋ｍ）（ｍは１以上の整数）のタイミングチャートを示した。
［センシング期間］
［第３ステップ］
センシング期間中、全てのゲート線Ｇｐｉｘｅｌは、非選択状態とし、トランジスタＭ
ｐは非導通状態とする。
［第４ステップ］
配線ＶＰＩと配線ＣＳを低電位とする。配線ＲＥＳを選択し、トランジスタＭ３を導通
状態とする。配線ＶＲＥＳに高電位を供給し、トランジスタＭ１のゲートに高電位を供給
する。このとき、配線ＣＳと電気的に接続される容量Ｃ１の第２の電極には低電位が、ト
ランジスタＭ１のゲートと電気的に接続される容量Ｃ１の第１の電極には、高電位が供給
されている。例えば、低電位が０Ｖ、高電位が５Ｖの場合、容量Ｃ１の第２の電位と第１
の電位の間には５Ｖの電圧がかかる。その後、配線ＲＥＳを非選択とし、トランジスタＭ
３を非導通状態とし、容量Ｃ１の両端の電圧を保持する。
［第５ステップ］
容量Ｃ１が大気中に置かれている場合、大気よりも誘電率の高いもの、例えば、人間の
指９０１が、容量Ｃ１の第１の電極に近接して配置された場合、容量Ｃ１の第１の電極と
指の間に容量Ｃ２が発生する（図９参照）。その状態で、配線ＣＳの電位を低電位から高
電位へ変化させる。大気よりも誘電率の高いもの、例えば、人間の指が、容量Ｃ１の第１
の電極に近接して配置されている部分のトランジスタＭ１のゲート電位は、大気よりも誘
電率の高いもの、例えば、人間の指が、容量Ｃ１の第１の電極に近接していない部分のト
ランジスタＭ１のゲート電位と比較して、電位の変化が小さくなる。この差を検出するこ
とで、例えば人間の指の位置を特定する。この差を検出する際、例えば、図８に示す変換
回路を用いることができる。
図８に示す変換回路５０を用いた場合、センサユニットのトランジスタＭ２が非導通状
態の期間に、変換回路のトランジスタＭ４を配線ＶＰＯ及び配線ＢＲから供給される信号
によって導通状態にし、配線ＤＬを一定の電位に設定し、その後トランジスタＭ４を非導
通状態にする。その後、センサユニットのトランジスタＭ２を導通状態にし、配線ＤＬの
電位の変化を検出する。一画面分の検出が終了したのち、配線ＣＳの電位を低電位に変化
させる。
以上のように１フレーム内の動作には、第１乃至第５ステップを含む。
なお、実施の形態３に示す、ＩＤＳ駆動を組み合わせてもよい。
なお、本実施の形態において、本発明の一態様のタッチセンサの例について述べた。た
だし、本発明の一態様は、これらに限定されない。例えば、本発明の一態様のタッチセン
サとして、抵抗膜方式、表面弾性波方式、赤外線方式、電磁誘導方式、表面型静電容量方
式、投影型静電容量方式、などを用いてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態５）
図１０に、本発明の一態様に適用することができるアクティブマトリクス型タッチセン
サを一体形成する液晶表示装置の断面図を示す。図１０のａ−ａ’断面は、表示素子の一
部を示す。ｂ−ｂ’断面は、センサユニットの一部を示す。ｃ−ｃ’断面は、回路の一部
を示す。
図２では、導電膜２２５を基板２０１の下に有する構成を説明したが、図１０では、導
電膜２２５の層を設けない例を示す。導電膜２２５は、図６に示しめす回路図では、配線
ＣＳに相当する。図１０の様に、図２に示す導電膜２２５に相当する層を設けない場合の
表示部の回路図を、図１１に示す。センサユニットは、容量Ｃ１を含み、容量Ｃ１は第１
の電極及び第２の電極を有する。図１０では、導電膜２２１が第１の電極に相当し、セン
サユニットのトランジスタと接続されない導電膜２２１が第２の電極に相当する。図１０
は、導電膜２２５以外の積層構造は、図２と同様なので説明を省略する。
図１１では、一部の画素のコモン電極が配線ＣＳとして機能する。つまり、図２では、
配線ＣＳとして用いるために、導電膜２２５を設けているが、図１１では、コモン電極と
して機能する導電膜２２１の一部をパターニングし、当該一部を配線ＣＳとして用いるた
め、配線ＣＳ用として導電膜２２５を設けなくてよい。図１２に導電膜２２１のレイアウ
トの一例を示す。図１２に示す例では、電極１２０１が容量Ｃ１の第２電極に相当する。
電極１２０２が容量Ｃ１の第１電極に相当する。
図１１に、本発明の一態様としてアクティブマトリクス型タッチセンサを有する表示部
の回路図を示す。図１１に示す回路に入力することができる信号の一例のタイミングチャ
ートを、図７に示す。
なお、実施の形態３に示す、ＩＤＳ駆動を組み合わせてもよい。
なお、本実施の形態において、本発明の一態様のタッチセンサの例について述べた。た
だし、本発明の一態様は、これらに限定されない。例えば、本発明の一態様のタッチセン
サとして、抵抗膜方式、表面弾性波方式、赤外線方式、電磁誘導方式、表面型静電容量方
式、投影型静電容量方式、などを用いてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置に好適に用いることのできる絶縁体、
半導体、導電体及びそれらの形成方法、加工方法について説明する。
絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム
などを用いればよく、積層または単層で設けることができる。
絶縁体として用いることのできる高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）としては
、タンタル酸化物、酸化ハフニウム、酸化ハフニウムシリケート、酸化ジルコニウム、酸
化アルミニウム、酸化チタンなどの金属酸化物、または酸化ランタンなどの希土類酸化物
等を用いることができる。
また、半導体に酸化物半導体を用いる場合には、当該酸化物半導体に接する絶縁体には
、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素
を脱離する酸化物材料として、例えば、化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含
む酸化物膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて膜の表面温度が１００℃以上７００℃以下、または
１００℃以上５００℃以下の範囲において、酸素原子に換算しての酸素の脱離量が１．０
×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以
上である酸化物膜である。例えばこのような材料として、酸化シリコンまたは酸化窒化シ
リコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含
有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有
量が多い材料を示す。
絶縁体の形成方法としては、例えば、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇ
ａｎｉｃ ＣＶＤ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法等を
含む）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＡＬＤ（Ａｔｏ
ｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等などを用いることができる。
また、平坦性を有する絶縁体としては、ポリイミド、アクリル、ベンゾシクロブテン系
樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また
、上記有機材料のほかにシロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロ
ンガラス）等を用いることができる。なお、これらの材料を複数積層させてもよい。また
、絶縁体の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコー
ト、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン
印刷、オフセット印刷等）の方法、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーター等の設備を用いることができる。
また、上記以外の平坦性を有する絶縁体の作成方法としては、ＣＭＰ（Ｃｈｅｍｉｃａ
ｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いる方法がある。絶縁体を形成
後、その表面にＣＭＰ処理を施すことで平坦な面を得ることができる。
半導体としては、多結晶半導体、微結晶半導体、非晶質半導体、化合物半導体などの半
導体を用いることができる。例えば、非晶質シリコン、多結晶シリコン、単結晶シリコン
又はこれらにリンに代表される１５族元素をドーピングしたものを用いてもよい。また、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系などの酸化物半導体を用いることができる。
導電体としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジル
コニウム、モリブデン、銀、タンタル、ニオブ、またはタングステンからなる金属、また
はこれらの金属を主成分とする合金材料若しくは化合物材料を用いることができる。また
、リン等の不純物を添加した多結晶シリコンを用いることができる。また、単層構造とし
てもよいし、複数の材料を用いて積層構造としてもよい。例えば、シリコンを含むアルミ
ニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜
上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅
膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜
を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜
上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタ
ン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜ま
たは窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモ
リブデン膜または窒化モリブデン膜を形成する三層構造等がある。金属窒化物膜を設ける
ことにより、金属膜の密着性を向上させることができ、剥離を防止することができる。な
お、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
導電体の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法などを用いることが
できる。なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓ
ｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａ
ｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ
：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ
ＣＶＤ）法に分けることができる。プラズマＣＶＤ法は、比較的低温で高品質の膜が得
られる。熱ＣＶＤ法は、プラズマを用いないため、プラズマダメージが生じず、欠陥の少
ない膜が得られる。
被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微
細加工技術を用いることができる。例えば、フォトリソグラフィ法等で形成したレジスト
マスクに対してスリミング処理を施す方法を用いてもよい。また、フォトリソグラフィ法
等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミ
ーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて被加工膜を
エッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現す
るために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属
膜からなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３５６ｎｍ）、ｇ線（波長４３
６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる
。そのほか、ＫｒＦレーザ、またはＡｒＦレーザ等を用いることができる。また、液浸露
光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外線（ＥＵＶ：
Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用い
る光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを
用いると、極めて微細な加工が可能となるため好ましい。なお、電子線ビームなどのビー
ムを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密
着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えば、
スピンコート法などにより、その下層に段差を被膜して表面を平坦化するように形成する
ことがき、当該有機樹脂膜の上層に設けられるレジストマスクの厚さのばらつきを低減で
きる。また、特に微細な加工を行う場合には、当該有機樹脂膜として露光に用いる光に対
する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有
機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ
Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去を同時に除去
するか、レジストマスクを除去した後に除去すればよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体膜に好適に用いることのできる酸化物半導
体について説明する。
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切
な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体膜が適用され
たトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）
を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる
。
適用可能な酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ
）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体
を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザとして、それら
に加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）
、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば
、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、ま
たは複数種が含まれていることが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸
化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸
化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ
とも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−
Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚ
ｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ
系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸
化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化
物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。
また、酸化物半導体として、Ｉｎ１＋αＭ１−αＯ３（ＺｎＯ）ｍ（−１≦α≦１、ｍ
＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆ
ｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタ
ビライザとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ
（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２あ
るいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成
の近傍の酸化物を用いるとよい。
酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水
素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジス
タのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成
後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を
除去して不純物が極力含まれないように高純度化することが好ましい。
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から
酸素も同時に減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水
素化処理）によって増加した酸素欠損を補填するために酸素を酸化物半導体に加える処理
を行うことが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、
加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素を化学量論的組成
よりも多くする場合を過酸素化処理と記す場合がある。
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。
なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく
（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下
、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下で
あることをいう。
またこのように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは
、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジス
タがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０−１８Ａ以下、
好ましくは１×１０−２１Ａ以下、さらに好ましくは１×１０−２４Ａ以下、または８５
℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、さらに好ましくは１×
１０−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル
型のトランジスタの場合、ゲート電圧がしきい値電圧よりも十分小さい状態をいう。具体
的には、ゲート電圧がしきい値電圧よりも１Ｖ以上、好ましくは２Ｖ以上または３Ｖ以上
小さければ、トランジスタはオフ状態となる。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌ
ｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図１３（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏ
ｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図１３（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図１３（Ｂ）に示す
。図１３（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図１３（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図１３（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図１３（Ｂ）および図１３（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレット
との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、
ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、Ｃ
ＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレ
ット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図１３（Ｄ）参照。）。図１３（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図１３（Ｄ）に示す領域５１６１に相当する。
また、図１４（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図１４（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図１４（Ｂ）、図１４（Ｃ）および
図１４（Ｄ）に示す。図１４（Ｂ）、図１４（Ｃ）および図１４（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１５（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図１５（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図１５（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図１６（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１６（Ｂ）に示す。図１
６（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図１６（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図１６（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリ
ア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠
陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。な
お、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸
化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界
を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレット
と起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと
呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１７は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図１７より、ａ−ｌｉ
ｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図１７中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図１７中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態８）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓ
ｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機、医療機器などが挙げられる。これら電子機器の具体例を
図１８に示す。
図１８（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３
、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、ス
タイラス５００８等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の
各種集積回路に用いることができる。なお、図１８（Ａ）に示した携帯型ゲーム機は、２
つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部
の数は、これに限定されない。
図１８（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示
部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６、生態認証装置５
６０７等を有する。本発明の一態様にかかる半導体装置は、携帯情報端末の各種集積回路
に用いることができる。第１表示部５６０３は第１筐体５６０１に設けられており、第２
表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２
筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体
５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３に
おける映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角
度に従って、切り替える構成としても良い。
図１８（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０
２、キーボード５４０３、ポインティングデバイス５４０４、生態認証装置５４０５等を
有する。本発明の一態様にかかる半導体装置は、ノート型パーソナルコンピュータの各種
集積回路に用いることができる。
図１８（Ｄ）は手鏡であり、第１筐体５３０１、第２筐体５３０２、鏡５３０３、接続
部５３０４、スイッチ５３０５等を有する。第１筐体５３０１と第２筐体５３０２とは、
接続部５３０４により接続されており、第１筐体５３０１と第２筐体５３０２の間の角度
は、接続部５３０４により変更が可能である。そして、第１筐体５３０１及び第２筐体５
３０２には、照明装置が用いられる。スイッチ５３０５は、上記照明装置の調光及びＯＮ
、ＯＦＦ等を制御する。上記照明装置は、面状の発光素子を有しており、当該発光素子は
、接続部５３０４における第１筐体５３０１と第２筐体５３０２の間の角度に従って、発
光の状態と非発光の状態とが切り替えられる構成を有していても良い。本発明の一態様に
かかる半導体装置は、照明装置の動作を制御するための各種集積回路に用いることができ
る。
図１８（Ｅ）は表示装置であり、曲面を有する筐体５７０１、表示部５７０２等を有す
る。本発明の一態様にかかる半導体装置は、表示部５７０２に用いられる表示装置の動作
を制御するための各種集積回路に用いることができる。
図１８（Ｆ）は携帯電話であり、曲面を有する筐体５９０１に、表示部５９０２、マイ
ク５９０７、スピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタ
ン５９０５が設けられている。本発明の一態様にかかる半導体装置は、表示部５９０２に
用いられる表示装置の動作を制御するための各種集積回路に用いることができる。
（実施の形態９）
図１９は、本発明の一態様に適用することができるアクティブマトリクス型タッチセン
サを一体形成する液晶表示装置の断面図を示す。図１９のａ−ａ’断面は、表示素子の一
部を示す。ｂ−ｂ’断面は、センサユニットの一部を示す。ｃ−ｃ’断面は、回路の一部
を示す。
図１９は、図３の導電膜２２１の形状を変更した例を示す。図３では、導電膜２２１に
スリットを設けない形状を示したが、図１９では導電膜２２１にスリットを設ける構造を
示す。図１９の構造は、導電膜２２１の形状以外、図３と同様なので説明を省略する。
図２０は、本発明の一態様に適用することができるアクティブマトリクス型タッチセン
サを一体形成する液晶表示装置の断面図を示す。図２０のａ−ａ’断面は、表示素子の一
部を示す。ｂ−ｂ’断面は、センサユニットの一部を示す。ｃ−ｃ’断面は、回路の一部
を示す。
図２０は、図３の導電膜２２４と導電膜２２１とを絶縁膜２１８上に、形成する例を示
す。図２０では、図に示すように導電膜２２４と導電膜２２１とを同一表面上に形成する
例を示す。
なお、本発明の一態様のアクティブマトリクス型タッチセンサを一体形成する液晶表示
装置に用いられるトランジスタの構造は、特に限定されず、様々な構造のトランジスタを
用いることができる。本実施の形態では、ボトムゲート型のトランジスタで示したが、こ
れに限定されない。例えば、トップゲート型のトランジスタを用いてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
１０ 表示装置
２０ ゲート線駆動回路
３０ ソース線駆動回路
４０ センサユニット駆動回路
５０ 変換回路
６０ ＦＰＣ
１００ 表示領域
１０１ センサユニット
１０２ バス線
１０３ バス線
１０４ ゲート線
１０５ ソース線
１０６ トランジスタ
１０７ 画素電極
２０１ 基板
２０２ 導電膜
２０３ 導電膜
２０４ 導電膜
２０５ 導電膜
２０６ 絶縁膜
２０７ 半導体膜
２０８ 半導体膜
２０９ 半導体膜
２１０ 導電膜
２１１ 導電膜
２１２ 導電膜
２１３ 導電膜
２１４ 導電膜
２１５ 導電膜
２１６ 絶縁膜
２１７ 絶縁膜
２１８ 絶縁膜
２１９ 開口
２２０ 開口
２２１ 導電膜
２２２ 絶縁膜
２２３ 開口
２２４ 導電膜
２２５ 導電膜
２２６ 液晶層
２２７ 着色膜
２２８ 遮光膜
２２９ 基板
３０１ 導電膜
９０１ 指
１２０１ 電極
１２０２ 電極
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５１００ ペレット
５１２０ 基板
５１６１ 領域
５３０１ 筐体
５３０２ 筐体
５３０３ 鏡
５３０４ 接続部
５３０５ スイッチ
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５４０５ 生態認証装置
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５６０７ 生態認証装置
５７０１ 筐体
５７０２ 表示部
５９０１ 筐体
５９０２ 表示部
５９０３ カメラ
５９０４ スピーカー
５９０５ ボタン
５９０６ 外部接続部
５９０７ マイク

Claims (2)

  1. 第１の基板と、第２の基板と、前記第１の基板と前記第２の基板との間の液晶と、を有する表示装置において、
    表示部を有し、
    前記表示部は、センサユニットと、画素とを有し、
    前記センサユニットは、第１の導電膜と、第２の導電膜と、を有し、
    前記画素は、トランジスタと、前記トランジスタに電気的に接続される画素電極と、を有し、
    前記第１の導電膜は、前記第２の導電膜と重なる領域を有し、
    前記第１の導電膜と前記第２の導電膜とは、前記第１の基板を介して対向しており、
    前記第１の基板と前記液晶との間に、前記トランジスタと、前記画素電極と、前記第１の導電膜と、を有し、
    前記トランジスタと前記画素電極との間に、前記第１の導電膜を有し、
    前記第１の導電膜は、前記画素電極と重なる領域を有する表示装置。
  2. 請求項１において、
    前記トランジスタは、酸化物半導体を有する表示装置。
JP2020079050A 2014-12-02 2020-04-28 表示装置 Active JP6949171B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021153384A JP2022003403A (ja) 2014-12-02 2021-09-21 表示装置
JP2023032104A JP2023060104A (ja) 2014-12-02 2023-03-02 表示装置
JP2024110665A JP2024133138A (ja) 2014-12-02 2024-07-10 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014243995 2014-12-02
JP2014243995 2014-12-02
JP2015227289A JP6698321B2 (ja) 2014-12-02 2015-11-20 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015227289A Division JP6698321B2 (ja) 2014-12-02 2015-11-20 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021153384A Division JP2022003403A (ja) 2014-12-02 2021-09-21 表示装置

Publications (2)

Publication Number Publication Date
JP2020160451A JP2020160451A (ja) 2020-10-01
JP6949171B2 true JP6949171B2 (ja) 2021-10-13

Family

ID=56079120

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2015227289A Expired - Fee Related JP6698321B2 (ja) 2014-12-02 2015-11-20 表示装置
JP2020079050A Active JP6949171B2 (ja) 2014-12-02 2020-04-28 表示装置
JP2021153384A Withdrawn JP2022003403A (ja) 2014-12-02 2021-09-21 表示装置
JP2023032104A Withdrawn JP2023060104A (ja) 2014-12-02 2023-03-02 表示装置
JP2024110665A Pending JP2024133138A (ja) 2014-12-02 2024-07-10 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015227289A Expired - Fee Related JP6698321B2 (ja) 2014-12-02 2015-11-20 表示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021153384A Withdrawn JP2022003403A (ja) 2014-12-02 2021-09-21 表示装置
JP2023032104A Withdrawn JP2023060104A (ja) 2014-12-02 2023-03-02 表示装置
JP2024110665A Pending JP2024133138A (ja) 2014-12-02 2024-07-10 表示装置

Country Status (2)

Country Link
US (4) US10031362B2 (ja)
JP (5) JP6698321B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6728152B2 (ja) 2015-05-28 2020-07-22 株式会社半導体エネルギー研究所 タッチパネル
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
JP6637183B2 (ja) * 2016-08-22 2020-01-29 シャープ株式会社 タッチパネル付き表示装置
KR20180051692A (ko) 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
CN109244089B (zh) * 2017-07-10 2021-08-17 京东方科技集团股份有限公司 一种感测基板及其制作方法、显示装置
KR102374755B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
US20190129223A1 (en) * 2017-10-30 2019-05-02 Wuhan China Star Optoelectronics Technology Co., Ltd. In-cell touch panel and electronic device
KR102599913B1 (ko) * 2017-12-22 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10910413B2 (en) * 2018-10-10 2021-02-02 HKC Corporation Limited Method of manufacturing array substrate and array substrate
KR20210138211A (ko) 2020-05-11 2021-11-19 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN111638606B (zh) * 2020-06-11 2021-12-03 武汉华星光电技术有限公司 显示面板
CN111983843B (zh) * 2020-08-31 2022-03-08 武汉华星光电技术有限公司 显示面板和电子设备

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281508A (ja) 1996-04-12 1997-10-31 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP4507480B2 (ja) 2001-12-27 2010-07-21 ソニー株式会社 表示装置
EP2479604B1 (en) 2005-12-05 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8106865B2 (en) 2006-06-02 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
CN102981678B (zh) 2006-06-09 2015-07-22 苹果公司 触摸屏液晶显示器
US8552989B2 (en) 2006-06-09 2013-10-08 Apple Inc. Integrated display and touch screen
JP2008158461A (ja) * 2006-12-26 2008-07-10 Optrex Corp 光学表示装置
JP4899856B2 (ja) * 2006-12-27 2012-03-21 セイコーエプソン株式会社 液晶装置及び電子機器
JP4957597B2 (ja) 2007-05-18 2012-06-20 セイコーエプソン株式会社 センシング回路、その駆動方法、表示装置および電子機器
JP5106991B2 (ja) 2007-11-07 2012-12-26 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
JP5407368B2 (ja) * 2008-05-16 2014-02-05 セイコーエプソン株式会社 液晶表示装置、その駆動方法および電子機器
TW201013495A (en) 2008-09-30 2010-04-01 Hannstar Display Corp In-cell capacitive type sensing input display device
KR101672331B1 (ko) 2010-03-18 2016-11-03 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101466556B1 (ko) 2012-03-29 2014-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5991709B2 (ja) 2012-05-01 2016-09-14 株式会社ジャパンディスプレイ タッチパネル内蔵型液晶表示装置
JP2013246289A (ja) 2012-05-25 2013-12-09 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
CN102768604A (zh) 2012-06-29 2012-11-07 京东方科技集团股份有限公司 一种电容式内嵌触摸屏、其触摸定位方法及显示装置
KR101902929B1 (ko) * 2012-07-25 2018-10-01 삼성전자주식회사 터치 패널, 터치 스크린 장치 및 이의 구동 방법
KR101349915B1 (ko) 2012-09-07 2014-01-15 실리콘 디스플레이 (주) 정전용량 터치 센서를 내장한 박막 트랜지스터 액정 디스플레이
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103150069B (zh) 2013-03-01 2016-08-17 合肥京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
KR102141459B1 (ko) 2013-03-22 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
CN106233233B (zh) 2014-04-23 2019-09-10 株式会社半导体能源研究所 输入/输出装置及输入/输出装置的驱动方法
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
JP2016027464A (ja) 2014-05-30 2016-02-18 株式会社半導体エネルギー研究所 入力装置、情報処理装置
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device

Also Published As

Publication number Publication date
US11698547B2 (en) 2023-07-11
JP2024133138A (ja) 2024-10-01
JP2016110112A (ja) 2016-06-20
JP2020160451A (ja) 2020-10-01
JP2023060104A (ja) 2023-04-27
JP2022003403A (ja) 2022-01-11
US20230359076A1 (en) 2023-11-09
US10031362B2 (en) 2018-07-24
JP6698321B2 (ja) 2020-05-27
US20180321531A1 (en) 2018-11-08
US20210033905A1 (en) 2021-02-04
US10809556B2 (en) 2020-10-20
US20160154263A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
JP6949171B2 (ja) 表示装置
JP7289948B2 (ja) 液晶表示装置
JP6714744B2 (ja) 液晶表示装置
JP7023264B2 (ja) 半導体装置
JP7044464B2 (ja) 半導体装置、表示装置及び電子機器
JP6839258B2 (ja) 半導体装置
US9366896B2 (en) Liquid crystal display device and touch panel
KR102358088B1 (ko) 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP2015109424A (ja) 半導体装置、該半導体装置の作製方法、及び該半導体装置に用いるエッチング溶液
JPWO2019162808A1 (ja) 表示装置及びその動作方法
JP6962978B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210921

R150 Certificate of patent or registration of utility model

Ref document number: 6949171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250