JP7400038B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7400038B2
JP7400038B2 JP2022126930A JP2022126930A JP7400038B2 JP 7400038 B2 JP7400038 B2 JP 7400038B2 JP 2022126930 A JP2022126930 A JP 2022126930A JP 2022126930 A JP2022126930 A JP 2022126930A JP 7400038 B2 JP7400038 B2 JP 7400038B2
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
conductive film
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022126930A
Other languages
English (en)
Other versions
JP2022174049A (ja
Inventor
大介 久保田
亮 初見
正美 神長
匠 重信
尚人 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022174049A publication Critical patent/JP2022174049A/ja
Priority to JP2023205830A priority Critical patent/JP2024028251A/ja
Application granted granted Critical
Publication of JP7400038B2 publication Critical patent/JP7400038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G02F1/13415—Drop filling process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04108—Touchless 2D- digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface without distance measurement in the Z direction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Description

本発明は、酸化物半導体を有する半導体装置、または表示装置に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いら
れているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリ
コンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリ
コン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用い
る技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物
半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたト
ランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる
技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくと
も一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など
遮光性を有する導電膜で形成されていることが多い。
また、液晶表示装置において、容量素子の電荷容量を大きくするほど、電界を加えた状
況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることが
できる。静止画を表示させる場合、当該期間を長くできることは、画像データを書き換え
る回数を低減することができ、消費電力の低減が望める。
容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的
には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、液晶
表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導
電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。このよ
うな問題は、解像度の高い液晶表示装置において、特に顕著である。
一方、液晶表示装置において、液晶分子の配向乱れが原因となり、表示不良が発生する
。液晶分子の配向乱れとしては、ディスクリネーション、光漏れ等がある。
配向膜近傍において、液晶分子の一端が配向膜から浮き上がって配向する。液晶分子に
おいて、配向膜に最も近い端部から浮き上がった端部へ向かう方向を基板面に正投影した
方向を「プレチルトの方向」という。また、液晶分子の長軸と、配向膜とでなす角度を「
プレチルト角」という。
隣接する液晶分子のプレチルト角はほぼ同じであるが、プレチルトの方向が異なること
から生じる液晶分子の配向不良を「ディスクリネーション」という。ディスクリネーショ
ンにより、液晶表示装置の白表示の時に、画素に線状の欠陥が生じる。
また、配向膜が形成される領域（以下、被形成領域という。）の凹凸が原因で、液晶分
子のプレチルト角が異なることから生じる液晶分子の配向不良を「光漏れ」という。光漏
れにより、液晶表示装置の黒表示の時に、コントラストが低下する。
そこで、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容
量素子を有する半導体装置を提供することを課題の一とする。または、本発明の一態様は
、コントラストの高い半導体装置を提供することを課題の一とする。または、本発明の一
態様は、透光性を有する電極を用いた半導体装置を提供することを課題とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。
本発明の一態様は、基板上のトランジスタと、基板上の第１の透光性を有する導電膜と
、トランジスタを覆い、且つ第１の透光性を有する導電膜上に開口部が設けられた酸化物
絶縁膜と、酸化物絶縁膜上であって、且つ開口部において第１の透光性を有する導電膜に
接する窒化絶縁膜と、トランジスタに接続し、且つ開口部において凹部が形成される第２
の透光性を有する導電膜と、第２の透光性を有する導電膜の凹部を充填する有機樹脂膜と
、を有する半導体装置である。
また、本発明の一態様は、基板上のトランジスタと、基板上の第１の透光性を有する導
電膜と、トランジスタを覆い、且つ第１の透光性を有する導電膜上に開口部が設けられた
酸化物絶縁膜と、酸化物絶縁膜上であって、且つ開口部において第１の透光性を有する導
電膜に接する窒化絶縁膜と、トランジスタに接続し、且つ開口部において凹部が形成され
る第２の透光性を有する導電膜と、を有し、開口部が設けられた酸化物絶縁膜において、
第１の透光性を有する導電膜の表面と、酸化物絶縁膜の側面とのなす角度は、５°以上４
５°以下、好ましくは５°以上３０°以下、さらに好ましくは１０°以上２０°以下であ
る半導体装置である。なお、第２の透光性を有する導電膜の凹部を充填する有機樹脂膜を
有してもよい。
なお、トランジスタは、基板上に形成されるゲート電極と、ゲート電極に接するゲート
絶縁膜と、ゲート絶縁膜に接する酸化物半導体膜と、酸化物半導体膜に接する一対の導電
膜と、を有し、第１の透光性を有する導電膜は、ゲート絶縁膜に接する。
また、酸化物半導体膜は、第１の透光性を有する導電膜と同時に形成される。
また、第１の透光性を有する導電膜、及び酸化物半導体膜は、Ｉｎ、Ｇａ若しくはＺｎ
のうち、少なくともいずれか一つを含む。
本発明の一態様により、開口率が高く、且つ電荷容量を増大させることが可能な容量素
子を有する半導体装置を作製することができる。または、本発明の一態様により、コント
ラストの高い半導体装置を作製することができる。または、本発明の一態様により、透光
性を有する電極を用いた半導体装置を作製することができる。
半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 酸化物半導体の極微電子線回折パターンを示す図である。 酸化物半導体の極微電子線回折パターンを示す図である。 実施の形態に係るタッチセンサを説明する図である。 実施の形態に係るタッチパネル及び電子機器の構成例を説明する図である。 実施の形態に係るタッチセンサを備える画素を説明する図である。 実施の形態に係るタッチセンサ及び画素の動作を説明する図である。 半導体装置の構成例を示すブロック図である。 半導体装置の駆動方法の一例を説明するタイミングチャートである。 本発明の一態様である半導体装置を用いた電子機器を説明する図である。 本発明の一態様である半導体装置を用いた電子機器を説明する図である。 ＳＴＥＭ像を説明する図である。 偏光顕微鏡の観察像を説明する図である。 計算結果を説明する図である。 ＳＥＭ像を説明する図である。 ＳＴＥＭ像を説明する図である。 偏光顕微鏡の観察像を説明する図である。 試料構造を説明する図である。 シート抵抗を説明する図である。 シート抵抗を説明する図である。 シート抵抗を説明する図である。 ＳＩＭＳの測定結果を説明する図である。 ＥＳＲの測定結果を説明する図である。 ＥＳＲの測定結果を説明する図である。 ＩｎＧａＺｎＯ４結晶のバルクモデルを説明する図。 ＶｏＨの形成エネルギー及び熱力学的遷移レベルを説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部
分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰
り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は
、エッチング工程の後にフォトリソグラフィ工程で形成したマスクを除去するものとする
。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を
参照して説明する。
図１（Ａ）に、半導体装置の一例として液晶表示装置を示す。図１（Ａ）に示す液晶表
示装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が
平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本
の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によ
って電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリ
クス状に配設された複数の画素３０１を有する。また、信号線１０９に沿って、各々が平
行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、走査線１０
７に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１
０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素３０１のうち、い
ずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０
１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０
１と電気的に接続される。なお、容量線１１５が、走査線１０７に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれか
の行に配設されたｎ個の画素３０１に電気的と接続される。
図１（Ｂ）は、図１（Ａ）に示す液晶表示装置の画素３０１に用いることができる回路
構成を示している。
図１（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１０３と、容量素子
１０５と、を有する。
液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定され
る。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の
画素回路１１１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コ
モン電位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の
一方に異なる電位を与えてもよい。または、ＩＰＳモードやＦＦＳモードの場合には、液
晶素子１３２の一対の電極の一方を、容量線ＣＬに接続することも可能である。
例えば、液晶素子１３２を備える液晶表示装置の駆動方法としては、ＴＮモード、ＳＴ
Ｎモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅ
ｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ
Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、または
ＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いても
よい。また、液晶表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅ
ｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、Ｐ
ＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード
、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード
、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方
式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素３０１において、トランジスタ１０３のソース電極及びドレイン電極
の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１３２の一対の電極の他
方に電気的に接続される。また、トランジスタ１０３のゲート電極は、走査線ＧＬ＿ｍに
電気的に接続される。トランジスタ１０３は、オン状態またはオフ状態になることにより
、データ信号のデータの書き込みを制御する機能を有する。
容量素子１０５の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）に
電気的に接続され、他方は、液晶素子１３２の一対の電極の他方に電気的に接続される。
なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設定される。容量素子１
０５は、書き込まれたデータを保持する保持容量としての機能を有する。なお、容量素子
１０５の一対の電極の一方は、ＩＰＳモードやＦＦＳモードの場合には、液晶素子１３２
の一対の電極の一方に電気的に接続されることも可能である。
例えば、図１（Ｂ）の画素３０１を有する液晶表示装置では、走査線駆動回路１０４に
より各行の画素３０１を順次選択し、トランジスタ１０３をオン状態にしてデータ信号の
データを書き込む。
データが書き込まれた画素３０１は、トランジスタ１０３がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
なお、本明細書等において、液晶素子を用いた液晶表示装置の一例としては、透過型液
晶表示装置、半透過型液晶表示装置、反射型液晶表示装置、直視型液晶表示装置、投射型
液晶表示装置などがある。液晶素子の一例としては、液晶の光学的変調作用によって光の
透過または非透過を制御する素子がある。その素子は一対の電極と液晶層により構造され
ることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界
、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、具体的には、
液晶素子の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、デ
ィスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高
分子液晶、バナナ型液晶などを挙げることができる。
次いで、画素３０１に液晶素子を用いた液晶表示装置の具体的な例について説明する。
ここでは、図１（Ｂ）に示す画素３０１の上面図を図２に示す。なお、図２においては、
対向電極及び液晶素子を省略する。
図２において、走査線として機能する導電膜３０４ｃは、信号線に略直交する方向（図
中左右方向）に延伸して設けられている。信号線として機能する導電膜３１０ｄは、走査
線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する
導電膜３１０ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として機
能する導電膜３０４ｃは、走査線駆動回路１０４（図１（Ａ）を参照。）と電気的に接続
されており、信号線として機能する導電膜３１０ｄ及び容量線として機能する導電膜３１
０ｆは、信号線駆動回路１０６（図１（Ａ）を参照。）に電気的に接続されている。
トランジスタ１０３は、走査線及び信号線が交差する領域に設けられている。トランジ
スタ１０３は、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜（図２に図示せ
ず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜３０８ｂ
、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅにより構成され
る。なお、導電膜３０４ｃは、走査線としても機能し、酸化物半導体膜３０８ｂと重畳す
る領域がトランジスタ１０３のゲート電極として機能する。また、導電膜３１０ｄは、信
号線としても機能し、酸化物半導体膜３０８ｂと重畳する領域がトランジスタ１０３のソ
ース電極またはドレイン電極として機能する。また、図２において、走査線は、上面形状
において端部が酸化物半導体膜３０８ｂの端部より外側に位置する。このため、走査線は
バックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタ
に含まれる酸化物半導体膜３０８ｂに光が照射されず、トランジスタの電気特性の変動を
抑制することができる。
また、導電膜３１０ｅは、開口部３６２ｃにおいて、画素電極として機能する透光性を
有する導電膜３１６ｂと電気的に接続されている。
容量素子１０５は、ゲート絶縁膜上に形成される透光性を有する導電膜３０８ｃと、ト
ランジスタ１０３上に設けられる窒化物絶縁膜で形成される誘電体膜と、画素電極として
機能する透光性を有する導電膜３１６ｂとで構成されている。即ち、容量素子１０５は透
光性を有する。また、容量素子１０５は、開口部３６２において容量線として機能する導
電膜３１０ｆと接続されている。
ここで、導電膜３１６ｂは、図２に示すように、矩形状であることが望ましい。ただし
、本発明の一態様は、これに限定されない。例えば、導電膜３１６ｂは、ＦＦＳモード、
ＩＰＳモード、ＭＶＡモードなどの液晶表示装置に設けられる画素電極のように、スリッ
トを有する構造、櫛歯状とすることが可能である。
このように容量素子１０５は透光性を有するため、画素３０１内に容量素子１０５を大
きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％
以上、好ましくは５５％以上、好ましくは６０％以上とすることが可能であると共に、電
荷容量を増大させた液晶表示装置を得ることができる。例えば、解像度の高い液晶表示装
置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像
度の高い液晶表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしな
がら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に
設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。
代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の
液晶表示装置に好適に用いることができる。
また、図２に示す画素３０１は、走査線として機能する導電膜３０４ｃと平行な辺と比
較して信号線として機能する導電膜３１０ｄと平行な辺の方が短い形状であり、且つ容量
線として機能する導電膜３１０ｆが、信号線として機能する導電膜３１０ｄと平行な方向
に延伸して設けられている。この結果、画素３０１に占める導電膜３１０ｆの面積を低減
することが可能であるため、開口率を高めることができる。また、容量線として機能する
導電膜３１０ｆが接続電極を用いず、直接透光性を有する導電膜３０８ｃと接するため、
さらに開口率を高めることができる。
また、本発明の一態様は、高解像度の液晶表示装置においても、開口率を高めることが
できるため、バックライトなどの光源の光を効率よく利用することができ、液晶表示装置
の消費電力を低減することができる。
次いで、図２の一点鎖線Ｃ－Ｄ間における断面図を図３に示す。なお、図３において、
走査線駆動回路１０４及び信号線駆動回路１０６を含む駆動回路部（上面図を省略する。
）の断面図をＡ－Ｂに示す。本実施の形態においては、半導体装置として、縦電界方式の
液晶表示装置について説明する。
本実施の形態に示す液晶表示装置は、一対の基板（基板３０２と基板３４２）間に液晶
素子３２２が挟持されている。
液晶素子３２２は、基板３０２の上方の透光性を有する導電膜３１６ｂと、配向性を制
御する膜（以下、配向膜３１８、３５２という）と、液晶層３２０と、導電膜３５０と、
を有する。なお、透光性を有する導電膜３１６ｂは、液晶素子３２２の一方の電極として
機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。また、本実施の
形態においては、透光性を有する導電膜３１６ｂと配向膜３１８の間に平坦化膜３１７を
有する。平坦化膜３１７とは、少なくとも画素電極として機能する透光性を有する導電膜
３１６ｂの凹部に充填される有機樹脂膜のことである。透光性を有する導電膜３１６ｂの
凹部であって、且つ液晶表示装置のバックライトが透過する領域、即ち透光性を有する導
電膜３０８ｃ上且つ絶縁膜３１２の開口部を平坦化膜３１７で充填することで、配向膜の
被形成領域の凹凸を低減することができる。即ち、透光性を有する導電膜３１６ｂ上に設
けられる配向膜３１８の凹凸を低減することができる。なお、凹部の深さは、絶縁膜３１
２の厚さに相当する。
平坦化膜３１７は、透光性を有することが望ましい。ただし、本発明の一態様は、これ
に限定されない。例えば、平坦化膜３１７は、カラーフィルタや、ブラックマトリックス
の機能を有することも可能である。例えば、平坦化膜３１７が、カラーフィルタの機能を
有する場合には、例えば、赤色の画素、青色の画素、緑色の画素に合わせて、各色ごとに
、有色性を有する平坦化膜３１７を形成すればよい。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示
装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上
に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、
液晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として
機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０
８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりトラ
ンジスタ１０２を構成する。酸化物半導体膜３０８ａは、ゲート絶縁膜上に設けられる。
また、導電膜３１０ａ、３１０ｂ上には、絶縁膜３１２、絶縁膜３１４が保護膜として設
けられている。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成さ
れる酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０
ｄ、３１０ｅによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂは、ゲート
絶縁膜上に設けられる。また、導電膜３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜
３１４が保護膜として設けられている。
また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１２及び絶
縁膜３１４に設けられた開口部において、導電膜３１０ｅと接続する。
また、一方の電極として機能する透光性を有する導電膜３０８ｃ、誘電体膜として機能
する絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量
素子１０５を構成する。透光性を有する導電膜３０８ｃは、ゲート絶縁膜上に設けられる
。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０
４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１
０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１
６ａで接続される。
導電膜３０４ｂ及び透光性を有する導電膜３１６ａは、絶縁膜３０５、絶縁膜３０６、
絶縁膜３１２及び絶縁膜３１４に設けられた開口部において接続する。また、導電膜３１
０ｃと透光性を有する導電膜３１６ａは、絶縁膜３１２及び絶縁膜３１４に設けられた開
口部において接続する。
本実施の形態において、容量素子１０５の一方の電極である透光性を有する導電膜３０
８ｃの導電性を高めるために、絶縁膜３１２に開口部を設けている。該開口部において、
窒化絶縁膜で形成される絶縁膜３１４と接することで、透光性を有する導電膜３０８ｃは
導電性が高くなる。しかしながら、当該開口部において、画素電極として機能する透光性
を有する導電膜３１６ｂには凹部が形成される。ここで、本実施の形態に示す液晶表示装
置は、画素電極として機能する透光性を有する導電膜３１６ｂ上に平坦化膜３１７を有す
るため、透光性を有する導電膜３１６ｂの凹部に平坦化膜３１７が充填され、さらには、
平坦化膜３１７の表面の段差が少ない。この結果、平坦化膜３１７上に設けられる配向膜
３１８の表面の凹凸が緩和され、液晶の配向ムラを低減することが可能である。この結果
、液晶表示装置の表示不良を低減することができる。
ここで、図３に示す表示装置の構成要素について、以下に説明する。
基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板３０２として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、
ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたも
のを、基板３０２として用いてもよい。なお、基板３０２として、ガラス基板を用いる場
合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ
）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ
）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の
液晶表示装置を作製することができる。
また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。または、基板３０２とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に素子部を一部あるいは全部完成させた後、基板３０２より分離し、他の基板
に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性
の基板にも転載できる。
導電膜３０４ａ、３０４ｂ、３０４ｃとしては、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を
成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができ
る。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用
いてもよい。また、導電膜３０４ａ、３０４ｂ、３０４ｃは、単層構造でも、二層以上の
積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、
窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タング
ステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミ
ニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミ
ニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジ
ウムから選ばれた元素の一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよ
い。
また、導電膜３０４ａ、３０４ｂ、３０４ｃは、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とする
こともできる。
また、導電膜３０４ａ、３０４ｂ、３０４ｃとゲート絶縁膜の一部として機能する絶縁
膜３０５との間に、Ｉｎ－Ｇａ－Ｚｎ系酸化窒化物膜、Ｉｎ－Ｓｎ系酸化窒化物膜、Ｉｎ
－Ｇａ系酸化窒化物膜、Ｉｎ－Ｚｎ系酸化窒化物膜、Ｓｎ系酸化窒化物膜、Ｉｎ系酸化窒
化物膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、
好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値
であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトするこ
とができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ－Ｇ
ａ－Ｚｎ系酸化窒化物膜を用いる場合、少なくとも酸化物半導体膜３０８ａ、３０８ｂよ
り高い窒素濃度、具体的には７原子％以上のＩｎ－Ｇａ－Ｚｎ系酸化窒化物膜を用いる。
基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜
３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタ１
０２のゲート絶縁膜、及び画素部１０１のトランジスタ１０３のゲート絶縁膜としての機
能を有する。
絶縁膜３０５としては、例えば窒化シリコン、窒化酸化シリコン、窒化アルミニウム、
窒化酸化アルミニウム等の窒化物絶縁膜を用いて形成することが好ましい。
絶縁膜３０６としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、
窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金
属酸化物などを用いればよく、積層または単層で設ける。また、絶縁膜３０６としては、
ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（Ｈｆ
ＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、
酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材料を用いることでトランジスタ
のゲートリークを低減できる。
絶縁膜３０５及び絶縁膜３０６の合計の厚さは、５ｎｍ以上４００ｎｍ以下、より好ま
しくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とする
とよい。
絶縁膜３０６上には、酸化物半導体膜３０８ａ、３０８ｂ、透光性を有する導電膜３０
８ｃが形成されている。酸化物半導体膜３０８ａは、導電膜３０４ａと重畳する位置に形
成され、駆動回路部のトランジスタ１０２のチャネル領域として機能する。また、酸化物
半導体膜３０８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタ
１０３のチャネル領域として機能する。透光性を有する導電膜３０８ｃは、容量素子１０
５の一方の電極として機能する。
酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃは、代表的に
は、Ｉｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、Ｉｎ－Ｍ－Ｚｎ酸化物膜（ＭはＡｌ、Ｔ
ｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃがＩｎ
－Ｍ－Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、
ＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍ
ｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％
未満とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃは、エネルギ
ーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である
。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタの
オフ電流を低減することができる。
酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃの厚さは、３
ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎ
ｍ以上５０ｎｍ以下とする。
酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃとしてＩｎ：
Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いる
ことができる。なお、酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３
０８ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動
を含む。
酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃは共に、ゲー
ト絶縁膜上（ここでは、絶縁膜３０６上）に形成されるが、不純物濃度が異なる。具体的
には、酸化物半導体膜３０８ａ、３０８ｂと比較して、透光性を有する導電膜３０８ｃの
不純物濃度が高い。例えば、酸化物半導体膜３０８ａ、３０８ｂに含まれる水素濃度は、
５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏ
ｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、透光
性を有する導電膜３０８ｃに含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上
、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏ
ｍｓ／ｃｍ３以上である。また、酸化物半導体膜３０８ａ、３０８ｂと比較して、透光性
を有する導電膜３０８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上である。
また、透光性を有する導電膜３０８ｃは、酸化物半導体膜３０８ａ、３０８ｂより抵抗
率が低い。透光性を有する導電膜３０８ｃの抵抗率が、酸化物半導体膜３０８ａ、３０８
ｂの抵抗率の１×１０－８倍以上１×１０－１倍以下で有ることが好ましく、代表的には
１×１０－３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０－
３Ωｃｍ以上１×１０－１Ωｃｍ未満であるとよい。
酸化物半導体膜３０８ａ、３０８ｂにおいて、第１４族元素の一つであるシリコンや炭
素が含まれると、酸化物半導体膜３０８ａ、３０８ｂにおいて酸素欠損が増加し、ｎ型化
してしまう。このため、酸化物半導体膜３０８ａ、３０８ｂにおけるシリコンや炭素の濃
度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以
下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜３０８ａ、３０８ｂにおいて、二次イオン質量分析法により得ら
れるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以
下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ
土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタの
オフ電流が増大してしまうことがある。このため、酸化物半導体膜３０８ａ、３０８ｂの
アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜３０８ａ、３０８ｂに窒素が含まれていると、キャリアである電
子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化
物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物
半導体膜において、窒素はできる限り低減されていることが好ましい。例えば、二次イオ
ン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にするこ
とが好ましい。
酸化物半導体膜３０８ａ、３０８ｂとしては、キャリア密度の低い酸化物半導体膜を用
いる。例えば、酸化物半導体膜３０８ａ、３０８ｂは、キャリア密度が１×１０１７個／
ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個
／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜３０８ａ、３０８ｂのキャリ
ア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切
なものとすることが好ましい。
酸化物半導体膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、酸化物半
導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸
化物半導体膜３０８ａ、３０８ｂは、半導体として機能し、酸化物半導体膜３０８ａ、３
０８ｂを有するトランジスタは、優れた電気特性を有する。
なお、酸化物半導体膜３０８ａ、３０８ｂとして、不純物濃度が低く、欠陥準位密度の
低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製するこ
とができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少な
い）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純
度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くするこ
とができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトラン
ジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になる
ことが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導
体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純
度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チ
ャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とド
レイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半
導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を
得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジス
タは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸
化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あ
たかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物
半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合があ
る。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
一方、透光性を有する導電膜３０８ｃは、開口部３６２（図６（Ａ）参照。）において
絶縁膜３１４と接する。絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属
、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ膜であり、更に絶縁膜３１
４は水素を含む。このため、絶縁膜３１４の水素が酸化物半導体膜３０８ａ、３０８ｂと
同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と
結合し、キャリアである電子が生成される。この結果、酸化物半導体膜は、導電性が高く
なり導体として機能する。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、酸
化物半導体膜３０８ａ、３０８ｂと同様の材料を主成分とし、且つ水素濃度が酸化物半導
体膜３０８ａ、３０８ｂより高いことにより、導電性が高められた金属酸化物を、透光性
を有する導電膜３０８ｃとよぶ。
また、酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃは、例
えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａ
ｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造に
おいて、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低
い。なお、酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃは、
結晶性が同じである。
なお、酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃが、非
晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶
構造の領域のいずれか二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶
質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構
造の領域のいずれか二種以上の領域の単層構造を有する場合がある。また、混合膜は、例
えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域
、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
ただし、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜３０
８ｃは、場合によっては、絶縁膜３１４と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜３０８
ｃは、場合によっては、酸化物半導体膜３０８ａ、または、３０８ｂと別々の工程で形成
されてもよい。その場合には、透光性を有する導電膜３０８ｃは、酸化物半導体膜３０８
ａ、３０８ｂと、異なる材質を有していても良い。例えば、透光性を有する導電膜３０８
ｃは、インジウム錫酸化物（以下、ＩＴＯと示す。）、または、インジウム亜鉛酸化物等
を用いて形成してもよい。
本実施の形態に示す液晶表示装置は、トランジスタの酸化物半導体膜と同時に、容量素
子の一方の電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量
素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電
膜を形成する工程が不要であり、液晶表示装置の作製工程を削減できる。また、容量素子
は、一対の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結
果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、導電材料として、アル
ミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、
銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を
単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構
造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積
層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、
チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウ
ム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構
造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜
上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化
モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜
鉛を含む透明導電材料を用いてもよい。
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、透光性を有する導電膜３０８ｃ、
及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、絶縁膜３１２、
絶縁膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様に、酸化物半導体
膜との界面特性を向上させることが可能な材料を用いることが好ましく、酸化物絶縁膜を
用いて形成することができる。ここでは、絶縁膜３１２としては、絶縁膜３１２ａ、３１
２ｂを積層して形成する。
絶縁膜３１２ａは、酸素を透過する酸化物絶縁膜である。なお、絶縁膜３１２ａは、後
に形成する絶縁膜３１２ｂを形成する際の、酸化物半導体膜３０８ａ、３０８ｂ、及び透
光性を有する導電膜３０８ｃへのダメージ緩和膜としても機能する。
絶縁膜３１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明
細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が
多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多
い膜を指す。
また、絶縁膜３１２ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密
度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜３１２
ａに含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜３１２ａにお
ける酸素の透過量が減少してしまうためである。
また、絶縁膜３１２ａと酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電
膜３０８ｃとの界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、酸化物半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃの欠陥に
由来するｇ＝１．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下
、さらには検出下限以下であることが好ましい。
なお、絶縁膜３１２ａにおいては、外部から絶縁膜３１２ａに入った酸素が全て絶縁膜
３１２ａの外部に移動せず、絶縁膜３１２ａにとどまる酸素もある。また、絶縁膜３１２
ａに酸素が入ると共に、絶縁膜３１２ａに含まれる酸素が絶縁膜３１２ａの外部へ移動す
ることで絶縁膜３１２ａにおいて酸素の移動が生じる場合もある。
絶縁膜３１２ａとして酸素を透過する酸化物絶縁膜を形成すると、絶縁膜３１２ａ上に
設けられる、絶縁膜３１２ｂから脱離する酸素を、絶縁膜３１２ａを介して酸化物半導体
膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃに移動させることができる。
絶縁膜３１２ａに接するように絶縁膜３１２ｂが形成されている。絶縁膜３１２ｂは、
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成するとよ
い。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸
素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ
／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜
である。
絶縁膜３１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以
上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、絶縁膜３１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定に
より、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密
度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３
以下であることが好ましい。なお、絶縁膜３１２ｂは、絶縁膜３１２ａと比較して酸化物
半導体膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃから離れているため、
絶縁膜３１２ａより、欠陥密度が多くともよい。
絶縁膜３１４として、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ング効果を有する窒化物絶縁膜を設けることで、酸化物半導体膜３０８ａ、３０８ｂ、及
び透光性を有する導電膜３０８ｃからの酸素の外部への拡散を防ぐことができる。窒化物
絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミ
ニウム等がある。
なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有す
る窒化物絶縁膜上に、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設け
てもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化ア
ルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウ
ム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。また、容量
素子の電荷容量を制御するため、酸素、水素、水、アルカリ金属、アルカリ土類金属等の
ブロッキング効果を有する窒化物絶縁膜上に窒化物絶縁膜または酸化絶縁膜を適宜設けて
もよい。
また、絶縁膜３１４上には透光性を有する導電膜３１６ａ、３１６ｂが形成されている
。透光性を有する導電膜３１６ａは、開口部３６４ａ（図６（Ｃ）参照。）において導電
膜３０４ｂと電気的に接続され、開口部３６４ｂ（図６（Ｃ）参照。）において導電膜３
１０ｃと電気的に接続される。即ち、導電膜３０４ｂ及び導電膜３１０ｃを接続する接続
電極として機能する。透光性を有する導電膜３１６ｂは、開口部３６４ｃ（図６（Ｃ）参
照。）において導電膜３１０ｅと電気的に接続され、画素の画素電極としての機能を有す
る。また、透光性を有する導電膜３１６ｂは、容量素子の一対の電極の一方として機能す
ることができる。
なお、導電膜３０４ｂ及び導電膜３１０ｃが直接接するような接続構造とするには、導
電膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパ
ターニングを行い、マスクを形成する必要がある。しかしながら、図３のように、透光性
を有する導電膜３１６ａにより、導電膜３０４ｂ及び導電膜３１０ｃを接続することで、
導電膜３０４ｂ及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォ
トマスクを１枚少なくすることができる。即ち、液晶表示装置の作製工程を削減すること
が可能である。
透光性を有する導電膜３１６ａ、３１６ｂとしては、酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができ
る。
平坦化膜３１７としては、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を用
いることができる。なお、平坦化膜３１７は、絶縁膜３１２の膜厚以上１５００ｎｍ以下
、好ましくは絶縁膜３１２の膜厚以上１０００ｎｍ以下とする。平坦化膜３１７の厚さを
絶縁膜３１２の厚さ以上とすることで、透光性を有する導電膜３１６ｂの凹部に平坦化膜
３１７を充填させることが可能であり、配向膜３１８が形成される領域の凹凸を低減する
ことができる。なお、平坦化膜３１７の厚さが厚いと、液晶層３２０に含まれる液晶分子
の配向を制御する際に、画素電極として機能する透光性を有する導電膜３１６ｂに印加す
る電圧が大きくなり、消費電力が高くなってしまうため、平坦化膜３１７の厚さは１５０
０ｎｍ以下が好ましい。
有機樹脂を用いて平坦化膜３１７を形成することで、少なくとも画素電極として機能す
る透光性を有する導電膜３１６ｂの凹部を平坦化膜３１７で充填することが可能であり、
液晶層３２０を構成する液晶分子の配向ムラを低減することが可能である。
配向膜３１８としては、ポリイミド等の有機樹脂を用いることができる。配向膜３１８
の膜厚は、４０ｎｍ以上１００ｎｍ以下、さらには５０ｎｍ以上９０ｎｍ以下とすること
が好ましい。このような膜厚とすることで、液晶分子のプレチルト角を大きくすることが
可能である。液晶分子のプレチルト角を大きくすることで、ディスクリネーションを低減
することが可能である。
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成さ
れている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６
に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリ
クスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、液晶
表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過
する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフ
ィルタなどを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化
層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部
の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電
膜３１６ａ、３１６ｂ、及び導電膜３５０上には、配向膜３５２が形成されている。
また、透光性を有する導電膜３１６ａ、３１６ｂと導電膜３５０との間には、液晶層３
２０が形成されている。また液晶層３２０は、シール材（図示しない）を用いて、基板３
０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込
みを抑制するために、無機材料と接触する構成が好ましい。
また、透光性を有する導電膜３１６ａ、３１６ｂと導電膜３５０との間に液晶層３２０
の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
図３に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について、
図４乃至図７を用いて説明する。なお、ここでは、基板３０２上に設けられた素子部とし
ては、基板３０２と配向膜３１８に挟まれた領域のことをさす。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電
膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４
ｃの形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆
われていない領域をエッチングすることで形成することができる。（図４（Ａ）参照）。
また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法
、スパッタリング法、スピンコート法等を用いて形成することができる。
次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形
成し、絶縁膜３０５上に絶縁膜３０６を形成する（図４（Ａ）参照）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成すること
ができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物
の混入が抑制され好ましい。
次に、絶縁膜３０６上に酸化物半導体膜３０７を形成する（図４（Ｂ）参照）。
酸化物半導体膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザ
ーアブレーション法などを用いて形成することができる。
次に、酸化物半導体膜３０７を所望の領域に加工することで、島状の酸化物半導体膜３
０８ａ、３０８ｂ、３０８ｄを形成する。なお、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マスク
に覆われていない領域をエッチングすることで形成することができる。エッチングとして
は、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用
いることができる（図４（Ｃ）参照）。
なお、この後、加熱処理を行って、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含
まれる水素、水等を脱離させ、少なくとも酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ
に含まれる水素濃度を低減してもよい。この結果、高純度化された酸化物半導体膜３０８
ａ、３０８ｂ、３０８ｄを形成することができる。該加熱処理の温度は、代表的には、２
５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下とする。なお、該加熱処
理の温度を、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃
以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能
であり、歩留まりが向上する。
当該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いるこ
とで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加
熱処理時間を短縮することが可能であり、加熱処理中の基板の反りを低減することが可能
であり、大面積基板において特に好ましい。
また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましく
は１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウ
ム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水
素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後
、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれ
る水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。こ
の結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
なお、後に形成される絶縁膜３１１ａの成膜温度を２８０℃以上４００℃以下とする場
合、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素、水等を脱離させるこ
とが可能であるため、当該加熱処理は不要である。
次に、絶縁膜３０６、及び酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ上に導電膜３
０９を形成する（図５（Ａ）参照）。
導電膜３０９としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３０９を所望の領域に加工することで、導電膜３１０ａ、３１０ｂ、３１
０ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３
１０ｄ、３１０ｅの形成は、所望の領域に第３のパターニングによるマスクの形成を行い
、該マスクに覆われていない領域をエッチングすることで、形成することができる（図５
（Ｂ）参照）。
次に、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、及び導電膜３１
０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上を覆うように、絶縁膜３１１ａ、３１
１ｂが積層された絶縁膜３１１を形成する（図５（Ｃ）参照）。
なお、絶縁膜３１１ａを形成した後、大気に曝すことなく、連続的に絶縁膜３１１ｂを
形成することが好ましい。絶縁膜３１１ａを形成した後、大気開放せず、原料ガスの流量
、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜３１１ｂを連続的に形成す
ることで、絶縁膜３１１ａ、３１１ｂにおける界面の大気成分由来の不純物濃度を低減す
ることができると共に、絶縁膜３１１ｂに含まれる酸素を酸化物半導体膜３０８ａ、３０
８ｂ、３０８ｄに移動させることが可能であり、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄの酸素欠損量を低減することができる。
絶縁膜３１１ａとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された
基板を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下に保持し、処理
室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好
ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を
供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる
。
絶縁膜３１１ａの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用い
ることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、ト
リシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、
二酸化窒素等がある。
上記条件を用いることで、絶縁膜３１１ａとして酸素を透過する酸化物絶縁膜を形成す
ることができる。また、絶縁膜３１１ａを設けることで、後に形成する絶縁膜３１１ｂの
形成工程において、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージ低減が可
能である。
なお、絶縁膜３１１ａは、プラズマＣＶＤ装置の真空排気された処理室内に載置された
基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内におけ
る圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を
供給する条件により、絶縁膜３１１ａとして、酸化シリコン膜または酸化窒化シリコン膜
を形成することができる。
当該成膜条件において、基板温度を絶縁膜３１１ａの成膜温度とすることで、シリコン
及び酸素の結合力が強くなる。この結果、絶縁膜３１１ａとして、酸素が透過し、緻密で
あり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸を用い
た場合のエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリ
コン膜または酸化窒化シリコン膜を形成することができる。
また、当該工程において、加熱をしながら絶縁膜３１１ａを形成するため、当該工程に
おいて酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる水素、水等を脱離させる
ことができる。
また、絶縁膜３１１ａを形成する工程において加熱するため、酸化物半導体膜３０８ａ
、３０８ｂ、３０８ｄが露出された状態での加熱時間が少なく、加熱処理による酸化物半
導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる
酸素欠損量を低減することができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、絶縁膜３１１
ａに含まれる水の含有量が少なくなるため、トランジスタの電気特性のばらつきを低減す
ると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、絶縁膜３１１ａを
成膜する際に、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージを低減するこ
とが可能であり、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含まれる酸素欠損量を
低減することができる。特に、絶縁膜３１１ａまたは後に形成される絶縁膜３１１ｂの成
膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜３０
８ａ、３０８ｂ、３０８ｄに含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。
また、トランジスタの信頼性を高めるため、後に形成する絶縁膜３１１ｂの欠陥量を低減
するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導
体膜３０８ａ、３０８ｂ、３０８ｄの酸素欠損を低減することが困難な場合がある。しか
しながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、絶縁膜３１１ａの成膜時
における酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージを低減することで、
絶縁膜３１１ｂからの少ない酸素脱離量でも酸化物半導体膜３０８ａ、３０８ｂ、３０８
ｄ中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、
絶縁膜３１１ａに含まれる水素含有量を低減することが可能である。この結果、酸化物半
導体膜３０８ａ、３０８ｂ、３０８ｄに混入する水素量を低減できるため、トランジスタ
のしきい値電圧のマイナスシフトを抑制することができる。
絶縁膜３１１ｂとしては、プラズマＣＶＤ装置の真空排気された処理室内に載置された
基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し
、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、
さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．
１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０
．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒
化シリコン膜を形成する。
絶縁膜３１１ｂの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用い
ることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、ト
リシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、
二酸化窒素等がある。
絶縁膜３１１ｂの成膜条件として、上記圧力の処理室において上記パワー密度の高周波
電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加
し、原料ガスの酸化が進むため、絶縁膜３１１ｂ中における酸素含有量が化学量論的組成
よりも多くなる。しかしながら、基板温度が、上記絶縁膜３１１ｂの成膜温度であると、
シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学
量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化
物絶縁膜を形成することができる。また、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ
上に絶縁膜３１１ａが設けられている。このため、絶縁膜３１１ｂの形成工程において、
絶縁膜３１１ａが酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄの保護膜となる。この結
果、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄへのダメージを低減しつつ、高いパワ
ー密度の高周波電力を用いて絶縁膜３１１ｂを形成することができる。
なお、絶縁膜３１１ｂの成膜条件において、酸化性気体に対するシリコンを含む堆積性
気体の流量を増加することで、絶縁膜３１１ｂの欠陥量を低減することが可能である。代
表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１
に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０
１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下であ
る欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性
を高めることができる。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未
満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下と
する。なお、該加熱処理の温度を、代表的には、３００℃以上４００℃以下、好ましくは
３２０℃以上３７０℃以下とすることで、大面積基板においても基板の反りやシュリンク
を低減することが可能であり、歩留まりが向上する。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐ
ｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）
の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水
等が含まれないことが好ましい。
当該加熱処理により、絶縁膜３１１ｂに含まれる酸素の一部を酸化物半導体膜３０８ａ
、３０８ｂ、３０８ｄに移動させ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに含ま
れる酸素欠損を低減することが可能である。この結果、酸化物半導体膜３０８ａ、３０８
ｂ、３０８ｄに含まれる酸素欠損量をさらに低減することができる。
また、絶縁膜３１１ａ、３１１ｂに水、水素等が含まれる場合、水、水素等をブロッキ
ングする機能を有する絶縁膜３１３を後に形成し、加熱処理を行うと、絶縁膜３１１ａ、
３１１ｂに含まれる水、水素等が、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに移動
し、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄに欠陥が生じてしまう。しかしながら
、当該加熱により、絶縁膜３１１ａ、３１１ｂに含まれる水、水素等を脱離させることが
可能であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動
を抑制することができる。
なお、加熱しながら絶縁膜３１１ｂを絶縁膜３１１ａ上に形成することで、酸化物半導
体膜３０８ａ、３０８ｂ、３０８ｄに酸素を移動させ、酸化物半導体膜３０８ａ、３０８
ｂ、３０８ｄに含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わ
なくともよい。
また、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅを形成する際、導電
膜のエッチングによって、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄはダメージを受
け、酸化物半導体膜３０８ａ、３０８ｂのバックチャネル（酸化物半導体膜３０８ａ、３
０８ｂにおいて、ゲート電極として機能する導電膜３０４ａ、３０４ｃと対向する面と反
対側の面）側に酸素欠損が生じる。しかし、絶縁膜３１１ｂに化学量論的組成を満たす酸
素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バック
チャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜３０
８ａ、３０８ｂに含まれる欠陥を低減することができるため、トランジスタの信頼性を向
上させることができる。
なお、当該加熱処理は、後に形成される開口部３６２を形成した後に行ってもよい。
次に、絶縁膜３１１を所望の領域に加工することで、絶縁膜３１２、及び開口部３６２
を形成する。なお、絶縁膜３１２、及び開口部３６２の形成は、所望の領域に第４のパタ
ーニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングするこ
とで、形成することができる（図６（Ａ）参照）。
なお、開口部３６２は、酸化物半導体膜３０８ｄの表面が露出するように形成する。開
口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。た
だし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、ま
たはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜３１３を形成する（図６（
Ｂ）参照）。
絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、
アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく
、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物
絶縁膜を用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法、スパッタリン
グ法を用いて形成することができる。
絶縁膜３１３をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体
膜がプラズマに曝され、酸化物半導体膜に酸素欠損が生成される。または、絶縁膜３１３
は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導
体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁
膜３１３の水素が酸化物半導体膜３０８ｄに拡散すると、該酸化物半導体膜３０８ｄにお
いて水素は酸素と結合し、キャリアである電子が生成される。または、酸化物半導体膜に
含まれる酸素欠損に水素が入ることで、キャリアである電子が生成される。これらの結果
、酸化物半導体膜３０８ｄは、導電性が高くなり、透光性を有する導電膜３０８ｃとなる
。
また、絶縁膜３１３は、ブロック性を高めるために、高温で成膜されることが好ましく
、例えば基板温度１００℃以上４００℃以下、より好ましくは３００℃以上４００℃以下
の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、酸化物半導体膜
３０８ａ、３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇す
る現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３１３を所望の領域に加工することで、絶縁膜３１４、及び開口部３６４
ａ、３６４ｂ、３６４ｃを形成する。なお、絶縁膜３１４、及び開口部３６４ａ、３６４
ｂ、３６４ｃは、所望の領域に第５のパターニングによるマスクの形成を行い、該マスク
に覆われていない領域をエッチングすることで形成することができる（図６（Ｃ）参照）
。
また、開口部３６４ａは、導電膜３０４ａの表面が露出するように形成する。また、開
口部３６４ｂは、導電膜３１０ｃが露出するように形成する。また、開口部３６４ｃは、
導電膜３１０ｅが露出するように形成する。
なお、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法としては、例えば、ドライエッ
チング法を用いることができる。ただし、開口部３６４ａ、３６４ｂ、３６４ｃの形成方
法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウ
エットエッチング法を組み合わせた形成方法としてもよい。
次に、開口部３６４ａ、３６４ｂ、３６４ｃを覆うように絶縁膜３１４上に導電膜３１
５を形成する（図７（Ａ）参照）。
導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１５を所望の領域に加工することで、透光性を有する導電膜３１６ａ、
３１６ｂを形成する。なお、透光性を有する導電膜３１６ａ、３１６ｂの形成は、所望の
領域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域を
エッチングすることで形成することができる（図７（Ｂ）参照）。
次に、絶縁膜３１４、導電膜３１６ａ、３１６ｂを覆うように平坦化膜３１７を形成す
る（図７（Ｃ）参照。）
平坦化膜３１７としては、スピンコート法、ディップコート法、スリットコート法、イ
ンクジェット法、印刷法等の湿式法を用いて形成することで、平坦化膜３１７の被形成領
域の凹凸の影響を受けず、表面が平坦な平坦化膜３１７を形成することができる。なお、
平坦化膜３１７として、スピンコート法、ディップコート法、スリットコート法、を用い
る場合、組成物を塗布した後、所望の領域に第７のパターニングによるマスクの形成を行
い、該マスクに覆われていない領域をエッチングすることで、平坦化膜３１７を形成する
ことができる。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第６、または第
１乃至第７のパターニング、すなわち６枚または７枚のマスクで、トランジスタ及び容量
素子を同時に形成することができる。
なお、本実施の形態では、絶縁膜３１４に含まれる水素を酸化物半導体膜３０８ｄに拡
散させて、酸化物半導体膜３０８ｄの導電性を高めたが、酸化物半導体膜３０８ａ、３０
８ｂをマスクで覆い、酸化物半導体膜３０８ｄに不純物、代表的には、水素、ホウ素、リ
ン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸
化物半導体膜３０８ｄの導電性を高めてもよい。酸化物半導体膜３０８ｄに水素、ホウ素
、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法
、イオン注入法等がある。一方、酸化物半導体膜３０８ｄにアルカリ金属、アルカリ土類
金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜３０８ｄに曝す方
法がある。
上記実施の形態で開示された、酸化物半導体膜、無機絶縁膜など様々な膜はスパッタ法
やプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形
成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ
法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示され
た酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジ
メチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である
。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛
の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメ
チルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることも
でき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることも
できる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラ
キスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤として
オゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの
化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エ
チルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
－Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を
形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを同時に導入してＺｎＯ層を形成す
る。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇ
ａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。
なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用い
ても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガス
にかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえ
て、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉ
ｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
次に、基板３０２に対向して設けられる基板３４２上に設けられた素子部について、以
下説明を行う。なお、ここでは、基板３４２上に設けられた素子部としては、基板３４２
と配向膜３５２に挟まれた領域のことをさす。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用する
ことができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図８（Ａ
）参照）。
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、
フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図８（Ｂ）参照
）。
絶縁膜３４８としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶
縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４
６中に含まれる不純物等を液晶層３２０側に拡散することを抑制することができる。ただ
し、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造として
もよい。
次に、絶縁膜３４８上に導電膜３５０を形成する（図８（Ｃ）参照）。導電膜３５０と
しては、導電膜３１６ａ及び３１６ｂに示す材料を援用することができる。
以上の工程で基板３４２上に形成される構造を形成することができる。
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１
４、透光性を有する導電膜３１６ａ、３１６ｂと、基板３４２上に形成された導電膜３５
０上に、それぞれ配向膜３１８と配向膜３５２を形成する。配向膜３１８、配向膜３５２
は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基
板３４２との間に液晶層３２０を形成する。液晶層３２０の形成方法としては、ディスペ
ンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて
液晶を注入する注入法を用いることができる。
以上の工程で、図３に示す液晶表示装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
＜変形例１＞
実施の形態１において平坦化膜３１７の変形例について、図９を用いて説明する。図９
は図３と同様に、Ａ－Ｂは駆動回路部の断面図であり、Ｃ－Ｄは画素部の断面図である。
図９は、平坦化膜３１７ａが基板３０２全体上に設けられず、透光性を有する導電膜３
１６ａ、３１６ｂ上に設けられる点が図３に示す断面図と異なる。即ち、配向膜３１８は
、平坦化膜３１７ａと接する領域と、絶縁膜３１４と接する領域とを有する。
画素部において、表示領域は、画素電極として機能する透光性を有する導電膜３１６ｂ
が形成される領域である。このため、透光性を有する導電膜３１６ｂ上に少なくとも平坦
化膜３１７ａが形成されることで、配向膜３１８の被形成領域の凹凸を低減することが可
能である。この結果、液晶分子の配向不良に伴う表示不良を低減することが可能である。
ここで、図９に示す液晶表示装置の作製方法について、図４乃至図７、及び図１０を用
いて説明する。
実施の形態１と同様に、図４乃至図７（Ａ）の工程を経て、図１０（Ａ）に示すように
、基板３０２上に、ゲート電極として機能する導電膜３０４ａ、３０４ｂ、３０４ｃ、ゲ
ート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、酸化物半導体膜３０８ａ、３
０８ｂ、３０８ｄ、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、絶縁膜
３１２、絶縁膜３１４、導電膜３１５、及び平坦化膜３１７を形成する。なお、当該工程
において、第１のパターニング乃至第５のパターニングを行い、それぞれ導電膜３０４ａ
、３０４ｂ、３０４ｃ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、導電膜３１０ａ
、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、開口部３６２、及び開口部３６４ａ、３６
４ｂ、３６４ｃを形成している。
次に、平坦化膜３１７を所望の領域に加工することで、図１０（Ｂ）に示すように、平
坦化膜３１７ａを形成する。なお、平坦化膜３１７ａの形成は、平坦化膜３１７ａが非感
光性樹脂で形成される場合、所望の領域に第６のパターニングによるマスクの形成を行い
、該マスクに覆われていない領域をエッチングすることで、形成することができる。また
、平坦化膜３１７ａが感光性樹脂で形成される場合、所望の領域を第６のパターニングに
より露光及び現像することで、平坦化膜３１７ａを形成することができる。
次に、平坦化膜３１７ａをマスクとし、マスクに覆われていない領域の導電膜３１５を
エッチングすることで、透光性を有する導電膜３１６ａ、３１６ｂを形成することができ
る。ここでは、透光性を有する導電膜３１６ａ、３１６ｂ、及び平坦化膜３１７ａそれぞ
れを形成するためのパターニングを別々に行わず、平坦化膜３１７ａを形成するためのパ
ターニングで、透光性を有する導電膜３１６ａ、３１６ｂも形成することが可能であるた
め、パターニング工程を削減することが可能である。即ち、第１乃至第６のパターニング
、すなわち６枚のマスクでトランジスタ、容量素子、及び平坦化膜３１７ａを同時に形成
することができる。
なお、図１０（Ｃ）の後、加熱処理を行うことで、図１１に示すように、端部が湾曲し
ている平坦化膜３１７ｂを形成することができる。この結果、配向膜３１８の被形成領域
の凹凸をさらに緩和することができる。なお、当該加熱処理の温度は、平坦化膜３１７ｂ
の焼成温度以下で行えばよい。当該加熱処理により、透光性を有する導電膜３１６ａ、３
１６ｂ上に端部が位置する平坦化膜３１７ａを形成することができる。または、図１１に
示すように、透光性を有する導電膜３１６ａ、３１６ｂの外側に端部が位置する平坦化膜
３１７ｂを形成することができる。
＜変形例２＞
画素３０１に液晶素子を用いた液晶表示装置の変形例について説明する。ここでは、図
１（Ｂ）に示す画素３０１の上面図を図１２に示す。なお、図１２においては、対向電極
及び液晶素子を省略する。なお、実施の形態１及び変形例１と同様の構成については、説
明を省略する。ここでは、実施の形態１に示す変形例１を用いて画素電極として機能する
導電膜及び平坦化膜を形成するが、適宜実施の形態１に本変形例を適用することができる
。
図１２において、開口部３７２ｃの内側に開口部３７４ｃが設けられる点が図２に示す
画素３０１と異なる。また、開口部３６２の代わりに開口部３７２が設けられる点が図２
に示す画素と異なる。導電膜３１０ｅは、開口部３７４ｃにおいて、画素電極として機能
する透光性を有する導電膜３１６ｂと電気的に接続されている。
次に、図１２の一点鎖線Ｃ－Ｄ間における断面図を図１３に示す。なお、図１３におい
て、駆動回路部（上面図を省略する。）の断面図をＡ－Ｂに示す。
図１３に示すように、導電膜３０４ｂ上には、絶縁膜３０６及び絶縁膜３１２に設けら
れた開口部３７２ａ（図１４（Ａ）参照。）と、絶縁膜３１４に設けられた開口部３７４
ａ（図１４（Ｃ）参照。）とを有する。開口部３７４ａ（図１４（Ｃ）参照。）は、開口
部３７２ａ（図１４（Ａ）参照。）の内側に位置する。開口部３７４ａ（図１４（Ｃ）参
照。）において、導電膜３０４ｂと透光性を有する導電膜３１６ａが接続される。
また、導電膜３１０ｃ上には、絶縁膜３１２に設けられた開口部３７２ｂ（図１４（Ａ
）参照。）と、絶縁膜３１４に設けられた開口部３７４ｂ（図１４（Ｃ）参照。）とを有
する。開口部３７４ｂ（図１４（Ｃ）参照。）は、開口部３７２ｂ（図１４（Ａ）参照。
）の内側に位置する。開口部３７４ｂ（図１４（Ｃ）参照。）において、導電膜３１０ｃ
と透光性を有する導電膜３１６ａが接続される。
また、導電膜３１０ｅ上には、絶縁膜３１２に設けられた開口部３７２ｃ（図１４（Ａ
）参照。）と、絶縁膜３１４に設けられた開口部３７４ｃ（図１４（Ｃ）参照。）とを有
する。開口部３７４ｃ（図１４（Ｃ）参照。）は、開口部３７２ｃ（図１４（Ａ）参照。
）の内側に位置する。開口部３７４ｃ（図１４（Ｃ）参照。）において、導電膜３１０ｅ
と透光性を有する導電膜３１６ｂが接続される。
また、透光性を有する導電膜３０８ｃ上には、絶縁膜３１２に設けられた開口部３７２
（図１４（Ａ）参照。）を有する。開口部３７２において、透光性を有する導電膜３０８
ｃは絶縁膜３１４と接する。
導電膜３０４ｂ及び透光性を有する導電膜３１６ａの接続部、導電膜３１０ｃ及び透光
性を有する導電膜３１６ａの接続部、導電膜３１０ｅ及び透光性を有する導電膜３１６ｂ
の接続部はそれぞれ、絶縁膜３０５または／及び絶縁膜３１４で覆われている。絶縁膜３
０５及び絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類
金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される絶縁膜で形成される。ま
た、開口部３７２ａ、３７２ｂ、３７２ｃ、３７２（図１４（Ａ）参照。）の側面が絶縁
膜３０５または／及び絶縁膜３１４で覆われている。絶縁膜３０５及び絶縁膜３１４の内
側には酸化物半導体膜が設けられているため、外部からの不純物、例えば水、アルカリ金
属、アルカリ土類金属等が、導電膜３０４ｂ、導電膜３１０ｃ、３１０ｅ、及び透光性を
有する導電膜３１６ａ、３１６ｂの接続部から、トランジスタに含まれる酸化物半導体膜
へ拡散することを防ぐことができる。このため、トランジスタの電気特性の変動を防ぐこ
とが可能であり、液晶表示装置の信頼性を高めることができる。
図１３に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について
、図４、図５、図１４、及び図１５を用いて説明する。
実施の形態１と同様に、図４及び図５の工程を経て、基板３０２上に、ゲート電極とし
て機能する導電膜３０４ａ、３０４ｂ、３０４ｃ、ゲート絶縁膜として機能する絶縁膜３
０５及び絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、導電膜３１０ａ
、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、絶縁膜３１１を形成する。なお、当該工程
において、第１のパターニング乃至第３のパターニングを行い、それぞれ導電膜３０４ａ
、３０４ｂ、３０４ｃ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、導電膜３１０ａ
、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅを形成している。
この後、実施の形態１と同様に、加熱処理を行って、絶縁膜３１１ｂに含まれる酸素の
一部を酸化物半導体膜３０８ａ、３０８ｂに移動させ、酸化物半導体膜３０８ａ、３０８
ｂに含まれる酸化物半導体膜中の酸素欠損量を低減することができる。
次に、図１４（Ａ）に示すように、絶縁膜３１１を所望の領域に加工することで、絶縁
膜３１２、及び開口部３７２、３７２ｂ、３７２ｃを形成する。さらに、ゲート絶縁膜の
一部である絶縁膜３０６を所望の領域に加工することで、開口部３７２ａを形成する。な
お、絶縁膜３０５、絶縁膜３１２、及び開口部３７２、３７２ａ、３７２ｂ、３７２ｃの
形成は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われ
ていない領域をエッチングすることで、形成することができる。開口部３７２、３７２ａ
、３７２ｂ、３７２ｃの形成方法としては、適宜実施の形態１に示す開口部３６２の形成
方法を用いることができる。
当該エッチング工程において、少なくとも開口部３７２ａを形成することで、後に行わ
れる第５のパターニングで形成されたマスクを用いたエッチング工程の際に、エッチング
量を削減することが可能である。
次に、絶縁膜３０５、導電膜３１０ｃ、３１０ｅ、絶縁膜３１２、及び酸化物半導体膜
３０８ｄ上に絶縁膜３１３を形成する（図１４（Ｂ）参照）。
次に、実施の形態１と同様に、絶縁膜３１３を所望の領域に加工することで、絶縁膜３
１４、及び開口部３７４ａ、３７４ｂ、３７４ｃを形成する。なお、絶縁膜３１４、及び
開口部３７４ａ、３７４ｂ、３７４ｃは、所望の領域に第５のパターニングによるマスク
の形成を行い、該マスクに覆われていない領域をエッチングすることで形成することがで
きる（図１４（Ｃ）参照）。
次に、実施の形態１と同様に、開口部３７４ａ、３７４ｂ、３７４ｃを覆うように絶縁
膜３１４上に導電膜３１５を形成する。また、導電膜３１５上に実施の形態１の変形例１
と同様に平坦化膜３１７ａを形成する（図１５（Ａ）参照）。なお、平坦化膜３１７ａの
形成は、平坦化膜３１７ａが非感光性樹脂で形成される場合、所望の領域に第６のパター
ニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすること
で、形成することができる。また、平坦化膜３１７ａが感光性樹脂で形成される場合、所
望の領域を第６のパターニングにより露光及び現像することで、平坦化膜３１７ａを形成
することができる。
次に、平坦化膜３１７ａをマスクとし、マスクに覆われていない領域の導電膜３１５を
エッチングすることで、透光性を有する導電膜３１６ａ、３１６ｂを形成する（図１５（
Ｂ）参照）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニ
ング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができ
る。
図１４（Ａ）において、開口部３７２ａを形成しない工程の場合、図１４（Ｃ）に示す
エッチング工程において、絶縁膜３０５、絶縁膜３０６、絶縁膜３１２、及び絶縁膜３１
４をエッチングしなければならず、他の開口部と比べてエッチング量が増えてしまう。こ
のため、当該エッチング工程においてばらつきが生じてしまい、一部の領域においては、
開口部３７４ａが形成されず、後に形成される透光性を有する導電膜３１６ａと導電膜３
０４ｂのコンタクト不良が生じてしまう。しかしながら、本実施の形態においては、２回
のエッチング工程により開口部３７２ａ及び開口部３７４ａを形成するため、当該開口部
の形成工程においてエッチング不良が生じにくい。この結果、液晶表示装置の歩留まりを
向上させることが可能である。なお、ここでは、開口部３７２ａを用いて説明したが、開
口部３７４ｂ及び開口部３７４ｃにおいても同様の効果を有する。
なお、本変形例では、図１４（Ａ）で行うエッチング工程において、開口部３７２ａを
形成するために絶縁膜３０６及び絶縁膜３１２をエッチングしたが、この代わりに絶縁膜
３０５、絶縁膜３０６、及び絶縁膜３１２をエッチングしてもよい。この結果、図１４（
Ｃ）で行うエッチング工程において、全ての開口部において絶縁膜３１４のみのエッチン
グを行うこととなり、エッチング量が同じであるため、さらにエッチング不良を低減する
ことが可能である。
＜変形例３＞
画素３０１に液晶素子を用いた液晶表示装置の変形例について説明する。図３、図９及
び図１３に示す液晶表示装置において、透光性を有する導電膜３０８ｃは、絶縁膜３１４
と接しているが、絶縁膜３０５と接する構造とすることができる。この場合、図６に示す
ような開口部３６２を設ける必要が無いため、透光性を有する導電膜３１６ａ、３１６ｂ
表面の段差を低減することが可能である。このため、液晶層３２０に含まれる液晶分子の
配向乱れを低減することが可能である。また、コントラストの高い液晶表示装置を作製す
ることができる。
このような構造は、図４（Ｂ）において、酸化物半導体膜３０７を形成する前に、絶縁
膜３０６を選択的にエッチングして、絶縁膜３０５の一部を露出させればよい。
＜変形例４＞
ここでは、実施の形態１に示す液晶表示装置の変形例について、図１６乃至図１８を用
いて説明する。図１６において、Ａ－Ｂに駆動回路部の断面図を示し、Ｃ－Ｄに画素部の
断面図を示す。なお、ここでは、実施の形態１に示す変形例１を用いて画素電極として機
能する導電膜及び平坦化膜を形成するが、適宜実施の形態１、変形例２、及び変形例３に
、本変形例を適用することができる。
図１６に示す液晶表示装置は、実施の形態１に示す液晶表示装置と比較して、チャネル
保護型のトランジスタを用いている点が異なる。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として
機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０
８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりトラ
ンジスタ１０２を構成する。酸化物半導体膜３０８ａと導電膜３１０ａ、３１０ｂの間に
、チャネル保護膜として機能する絶縁膜３１２が設けられる。また、導電膜３１０ａ、３
１０ｂ、３１０ｃ上には、絶縁膜３１４が保護膜として設けられている。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成さ
れる酸化物半導体膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０
ｄ、３１０ｅによりトランジスタ１０３を構成する。酸化物半導体膜３０８ｂと導電膜３
１０ｄ、３１０ｅの間に、チャネル保護膜として機能する絶縁膜３１２が設けられる。ま
た、導電膜３１０ｄ、３１０ｅ、透光性を有する導電膜３０８ｃ上には、絶縁膜３１４が
保護膜として設けられている。
また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１４に設け
られた開口部において、導電膜３１０ｅと接続する。
また、一方の電極として機能する透光性を有する導電膜３０８ｃ、誘電体膜として機能
する絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量
素子１０５を構成する。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０
４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１
０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１
６ａで接続される。
本変形例においては、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅをエッチングす
る際、酸化物半導体膜３０８ａ、３０８ｂにおいてチャネル領域となる領域が絶縁膜３１
２に覆われているため、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅを形成するエッ
チングによって、酸化物半導体膜３０８ａ、３０８ｂにおいてチャネル領域となる領域は
ダメージを受けない。さらに、絶縁膜３１２は、化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物絶縁膜で形成される。このため、絶縁膜３１２に含まれる酸素の一部
を酸化物半導体膜３０８ａ、３０８ｂに移動させ、酸化物半導体膜３０８ａ、３０８ｂに
含まれる酸素欠損量を低減することができる。
図１６に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について
、図４、図１７、及び図１８を用いて説明する。
実施の形態１と同様に、図４の工程を経て、基板３０２上に、ゲート電極として機能す
る導電膜３０４ａ、３０４ｂ、３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び
絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形成する。なお、当該工
程において、第１のパターニング及び第２のパターニングを行い、それぞれ導電膜３０４
ａ、３０４ｂ、３０４ｃ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形成している
。
次に、図１７（Ａ）に示すように、実施の形態１と同様に絶縁膜３１１ａ及び絶縁膜３
１１ｂが積層された絶縁膜３１１を形成する。
この後、実施の形態１と同様に、加熱処理を行って、絶縁膜３１１に含まれる酸素の一
部を酸化物半導体膜３０８ａ、３０８ｂに酸素を移動させ、酸化物半導体膜３０８ａ、３
０８ｂに含まれる酸化物半導体膜中の酸素欠損量を低減することができる。
次に、図１７（Ｂ）に示すように、絶縁膜３１１を所望の領域に加工することで、酸化
物半導体膜３０８ａ、３０８ｂ上に絶縁膜３１２を形成する。当該工程において、絶縁膜
３１２と同様の材料で絶縁膜３０６が形成される場合、絶縁膜３０６の一部がエッチング
され、酸化物半導体膜３０８ａ、３０８ｂに覆われている領域のみ残存する。なお、絶縁
膜３０６及び絶縁膜３１２の形成は、所望の領域に第３のパターニングによるマスクの形
成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができ
る。
次に、絶縁膜３０５、絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ上に導電膜を
形成した後、実施の形態１と同様の工程を経て導電膜３１０ａ、３１０ｂ、３１０ｃ、３
１０ｄ、３１０ｅを形成する（図１７（Ｃ）参照。）。なお、導電膜３１０ａ、３１０ｂ
、３１０ｃ、３１０ｄ、３１０ｅの形成は、所望の領域に第４のパターニングによるマス
クの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成すること
ができる。
次に、絶縁膜３０５、絶縁膜３１２、酸化物半導体膜３０８ｄ、導電膜３１０ａ、３１
０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上に絶縁膜３１３を形成する（図１８（Ａ）参照）
。
次に、実施の形態１と同様に、絶縁膜３０５及び絶縁膜３１３を所望の領域に加工する
ことで、絶縁膜３１４、及び開口部３８４ａ、３８４ｂ、３８４ｃを形成する。なお、絶
縁膜３１４、及び開口部３８４ａ、３８４ｂ、３８４ｃは、所望の領域に第５のパターニ
ングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで
形成することができる（図１８（Ｂ）参照）。
次に、実施の形態１と同様に、開口部３８４ａ、３８４ｂ、３８４ｃを覆うように絶縁
膜３１４上に導電膜を形成する。また、導電膜上に実施の形態１の変形例１と同様に平坦
化膜３１７ａを形成する。なお、平坦化膜３１７ａの形成は、平坦化膜３１７ａが非感光
性樹脂で形成される場合、所望の領域に第６のパターニングによるマスクの形成を行い、
該マスクに覆われていない領域をエッチングすることで、形成することができる。また、
平坦化膜３１７ａが感光性樹脂で形成される場合、所望の領域を第６のパターニングによ
り露光及び現像することで、平坦化膜３１７ａを形成することができる。次に、平坦化膜
３１７ａをマスクとし、マスクに覆われていない領域の導電膜をエッチングすることで、
透光性を有する導電膜３１６ａ、３１６ｂを形成する（図１８（Ｃ）参照）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニ
ング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができ
る。
＜変形例５＞
ここでは、実施の形態１に示す液晶表示装置の変形例について、図１９、図２０乃至図
２２を用いて説明する。図１９において、Ａ－Ｂに駆動回路部の断面図を示し、Ｃ－Ｄに
画素部の断面図を示す。なお、ここでは、実施の形態１を用いて画素電極として機能する
透光性を有する導電膜及び平坦化膜を形成するが、適宜実施の形態１の変形例１を用いて
、画素電極として機能する透光性を有する導電膜及び平坦化膜を形成することができる。
図１９に示す液晶表示装置は、実施の形態１に示す液晶表示装置と比較して、絶縁膜３
９２の開口部において、酸化物半導体膜３０８ａと、導電膜３１０ａ、３１０ｂとが接続
し、酸化物半導体膜３０８ｂと導電膜３１０ｄ、３１０ｅとが接続している点が異なる。
また、絶縁膜３１４及び透光性を有する導電膜３１６ｂの間に、絶縁膜３９４を有する点
が異なる。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として
機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される酸化物半導体膜３０
８ａ、酸化物半導体膜３０８ａを覆う絶縁膜３９２、絶縁膜３９２の開口部において酸化
物半導体膜３０８ａに接し、ソース電極及びドレイン電極として機能する導電膜３１０ａ
、３１０ｂによりトランジスタ１０２を構成する。また、導電膜３１０ａ、３１０ｂ、３
１０ｃ上には、絶縁膜３１２、絶縁膜３１４、及び絶縁膜３９４が保護膜として設けられ
ている。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成さ
れる酸化物半導体膜３０８ｂ、酸化物半導体膜３０８ｂを覆う絶縁膜３９２、絶縁膜３９
２の開口部において酸化物半導体膜３０８ｂに接し、ソース電極及びドレイン電極として
機能する導電膜３１０ｄ、３１０ｅによりトランジスタ１０３を構成する。また、導電膜
３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４、及び絶縁膜３９４が保護膜と
して設けられている。
また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１２、絶縁
膜３１４、及び絶縁膜３９４に設けられた開口部において、導電膜３１０ｅと接続する。
また、一方の電極として機能する透光性を有する導電膜３０８ｃ、誘電体膜として機能
する絶縁膜３１４及び絶縁膜３９４、他方の電極として機能する透光性を有する導電膜３
１６ｂにより容量素子１０５を構成する。
絶縁膜３９２は、酸化物半導体膜３０８ａ、３０８ｂと接するため、酸化物絶縁膜で形
成することが好ましい。絶縁膜３９２は、絶縁膜３０６と同様の材料を用いて形成するこ
とができる。また、絶縁膜３９２は、絶縁膜３１２ａと同様に酸素を透過する酸化物絶縁
膜であり、欠陥量が少ないことが好ましい。この結果、絶縁膜３１２ｂに含まれる酸素を
酸化物半導体膜３０８ａ、３０８ｂに移動させることが可能であり、酸化物半導体膜３０
８ａ、３０８ｂに含まれる酸素欠損を低減することが可能である。また、酸化物半導体膜
３０８ａ、３０８ｂと絶縁膜３９２との界面における欠陥量が少ないことが好ましい。
絶縁膜３９４は、容量素子１０５の電荷容量を制御するために設ける。このため、絶縁
膜３９４は、適宜酸化物絶縁膜または窒化物絶縁膜を用いて形成することができる。また
、絶縁膜３９４として、有機シランガスを用いたＣＶＤ法（化学気相成長法）により形成
した酸化絶縁膜、代表的には酸化シリコン膜を用いることで、平坦性を高めることが可能
となるため好ましい。なお、絶縁膜３１４により容量素子１０５が所定の電荷容量を得る
ことが可能な場合は、絶縁膜３９４を設けなくともよい。
本変形例においては、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅをエッチングす
る際、酸化物半導体膜３０８ａ、３０８ｂが絶縁膜３９２に覆われているため、導電膜３
１０ａ、３１０ｂ、３１０ｄ、３１０ｅを形成するエッチングによって、酸化物半導体膜
３０８ａ、３０８ｂはダメージを受けない。さらに、絶縁膜３１２は、化学量論的組成を
満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、絶縁膜３１２
に含まれる酸素の一部を酸化物半導体膜３０８ａ、３０８ｂに移動させ、酸化物半導体膜
３０８ａ、３０８ｂに含まれる酸素欠損量を低減することができる。
図１９に示す液晶表示装置に示す基板３０２上に設けられた素子部の作製方法について
、図４、図２０乃至図２２を用いて説明する。
実施の形態１と同様に、図４（Ａ）乃至図４（Ｃ）の工程を経て、基板３０２上に、ゲ
ート電極として機能する導電膜３０４ａ、３０４ｂ、３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄを形
成する。なお、当該工程において、第１のパターニング及び第２のパターニングを行い、
それぞれ導電膜３０４ａ、３０４ｂ、３０４ｃ、酸化物半導体膜３０８ａ、３０８ｂ、３
０８ｄを形成している。
次に、図２０（Ａ）に示すように、絶縁膜３９０を形成する。絶縁膜３９０は、絶縁膜
３０５または絶縁膜３１１ａと同様の条件を用いて形成する。
次に、絶縁膜３９０を所望の領域に加工することで、開口部３９１、３９１ａ、３９１
ｂ、３９１ｃ、３９１ｄを有する絶縁膜３９２を形成する。なお、絶縁膜３９２の形成は
、所望の領域に第３のパターニングによるマスクの形成を行い、該マスクに覆われていな
い領域をエッチングすることで、形成することができる。
次に、酸化物半導体膜３０８ａ、３０８ｂ、及び絶縁膜３９２上に導電膜を形成した後
、実施の形態１と同様の工程を経て導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３
１０ｅを形成する（図２０（Ｃ）参照。）。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ
、３１０ｄ、３１０ｅの形成は、所望の領域に第４のパターニングによるマスクの形成を
行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。
次に、絶縁膜３９２、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ
上に絶縁膜３１１を形成する（図２１（Ａ）参照）。
次に、絶縁膜３１１を所望の領域に加工することで、開口部３９３を有する絶縁膜３１
２を形成する。なお、絶縁膜３１２及び開口部３９３は、所望の領域に第５のパターニン
グによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形
成することができる（図２１（Ｂ）参照）。
次に、図２１（Ｃ）に示すように、酸化物半導体膜３０８ｄ、絶縁膜３９２及び開口部
３９３を覆うように絶縁膜３１３及び絶縁膜３９４を形成する。
絶縁膜３９４は、ＣＶＤ法、スパッタリング法等を用いて形成する。
次に、実施の形態１と同様に、絶縁膜３０５、絶縁膜３０６、絶縁膜３９２、絶縁膜３
１２、絶縁膜３１４、絶縁膜３９４を所望の領域に加工することで、開口部３６５ａ、３
６５ｂ、３６５ｃを形成する。なお、開口部３６５ａ、３６５ｂ、３６５ｃは、所望の領
域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエ
ッチングすることで形成することができる（図２２（Ａ）参照）。
次に、導電膜３０４ｂ、導電膜３１０ｃ、３１０ｅ、絶縁膜３９４上に導電膜を形成し
た後、実施の形態１と同様の工程を経て導電膜３１６ａ、３１６ｂを形成する（図２２（
Ｂ）参照。）。なお、導電膜３１６ａ、３１６ｂの形成は、所望の領域に第７のパターニ
ングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで
、形成することができる。
次に、図２２（Ｃ）に示すように、実施の形態１と同様に平坦化膜３１７を形成する。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第７のパターニ
ング、すなわち７枚のマスクでトランジスタ、及び容量素子を同時に形成することができ
る。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構造により、表示不良の原因となる光漏れ
を低減することが可能な液晶表示装置について、図２３及び図２４を用いて説明する。
図２３において、開口部３６２（図２４（Ｃ）参照。）を有する絶縁膜３１２において
、透光性を有する導電膜３０８ｃの表面と絶縁膜３１２の側面とのなす角度（以下、テー
パ角度という。）が小さい点が実施の形態１と異なる。また、絶縁膜３１４及び導電膜３
１６ａ、３１６ｂ上に平坦化膜を有さない点が実施の形態１と異なる。
透光性を有する導電膜３０８ｃ上において、透光性を有する導電膜３０８ｃと絶縁膜３
１２の側面のテーパ角度を５°以上４５°以下、好ましくは５°以上３０°以下、さらに
好ましくは１０°以上２０°以下とすることで、絶縁膜３１２上に絶縁膜３１４を介して
設けられる、透光性を有する導電膜３１６ｂの凹凸が緩和される。即ち、配向膜３１８の
被形成領域の凹凸が低減するため、液晶層３２０に含まれる液晶分子の配向乱れを低減す
ることが可能である。
また、配向膜３１８の被形成領域の凹凸を低減することで、配向膜３１８における膜厚
の均一性を高めることができる。配向膜３１８の膜厚が液晶分子のプレチルト角に影響す
るため、配向膜３１８の膜厚の均一性を高めることで、液晶分子のプレチルト角を制御す
ることができ、代表的には、液晶分子のプレチルト角を６°以上とすると、ディスクリネ
ーションが生じにくい。
以上のことから、配向膜３１８の被形成領域の凹凸を低減するため、透光性を有する導
電膜３０８ｃと絶縁膜３１２の側面のテーパ角度を５°以上４５°以下、好ましくは５°
以上３０°以下、さらに好ましくは１０°以上２０°以下とすることで、液晶分子のプレ
チルト角においてディスクリネーションが発生しにくいような角度となるように配向膜３
１８に形成することが可能であり、液晶層３２０に含まれる液晶分子の配向乱れを低減す
ることが可能である。また、配向膜３１８の被形成領域の段差を低減することで、光漏れ
を低減することが可能である。
ここで、図２３に示す液晶表示装置の作製方法について、図４、図５、及び図２４を用
いて説明する。
実施の形態１と同様に、図４乃至図５（Ｃ）の工程を経て、基板３０２上に、ゲート電
極として機能する導電膜３０４ａ、３０４ｂ、３０４ｃ、ゲート絶縁膜として機能する絶
縁膜３０５及び絶縁膜３０６、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、導電膜３
１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、絶縁膜３１１を形成する。なお、当
該工程において、第１のパターニング乃至第３のパターニングを行い、それぞれ導電膜３
０４ａ、３０４ｂ、３０４ｃ、酸化物半導体膜３０８ａ、３０８ｂ、３０８ｄ、導電膜３
１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅを形成している。
次に、図２４（Ａ）に示すように、所望の領域に第４のパターニングによりマスク３３
０を形成する。
次に、加熱処理を行うことで、図２４（Ｂ）に示すように、マスク３３０の側面と絶縁
膜３１１の表面のなす角度が縮小し、且つ側面が湾曲したマスク３３２を形成する。
次に、マスク３３２に覆われていない領域の絶縁膜３１１をエッチングすることで、図
２４（Ｃ）に示すように、側面のテーパ角度が５°以上４５°以下、好ましくは５°以上
３０°以下、さらに好ましくは１０°以上２０°以下である絶縁膜３１２を形成すること
ができる。当該エッチング工程はドライエッチングを用いることが好ましい。また、当該
エッチング工程において、マスク３３２の膜厚を徐々に薄くし、且つマスク３３２の面積
を徐々に縮小させることが好ましい。この結果、絶縁膜３１１を徐々に露出しながらエッ
チングすることが可能であり、形成される絶縁膜３１２の側面のテーパ角度を小さくする
ことができる。
この後、実施の形態１と同様に、絶縁膜３１４、透光性を有する導電膜３１６ａ、３１
６ｂ、及び配向膜３１８を形成する。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニ
ング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができ
る。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２の構造を有する液晶表示装置につい
て、図２５を用いて説明する。
図２５において、基板３０２上に設けられる素子部において、透光性を有する導電膜３
０８ｃの表面と絶縁膜３１２の側面とのなす角度（以下、テーパ角度という。）が小さい
点が実施の形態１と異なる。なお、このような絶縁膜３１２は実施の形態２に示す絶縁膜
３１２の構造及び形成方法を適宜用いることができる。
透光性を有する導電膜３０８ｃの表面と絶縁膜３１２の側面とのテーパ角度が小さい絶
縁膜３１２を素子部に設けることで、導電膜３１６ｂにおいて、表示領域となる領域の凹
凸を低減することができる。この結果、表示領域近傍における平坦化膜３１７において、
絶縁膜３１２の凹凸の影響が緩和されるため、実施の形態１と比較して、平坦化膜３１７
の表面の凹凸をさらに低減することが可能である。この結果、液晶層３２０に含まれる液
晶分子の配向乱れをさらに低減することが可能である。また、配向膜３１８の被形成領域
の段差を低減することで、光漏れをさらに低減することが可能である。
（実施の形態４）
本実施の形態では、実施の形態１及び実施の形態２に示すトランジスタに適用可能な変
形例について、説明する。
＜変形例１、下地絶縁膜について＞
実施の形態１及び実施の形態２に示すトランジスタ１０２、１０３において、必要に応
じて、基板３０２及び導電膜３０４ａ、３０４ｂ、３０４ｃの間に下地絶縁膜を設けるこ
とができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコ
ン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミ
ニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン
、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いること
で、基板３０２から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜３０
８ａ、３０８ｂへの拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
＜変形例２、ゲート絶縁膜について＞
実施の形態１及び実施の形態２に示すトランジスタ１０２、１０３において、必要に応
じて、ゲート絶縁膜として機能する絶縁膜の積層構造を変形することができる。ここでは
、トランジスタ１０３を用いて説明する。
図２６（Ａ）に示すように、ゲート絶縁膜は、絶縁膜３０５及び絶縁膜３０６がゲート
電極として機能する導電膜３０４ｃ側から順に積層される。
導電膜３０４ｃ側に窒化物絶縁膜で形成される絶縁膜３０５を設けることで、導電膜３
０４ｃからの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属
等が酸化物半導体膜３０８ｂに移動することを防ぐことができる。
また、酸化物半導体膜３０８ｂ側に酸化物絶縁膜で形成される絶縁膜３０６を設けるこ
とで、絶縁膜３０６及び酸化物半導体膜３０８ｂ界面における欠陥準位密度を低減するこ
とが可能である。この結果、電気特性の劣化の少ないトランジスタを得ることができる。
なお、絶縁膜３０６として、絶縁膜３１２ｂと同様に、化学量論的組成を満たす酸素より
も多くの酸素を含む酸化物絶縁膜を用いて形成すると、絶縁膜３０６及び酸化物半導体膜
３０８ｂ界面における欠陥準位密度をさらに低減することが可能であるため、さらに好ま
しい。
また、図２６（Ａ）に示すように、絶縁膜３０５は、欠陥の少ない窒化物絶縁膜３０５
ａと、水素ブロッキング性の高い窒化物絶縁膜３０５ｂとが、導電膜３０４ｃ側から順に
積層される積層構造とすることができる。絶縁膜３０５として、欠陥の少ない窒化物絶縁
膜３０５ａを設けることで、ゲート絶縁膜の絶縁耐圧を向上させることができる。また、
水素ブロッキング性の高い窒化物絶縁膜３０５ｂを設けることで、導電膜３０４ｃ及び窒
化物絶縁膜３０５ａからの水素が酸化物半導体膜３０８ｂに移動することを防ぐことがで
きる。
図２６（Ａ）に示す窒化物絶縁膜３０５ａ、３０５ｂの作製方法の一例を以下に示す。
はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣ
ＶＤ法により、欠陥の少ない窒化シリコン膜を窒化物絶縁膜３０５ａとして形成する。次
に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素
をブロッキングすることが可能な窒化シリコン膜を窒化物絶縁膜３０５ｂとして成膜する
。このような形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物
絶縁膜が積層されたゲート絶縁膜を形成することができる。
または、図２６（Ｂ）に示すように、絶縁膜３０５は、不純物のブロッキング性が高い
窒化物絶縁膜３０５ｃと、欠陥の少ない窒化物絶縁膜３０５ａと、水素ブロッキング性の
高い窒化物絶縁膜３０５ｂとが、導電膜３０４ｃ側から順に積層される積層構造とするこ
とができる。絶縁膜３０５として、不純物のブロッキング性が高い窒化物絶縁膜３０５ｃ
を設けることで、導電膜３０４ｃからの不純物、代表的には、水素、窒素、アルカリ金属
、またはアルカリ土類金属等が酸化物半導体膜３０８ｂに移動することを防ぐことができ
る。
図２６（Ｂ）に示す窒化物絶縁膜３０５ａ、３０５ｂ、３０５ｃの作製方法の一例を以
下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いた
プラズマＣＶＤ法により、不純物のブロッキング性が高い窒化シリコン膜を窒化物絶縁膜
３０５ｃとして形成する。次に、アンモニアの流量の増加させることで、欠陥の少ない窒
化シリコン膜を窒化物絶縁膜３０５ａとして形成する。次に、原料ガスを、シラン及び窒
素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能
な窒化シリコン膜を窒化物絶縁膜３０５ｂとして成膜する。このような形成方法により、
欠陥が少なく、且つ不純物のブロッキング性を有する窒化物絶縁膜が積層された絶縁膜３
０５を形成することができる。
＜変形例３、一対の電極について＞
実施の形態１及び実施の形態２に示す液晶表示装置において、導電膜３１０ａ、３１０
ｂ、３１０ｃ、３１０ｄ、３１０ｅに用いることが可能な材料について、説明する。ここ
では、トランジスタ１０３を用いて説明する。
実施の形態１及び実施の形態２に示すトランジスタ１０３に設けられる導電膜３１０ｄ
、３１０ｅとして、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、ま
たはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることが好ましい
。この結果、酸化物半導体膜３０８ｂに含まれる酸素と導電膜３１０ｄ、３１０ｅに含ま
れる導電材料とが結合し、酸化物半導体膜３０８ｂにおいて、酸素欠損の多い領域が形成
される。また、酸化物半導体膜３０８ｂに導電膜３１０ｄ、３１０ｅを形成する導電材料
の構成元素の一部が混入する場合もある。これらの結果、図２７に示すように、酸化物半
導体膜３０８ｂにおいて、導電膜３１０ｄ、３１０ｅと接する領域近傍に、低抵抗領域３
３４ａ、３３４ｂが形成される。低抵抗領域３３４ａ、３３４ｂは、導電膜３１０ｄ、３
１０ｅに接し、且つ絶縁膜３０６と、導電膜３１０ｄ、３１０ｅの間に形成される。低抵
抗領域３３４ａ、３３４ｂは、導電性が高いため、酸化物半導体膜３０８ｂと導電膜３１
０ｄ、３１０ｅとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増
大させることが可能である。
また、導電膜３１０ｄ、３１０ｅを、上記酸素と結合しやすい導電材料と、窒化チタン
、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい
。このような積層構造とすることで、導電膜３１０ｄ、３１０ｅと絶縁膜３１２ａとの界
面において、導電膜３１０ｄ、３１０ｅの酸化を防ぐことが可能であり、導電膜３１０ｄ
、３１０ｅの高抵抗化を抑制することが可能である。
＜変形例４、酸化物半導体膜について＞
実施の形態１及び実施の形態２に示すトランジスタ１０２、１０３の作製方法において
、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅを形成した後、酸化物半導体膜３０８
ａ、３０８ｂを酸化雰囲気で発生させたプラズマに曝し、酸化物半導体膜３０８ａ、３０
８ｂに酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板３０２側にバ
イアスを印加しない状態で発生したプラズマに酸化物半導体膜３０８ａ、３０８ｂを曝す
ことが好ましい。この結果、酸化物半導体膜３０８ａ、３０８ｂにダメージを与えず、且
つ酸素を供給することが可能であり、酸化物半導体膜３０８ａ、３０８ｂに含まれる酸素
欠損量を低減することができる。また、エッチング処理により酸化物半導体膜３０８ａ、
３０８ｂの表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去すること
ができる。
＜変形例５、酸化物半導体膜について＞
実施の形態１及び実施の形態２に示すトランジスタ１０２、１０３において、必要に応
じて、酸化物半導体膜を積層構造とすることができる。ここでは、トランジスタ１０３を
用いて説明する。
図２８に示すトランジスタは、絶縁膜３０６及び導電膜３１０ｄ、３１０ｅの間に、酸
化物半導体膜を含む多層膜３３６が形成されている。
多層膜３３６は、酸化物半導体膜３３６ａ及び酸化物膜３３６ｂを有する。即ち、多層
膜３３６は２層構造である。また、酸化物半導体膜３３６ａの一部がチャネル領域として
機能する。また、多層膜３３６に接するように、絶縁膜３１２ａが形成されており、絶縁
膜３１２ａに接するように酸化物膜３３６ｂが形成されている。即ち、酸化物半導体膜３
３６ａと絶縁膜３１２ａとの間に、酸化物膜３３６ｂが設けられている。
酸化物膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種以上から構成され
る酸化物膜である。酸化物膜３３６ｂは、酸化物半導体膜３３６ａを構成する元素の一種
以上から構成されるため、酸化物半導体膜３３６ａと酸化物膜３３６ｂとの界面において
、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないた
め、トランジスタの電界効果移動度が高くなる。
酸化物膜３３６ｂは、代表的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－
Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、
且つ酸化物半導体膜３３６ａよりも伝導帯の下端のエネルギーが真空準位に近く、代表的
には、酸化物膜３３６ｂの伝導帯の下端のエネルギーと、酸化物半導体膜３３６ａの伝導
帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上
、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．
４ｅＶ以下である。即ち、酸化物膜３３６ｂの電子親和力と、酸化物半導体膜３３６ａの
電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０
．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下
である。
酸化物膜３３６ｂは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くなるた
め好ましい。
酸化物膜３３６ｂとして、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ
をＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物
膜３３６ｂのエネルギーギャップを大きくする。（２）酸化物膜３３６ｂの電子親和力を
小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜３３６ａと比較
して、絶縁性が高くなる。（５）Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄまたは
Ｈｆは酸素との結合力が強い金属元素であるため、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、酸素欠損が生じにくくな
る。
酸化物膜３３６ｂがＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、Ｉｎ
およびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくは、Ｉｎが５０ａｔｏｍｉｃ
％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未
満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜３３６ａ、及び酸化物膜３３６ｂがＩｎ－Ｍ－Ｚｎ酸化物（Ｍは
Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体膜３
３６ａと比較して、酸化物膜３３６ｂに含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が大きく、代表的には、酸化物半導体膜３３６ａ
に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは
３倍以上高い原子数比である。
また、酸化物半導体膜３３６ａ、及び酸化物膜３３６ｂがＩｎ－Ｍ－Ｚｎ酸化物（Ｍは
Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物膜３３６ｂ
をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜３３６ａをＩｎ：Ｍ
：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく
、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、
ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ
２よりも３倍以上大きい。このとき、酸化物膜３３６ｂにおいて、ｙ１がｘ１以上である
と、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ま
しい。ただし、ｙ１がｘ１の３倍以上になると、酸化物半導体膜を用いたトランジスタの
電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
例えば、酸化物半導体膜３３６ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：
２の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。また、酸化物膜３３６ｂ
としてＩｎ：Ｇａ：Ｚｎ＝１：３：ｎ（ｎは２以上８以下の整数）、１：６：ｍ（ｍは２
以上１０以下の整数）、または１：９：６の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いる
ことができる。なお、酸化物半導体膜３３６ａ、及び酸化物膜３３６ｂの原子数比はそれ
ぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。なお、酸化物半
導体膜３３６ａにおいて、Ｚｎの割合がＧａ以上であるとＣＡＡＣ－ＯＳが形成されやす
く好ましい。
酸化物膜３３６ｂは、後に形成される絶縁膜３１２ｂを形成する際の、酸化物半導体膜
３３６ａへのダメージ緩和膜としても機能する。
酸化物膜３３６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎ
ｍ以下とする。
また、酸化物膜３３６ｂは、酸化物半導体膜３３６ａと同様に、例えば非単結晶構造で
もよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎ
ｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構
造、後述する微結晶構造、または非晶質構造を含む。
なお、酸化物半導体膜３３６ａ及び酸化物膜３３６ｂによって、非晶質構造の領域、微
結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の二種以上を有
する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域
、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領
域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域
、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領
域の積層構造を有する場合がある。
ここでは、酸化物半導体膜３３６ａ及び絶縁膜３１２ａの間に、酸化物膜３３６ｂが設
けられている。このため、酸化物膜３３６ｂと絶縁膜３１２ａの間において、不純物及び
欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜３３６ａと
の間には隔たりがある。この結果、酸化物半導体膜３３６ａを流れる電子がトラップ準位
に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界
効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子が
マイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動して
しまう。しかしながら、酸化物半導体膜３３６ａとトラップ準位との間に隔たりがあるた
め、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動
を低減することができる。
また、酸化物膜３３６ｂは、外部からの不純物を遮蔽することが可能であるため、外部
から酸化物半導体膜３３６ａへ移動する不純物量を低減することが可能である。また、酸
化物膜３３６ｂは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜３３６ａに
おける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜３３６ａ及び酸化物膜３３６ｂは、各膜を単に積層するのではな
く連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造
）が形成されるように作製する。すなわち、各膜の界面において、トラップ中心や再結合
中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に
、積層された酸化物半導体膜３３６ａ及び酸化物膜３３６ｂの間に不純物が混在している
と、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結
合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
なお、図２８において、多層膜３３６を酸化物半導体膜３３６ａ及び酸化物膜３３６ｂ
の２層構造としたが、絶縁膜３０６と酸化物半導体膜３３６ａの間に、さらに酸化物膜３
３６ｂと同様の膜を設ける３層構造としてもよい。この場合、絶縁膜３０６及び酸化物半
導体膜３３６ａの間に設ける酸化物膜の膜厚は、酸化物半導体膜３３６ａより小さいと好
ましい。酸化物膜の厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とす
ることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
＜変形例６、酸化物半導体膜について＞
変形例５において、酸化物半導体膜を含む多層膜の構造を適宜変形することができる。
ここでは、トランジスタ１０３を用いて説明する。
図２９に示すように、絶縁膜３０６及び絶縁膜３１２ａの間に、酸化物半導体膜を含む
多層膜３３６が形成されている。
多層膜３３６は、絶縁膜３０６及び導電膜３１０ｄ、３１０ｅの間に形成される酸化物
半導体膜３３６ａと、酸化物半導体膜３３６ａ、及び導電膜３１０ｄ、３１０ｅ上に形成
される酸化物膜３３６ｂとを有する。また、酸化物半導体膜３３６ａの一部がチャネル領
域として機能する。また、多層膜３３６に接するように、絶縁膜３１２ａが形成されてお
り、絶縁膜３１２ａに接するように酸化物膜３３６ｂが形成されている。即ち、酸化物半
導体膜３３６ａと絶縁膜３１２ａとの間に、酸化物膜３３６ｂが設けられている。
本変形例に示すトランジスタ１０３は、導電膜３１０ｄ、３１０ｅが酸化物半導体膜３
３６ａと接していることから、変形例５に示すトランジスタと比較して、酸化物半導体膜
３３６ａと導電膜３１０ｄ、３１０ｅとの接触抵抗が低く、オン電流が向上したトランジ
スタである。
また、本変形例に示すトランジスタ１０３は、導電膜３１０ｄ、３１０ｅが酸化物半導
体膜３３６ａと接していることから、酸化物半導体膜３３６ａと導電膜３１０ｄ、３１０
ｅとの接触抵抗を増大させずに、酸化物膜３３６ｂを厚くすることができる。このように
することで、絶縁膜３１２ｂを形成する際のプラズマダメージまたは絶縁膜３１２ａ、３
１２ｂの構成元素の混入などで生じるトラップ準位が、酸化物半導体膜３３６ａと酸化物
膜３３６ｂとの界面近傍に形成されることを抑制できる。つまり、本変形例に示すトラン
ジスタはオン電流の向上、及びしきい値電圧の変動量の低減を両立することができる。
＜変形例７、トランジスタの構造について＞
実施の形態１及び実施の形態２に示すトランジスタ１０２、１０３において、必要に応
じて、酸化物半導体膜を介して対向する複数のゲート電極を設けることができる。ここで
は、トランジスタ１０３を用いて説明する。
図３０に示すトランジスタ１０３は、基板３０２上に設けられる導電膜３０４ｃを有す
る。また、基板３０２及び導電膜３０４ｃ上に形成される絶縁膜３０５及び絶縁膜３０６
と、絶縁膜３０５及び絶縁膜３０６を介して、導電膜３０４ｃと重なる酸化物半導体膜３
０８ｂと、酸化物半導体膜３０８ｂに接する導電膜３１０ｄ、３１０ｅと、を有する。ま
た、絶縁膜３０６、酸化物半導体膜３０８ｂ、及び導電膜３１０ｄ、３１０ｅ上には、絶
縁膜３１２ａ及び絶縁膜３１２ｂが積層された絶縁膜３１２、及び絶縁膜３１４が形成さ
れる。また、絶縁膜３１２、及び絶縁膜３１４を介して酸化物半導体膜３０８ｂと重畳す
る導電膜３１６ｃを有する。
導電膜３０４ｃ及び導電膜３１６ｃは、酸化物半導体膜３０８ｂを介して対向する。な
お、導電膜３０４ｃ及び導電膜３１６ｃは、ゲート電極として機能する。導電膜３１６ｃ
は、透光性を有する導電膜３１６ｂと同時に形成することで、工程数を削減することが可
能であるため好ましい。
本変形例に示すトランジスタ１０３は、酸化物半導体膜３０８ｂを介して対向する導電
膜３０４ｃ及び導電膜３１６ｃを有する。導電膜３０４ｃと導電膜３１６ｃに異なる電位
を印加することで、トランジスタ１０３のしきい値電圧を制御することができる。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ
において、酸化物半導体膜３０８ａ、３０８ｂ、透光性を有する導電膜３０８ｃ、及び多
層膜３３６に適用可能な一態様について説明する。なお、ここでは、酸化物半導体膜を一
例に用いて説明するが、多層膜に含まれる酸化物膜も同様の構造とすることができる。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）
、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化
物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下
、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は
、ＣＡＡＣ－ＯＳで構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導
体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半導
体、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体に
ついて説明する。
＜単結晶酸化物半導体＞
単結晶酸化物半導体は、例えば、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が
少ない）ため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体をチ
ャネル領域に用いたトランジスタは、ノーマリーオンの電気特性になることが少ない場合
がある。また、単結晶酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低
くなる場合がある。従って、単結晶酸化物半導体をチャネル領域に用いたトランジスタは
、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
＜ＣＡＡＣ－ＯＳ＞
ＣＡＡＣ－ＯＳは、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ－Ｏ
Ｓに含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満又は３ｎｍ未満の立方体内に収
まる大きさの場合も含まれる。ＣＡＡＣ－ＯＳは、微結晶酸化物半導体膜よりも欠陥準位
密度が低いという特徴がある。以下、ＣＡＡＣ－ＯＳについて詳細な説明を行う。
ＣＡＡＣ－ＯＳを透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界（グレインバウンダリーともいう。）を確認することが困難である。そのため、Ｃ
ＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ－ＯＳを、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともいう。）又は上面の凹凸を反
映した形状であり、ＣＡＡＣ－ＯＳの被形成面又は上面と平行に配列する。
一方、ＣＡＡＣ－ＯＳを、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状又は六角形状に配列していること
を確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない
。
断面ＴＥＭ観察及び平面ＴＥＭ観察より、ＣＡＡＣ－ＯＳの結晶部は配向性を有してい
ることがわかる。
ＣＡＡＣ－ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳの
ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現
れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されるこ
とから、ＣＡＡＣ－ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に概略垂直
な方向を向いていることが確認できる。
一方、ＣＡＡＣ－ＯＳに対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）とし
て試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰
属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳの場合は、２θを５６°
近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳでは、異なる結晶部間ではａ軸及びｂ軸の配向は不規
則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面又は上面の法線ベクトルに平行な方
向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列し
た金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ－ＯＳを成膜した際、又は加熱処理などの結晶化処理を行っ
た際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳの被形成面又は上面
の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳの形状をエッ
チングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳの被形成面又は上面の
法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ－ＯＳの
結晶部が、ＣＡＡＣ－ＯＳの上面近傍からの結晶成長によって形成される場合、上面近傍
の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ－
ＯＳに不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結
晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳのｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ中の一部に、ｃ軸配向性を
有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳは、２θが３１°近傍にピー
クを示し、２θが３６°近傍にピークを示さないことが好ましい。
また、ＣＡＡＣ－ＯＳは、例えば、電子線回折パターンで、スポット（輝点）が観測さ
れる場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線
を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。図３１は、Ｃ
ＡＡＣ－ＯＳを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、
ＣＡＡＣ－ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片
化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に垂直な方向か
ら入射させる。図３１より、ＣＡＡＣ－ＯＳの極微電子線回折パターンは、スポットが観
測されることがわかる。
ＣＡＡＣ－ＯＳは、例えば、不純物濃度を低減することで形成することができる場合が
ある。ここで、不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主
成分以外の元素である。特に、シリコンなどの元素は、酸化物半導体を構成する金属元素
よりも酸素との結合力が強い。従って、当該元素が酸化物半導体から酸素を奪う場合、酸
化物半導体の原子配列を乱し、結晶性を低下させることがある。また、鉄やニッケルなど
の重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸
化物半導体の原子配列を乱し、酸化物半導体の結晶性を低下させることがある。従って、
ＣＡＡＣ－ＯＳは、不純物濃度の低い酸化物半導体である。また、酸化物半導体に含まれ
る不純物は、キャリア発生源となる場合がある。
なお、ＣＡＡＣ－ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ－ＯＳの形成過程において、酸化物半導体の表面側から結晶成長させる場合、被形成面
の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ
－ＯＳに不純物が混入することにより、当該不純物混入領域において結晶部の結晶性が低
下することがある。
また、ＣＡＡＣ－ＯＳは、例えば、欠陥準位密度を低減することで形成することができ
る。酸化物半導体において、例えば、酸素欠損があると欠陥準位密度が増加する。酸素欠
損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源とな
ることがある。ＣＡＡＣ－ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を
生じさせないことが重要となる。従って、ＣＡＡＣ－ＯＳは、欠陥準位密度の低い酸化物
半導体である。または、ＣＡＡＣ－ＯＳは、酸素欠損の少ない酸化物半導体である。
ＣＡＡＣ－ＯＳにおいて、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏ
ｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で導出される吸収係数は、１×１０－３／ｃｍ未満、好
ましくは１×１０－４／ｃｍ未満、さらに好ましくは５×１０－５／ｃｍ未満となる。吸
収係数は、酸素欠損及び不純物の混入に由来する局在準位に応じたエネルギー（波長によ
り換算）と正の相関があるため、ＣＡＡＣ－ＯＳにおける欠陥準位密度が極めて低い。
なお、ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバ
ックテールと呼ばれる吸収係数分を除くことにより、欠陥準位による吸収係数を以下の式
から算出することができる。なお、アーバックテールとは、ＣＰＭ測定によって得られた
吸収係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネル
ギーという。
Figure 0007400038000001
ここで、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテー
ルによる吸収係数を表す。
また、高純度真性または実質的に高純度真性であるＣＡＡＣ－ＯＳを用いたトランジス
タは、可視光や紫外光の照射による電気特性の変動が小さい。
＜ＣＡＡＣ－ＯＳの作製方法＞
ＣＡＡＣ－ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ－ＯＳの被形成面の法線ベクトル
または表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ－ＯＳの形状（被形成面の
断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、
結晶部のｃ軸の方向は、ＣＡＡＣ－ＯＳが形成されたときの被形成面の法線ベクトルまた
は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜
後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ－ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜する
ことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面
の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の
加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００
℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半
導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに
平行な方向に揃った結晶部を形成する方法である。
ここで、第１の方法を用いて、ＣＡＡＣ－ＯＳを形成する方法について説明する。
＜ターゲット、及びターゲットの作製方法＞
また、ＣＡＡＣ－ＯＳは、例えば多結晶である酸化物半導体スパッタリング用ターゲッ
トを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオ
ンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ－ｂ面から劈開し
、ａ－ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離
することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶
状態を維持したまま被形成面に到達することで、ＣＡＡＣ－ＯＳを成膜することができる
。
また、ＣＡＡＣ－ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
－８０℃以下、好ましくは－１００℃以下、さらに好ましくは－１２０℃以下である成膜
ガスを用いる。
また、成膜時の被形成面の加熱温度（例えば基板加熱温度）を高めることで、被形成面
に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被形成面の温
度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。
成膜時の被形成面の温度を高めることで、平板状またはペレット状のスパッタリング粒子
が被形成面に到達した場合、当該被形成面上でマイグレーションが起こり、スパッタリン
グ粒子の平らな面が被形成面に付着する。なお、酸化物の種類によっても異なるが、スパ
ッタリング粒子は、ａ－ｂ面と平行な面の直径（円相当径）が１ｎｍ以上３０ｎｍ以下、
または１ｎｍ以上１０ｎｍ以下程度となる。なお、平板状またはペレット状のスパッタリ
ング粒子は、六角形の面がａ－ｂ面と平行な面である六角柱状であってもよい。その場合
、六角形の面と垂直な方向がｃ軸方向である。
なお、スパッタリング用ターゲットを酸素の陽イオンを用いてスパッタリングすること
で、成膜時のプラズマダメージを軽減することができる。したがって、イオンがスパッタ
リング用ターゲットの表面に衝突した際に、スパッタリング用ターゲットの結晶性が低下
すること、または非晶質化することを抑制できる。
また、スパッタリング用ターゲットを酸素またはアルゴンの陽イオンを用いてスパッタ
リングすることで、平板状またはペレット状のスパッタリング粒子が六角柱状の場合、六
角形状の面における角部に正の電荷を帯電させることができる。六角形状の面の角部に正
の電荷を有することで、一つのスパッタリング粒子において正の電荷同士が反発し合い、
平板状またはペレット状の形状を維持することができる。
平板状またはペレット状のスパッタリング粒子の面における角部が、正の電荷を有する
ためには、直流（ＤＣ）電源を用いることが好ましい。なお、高周波（ＲＦ）電源、交流
（ＡＣ）電源を用いることもできる。ただし、ＲＦ電源は、大面積の基板へ成膜可能なス
パッタリング装置への適用が困難である。また、以下に示す観点からＡＣ電源よりもＤＣ
電源が好ましいと考えられる。
ＡＣ電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰
り返す。平板状またはペレット状のスパッタリング粒子が、正に帯電している場合、互い
に反発し合うことにより、平板状またはペレット状の形状を維持することができる。ただ
し、ＡＣ電源を用いた場合、瞬間的に電界がかからない時間が生じるため、平板状または
ペレット状のスパッタリング粒子に帯電していた電荷が消失して、スパッタリング粒子の
構造が崩れてしまうことがある。したがって、ＡＣ電源を用いるよりも、ＤＣ電源を用い
る方が好ましいことがわかる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ－Ｇａ－Ｚｎ系化合物ターゲットにつ
いて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末、及びＺｎＯＺ粉末を所定のｍｏｌ比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ－Ｇ
ａ－Ｚｎ系化合物ターゲットとする。なお、当該加圧処理は、冷却（または放冷）しなが
ら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である
。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末
が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、３：１：２、１：
３：２、１：６：４、または１：９：６である。なお、粉末の種類、及びその混合するｍ
ｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり
、結晶の配向の揃った酸化物半導体膜を成膜することができる。
＜多結晶酸化物半導体＞
多結晶酸化物半導体は複数の結晶粒を含む。多結晶酸化物半導体は、例えば、非晶質部
を有している場合がある。
多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、結晶粒を確認することができ
る場合がある。多結晶酸化物半導体に含まれる結晶粒は、例えば、ＴＥＭによる観察像で
、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下
の粒径であることが多い。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で
、非晶質部と結晶粒との境界、結晶粒と結晶粒との境界を確認できる場合がある。また、
多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、粒界を確認できる場合がある。
多結晶酸化物半導体は、例えば、複数の結晶粒を有し、当該複数の結晶粒において方位
が異なっている場合がある。また、多結晶酸化物半導体は、例えば、ＸＲＤ装置を用い、
ｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピーク
、または複数種の配向を示すピークが現れる場合がある。また、多結晶酸化物半導体は、
例えば、電子線回折パターンで、スポットが観測される場合がある。
多結晶酸化物半導体は、例えば、高い結晶性を有するため、高い電子移動度を有する場
合がある。従って、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、高い電
界効果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合が
ある。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界
がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル
領域に用いたトランジスタは、ＣＡＡＣ－ＯＳをチャネル領域に用いたトランジスタと比
べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成すること
ができる。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することが困
難である場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ
以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０
ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙ
ｓｔａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、
ＴＥＭによる観察像では、結晶粒界を明確に確認することが困難である場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径
（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）
を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対
し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以
下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポッ
トが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くよ
うに（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳ膜に対し
ナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合が
ある。
図３２は、ｎｃ－ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折
を行った例である。ここでは、試料を、ｎｃ－ＯＳ膜の被形成面に垂直な方向に切断し、
厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、プローブ径が１ｎｍの電
子線を、試料の切断面に垂直な方向から入射させる。図３２より、ｎｃ－ＯＳ膜を有する
試料に対しナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特
定方向の結晶面への配向性は見られないことがわかった。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－
ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
従って、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて、キャリア密度が高くなる場合が
ある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って
、ｎｃ－ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また
、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラ
ップが多くなる場合がある。従って、ｎｃ－ＯＳ膜を用いたトランジスタは、ＣＡＡＣ－
ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジ
スタとなる。ただし、ｎｃ－ＯＳ膜は、比較的不純物が多く含まれていても形成すること
ができるため、ＣＡＡＣ－ＯＳ膜よりも形成が容易となり、用途によっては好適に用いる
ことができる場合がある。そのため、ｎｃ－ＯＳ膜を用いたトランジスタを有する半導体
装置は、生産性高く作製することができる場合がある。
＜微結晶酸化物半導体膜の作製方法＞
次に、微結晶酸化物半導体膜の成膜方法について以下に説明する。微結晶酸化物半導体
膜は、室温以上７５℃以下、好ましくは室温以上５０℃以下であって、酸素を含む雰囲気
下にて、スパッタリング法によって成膜される。成膜雰囲気を酸素を含む雰囲気とするこ
とで、微結晶酸化物半導体膜中における酸素欠損を低減し、微結晶領域を含む膜とするこ
とができる。
微結晶酸化物半導体膜において、酸素欠損を低減することで、物性の安定した膜とする
ことができる。特に、微結晶酸化物半導体膜を適用して半導体装置を作製する場合、微結
晶酸化物半導体膜における酸素欠損はドナーとなり、微結晶酸化物半導体膜中にキャリア
である電子を生成してしまい、半導体装置の電気的特性の変動要因となる。よって、酸素
欠損を低減された微結晶酸化物半導体膜を用いて半導体装置を作製することで、信頼性の
高い半導体装置とすることができる。
なお、微結晶酸化物半導体膜において、成膜雰囲気の酸素分圧を高めると、酸素欠損が
より低減されうるため好ましい。より具体的には、成膜雰囲気における酸素分圧を３３％
以上とすることが好ましい。
なお、スパッタリング法により微結晶酸化物半導体膜を形成する際に用いるターゲット
は、ＣＡＡＣ－ＯＳと同様のターゲット及びその作製方法を用いることができる。
また、ｎｃ－ＯＳは、比較的不純物が多く含まれていても形成することができるため、
ＣＡＡＣ－ＯＳよりも形成が容易となり、用途によっては好適に用いることができる場合
がある。例えば、ＡＣ電源を用いたスパッタリング法などの成膜方法によってｎｃ－ＯＳ
を形成してもよい。ＡＣ電源を用いたスパッタリング法は、大型基板へ均一性高く成膜す
ることが可能であるため、ｎｃ－ＯＳをチャネル領域に用いたトランジスタを有する半導
体装置は生産性高く作製することができる。
＜非晶質酸化物半導体＞
非晶質酸化物半導体は、例えば、原子配列が無秩序であり、結晶部を有さない。または
、非晶質酸化物半導体は、例えば、石英のような無定形状態を有し、原子配列に規則性が
見られない。
非晶質酸化物半導体は、例えば、ＴＥＭによる観察像で、結晶部を確認することが困難
である場合がある。
非晶質酸化物半導体は、ＸＲＤ装置を用い、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を
行うと、配向を示すピークが検出されない場合がある。また、非晶質酸化物半導体膜は、
例えば、電子線回折パターンでハローパターンが観測される場合がある。また、非晶質酸
化物半導体膜は、例えば、極微電子線回折パターンでスポットを観測することができず、
ハローパターンが観測される場合がある。
非晶質酸化物半導体は、例えば、水素などの不純物を高い濃度で含ませることにより形
成することができる場合がある。従って、非晶質酸化物半導体は、例えば、不純物を高い
濃度で含む酸化物半導体である。
酸化物半導体に不純物が高い濃度で含まれると、酸化物半導体に酸素欠損などの欠陥準
位を形成する場合がある。従って、不純物濃度の高い非晶質酸化物半導体は、欠陥準位密
度が高い。また、非晶質酸化物半導体は、結晶性が低いためＣＡＡＣ－ＯＳやｎｃ－ＯＳ
と比べて欠陥準位密度が高い。
従って、非晶質酸化物半導体は、ｎｃ－ＯＳと比べて、さらにキャリア密度が高くなる
場合がある。そのため、非晶質酸化物半導体をチャネル領域に用いたトランジスタは、ノ
ーマリーオンの電気特性になる場合がある。従って、ノーマリーオンの電気特性が求めら
れるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、欠陥
準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、非晶質酸化物半
導体をチャネル領域に用いたトランジスタは、ＣＡＡＣ－ＯＳやｎｃ－ＯＳをチャネル領
域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタ
となる場合がある。ただし、非晶質酸化物半導体は、比較的不純物が多く含まれる成膜方
法によっても形成することができるため、形成が容易となり、用途によっては好適に用い
ることができる場合がある。例えば、スピンコート法、ゾル－ゲル法、浸漬法、スプレー
法、スクリーン印刷法、コンタクトプリント法、インクジェット印刷法、ロールコート法
、ミストＣＶＤ法などの成膜方法によって非晶質酸化物半導体を形成してもよい。従って
、非晶質酸化物半導体をチャネル領域に用いたトランジスタを有する半導体装置は生産性
高く作製することができる。
なお、酸化物半導体は、例えば、欠陥が少ないと密度が高くなる。また、酸化物半導体
は、例えば、水素などの結晶性が高いと密度が高くなる。また、酸化物半導体は、例えば
、水素などの不純物濃度が低いと密度が高くなる。例えば、単結晶酸化物半導体は、ＣＡ
ＡＣ－ＯＳよりも密度が高い場合がある。また、例えば、ＣＡＡＣ－ＯＳは、微結晶酸化
物半導体よりも密度が高い場合がある。また、例えば、多結晶酸化物半導体は、微結晶酸
化物半導体よりも密度が高い場合がある。また、例えば、微結晶酸化物半導体は、非晶質
酸化物半導体よりも密度が高い場合がある。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を適用することのできる、ヒューマン
インターフェースについて説明する。特に、被検知体の近接または接触を検知可能なセン
サ（以降、タッチセンサと呼ぶ）の構成例について説明する。
タッチセンサとしては、静電容量方式、抵抗膜方式、表面弾性方式、赤外線方式、光学
方式など、様々な方式を用いることができる。
静電容量方式のタッチセンサとしては、代表的には表面型静電容量方式、投影型静電容
量方式などがある。また、投影型静電容量方式としては、主に駆動方法の違いから、自己
容量方式、相互容量方式などがある。ここで、相互容量方式を用いると、同時に多点を検
出すること（多点検出（マルチタッチ）ともいう）が可能となるため好ましい。
ここではタッチセンサについて詳細に説明するが、このほかに、カメラ（赤外線カメラ
を含む）等により、被検知体（例えば指や手など）の動作（ジェスチャ）や、使用者の視
点動作などを検知することのできるセンサを、ヒューマンインターフェースとして用いる
こともできる。
＜センサの検知方法の例＞
図３３（Ａ）、（Ｂ）は、相互容量方式のタッチセンサの構成を示す模式図と、入出力
波形の模式図である。タッチセンサは一対の電極を備え、これらの間に容量が形成されて
いる。一対の電極のうち一方の電極に入力電圧が入力される。また、他方の電極に流れる
電流（または、他方の電極の電位）を検出する検出回路を備える。
例えば図３３（Ａ）に示すように、入力電圧の波形として矩形波を用いた場合、出力電
流波形として鋭いピークを有する波形が検出される。
また図３３（Ｂ）に示すように、伝導性を有する被検知体が容量に近接または接触した
場合、電極間の電荷容量が減少するため、これに応じて出力の電流値が減少する。
このように、入力電圧に対する出力電流（または電位）の変化を用いて、容量の変化を
検出することにより、被検知体の近接、または接触を検知することができる。
＜タッチセンサの構成例＞
図３３（Ｃ）は、マトリクス状に配置された複数の容量を備えるタッチセンサの構成例
を示す。
タッチセンサは、Ｘ方向（紙面横方向）に延在する複数の配線と、これら複数の配線と
交差し、Ｙ方向（紙面縦方向）に延在する複数の配線とを有する。交差する２つの配線間
には容量が形成される。
また、Ｘ方向に延在する配線には、入力電圧または共通電位（接地電位、基準電位を含
む）のいずれか一方が入力される。また、Ｙ方向に延在する配線には、検出回路（例えば
、ソースメータ、センスアンプなど）が電気的に接続され、当該配線に流れる電流（また
は電位）を検出することができる。
タッチセンサは、Ｘ方向に延在する複数の配線に対して順に入力電圧が入力されるよう
に走査し、Ｙ方向に延在する配線に流れる電流（または電位）の変化を検出することで、
被検知体の２次元的なセンシングが可能となる。
＜タッチパネルの構成例＞
以下では、複数の画素を有する表示部とタッチセンサを備えるタッチパネルの構成例と
、該タッチパネルを電子機器に組み込む場合の例について説明する。
図３４（Ａ）は、タッチパネルを備える電子機器の断面概略図である。
電子機器３５３０は、筐体３５３１と、該筐体３５３１内に少なくともタッチパネル３
５３２、バッテリ３５３３、制御部３５３４を有する。またタッチパネル３５３２は制御
部３５３４と配線３５３５を介して電気的に接続される。制御部３５３４により表示部へ
の画像の表示やタッチセンサのセンシングの動作が制御される。またバッテリ３５３３は
制御部３５３４と配線３５３６を介して電気的に接続され、制御部３５３４に電力を供給
することができる。
タッチパネル３５３２はその表示面側が筐体３５３１よりも外側に露出するように設け
られる。タッチパネル３５３２の露出した面に画像を表示すると共に、接触または近接す
る被検知体を検知することができる。
図３４（Ｂ）乃至（Ｄ）に、タッチパネルの構成例を示す。
図３４（Ｂ）に示すタッチパネル３５３２は、第１の基板３５４１と第２の基板３５４
３の間に表示部３５４２を備える表示パネル３５４０と、タッチセンサ３５４４を備える
第３の基板３５４５と、保護基板３５４６と、を備える。
表示パネル３５４０としては、液晶素子が適用された液晶表示装置や、電子ペーパ等、
様々な表示装置を適用できる。なおタッチパネル３５３２は、表示パネル３５４０の構成
に応じて、バックライトや偏光板等を別途備えていてもよい。
保護基板３５４６の一方の面に被検知体が接触または近接するため、少なくともその表
面は、機械的強度が高められていることが好ましい。例えばイオン交換法や風冷強化法等
により物理的、または化学的な処理が施され、その表面に圧縮応力を加えた強化ガラスを
保護基板３５４６に用いることができる。または、表面がコーティングされたプラスチッ
ク等の可撓性基板を用いることもできる。なお、保護基板３５４６上に保護フィルムや光
学フィルムを設けてもよい。
タッチセンサ３５４４は、第３の基板３５４５の少なくとも一方の面に設けられる。ま
たは、タッチセンサ３５４４を構成する一対の電極を第３の基板３５４５の両面に形成し
てもよい。また、タッチパネルの薄型化のため、第３の基板３５４５として可撓性のフィ
ルムを用いてもよい。また、タッチセンサ３５４４は、一対の基板（フィルムを含む）に
挟持された構成としてもよい。
図３４（Ｂ）では、保護基板３５４６とタッチセンサ３５４４を備える第３の基板とが
接着層３５４７で接着されている構成を示しているが、必ずしもこれらは接着されていな
くてもよい。また、第３の基板３５４５と表示パネル３５４０とを接着層により接着する
構成としてもよい。
図３４（Ｂ）に示すタッチパネル３５３２は、表示パネルと、タッチセンサを備える基
板とが独立して設けられている。このような構成を有するタッチパネルを外付け型のタッ
チパネルとも呼べる。このような構成とすることにより、表示パネルとタッチセンサを備
える基板とをそれぞれ別途作製し、これらを重ねることで表示パネルにタッチセンサの機
能を付加することができるため、特別な作製工程を経ることなく容易にタッチパネルを作
製することができる。
図３４（Ｃ）に示すタッチパネル３５３２は、タッチセンサ３５４４が第２の基板３５
４３の保護基板３５４６側の面に設けられている。このような構成を有するタッチパネル
をオンセル型のタッチパネルとも呼べる。このような構成とすることにより、必要な基板
の枚数を低減できるため、タッチパネルの薄型化及び軽量化を実現できる。
図３４（Ｄ）に示すタッチパネル３５３２は、タッチセンサ３５４４が保護基板３５４
６の一方の面に設けられている。このような構成とすることにより、表示パネルとタッチ
センサをそれぞれ別途作製することができるため、容易にタッチパネルを作製することが
できる。さらに、必要な基板の枚数を低減できるため、タッチパネルの薄型化及び軽量化
を実現できる。
図３４（Ｅ）に示すタッチパネル３５３２は、タッチセンサ３５４４が表示パネル３５
４０の一対の基板の内側に設けられている。このような構成を有するタッチパネルをイン
セル型のタッチパネルとも呼べる。このような構成とすることにより、必要な基板の枚数
を低減できるため、タッチパネルの薄型化及び軽量化を実現できる。このようなタッチパ
ネルは、例えば、表示部３５４２が備えるトランジスタや配線、電極などにより第１の基
板３５４１上または第２の基板３５４３上にタッチセンサとして機能する回路を作り込む
ことにより実現できる。また、光学式のタッチセンサを用いる場合には、光電変換素子を
備える構成としてもよい。
＜インセル型のタッチパネルの構成例＞
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成
例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した
例を示す。
図３５（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一
部における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトラ
ンジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５
０２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０
＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互い
に交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設
けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブ
ロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と
、Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類
される。なお、図３５では、画素回路の一部のみを示しているが、実際にはこれら２種類
のブロックがＸ方向及びＹ方向に繰り返し配置される。
Ｘ方向に延在する配線３５１０＿１（または３５１０＿２）は、島状のブロック３５１
５＿１（またはブロック３５１５＿２）と電気的に接続される。なお、図示しないが、Ｘ
方向に延在する配線３５１０＿１は、ライン状のブロックを介してＸ方向に沿って不連続
に配置される複数の島状のブロック３５１５＿１を電気的に接続する。また、Ｙ方向に延
在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図３５（Ｂ）は、Ｘ方向に延在する複数の配線３５１０と、Ｙ方向に延在する複数の配
線３５１１の接続構成を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々
には、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３
５１１の各々には接地電位を入力する、または配線３５１１と検出回路と電気的に接続す
ることができる。
＜タッチパネルの動作例＞
以下、図３６を用いて、上述したタッチパネルの動作について説明する。
図３６（Ａ）に示すように１フレーム期間を、書き込み期間と検知期間とに分ける。書
き込み期間は画素への画像データの書き込みを行う期間であり、配線３５１０（ゲート線
ともいう）が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う
期間であり、Ｘ方向に延在する配線３５１０が順次選択され、入力電圧が入力される。
図３６（Ｂ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向
に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力さ
れる。
図３６（Ｃ）は、検知期間のある時点における等価回路図である。検知期間では、Ｙ方
向に延在する配線３５１１の各々は、検出回路と電気的に接続する。また、Ｘ方向に延在
する配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには
共通電位が入力される。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独
立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチ
センサの感度の低下を抑制することができる。
（実施の形態７）
本実施の形態では、表示装置の消費電力を低減するための駆動方法について説明する。
本実施の形態の駆動方法により、画素に酸化物半導体トランジスタを適用した表示装置の
更なる低消費電力化を図ることができる。以下、図３７及び図３８を用いて、表示装置の
一例である液晶表示装置の低消費電力化について説明する。
図３７は、本実施の形態の液晶表示装置の構成例を示すブロック図である。図３７に示
すように、液晶表示装置５００は、表示モジュールとして液晶パネル５０１を有し、更に
、制御回路５１０及びカウンタ回路を有する。
液晶表示装置５００には、デジタルデータである画像信号（Ｖｉｄｅｏ）、及び液晶パ
ネル５０１の画面の書き換えを制御するための同期信号（ＳＹＮＣ）が入力される。同期
信号としては、例えば水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、及び
基準クロック信号（ＣＬＫ）等がある。
液晶パネル５０１は、表示部５３０、走査線駆動回路５４０、及びデータ線駆動回路５
５０を有する。表示部５３０は、複数の画素５３１を有する。同じ行の画素５３１は、共
通の走査線５４１により走査線駆動回路５４０に接続され、同じ列の画素５３１は共通の
データ線５５１によりデータ線駆動回路５５０に接続されている。
液晶パネル５０１には、コモン電圧（Ｖｃｏｍ）、並びに電源電圧として高電源電圧（
ＶＤＤ）及び低電源電圧（ＶＳＳ）が供給される。コモン電圧（Ｖｃｏｍ）は、表示部５
３０の各画素５３１に供給される。
データ線駆動回路５５０は、入力された画像信号を処理し、データ信号を生成し、デー
タ線５５１にデータ信号を出力する。走査線駆動回路５４０は、データ信号が書き込まれ
る画素５３１を選択する走査信号を走査線５４１に出力する。
画素５３１は、走査信号により、データ線５５１との電気的接続が制御されるスイッチ
ング素子を有する。スイッチング素子がオンとなると、データ線５５１から画素５３１に
データ信号が書き込まれる。
Ｖｃｏｍが印加される電極が共通電極に相当する。
制御回路５１０は、液晶表示装置５００全体を制御する回路であり、液晶表示装置５０
０を構成する回路の制御信号を生成する回路を備える。
制御回路５１０は、同期信号（ＳＹＮＣ）から、走査線駆動回路５４０及びデータ線駆
動回路５５０の制御信号を生成する制御信号生成回路を有する。走査線駆動回路５４０の
制御信号として、スタートパルス（ＧＳＰ）、クロック信号（ＧＣＬＫ）等があり、デー
タ線駆動回路５５０の制御信号として、スタートパルス（ＳＳＰ）、クロック信号（ＳＣ
ＬＫ）等がある。例えば、制御回路５１０は、クロック信号（ＧＣＬＫ、ＳＣＬＫ）とし
て、周期が同じで位相がシフトされた複数のクロック信号を生成する。
また、制御回路５１０は、液晶表示装置５００外部から入力される画像信号（Ｖｉｄｅ
ｏ）のデータ線駆動回路５５０への出力を制御する。
データ線駆動回路５５０は、デジタル／アナログ変換回路（以下、Ｄ－Ａ変換回路５５
２と呼ぶ。）を有する。Ｄ－Ａ変換回路５５２は、画像信号をアナログ変換し、データ信
号を生成する。
なお、液晶表示装置５００に入力される画像信号がアナログ信号である場合は、制御回
路５１０でデジタル信号に変換し、液晶パネル５０１へ出力する。
画像信号は、フレーム毎の画像データでなる。制御回路５１０は、画像信号を画像処理
し、その処理で得られた情報を元に、データ線駆動回路５５０への画像信号の出力を制御
する機能を有する。そのため、制御回路５１０は、フレーム毎の画像データから動きを検
出する動き検出部５１１を備える。動き検出部５１１おいて、動きが無いと判定されると
、制御回路５１０はデータ線駆動回路５５０への画像信号の出力を停止し、また動きが有
ると判定すると画像信号の出力を再開する。
動き検出部５１１で行う動き検出のための画像処理としては、特段の制約は無い。例え
ば、動き検出方法としては、例えば、連続する２つフレーム間の画像データから差分デー
タを得る方法がある。得られた差分データから動きの有無を判断することができる。また
、動きベクトルを検出する方法等もある。
また、液晶表示装置５００は、入力された画像信号を補正する画像信号補正回路を設け
ることができる。例えば、画像信号の階調に対応する電圧よりも高い電圧が画素５３１に
書き込まれるように、画像信号を補正する。このような補正を行うことで液晶素子の応答
時間を短くすることができる。このように画像信号を補正処理して制御回路５１０を駆動
する方法は、オーバードライブ駆動と呼ばれている。また、画像信号のフレーム周波数の
整数倍で液晶表示装置５００を駆動する倍速駆動を行う場合には、制御回路５１０で２つ
のフレーム間を補間する画像データを作製する、或いは２つのフレーム間で黒表示を行う
ための画像データを生成すればよい。
以下、図３８に示すタイミングチャートを用いて、動画像のように動きのある画像と、
静止画のように動きの無い画像を表示するための液晶表示装置５００の動作を説明する。
図３８には、垂直同期信号（Ｖｓｙｎｃ）、及びデータ線駆動回路５５０からデータ線５
５１に出力されるデータ信号（Ｖｄａｔａ）の信号波形を示す。
図３８は、３ｍフレーム期間の液晶表示装置５００のタイミングチャートである。ここ
では、はじめのｋフレーム期間及び終わりのｊフレーム期間の画像データには動きがあり
、その他のフレーム期間の画像データには動きが無いとする。なお、ｋ、ｊはそれぞれ１
以上ｍ－２以下の整数である。
最初のｋフレーム期間は、動き検出部５１１において、各フレームの画像データに動き
があると判定される。制御回路５１０では、動き検出部５１１の判定結果に基づき、デー
タ信号（Ｖｄａｔａ）をデータ線５５１に出力する。
そして、動き検出部５１１では、動き検出のための画像処理を行い、第ｋ＋１フレーム
の画像データに動きが無いと判定すると、制御回路５１０では、動き検出部５１１の判定
結果に基づき、第ｋ＋１フレーム期間に、データ線駆動回路５５０への画像信号（Ｖｉｄ
ｅｏ）の出力を停止する。よって、データ線駆動回路５５０からデータ線５５１へのデー
タ信号（Ｖｄａｔａ）の出力が停止される。さらに、表示部５３０の書換えを停止するた
め、走査線駆動回路５４０及びデータ線駆動回路５５０への制御信号（スタートパルス信
号、クロック信号等）の供給を停止する。そして、制御回路５１０では、動き検出部５１
１で、画像データに動きがあるとの判定結果が得られるまで、データ線駆動回路５５０へ
の画像信号の出力、走査線駆動回路５４０及びデータ線駆動回路５５０への制御信号の出
力を停止し、表示部５３０の書換えを停止する。
なお、本明細書において、液晶パネルに信号を「供給しない」とは、当該信号を供給す
る配線へ回路を動作させるための所定の電圧とは異なる電圧を印加すること、または当該
配線を電気的に浮遊状態にすることを指すこととする。
表示部５３０の書換えを停止すると、液晶素子に同じ方向の電界が印加され続けること
になり、液晶素子の液晶が劣化するおそれがある。このような問題が顕在化する場合は、
動き検出部５１１の判定結果に関わらず、所定のタイミングで、制御回路５１０から走査
線駆動回路５４０及びデータ線駆動回路５５０へ信号を供給し、極性を反転させたデータ
信号をデータ線５５１に書き込み、液晶素子に印加される電界の向きを反転させるとよい
。
なお、データ線５５１に入力されるデータ信号の極性はＶｃｏｍを基準に決定される。
その極性は、データ信号の電圧がＶｃｏｍより高い場合は正の極性であり、低い場合は負
の極性である。
具体的には、図３８に示すように、第ｍ＋１フレーム期間になると、制御回路５１０は
、走査線駆動回路５４０及びデータ線駆動回路５５０へ制御信号を出力し、データ線駆動
回路５５０へ画像信号Ｖｉｄｅｏを出力する。データ線駆動回路５５０は、第ｋフレーム
期間においてデータ線５５１に出力されたデータ信号（Ｖｄａｔａ）に対して極性が反転
したデータ信号（Ｖｄａｔａ）をデータ線５５１に出力する。よって、画像データに動き
が検出されない期間である第ｍ＋１フレーム期間、及び第２ｍ＋１フレーム期間に、極性
が反転されたデータ信号（Ｖｄａｔａ）がデータ線５５１に書き込まれる。画像データに
変化が無い期間は、表示部５３０の書換えが間欠的に行われるため、書換えによる電力消
費を削減しつつ、液晶素子の劣化を防止することができる。
そして、動き検出部５１１において、第２ｍ＋１フレーム以降の画像データに動きがあ
ると判定すると、制御回路５１０は、走査線駆動回路５４０及びデータ線駆動回路５５０
を制御し、表示部５３０の書換えを行う。
以上述べたように、図３８の駆動方法によると、画像データ（Ｖｉｄｅｏ）の動きの有
無に関わらず、データ信号（Ｖｄａｔａ）は、ｍフレーム期間毎に極性が反転される。他
方、表示部５３０の書換えについては、動きを含む画像の表示期間は、１フレーム毎に表
示部５３０が書き換えられ、動きがない画像の表示期間は、ｍフレーム毎に表示部５３０
が書き換えられることになる。その結果、表示部の書換えに伴う電力消費を削減すること
ができる。よって、駆動周波数及び画素数の増加による電力消費の増加の抑えることがで
きる。
上述したように、液晶表示装置５００では、動画を表示するモードと、静止画を表示す
るモードで、液晶表示装置の駆動方法を異ならせることで、液晶の劣化を抑制して表示品
位を維持しつつ、省電力な液晶表示装置を提供することが可能になる。
また、静止画を表示する場合、１フレーム毎に画素を書換えると、人の目は画素の書換
えをちらつきとして感じることがあり、それが疲れ目の原因となる。本実施の形態の液晶
表示装置は、静止画の表示期間では画素の書換え頻度が少ないので、疲れ目の軽減に有効
である。
従って、酸化物半導体トランジスタでバックプレーンを形成した液晶パネルを用いるこ
とで、携帯用電子機器に非常に適した、高精細、低消費電力の中小型液晶表示装置を提供
することが可能である。
なお、液晶の劣化を防ぐため、データ信号の極性反転の間隔（ここでは、ｍフレーム期
間）は２秒以下とし、好ましくは１秒以下とするとよい。
また、画像データの動き検出を制御回路５１０の動き検出部５１１で行ったが、動き検
出は動き検出部５１１のみで行う必要は無い。動きの有無のデータを液晶表示装置５００
の外部から制御回路５１０へ入力するようにしてもよい。
また、画像データに動きが無いと判定する条件は連続する２つのフレーム間の画像デー
タによるものではなく、判定に必要なフレーム数は、液晶表示装置５００の使用形態によ
り、適宜決定することができる。例えば、連続するｍフレームの画像データに動きが無い
場合に、表示部５３０の書換えを停止させてもよい。
なお、本実施の形態では、表示装置として、液晶表示装置を用いて説明したが、本実施
の形態の駆動方法を他の表示装置、例えば発光表示装置等に用いることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む。）に適用す
ることができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受
信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装
置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子
機器の一例を図３９に示す。
図３９（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は
、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示
することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を
示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能で
ある。それゆえ、表示部９００３の表示品位を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３
に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力する
ことができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、
画面操作により他の家電製品をコントロールする制御装置としてもよい。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して
垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、
大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブル
に表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図３９（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００
は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表
示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持し
た構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリ
モコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キ
ー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示さ
れる映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作
機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図３９（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。
テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、
さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一
方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など
）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いるこ
とが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図３９（Ｃ）はコンピュータ９２００であり、本体９２０１、筐体９２０２、表示部９
２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０
６などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能で
ある。それゆえ、コンピュータ９２００の表示品位を向上させることができる。
表示部９２０３は、タッチ入力機能を有しており、コンピュータ９２００の表示部９２
０３に表示された表示ボタンを指などで触れることで、画面操作や、情報を入力すること
ができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセ
ンサ機能を有する半導体装置を用いれば、表示部９２０３にタッチ入力機能を持たせるこ
とができる。
図４０（Ａ）及び図４０（Ｂ）は２つ折り可能なタブレット型端末である。図４０（Ａ
）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示
部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モ
ード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂ
に用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることがで
きる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示さ
れた操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６
３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領
域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６
３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９
６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表
示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一
部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボー
ド表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれること
で表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時に
タッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示または横表示などの表示の向き
を切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替え
スイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外
光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光セ
ンサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置
を内蔵させてもよい。
また、図４０（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示
しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表
示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネ
ルとしてもよい。
図４０（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９
６３３、充放電制御回路９６３４を有する。なお、図４０（Ｂ）では充放電制御回路９６
３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成につい
て示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態
にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、
耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図４０（Ａ）及び図４０（Ｂ）に示したタブレット型端末は、様々な
情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付または時刻
などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタ
ッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有
することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル
、表示部、または映像信号処理部等に供給することができる。なお、太陽電池９６３３は
、筐体９６３０の片面または両面に設けることができ、効率的なバッテリー９６３５の充
電を行う構成とすることができるため好適である。なおバッテリー９６３５としては、リ
チウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図４０（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図４０（
Ｃ）にブロック図を示し説明する。図４０（Ｃ）には、太陽電池９６３３、バッテリー９
６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３
、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３
６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図４０（Ｂ）に示す充放電制御
回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明す
る。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤ
ＣＤＣコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作
に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバー
タ９６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表
示部９６３１での表示を行わない際には、スイッチＳＷ１をオフにし、スイッチＳＷ２を
オンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず
、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段による
バッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を
送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う
構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて
用いることができる。
本実施例では、実施の形態１を用いて、液晶表示装置を作製した。作製した液晶表示装
置の構造及び液晶分子の配向評価について説明する。
はじめに、試料１の作製工程について説明する。本実施例では図４乃至図７に示される
画素部（Ｃ－Ｄ）を用いて説明する。
まず、図４（Ａ）に示すように、基板３０２としてガラス基板を用い、基板３０２上に
導電膜３０４ｃを形成した。
スパッタリング法で厚さ２００ｎｍのタングステン膜を形成し、第１のフォトリソグラ
フィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン
膜の一部をドライエッチング法を用いてエッチングし、導電膜３０４ｃを形成した。
次に、導電膜３０４ｃ上に、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０
６を形成した。
絶縁膜３０５として、厚さ５０ｎｍの第１の窒化シリコン膜、厚さ３００ｎｍの第２の
窒化シリコン膜、厚さ５０ｎｍの第３の窒化シリコン膜をプラズマＣＶＤ法により積層し
て形成した。
絶縁膜３０６として、厚さ５０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形
成した。
次に、図４（Ｂ）に示すように、絶縁膜３０６上に酸化物半導体膜３０７を形成した。
酸化物半導体膜３０７として、厚さ３５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜をスパッタリ
ング法により成膜した。なお、Ｉｎ－Ｇａ－Ｚｎ酸化物膜を形成するために用いたターゲ
ットの組成は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１であった。
次に、第２のフォトリソグラフィ工程により酸化物半導体膜３０７上にマスクを形成し
、該マスクを用いて酸化物半導体膜３０７の一部をウエットエッチング法を用いてエッチ
ングし、図４（Ｃ）に示すように、酸化物半導体膜３０８ｂ、３０８ｄを形成した。
次に、図５（Ａ）に示すように、絶縁膜３０６及び酸化物半導体膜３０８ｂ上に導電膜
３０９を形成した。
導電膜３０９として、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム
膜、及び厚さ２００ｎｍのチタン膜を、スパッタリング法により積層して形成した。
次に、第３のフォトリソグラフィ工程により導電膜３０９上にマスクを形成し、該マス
クを用いて導電膜３０９の一部をドライエッチング法を用いてエッチングし、図５（Ｂ）
に示すように、導電膜３１０ｄ、３１０ｅを形成した。
次に、図５（Ｃ）に示すように、絶縁膜３０６、酸化物半導体膜３０８ｂ、３０８ｄ、
導電膜３１０ｄ、３１０ｅ上に絶縁膜３１１ａ及び絶縁膜３１１ｂを形成した。
絶縁膜３１１ａとして、厚さ５０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により
形成した。なお、絶縁膜３１１ａは酸素を透過する絶縁膜である。
絶縁膜３１１ｂとして、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法によ
り形成した。なお、絶縁膜３１１ｂは、化学量論的組成を満たす酸素よりも多くの酸素を
含み、加熱により酸素の一部が脱離する絶縁膜である。
次に、第４のフォトリソグラフィ工程により絶縁膜３１１ｂ上にマスクを形成し、該マ
スクを用いて絶縁膜３１１ａ、絶縁膜３１１ｂの一部をドライエッチング法を用いてエッ
チングし、図６（Ａ）に示すように、開口部３６２を有する絶縁膜３１２を形成した。
次に、加熱処理を行い、絶縁膜３１２から水、窒素、水素等を脱離させると共に、絶縁
膜３１２に含まれる酸素の一部を酸化物半導体膜３０８ｂへ供給した。ここでは、窒素及
び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、図６（Ｂ）に示すように、絶縁膜３１２及び酸化物半導体膜３０８ｄ上に絶縁膜
３１３を形成した。
絶縁膜３１３として、厚さ１００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により
形成した後、厚さ２００ｎｍの酸化シリコン膜を有機シランガスを用いたプラズマＣＶＤ
法により積層して形成した。
次に、第５のフォトリソグラフィ工程により絶縁膜３１３上にマスクを形成し、該マス
クを用いて、絶縁膜３１２、絶縁膜３１３の一部をドライエッチング法を用いてエッチン
グし、図６（Ｃ）に示すように、開口部３６４ｃを形成した。
次に、図７（Ａ）に示すように、導電膜３１５を形成した。
導電膜３１５として、厚さ１００ｎｍの酸化シリコンを含むＩＴＯ膜をスパッタリング
法により形成した。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
次に、第６のフォトリソグラフィ工程により導電膜３１５上にマスクを形成し、該マス
クを用いて、導電膜３１５の一部をウエットエッチング法を用いてエッチングし、図７（
Ｂ）に示すように、導電膜３１６ｂを形成した。
次に、図７（Ｃ）に示すように、絶縁膜３１４及び導電膜３１６ｂ上に平坦化膜３１７
を形成した。
組成物を絶縁膜３１４及び導電膜３１６ｂ上に塗布し焼成して、厚さ４００ｎｍのアク
リル樹脂膜を平坦化膜３１７として形成した。
次に、平坦化膜３１７上に配向膜３１８（図３参照）を形成した。
以上の工程により、基板３０２上に素子部を作製した。また、当該試料を試料１とする
。
また、試料１において、平坦化膜を形成しない素子部を作製した。当該試料を試料２と
する。
試料１及び試料２を走査型透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓ
ｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）で観察した結果を図４１に
示す。
図４１（Ａ）は、試料２において、絶縁膜３１２の開口部近傍の断面を観察したＳＴＥ
Ｍ像である。図４１（Ｂ）は、試料１において、絶縁膜３１２の開口部近傍の断面を観察
したＳＴＥＭ像である。
図４１（Ｂ）より、平坦化膜３１７は、透光性を有する導電膜３１６ｂの凹部において
、厚さが絶縁膜３１２の厚さより厚い。即ち、平坦化膜３１７は透光性を有する導電膜３
１６ｂの凹部に充填されていることがわかる。また、絶縁膜３１２上の透光性を有する導
電膜３１６ｂ上にも平坦化膜３１７が形成されており、平坦化膜３１７上に形成された配
向膜３１８の凹凸が少ないことが分かる。
一方、図４１（Ａ）より、平坦化膜３１７が形成されていない試料２においては、配向
膜３１８には段差が形成されている。さらには、透光性を有する導電膜３１６ｂにおいて
、凹部では、配向膜３１８の膜厚が厚く、絶縁膜３１２上の透光性を有する導電膜３１６
ｂ上では配向膜３１８の膜厚が薄い。即ち、配向膜３１８の膜厚の均一性が低いことが分
かる。
次に、実施の形態１と同様に、遮光膜３４４、有色膜３４６、絶縁膜３４８、導電膜３
５０、及び配向膜３５２が形成された基板３４２を形成した。次に、基板３４２上にシー
ル材を設けた後、基板３４２及びシール材の間に、液晶材料をディスペンサ法により滴下
した。次に、シール材を用いて、基板３０２及び基板３４２を固着させ、液晶表示装置を
作製した。
ここでは、試料１を用いて作製した液晶表示装置を試料３とする。また、試料２を用い
て作製した液晶表示装置を試料４とする。
次に、試料３及び試料４の液晶分子の配向を評価した。ここでは、偏光顕微鏡を用いて
画素部を観察した。図４２（Ａ）は、試料４において、バックライトの透過率を１００％
としたときの画素部の観察像であり、図４２（Ｂ）は、試料３において、バックライトの
透過率を１００％としたときの画素部の観察像である。また、図４２（Ｃ）は、試料４に
おいて、バックライトの透過率を０％としたときの画素部の観察像であり、図４２（Ｄ）
は、試料３において、バックライトの透過率を０％としたときの画素部の観察像である。
図４２（Ａ）において、ディスクリネーションが原因の線欠陥４０１が観察されるが、
図４２（Ｂ）において、表示不良が観察されない。また、図４２（Ｃ）においては、光漏
れ４０３が観察されるが、図４２（Ｄ）においては、表示不良が観察されない。以上のこ
とから、透光性を有する導電膜の凹部を平坦化膜で充填することで、液晶表示装置の表示
不良を低減できることがわかる。
ここで、平坦化膜の膜厚と、液晶表示装置の駆動電圧との関係を計算した結果を図４３
に示す。
図４３（Ａ）は計算に用いたモデル図である。基板４１０上に、厚さ５００ｎｍの絶縁
膜４１１を設けた。なお、絶縁膜４１１は複数設けられており、絶縁膜４１１の間隔を１
０μｍとした。また、基板４１０及び絶縁膜４１１上に、厚さ１００ｎｍの画素電極４１
３を設けた。また、画素電極４１３上に、画素電極４１３の凹部を充填するように、平坦
化膜４１５を設けた。平坦化膜４１５はアクリル樹脂を用いた。また、基板４２０上に厚
さ１００ｎｍの画素電極４１９を設けた。また、平坦化膜４１５及び画素電極４１９の間
に液晶層４１７を設けた。画素電極４１３と画素電極４１９の間隔（セルギャップ）を４
μｍとした。
ここで、平坦化膜４１５において、絶縁膜４１１上に設けられる平坦化膜４１５の厚さ
ｔを変化させて、液晶表示装置の駆動電圧を計算した結果を図４３（Ｂ）に示す。ここで
は、厚さｔを０ｎｍ、１００ｎｍ、４００ｎｍ、７００ｎｍ、９００ｎｍとして計算を行
った。また、比較例として、平坦化膜４１５を設けない液晶表示装置の駆動電圧を計算し
た。駆動電圧と透過率の関係を図４３（Ｂ）に示す。図４３（Ｂ）において、横軸は、液
晶表示装置の駆動電圧を表し、縦軸は規格化された透過率を表す。
図４３（Ｂ）より、画素電極上に平坦化膜を設けると、駆動電圧が上昇する。また、平
坦化膜の膜厚が厚くなるに従って、駆動電圧が上昇する。しかしながら、画素電極上に平
坦化膜を設けても、画素電極上に平坦化膜を設けない場合と同等の電圧であるため、画素
電極上に平坦化膜を設けることができる。
本実施例では、実施の形態２を用いて、液晶表示装置を作製した。作製した液晶表示装
置の構造及び液晶分子の配向評価について説明する。
はじめに、試料５の作製工程について説明する。本実施例では図４乃至図５、及び図２
４に示される画素部（Ｃ－Ｄ）を用いて説明する。なお、試料１と同様の作製工程は説明
の詳細を省略する。
実施例１と同様に、図４乃至図５（Ｃ）の工程を経て、基板３０２上に、ゲート電極と
して機能する導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０
６、酸化物半導体膜３０８ｂ、３０８ｄ、導電膜３１０ｄ、３１０ｅ、絶縁膜３１１を形
成した。なお、当該工程において、第１のパターニング乃至第３のパターニングを行い、
それぞれ導電膜３０４ｃ、酸化物半導体膜３０８ｂ、３０８ｄ、導電膜３１０ｄ、３１０
ｅを形成している。
次に、図２４（Ａ）に示すように、絶縁膜３１１上の所望の領域に第４のパターニング
によりマスク３３０を形成した。
次に、加熱処理を行うことで、図２４（Ｂ）に示すように、マスク３３０の側面と絶縁
膜３１１の表面のなす角度が縮小し、且つ側面が湾曲したマスク３３２を形成した。
ここでは、窒素雰囲気で１７０℃、１５分の加熱処理を行って、マスク３３２を形成し
た。
次に、マスク３３２を用いて絶縁膜３１１をドライエッチング法を用いてエッチングし
、図２４（Ｃ）に示すように開口部３６２を有する絶縁膜３１２を形成した。
次に、図７（Ａ）に示すように、実施例１と同様に、導電膜３１５を形成した。
次に、第６のフォトリソグラフィ工程により導電膜３１５上にマスクを形成し、該マス
クを用いて、導電膜３１５の一部をウエットエッチング法を用いてエッチングし、図７（
Ｂ）に示すように、導電膜３１６ｂを形成した。
次に、導電膜３１６ｂ上に配向膜３１８（図３参照）を形成した。
以上の工程により、基板３０２上に素子部を作製した。また、当該試料を試料５とする
。
また、試料５において、図２４（Ｂ）に示すマスク３３２を形成する加熱処理を行わず
、マスク３３０を用いて絶縁膜３１１をエッチングして、開口部３６２を有する絶縁膜３
１２を形成した素子部を作製した。当該試料を試料６とする。
試料５及び試料６の表面を走査電子顕微鏡（ＳＥＭ；ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒ
ｏｎ ｍｉｃｒｏｓｃｏｐｅ）で観察した結果を図４４に示す。
図４４（Ａ）は、試料６の表面を配向膜３１８側から観察したＳＥＭ像である。また、
図４４（Ａ）において、破線Ａで囲まれる領域を高倍率で観察したＳＥＭ像を図４４（Ｂ
）に示し、破線Ｂで囲まれる領域を高倍率で観察したＳＥＭ像を図４４（Ｃ）に示す。
また、試料５において、図４４（Ｂ）及び図４４（Ｃ）と同様の領域を高倍率で観察し
たＳＥＭ像をそれぞれ図４４（Ｄ）及び図４４（Ｅ）に示す。
なお、図４４（Ａ）は倍率を１０００倍としたＳＥＭ像であり、図４４（Ｂ）乃至図４
４（Ｅ）は倍率を１００００倍としたＳＥＭ像である。
図４４（Ｂ）及び図４４（Ｃ）と比較して、図４４（Ｄ）及び図４４（Ｅ）に示す開口
部３６２の端部のテーパ角度が小さいことが分かる。
次に、試料５及び試料６の絶縁膜３１２において、透光性を有する導電膜３０８ｃと、
絶縁膜３１２の側面のテーパ角を観察するため、試料５及び試料６それぞれの断面を観察
した結果を図４５に示す。図４５は倍率を４００００倍としたＳＴＥＭ像である。
図４５（Ａ）は、試料６において、絶縁膜３１２の開口部近傍の断面を観察したＳＴＥ
Ｍ像である。図４５（Ｂ）は、試料５において、絶縁膜３１２の開口部近傍の断面を観察
したＳＴＥＭ像である。
図４５（Ｂ）より、試料５において、透光性を有する導電膜３０８ｃの表面と、絶縁膜
３１２の側面とがなすテーパ角は１６°である。一方、図４５（Ａ）より、試料６におい
て、透光性を有する導電膜３０８ｃの表面と、絶縁膜３１２の側面とがなすテーパ角は段
階的であり、透光性を有する導電膜３０８ｃ側ではテーパ角が４５°であり、絶縁膜３１
４側ではテーパ角が８５°である。
以上のことから、実施の形態２を用いて開口部３６２を有する絶縁膜３１２を形成する
ことで、絶縁膜３１２上に形成される透光性を有する導電膜３１６ｂの凹凸を低減するこ
とが可能である。
次に、実施の形態１と同様に、遮光膜３４４、有色膜３４６、絶縁膜３４８、導電膜３
５０、及び配向膜３５２が形成された基板３４２を形成した。次に、基板３４２上にシー
ル材を設けた後、基板３４２及びシール材の間に、液晶材料をディスペンサ法により滴下
した。次に、シール材を用いて、基板３０２及び基板３４２を固着させ、液晶表示装置を
作製した。
ここでは、試料５を用いて作製した液晶表示装置を試料７とする。また、試料６を用い
て作製した液晶表示装置を試料８とする。
次に、試料７及び試料８の液晶分子の配向を評価した。ここでは、偏光顕微鏡を用いて
画素部を観察した。図４６（Ａ）は、試料８において、バックライトの透過率を１００％
としたときの画素部の観察像であり、図４６（Ｂ）は、試料７において、バックライトの
透過率を１００％としたときの画素部の観察像である。また、図４６（Ｃ）は、試料８に
おいて、バックライトの透過率を０％としたときの画素部の観察像であり、図４６（Ｄ）
は、試料７において、バックライトの透過率を０％としたときの画素部の観察像である。
図４６（Ａ）において、ディスクリネーションが原因の線欠陥４３１が観察される。ま
た、図４６（Ｂ）において、ディスクリネーションが原因の欠陥４３３が観察される。し
かしながら、図４６（Ｂ）に示す欠陥４３３の方が小さい欠陥である。また、図４６（Ｃ
）においては、光漏れ４０３が観察されるが、図４６（Ｄ）においては、表示不良が観察
されない。以上のことから、開口部を有する絶縁膜のテーパ角を小さくすることで、液晶
表示装置の表示不良を低減できることがわかる。
本実施例では、酸化物半導体膜、及び多層膜の抵抗について、図４７及び図４８を用い
て説明する。
はじめに、試料の構造について図４７を用いて説明する。
図４７（Ａ）は、試料９乃至試料１２の上面図であり、一点破線Ａ１－Ａ２の断面図を
図４７（Ｂ）、（Ｃ）、（Ｄ）に示す。なお、試料９至試料１２は、上面図が同一であり
、断面の積層構造が異なるため、断面図が異なる。試料９の断面図を図４７（Ｂ）に、試
料１０の断面図を図４７（Ｃ）に、試料１１及び試料１２の断面図を図４７（Ｄ）に、そ
れぞれ示す。
試料９は、ガラス基板１９０１上に絶縁膜１９０３が形成され、絶縁膜１９０３上に絶
縁膜１９０４が形成され、絶縁膜１９０４上に酸化物半導体膜１９０５が形成される。ま
た、酸化物半導体膜１９０５の両端を電極として機能する導電膜１９０７、１９０９が覆
い、酸化物半導体膜１９０５及び導電膜１９０７、１９０９を絶縁膜１９１０、１９１１
が覆う。なお、絶縁膜１９１０、１９１１には、開口部１９１３、１９１５が設けられて
おり、それぞれ当該開口部において、導電膜１９０７、１９０９が露出している。
試料１０は、ガラス基板１９０１上に絶縁膜１９０３が形成され、絶縁膜１９０３上に
絶縁膜１９０４が形成され、絶縁膜１９０４上に酸化物半導体膜１９０５が形成される。
また、酸化物半導体膜１９０５の両端を電極として機能する導電膜１９０７、１９０９が
覆い、酸化物半導体膜１９０５及び導電膜１９０７、１９０９を絶縁膜１９１１が覆う。
なお、絶縁膜１９１１には、開口部１９１７、１９１９が設けられており、それぞれ当該
開口部において、導電膜１９０７、１９０９が露出している。
試料１１及び試料１２は、ガラス基板１９０１上に絶縁膜１９０３が形成され、絶縁膜
１９０３上に絶縁膜１９０４が形成され、絶縁膜１９０４上に多層膜１９０６が形成され
る。また、多層膜１９０６の両端を電極として機能する導電膜１９０７、１９０９が覆い
、多層膜１９０６及び導電膜１９０７、１９０９を絶縁膜１９１１が覆う。なお、絶縁膜
１９１１には、開口部１９１７、１９１９が設けられており、それぞれ当該開口部におい
て、導電膜１９０７、１９０９が露出している。
このように、試料９乃至試料１２は、酸化物半導体膜１９０５、または多層膜１９０６
上に接する絶縁膜の構造が異なる。試料９は、酸化物半導体膜１９０５と絶縁膜１９１０
が接しており、試料１０は、酸化物半導体膜１９０５と絶縁膜１９１１が接しており、試
料１１及び試料１２は、多層膜１９０６と絶縁膜１９１１が接している。
次に、各試料の作製方法について説明する。
はじめに、試料９の作製方法について説明する。
ガラス基板１９０１上に、絶縁膜１９０３として、プラズマＣＶＤ法により厚さ４００
ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１９０３上に、絶縁膜１９０４として、プラズマＣＶＤ法により厚さ５０
ｎｍの酸化窒化シリコン膜を成膜した。
次に、絶縁膜１９０４上に、酸化物半導体膜１９０５として、金属酸化物ターゲット（
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ３５ｎｍのＩＧＺ
Ｏ膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチ
ング処理を行い、酸化物半導体膜１９０５を形成した。
次に、絶縁膜１９０３及び酸化物半導体膜１９０５上に、スパッタリング法により厚さ
５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチ
タン膜を順に積層した後、フォトリソグラフィ工程により形成したマスクを用いてエッチ
ング処理を行い、導電膜１９０７及び導電膜１９０９を形成した。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０
９上に、絶縁膜１９１０として、プラズマＣＶＤ法により厚さ４５０ｎｍの酸化窒化シリ
コン膜を成膜した後、３５０℃の窒素及び酸素の混合雰囲気で１時間の加熱処理を行った
。
次に、絶縁膜１９１０上に、絶縁膜１９１１として、プラズマＣＶＤ法により厚さ５０
ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１９１１上に、フォトリソグラフィ工程により形成したマスクを設けた後
、エッチング処理を行い、絶縁膜１９１０、及び絶縁膜１９１１に開口部１９１３、１９
１５を形成した。
以上の工程により試料９を作製した。
次に、試料１０の作製方法について説明する。
試料９の絶縁膜１９０３、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９
０９上に、絶縁膜１９１０として、プラズマＣＶＤ法により厚さ４５０ｎｍの酸化窒化シ
リコン膜を成膜した後、３５０℃の窒素及び酸素の混合雰囲気で１時間の加熱処理を行っ
た。その後、絶縁膜１９１０の除去を行った。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０
９上に、絶縁膜１９１１として、プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン膜
を成膜した。
次に、絶縁膜１９１１上に、フォトリソグラフィ工程により形成したマスクを設けた後
、エッチング処理を行い、絶縁膜１９１１に開口部１９１７、１９１９を形成した。
以上の工程により試料１０を作製した。
次に、試料１１の作製方法について、説明する。
試料１１は、試料１０の酸化物半導体膜１９０５の代わりに、多層膜１９０６を用いた
。多層膜１９０６としては、絶縁膜１９０４上に、金属酸化物ターゲット（Ｉｎ：Ｇａ：
Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜し
、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリン
グ法により厚さ１０ｎｍのＩＧＺＯ膜を成膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成
膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理
を行い、多層膜１９０６を形成した。
以上の工程により試料１１を作製した。
次に、試料１２の作製方法について、説明する。
試料１２は、試料１０の酸化物半導体膜１９０５の代わりに、多層膜１９０６を用いた
。また、試料１２は試料１１と比較して、多層膜１９０６を構成するＩＧＺＯ膜の膜厚が
異なる。多層膜１９０６としては、絶縁膜１９０４上に、金属酸化物ターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ２０ｎｍのＩＧＺＯ膜を
成膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッ
タリング法により厚さ１５ｎｍのＩＧＺＯ膜を成膜し、続けて金属酸化物ターゲット（Ｉ
ｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ
膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチン
グ処理を行い、多層膜１９０６を形成した。
以上の工程により試料１２を作製した。
次に、試料９乃至試料１２に設けられた酸化物半導体膜１９０５、及び多層膜１９０６
のシート抵抗を測定した。試料９においては、開口部１９１３及び開口部１９１５にプロ
ーブを接触させ、酸化物半導体膜１９０５のシート抵抗を測定した。また、試料１０乃至
試料１２においては、開口部１９１７及び開口部１９１９にプローブを接触させ、酸化物
半導体膜１９０５、及び多層膜１９０６のシート抵抗を測定した。なお、試料９乃至試料
１２の酸化物半導体膜１９０５、及び多層膜１９０６において、導電膜１９０７及び導電
膜１９０９が対向する幅を１ｍｍ、導電膜１９０７と導電膜１９０９との間の距離を１０
μｍとした。また、試料９乃至試料１２において、導電膜１９０７を接地電位とし、導電
膜１９０９に１Ｖを印加した。
試料９乃至試料１２のシート抵抗を図４８に示す。
試料９のシート抵抗は、約１×１０１１Ω／ｓｑ．であった。また、試料１０のシート
抵抗は、２６２０Ω／ｓｑ．であった。また、試料１１のシート抵抗は、４４１０Ω／ｓ
ｑ．であった。また、試料１２のシート抵抗は、２９３０Ω／ｓｑ．であった。
このように、酸化物半導体膜１９０５、及び多層膜１９０６に接する絶縁膜の違いによ
り、酸化物半導体膜１９０５、及び多層膜１９０６のシート抵抗は、異なる値を示す。
なお、上述した試料９乃至試料１２のシート抵抗を抵抗率に換算した場合、試料９は、
３．９×１０５Ωｃｍ、試料１０は、９．３×１０－３Ωｃｍ、試料１１は、１．３×１
０－２Ωｃｍ、試料１２は、１．３×１０－２Ωｃｍであった。
試料９は、酸化物半導体膜１９０５上に接して絶縁膜１９１０として用いる酸化窒化シ
リコン膜が形成されている。酸化物半導体膜１９０５は絶縁膜１９１１として用いる窒化
シリコン膜と接していない。一方、試料１０乃至試料１２は、酸化物半導体膜１９０５、
及び多層膜１９０６上に接して絶縁膜１９１１として用いる窒化シリコン膜が形成されて
いる。このように、酸化物半導体膜１９０５、及び多層膜１９０６は、絶縁膜１９１１と
して用いる窒化シリコン膜に接して設けると、酸化物半導体膜１９０５、及び多層膜１９
０６に欠陥、代表的には酸素欠損が形成されると共に、該窒化シリコン膜に含まれる水素
が、酸化物半導体膜１９０５、及び多層膜１９０６へ移動または拡散する。これらの結果
、酸化物半導体膜１９０５、及び多層膜１９０６の導電性が向上する。
例えば、トランジスタのチャネル形成領域に酸化物半導体膜を用いる場合、試料９に示
すように酸化物半導体膜に接して酸化窒化シリコン膜を設ける構成が好ましい。また、容
量素子の電極に用いる透光性を有する導電膜としては、試料１０乃至試料１２に示すよう
に酸化物半導体膜または多層膜に接して窒化シリコン膜を設ける構成が好ましい。このよ
うな構成を用いることによって、トランジスタのチャネル形成領域に用いる酸化物半導体
膜または多層膜と、容量素子の電極に用いる酸化物半導体膜または多層膜と、を同一工程
で作製しても酸化物半導体膜、及び多層膜の抵抗率を変えることができる。
次に、試料１０及び試料１１において、高温高湿環境で保存した試料のシート抵抗値に
ついて測定した。ここで用いた各試料の条件について、以下に説明する。なお、ここでは
、一部の条件において、試料１０及び試料１１と異なる条件を用いている。このため、試
料１０及び試料１１と構造が同じであり、作製条件が異なる試料をそれぞれ試料１０ａ及
び試料１１ａとする。
はじめに、試料１０ａの作製方法について説明する。
ガラス基板１９０１上に、絶縁膜１９０３及び絶縁膜１９０４を成膜した。
絶縁膜１９０４上に、酸化物半導体膜１９０５として、金属酸化物ターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ３５ｎｍのＩＧＺＯ膜を
成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処
理を行った後、３５０℃または４５０℃で加熱処理を行い、酸化物半導体膜１９０５を形
成した。
絶縁膜１９０３及び酸化物半導体膜１９０５上に、スパッタリング法により厚さ５０ｎ
ｍのチタン膜、及び厚さ４００ｎｍの銅膜を順に積層した後、フォトリソグラフィ工程に
より形成したマスクを用いてエッチング処理を行い、導電膜１９０７及び導電膜１９０９
を形成した。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０
９上に、絶縁膜１９１０として、プラズマＣＶＤ法により厚さ４５０ｎｍの酸化窒化シリ
コン膜を成膜した後、３５０℃の窒素及び酸素の混合雰囲気で１時間の加熱処理を行った
。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０
９上に、絶縁膜１９１１として、プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン膜
を成膜した。なお、窒化シリコン膜の成膜温度を２２０℃または３５０℃とした。
次に、絶縁膜１９１１上に、フォトリソグラフィ工程により形成したマスクを設けた後
、エッチング処理を行い、絶縁膜１９１０、及び絶縁膜１９１１に開口部１９１３、１９
１５を形成した。
以上の工程により試料１０ａを作製した。
次に、試料１１ａの作製方法について、説明する。
試料１１ａは、試料１０ａの酸化物半導体膜１９０５の代わりに、多層膜１９０６を用
いた。多層膜１９０６としては、絶縁膜１９０４上に、金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成
膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタ
リング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜した。その後、フォトリソグラフィ工程
により形成したマスクを用いてエッチング処理を行った後、３５０℃または４５０℃で加
熱処理を行い、多層膜１９０６を形成した。
以上の工程により試料１１ａを作製した。
次に、試料１０ａ及び試料１１ａに設けられた酸化物半導体膜１９０５、及び多層膜１
９０６のシート抵抗を測定した。試料１０ａ及び試料１１ａにおいては、開口部１９１７
及び開口部１９１９にプローブを接触させ、酸化物半導体膜１９０５、及び多層膜１９０
６のシート抵抗を測定した。なお、試料１０ａ及び試料１１ａの酸化物半導体膜１９０５
、及び多層膜１９０６において、導電膜１９０７及び導電膜１９０９が対向する幅を１．
５ｍｍ、導電膜１９０７と導電膜１９０９との間の距離を１０μｍとした。また、試料１
０ａ及び試料１１ａにおいて、導電膜１９０７を接地電位とし、導電膜１９０９に１Ｖを
印加した。また、温度６０℃、湿度９５％の雰囲気において、試料１０ａ及び試料１１ａ
を、６０時間及び１３０時間保管した後、各試料のシート抵抗値を測定した。
試料１０ａ及び試料１１ａのシート抵抗値を図４９に示す。なお、図４９において、実
線は、各試料において絶縁膜１９１１として形成した窒化シリコン膜の成膜温度が２２０
℃であり、破線は３５０℃であることを示す。また、黒塗りマーカは、各試料において、
酸化物半導体膜１９０５を形成した後、３５０℃で加熱処理を行ったことを示し、白塗り
マーカは、酸化物半導体膜１９０５または多層膜１９０６を形成した後、４５０℃で加熱
処理を行ったことを示す。丸角マーカは、各試料が酸化物半導体膜１９０５を有する、即
ち、試料１０ａであることを示す。三角マーカは、各試料が多層膜１９０６を有する、即
ち試料１１ａであることを示す。なお、図４９において、多層膜１９０６を形成した後、
３５０℃で加熱した試料１１ａの測定結果、すなわち黒塗り三角マーカはプロットしてい
ない。
図４９より、試料１０ａ及び試料１１ａは、シート抵抗値が低く、容量素子の電極とし
て好ましいシート抵抗値、０．２Ω／ｓｑ．以下を満たしていることが分かる。また、試
料１０ａ及び試料１１ａは、シート抵抗値の時間変動量が少ないことがわかる。以上のこ
とから、窒化シリコン膜に接する酸化物半導体膜または多層膜は、高温高湿環境において
、シート抵抗値の変動量が少ないため、容量素子の電極に用いる透光性を有する導電膜と
して用いることができる。
次に、試料１０ａ及び試料１１ａにおいて、基板温度を２５℃、６０℃、及び１５０℃
として、それぞれのシート抵抗値を測定した結果を図５０に示す。なお、ここでは、試料
１０ａ及び試料１１ａとして、絶縁膜１９１１として形成した窒化シリコン膜の成膜温度
が２２０℃であり、酸化物半導体膜１９０５または多層膜１９０６を形成した後、３５０
℃で加熱処理を行った試料を用いた。黒塗り丸マーカは試料１０ａの測定結果を示し、黒
塗り三角マーカは、試料１１ａの測定結果を示す。
図５０より、基板温度を高くしても、酸化物半導体膜１９０５及び多層膜１９０６のシ
ート抵抗値は変動しないことが分かる。即ち、窒化シリコン膜に接する酸化物半導体膜ま
たは多層膜は、縮退半導体ともいえる。窒化シリコン膜に接する酸化物半導体膜または多
層膜は、基板温度が変化してもシート抵抗値の変動量が少ないため、容量素子の電極に用
いる透光性を有する導電膜として用いることができる。
本実施例に示す構成は、他の実施の形態、または実施例に示す構成と適宜組み合わせて
用いることができる。
本実施例は、酸化物半導体膜と、酸化物半導体膜上に形成された絶縁膜との不純物分析
について、図５１を用いて説明する。
本実施例においては、不純物分析用のサンプルとして、２種類のサンプル（以下、試料
１３、及び試料１４）を作製した。
まず、はじめに試料１３の作製方法を以下に示す。
試料１３は、ガラス基板上にＩＧＺＯ膜を成膜し、その後窒化シリコン膜を成膜した。
その後、窒素雰囲気下で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合ガス
雰囲気（窒素＝８０％、酸素＝２０％）下で４５０℃×１時間の熱処理を行った。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（Ｏ２
＝５０％）、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝１７０℃の条件で１
００ｎｍの厚さＩＧＺＯ膜を成膜した。
また、窒化シリコン膜の成膜条件としては、ＰＥ－ＣＶＤ法にて、ＳｉＨ４／Ｎ２／Ｎ
Ｈ３＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、基
板温度＝２２０℃の条件で１００ｎｍの厚さの窒化シリコン膜を成膜した。
次に、試料１４の作製方法を以下に示す。
ガラス基板上にＩＧＺＯ膜を成膜し、その後酸化窒化シリコン膜及び窒化シリコン膜を
積層して成膜した。その後、窒素雰囲気下で４５０℃、１時間の熱処理を行い、続けて窒
素と酸素の混合ガス雰囲気（窒素＝８０％、酸素＝２０％）下で４５０℃×１時間の熱処
理を行った。
なお、ＩＧＺＯ膜の成膜条件、及び窒化シリコン膜の成膜条件としては、試料１３と同
様の条件を用いた。また、酸化窒化シリコン膜の成膜条件としては、ＰＥ－ＣＶＤ法にて
、ＳｉＨ４／Ｎ２Ｏ＝３０／４０００ｓｃｃｍ、圧力＝４０Ｐａ、成膜電力＝１５０Ｗ、
基板温度＝２２０℃の条件で５０ｎｍの厚さの酸化窒化シリコン膜を成膜し、その後、Ｐ
Ｅ－ＣＶＤ法にて、ＳｉＨ４／Ｎ２Ｏ＝１６０／４０００ｓｃｃｍ、圧力＝２００Ｐａ、
成膜電力＝１５００Ｗ、基板温度＝２２０℃の条件で４００ｎｍの厚さの酸化窒化シリコ
ン膜を成膜した。
試料１３及び試料１４の不純物分析結果を図５１に示す。
なお、不純物分析としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用い、図５１に示す矢印の方向から分
析を行った。すなわち、ガラス基板側からの測定である。
また、図５１（Ａ）は、試料１３の測定により得られた水素（Ｈ）の濃度プロファイル
である。図５１（Ｂ）は、試料１４の測定により得られた水素（Ｈ）の濃度プロファイル
である。
図５１（Ａ）よりＩＧＺＯ膜中の水素（Ｈ）濃度は、１．０×１０２０ａｔｏｍｓ／ｃ
ｍ３であることがわかる。また、窒化シリコン膜中の水素（Ｈ）濃度は、１．０×１０２
３ａｔｏｍｓ／ｃｍ３であることがわかる。また、図５１（Ｂ）よりＩＧＺＯ膜中の水素
（Ｈ）濃度は、５．０×１０１９ａｔｏｍｓ／ｃｍ３であることがわかる。また、酸化窒
化シリコン膜中の水素（Ｈ）濃度は、３．０×１０２１ａｔｏｍｓ／ｃｍ３であることが
わかる。
なお、ＳＩＭＳ分析は、その測定原理上、試料表面近傍や、材質が異なる膜との積層界
面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中におけ
る水素（Ｈ）の厚さ方向の分布を、ＳＩＭＳで分析する場合、対象となる膜の存在する範
囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を採用す
る。
このように、ＩＧＺＯ膜に接する絶縁膜の構成を変えることにより、ＩＧＺＯ膜中の水
素（Ｈ）濃度に差が確認された。
例えば、トランジスタのチャネル形成領域に上述したＩＧＺＯ膜を用いる場合、試料１
４に示すようにＩＧＺＯ膜に接して酸化窒化シリコン膜を設ける構成が好ましい。また、
容量素子の電極に用いる透光性を有する導電膜としては、試料１３に示すようにＩＧＺＯ
膜に接して窒化シリコン膜を設ける構成が好ましい。このような構成を用いることによっ
て、トランジスタのチャネル形成領域に用いるＩＧＺＯ膜と、容量素子の電極に用いるＩ
ＧＺＯ膜と、を同一工程で作製してもＩＧＺＯ膜中の水素濃度を変えることができる。
本実施例では、酸化物半導体膜及び多層膜の欠陥量について、図５２及び図５３を用い
て説明する。
はじめに、試料の構造について説明する。
試料１５は、石英基板上に形成された厚さ３５ｎｍの酸化物半導体膜と、酸化物半導体
膜上に形成された厚さ１００ｎｍの窒化絶縁膜とを有する。
試料１６及び試料１７は、石英基板上に形成された厚さ３０ｎｍの多層膜と、多層膜上
に形成された厚さ１００ｎｍの窒化絶縁膜とを有する。なお、試料１６の多層膜は、厚さ
１０ｎｍの第１のＩＧＺＯ膜、厚さ１０ｎｍの第２のＩＧＺＯ膜、及び厚さ１０ｎｍの第
３のＩＧＺＯ膜が順に積層されている。また、試料１７は、厚さ２０ｎｍの第１のＩＧＺ
Ｏ膜、厚さ１５ｎｍの第２のＩＧＺＯ膜、及び厚さ１０ｎｍの第３のＩＧＺＯ膜が順に積
層されている。試料１６及び試料１７は、試料１５と比較して、酸化物半導体膜の代わり
に多層膜を有する点が異なる。
試料１８は、石英基板上に形成された厚さ１００ｎｍの酸化物半導体膜と、酸化物半導
体膜上に形成された厚さ２５０ｎｍの酸化絶縁膜と、酸化絶縁膜上に形成された厚さ１０
０ｎｍの窒化絶縁膜とを有する。試料１８は、試料１５乃至試料１７と比較して酸化物半
導体膜が窒化絶縁膜と接しておらず、酸化絶縁膜と接している点が異なる。
次に、各試料の作製方法について説明する。
はじめに、試料１５の作製方法について説明する。
石英基板上に、酸化物半導体膜として厚さ３５ｎｍのＩＧＺＯ膜を成膜した。ＩＧＺＯ
膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚ
ｎ＝１：１：１）を用い、Ａｒ／Ｏ２＝１００ｓｃｃｍ／１００ｓｃｃｍ（Ｏ２＝５０％
）、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝１７０℃の条件を用いた。
次に、第１の加熱処理として、４５０℃の窒素雰囲気で１時間の加熱処理を行った後、
４５０℃の窒素と酸素の混合ガス雰囲気（窒素＝８０％、酸素＝２０％）で１時間の加熱
処理を行った。
次に、酸化物半導体膜上に、窒化絶縁膜として厚さ１００ｎｍの窒化シリコン膜を成膜
した。窒化シリコン膜の成膜条件としては、ＰＥ－ＣＶＤ法にて、ＳｉＨ４／Ｎ２／ＮＨ
３＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、基板
温度＝３５０℃の条件を用いた。
次に、第２の加熱処理として、２５０℃の窒素雰囲気で１時間の加熱処理を行った。
以上の工程により試料１５を作製した。
次に、試料１６の作製方法について説明する。
試料１６は、試料１５の酸化物半導体膜の代わりに、多層膜を形成した。多層膜として
は、石英基板上に、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝
１：３：２）を用い、Ａｒ／Ｏ２＝１８０／２０ｓｃｃｍ（Ｏ２＝１０％）、圧力＝０．
６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝２５℃の条件で厚さ１０ｎｍの第１のＩＧＺ
Ｏ膜を成膜した。次に、パッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ
＝１：１：１）を用い、Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（Ｏ２＝５０％）、圧力＝
０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝１７０℃の条件で厚さ１０ｎｍの第２の
ＩＧＺＯ膜を成膜した。次に、パッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ
：Ｚｎ＝１：３：２）を用い、Ａｒ／Ｏ２＝１８０／２０ｓｃｃｍ（Ｏ２＝１０％）、圧
力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝２５℃の条件で厚さ１０ｎｍの第３
のＩＧＺＯ膜を成膜した。
その他の工程は、試料１５と同様である。以上の工程により試料１６を形成した。
次に、試料１７の作製方法について説明する。
試料１７は、試料１５の酸化物半導体膜の代わりに、多層膜を形成した。多層膜として
は、石英基板上に、試料１６に示す第１のＩＧＺＯ膜と同じ条件を用いて、厚さ２０ｎｍ
の第１のＩＧＺＯ膜を成膜した。次に、スパッタリング法にて、試料１６に示す第２のＩ
ＧＺＯ膜と同じ条件を用いて、厚さ１５ｎｍの第２のＩＧＺＯ膜を成膜した。次に、試料
１６に示す第３のＩＧＺＯ膜と同じ条件を用いて、厚さ１０ｎｍの第３のＩＧＺＯ膜を成
膜した。
その他の工程は、試料１５と同様である。以上の工程により試料１７を形成した。
次に、試料１８の作製方法について説明する。
試料１８は、試料１５と同じ条件を用いて石英基板上に厚さ１００ｎｍの酸化物半導体
膜を形成した。
次に、試料１５と同様の条件を用いて、第１の加熱処理を行った。
次に、酸化物半導体膜上に、酸化絶縁膜として、厚さ５０ｎｍの第１の酸化窒化シリコ
ン膜及び厚さ２００ｎｍの第２の酸化窒化シリコン膜を形成した。ここでは、ＰＥ－ＣＶ
Ｄ法にて、ＳｉＨ４／Ｎ２Ｏ＝３０／４０００ｓｃｃｍ、圧力＝４０Ｐａ、成膜電力＝１
５０Ｗ、基板温度＝２２０℃の条件で５０ｎｍの厚さの第１の酸化窒化シリコン膜を成膜
し、その後、ＰＥ－ＣＶＤ法にて、ＳｉＨ４／Ｎ２Ｏ＝１６０／４０００ｓｃｃｍ、圧力
＝２００Ｐａ、成膜電力＝１５００Ｗ、基板温度＝２２０℃の条件で２００ｎｍの厚さの
第２の酸化窒化シリコン膜を成膜した。なお、第２の酸化窒化シリコン膜は、化学量論的
組成を満たす酸素よりも多くの酸素を含む膜である。
次に、試料１５と同じ条件を用いて、酸化絶縁膜上に厚さ１００ｎｍの窒化シリコン膜
を形成した。
次に、試料１５と同様の条件を用いて、第２の加熱処理を行った。
以上の工程により試料１８を形成した。
次に、試料１５乃至試料１８についてＥＳＲ測定を行った。ＥＳＲ測定は、所定の温度
で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から、式ｇ＝ｈν／βＨ０、を用いてｇ
値というパラメータが得られる。なお、νはマイクロ波の周波数である。ｈはプランク定
数であり、βはボーア磁子であり、どちらも定数である。
ここでは、下記の条件でＥＳＲ測定を行った。測定温度を室温（２５℃）とし、８．９
２ＧＨｚの高周波電力（マイクロ波パワー）を２０ｍＷとし、磁場の向きは作製した試料
の膜表面と平行とした。
試料１５乃至試料１７に含まれる酸化物半導体膜及び多層膜をＥＳＲ測定して得られた
一次微分曲線を図５２に示す。図５２（Ａ）は、試料１５の測定結果であり、図５２（Ｂ
）は、試料１６の測定結果であり、図５２（Ｃ）は、試料１７の測定結果である。
試料１８に含まれる酸化物半導体膜をＥＳＲ測定して得られた一次微分曲線を図５３に
示す。
図５２（Ａ）乃至図５２（Ｃ）において、試料１５は、ｇ値が１．９３において、酸化
物半導体膜中の欠陥に起因する対称性を有する信号が検出されている。試料１６及び試料
１７は、ｇ値が１．９５において、多層膜中の欠陥に起因する対称性を有する信号が検出
されている。試料１５におけるｇ値が１．９３のスピン密度は、２．５×１０１９ｓｐｉ
ｎｓ／ｃｍ３であり、試料１６におけるｇ値が１．９３及び１．９５のスピン密度の総和
は、１．６×１０１９ｓｐｉｎｓ／ｃｍ３であり、試料１７におけるｇ値が１．９３及び
１．９５のスピン密度の総和は、２．３×１０１９ｓｐｉｎｓ／ｃｍ３であった。即ち、
酸化物半導体膜及び多層膜には、欠陥が含まれることが分かる。なお、酸化物半導体膜及
び多層膜の欠陥の一例としては酸素欠損がある。
図５３において、試料１８は、試料１５の酸化物半導体膜、試料１６及び試料１７の多
層膜と比較して、酸化物半導体膜の厚さが厚いにも関わらず、欠陥に起因する対称性を有
する信号が検出されず、即ち、検出下限以下（ここでは、検出下限を３．７×１０１６ｓ
ｐｉｎｓ／ｃｍ３とする。）であった。このことから、酸化物半導体膜に含まれる欠陥量
が検出することが困難であることが分かる。
酸化物半導体膜または多層膜に窒化絶縁膜、ここではＰＥ－ＣＶＤで形成された窒化シ
リコン膜が接すると、酸化物半導体膜または多層膜に欠陥、代表的には酸素欠損が形成さ
れることが分かる。一方、酸化物半導体膜に酸化絶縁膜、ここでは、酸化窒化シリコン膜
を設けると、酸化窒化シリコン膜に含まれる過剰酸素、即ち化学量論的組成を満たす酸素
よりも多くの酸素が酸化物半導体膜に拡散し、酸化物半導体膜中の欠陥が増加しない。
以上のことから、試料１５乃至試料１７に示すように、窒化絶縁膜に接する酸化物半導
体膜または多層膜は欠陥、代表的には酸素欠損量が多く、導電性が高いため、容量素子の
電極として用いることができる。一方、試料１８に示すように、酸化絶縁膜に接する酸化
物半導体膜または多層膜は、酸素欠損量が少なく、導電性が低いため、トランジスタのチ
ャネル形成領域として用いることができる。
ここで、窒化物絶縁膜と接する酸化物半導体膜及び多層膜の抵抗率が低減する原因につ
いて、以下に説明する。
＜Ｈの存在形態間のエネルギーと安定性＞
はじめに、酸化物半導体膜に存在するＨの形態のエネルギーと安定性について、計算し
た結果を説明する。ここでは、酸化物半導体膜としてＩｎＧａＺｎＯ４を用いた。
計算に用いた構造は、ＩｎＧａＺｎＯ４の六方晶の単位格子をａ軸及びｂ軸方向に２倍
ずつにした８４原子バルクモデルを基本とした。
バルクモデルにおいて、３個のＩｎ原子及び１個のＺｎ原子と結合したＯ原子１個をＨ
原子に置換したモデルを用意した（図５４（Ａ）参照）。また、図５４（Ａ）において、
ＩｎＯ層におけるａｂ面をｃ軸から見た図を図５４（Ｂ）に示す。３個のＩｎ原子及び１
個のＺｎ原子と結合したＯ原子１個を取り除いた領域を、酸素欠損Ｖｏと示し、図５４（
Ａ）及び図５４（Ｂ）において破線で示す。また、酸素欠損Ｖｏ中に位置するＨ原子をＶ
ｏＨと表記する。
また、バルクモデルにおいて、３個のＩｎ原子及び１個のＺｎ原子と結合したＯ原子１
個を取り除き、酸素欠損（Ｖｏ）を形成する。該Ｖｏ近傍で、ａｂ面に対して１個のＧａ
原子及び２個のＺｎ原子と結合したＯ原子にＨ原子が結合したモデルを用意した（図５４
（Ｃ）参照）。また、図５４（Ｃ）において、ＩｎＯ層におけるａｂ面をｃ軸から見た図
を図５４（Ｄ）に示す。図５４（Ｃ）及び図５４（Ｄ）において、酸素欠損Ｖｏを破線で
示す。また、Ｖｏを有し、且つ酸素欠損Ｖｏ近傍で、ａｂ面に対して１個のＧａ原子及び
２個のＺｎ原子と結合したＯ原子に結合したＨ原子を有するモデルをＶｏ＋Ｈと表記する
。
上記２つのモデルに対して、格子定数を固定しての最適化計算を行い、全エネルギーを
算出した。なお、全エネルギーの値が小さいほどその構造はより安定といえる。
計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ Ｖｉｅｎｎａ Ａｂ ｉｎｉ
ｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａｇｅ）を用いた。計算条件を表１に示す。
Figure 0007400038000002
 電子状態擬ポテンシャルにはＰｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ（Ｐ
ＡＷ）法により生成されたポテンシャルを、汎関数にはＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌ
ｉｚｅｄ－Ｇｒａｄｉｅｎｔ－Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ－Ｂｕｒｋｅ
－Ｅｒｎｚｅｒｈｏｆ）を用いた。
また、計算により算出された２つのモデルの全エネルギーを表２に示す。
Figure 0007400038000003
表２より、ＶｏＨの方がＶｏ＋Ｈよりも全エネルギーが０．７８ｅＶ小さい。よって、
ＶｏＨの方がＶｏ＋Ｈよりも安定であるといえる。したがって、酸素欠損（Ｖｏ）にＨ原
子が近づくと、Ｈ原子はＯ原子と結合するよりも、酸素欠損（Ｖｏ）中に取り込まれやす
いと考えられる。
＜ＶｏＨの熱力学的状態＞
次に、酸素欠損（Ｖｏ）中にＨ原子が取り込まれたＶｏＨの形成エネルギーと荷電状態
について、計算した結果を説明する。ＶｏＨは荷電状態によって形成エネルギーが異なり
、フェルミエネルギーにも依存する。よって、ＶｏＨはフェルミエネルギーに依存して安
定な荷電状態が異なる。ここでは、ＶｏＨが電子を１つ放出した状態を（ＶｏＨ）＋と示
し、電子を１つ捕獲した状態を（ＶｏＨ）－と示し、電子の移動のない状態を、（ＶｏＨ
）０と示す。（ＶｏＨ）＋、（ＶｏＨ）－、（ＶｏＨ）０それぞれの形成エネルギーを計
算した。
計算には、第一原理計算ソフトウェアＶＡＳＰを用いた。計算条件を表３に示す。
Figure 0007400038000004
 電子状態擬ポテンシャル計算にはＰｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ
（ＰＡＷ）法により生成されたポテンシャルを、汎関数にはＨｅｙｄ－Ｓｃｕｓｅｒｉａ
－Ｅｒｎｚｅｒｈｏｆ（ＨＳＥ） ＤＦＴハイブリッド汎関数（ＨＳＥ０６）を用いた。
なお、酸素欠損の形成エネルギーの算出では酸素欠損濃度の希薄極限を仮定し、電子お
よび正孔の伝導帯、価電子帯への過剰な広がりを補正してエネルギーを算出した。また、
完全結晶の価電子帯上端をエネルギー原点とし、欠陥構造に由来する価電子帯のズレは、
平均静電ポテンシャルを用いて補正した。
図５５（Ａ）に、（ＶｏＨ）＋、（ＶｏＨ）－、（ＶｏＨ）０それぞれの形成エネルギ
ーを示す。横軸はフェルミレベルであり、縦軸は形成エネルギーである。実線は（ＶｏＨ
）＋の形成エネルギーを示し、一点鎖線は（ＶｏＨ）０の形成エネルギーを示し、破線は
（ＶｏＨ）－の形成エネルギーを示す。また、ＶｏＨの電荷が、（ＶｏＨ）＋から（Ｖｏ
Ｈ）０を経て（ＶｏＨ）－に変わる遷移レベルをε（＋／－）と示す。
図５５（Ｂ）に、ＶｏＨの熱力学的遷移レベルを示す。計算結果から、ＩｎＧａＺｎＯ
４のエネルギーギャップは２．７３９ｅＶであった。また、価電子帯のエネルギーを０ｅ
Ｖとすると、遷移レベル（ε（＋／－））は２．６２ｅＶであり、伝導帯の直下に存在す
る。このことから、酸素欠損（Ｖｏ）中にＨ原子が取り込まれることにより、ＩｎＧａＺ
ｎＯ４がｎ型になることが分かる。
酸化物半導体膜がプラズマに曝されると、酸化物半導体膜はダメージを受け、酸化物半
導体膜に、欠陥、代表的には酸素欠損が生成される。また、酸化物半導体膜に窒化絶縁膜
が接すると、窒化絶縁膜に含まれる水素が酸化物半導体膜に移動する。これらの結果、酸
化物半導体膜に含まれる酸素欠損に水素が入ることで、酸化物半導体膜中にＶｏＨが形成
され、酸化物半導体膜がｎ型となり、抵抗率が低下する。以上のことから、窒化絶縁膜に
接する酸化物半導体膜を容量素子の電極として用いることができる。

Claims (4)

  1. トランジスタと、容量素子と、表示素子と、を画素に有し、
    前記トランジスタのソースまたはドレインの一方は、前記表示素子の第１の電極と電気的に接続され、
    前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続される表示装置であって、
    絶縁表面上に配置され、かつ、前記トランジスタのゲート電極としての機能を有する第１の導電膜と、
    前記第１の導電膜上に配置され、かつ、前記トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜と、
    前記第１の絶縁膜上に配置され、かつ、前記トランジスタのチャネル領域を有する酸化物半導体膜と、
    前記第１の絶縁膜上に配置され、かつ、前記容量素子の他方の電極としての機能を有する第２の導電膜と、
    前記酸化物半導体膜上に配置された第２の絶縁膜と、
    前記酸化物半導体膜と重なりを有するように前記第２の絶縁膜上に配置され、かつ、前記酸化物半導体膜と電気的に接続される第３の導電膜と、
    前記酸化物半導体膜と重なりを有するように前記第２の絶縁膜上に配置され、かつ、前記酸化物半導体膜と電気的に接続される第４の導電膜と、
    前記第２の導電膜上に配置され、かつ、前記第２の導電膜に電位を供給する第１の配線としての機能を有する第５の導電膜と、
    前記第２の導電膜上に配置され、前記第３の導電膜上に配置され、かつ、前記第４の導電膜上に配置される第３の絶縁膜と、
    前記第１の電極上に配置された、前記表示素子の第２の電極と、
    を有し、
    前記第３の導電膜は、前記第２の絶縁膜が有する第１の開口部において前記酸化物半導体膜と接する領域を有し、
    前記第４の導電膜は、前記第２の絶縁膜が有する第２の開口部において前記酸化物半導体膜と接する領域を有し、
    前記第２の絶縁膜は、前記酸化物半導体膜の周縁と重なりを有し、
    前記第１の電極は、前記第３の絶縁膜上に配置され、かつ、前記第３の導電膜と電気的に接続され、
    前記第２の導電膜は、前記第５の導電膜と重なりを有し、かつ、前記第１の導電膜と重なりを有さない、
    表示装置。
  2. トランジスタと、容量素子と、表示素子と、を画素に有し、
    前記トランジスタのソースまたはドレインの一方は、前記表示素子の第１の電極と電気的に接続され、
    前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続される表示装置であって、
    絶縁表面上に配置され、かつ、前記トランジスタのゲート電極としての機能を有する第１の導電膜と、
    前記第１の導電膜上に配置され、かつ、前記トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜と、
    前記第１の絶縁膜上に配置され、かつ、前記トランジスタのチャネル領域を有する酸化物半導体膜と、
    前記第１の絶縁膜上に配置され、かつ、前記容量素子の他方の電極としての機能を有する第２の導電膜と、
    前記酸化物半導体膜上に配置された第２の絶縁膜と、
    前記酸化物半導体膜と重なりを有するように前記第２の絶縁膜上に配置され、かつ、前記酸化物半導体膜と電気的に接続される第３の導電膜と、
    前記酸化物半導体膜と重なりを有するように前記第２の絶縁膜上に配置され、かつ、前記酸化物半導体膜と電気的に接続される第４の導電膜と、
    前記第２の導電膜上に配置され、かつ、前記第２の導電膜に電位を供給する第１の配線としての機能を有する第５の導電膜と、
    前記第２の導電膜上に配置され、前記第３の導電膜上に配置され、かつ、前記第４の導電膜上に配置される第３の絶縁膜と、
    前記第１の電極上に配置された、前記表示素子の第２の電極と、
    を有し、
    前記第３の導電膜は、前記第２の絶縁膜が有する第１の開口部において前記酸化物半導体膜と接する領域を有し、
    前記第４の導電膜は、前記第２の絶縁膜が有する第２の開口部において前記酸化物半導体膜と接する領域を有し、
    前記第２の絶縁膜は、前記酸化物半導体膜の周縁と重なりを有し、かつ、前記第２の導電膜の周縁と重なりを有し、
    前記第１の電極は、前記第３の絶縁膜上に配置され、かつ、前記第３の導電膜と電気的に接続され、
    前記第２の導電膜は、前記第５の導電膜と重なりを有し、かつ、前記第１の導電膜と重なりを有さない、
    表示装置。
  3. トランジスタと、容量素子と、表示素子と、を画素に有し、
    前記トランジスタのソースまたはドレインの一方は、前記表示素子の第１の電極と電気的に接続され、
    前記トランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続される表示装置であって、
    絶縁表面上に配置され、かつ、前記トランジスタのゲート電極としての機能を有する第１の導電膜と、
    前記第１の導電膜上に配置され、かつ、前記トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜と、
    前記第１の絶縁膜上に配置され、かつ、前記トランジスタのチャネル領域を有する酸化物半導体膜と、
    前記第１の絶縁膜上に配置され、かつ、前記容量素子の他方の電極としての機能を有する第２の導電膜と、
    前記酸化物半導体膜上に配置された第２の絶縁膜と、
    前記酸化物半導体膜と重なりを有するように前記第２の絶縁膜上に配置され、かつ、前記酸化物半導体膜と電気的に接続される第３の導電膜と、
    前記酸化物半導体膜と重なりを有するように前記第２の絶縁膜上に配置され、かつ、前記酸化物半導体膜と電気的に接続される第４の導電膜と、
    前記第２の導電膜上に配置され、かつ、前記第２の導電膜に電位を供給する第１の配線としての機能を有する第５の導電膜と、
    前記第２の導電膜上に配置され、前記第３の導電膜上に配置され、かつ、前記第４の導電膜上に配置される第３の絶縁膜と、
    前記第１の電極上に配置された、前記表示素子の第２の電極と、
    を有し、
    前記第３の導電膜は、前記第２の絶縁膜が有する第１の開口部において前記酸化物半導体膜と接する領域を有し、
    前記第４の導電膜は、前記第２の絶縁膜が有する第２の開口部において前記酸化物半導体膜と接する領域を有し、
    前記第２の絶縁膜は、前記酸化物半導体膜の上面と接する領域を有し、
    前記第２の絶縁膜は、前記酸化物半導体膜の周縁と重なりを有し、かつ、前記第２の導電膜の周縁と重なりを有し、
    前記第１の電極は、前記第３の絶縁膜上に配置され、かつ、前記第３の導電膜と電気的に接続され、
    前記第２の導電膜は、前記第５の導電膜と重なりを有し、かつ、前記第１の導電膜と重なりを有さない、
    表示装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第５の導電膜と前記第２の導電膜とが重なる領域は、前記第１の電極に重なる領域と、前記第１の電極に重ならない領域と、を有する、
    表示装置。
JP2022126930A 2013-01-30 2022-08-09 表示装置 Active JP7400038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023205830A JP2024028251A (ja) 2013-01-30 2023-12-06 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013016257 2013-01-30
JP2013016257 2013-01-30
JP2013054014 2013-03-15
JP2013054014 2013-03-15
JP2021016770A JP7123204B2 (ja) 2013-01-30 2021-02-04 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021016770A Division JP7123204B2 (ja) 2013-01-30 2021-02-04 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023205830A Division JP2024028251A (ja) 2013-01-30 2023-12-06 表示装置

Publications (2)

Publication Number Publication Date
JP2022174049A JP2022174049A (ja) 2022-11-22
JP7400038B2 true JP7400038B2 (ja) 2023-12-18

Family

ID=51221950

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2014011039A Expired - Fee Related JP6368094B2 (ja) 2013-01-30 2014-01-24 液晶表示装置
JP2018129078A Active JP6619059B2 (ja) 2013-01-30 2018-07-06 半導体装置
JP2019205512A Active JP6835937B2 (ja) 2013-01-30 2019-11-13 半導体装置
JP2021016770A Active JP7123204B2 (ja) 2013-01-30 2021-02-04 表示装置
JP2022126930A Active JP7400038B2 (ja) 2013-01-30 2022-08-09 表示装置
JP2023205830A Pending JP2024028251A (ja) 2013-01-30 2023-12-06 表示装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2014011039A Expired - Fee Related JP6368094B2 (ja) 2013-01-30 2014-01-24 液晶表示装置
JP2018129078A Active JP6619059B2 (ja) 2013-01-30 2018-07-06 半導体装置
JP2019205512A Active JP6835937B2 (ja) 2013-01-30 2019-11-13 半導体装置
JP2021016770A Active JP7123204B2 (ja) 2013-01-30 2021-02-04 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023205830A Pending JP2024028251A (ja) 2013-01-30 2023-12-06 表示装置

Country Status (3)

Country Link
US (5) US8981374B2 (ja)
JP (6) JP6368094B2 (ja)
KR (10) KR102208267B1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
CN104620390A (zh) 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
JP6283273B2 (ja) * 2014-07-01 2018-02-21 株式会社神戸製鋼所 薄膜トランジスタ評価用の積層構造体の評価方法
EP3223120B1 (en) * 2014-11-20 2020-09-30 Dongwoo Fine-Chem Co., Ltd. Film touch sensor and manufacturing method therefor
KR20160071735A (ko) 2014-12-12 2016-06-22 동우 화인켐 주식회사 필름 터치 센서 및 그의 제조 방법
US10429704B2 (en) 2015-03-26 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
JP6367167B2 (ja) * 2015-09-10 2018-08-01 東芝メモリ株式会社 半導体装置
CN105182583B (zh) 2015-09-17 2018-11-23 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置及其健康监测方法
KR101730537B1 (ko) 2015-11-30 2017-04-26 엘지디스플레이 주식회사 표시장치와 그의 제조방법
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
TWI622911B (zh) * 2017-02-14 2018-05-01 宏碁股份有限公司 觸控裝置
CN108573983B (zh) * 2017-03-13 2021-08-17 京东方科技集团股份有限公司 光学探测器及其制备方法、指纹识别传感器、显示装置
JP6942602B2 (ja) * 2017-10-19 2021-09-29 株式会社ジャパンディスプレイ 表示装置の製造方法
CN110114822A (zh) * 2017-10-31 2019-08-09 华为技术有限公司 显示组件及其制造方法、显示器以及终端设备
CN110890428B (zh) 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
CN109343735B (zh) * 2018-09-18 2022-08-09 京东方科技集团股份有限公司 一种触控显示基板及其制备方法、触控显示装置
CN109785810B (zh) * 2019-01-02 2021-07-23 惠科股份有限公司 扫描驱动电路、显示装置及扫描驱动方法
CN109683371A (zh) * 2019-01-29 2019-04-26 深圳市华星光电半导体显示技术有限公司 显示面板
CN113451414B (zh) * 2020-06-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种薄膜晶体管器件及其制备方法
KR20220001984A (ko) 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시장치
CN114077083A (zh) * 2020-08-14 2022-02-22 京东方科技集团股份有限公司 透明显示装置及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323698A (ja) 1999-03-11 2000-11-24 Sharp Corp アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US20090141203A1 (en) 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
US20120138932A1 (en) 2010-12-01 2012-06-07 Au Optronics Corporation Pixel structure and manufacturing method thereof

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2721214B2 (ja) * 1988-12-26 1998-03-04 シャープ株式会社 液晶表示装置
JPH0782171B2 (ja) * 1989-02-20 1995-09-06 シャープ株式会社 液晶表示装置
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2587754B2 (ja) 1992-06-29 1997-03-05 セイコーエプソン株式会社 マトリックスアレー基板
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6875628B1 (en) 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JPH0895062A (ja) 1994-09-27 1996-04-12 Casio Comput Co Ltd 液晶表示素子
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6140198A (en) 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP4104885B2 (ja) * 2002-03-18 2008-06-18 シャープ株式会社 液晶表示装置及びその製造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP2006171723A (ja) 2004-12-13 2006-06-29 Samsung Electronics Co Ltd アレイ基板、その製造方法、及びこれを有する液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
GB2425401A (en) 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
US8013817B2 (en) * 2006-12-27 2011-09-06 Global Oled Technology Llc Electronic display having improved uniformity
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8816484B2 (en) 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101422747B1 (ko) * 2007-03-21 2014-07-25 엘지디스플레이 주식회사 수직정렬모드 액정표시장치
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8659712B2 (en) * 2008-12-10 2014-02-25 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing active matrix substrate, liquid crystal panel, method for manufacturing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP2010177223A (ja) 2009-01-27 2010-08-12 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2010191107A (ja) * 2009-02-17 2010-09-02 Videocon Global Ltd 液晶表示装置及びその製造方法
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
JP5404281B2 (ja) * 2009-09-28 2014-01-29 株式会社ジャパンディスプレイ 液晶表示パネル
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101758834B1 (ko) * 2010-03-19 2017-07-18 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
CN102906804B (zh) 2010-05-24 2014-03-12 夏普株式会社 薄膜晶体管基板及其制造方法
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20180124158A (ko) * 2010-09-15 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
CN103339715B (zh) * 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
WO2012086513A1 (ja) 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
KR101630022B1 (ko) * 2010-12-27 2016-06-13 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8785928B2 (en) * 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
KR102243843B1 (ko) * 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
CN104620390A (zh) * 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323698A (ja) 1999-03-11 2000-11-24 Sharp Corp アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US20090141203A1 (en) 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Display devices including an oxide semiconductor thin film transistor
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
US20120138932A1 (en) 2010-12-01 2012-06-07 Au Optronics Corporation Pixel structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR20230035546A (ko) 2023-03-14
US20160049428A1 (en) 2016-02-18
JP2022174049A (ja) 2022-11-22
JP2024028251A (ja) 2024-03-01
US9917116B2 (en) 2018-03-13
KR20230166067A (ko) 2023-12-06
US8981374B2 (en) 2015-03-17
JP7123204B2 (ja) 2022-08-22
JP6619059B2 (ja) 2019-12-11
JP2018195832A (ja) 2018-12-06
KR102415139B1 (ko) 2022-07-01
US20150187819A1 (en) 2015-07-02
JP6835937B2 (ja) 2021-02-24
KR102295381B1 (ko) 2021-08-31
US20170263654A1 (en) 2017-09-14
US9177969B2 (en) 2015-11-03
KR102547121B1 (ko) 2023-06-23
KR102112956B1 (ko) 2020-05-19
KR102505712B1 (ko) 2023-03-03
KR20210153013A (ko) 2021-12-16
US20160240566A1 (en) 2016-08-18
US9659977B2 (en) 2017-05-23
JP2014199428A (ja) 2014-10-23
JP6368094B2 (ja) 2018-08-01
US20140209897A1 (en) 2014-07-31
US9331108B2 (en) 2016-05-03
JP2021093536A (ja) 2021-06-17
JP2020038989A (ja) 2020-03-12
KR20140097986A (ko) 2014-08-07
KR102255010B1 (ko) 2021-05-24
KR20220098327A (ko) 2022-07-12
KR20210013242A (ko) 2021-02-03
KR20210060387A (ko) 2021-05-26
KR20230095900A (ko) 2023-06-29
KR102337572B1 (ko) 2021-12-10
KR20210110263A (ko) 2021-09-07
KR102208267B1 (ko) 2021-01-27
KR102609175B1 (ko) 2023-12-05
KR20190104113A (ko) 2019-09-06

Similar Documents

Publication Publication Date Title
JP7400038B2 (ja) 表示装置
JP7353446B2 (ja) 半導体装置
JP2023181230A (ja) 半導体装置の作製方法
JP6542961B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231206

R150 Certificate of patent or registration of utility model

Ref document number: 7400038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150