JP2011039478A - Ffsモード液晶表示装置及びその製造方法 - Google Patents

Ffsモード液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP2011039478A
JP2011039478A JP2010014861A JP2010014861A JP2011039478A JP 2011039478 A JP2011039478 A JP 2011039478A JP 2010014861 A JP2010014861 A JP 2010014861A JP 2010014861 A JP2010014861 A JP 2010014861A JP 2011039478 A JP2011039478 A JP 2011039478A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
gate line
mode liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010014861A
Other languages
English (en)
Other versions
JP5616072B2 (ja
Inventor
Moo Shik Im
林茂植
Dong Hae Seo
除東邂
Dae Lim Choi
崔大林
Jong Kyun Park
朴種均
Soo Young Choi
崔修▲よん▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hydis Technologies Co Ltd
Original Assignee
Hydis Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090095936A external-priority patent/KR101219821B1/ko
Application filed by Hydis Technologies Co Ltd filed Critical Hydis Technologies Co Ltd
Publication of JP2011039478A publication Critical patent/JP2011039478A/ja
Application granted granted Critical
Publication of JP5616072B2 publication Critical patent/JP5616072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Abstract

【課題】新しい積層構造、デザインを有するFFSモード液晶表示装置を提供する。
【解決手段】本発明によるFFSモード液晶表示装置は、透明共通電極と、透明共通電極と接続される構造で形成された導電性反射構造物と、その上部に多数のスリットを有するスリットタイプよりなる透明画素電極とを備え、透明共通電極は、データラインとゲートラインの上部を含む領域に形成され、各単位画素領域が互いに連結される構造を有する。
【選択図】図1

Description

本発明は、開口率を向上させ、内部反射率を増加させて、野外視認性を向上させたFFSモード液晶表示装置及びその製造方法に関する。
一般的に、FFSモード(Fringe Field Switching Mode)液晶表示装置は、IPSモード(In-Plane Switching Mode)液晶表示装置における低い開口率及び透過率を改善させるために提案されたものである。
FFSモード液晶表示装置は、共通電極(対電極)及び画素電極を備え、共通電極(対電極)及び画素電極は、透明な導電体で形成されることで、IPSモード液晶表示装置に比べて開口率及び透過率を高めることが可能である。また、共通電極と画素電極との間隔を上・下部ガラス基板間の間隔より狭く形成することによって、共通電極と画素電極との間にフリンジフィールドが形成される。これにより、電極の上部に存在する液晶分子までもすべて動作するようにして、透過率を一層向上させることができる。
FFSモード液晶表示装置に関する従来技術は、例えば、本出願人によって出願されて登録された特許文献1、特許文献2、特許文献3などに開示されている。
これら特許文献のうち、特許文献2に記載の発明は、透明共通電極と、透明共通電極の上部に絶縁層を介して離隔配置される透明画素電極とを備える。液晶層を配置するためのラビングを行う方向は、ゲートラインの方向を基準にして5°以内にし、データラインと透明画素電極との間に透明共通電極の一端部が配置される。特許文献2において、データラインを基準にして透明共通電極と透明画素電極との間隔を調節し、データライン付近の開口率及び光透過率を向上させることができる発明を開示している。
また、特許文献3は、データラインの幅及び配置、及びデータライン付近での透明共通電極及び透明画素電極の各々の電極幅、電極配置関係などを調節することによって、データライン付近での液晶駆動と、画素領域の中心における液晶駆動が各々異なる液晶駆動モードで駆動するようにする。これにより、特許文献3記載の発明のFFSモード液晶表示装置は、データラインの上部に形成された遮光膜を除去することができると共に、光の漏れ現象を防止することが可能となる。
しかしながら、前述のような特許文献2及び特許文献3は、野外視認性を高め、開口率を高め、且つ低電力化を図ることが可能であるなどの様々な点において、効果的であるが、依然として改善すべき問題点がある。
まず、遮光膜の縮小及び除去によって上下板のラミネートマージンが減少し、混色の発生可能性があるので、不良率を増加させる要因になるといった問題点がある。特許文献3は、データラインの段差、特にラビングを行う方向とは反対側の段差ではラビングが完全に行われない。従って、ラビング方向のデータラインの反対側の部分において光の漏れ現象が発生する可能性がある。
従って、前述したような問題点を解決するために、新しいFFSモード液晶表示装置が求められている。
大韓民国特許第341,123号 大韓民国特許第855,782号 大韓民国特許第849,599号
上記問題点を解決するために、本発明の目的は、新しい積層構造、デザインを有するFFSモード液晶表示装置を提供することにある。
本発明の他の目的は、データ遮光膜を最小限にする、もしくは除去して、開口率の向上とともに、低電力化を図ることが可能なFFSモード液晶表示装置を提供することである。
本発明の他の目的は、ゲートライン、データラインなど透過領域以外の領域をできるだけ多く反射領域として活用することが可能なように導電性反射領域を形成することによって、野外視認性を向上させることである。
本発明の他の目的は、光の漏れ現象、混色現象などを最小化することができ、画面の品質を向上させることができるFFSモード液晶表示装置を提供することである。
上記目的を達成するために、本発明の第1態様によるFFSモード液晶表示装置は、下部基板と、上部基板と、前記基板の間に挿入された液晶層とを含み、前記下部基板には、相互交差するゲートラインとデータラインによって各画素領域が規定され、前記ラインの交差部には、ドレイン電極、ソース電極及びチャネル領域を含むスイッチング素子が配置されているFFSモード液晶表示装置であって、前記液晶層に電圧を印加して光透過量を調節するために、前記ゲートライン及び前記データラインを含む領域全体の上部に少なくとも第1層間絶縁層を介して形成される透明共通電極と、前記透明共通電極と接続される構造で前記データラインと前記スイッチング素子の一部を含む前記ゲートラインの上部に形成された導電性反射構造物と、前記透明共通電極と前記導電性反射構造物の上部に少なくとも第2層間絶縁層を介して前記各画素領域内に形成された透明画素電極を備え、該透明画素電極はその内部に多数のスリットを含み、前記スイッチング素子のドレイン電極と接続されることを特徴とする。
好ましくは、前記透明画素電極のエッジ部分は、前記導電性反射構造物と少なくとも一部分が互いに重層(オーバーラップ)される。
好ましくは、前記透明画素電極の前記多数のスリットは、前記ゲートラインと一定の角度を有し、前記液晶層を配列するためのラビング方向は、前記ゲートラインの方向に対して平行とする。
好ましくは、前記導電性反射構造物は、前記透明画素電極と前記スイッチング素子のドレイン電極との接続のために、ドレイン電極の一部領域を除いて形成される。
また、好ましくは、前記導電性反射構造物は、前記スイッチング素子のドレイン電極の一部領域とチャネル領域を除いて形成される。
本発明の第2態様によるFFSモード液晶表示装置の製造方法は、下部基板と、上部基板と、前記基板の間に挿入される液晶層とを含み、前記下部基板には、相互交差するゲートラインとデータラインによって各画素領域が規定され、前記ラインの交差部には、ドレイン電極、ソース電極及びチャネル領域を含むスイッチング素子が配置されているFFSモード液晶表示装置の製造方法であって、前記下部基板上にゲートラインとゲート電極を形成する段階と、前記ゲートラインとゲート電極を含む基板の上部にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部にドレイン電極、ソース電極及びチャネル領域を含むスイッチング素子とデータラインを形成する段階と、前記スイッチング素子とデータラインを含む結果物の上部に少なくとも第1絶縁層を介して前記スイッチング素子の一部を除いて全体的に透明共通電極を形成する段階と、前記透明共通電極と接続されるように、前記データラインと前記ゲートライン及び前記スイッチング素子の一部領域の上部に導電性反射構造物を形成する段階と、前記導電性反射構造物を含む結果物の上部に少なくとも第2絶縁層を介して前記各画素領域内に形成された透明画素電極を形成する段階を備え、該透明画素電極は、その内部に多数のスリットを含み、前記ドレイン電極と接続されることを特徴とする。
本発明によれば、透明共通電極、透明画素電極、導電性反射構造物をデータライン、ゲートライン、ドレイン電極との配置構造を最適化することによって、開口率と反射度を最適化することができる構造を提供することができる。
また、本発明によれば、上部基板の遮光膜をできるだけ低減するか、または遮光膜を全く使用しないことによって、開口率を向上することができ、低電力化を図ることができる。
また、本発明は、ゲートライン、データラインなど透過領域以外の領域をできるだけ多く反射領域として活用することができるように、導電性反射構造物で反射領域を形成することによって、野外視認性を向上させることができる。
また、本発明によれば、光の漏れ現象、混色現象などを最小化することができ、画面の品質を向上させることができる。
本発明の実施例に係る液晶表示装置の下部基板に形成された画素領域の一部を示す平面図である。 それぞれ図1のA−A’に沿う断面図である。 それぞれ図1のB−B’に沿う断面図である。 それぞれ図1のC−C’に沿う断面図である。 本発明の実施例に係る液晶表示装置の製造過程を説明するための図である。 本発明の実施例に係る液晶表示装置の製造過程を説明するための図である。 本発明の実施例に係る液晶表示装置の製造過程を説明するための図である。 本発明の実施例に係る液晶表示装置の製造過程を説明するための図である。 本発明の実施例に係る液晶表示装置の製造過程を説明するための図である。 本発明の実施例に係る液晶表示装置の製造過程を説明するための図である。 本発明の実施例に係る液晶表示装置の製造過程を説明するための図である。 本発明の他の実施例に係る液晶表示装置の下部基板に形成された画素領域の一部を示す平面図である。 図4のA−A’に沿う断面図である。 本発明の他の実施例に係る液晶表示装置の製造過程において導電性反射構造物の形成工程を示す平面図である。 本発明のさらに別の実施例に係る液晶表示装置の下部基板に形成された画素領域の一部を示す平面図である。 本発明のさらに他の実施例に係る液晶表示装置の下部基板に形成された画素領域の一部を示す平面図である。
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施することができる程度に詳しく説明するために、本発明の好ましい実施例を添付の図面を参照して説明する。
本発明の実施例に係る液晶表示装置は、下部基板と、上部基板と、下部基板と上部基板との間に挿入された液晶層とを含み、下部基板には、液晶層に電圧を印加するために相互交差するゲートラインとデータラインによって各画素領域が規定されている。
図1は、本発明の実施例に係る液晶表示装置の下部基板に形成された画素領域の一部を示す平面図である。図2a乃至図2cは、それぞれ図1のA−A’、B−B’、及びC−C’に沿う断面図である。
図1、図2a乃至図2cを参照すれば、本実施例のFFSモード液晶表示装置は、下部基板100上にゲートライン120とデータライン150が交差するように配列され、ゲートライン120とデータライン150の交差部には、スイッチング素子である薄膜トランジスタ(Thin Film Transistor)が配置される。
ゲートライン120とデータライン150によって規定された各単位画素領域内には、液晶層に電圧を印加して光透過量を調節するために、透明共通電極170と透明画素電極200が配され、透明共通電極170と透明画素電極200の間には、層間絶縁層190が離隔して配されている。透明画素電極200は、多数のスリットを備えたスリットタイプの電極であり、スリットは、データライン150と相対する方向に配されている。透明共通電極170の形状は特に限定されないが、好ましくは、プレート形状である。
また、透明共通電極170の上部には、反射率と開口率を向上させるために、前記透明共通電極170と接続される形態で導電性反射構造物180が配置される。
下部基板100の上部には、所定距離をもって離隔され、上部基板(図示せず)が形成されており、上部基板(図示せず)には、カラーフィルタ及びオーバーコートを備え、 多数の液晶分子を含む液晶層(図示せず)を介して下部基板100とラミネートされる。
本実施例の主な特徴の1つは、透明共通電極170と透明画素電極200及び導電性反射構造物180の配置構造にある。透明共通電極170と透明画素電極200の形状だけでなく、ゲートライン120、データライン150、各層間絶縁層160、190の積層構造と配置構造についても、適切に最適化される。従って、本発明の目的が最大限に実現される。
特に、透明共通電極170は、各単位画素領域に分離して形成されない。しかし、透明共通電極170は、スイッチング素子(またはドレイン電極150a)の一部の領域(図3d参照)を除いて、データライン150、ゲートライン120を含む全体領域の上部に形成される構造を有する。すなわち、スイッチング素子(またはドレイン電極150a)の一部領域(図3d参照)に透明共通電極170の形成されない領域が存在するようになる。これは、後にスイッチング素子のドレイン電極150aと透明画素電極200が接続される部分であるので、透明共通電極170の形成が除外されることが好ましい。
透明共通電極170を介して外部から電圧が印加され、各単位画素領域に伝達されるので、このような構造は、抵抗が減少し、大画面の液晶表示装置に有利である。本実施例では、透明共通電極170、透明画素電極200、ゲートライン120、データライン150、各層間絶縁層160、190の配置構造、積層位置が調節されることにより、透明共通電極170の構造は、基板全体を通じて連結される構造を有するようになる。

本実施例では、基板100の上部にゲートライン120、ゲート絶縁層130、活性層140、及びデータライン150が形成され、その上部に、透明共通電極170が層間絶縁層160を介在して基板の全体に形成される。導電性反射構造物180は、透明共通電極170と接続されて形成される。層間絶縁層190は、導電性反射構造物180の上部に形成され、透明画素電極200は、その上部に積層される構造を有する。
このような構造は、全体液晶表示装置の開口率を画期的に広くすることができるという効果がある。
一方、透明画素電極200の多数のスリットは、ゲートライン120と一定の角度θを成すと、データラインの周辺部の光の漏れ現象を防止することができる。液晶層を配列するためのラビング方向が、ゲートラインの方向と実質的に平行に維持される場合、上記一定の角度θは、1乃至15度に維持される。
特に、上記角度θは、液晶の駆動時に最大透過率とV−T曲線の傾きを考慮して調節することができ、好ましくは、約7度に維持される。
一方、透明共通電極170と接続される構造で形成された導電性反射構造物180は、反射率が相対的に優れたアルミニウム(Al)、アルミニウム合金(AlNd)、モリブデン(Mo)、モリブデン合金(MoW)、銀(Ag)、銀合金、タングステン(W)のうちすくなくとも1つを含む合金を利用して形成することができる。導電性反射構造物180は、透明共通電極170の上部に直接接触する方式で形成されて、透明共通電極170の抵抗を減少させる役割と、光の漏れと混色を防止する役割を担うと共に、反射構造物の役割をも担うようになる。
本実施例では、導電性反射構造物180自体の形状の最適化のみならず、導電性反射構造物180と他の構造物(透明共通電極170、透明画素電極200、データライン150、ゲートライン120、ドレイン電極150aなど)との配置構造の最適化によって、開口率と反射度を最適化することができる。
液晶表示装置の上部から基板を見る場合、導電性反射構造物180は、データライン150、ゲートライン120などの上部に入射される光の内部反射を増加させるために形成される。そうすることで、内部反射を向上させ、開口率を増加させて、屋外視認性を向上させることが可能となる。一方、ゲートライン120及びデータライン150と対応する上部基板には、遮光領域が形成されないことが好ましい。すなわち、上部基板の遮光領域が、全く形成されなくてもよく、上部基板の遮光領域が、スイッチング素子に対応する一部領域にのみ形成されてもよい。
好ましくは、導電性反射構造物180は、各単位画素領域が互いに連結される構造を有する。すなわち、導電性反射構造物180は、基板全体を通じて連結される構造を有する。導電性反射構造物180は、ゲートライン120とデータライン150の上部及び一部領域を除いた(スイッチング素子の一部領域にのみ導電性反射構造物の未形成領域が存在する形態である)スイッチング素子領域の上部に透明共通電極170と接続するように形成される。導電性反射構造物180が形成される領域は、外部反射量、抵抗減少などと直接的な関係がある。特に本実施例に係る積層構造では、導電性反射構造物180と他の構造物(透明共通電極170、透明画素電極200、データライン150、ゲートライン120、ドレイン電極150aなど)との配置関係に応じて、開口率、反射量、抵抗などが変化するため、適切な範囲を探すことが必要である。
一方、このような導電性反射構造物180の配置関係は、本実施例の具体的な積層構造においても、好ましく適用可能である。詳細には、透明共通電極170は画素領域全体に形成され(透明共通電極はスイッチング素子の一部領域には形成されない)、この透明共通電極に接続される形態で導電性反射構造物180は形成される。そして、多数のスリットを有する透明画素電極は、これらの上部に絶縁膜を介して各単位画素に形成される構造である。好ましくは、導電性反射構造物180は、スイッチング素子のドレイン電極150aの領域の一部を除き、データライン150とゲートライン120の上部に格子型構造で形成される(図4参照)。もしくは、導電性反射構造物180は、スイッチング素子のドレイン電極150aとチャネル領域の一部を除き、データライン150とゲートライン120の上部に格子型構造で形成される(図1参照)。このような構造のさらなる他の例は、図6及び図7に開示される。
導電性反射構造物180とデータライン150、ゲートライン120及びドレイン電極150aとの関係をさらに詳しく説明する。導電性反射構造物180は、データライン150とゲートライン120を内部に含む形態で形成され、透明画素電極200と部分的に重層(オーバーラップ)する構造D4、D5を有することが好ましい(図2b、図2c参照)。D、Dは、隣接する2つの画素電極200の間に発生する横電界による光の漏れを防止するためのもので、工程能力を考慮して0.1乃至5.0μmで形成されることが好ましく、より好ましくは、0.5乃至2.0μmで形成される。
一方、データライン150及びゲートライン120を内部に含む形態(覆う構造)で導電性反射構造物180を形成することにより、反射率と透過率を適切に調整するとともに、光の漏れ及び混色を防止する。これらの光の漏れ及び混色は、データライン150とゲートライン120の段差に起因するラビングの方向により、上記ライン周辺部で発生する。
一方、導電性反射構造物180は、ドレイン電極150aのエッジ領域の少なくとも一部と重層(オーバーラップ)することが好ましい。図1の挿入図において、D1、D2、Dは、導電性反射構造物180がドレイン電極150aのエッジ領域と重層(オーバーラップ)する距離を示している。D、D、Dは、工程能力を考慮して0.5乃至5.0μmに維持されることが好ましい。D、D、Dを図1のように重層(オーバーラップ)することは、工程時に段差などに起因して発生する光の漏れ現象を防止するためのもので、このような重層(オーバーラップ)部分は、必ず必要なものではなく、他の変形例も可能である。その変形例は、図6及び図7と関連説明に開示する。
本発明者は、ゲートライン120と平行な方向でラビングが行われる時に、ゲートライン120の部分(スイッチング素子のドレイン領域と重層(オーバーラップ)する領域(R)を含む)において不完全なラビング工程によって光の漏れが発生することを確認した。このような問題点は、導電性反射構造物180とゲートライン120のエッジ領域の一部を重層(オーバーラップ)させることによって解決可能であった。
以下、図1、図2a乃至図2c、図3a乃至図3gを参照して本発明の液晶表示装置の製造方法を説明する。
まず、下部基板100上に導電性に優れた不透明金属を蒸着し、パターニングして、ゲートライン120を形成する(図3a)。
ゲートライン120を覆うようにゲート絶縁膜130を蒸着した後、ゲート絶縁膜130上にa−Si層と、na−Si層を連続蒸着した後、パターニングして活性層140を形成する(図3b)。
また、活性層140上に金属層を蒸着した後、パターニングしてデータライン150とソース電極150、ドレイン電極150aを形成し、その上に第1層間絶縁層160を蒸着する(図3c)。
次に、透明導電層を蒸着し、これをパターニングして透明共通電極170を形成する。この場合、透明共通電極170は、各単位画素領域とは分離して形成されずに、基板全体と連結される構造を有することは、前述した通りである(図3d)。
その後、反射率が相対的に優れた金属を蒸着した後、パターニングして導電性反射構造物180を形成する。導電性反射構造物180は、各単位画素領域が互いに連結される構造を有し、金属の抵抗によって100Å乃至7000Åの厚さの金属を蒸着し、これをパターニングして形成することができる(図3e)。
次に、透明共通電極170と導電性反射構造物180の上部に第2層間絶縁層190を形成し、ドレイン電極150aの一部分が露出されるように、コンタクトホール(CN)を形成した後、層間絶縁層190上に透明導電層を蒸着する(図3f)。
その後、透明導電層をパターニングして、スリット形態の透明画素電極200を形成する(図3g)。この際、コンタクトホール(CN)に挿入蒸着される透明導電層によってドレイン電極150aと透明画素電極200が連結される。
一方、上部基板には、遮光領域(図示せず)が形成されるが、本実施例によれば、スイッチング素子と対応する上部基板にのみ遮光領域を形成してもよく、又は全く形成されなくてもよい。従来技術によれば、ゲートライン120とデータライン150の上部にも遮光領域が形成されるのに対し、本実施例では、データライン150及び/またはゲートライン120と対応する上部基板200には遮光領域が形成されない。遮光領域の形成領域が減少すれば、相対的に開口率が増加することは自明である。
図4は、本発明の他の実施例に係る液晶表示装置の下部基板に形成された画素領域の一部を示す平面図である。図5aは、図4のA−A’に沿う断面図であり、図5bは、本発明の他の実施例に係る液晶表示装置の製造過程において導電性反射構造物の形成工程を示す平面図である。
説明の便宜のために、図1の実施例との差異点を主として説明すれば、主な差異は、導電性反射構造物180の領域にある。
図4、図5a、及び図5bを参照すれば、導電性反射構造物180は、スイッチング素子のドレイン電極150a領域を除いてチャネル140領域を含み、データライン150とゲートライン120の上部に格子型構造で形成される。
本実施例によれば、チャネル140領域の上部にも導電性反射構造物180を形成することによって、反射領域をさらに拡大可能であることは勿論であり、上部基板に形成される遮光膜を全く形成しなくてもよい。すなわち、図1の実施例の場合に比べて、遮光膜で形成すべき部分がさらに狭くなることは勿論であり、図4の場合は、遮光膜を全く形成しない点において、さらに有利である。
図6及び図7は、本発明のさらに別の実施例に係る液晶表示装置の下部基板に形成された画素領域の一部を示す平面図である。
説明の便宜のために、図1及び図4の実施例との差異点を主として説明すれば、主な差異は、導電性反射構造物180の領域にある。
図6と図1との主な差異点は、図1の基本的な構造において、図6の導電性反射構造物180がドレイン電極150aのエッジの一部領域にのみ形成されることである。
また、図7と図4との主な差異点は、図4の基本的な構造において図7の導電性反射構造物180が電極150aのエッジの一部領域にのみ形成されることである。
図6及び図7の構造は、図1及び図4の構造より開口率を向上させるには効果的である。導電性反射構造物180の領域が減少するに従い、開口率は向上する。但し、この場合にも、スイッチング素子においてゲートラインと隣接するドレイン領域は、導電性反射構造物180によって重層(オーバーラップ)させることができ、このような構造によって光の漏れが効果的に遮断される。これは、前述した通りである。
100 下部基板
120 ゲートライン
130 ゲート絶縁層
150 データライン
160 層間絶縁膜
190 層間絶縁膜
170 透明共通電極
180 導電性反射構造物
200 透明画素電極

Claims (16)

  1. 下部基板と、上部基板と、前記基板の間に挿入された液晶層を含むFFSモード液晶表示装置であって、
    各画素領域は、相互に交差するゲートラインとデータラインによって、前記下部基板に規定され、
    前記ラインの交差部には、ドレイン電極、ソース電極及びチャネル領域を含むスイッチング素子が配置されていて、
    前記FFSモード液晶表示装置は、さらに、
    前記液晶層に電圧を印加して光透過量を調節するために、前記ゲートライン及び前記データラインを含む領域全体の上部に少なくとも第1層間絶縁層を介して形成される透明共通電極と、
    前記透明共通電極と接続される構造で前記データラインと前記スイッチング素子の一部を含む前記ゲートラインの上部に形成された導電性反射構造物と、
    前記透明共通電極と前記導電性反射構造物の上部に少なくとも第2層間絶縁層を介して前記各画素領域内に形成された透明画素電極を備え、該透明画素電極は、内部に多数のスリットを含み、前記スイッチング素子のドレイン電極と接続されることを特徴とする、FFSモード液晶表示装置。
  2. 前記導電性反射構造物は、前記ゲートラインと前記データラインを覆う構造で形成されることを特徴とする請求項1に記載のFFSモード液晶表示装置。
  3. 前記導電性反射構造物は、前記スイッチング素子のドレイン電極の一部領域を除いた前記スイッチング素子を含むとともに、前記データラインと前記ゲートラインの上部に格子型構造で形成されることを特徴とする請求項1に記載のFFSモード液晶表示装置。
  4. 前記導電性反射構造物は、前記スイッチング素子のドレイン電極領域とチャネル領域の一部を除いた前記スイッチング素子を覆うとともに、前記データラインと前記ゲートラインの上部に格子型構造で形成されることを特徴とする請求項1に記載のFFSモード液晶表示装置。
  5. 前記導電性反射構造物は、前記ドレイン電極のエッジ領域の少なくとも一部と重層されることを特徴とする請求項1に記載のFFSモード液晶表示装置。
  6. 前記導電性反射構造物は、前記ゲートラインに隣接する前記透明画素電極の少なくとも一部と重層されることを特徴とする請求項1に記載のFFSモード液晶表示装置。
  7. 前記導電性反射構造物は、前記データラインに隣接する前記透明画素電極の少なくとも一部と重層されることを特徴とする請求項1に記載のFFSモード液晶表示装置。
  8. 前記透明画素電極の前記多数のスリットは、前記ゲートラインと一定の角度を成し、前記液晶層を配列するためのラビング方向は、前記ゲートラインの方向に対して平行とすることを特徴とする請求項1に記載のFFSモードの液晶表示装置。
  9. 下部基板と、上部基板と、前記基板の間に挿入される液晶層とを含み、
    前記下部基板には、相互に交差するゲートラインとデータラインによって各画素領域が規定され、前記ラインの交差部には、ドレイン電極、ソース電極及びチャネル領域を含むスイッチング素子が配置されているFFSモード液晶表示装置の製造方法であって、
    前記下部基板上にゲートラインとゲート電極を形成する段階と、
    前記ゲートラインとゲート電極を含む基板の上部にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上部にドレイン電極、ソース電極及びチャネル領域を含むスイッチング素子とデータラインを形成する段階と、
    前記スイッチング素子とデータラインを含む結果物の上部に少なくとも第1絶縁層を介して前記スイッチング素子の一部を除いて全体的に透明共通電極を形成する段階と、
    前記透明共通電極と接続されるように、前記データラインと前記ゲートライン及び前記スイッチング素子の一部領域の上部に導電性反射構造物を形成する段階と、
    前記導電性反射構造物を含む結果物の上部に少なくとも第2絶縁層を介して前記各画素領域内に形成された透明画素電極を形成する段階を備え、該透明画素電極は、その内部に多数のスリットを含み、前記ドレイン電極と接続されることを特徴とする、FFSモード液晶表示装置の製造方法。
  10. 前記導電性反射構造物は、前記ゲートラインと前記データラインを覆う構造で形成されることを特徴とする請求項9に記載のFFSモード液晶表示装置の製造方法。
  11. 前記導電性反射構造物は、前記スイッチング素子のドレイン電極の一部領域を除いた前記スイッチング素子を含むとともに、前記データラインと前記ゲートラインの上部に格子型構造で形成されることを特徴とする請求項9に記載のFFSモード液晶表示装置の製造方法。
  12. 前記導電性反射構造物は、前記スイッチング素子のドレイン電極とチャネル領域の一部を除いた前記スイッチング素子を含み、前記データラインと前記ゲートラインの上部に格子型構造で形成されることを特徴とする請求項9に記載のFFSモード液晶表示装置の製造方法。
  13. 前記導電性反射構造物は、前記ドレイン電極のエッジ領域の少なくとも一部と重層されることを特徴とする請求項9に記載のFFSモード液晶表示装置の製造方法。
  14. 前記導電性反射構造物は、前記ゲートラインに隣接する前記透明画素電極の少なくとも一部と重層されることを特徴とする請求項9に記載のFFSモード液晶表示装置の製造方法。
  15. 前記導電性反射構造物は、前記データラインに隣接する前記透明画素電極の少なくとも一部と重層されることを特徴とする請求項9に記載のFFSモード液晶表示装置の製造方法。
  16. 前記透明画素電極の前記多数のスリットは、前記ゲートラインと一定の角度を成し、前記液晶層を配列するためのラビング方向は、前記ゲートラインの方向を基準にして一定の角度を維持することを特徴とする請求項9に記載のFFSモード液晶表示装置の製造方法。
JP2010014861A 2009-08-17 2010-01-26 Ffsモード液晶表示装置及びその製造方法 Active JP5616072B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20090075664 2009-08-17
KR10-2009-0075664 2009-08-17
KR10-2009-0095936 2009-10-09
KR1020090095936A KR101219821B1 (ko) 2009-08-17 2009-10-09 Ffs 모드 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2011039478A true JP2011039478A (ja) 2011-02-24
JP5616072B2 JP5616072B2 (ja) 2014-10-29

Family

ID=43588404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010014861A Active JP5616072B2 (ja) 2009-08-17 2010-01-26 Ffsモード液晶表示装置及びその製造方法

Country Status (2)

Country Link
US (1) US8289489B2 (ja)
JP (1) JP5616072B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014115434A (ja) * 2012-12-10 2014-06-26 Mitsubishi Electric Corp アレイ基板及び表示装置
JP2015043076A (ja) * 2013-07-25 2015-03-05 株式会社半導体エネルギー研究所 液晶表示装置および電子機器
JP2018132770A (ja) * 2012-10-12 2018-08-23 株式会社半導体エネルギー研究所 液晶表示装置
JP2019086544A (ja) * 2017-11-01 2019-06-06 株式会社ジャパンディスプレイ 基板及び電気泳動装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772511B1 (ko) * 2010-06-22 2017-08-30 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20130032743A (ko) 2011-09-23 2013-04-02 삼성디스플레이 주식회사 액정 표시 장치
CN102629055B (zh) 2011-10-24 2015-06-03 北京京东方光电科技有限公司 显示器件的阵列基板、彩膜基板及其制备方法
JP5767186B2 (ja) 2012-09-28 2015-08-19 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR101997745B1 (ko) 2013-01-25 2019-07-09 삼성디스플레이 주식회사 액정 표시 장치
TWI497182B (zh) * 2013-05-03 2015-08-21 Ye Xin Technology Consulting Co Ltd 顯示裝置
KR20150024646A (ko) 2013-08-27 2015-03-09 삼성디스플레이 주식회사 액정 표시 장치
CN103913913B (zh) 2013-12-10 2016-11-02 上海中航光电子有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN104200784B (zh) * 2014-07-24 2017-07-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板、透反式显示装置
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
KR102506334B1 (ko) * 2016-04-11 2023-03-06 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09318972A (ja) * 1996-03-05 1997-12-12 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2000089240A (ja) * 1998-09-14 2000-03-31 Nec Corp アクティブマトリクス型液晶表示装置
JP2004062145A (ja) * 2002-04-04 2004-02-26 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
JP2008076800A (ja) * 2006-09-22 2008-04-03 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2008191669A (ja) * 2007-02-05 2008-08-21 Boe Hydis Technology Co Ltd フリンジフィールドスイッチングモード液晶表示装置
JP2008209686A (ja) * 2007-02-27 2008-09-11 Sony Corp 液晶表示素子および表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341123B1 (ko) 1997-12-29 2002-12-18 주식회사 현대 디스플레이 테크놀로지 고투과율및고개구율을갖는액정표시장치및그제조방법
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
KR100855782B1 (ko) 2007-01-29 2008-09-01 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR100849599B1 (ko) 2007-02-05 2008-07-31 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치
JP5348521B2 (ja) * 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09318972A (ja) * 1996-03-05 1997-12-12 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2000089240A (ja) * 1998-09-14 2000-03-31 Nec Corp アクティブマトリクス型液晶表示装置
JP2004062145A (ja) * 2002-04-04 2004-02-26 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
JP2008076800A (ja) * 2006-09-22 2008-04-03 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2008191669A (ja) * 2007-02-05 2008-08-21 Boe Hydis Technology Co Ltd フリンジフィールドスイッチングモード液晶表示装置
JP2008209686A (ja) * 2007-02-27 2008-09-11 Sony Corp 液晶表示素子および表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018132770A (ja) * 2012-10-12 2018-08-23 株式会社半導体エネルギー研究所 液晶表示装置
US10401662B2 (en) 2012-10-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and touch panel
JP2014115434A (ja) * 2012-12-10 2014-06-26 Mitsubishi Electric Corp アレイ基板及び表示装置
US9666608B2 (en) 2012-12-10 2017-05-30 Mitsubishi Electric Corporation Array substrate and display device
JP2015043076A (ja) * 2013-07-25 2015-03-05 株式会社半導体エネルギー研究所 液晶表示装置および電子機器
JP2018173666A (ja) * 2013-07-25 2018-11-08 株式会社半導体エネルギー研究所 液晶表示装置
US10338419B2 (en) 2013-07-25 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2019086544A (ja) * 2017-11-01 2019-06-06 株式会社ジャパンディスプレイ 基板及び電気泳動装置
US11227876B2 (en) 2017-11-01 2022-01-18 Japan Display Inc. Substrate and electrophoretic device
JP6999367B2 (ja) 2017-11-01 2022-01-18 株式会社ジャパンディスプレイ 基板及び電気泳動装置

Also Published As

Publication number Publication date
US8289489B2 (en) 2012-10-16
US20110037931A1 (en) 2011-02-17
JP5616072B2 (ja) 2014-10-29

Similar Documents

Publication Publication Date Title
JP5616072B2 (ja) Ffsモード液晶表示装置及びその製造方法
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101219821B1 (ko) Ffs 모드 액정표시장치 및 그 제조방법
JP5529647B2 (ja) Ffsモード液晶表示装置及びその製造方法
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
KR101921163B1 (ko) 횡전계형 액정표시장치 및 이의 제조 방법
JP4866703B2 (ja) 液晶表示装置
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
JP5044098B2 (ja) アレイ基板及びその製造方法と、これを有する液晶表示装置
TWI633473B (zh) 內嵌式觸控液晶顯示裝置及其製作方法
JP2004212952A (ja) 反射透過型液晶表示装置とその製造方法
KR20150025418A (ko) 액정표시장치 및 그 제조방법
KR101981279B1 (ko) 액정표시장치 및 그 제조방법
JP2006091886A (ja) カラーフィルタ表示板及びこれを含む液晶表示装置
KR101881277B1 (ko) 액정표시장치 및 그 제조방법
KR101887691B1 (ko) 프린지 필드형 액정표시장치의 제조방법
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20080100642A (ko) 액정 표시 장치
JP5288726B2 (ja) 液晶表示装置
KR101930296B1 (ko) 액정표시장치
KR101820532B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR20120075109A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101374107B1 (ko) 반사투과형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140911

R150 Certificate of patent or registration of utility model

Ref document number: 5616072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250