JP2017034272A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017034272A
JP2017034272A JP2016199607A JP2016199607A JP2017034272A JP 2017034272 A JP2017034272 A JP 2017034272A JP 2016199607 A JP2016199607 A JP 2016199607A JP 2016199607 A JP2016199607 A JP 2016199607A JP 2017034272 A JP2017034272 A JP 2017034272A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016199607A
Other languages
English (en)
Other versions
JP6268254B2 (ja
Inventor
本田　達也
Tatsuya Honda
達也 本田
将志 津吹
Masashi Tsubuki
将志 津吹
野中　裕介
Yusuke Nonaka
裕介 野中
貴志 島津
Takashi Shimazu
貴志 島津
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017034272A publication Critical patent/JP2017034272A/ja
Application granted granted Critical
Publication of JP6268254B2 publication Critical patent/JP6268254B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純物元素濃度を低減し、ゲート絶縁膜近傍の酸化物半導体膜の結晶性を向上させ、さらに、当該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供する。
【解決手段】下地絶縁膜１０４と、下地絶縁膜上に形成された酸化物半導体膜１０６と、酸化物半導体膜上に形成されたソース電極１０８ａ及びドレイン電極１０８ｂと、酸化物半導体膜、ソース電極及びドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜１１０と、ゲート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極１１２と、を有する。酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度が１．０原子％以下の濃度である領域を有し、少なくとも領域内に、結晶部を含む。
【選択図】図１

Description

半導体装置、及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いて、トランジスタを構成する技
術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）
のような電子デバイスに広く応用されている。例えば、トランジスタに適用可能な半導体
薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導
体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び
亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参
照）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよ
りも高いオン特性（オン電流など）を有する。当該酸化物半導体を用いたトランジスタを
、高機能デバイスに応用するために、さらなる特性の向上が求められており、酸化物半導
体の結晶化の技術が進められている（特許文献２参照）。特許文献２においては、酸化物
半導体を熱処理することによって、結晶化する技術が開示されている。
特開２００６−１６５５２８号公報 特開２００８−３１１３４２号公報
酸化物半導体膜を用いたトランジスタにおいて、トップゲート構造のトランジスタを構
成する場合、当該酸化物半導体膜上に、ゲート絶縁膜が形成される。ゲート絶縁膜を形成
する際に、被形成面となる酸化物半導体膜中に、ゲート絶縁膜の構成元素が混入すること
がある。
例えば、酸化物半導体膜を形成後に、ゲート絶縁膜として、スパッタリング法を用いて
酸化シリコン（ＳｉＯｘ、ｘ＝２以上）を形成した際に、当該酸化シリコンの構成元素で
あるシリコンが、スパッタリング時に用いる希ガス元素（例えば、アルゴン等）と、とも
に酸化物半導体膜に打ち込まれ、酸化物半導体膜の構成元素であるＩｎ−Ｏの結合を切っ
て、酸化物半導体膜に不純物元素として取り込まれてしまう。特に、酸化物半導体膜とゲ
ート絶縁膜との界面近傍には不純物元素が高い濃度で取り込まれるおそれがある。酸化物
半導体膜とゲート絶縁膜との界面近傍には、チャネル領域が形成されるため、シリコンな
どの不純物元素が取り込まれると、酸化物半導体膜が高抵抗化してしまう。その結果、ト
ランジスタの電気特性の一であるオン電流が低下してしまう。このように、酸化物半導体
膜に不純物元素が残存すると、トランジスタの電気特性に影響を与える要因になる。
また、酸化物半導体膜が結晶部を含む構成である場合、ゲート絶縁膜の構成元素が酸化
物半導体膜に混入すると、酸化物半導体膜の結晶部の結合が切れ、ゲート絶縁膜近傍の酸
化物半導体膜において、非晶質領域が多く形成されてしまう。
このような問題に鑑み、ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純物元素の濃
度を低減することを目的の一とする。また、ゲート絶縁膜近傍の酸化物半導体膜の結晶性
を向上させることを目的の一とする。また、当該酸化物半導体膜を用いることにより、安
定した電気特性を有する半導体装置を提供することを目的の一とする。
開示する本発明の一態様は、下地絶縁膜と、下地絶縁膜上に形成された酸化物半導体膜
と、酸化物半導体膜上に形成されたソース電極、及びドレイン電極と、酸化物半導体膜、
ソース電極、及びドレイン電極上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲ
ート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と
、を有し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコ
ン濃度が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を
含む半導体装置である。
また、開示する本発明の他の一態様は、下地絶縁膜と、下地絶縁膜上に形成された酸化
物半導体膜と、酸化物半導体膜上に形成されたシリコン酸化物を含むゲート絶縁膜と、ゲ
ート絶縁膜と接し、少なくとも酸化物半導体膜と重畳する領域に設けられたゲート電極と
、ゲート絶縁膜、及びゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され
、少なくとも酸化物半導体膜と電気的に接続するソース電極、及びドレイン電極と、を有
し、酸化物半導体膜は、ゲート絶縁膜との界面から酸化物半導体膜に向けてシリコン濃度
が１．０原子％以下の濃度で分布する領域を有し、少なくとも領域内に、結晶部を含む半
導体装置である。
上記各構成において、領域は、ゲート絶縁膜に接して厚さが５ｎｍ以下になるよう形成
されることが好ましい。また、酸化物半導体膜は、領域以外にも、結晶部を含むことが好
ましく、結晶部は、ｃ軸が下地絶縁膜と酸化物半導体膜との界面に対して垂直な方向に揃
うことが好ましい。
また、上記各構成において、領域は、シリコン濃度が０．１原子％以下となることが好
ましい。また、領域は、炭素濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下となること
が好ましい。
ゲート絶縁膜近傍の酸化物半導体膜を、上述したシリコン濃度、または炭素濃度とする
ことによって、酸化物半導体膜の高抵抗化の抑制、及び結晶性を向上させることができる
。その結果、安定した電気特性を有する半導体装置とすることができる。
開示する本発明の一態様によれば、ゲート絶縁膜近傍の酸化物半導体膜に含まれる不純
物元素の濃度を低減することができる。また、ゲート絶縁膜近傍の酸化物半導体膜の結晶
性を向上させることができる。また、安定した電気特性を有する半導体装置を提供するこ
とができる。
半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 計算に用いたモデル図。 計算に用いたモデル図。 計算結果を示す図。 計算に用いたモデル図。 計算結果を示す図。 本発明の実施例に係る測定結果を示す図。 本発明の実施例に係る測定結果を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する
。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱するこ
となく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される
。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない
。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の
混同を避けるために付すものであり、数的に限定するものではないことを付記する。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電
極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外
しない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
（実施の形態１）
本実施の形態では、半導体装置、及び半導体装置の作製方法の一形態を、図１、及び図
２を用いて説明する。
〈半導体装置の構成例〉
図１（Ａ）、及び図１（Ｂ）に、半導体装置の一例として、トップゲート構造のトラン
ジスタの平面図および断面図を示す。図１（Ａ）は平面図であり、図１（Ｂ）は、図１（
Ａ）における破線Ｘ１−Ｙ１に係る断面図に相当する。なお、図１（Ａ）では、煩雑にな
ることを避けるため、トランジスタ１５０の構成要素の一部（例えば、ゲート絶縁膜１１
０など）を省略している。
図１（Ａ）、及び図１（Ｂ）に示すトランジスタ１５０は、基板１０２上に、下地絶縁
膜１０４と、下地絶縁膜１０４上に形成された領域１０６ａ、及び領域１０６ｂを含む酸
化物半導体膜１０６と、下地絶縁膜１０４、及び酸化物半導体膜１０６上に形成されたソ
ース電極１０８ａ、及びドレイン電極１０８ｂと、酸化物半導体膜１０６、ソース電極１
０８ａ、及びドレイン電極１０８ｂ上に形成されたゲート絶縁膜１１０と、ゲート絶縁膜
１１０と接し、少なくとも酸化物半導体膜１０６と重畳する領域に設けられたゲート電極
１１２と、を含む。また、トランジスタ１５０上に層間絶縁膜１１４が形成されている。
また、酸化物半導体膜１０６の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好まし
くは１０ｎｍ以上３０ｎｍ以下とする。また、酸化物半導体膜１０６は、単結晶、または
微結晶などの結晶性を有する構造とすることが好ましい。
また、酸化物半導体膜１０６は、図１（Ｂ）に示すように、端部に２０°乃至５０°の
テーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化
物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜
１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１５０の
リーク電流の発生を低減することができる。
また、本実施の形態において、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉ
ｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ）膜であることが好ましい。なお、ＣＡＡＣ−ＯＳ膜については、後述するトランジス
タ１５０の作製方法において、詳細な説明を行う。
また、ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有するシリコンを含む酸化物
を用いることが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化
シリコンのような絶縁膜を用いればよい。
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造と
する場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化
シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタン
または窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化
ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加
されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアル
ミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良
い。
なお、ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁
膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０
６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、
ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好
ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表され
る酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１
１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化
物半導体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることがで
きる。
しかしながら、ゲート絶縁膜１１０として酸化シリコン膜を用いる場合、ゲート絶縁膜
１１０の構成元素であるシリコンなどが不純物として酸化物半導体膜１０６に取り込まれ
るおそれがある。酸化物半導体膜１０６にゲート絶縁膜１１０の構成元素であるシリコン
などが不純物として取り込まれることにより、トランジスタの特性に影響を与える要因に
なる。
また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０の構
成元素であるシリコンなどが酸化物半導体膜１０６に混入し、酸化物半導体膜１０６の結
晶部の結合が切れ、ゲート絶縁膜１１０近傍の酸化物半導体膜１０６において、非晶質領
域が多く形成されてしまう。
特に、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍においては、シリコン
などの不純物が取り込まれやすい。酸化物半導体膜１０６とゲート絶縁膜１１０との界面
近傍にはトランジスタ１５０のチャネル領域が形成されるため、酸化物半導体膜１０６と
ゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれると、トランジス
タ１５０の電気特性を変動させてしまうおそれがある。
ここで、酸化物半導体膜１０６に、不純物としてシリコン酸化物であるＳｉＯ２が添加
されると、どのような構造変化が起こるかについて、古典分子動力学計算により調査した
結果について、図１２乃至図１４を用いて説明する。なお、上記計算を行うため、古典分
子動力学計算ソフトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳ ＭＥを用いた。
古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義すること
で、各原子に働く力を評価する。ニュートンの運動方程式を数値的に解くことにより、各
原子の運動（時間発展）を決定論的に追跡できる。
以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙ
ｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。
計算モデルとして、１６８０原子数からなるＩｎＧａＺｎＯ４の単結晶構造（図１２（
Ａ）参照）と、１６８０原子数からなるＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ
２０原子ずつをシリコン（Ｓｉ）原子で置換した構造（図１２（Ｂ）参照）を作製した。
図１２（Ｂ）に示すシリコン（Ｓｉ）置換モデルにおいて、シリコン（Ｓｉ）は、３．５
７ａｔｏｍ％（２．３４重量％）である。また、図１２（Ａ）に示す単結晶モデルの密度
は、６．３６ｇ／ｃｍ３であり、図１２（Ｂ）に示すシリコン（Ｓｉ）置換モデルの密度
は、６．０８ｇ／ｃｍ３である。
図１２（Ａ）、及び図１２（Ｂ）に示す計算モデルに対して、ＩｎＧａＺｎＯ４の単結
晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃
において、圧力一定（１ａｔｏｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×
７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの
構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原
子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子
同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより
得られた最終構造をそれぞれ図１３（Ａ）、及び図１３（Ｂ）に示す。また、それぞれの
構造における動径分布関数ｇ（ｒ）を図１４に示す。
図１３（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っている
が、図１３（Ｂ）に示すシリコン（Ｓｉ）置換モデルは不安定で、時間経過とともに結晶
構造が崩れていき、アモルファス構造へと変化することが確認できる。また、図１４にお
いて、各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離で
もピークがあり、長距離秩序があることがわかる。一方、シリコン（Ｓｉ）置換モデルで
は、０．６ｎｍ近傍でピークが消え、長距離秩序がないことがわかる。
これらの計算結果により、ＩｎＧａＺｎＯ４にシリコン（Ｓｉ）が含まれることにより
、ＩｎＧａＺｎＯ４のアモルファス化が起こりやすくなることが示唆された。また、Ｉｎ
ＧａＺｎＯ４にシリコン（Ｓｉ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ
４は結晶化しないことが確認された。
次に、酸化物半導体膜１０６に炭素原子（Ｃ）が添加されると、どのような構造変化が
起こるかについて、古典分子動力学計算により調査した結果について、図１２（Ａ）、図
１５、及び図１６を用いて説明する。なお、上記計算を行うため、古典分子動力学計算ソ
フトウェアとして、富士通株式会社製ＳＣＩＧＲＥＳＳ ＭＥを用いた。
以下に、計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙ
ｅｒ−Ｈｕｇｇｉｎｓポテンシャルを用いた。また、炭素原子（Ｃ）との原子間相互作用
にはＬｅｎｎａｒｄ−Ｊｏｎｅｓポテンシャルを用いた。
計算モデルとして、１６８０原子数からなるＩｎＧａＺｎＯ４の単結晶構造（図１２（
Ａ）参照）と、１６８０原子数からなるＩｎＧａＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ
２０原子ずつを炭素原子（Ｃ）で置換し、酸素（Ｏ）の８０原子を炭素原子（Ｃ）で置換
した構造（図１５（Ａ）参照）を作製した。図１５（Ａ）に示す炭素（Ｃ）置換モデルに
おいて、炭素原子（Ｃ）は、８．３３ａｔｏｍ％である。また、図１２（Ａ）に示す単結
晶モデルの密度は、６．３６ｇ／ｃｍ３であり、図１５（Ａ）に示す炭素（Ｃ）置換モデ
ルの密度は、５．８９ｇ／ｃｍ３である。
図１２（Ａ）、及び図１５（Ａ）に示す計算モデルに対して、ＩｎＧａＺｎＯ４の単結
晶の融点（古典分子動力学計算による見積もりでは約２０００℃）より小さい１７２７℃
において、圧力一定（１ａｔｏｍ）で、１５０ｐｓｅｃ間（時間刻み幅０．２ｆｓｅｃ×
７５万ステップ）の古典分子動力学計算により、構造緩和を行った。また、これら２つの
構造に対して動径分布関数ｇ（ｒ）を求めた。なお、動径分布関数ｇ（ｒ）とは、ある原
子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子
同士の相関が無くなっていくと、ｇ（ｒ）は１に近づく。
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学計算を行うことにより
得られた最終構造をそれぞれ、図１３（Ａ）、及び図１５（Ｂ）に示す。また、それぞれ
の構造における動径分布関数ｇ（ｒ）を図１６に示す。
図１３（Ａ）に示す単結晶モデルは安定で、最終構造においても結晶構造を保っている
が、図１５（Ｂ）に示す炭素（Ｃ）置換モデルは不安定で、時間経過とともに結晶構造が
崩れていき、アモルファス構造へと変化することが確認できる。また、図１６において、
各構造モデルの動径分布関数ｇ（ｒ）を比較すると、単結晶モデルでは、長距離でもピー
クがあり、長距離秩序があることがわかる。一方、炭素（Ｃ）置換モデルでは、０．７ｎ
ｍ近傍でピークが消え、長距離秩序がないことがわかる。
これらの計算結果により、ＩｎＧａＺｎＯ４に炭素（Ｃ）が含まれることによって、Ｉ
ｎＧａＺｎＯ４のアモルファス化が起こりやすくなることが示唆された。また、ＩｎＧａ
ＺｎＯ４に炭素（Ｃ）が含まれた状態で高温加熱を行っても、ＩｎＧａＺｎＯ４は結晶化
しないことが確認された。
そこで、本実施の形態に示す半導体装置において、酸化物半導体膜１０６のゲート絶縁
膜１１０との界面近傍に取り込まれるシリコンなどの不純物を抑制する。その結果、酸化
物半導体膜１０６において、ゲート絶縁膜１１０との界面から酸化物半導体膜１０６に向
けたシリコン濃度が１．０原子％以下の濃度で分布する領域が形成される。当該領域は、
図１（Ｂ）において、領域１０６ａと示す。また、領域１０６ａに含まれるシリコン濃度
は、０．１原子％以下であるとより好ましい。また、領域１０６ａは、ゲート絶縁膜１１
０に接して厚さが５ｎｍ以下で存在する。
なお、図１（Ｂ）において、酸化物半導体膜１０６の領域１０６ａ以外の領域を領域１
０６ｂと示す。
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコン
と同様に酸化物半導体膜１０６に不純物として取り込まれるおそれがある。そこで、領域
１０６ａに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
シリコンなどの不純物を酸化物半導体膜１０６に混入させないためには、ゲート絶縁膜
１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい
。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲ
ート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱
くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶
縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲット
と基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０
の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、
酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、
スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好
ましい。
このように、酸化物半導体膜１０６の領域１０６ａに取り込まれるシリコン、及び炭素
などの不純物濃度を低減することにより、トランジスタ１５０の電気特性の変動を抑制す
ることができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶
縁膜１１０との界面近傍まで、結晶部を形成することができる。このような酸化物半導体
膜１０６を用いてトランジスタ１５０を作製することにより、安定した電気特性を有する
半導体装置とすることができる。
なお、その他の構成要素の詳細については、後述するトランジスタ１５０の作製方法に
おいて、図２を用いて説明する。
〈トランジスタ１５０の作製方法〉
以下、図２を用いて、本実施の形態に係る図１に示すトランジスタ１５０の作製方法の
一例について説明する。
まず、基板１０２を準備する。基板１０２に使用することができる基板に大きな制限は
ないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる
。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セ
ラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、シリ
コンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム
などの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。
また、基板１０２として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓
性基板上に酸化物半導体膜１０６を含むトランジスタを直接作製してもよいし、他の作製
基板に酸化物半導体膜１０６を含むトランジスタを作製し、その後可撓性基板に剥離、転
置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化
物半導体膜１０６を含むトランジスタとの間に剥離層を設けるとよい。
次に、基板１０２上に下地絶縁膜１０４を形成する（図２（Ａ）参照）。下地絶縁膜１
０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する効果があり、窒
化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選
ばれた一、または複数の膜による積層構造により形成することができる。
また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１
０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、酸化物を含む絶
縁膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させる
ことができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸
素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成
を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ
２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このよう
な酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素
を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１５０のトラン
ジスタ特性を良好にすることができる。
また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行って
も良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる
逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板
１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を
改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いて
もよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティ
クル、ごみともいう）を除去することができる。
次いで、下地絶縁膜１０４上に酸化物半導体膜１０６を形成する（図２（Ａ）参照）。
また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶
縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜する
のが好ましい。
ここで、酸化物半導体膜１０６に用いることができるＣＡＡＣ−ＯＳ膜について、以下
詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ
膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、
当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また
、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒ
ｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境
界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダ
リーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移
動の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三
角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状また
は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸
及びｂ軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、
８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−
５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、表
面の近傍では結晶部の占める割合が高くなることがある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形
成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。
なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、ま
たは成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射によるトランジスタ
の電気特性の変動を低減することが可能である。また、しきい値の変動、及びバラツキを
抑制できる。よって、当該トランジスタは、信頼性が高い。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができる。
さらに、結晶性を有する酸化物半導体膜表面の平坦性を高めることによって、該酸化物半
導体を用いたトップゲート構造のトランジスタは、アモルファス状態の酸化物半導体を用
いたトランジスタ以上の電界効果移動度を得ることができる。酸化物半導体膜表面の平坦
性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的に
は、平均面粗さ（Ｒａ）が０．１５ｎｍ以下、好ましくは０．１ｎｍ以下の表面上に形成
するとよい。
なお、Ｒａは、算術平均粗さを面に対して適用できるよう三次元に拡張したものであり
、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義
される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，
ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（
ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面
に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒ
ａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて
測定可能である。
また、酸化物半導体膜１０６に用いる酸化物半導体としては、少なくともインジウム（
Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好まし
い。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすための
スタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また
、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーと
してハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ
）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）
、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好まし
い。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸
化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸
化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ
とも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−
Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚ
ｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ
系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸
化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化
物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示
す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数
）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩ
ｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の
酸化物を用いるとよい。
また、酸化物半導体膜１０６の成膜工程において、酸化物半導体膜１０６に水素、また
は水がなるべく含まれないことが好ましい。例えば、酸化物半導体膜１０６の成膜工程の
前処理として、スパッタリング装置の予備加熱室で下地絶縁膜１０４が形成された基板１
０２を予備加熱し、基板１０２、及び下地絶縁膜１０４に吸着した水素、水分などの不純
物を脱離し排気することが好ましい。また、酸化物半導体膜１０６の成膜時、残留水分が
排気された成膜室（成膜チャンバーともいう）で行うことが好ましい。
なお、予備加熱室、及び成膜室の水分を除去するためには、吸着型の真空ポンプ、例え
ば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ま
しい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい
。クライオポンプを用いて排気した、予備加熱室、及び成膜室は、例えば、水素原子、水
（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排
気されるため、酸化物半導体膜１０６に含まれる水素、水分などの不純物の濃度を低減で
きる。
なお、本実施の形態では、酸化物半導体膜１０６としてＩｎ−Ｇａ−Ｚｎ系酸化物をス
パッタリング法により成膜する。また、酸化物半導体膜１０６は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下においてスパッタ
リング法により形成することができる。
酸化物半導体膜１０６として、Ｉｎ−Ｇａ−Ｚｎ系酸化物をスパッタリング法で作製す
るためのターゲットとしては、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属
酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の金属酸化物ターゲット
や、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の金属酸化物ターゲットを用いることがで
きる。ただし、酸化物半導体膜１０６に用いることのできるターゲットは、これらのター
ゲットの材料、及び組成比に限定されるものではない。
また、酸化物半導体膜１０６を上述した金属酸化物ターゲットを用いて形成した場合、
ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用
いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜１０６の組成比は、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。
これは、酸化物半導体膜１０６の成膜中において、ＺｎＯが昇華する、またはＩｎ２Ｏ３
、Ｇａ２Ｏ３、ＺｎＯの各成分のスパッタリングレートが異なるためだと考えられる。
したがって、所望の組成比の薄膜を形成したい場合においては、予め金属酸化物ターゲ
ットの組成比を調整する必要がある。例えば、薄膜である酸化物半導体膜１０６の組成比
を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、
金属酸化物ターゲットの組成比を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１．５［
ｍｏｌ比］とすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多く
すればよい。ただし、ターゲットの組成比は、上記数値に限定されず、成膜条件や、形成
される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎ
Ｏの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
また、金属酸化物ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％
以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いることにより、
成膜した酸化物半導体膜１０６は緻密な膜とすることができる。
また、酸化物半導体膜１０６を成膜する際に用いるスパッタリングガスとしては、水素
、水、水酸基、または水素化物などの不純物が除去された高純度ガスを用いることが好ま
しい。
酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜
を形成する方法としては、三つ挙げられる。一つめは、成膜温度を１００℃以上４５０℃
以下として酸化物半導体膜の成膜を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線
ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理
を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクト
ルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体
膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物
半導体膜の成膜を行うことで、ｃ軸が酸化物半導体膜の被形成面の法線ベクトルまたは表
面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ター
ゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットに
イオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈
開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として
剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持し
たまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）
を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好まし
くは１５０℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、
平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
なお、酸化物半導体膜１０６として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半
導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。
次いで、下地絶縁膜１０４、及び酸化物半導体膜１０６上にソース電極及びドレイン電
極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電極及び
ドレイン電極に用いる導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、
チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素
を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等
を用いることができる。また、アルミニウム、銅などの金属膜の下側、または上側の一方
または双方にチタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属
窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成と
しても良い。また、ソース電極及びドレイン電極に用いる導電膜は、導電性の金属酸化物
で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化ス
ズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、
ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）を用いることができ
る。ソース電極及びドレイン電極に用いる導電膜は、上記の材料を用いて単層、または積
層して成膜することができる。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタ
リング法、スピンコート法などの各種成膜方法を用いることができる
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的に
エッチングを行ってソース電極１０８ａ、及びドレイン電極１０８ｂを形成した後、レジ
ストマスクを除去する（図２（Ｂ）参照）。当該フォトリソグラフィ工程におけるレジス
トマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好
ましい。
また、上記工程により、酸化物半導体膜１０６上で隣り合うソース電極１０８ａの下端
部とドレイン電極１０８ｂの下端部との間隔幅によって、後に形成されるトランジスタ１
５０のチャネル長Ｌが決定される。よって、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場
合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕ
ｌｔｒａｖｉｏｌｅｔ）を用いてフォトリソグラフィ工程でのレジストマスク形成時の露
光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に
形成されるトランジスタ１５０のチャネル長Ｌを微細化することが可能であり、回路の動
作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数、及び工程数を削減するため、
透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジス
トマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジス
トマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形す
ることができるため、異なるパターンに加工する複数のエッチング工程に用いることがで
きる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに
対応するレジストマスクを形成することができる。よって露光マスク数を削減することが
でき、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体膜１０６がエッチングされ、分断する
ことのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみ
をエッチングし、酸化物半導体膜１０６を全くエッチングしないという条件を得ることは
難しく、導電膜のエッチングの際に酸化物半導体膜１０６は、一部のみがエッチングされ
、例えば、酸化物半導体膜１０６の膜厚の５％乃至５０％がエッチングされ、溝部（凹部
）を有する酸化物半導体膜１０６となることもある。
次いで、酸化物半導体膜１０６、ソース電極１０８ａ、及びドレイン電極１０８ｂを覆
って、ゲート絶縁膜１１０を形成する。ここで、ゲート絶縁膜１１０の膜厚は、例えば１
ｎｍ以上５００ｎｍ以下とすることができる。また、ゲート絶縁膜１１０の作製方法に特
に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法
、ＡＬＤ法等を適宜用いてゲート絶縁膜１１０を作製することができる。
ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが
好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのよう
なシリコンを含む酸化物を用いればよい。
また、ゲート絶縁膜１１０形成時に、酸化物半導体膜１０６のゲート絶縁膜１１０との
界面近傍にシリコンなどの不純物が取り込まれる。その結果、酸化物半導体膜１０６は、
ゲート絶縁膜１１０との界面近傍に、領域１０６ａが形成され、領域１０６ａ以外の酸化
物半導体膜１０６は、領域１０６ｂとなる。
なお、領域１０６ａに含まれるシリコン濃度は、１．０原子％以下、より好ましくは、
０．１原子％以下とする。また、領域１０６ａは、ゲート絶縁膜１１０に接して厚さが５
ｎｍ以下の範囲に存在する。
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコン
と同様に酸化物半導体膜１０６の領域１０６ａに不純物として取り込まれる。そこで、領
域１０６ａに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ま
しくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造と
する場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化
シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタン
または窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化
ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加
されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアル
ミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良
い。
ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁膜を加
熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に酸
素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲート
絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく
、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸化
シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０と
して用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半導
体膜１０６を用いたトランジスタ１５０のトランジスタ特性を良好にすることができる。
また、ゲート絶縁膜１１０は、シリコンなどの不純物を酸化物半導体膜１０６に混入さ
せないために、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入
らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シ
リコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体
膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成
膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁
膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。
ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ
法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることが
できる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０
６にダメージが少ないため好ましい。
次いで、ゲート絶縁膜１１０上に、ゲート電極（これと同じ層で形成される配線を含む
）を形成するための導電膜を形成する。ゲート電極に用いる導電膜としては、例えば、モ
リブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウ
ム等の金属材料、またはこれらを主成分とする合金材料を用いることができる。ゲート電
極に用いる導電膜としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属
酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（Ｚｎ
Ｏ）、インジウムスズ酸化物（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、
インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリ
コン若しくは酸化シリコンを含有させたものを用いることができる。ゲート電極は、上記
の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず
、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いるこ
とができる。
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的に
エッチングを行って、ゲート電極１１２を形成した後、レジストマスクを除去する（図２
（Ｃ）参照）。また、ゲート電極１１２を形成するためのレジストマスクをインクジェッ
ト法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを
使用しないため、製造コストを低減できる。なお、ゲート電極１１２のエッチングは、ド
ライエッチングでもウェットエッチングでもよく、両方を用いてもよい。なお、ゲート電
極１１２が形成された段階で、トランジスタ１５０が形成される。
次いで、ゲート絶縁膜１１０、及びゲート電極１１２上に層間絶縁膜１１４を形成する
（図２（Ｄ）参照）。
層間絶縁膜１１４としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸
化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸
化ハフニウム膜などの酸化物絶縁膜を単層、或いは積層して用いればよい。また、上述の
酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸
化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例え
ば、スパッタリング法を用いて、ゲート電極１１２側から順に酸化シリコン膜、及び酸化
アルミニウム膜の積層を形成する。
層間絶縁膜１１４の成膜後、酸化物半導体膜１０６に対して熱処理を行うのが好ましい
。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。
当該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、
または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９
９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすること
が好ましい。
酸化物半導体膜成膜後の熱処理によって、酸化物半導体を構成する主成分材料の一つで
ある酸素が同時に減少してしまう可能性がある。しかし、当該熱処理において、下地絶縁
膜１０４、またはシリコンを含む酸化物を用いて形成されるゲート絶縁膜１１０より、酸
素を酸化物半導体膜１０６へ供給することができるので、酸化物半導体膜１０６の酸素欠
損を補完することができる。
上述のような熱処理を行うことで、酸化物半導体膜１０６を、その主成分以外の不純物
が極力含まれないように高純度化することができる。高純度化された酸化物半導体膜１０
６中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×
１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１
０１１／ｃｍ３未満である。このようにして、ｉ型（真性）化された酸化物半導体膜１０
６を形成することができる。
以上の工程でトランジスタ１５０が形成される。トランジスタ１５０は、酸化物半導体
膜１０６の領域１０６ａに取り込まれるシリコンなどの不純物濃度が低減されている。ま
た、酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０との界面近傍ま
で、結晶部を形成することができる。これにより、トランジスタ１５０を、安定した電気
特性を有するものとすることができる。
また、層間絶縁膜１１４上に、さらに平坦化絶縁膜を設けても良い。平坦化絶縁膜とし
ては、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹
脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機
材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができ
る。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、実施の形態１の図１、及び図２に示した半導体装置、及び半
導体装置の作製方法の変形例について、図３乃至図５を用いて説明を行う。なお、図１、
及び図２で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
〈半導体装置の構成例（変形例）〉
図３（Ａ）、及び図３（Ｂ）に、半導体装置の一例として、トップゲート構造のトラン
ジスタの平面図、および断面図を示す。図３（Ａ）は平面図であり、図３（Ｂ）は、図３
（Ａ）における破線Ｘ２−Ｙ２に係る断面図に相当する。なお、図３（Ａ）では、煩雑に
なることを避けるため、トランジスタ１６０の構成要素の一部（例えば、ゲート絶縁膜１
１０など）を省略している。
図３（Ａ）、及び図３（Ｂ）に示すトランジスタ１６０は、基板１０２上に、下地絶縁
膜１０４と、下地絶縁膜１０４上に形成された領域１０６ｃ、領域１０６ｄ、領域１０６
ｅ、及び領域１０６ｆを含む酸化物半導体膜１０６と、酸化物半導体膜１０６上に形成さ
れたゲート絶縁膜１１０と、ゲート絶縁膜１１０と接し、少なくとも酸化物半導体膜１０
６と重畳する領域に設けられたゲート電極１１２と、ゲート絶縁膜１１０、及びゲート電
極１１２上に形成された層間絶縁膜１１４と、層間絶縁膜１１４上に設けられ、酸化物半
導体膜１０６と電気的に接続されたソース電極１０８ａ、及びドレイン電極１０８ｂを含
む。
酸化物半導体膜１０６は、チャネル形成領域として機能する領域１０６ｃ、及び領域１
０６ｄを含み、チャネル形成領域を挟んで一対の低抵抗領域として機能する領域１０６ｅ
、及び領域１０６ｆを含む。
また、酸化物半導体膜１０６は、図３（Ｂ）に示すように、端部に２０°乃至５０°の
テーパーを有していることが好ましい。酸化物半導体膜１０６の端部が垂直であると酸化
物半導体膜１０６の端部から酸素が抜けやすく酸素欠損を生じやすいが、酸化物半導体膜
１０６の端部にテーパーを有することで酸素欠損の発生を抑制し、トランジスタ１６０の
リーク電流の発生を低減することができる。
また、ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いる
ことが好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコン
のようなシリコンを含む酸化物を用いればよい。
なお、ゲート絶縁膜１１０としてシリコンを含む酸化物を用いることにより、当該絶縁
膜を加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０
６に酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、
ゲート絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好
ましく、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表され
る酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１
１０として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化
物半導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることがで
きる。
しかしながら、ゲート絶縁膜１１０として酸化シリコン膜を用いる場合、ゲート絶縁膜
１１０中のシリコンが不純物として酸化物半導体膜１０６に取り込まれるおそれがある。
酸化物半導体膜１０６にゲート絶縁膜１１０の構成元素であるシリコンなどが不純物とし
て取り込まれることにより、トランジスタの特性に影響を与える要因になる。また、酸化
物半導体膜１０６をＣＡＡＣ−ＯＳ膜とする場合、ゲート絶縁膜１１０の構成元素が酸化
物半導体膜１０６に混入し、酸化物半導体膜１０６の結晶部の結合が切れ、ゲート絶縁膜
１１０近傍の酸化物半導体膜１０６において、非晶質領域が多く形成されてしまう。
特に、酸化物半導体膜１０６とゲート絶縁膜１１０との界面近傍においては、シリコン
などの不純物が取り込まれやすい。酸化物半導体膜１０６とゲート絶縁膜１１０との界面
近傍にはトランジスタ１６０のチャネル領域が形成されるため、酸化物半導体膜１０６と
ゲート絶縁膜１１０との界面近傍にシリコンなどの不純物が取り込まれると、トランジス
タ１５０の電気特性を変動させてしまうおそれがある。
そこで、本実施の形態に示す半導体装置において、酸化物半導体膜１０６のゲート絶縁
膜１１０との界面近傍に取り込まれるシリコンなどの不純物を抑制する。その結果、酸化
物半導体膜１０６において、ゲート絶縁膜１１０との界面から酸化物半導体膜１０６に向
けたシリコン濃度が１．０原子％以下の濃度で分布する領域が形成される。当該領域は、
図３（Ｂ）において、領域１０６ｃ、及び領域１０６ｅと示す。また、領域１０６ｃ、及
び領域１０６ｅに含まれるシリコン濃度は、０．１原子％以下であるとより好ましい。ま
た、領域１０６ｃ、及び領域１０６ｅは、ゲート絶縁膜１１０に接して５ｎｍ以下の厚さ
で存在する。
なお、図３（Ｂ）において、酸化物半導体膜１０６中、下地絶縁膜１０４側の領域を領
域１０６ｄ及び領域１０６ｆとして示し、ゲート絶縁膜１１０に近い領域を領域１０６ｃ
及び領域１０６ｅとして、それぞれ示す。
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコン
と同様に酸化物半導体膜１０６に不純物として取り込まれるおそれがある。そこで、領域
１０６ｃ、及び領域１０６ｅに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ
３以下、より好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
シリコンなどの不純物を酸化物半導体膜１０６に混入させないためには、ゲート絶縁膜
１１０を形成の際に、酸化物半導体膜１０６にダメージが入らないように形成すればよい
。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シリコン膜を形成する場合、ゲ
ート絶縁膜１１０の構成元素であるシリコンが酸化物半導体膜１０６に衝突する勢いを弱
くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成膜電力を低くする、ゲート絶
縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁膜１１０成膜時のターゲット
と基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。ただし、ゲート絶縁膜１１０
の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ法により、酸化シリコン膜、
酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。ＰＥ−ＣＶＤ法は、
スパッタリング法に比べ、下地膜となる酸化物半導体膜１０６にダメージが少ないため好
ましい。
このように、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれる
シリコン、及び炭素などの不純物濃度を低減することにより、トランジスタ１６０の電気
特性の変動を抑制することができる。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜と
する場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。この
ような酸化物半導体膜１０６を用いてトランジスタ１６０を作製することにより、安定し
た電気特性を有する半導体装置とすることができる。
なお、その他の構成要素の詳細については、後述するトランジスタ１６０の作製方法に
おいて、図４、及び図５を用いて説明する。
〈トランジスタ１６０の作製方法〉
以下、図４、及び図５を用いて、本実施の形態に係る図３に示すトランジスタ１６０の
作製方法の一例について説明する。
まず、基板１０２を準備する。基板１０２については、実施の形態１に記載した構成と
、同様の構成とすることができる。
次に、基板１０２上に下地絶縁膜１０４を形成する（図４（Ａ）参照）。下地絶縁膜１
０４は、基板１０２からの水素、水分などの不純物元素の拡散を防止する機能があり、窒
化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選
ばれた一、または複数の膜による積層構造により形成することができる。
また、下地絶縁膜１０４のその他の効果としては、のちに形成される酸化物半導体膜１
０６に酸素を供給することができる。例えば、下地絶縁膜１０４として、酸化物を含む絶
縁膜を用いた場合、当該下地絶縁膜１０４を加熱することにより酸素の一部を脱離させる
ことができるので、酸化物半導体膜１０６に酸素を供給し、酸化物半導体膜１０６中の酸
素欠損を補填することができる。特に、下地絶縁膜１０４中に少なくとも化学量論的組成
を超える量の酸素が存在することが好ましく、例えば、下地絶縁膜１０４として、ＳｉＯ
２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このよう
な酸化シリコン膜を下地絶縁膜１０４として用いることで、酸化物半導体膜１０６に酸素
を供給することができ、当該酸化物半導体膜１０６を用いたトランジスタ１６０のトラン
ジスタ特性を良好にすることができる。
また、下地絶縁膜１０４を形成する前に、基板１０２に対してプラズマ処理等を行って
も良い。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる
逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板
１０２側にＲＦ電源を用いて電圧を印加して基板１０２近傍にプラズマを形成して表面を
改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いて
もよい。逆スパッタリングを行うと、基板１０２表面に付着している粉状物質（パーティ
クル、ごみともいう）を除去することができる。
次いで、下地絶縁膜１０４上に酸化物半導体膜１０６を形成する（図４（Ａ）参照）。
また、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ膜とすることが好ましい。なお、下地絶
縁膜１０４、及び酸化物半導体膜１０６は、大気に触れさせることなく連続して成膜する
のが好ましい。
酸化物半導体膜１０６については、実施の形態１に記載した構成と、同様の構成とする
ことができる。
次いで、酸化物半導体膜１０６を覆って、ゲート絶縁膜１１０を形成する（図４（Ｂ）
参照）。ここで、ゲート絶縁膜１１０の膜厚は、例えば１ｎｍ以上５００ｎｍ以下とする
ことができる。また、ゲート絶縁膜１１０の作製方法に特に限定はないが、例えば、スパ
ッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いてゲー
ト絶縁膜１１０を作製することができる。
ゲート絶縁膜１１０は、十分な耐圧および絶縁性を有する酸化物絶縁膜を用いることが
好ましい。ゲート絶縁膜１１０を単層構造とする場合には、例えば、酸化シリコンのよう
なシリコンを含む酸化物を用いればよい。
また、ゲート絶縁膜１１０形成時に、酸化物半導体膜１０６のゲート絶縁膜１１０との
界面近傍にシリコンなどの不純物が取り込まれる。その結果、酸化物半導体膜１０６は、
ゲート絶縁膜１１０との界面近傍に、領域１０６ｇが形成され、領域１０６ｇ以外の酸化
物半導体膜１０６は、領域１０６ｈとなる。なお、領域１０６ｇは、のちに領域１０６ｃ
、及び領域１０６ｅとなる部分であり、領域１０６ｈは、のちに領域１０６ｄ、及び領域
１０６ｆとなる部分である。
なお、領域１０６ｇに含まれるシリコン濃度は、１．０原子％以下、より好ましくは、
０．１原子％以下とする。また、領域１０６ｇは、ゲート絶縁膜１１０に接して５ｎｍ以
下の厚さで存在する。
また、ゲート絶縁膜１１０に炭素などの不純物が含まれる場合、これも上記のシリコン
と同様に酸化物半導体膜１０６の領域１０６ｇに不純物として取り込まれる。そこで、領
域１０６ｇに含まれる炭素濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３以下、より好ま
しくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以下とする。
また、ゲート絶縁膜１１０を積層構造としても良い。ゲート絶縁膜１１０を積層構造と
する場合、例えば、シリコンを含む酸化物上に、酸化ガリウム、酸化アルミニウム、窒化
シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化イットリウム、酸化ランタン
または窒化酸化シリコンなどを積層すれば良い。また、シリコンを含む酸化物上に、酸化
ハフニウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加
されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアル
ミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料を積層すれば良
い。
ゲート絶縁膜１１０として、シリコンを含む酸化物を用いることにより、当該絶縁膜を
加熱することにより酸素の一部を脱離させることができるので、酸化物半導体膜１０６に
酸素を供給し、酸化物半導体膜１０６中の酸素欠損を補填することができる。特に、ゲー
ト絶縁膜１１０中に少なくとも化学量論的組成を超える量の酸素が存在することが好まし
く、例えば、ゲート絶縁膜１１０として、ＳｉＯ２＋α（ただし、α＞０）で表される酸
化シリコン膜を用いることが好ましい。このような酸化シリコン膜をゲート絶縁膜１１０
として用いることで、酸化物半導体膜１０６に酸素を供給することができ、当該酸化物半
導体膜１０６を用いたトランジスタ１６０のトランジスタ特性を良好にすることができる
。
また、ゲート絶縁膜１１０は、シリコンなどの不純物を酸化物半導体膜１０６に混入さ
せないために、ゲート絶縁膜１１０を形成の際に、酸化物半導体膜１０６にダメージが入
らないように形成すればよい。例えば、ゲート絶縁膜１１０をスパッタリング法で酸化シ
リコン膜を形成する場合、ゲート絶縁膜１１０の構成元素であるシリコンが酸化物半導体
膜１０６に衝突する勢いを弱くすればよい。具体的には、ゲート絶縁膜１１０成膜時の成
膜電力を低くする、ゲート絶縁膜１１０成膜時の成膜圧力を高くする、またはゲート絶縁
膜１１０成膜時のターゲットと基板間距離（Ｔ−Ｓ間距離）を長くする等の方法がある。
ただし、ゲート絶縁膜１１０の形成方法は、これに限定されない。例えば、ＰＥ−ＣＶＤ
法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等を用いることが
できる。ＰＥ−ＣＶＤ法は、スパッタリング法に比べ、下地膜となる酸化物半導体膜１０
６にダメージが少ないため好ましい。
次いで、ゲート絶縁膜１１０上に、ゲート電極（これと同じ層で形成される配線を含む
）を形成するための導電膜を形成する。ゲート電極に用いる導電膜としては、実施の形態
１に記載の材料等と同様の構成とすればよい。
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的に
エッチングを行って、ゲート電極１１２を形成した後、レジストマスクを除去する（図４
（Ｃ）参照）。また、ゲート電極１１２を形成するためのレジストマスクをインクジェッ
ト法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを
使用しないため、製造コストを低減できる。なお、ゲート電極１１２のエッチングは、ド
ライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
次に、ゲート電極１１２をマスクとして酸化物半導体膜１０６にドーパント１８１を導
入し、一対の低抵抗領域として機能する１０６ｅ、及び１０６ｆを形成する（図４（Ｄ）
参照）。
ドーパント１８１は、酸化物半導体膜１０６の導電率を変化させる不純物である。ドー
パント１８１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアン
チモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ
）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃ
ｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いること
ができる。
ドーパント１８１は、注入法により、他の膜（例えばゲート絶縁膜１１０）を通過して
、酸化物半導体膜１０６に導入することもできる。ドーパント１８１の導入方法としては
、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーショ
ン法などを用いることができる。その際には、ドーパント１８１の単体のイオンあるいは
フッ化物、塩化物のイオンを用いると好ましい。
ドーパント１８１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる
膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント１８１としてリ
ンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント１８１のドーズ
量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい
。
低抵抗領域におけるドーパント１８１の濃度は、５×１０１８／ｃｍ３以上１×１０２
２／ｃｍ３以下であることが好ましい。
また、ドーパント１８１を導入する際に、基板１０２を加熱しながら行ってもよい。
なお、酸化物半導体膜１０６にドーパント１８１を導入する処理は、複数回行ってもよ
く、ドーパントの種類も複数種用いてもよい。
また、ドーパント１８１の導入処理後、加熱処理を行ってもよい。加熱条件としては、
温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰
囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加
熱処理を行ってもよい。
酸化物半導体膜１０６を結晶性酸化物半導体膜、またはＣＡＡＣ−ＯＳ膜とした場合、
ドーパント１８１の導入により、一部非晶質化する場合がある。この場合、ドーパント１
８１の導入後に加熱処理を行うことによって、酸化物半導体膜１０６の結晶性を回復する
ことができる。
よって、酸化物半導体膜１０６において、チャネル形成領域として機能する領域１０６
ｃ、及び領域１０６ｄを挟んで低抵抗領域として機能する領域１０６ｅ、及び領域１０６
ｆが設けられた酸化物半導体膜１０６が形成される。
次いで、ゲート絶縁膜１１０、及びゲート電極１１２上に層間絶縁膜１１４を形成する
（図５（Ａ）参照）。
層間絶縁膜１１４としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸
化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸
化ハフニウム膜などの酸化物絶縁膜を単層、或いは積層して用いればよい。また、上述の
酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸
化アルミニウム膜などの窒化物絶縁膜の単層、或いは積層をさらに形成してもよい。例え
ば、スパッタリング法を用いて、ゲート電極１１２側から順に酸化シリコン膜及び酸化ア
ルミニウム膜の積層を形成する。
層間絶縁膜として、酸化アルミニウム膜を用いた場合、酸化アルミニウム膜は、作製工
程中及び作製後において、トランジスタ１６０の電気特性の変動要因となる水素、水分な
どの不純物を、酸化物半導体膜１０６へ混入するのを防止することができる。また、酸化
アルミニウム膜は、作製工程中及び作製後において、酸化物半導体を構成する主成分材料
である酸素を、酸化物半導体膜１０６から放出するのを防止することができる。
また、層間絶縁膜１１４の成膜後、酸化物半導体膜１０６に対して熱処理を行うのが好
ましい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とす
る。
当該熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、
または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９
９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすること
が好ましい。
酸化物半導体膜成膜後の熱処理によって、酸化物半導体を構成する主成分材料の一つで
ある酸素が同時に減少してしまう可能性がある。しかし、当該熱処理において、下地絶縁
膜１０４、またはシリコンを含む酸化物を用いて形成されるゲート絶縁膜１１０より、酸
素を酸化物半導体膜１０６へ供給することができるので、酸化物半導体膜１０６の酸素欠
損を補完することができる。
上述のような熱処理を行うことで、酸化物半導体膜１０６を、その主成分以外の不純物
が極力含まれないように高純度化することができる。高純度化された酸化物半導体膜１０
６中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×
１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１
０１１／ｃｍ３未満である。このようにして、ｉ型（真性）化された酸化物半導体膜１０
６を形成することができる。
次いで、ゲート絶縁膜１１０、及び層間絶縁膜１１４に酸化物半導体膜１０６（領域１
０６ｅ、または領域１０６ｆ）に達する開口部を形成し、開口部にソース電極、及びドレ
イン電極（これと同じ層で形成される配線を含む）に用いる導電膜を成膜する。ソース電
極、及びドレイン電極に用いる導電膜としては、実施の形態１に記載の材料等と同様の構
成とすればよい。
次いで、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的に
エッチングを行ってソース電極１０８ａ、及びドレイン電極１０８ｂを形成した後、レジ
ストマスクを除去する（図５（Ｂ）参照）。
以上の工程でトランジスタ１６０が形成される（図５（Ｂ）参照）。トランジスタ１６
０は、酸化物半導体膜１０６の領域１０６ｃ、及び領域１０６ｅに取り込まれるシリコン
などの不純物濃度が低減されている。また、酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜と
する場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる。これ
により、トランジスタ１６０を、安定した電気特性を有するものとすることができる。
また、トランジスタ１６０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、
アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エ
ポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の
他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂等を用いることができる。な
お、これらの材料で形成される絶縁膜を複数積層させてもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況で
も記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図
面を用いて説明する。
図６は、半導体装置の構成の一例である。図６（Ａ）に、半導体装置の断面図を、図６
（Ｂ）に半導体装置の平面図を、図６（Ｃ）に半導体装置の回路図をそれぞれ示す。ここ
で、図６（Ａ）は、図６（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
図６（Ａ）及び図６（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトラ
ンジスタ２６０を有し、上部に第２の半導体材料を用いたトランジスタ１５０を有するも
のである。トランジスタ１５０としては、実施の形態１で示すトランジスタの構造を適用
することができるが、トランジスタ１５０は酸化物半導体膜１０６と接してソース電極１
０８ａ、及びドレイン電極１０８ｂが設けられた例である。なお、本実施の形態において
は、記載していないが、実施の形態２で用いたトランジスタを適用することもできる。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすること
が望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（例えば、単結
晶シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半
導体以外の材料として、単結晶シリコンを用いたトランジスタは、高速動作が容易である
。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可
能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明
するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情
報を保持するために酸化物半導体を用いた実施の形態１に示すようなトランジスタ１５０
に用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的
な構成をここで示すものに限定する必要はない。
図６（Ａ）におけるトランジスタ２６０は、半導体材料（例えば、シリコンなど）を含
む基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むよ
うに設けられた不純物領域２２０と、不純物領域２２０に接する金属間化合物領域２２４
と、チャネル形成領域２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８
上に設けられたゲート電極２１０と、を有する。なお、図において、明示的にはソース電
極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジス
タと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソー
ス領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり
、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
基板２００上にはトランジスタ２６０を囲むように素子分離絶縁膜２０６が設けられて
おり、トランジスタ２６０を覆うように絶縁膜２２８、及び絶縁膜２３０が設けられてい
る。なお、高集積化を実現するためには、図６（Ａ）に示すようにトランジスタ２６０が
サイドウォール絶縁膜を有しない構成とすることが望ましい。一方で、トランジスタ２６
０の特性を重視する場合には、ゲート電極２１０の側面にサイドウォール絶縁膜を設け、
不純物濃度が異なる領域を含む不純物領域２２０としてもよい。
単結晶半導体基板を用いたトランジスタ２６０は、高速動作が可能である。このため、
当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高
速に行うことができる。トランジスタ２６０を覆うように絶縁膜を２層形成する。トラン
ジスタ１５０、および容量素子２６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理
を施して、平坦化した絶縁膜２２８、絶縁膜２３０を形成し、同時にゲート電極２１０の
上面を露出させる。
絶縁膜２２８、絶縁膜２３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒
化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶
縁膜２２８、絶縁膜２３０は、プラズマＣＶＤ法、またはスパッタリング法等を用いて形
成することができる。
また、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を
用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によ
って絶縁膜２２８、及び絶縁膜２３０を形成してもよい。
なお、本実施の形態において、絶縁膜２２８として窒化シリコン膜を用い、絶縁膜２３
０として酸化シリコン膜を用いる。
研磨処理（例えばＣＭＰ処理）により十分に平坦化した絶縁膜２３０上に酸化物半導体
膜１０６を形成する。なお、絶縁膜２３０表面の平均面粗さは、０．１５ｎｍ以下が好ま
しい。
図６（Ａ）に示すトランジスタ１５０は、酸化物半導体をチャネル形成領域に用いたト
ランジスタである。ここで、トランジスタ１５０に含まれる酸化物半導体膜１０６は、高
純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、
極めて優れたオフ特性のトランジスタ１５０を得ることができる。
トランジスタ１５０は、オフ電流が小さいため、これを用いることにより長期にわたり
記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、また
は、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため
、消費電力を十分に低減することができる。
トランジスタ１５０上には、絶縁膜１８０が単層または積層で設けられている。本実施
の形態では、絶縁膜１８０として、ゲート電極１１２側から酸化アルミニウム膜と酸化シ
リコン膜との積層を用いる。なお、酸化アルミニウム膜を高密度（例えば、膜密度３．２
ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ
１５０に安定な電気特性を付与することができるため好ましい。
また、ゲート絶縁膜１１０、及び絶縁膜１８０を介して、トランジスタ１５０のソース
電極１０８ａと重畳する領域には、導電膜１８２が設けられており、ソース電極１０８ａ
と、ゲート絶縁膜１１０と、絶縁膜１８０と、導電膜１８２とによって、容量素子２６４
が構成される。すなわち、トランジスタ１５０のソース電極１０８ａは、容量素子２６４
の一方の電極として機能し、導電膜１８２は、容量素子２６４の他方の電極として機能す
る。なお、容量が不要の場合には、容量素子２６４を設けない構成とすることもできる。
また、容量素子２６４は、別途、トランジスタ１５０の上方に設けてもよい。
トランジスタ１５０、及び容量素子２６４の上には絶縁膜１８４が設けられている。そ
して、絶縁膜１８４上にはトランジスタ１５０と、他のトランジスタを接続するための配
線１８６が設けられている。図６（Ａ）には図示しないが、配線１８６は、絶縁膜１８０
、ゲート絶縁膜１１０などに形成された開口に形成された電極を介してドレイン電極１０
８ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１５０の酸化物
半導体膜１０６の一部と重畳するように設けられることが好ましい。
図６（Ａ）、及び図６（Ｂ）において、トランジスタ２６０と、トランジスタ１５０と
は、少なくとも一部が重畳するように設けられており、トランジスタ２６０のソース領域
、またはドレイン領域と酸化物半導体膜１０６の一部が重畳するように設けられているの
が好ましい。また、トランジスタ１５０、及び容量素子２６４が、トランジスタ２６０の
少なくとも一部と重畳するように設けられている。例えば、容量素子２６４の導電膜１８
２は、トランジスタ２６０のゲート電極２１０と少なくとも一部が重畳して設けられてい
る。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図
ることができるため、高集積化を図ることができる。
なお、ドレイン電極１０８ｂ、及び配線１８６の電気的接続は、ドレイン電極１０８ｂ
、及び配線１８６を直接接触させて行ってもよいし、間の絶縁膜に電極を設けて、該電極
を介して行ってもよい。また、間に介する電極は、複数でもよい。
次に、図６（Ａ）及び図６（Ｂ）に対応する回路構成の一例を図６（Ｃ）に示す。
図６（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２６０のソース
電極、またはドレイン電極の一方とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎ
ｅ）とトランジスタ２６０のソース電極、またはドレイン電極の他方とは、電気的に接続
されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１５０のソース電極
またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と
、トランジスタ１５０のゲート電極とは、電気的に接続されている。そして、トランジス
タ２６０のゲート電極と、トランジスタ１５０のソース電極、またはドレイン電極の他方
は、容量素子２６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）
と、容量素子２６４の電極の他方は電気的に接続されている。
図６（Ｃ）に示す半導体装置では、トランジスタ２６０のゲート電極の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジス
タ１５０がオン状態となる電位にして、トランジスタ１５０をオン状態とする。これによ
り、第３の配線の電位が、トランジスタ２６０のゲート電極、および容量素子２６４に与
えられる。すなわち、トランジスタ２６０のゲート電極には、所定の電荷が与えられる（
書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、
Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の
電位を、トランジスタ１５０がオフ状態となる電位にして、トランジスタ１５０をオフ状
態とすることにより、トランジスタ２６０のゲート電極に与えられた電荷が保持される（
保持）。
トランジスタ１５０のオフ電流は極めて小さいため、トランジスタ２６０のゲート電極
の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状
態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲー
ト電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極にＨｉｇｈレベル
電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲー
ト電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低く
なるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン状態
」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電
位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２６０のゲ
ート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電
荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トラ
ンジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第
５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」
のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出
すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読
み出せることが必要になる。情報を読み出さないメモリセルの場合には、ゲート電極の状
態にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿
Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらず
トランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電
位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電
流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持す
ることが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ
動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することがで
きる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）で
あっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。
また、トランジスタ１５０は、酸化物半導体膜１０６の領域１０６ａに取り込まれるシ
リコンなどの不純物濃度が低減されている。また、酸化物半導体膜１０６をＣＡＡＣ−Ｏ
Ｓ膜とする場合、ゲート絶縁膜１１０との界面近傍まで、結晶部を形成することができる
。これにより、トランジスタ１５０を、安定した電気特性を有するものとすることができ
る。
従って、微細化及び高集積化を実現し、かつ高い電気特性を付与された半導体装置を提
供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、実施の形態１、または実施の形態２に示すトランジスタを使
用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制
限が無い半導体装置について、実施の形態３に示した構成と異なる構成について、図７を
用いて説明を行う。
図７（Ａ）は、半導体装置の回路構成の一例を示し、図７（Ｂ）は半導体装置の一例を
示す概念図である。まず、図７（Ａ）に示す半導体装置について説明を行い、続けて図７
（Ｂ）に示す半導体装置について、以下説明を行う。
図７（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１５０のソース電
極、またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１５０のゲ
ート電極とは電気的に接続され、トランジスタ１５０のソース電極、またはドレイン電極
と容量素子３５４の第１の端子とは電気的に接続されている。
酸化物半導体を用いたトランジスタ１５０は、オフ電流が極めて小さいという特徴を有
している。このため、トランジスタ１５０をオフ状態とすることで、容量素子３５４の第
１の端子の電位（あるいは、容量素子３５４に蓄積された電荷）を極めて長時間にわたっ
て保持することが可能である。
次に、図７（Ａ）に示す半導体装置（メモリセル３５０）に、情報の書き込みおよび保
持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ１５０がオン状態となる電位として、トラ
ンジスタ１５０をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子３５４
の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ
１５０がオフ状態となる電位として、トランジスタ１５０をオフ状態とすることにより、
容量素子３５４の第１の端子の電位が保持される（保持）。
トランジスタ１５０のオフ電流は極めて小さいから、容量素子３５４の第１の端子の電
位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ１５０がオン状態となると、浮
遊状態であるビット線ＢＬと容量素子３５４とが導通し、ビット線ＢＬと容量素子３５４
の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの
電位の変化量は、容量素子３５４の第１の端子の電位（あるいは容量素子３５４に蓄積さ
れた電荷）によって、異なる値をとる。
例えば、容量素子３５４の第１の端子の電位をＶ、容量素子３５４の容量をＣ、ビット
線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前
のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は
、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル３５０の状態と
して、容量素子３５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとると
すると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ＊Ｖ
Ｂ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことがで
きる。
このように、図７（Ａ）に示す半導体装置は、トランジスタ１５０のオフ電流が極めて
小さいという特徴から、容量素子３５４に蓄積された電荷は長時間にわたって保持するこ
とができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻
度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。ま
た、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能で
ある。
次に、図７（Ｂ）に示す半導体装置について、説明を行う。
図７（Ｂ）に示す半導体装置は、上部に記憶回路として図７（Ａ）に示したメモリセル
３５０を複数有するメモリセルアレイ３５１ａ、及び３５１ｂを有し、下部に、メモリセ
ルアレイ３５１（メモリセルアレイ３５１ａ、及び３５１ｂ）を動作させるために必要な
周辺回路３５３を有する。なお、周辺回路３５３は、メモリセルアレイ３５１と電気的に
接続されている。
図７（Ｂ）に示した構成とすることにより、周辺回路３５３をメモリセルアレイ３５１
（メモリセルアレイ３５１ａ、及び３５１ｂ）の直下に設けることができるため半導体装
置の小型化を図ることができる。
周辺回路３５３に設けられるトランジスタは、トランジスタ１５０とは異なる半導体材
料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム
、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いること
が好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いた
トランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高
速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能で
ある。
なお、図７（Ｂ）に示した半導体装置では、２つのメモリセルアレイ３５１（メモリセ
ルアレイ３５１ａと、メモリセルアレイ３５１ｂ）が積層された構成を例示したが、積層
するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層す
る構成としても良い。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速
動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（
より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備え
ることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺
回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、
電子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記
憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用され
る理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである
。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴が
ある。
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜
８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダ
ー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８
０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１
つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点が
ある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１０
０〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も
高い。
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、
保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて
駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。
ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッ
シュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であ
り、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且
つ消費電力を低減することができる。
次に、図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、ア
ナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、
電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディス
プレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１
９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は
表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９
０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで
構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによっ
て、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力
が十分に低減することができる。
次に、図１０にディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装
置を使用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３
、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されてい
る。また、メモリ回路は、信号線から入力された画像データ（入力画像データ）、メモリ
９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御
を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号
により表示するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成さ
れる（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２
に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、ス
イッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送ら
れ、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の
周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から
読み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データ
Ａに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像デー
タＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶され
る。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み
出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると
、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９
５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像デ
ータＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメ
モリ９５２に記憶されるまで継続される。
このようにメモリ９５２、及びメモリ９５３は交互に画像データの書き込みと、画像デ
ータの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモ
リ９５２、及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割
して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９
５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保
持が可能で、且つ消費電力が十分に低減することができる。
次に、図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路
１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５
、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１０
０９、ディスプレイコントローラ１０１０によって構成される。
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用
することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持
つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザー
が電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマー
キング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を
太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザー
が指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合に
はフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施
の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが
高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が
搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電
力を低減した携帯機器が実現される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
本実施例においては、酸化物半導体膜に意図的にシリコン（Ｓｉ）を添加し、その特性
について評価を行った。以下に評価方法の詳細について説明を行う。
まず、酸化物半導体膜は、スパッタリング装置にて形成を行うこととした。そのため、
スパッタリング装置に用いる金属酸化物ターゲットに対し、意図的にＳｉを添加した。金
属酸化物ターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯ）にＳｉＯ２
を添加したターゲットを作製した。すなわち、Ｉｎ−Ｇａ−Ｚｎ−Ｓｉ系酸化物のターゲ
ットである。
本実施例においては、ＩＧＺＯターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］の組成比のターゲットに、ＳｉＯ２を２重量％添加したターゲットＡと、Ｉｎ：
Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成比のターゲットに、ＳｉＯ２を５重量％添加
したターゲットＢと、ＳｉＯ２を添加しないターゲットＣ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［原子数比］の３つのターゲットを用いた。
なお、ターゲットＡを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（２ｗｔ．％）と記
載し、ターゲットＢを用いて作製した薄膜を、ＩＧＺＯ−ＳｉＯｘ（５ｗｔ．％）と記載
し、ターゲットＣを用いて作製した薄膜を、ＩＧＺＯと、以下記載する場合がある。
次に、上記ターゲットＡ、ターゲットＢ、及びターゲットＣを用いて、酸化物半導体薄
膜を形成し、各種評価を行った。評価手法としては、得られた薄膜のシート抵抗、組成、
及び結晶性について、それぞれ評価を行った。
（シート抵抗評価）
ガラス基板上にターゲットＣを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝
０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条
件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実
施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料１と、ガラス基板
上にターゲットＣを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、
基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化
物半導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続け
て酸素雰囲気中で１時間の４５０℃の熱処理を実施した試料２と、ガラス基板上にターゲ
ットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝
２００℃、Ａｒ／Ｏ２＝１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を
形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気
中で１時間の４５０℃の熱処理を実施した試料３と、ガラス基板上にターゲットＡを用い
てスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａ
ｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、そ
の後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間
の４５０℃の熱処理を実施した試料４と、ガラス基板上にターゲットＢを用いてスパッタ
リング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝
１０／５ｓｃｃｍ（Ｏ２＝３３％）の条件下で酸化物半導体膜を形成し、その後、窒素雰
囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の
熱処理を実施した試料５と、ガラス基板上にターゲットＢを用いてスパッタリング法にて
、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃ
ｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲気中で１
時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５０℃の熱処理を実
施した試料６と、をそれぞれ作製した。
なお、試料１乃至試料６の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。作製
した試料の条件、及び構造等について、表１に示す。
次に、上記試料１乃至試料６のシート抵抗測定を行った。なお、シート抵抗評価として
は、シート抵抗測定器を用いた。試料１乃至試料６のシート抵抗測定結果を図１７に示す
。なお、図１７において、横軸は、項目（作製した薄膜）を、縦軸は、シート抵抗を、そ
れぞれ示す。
図１７より、ＩＧＺＯ中にＳｉを添加した薄膜においては、シート抵抗が上昇している
のが分かる。特に試料５については、測定装置の測定上限（５×１０５Ω／ｃｍ２）を超
え、測定することができなかった。なお、試料６についても、測定装置の測定上限を超え
ているが、測定装置の原理上、測定上限近傍の数値が算出されている。ただし、測定装置
上限の数値に関しては、正確な測定が出来ているとは限らない。
（組成評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝
０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の
条件下で酸化物半導体膜を形成した試料７と、ガラス基板上にターゲットＢを用いてスパ
ッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ
２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料８と
、をそれぞれ作製した。
なお、試料７、及び試料８の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。
次に、上記試料７、及び試料８の組成分析を行った。なお、組成分析としては、Ｘ線光
電子分光法（ＸＰＳ：Ｘ−Ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏ
ｐｙ）を用いた。ＸＰＳは、試料表面にＸ線を照射することで生じる光電子エネルギーを
測定し、試料の構成元素と、その電子状態を分析できる測定方法である。試料７、及び試
料８の条件、構造、及び組成分析の結果を表２に示す。
表２より、ターゲットＡを用いて作製した試料７は、Ｉｎ＝１８．０（原子％）、Ｇａ
＝１５．３（原子％）、Ｚｎ＝４．６（原子％）、Ｏ＝６１．０（原子％）、Ｓｉ＝１．
１（原子％）の組成であることが分かった。また、ターゲットＢを用いて作製した試料８
は、Ｉｎ＝１６．７（原子％）、Ｇａ＝１４．４（原子％）、Ｚｎ＝４．３（原子％）、
Ｏ＝６２．０（原子％）、Ｓｉ＝２．６（原子％）の組成であることが分かった。
（結晶性評価）
ガラス基板上にターゲットＡを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝
０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の
条件下で酸化物半導体膜を形成した試料９と、ガラス基板上にターゲットＡを用いてスパ
ッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ
２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、
窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の４５
０℃の熱処理を実施した試料１０と、ガラス基板上にターゲットＡを用いてスパッタリン
グ法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／
１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成し、その後、窒素雰囲
気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気中で１時間の６５０℃の熱
処理を実施した試料１１と、ガラス基板上にターゲットＢ用いてスパッタリング法にて、
電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃ
ｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を形成した試料１２と、ガラス基板上に
ターゲットＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板
温度＝２００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半
導体膜を形成し、その後、窒素雰囲気中で１時間の４５０℃の熱処理を実施し、続けて酸
素雰囲気中で１時間の４５０℃の熱処理を実施した試料１３と、ガラス基板上にターゲッ
トＢを用いてスパッタリング法にて、電力＝１００ｗ、圧力＝０．４Ｐａ、基板温度＝２
００℃、Ａｒ／Ｏ２＝０／１５ｓｃｃｍ（Ｏ２＝１００％）の条件下で酸化物半導体膜を
形成し、その後、窒素雰囲気中で１時間の６５０℃の熱処理を実施し、続けて酸素雰囲気
中で１時間の６５０℃の熱処理を実施した試料１４と、をそれぞれ作製した。
また、試料９乃至試料１４の形成した酸化物半導体膜の膜厚は、１００ｎｍとした。作
製した試料の条件、及び構造等について、表３に示す。なお、試料９乃至試料１１につい
ては、先に記載した試料７と同様の組成の酸化物半導体膜であり、試料１２乃至試料１４
については、先に記載した試料８と同様の組成の酸化物半導体膜である。
次に、上記試料９乃至試料１４の結晶性について分析を行った。なお、結晶性の分析と
しては、Ｘ線回折法（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いた。ＸＲＤ
は、Ｘ線が結晶格子で回折を示す現象であるため、測定試料の結晶性を測定することがで
きる。試料９乃至試料１１の結晶性分析結果を図１８（Ａ）に、試料１２乃至試料１４の
結晶性分析結果を図１８（Ｂ）にそれぞれ示す。
図１８（Ａ）より、ターゲットＡを用いて作製した試料９乃至試料１１においては、熱
処理なしの試料９、及び４５０℃の熱処理を行った試料１０では、明確な結晶性を示す回
折ピークが確認されなかった。一方、６５０℃の熱処理を行った試料１１では、２θ＝３
１°付近に結晶化を示す回折ピークが確認された。
また、図１８（Ｂ）より、ターゲットＢを用いた試料１２乃至試料１４においては、熱
処理なしの試料１２、４５０℃の熱処理を行った試料１３、及び６５０℃の熱処理を行っ
た試料１４では、明確な結晶性を示す回折ピークが確認されなかった。
以上の結果から、ターゲットＡを用いて作製した試料９乃至試料１１は、酸化物半導体
膜中のシリコン（Ｓｉ）濃度が１．１原子％であり、ターゲットＢを用いて作製した試料
１２乃至試料１４は、酸化物半導体膜中のシリコン（Ｓｉ）濃度が２．６原子％である。
このように、酸化物半導体膜中のＳｉ濃度が多く含有されることで、結晶化が阻害される
ことが分かった。
１０２ 基板
１０４ 下地絶縁膜
１０６ 酸化物半導体膜
１０６ａ 領域
１０６ｂ 領域
１０６ｃ 領域
１０６ｄ 領域
１０６ｅ 領域
１０６ｆ 領域
１０６ｇ 領域
１０６ｈ 領域
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１０ ゲート絶縁膜
１１２ ゲート電極
１１４ 層間絶縁膜
１５０ トランジスタ
１６０ トランジスタ
１８０ 絶縁膜
１８１ ドーパント
１８２ 導電膜
１８４ 絶縁膜
１８６ 配線
２００ 基板
２０６ 素子分離絶縁膜
２０８ ゲート絶縁膜
２１０ ゲート電極
２１６ チャネル形成領域
２２０ 不純物領域
２２４ 金属間化合物領域
２２８ 絶縁膜
２３０ 絶縁膜
２６０ トランジスタ
２６４ 容量素子
３５０ メモリセル
３５１ メモリセルアレイ
３５１ａ メモリセルアレイ
３５１ｂ メモリセルアレイ
３５３ 周辺回路
３５４ 容量素子
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ

Claims (4)

  1. 酸化物半導体膜と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上において、少なくとも前記酸化物半導体膜と重畳するゲート電極と、を有し、
    前記酸化物半導体膜は、前記酸化物半導体膜の被形成面に垂直な方向と添うようにＣ軸配向した結晶部を含み、
    前記酸化物半導体膜は、前記ゲート絶縁膜側の界面から前記酸化物半導体膜に向けて炭素の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度で分布する第１の領域を有する半導体装置。
  2. 酸化物半導体膜と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上において、少なくとも前記酸化物半導体膜と重畳するゲート電極と、を有し、
    前記酸化物半導体膜は、前記酸化物半導体膜の被形成面に垂直な方向と添うようにＣ軸配向した結晶部を含み、
    前記酸化物半導体膜は、前記ゲート絶縁膜側の界面から前記酸化物半導体膜に向けて炭素の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度で分布する第１の領域を有し、
    前記酸化物半導体膜は、前記第１の領域とは異なる第２の領域を有し、
    前記第２の領域に含まれる炭素の濃度は、前記第１の領域に含まれる炭素の濃度より小さい半導体装置。
  3. 酸化物半導体膜と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上において、少なくとも前記酸化物半導体膜と重畳するゲート電極と、を有し、
    前記酸化物半導体膜は、前記酸化物半導体膜の被形成面に垂直な方向と添うようにＣ軸配向した結晶部を含み、
    前記酸化物半導体膜は、第１の領域と、第２の領域とを有し、
    前記第１の領域は、前記第２の領域よりも、前記ゲート絶縁膜側に位置し、
    前記第１の領域に含まれる炭素の濃度は、炭素の濃度が１．０×１０２０ａｔｏｍｓ／ｃｍ３以下であり、
    前記第２の領域に含まれる炭素の濃度は、前記第１の領域に含まれる炭素の濃度より小さい半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記ゲート絶縁膜は、炭素を有することを特徴とする半導体装置。
JP2016199607A 2011-10-14 2016-10-10 半導体装置 Expired - Fee Related JP6268254B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011227022 2011-10-14
JP2011227022 2011-10-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012226758A Division JP6025288B2 (ja) 2011-10-14 2012-10-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017247712A Division JP2018074176A (ja) 2011-10-14 2017-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2017034272A true JP2017034272A (ja) 2017-02-09
JP6268254B2 JP6268254B2 (ja) 2018-01-24

Family

ID=48081977

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2012226758A Active JP6025288B2 (ja) 2011-10-14 2012-10-12 半導体装置
JP2016199607A Expired - Fee Related JP6268254B2 (ja) 2011-10-14 2016-10-10 半導体装置
JP2017247712A Withdrawn JP2018074176A (ja) 2011-10-14 2017-12-25 半導体装置
JP2019192567A Withdrawn JP2020036025A (ja) 2011-10-14 2019-10-23 半導体装置
JP2021184470A Withdrawn JP2022017577A (ja) 2011-10-14 2021-11-12 半導体装置
JP2023136215A Pending JP2023162314A (ja) 2011-10-14 2023-08-24 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012226758A Active JP6025288B2 (ja) 2011-10-14 2012-10-12 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2017247712A Withdrawn JP2018074176A (ja) 2011-10-14 2017-12-25 半導体装置
JP2019192567A Withdrawn JP2020036025A (ja) 2011-10-14 2019-10-23 半導体装置
JP2021184470A Withdrawn JP2022017577A (ja) 2011-10-14 2021-11-12 半導体装置
JP2023136215A Pending JP2023162314A (ja) 2011-10-14 2023-08-24 半導体装置

Country Status (9)

Country Link
US (3) US8729613B2 (ja)
JP (6) JP6025288B2 (ja)
KR (1) KR20140074384A (ja)
CN (2) CN107068765B (ja)
DE (2) DE112012007290B3 (ja)
IN (1) IN2014DN03274A (ja)
SG (2) SG11201504615UA (ja)
TW (1) TWI557782B (ja)
WO (1) WO2013054933A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514174B (zh) 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG11201504615UA (en) * 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102518392B1 (ko) * 2014-12-16 2023-04-06 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
TWI737664B (zh) 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
KR102619290B1 (ko) 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN118763123A (zh) 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012040A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 通信システム及び認証カード
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US20090100265A1 (en) * 2005-05-31 2009-04-16 Asami Tadokoro Communication System and Authentication Card
US20090310734A1 (en) * 2008-06-17 2009-12-17 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2010212436A (ja) * 2009-03-10 2010-09-24 Fuji Xerox Co Ltd 電界効果型トランジスタ
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US20110068335A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2011188477A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 半導体回路及び表示装置
JP2012226758A (ja) * 2011-04-20 2012-11-15 General Electric Co <Ge> バイオメトリック識別情報に基づいて中央の場所から電気車両の電池の充電を認可するための方法およびシステム
JP2013102152A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5973369A (en) * 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3355949B2 (ja) 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US20050084610A1 (en) 2002-08-13 2005-04-21 Selitser Simon I. Atmospheric pressure molecular layer CVD
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
TWI259538B (en) * 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007115735A (ja) 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250930B2 (ja) 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007214319A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd 薄膜トランジスタ及びその電子ディスプレー
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008277664A (ja) 2007-05-02 2008-11-13 Olympus Imaging Corp 撮像素子モジュールおよび電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102187427B1 (ko) 2008-09-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101911386B1 (ko) 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101961632B1 (ko) 2008-10-03 2019-03-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101612147B1 (ko) * 2008-10-23 2016-04-12 이데미쓰 고산 가부시키가이샤 박막 트랜지스터 및 그 제조방법
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101049808B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5514447B2 (ja) * 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043203A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070887A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101301463B1 (ko) * 2009-12-25 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR20180043383A (ko) 2010-01-22 2018-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102081035B1 (ko) 2010-02-19 2020-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
CN102782859B (zh) * 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102114012B1 (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8304919B2 (en) 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9293597B2 (en) 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105514174B (zh) 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012040A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 通信システム及び認証カード
US20090100265A1 (en) * 2005-05-31 2009-04-16 Asami Tadokoro Communication System and Authentication Card
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US20100140609A1 (en) * 2007-03-23 2010-06-10 Koki Yano Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US20090310734A1 (en) * 2008-06-17 2009-12-17 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2010027194A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 駆動回路、表示装置、及び電子機器
JP2010212436A (ja) * 2009-03-10 2010-09-24 Fuji Xerox Co Ltd 電界効果型トランジスタ
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP2011086923A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd トランジスタ及び表示装置
US20110068335A1 (en) * 2009-09-24 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2011091375A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2011188477A (ja) * 2010-02-12 2011-09-22 Semiconductor Energy Lab Co Ltd 半導体回路及び表示装置
JP2012226758A (ja) * 2011-04-20 2012-11-15 General Electric Co <Ge> バイオメトリック識別情報に基づいて中央の場所から電気車両の電池の充電を認可するための方法およびシステム
JP2013102152A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2013102152A (ja) 2013-05-23
JP2022017577A (ja) 2022-01-25
CN104025301B (zh) 2017-01-18
US20140225109A1 (en) 2014-08-14
TWI557782B (zh) 2016-11-11
SG11201504615UA (en) 2015-07-30
JP6025288B2 (ja) 2016-11-16
JP2023162314A (ja) 2023-11-08
US9087908B2 (en) 2015-07-21
WO2013054933A1 (en) 2013-04-18
CN107068765B (zh) 2021-03-09
DE112012004307B4 (de) 2017-04-13
KR20140074384A (ko) 2014-06-17
CN107068765A (zh) 2017-08-18
CN104025301A (zh) 2014-09-03
DE112012007290B3 (de) 2017-06-29
SG10201601757UA (en) 2016-04-28
US20130092945A1 (en) 2013-04-18
IN2014DN03274A (ja) 2015-05-22
DE112012004307T5 (de) 2014-07-03
JP2020036025A (ja) 2020-03-05
US8729613B2 (en) 2014-05-20
JP6268254B2 (ja) 2018-01-24
US9680028B2 (en) 2017-06-13
US20150311348A1 (en) 2015-10-29
TW201320164A (zh) 2013-05-16
JP2018074176A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
JP6268254B2 (ja) 半導体装置
JP6600063B2 (ja) 半導体装置
JP6490854B2 (ja) 半導体装置
JP6466555B2 (ja) 半導体装置及びその作製方法
JP6496439B2 (ja) 半導体装置
JP6016532B2 (ja) 半導体装置
JP6097037B2 (ja) 半導体装置
JP6106376B2 (ja) 半導体装置
JP5888929B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6268254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees