CN107068765A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107068765A
CN107068765A CN201611144591.5A CN201611144591A CN107068765A CN 107068765 A CN107068765 A CN 107068765A CN 201611144591 A CN201611144591 A CN 201611144591A CN 107068765 A CN107068765 A CN 107068765A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor film
gate insulating
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611144591.5A
Other languages
English (en)
Other versions
CN107068765B (zh
Inventor
本田达也
津吹将志
野中裕介
岛津贵志
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107068765A publication Critical patent/CN107068765A/zh
Application granted granted Critical
Publication of CN107068765B publication Critical patent/CN107068765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Abstract

降低包含在栅极绝缘膜附近的氧化物半导体膜中的杂质元素的浓度。另外，提高栅极绝缘膜附近的氧化物半导体膜的结晶性。一种半导体装置包括：在基底绝缘膜上的氧化物半导体膜；在氧化物半导体膜上的源电极及漏电极；形成在氧化物半导体膜上的包含硅氧化物的栅极绝缘膜；以及栅极绝缘膜上的栅电极。氧化物半导体膜包括硅浓度为1.0at.％以下的区域，并且，至少在区域内包括结晶部。

Description

半导体装置
技术领域
本发明涉及一种半导体装置及该半导体装置的制造方法。
在本说明书中，半导体装置通常是指能够通过利用半导体特性工作的所有装置，因此，电光装置、半导体电路及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)或图像显示装置(显示装置)等电子设备。例如，作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。再者，作为其他材料，氧化物半导体受到关注。
例如，已公开了作为晶体管的活性层包括包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物的晶体管(参照专利文献1)。
包括氧化物半导体的晶体管具有比包括非晶硅的晶体管优越的导通特性(通态电流等)。为了将该包括氧化物半导体的晶体管应用于高功能装置，需要进一步提高其特性，因此不断研发氧化物半导体的晶化技术(参照专利文献2)。在专利文献2中，公开了通过对氧化物半导体进行热处理实现晶化的技术。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开2006-165528号公报
[专利文献2]日本专利申请公开2008-311342号公报
发明内容
在构成包括氧化物半导体膜的顶栅型晶体管的情况下，在该氧化物半导体膜上形成栅极绝缘膜。当形成栅极绝缘膜时，栅极绝缘膜的构成元素也可以进入形成有栅极绝缘膜的上面的氧化物半导体膜。
例如，在形成氧化物半导体膜之后，当作为栅极绝缘膜利用溅射法形成氧化硅(SiOx，x＝2以上)时，该氧化硅的构成元素的硅与用于进行溅射时的诸如氩之类的稀有气体元素一起引入到氧化物半导体膜中。该硅切断氧化物半导体膜的构成元素之间的键(铟原子与氧原子(In-O键))，而作为杂质元素包含于氧化物半导体膜中。尤其是，有以高浓度杂质元素被包含于氧化物半导体膜与栅极绝缘膜之间的界面附近的忧虑。因为在氧化物半导体膜与栅极绝缘膜之间的界面附近形成沟道区，所以当硅等杂质元素被包含时，导致使氧化物半导体膜电阻增高。其结果，使晶体管的电特性之一的通态电流降低。如此，残留在氧化物半导体膜中的杂质元素成为影响到晶体管的电特性的原因。
另外，在氧化物半导体膜包括结晶部的情况下，由于栅极绝缘膜的构成元素进入到氧化物半导体膜中，氧化物半导体膜的结晶部的键被切断，在栅极绝缘膜附近的氧化物半导体膜中非晶区的数量变多。
鉴于上述问题，目的是降低包含在栅极绝缘膜附近的氧化物半导体膜中的杂质元素的浓度。另一目的是提高栅极绝缘膜附近的氧化物半导体膜的结晶性。此外，另一目的是通过使用该氧化物半导体膜提供一种具有稳定的电特性的半导体装置。
所公开的本发明的一个方式是一种半导体装置，包括：基底绝缘膜；形成在基底绝缘膜上的氧化物半导体膜；形成在氧化物半导体膜上的源电极及漏电极；形成在氧化物半导体膜、源电极及漏电极上的包括包含硅的氧化物的栅极绝缘膜；以及以与栅极绝缘膜接触且至少与氧化物半导体膜重叠的方式设置的栅电极。氧化物半导体膜包括分布在从与栅极绝缘膜的界面向氧化物半导体膜的内侧的硅浓度为1.0at.％以下的区域，并且，至少该区域包括结晶部。
所公开的本发明的另一方式是一种半导体装置，包括：基底绝缘膜；形成在基底绝缘膜上的氧化物半导体膜；形成在氧化物半导体膜上的包括包含硅的氧化物的栅极绝缘膜；以与栅极绝缘膜接触且至少与氧化物半导体膜重叠的方式设置的栅电极；形成在栅极绝缘膜及栅电极上的层间绝缘膜；以及形成在层间绝缘膜上的以至少与氧化物半导体膜电连接的方式设置的源电极及漏电极。氧化物半导体膜包括分布在从与栅极绝缘膜的界面向氧化物半导体膜的内侧的硅浓度为1.0at.％以下的区域，并且，至少该区域包括结晶部。
在上述各结构中，区域优选以接触于栅极绝缘膜且具有5nm以下的厚度的方式形成。另外，除了区域之外的氧化物半导体膜优选包括结晶部，并且，在结晶部中，c轴优选在垂直于基底绝缘膜与氧化物半导体膜之间的界面的方向上一致。
另外，在上述各结构中，区域优选具有0.1at.％以下的硅浓度。另外，区域优选具有1.0×1020atoms/cm3以下的碳浓度。
当栅极绝缘膜附近的氧化物半导体膜具有上述硅浓度或碳浓度时，可以抑制氧化物半导体膜的高电阻化，并且可以提高氧化物半导体膜的结晶性。其结果，可以实现具有稳定的电特性的半导体装置。
根据所公开的本发明的一个方式，可以降低包含在栅极绝缘膜附近的氧化物半导体膜中的杂质元素的浓度。另外，可以提高栅极绝缘膜附近的氧化物半导体膜的结晶性。此外，可以提供一种具有稳定的电特性的半导体装置。
附图说明
图1A和图1B是示出半导体装置的一个方式的平面图及截面图；
图2A至图2D是示出半导体装置的制造工序的一个例子的截面图；
图3A和图3B是示出半导体装置的一个方式的平面图及截面图；
图4A至图4D是示出半导体装置的制造工序的一个例子的截面图；
图5A和图5B是示出半导体装置的制造工序的一个例子的截面图；
图6A至图6C示出半导体装置的一个方式；
图7A和图7B示出半导体装置的一个方式；
图8A和图8B示出半导体装置的一个方式；
图9示出半导体装置的一个方式；
图10示出半导体装置的一个方式；
图11示出半导体装置的一个方式；
图12A和图12B是用于计算的模型图；
图13A和图13B是用于计算的模型图；
图14示出计算结果；
图15A和图15B是用于计算的模型图；
图16示出计算结果；
图17示出根据本发明的实施例的测量结果；
图18A和图18B示出根据本发明的实施例的测量结果。
具体实施方式
下面，参照附图对本说明书所公开的发明的实施方式进行说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的精神及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式的描述。
注意，为了便于理解，在附图等中所示的各结构的位置、大小及范围等有时不准确地表示。因此，所公开的发明不一定局限于附图等所公开的位置、大小及范围等。
在本说明书等中，“第一”、“第二”、“第三”等的序数词是为了避免构成要素的混淆而使用的，而该名词不是用于在数目方面上进行限制。
在本说明书等中，“上”或“下”的名词不一定是指构成要素的位置关系为“直接在xx之上”或“直接在xx之下”。例如，“栅极绝缘层上的栅电极”可以是指栅极绝缘层与栅电极之间具有其它构成要素的情况。
另外，在本说明书等中，“电极”或“布线”的名词不限定构成要素的功能。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”的名词还可以包括多个“电极”或“布线”形成为一体的情况。
此外，在采用极性不同的晶体管的情况下或在电路工作中电流方向发生变化的情况等下，“源极”和“漏极”的功能有时互相调换。因此，在本说明书等中，可以互相调换“源极”和“漏极”的名词。
在本说明书等中，“电连接”的名词包括通过具有某种电作用的元件构成要素连接的情况。这里，“具有某种电作用的物体”只要可以进行通过元件连接的构成要素间的电信号的接收，就对其没有特别的限制。例如，“具有某种电作用的物体”不仅为电极和布线，而且为晶体管等的开关元件、电阻器、电感器、电容器、具有其他各种功能的元件等。
实施方式1
在本实施方式中，参照图1A至图2D对半导体装置及半导体装置的制造方法的一个方式进行说明。
<半导体装置的结构实例>
作为半导体装置的一个例子，图1A及图1B示出顶栅型晶体管。图1A是平面图，图1B是沿着图1A中的虚线X1-Y1的截面图。注意，在图1A中为了简化，而省略晶体管150的构成要素的一部分(例如，栅极绝缘膜110)。
图1A及图1B所示的晶体管150在衬底102上包括：基底绝缘膜104；形成在基底绝缘膜104上的包括区域106a及区域106b的氧化物半导体膜106；形成在基底绝缘膜104及氧化物半导体膜106上的源电极108a及漏电极108b；形成在氧化物半导体膜106、源电极108a及漏电极108b上的栅极绝缘膜110；以及以与栅极绝缘膜110接触且至少与氧化物半导体膜106重叠的方式设置的栅电极112。另外，在晶体管150上形成有层间绝缘膜114。
另外，氧化物半导体膜106的厚度大于5nm且200nm以下，优选为10nm以上且30nm以下。另外，氧化物半导体膜106优选采用具有结晶性的结构(例如，单晶结构或微晶结构等)。
如图1B所示，氧化物半导体膜106的端部优选具有20°至50°的锥角。当氧化物半导体膜106具有垂直端部时，氧容易从氧化物半导体膜106的端部脱离而产生氧缺损。通过在氧化物半导体膜106的端部具有锥角，可以抑制氧缺损的产生，从而可以降低晶体管150的泄漏电流的产生。
在本实施方式中，氧化物半导体膜106优选为CAAC-OS(C AxisAlignedCrystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)膜。此外，在后面说明的晶体管150的制造方法中，对CAAC-OS膜进行详细说明。
作为栅极绝缘膜110，优选使用具有充分的耐压性及绝缘性的包含硅的氧化物。当栅极绝缘膜110采用单层结构时，例如可以使用氧化硅等绝缘膜。
此外，栅极绝缘膜110也可以具有叠层结构。当栅极绝缘膜110采用叠层结构时，在氧化镓、氧化铝、氮化硅、氧氮化硅、氧氮化铝、氧化钇、氧化镧或氮氧化硅等上层叠包含硅的氧化物，即可。此外，在氧化铪、硅酸铪(HfSixOy(x＞0，y＞0))、添加有氮的硅酸铪(HfSiOxNy(x＞0、y＞0))或铝酸铪(HfAlxOy(x＞0、y＞0))等high-k材料上层叠包含硅的氧化物，即可。
另外，当作为栅极绝缘膜110使用包含硅的氧化物时，可以通过对该绝缘膜进行加热使所包含的氧的一部分脱离，从而可以将氧供应到氧化物半导体膜106以填补氧化物半导体膜106中的氧缺损。尤其是，优选栅极绝缘膜110含有至少超过化学计量组成的多量氧。例如，作为栅极绝缘膜110优选使用以SiO2+α(α＞0)表示的氧化硅膜。通过使用上述氧化硅膜作为栅极绝缘膜110，可以将氧供应到氧化物半导体膜106，从而可以使使用该氧化物半导体膜106的晶体管150具有优良的晶体管特性。
然而，当作为栅极绝缘膜110使用氧化硅膜时，有栅极绝缘膜110的构成元素的硅作为杂质引入到氧化物半导体膜106中的忧虑。当栅极绝缘膜110的构成元素的硅等进入氧化物半导体膜106成为杂质时，影响到晶体管特性。
另外，在氧化物半导体膜106是CAAC-OS膜的情况下，栅极绝缘膜110的构成元素的硅等进入氯化物半导体膜106，氧化物半导体膜106的结晶部的键被切断。由此，在栅极绝缘膜110附近的氧化物半导体膜106中非晶区的数量变多。
尤其是，硅等杂质容易进入栅极绝缘膜110附近的氧化物半导体膜106。由于在与栅极绝缘膜110的界面附近的氧化物半导体膜106中形成有晶体管150的沟道区，所以当硅等杂质进入氧化物半导体膜106与栅极绝缘膜110之间的界面附近时，有使晶体管150的电特性变动的忧虑。
在此，利用经典分子动力学计算，检查当作为杂质对氧化物半导体膜106添加SiO2，即，包含硅的氧化物时发生的结构变化。参照图12A至图14说明其结果。注意，使用富士通株式会社制造的“SCIGRESSME”的仿真软件，进行经典分子动力学计算。在经典分子动力学法中，通过对成为原子间相互作用的特征的经验势进行定义来对作用于各原子的力量进行评价。通过对牛顿运动方程进行数值求解，可以在决定论上跟踪各原子的运动(时间演化)。
以下说明计算模型和计算条件。注意，在本计算中使用Born-Mayer-Huggins势。
作为计算模型，制造由1680个原子构成的InGaZnO4的单晶结构(参照图12A)以及硅(Si)原子分别取代由1680个原子构成的InGaZnO4中的In、Ga、Zn的各20个原子的结构(参照图12B)。在图12B所示的硅(Si)取代模型中，硅(Si)原子占3.57atom％(2.34wt％)。另外，图12A所示的单晶模型的密度是6.36g/cm3，并且图12B所示的Si取代模型的密度是6.08g/cm3。
通过在低于InGaZnO4的单晶结构的溶点(根据利用经典分子动力学计算的估计约为2000℃)的1727℃下，以一定的压力(latom)进行150psec(时间步长0.2fsec×75万步(step))的经典分子动力学计算，而对图12A及图12B所示的计算模型进行结构弛豫。计算出上述两个结构的径向分布函数g(r)。注意，径向分布函数g(r)是指表示在离某个原子距离r的位置上存在其他原子的概率密度的函数。随着原子之间的相关性消失，g(r)逐渐接近于1。
图13A及图13B表示通过对上述两个计算模型进行150psec的经典分子动力学计算而得到的最终结构。另外，图14表示各结构中的径向分布函数g(r)。
图13A所示的单晶模型稳定并且其最终结构也保持晶体结构，但是图13B所示的Si取代模型不稳定，观察到随着时间推移晶体结构崩溃而变为非晶结构。通过在图14中比较各结构模型的径向分布函数g(r)，可知单晶模型在长距离的地点也有峰值而具有长程有序性。另一方面，在Si取代模型中，在0.6nm附近峰值消失，可知其不具有长程有序性。
从上述计算结果可知，通过使InGaZnO4包含硅(Si)，InGaZnO4容易非晶化。另外，根据上述结果，即使在InGaZnO4中含有硅(Si)的状态下进行高温加热，InGaZnO4也不会发生晶化。
接着，利用经典分子动力学计算，检查当对氧化物半导体膜106添加碳原子(C)时发生的结构变化。参照图12A、15A至图16说明其结果。注意，使用富士通株式会社制造的“SCIGRESS ME”的仿真软件，进行经典分子动力学计算。
计算模型和计算条件为如下。注意，在本计算中使用Born-Mayer-Huggins势。另外，在与碳原子(C)的原子间互相作用中使用Lennard-Jones势。
作为计算模型，制造由1680个原子构成的InGaZnO4的单晶结构(参照图12A)以及碳原子(C)分别取代由1680个原子构成的InGaZnO4中的In、Ga、Zn的各20个原子且碳原子(C)取代氧(O)的80个原子的结构(参照图15A)。在图15A所示的碳(C)取代模型中，碳原子(C)占8.33atom％。另外，图12A所示的单晶模型的密度是6.36g/cm3，并且图15A所示的C取代模型的密度是5.89g/cm3。
通过在低于InGaZnO4的单晶结构的溶点(根据利用经典分子动力学计算的估计约为2000℃)的1727℃下，以一定的压力(latom)进行150psec(时间步长0.2fsec×75万步(step))的经典分子动力学计算，而对图12A及图15A所示的计算模型进行结构弛豫。计算出上述两个结构的径向分布函数g(r)。注意，径向分布函数g(r)是指表示在离某个原子距离r的位置上存在其他原子的概率密度的函数。随着原子之间的相关性消失，g(r)逐渐接近于1。
图13A及图15B表示通过对上述两个计算模型进行150psec的经典分子动力学计算而得到的最终结构。图16表示各结构中的径向分布函数g(r)。
图13A所示的单晶模型稳定并且其最终结构也保持晶体结构，但是图15B所示的C取代模型不稳定，观察到随着时间推移晶体结构崩溃而变为非晶结构。另外，如图16所示，通过互相比较结构模型的径向分布函数g(r)，可知单晶模型在长距离的地点也有峰值而具有长程有序性。另一方面，在C取代模型中，在0.7nm附近峰值消失，可知其不具有长程有序性。
从上述计算结果可知，通过使InGaZnO4包含碳(C)，InGaZnO4容易非晶化。另外，根据上述结果，即使在InGaZnO4中含有碳(C)的状态下进行高温加热，InGaZnO4也不会发生晶化。
于是，在本实施方式所示的半导体装置中抑制硅等杂质进入与栅极绝缘膜110的界面附近的氧化物半导体膜106。其结果，在氧化物半导体膜106中，形成分布在从与栅极绝缘膜110的界面向氧化物半导体膜106的内侧的硅浓度为1.0at.％以下的区域。在图1B中，该区域表示为区域106a。包含在区域106a中的硅浓度更优选为0.1at.％以下。此外，区域106a以接触于栅极绝缘膜110且具有5nm以下的厚度的方式设置。
如图1B所示，氧化物半导体膜106中的区域106a之外的区域表示为区域106b。
另外，当在栅极绝缘膜110中包含有碳等杂质时，与上述硅同样地这种杂质进入氧化物半导体膜106成为杂质。在这种情况下，将包含在区域106a中的碳浓度设定为1.0×1020atoms/cm3以下，优选设定为1.0×1019atoms/cm3以下。
为了不使硅等杂质进入氧化物半导体膜106，可以以氧化物半导体膜106不受损伤的方式形成栅极绝缘膜。例如，当通过溅射法形成氧化硅膜作为栅极绝缘膜110时，降低硅(即，栅极绝缘膜110的构成元素)碰撞到氧化物半导体膜106时所产生的势力，即可。具体而言，可以采用如下方法：降低形成栅极绝缘膜110时的成膜功率；提高形成栅极绝缘膜110时的成膜压力；或者延长形成栅极绝缘膜110时的靶材与衬底之间的距离(T-S间距离)等。但是，栅极绝缘膜110的形成方法不局限于此。例如，可以使用通过PE-CVD法形成的氧化硅膜、氧氮化硅膜、氮氧化硅膜等。因为与溅射法相比，在PE-CVD法中用作基底膜的氧化物半导体膜106受到的损伤少，所以是优选的。
如上所述，通过降低进入氧化物半导体膜106中的区域106a的硅及碳等杂质的浓度，可以抑制晶体管150的电特性变动。另外，当氧化物半导体膜106是CAAC-OS膜时，可以到与栅极绝缘膜110之间的界面附近形成结晶部。通过使用上述氧化物半导体膜106制造晶体管150，可以提供具有稳定的电特性的半导体装置。
另外，在后面说明的晶体管150的制造方法中，参照图2A至图2D对其他构成要素的详细内容进行说明。
<晶体管150的制造方法>
以下，参照图2A至图2D对根据本实施方式的图1A和图1B所示的晶体管150的制造方法的一个例子进行说明。
首先，准备衬底102。虽然对可以用于衬底102的衬底没有很大的限制，但是至少需要具有能够承受后面的加热处理的耐热性。例如，可以使用钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等的衬底。此外，可以应用由硅或碳化硅构成的单晶半导体衬底或多晶半导体衬底、由硅锗等构成的化合物半导体衬底、SOI衬底等。
作为衬底102也可以使用柔性衬底。当使用柔性衬底时，既可以在柔性衬底上直接形成包括氧化物半导体膜106的晶体管，又可以在其他衬底上形成包括氧化物半导体膜106的晶体管，然后将该晶体管剥离且转置到柔性衬底上。此外，为了将该晶体管从上述衬底剥离且转置到柔性衬底，优选在上述衬底与包括氧化物半导体膜106的晶体管之间设置剥离层。
接着，在衬底102上形成基底绝缘膜104(参照图2A)。基底绝缘膜104具有防止氢、水分等杂质元素从衬底102扩散的效果，可以使用氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜中的一种或多种膜的单.层结构或叠层结构来形成。
另外，作为基底绝缘膜104的其他效果，可以将氧供应到后面形成的氧化物半导体膜106中。例如，当作为基底绝缘膜104形成包含氧化物的绝缘膜时，可以通过对该基底绝缘膜104进行加热使所包含的氧的一部分脱离，从而可以将氧供应到氧化物半导体膜106中以填补氧化物半导体膜106中的氧缺损。尤其是，优选在基底绝缘膜104中含有至少超过化学计量组成的多量的氧。例如，作为基底绝缘膜104优选使用以SiO2+α(α＞0)表示的氧化硅膜。通过将上述氧化硅膜用作基底绝缘膜104，可以将氧供应到氧化物半导体膜106中，从而使用该氧化物半导体膜106的晶体管150可以具有优良的晶体管特性。
也可以在形成基底绝缘膜104之前对衬底102进行等离子体处理等。作为等离子体处理，例如可以进行引入氩气体来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底102一侧施加电压来衬底102附近产生等离子体以进行衬底102的表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气氛。通过进行反溅射，可以去除附着在衬底102的表面的粉状物质(也称为微粒或尘屑)。
接着，在基底绝缘膜104上形成氯化物半导体膜106(参照图2A)。氧化物半导体膜106优选为CAAC-OS膜。此外，优选以不使大气露出的方式连续地形成基底绝缘膜104及氧化物半导体膜106。
在此，对能够用于氧化物半导体膜106的CAAC-OS膜进行详细说明。
CAAC-OS膜不是完全的单晶，也不是完全的非晶。CAAC-OS膜是在非晶相中包含结晶部的结晶-非晶混合相结构的氧化物半导体膜。另外，在很多情况下该结晶部的尺寸为能够容纳于一个边长小于100nm的立方体的尺寸。另外，在使用透射电子显微镜(TEM：Transmission Electron Microscope)得到的观察图像中，在CAAC-OS膜中的非晶部与结晶部的边界不明确。并且，在CAAC-OS膜中利用TEM观察不到晶界(grain boundary)。因此，在CAAC-OS膜中，起因于晶界的电子迁移率的降低得到抑制。
在包括在CAAC-OS膜中的各结晶部中，c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，在从垂直于ab面的方向看时具有三角形或六角形的原子排列，且在从垂直于c轴的方向看时，金属原子排列为层状或者金属原子和氧原子排列为层状。另外，在不同结晶部之间，一个结晶部的a轴及b轴的方向可以与其他结晶部不同。在本说明书等中，当只记载“垂直”时，包括85°以上且95°以下的范围。另外，当只记载“平行”时，包括-5°以上且5°以下的范围。
另外，在CAAC-OS膜中，结晶部的分布不一定为均匀。例如，在CAAC-OS膜的形成过程中，在从氧化物半导体膜的表面一侧进行结晶生长时，有时氧化物半导体膜的表面附近的结晶部比例比形成有氧化物半导体膜的表面附近的结晶部高。
因为包括在CAAC-OS膜中的结晶部的c轴在平行于形成有CAAC-OS膜的表面的法线向量或CAAC-OS膜的表面的法线向量的方向上一致，所以有时根据CAAC-OS膜的形状(形成有CAAC-OS膜的表面的截面形状或CAAC-OS膜的表面的截面形状)朝向彼此不同的方向。另外，当形成有CAAC-OS膜时，结晶部的c轴方向是平行于形成有CAAC-OS膜的法线向量或CAAC-OS膜的表面的法线向量的方向。结晶部通过进行成膜或进行成膜之后的用于晶化的加热处理等来形成。
通过在晶体管中使用CAAC-OS膜，可以降低由可见光或紫外光引起的晶体管的电特性的变动。另外，可以抑制阈值的变动及偏差。因此，该晶体管的可靠性高。
在具有结晶性的氧化物半导体中(结晶氧化物半导体)，可以进一步降低块体内缺陷。再者，通过提高结晶氧化物半导体膜的表面的平坦性，包含该氧化物半导体的顶栅型晶体管可以得到包含非晶氧化物半导体的晶体管的场效应迁移率以上的场效应迁移率。为了提高氧化物半导体膜表面的平坦性，优选在平坦的表面上形成氧化物半导体。具体地，在平均表面粗糙度(Ra)为0.1nm以下，优选为0.1nm以下的表面上形成氧化物半导体。
注意，平均表面粗糙度(Ra)是将算术平均粗糙度扩大为三维以使其能够应用于曲面，可以以“将从基准面到指定面的偏差的绝对值平均而得的值”表示，以如下算式定义。
[算式1]
这里，指定面是指成为测量粗糙度对象的面，并且是以坐标(x1，y1，f(x1，y1))(x1，y2，f(x1，y2))(x2，y1，f(x2，y1))(x2，y2，f(x2，y2))的四点表示的四角形的区域。并且，S0表示指定面投影在xy平面的长方形的面积，Z0表示基准面的高度(指定面的平均高度)。可以利用原子力显微镜(AFM：Atomic Force Microscope)测量Ra。
另外，优选用于氧化物半导体膜106的氧化物半导体至少包含铟(In)或锌(Zn)。尤其是，优选包含In及Zn。另外，作为用来减少使用该氧化物半导体膜的晶体管的电特性不均匀的稳定剂，优选除了包含上述元素以外，还包含镓(Ga)。另外，作为稳定剂，优选包含锡(Sn)。另外，作为稳定剂，优选包含选自铪(Hf)、锆(Zr)、钛(Ti)、钪(Sc)、钇(Y)、镧系元素(例如，铈(Ce)、钕(Nd)、钆(Gd))中的一种或多种。
例如，作为氧化物半导体可以使用氧化铟；氧化锡；氧化锌；In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物、In-Ga类氧化物、In-Ga-Zn类氧化物(也称为IGZO)、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-Zr-Zn类氧化物、In-Ti-Zn类氧化物、In-Sc-Zn类氧化物、In-Y-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Iu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
在此，“In-Ga-Zn类氧化物”是指包含In、Ga以及Zn作为主要成分的氧化物，对In、Ga以及Zn的比率没有限制。此外，In-Ga-Zn类氧化物也可以包含In、Ga及Zn以外的金属元素。
此外，作为氧化物半导体可以使用由InMO3(ZnO)m(m＞0，且m不是整数)表示的材料。另外，M表示选自Ga、Fe、Mn及Co中的一种或多种金属元素或者用作上述稳定剂的元素。另外，作为氧化物半导体，也可以使用由In2SnO5(ZnO)n(n＞0，且n是整数)的化学式表示的材料。
例如，可以使用其原子数比为In∶Ga∶Zn＝1∶1∶1、In∶Ga∶Zn＝3∶1∶2或In∶Ga∶Zn＝2∶1∶3的In-Ga-Zn类氧化物或其组成在上述化合物附近的氧化物。
在氧化物半导体膜106的成膜工序中，优选在氧化物半导体膜106中尽量不包含氢或水。例如，作为氧化物半导体膜106的成膜工序的预处理，优选在溅射装置的预热室中对形成有基底绝缘膜104的衬底102进行预热，使吸附到衬底102及基底绝缘膜104的氢、水分等杂质脱离并进行排气。另外，当形成氧化物半导体膜106时，优选在残留水分被排出的成膜室中进行。
为了去除预热室及成膜室内的水分，优选使用吸附型的真空泵，例如低温泵、离子泵、钛升华泵。另外，作为排气单元，也可以使用提供有冷阱的涡轮泵。因为在使用低温泵进行了排气的预热室及成膜室中，例如氢原子、水(H2O)等包含氢原子的化合物(更优选的是，还对包含碳原子的化台物)等被排出，所以可以降低所形成的氧化物半导体膜106中的氢或水分等杂质的浓度。
另外，在本实施方式中，作为氧化物半导体膜106通过溅射法形成In-Ga-Zn类氧化物。可以在稀有气体(典型的是氩)气氛下、氧气氛下或稀有气体和氧的混合气氛下通过溅射法形成氧化物半导体膜106。
用来作为氧化物半导体膜106通过溅射法形成In-Ga-Zn类氧化物的靶材例如可以使用如下靶材：原了数比为In∶Ga∶Zn＝1∶1∶1的金属氧化物靶材；原子数比为In∶Ga∶Zn＝3∶1∶2的金属氧化物靶材；或原子数比为In∶Ga∶Zn＝2∶1∶3的金属氧化物靶材。但是，能够用于氧化物半导体膜106的靶材不局限于这些靶材的材料及组成比。
另外，当使用上述金属氧化物靶材形成氧化物半导体膜106时，有时靶材的组成与形成在衬底上的薄膜的组成不同。例如，在使用In2O3∶Ga2O3∶ZnO＝1∶1∶1[摩尔比]的金属氧化物靶材的情况下，虽然依赖于成膜条件，但是有时薄膜的氧化物半导体膜106的组成比为In2O3∶Ga2O3∶ZnO＝1∶1∶0.6至0.8[摩尔比]。这是因为如下缘故：在形成氧化物半导体膜106中ZnO升华，或者In2O3、Ga2O3、ZnO的各成分的溅射速率不同。
因此，当想形成具有所希望的组成比的薄膜时，需要预先调整金属氧化物靶材的组成比。例如，在将薄膜的氧化物半导体膜106的组成比设定为In2O3∶Ga2O3∶ZnO＝1∶1∶1[摩尔比]的情况下，可以将金属氧化膜靶材的组成比设定为In2O3∶Ga2O3∶ZnO＝1∶1∶1.5[摩尔比]。换言之，可以预先增大金属氧化物靶材的ZnO的含量。靶材的组成比不局限于上述数值，可以根据成膜条件或所形成的薄膜的组成适当的调整。另外，通过增大金属氧化物靶材的ZnO的含量，所得到的薄膜的结晶性得到提高，所以是优选的。
此外，金属氧化物靶材的相对密度为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高相对密度的金属氧化物靶村，可以形成致密的氧化物半导体膜106。
另外，作为当形成氧化物半导体膜106时使用的溅射气体，优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
当作为氧化物半导体膜106使用CAAC-OS膜时，作为形成该CAAC-OS膜的方法可以举出如下三个方法。一个方法(第一个方法)是：在100℃以上且450℃以下的成膜温度下形成氧化物半导体膜，由此形成c轴在平行于形成有氧化物半导体膜的表面的法线向量或表面的法线向量的方向上一致的结晶部。另一个方法(第二个方法)是：在以薄厚度形成氧化物半导体膜之后进行200℃以上且700℃以下的热处理，由此形成c轴在平行于形成有氧化物半导体膜的表面的法线向量或氧化物半导体膜的表面的法线向量的方向上一致的结晶部。其他方法(第三个方法)是：在以薄厚度形成第一氧化物半导体膜之后进行200℃以上且700℃以下的热处理，再者形成第二氧化物半导体膜，由此形成c轴排列为平行于形成有氧化物半导体膜的面的法线向量或氧化物半导体膜的表面的法线向量的方向的结晶部。
例如，CAAC-OS膜使用多晶的氧化物半导体溅射靶材且利用溅射法来形成。当离子碰撞到该溅射靶材时，有时包含在溅射靶村中的结晶区域从a-b面劈开，换句话说，具有平行于a-b面的面的溅射粒子(平板状的溅射粒子或颗粒状的溅射粒子)从溅射靶材剥离。此时，通过该平板状的溅射粒子保持结晶状态到达衬底，可以形成CAAC-OS膜。
另外，为了形成CAAC-OS膜，优选应用如下条件。
通过降低成膜时杂质进入CAAC-OS膜的量，可以抑制因杂质导致的结晶状态的破坏。例如，可以降低存在于成膜室内的杂质(氢、水、二氧化碳或氮)的浓度。另外，可以降低成膜气体中的杂质浓度。具体而言，使用露点为-80℃以下，优选为-100℃以下的成膜气体。
另外，通过提高成膜时的衬底加热温度，在溅射粒子到达衬底的表面之后容易发生溅射粒子的迁移。具体而言，在将成膜时的衬底加热温度设定为100℃以上且740℃以下，优选为150℃以上且500℃以下。通过提高成膜时的衬底加热温度，当平板状的溅射粒子到达衬底时，在衬底上发生迁移，溅射粒子的平坦的面附着到衬底。
另外，优选的是，为了减轻成膜时的等离子体损伤，提高成膜气体中的氧比例并对电力进行最优化。将成膜气体中的氧比例设定为30vol.％以上，优选为100vol.％。
另外，当作为氧化物半导体膜106形成CAAC-OS膜以外的结晶性(单晶或微晶)氧化物半导体膜时，对成膜温度没有特别的限制。
接着，在基底绝缘膜104及氧化物半导体膜106上形成用于源电极及漏电极(相同于与栅电极相同的层中形成的布线)的导电膜。作为用于源电极及漏电极的导电膜，例如可以使用包含选自铝、铬、铜、钽、钛、钼、钨中的元素的金属膜或包含上述元素作为成分的金属氮化物膜(例如，氮化钛膜、氮化钼膜、氮化钨膜)等。另外，该导电膜也可以采用在铝、铜等金属膜的底面和顶面中的一个或两个上层叠钛、钼或钨等高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。此外，也可以使用导电金属氧化物形成用于源电极及漏电极的导电膜。作为导电金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、铟锡氧化物(In2O3-SnO2，有时缩写为ITO)，铟锌氧化物(In2O3-ZnO)。用于源电极及漏电极的导电膜可以通过使用上述材料，以具有单层结构或叠层结构的方式形成。对其形成方法也没有特别的限制，可以使用蒸镀法、CVD法、溅射法或旋涂法等各种成膜方法。
接着，通过光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极108a及漏电极108b，然后去除抗蚀剂掩模(参照图2B)。作为在该光刻工序中形成抗蚀剂掩模时的曝光，可以使用紫外线、KrF激光、ArF激光。
在上述工序中，根据在氧化物半导体膜106上相邻的源电极108a的下端部与漏电极108b的下端部之间的间隔宽度决定后面形成的晶体管150的沟道长度L。当进行沟道长度L短于25nm的曝光时，例如也可以使用波长极短，即几nm至几十nm的极紫外线(ExtremeUltraviolet)进行在光刻工序中形成抗蚀剂掩模时的曝光。在使用极紫外线的曝光中，分辨率高且其聚焦深度也大。因此，可以使后面形成的晶体管150的沟道长度L缩小，从而可以提高电路的工作速度。
为了缩减在光刻工序中使用的光掩模数及光刻工序数，也可以使用由使光透过的成为多种强度的曝光掩模的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状，并且通过进行蚀刻可以进一步改变形状，所以在加工为不同图案的多个蚀刻工序中可以使用抗蚀剂掩模。因此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。由此，可以缩减曝光掩模数，并可以缩减对应于光刻工序的个数，所以可以实现工序的简化。
注意，当蚀刻导电膜时，优选使蚀刻条件最优化以防止氧化物半导体膜106被蚀刻且分断。但是，很难得到仅蚀刻导电膜而完全不蚀刻氧化物半导体膜106的时刻状态，所以有时当蚀刻导电膜时只有氧化物半导体膜106的一部分被蚀刻，例如，氧化物半导体膜106的厚度的5％至50％被蚀刻，而氧化物半导体膜106具有槽部(凹部)。
接着，以覆盖氧化物半导体膜106、源电极108a及漏电极108b的方式形成栅极绝缘膜110。在此，例如可以将栅极绝缘膜110的厚度设定为1nm以上且500nm以下。对栅极绝缘膜110的形成方法没有特别的限制，例如可以适当地利用溅射法、MBE法、CVD法、脉冲激光淀积法、ALD法等形成栅极绝缘膜110。
作为栅极绝缘膜110，优选使用具有充分的耐压性及绝缘性的氧化物绝缘膜。当栅极绝缘膜110采用单层结构时，可以使用氧化硅等含有硅的氧化物膜。
另外，当形成栅极绝缘膜110时，硅等杂质被引入到与栅极绝缘膜110的界面附近的氧化物半导体膜106。其结果，在氧化物半导体膜106中，与栅极绝缘膜110的界面附近形成区域106a，除了区域106a之外的氧化物半导体膜106中的区域成为区域106b。
另外，包含在区域106a中的硅浓度为1.0at.％以下，优选为0.1at.％以下。此外，区域106a以接触于栅极绝缘膜110且具有5nm以下的厚度的方式设置。
另外，当在栅极绝缘膜110中包含有碳等杂质时，与上述硅同样地这种杂质进入氧化物半导体膜106中的区域106a成为杂质。在这种情况下，将包含在区域106a中的碳浓度设定为1.0×1020atoms/cm3以下，优选设定为1.0×1019atoms/cm3以下。
另外，栅极绝缘膜110也可以具有叠层结构。当栅极绝缘膜110采用叠层结构时，例如在包含硅的氧化物上层叠氧化镓、氧化铝、氮化硅、氧氮化硅、氧氮化铝、氧化钇、氧化镧或氮氧化硅等，即可。此外，在包含硅的氧化物上层叠氧化铪、硅酸铪(HfSixOy(x＞0，y＞0))、添加有氮的硅酸铪(HfSiOxNy(x＞0、y＞0))或铝酸铪(HfAlxOy(x＞0、y＞0))等high-k材料，即可。
当作为栅极绝缘膜110使用包含硅的氧化物时，可以通过对该绝缘膜进行加热处理而使绝缘膜所包含的氧的一部分脱离，从而将氧供应到氧化物半导体膜106中以填补氧化物半导体膜106中的氧缺损。尤其是，优选在栅极绝缘膜110中含有至少超过化学计量组成的多量氧。例如，作为栅极绝缘膜110优选使用以SiO2+α(α＞0)表示的氧化硅膜。通过使用上述氧化硅膜作为栅极绝缘膜110，可以将氧供应到氧化物半导体膜106，从而可以使使用该氧化物半导体膜106的晶体管150具有优良的晶体管特性。
为了不使硅等杂质进入氧化物半导体膜106，以氧化物半导体膜106不受损伤的方式形成栅极绝缘膜110。例如，当通过溅射法形成氧化硅膜作为栅极绝缘膜110时，降低硅(即，栅极绝缘膜110的构成元素)碰撞到氧化物半导体膜106的势力，即可。具体而言，可以采用如下方法：降低形成栅极绝缘膜110时的成膜功率；提高形成栅极绝缘膜110时的成膜压力；或者延长形成栅极绝缘膜110时的靶材与衬底之间的距离(T-S间距离)等。但是，栅极绝缘膜110的形成方法不局限于此。例如，可以使用通过PE-CVD法形成的氧化硅膜、氧氮化硅膜、氮氧化硅膜等。因为与溅射法相比，在PF-CVD法中用作基底膜的氧化物半导体膜106受到的损伤少，所以是优选的。
接着，在栅极绝缘膜110上形成用来形成栅电极(相同于与该栅电极相同的层中形成的布线)的导电膜。作为用于栅电极的导电膜，例如可以使用钼、钛、钽、钨、铝、铜、钕或钪等金属材料或者包含这些金属材料作为主要成分的合金材料。此外，也可以使用导电金属氧化物形成用于栅电极的导电膜。作为导电金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、铟锡氧化物(In2O3-SnO2，有时缩写为ITO)、铟锌氧化物(In2O3-ZnO)或者含有硅或氧化硅的这些金属氧化物材料。栅电极可以使用上述材料以具有单层结构或叠层结构的方式形成。对其形成方法也没有特别的限制，可以使用蒸镀法、CVD法、溅射法或旋涂法等各种成膜方法。
接着，通过光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成栅电极112，然后去除抗蚀剂掩模(参照图2C)。此外，也可以通过喷墨法形成用来形成栅电极112的抗蚀剂掩模。因为当利用喷墨法形成抗蚀剂掩模时不需要光掩模，所以可以降低制造成本。另外，作为栅电极112的蚀刻，可以采用干蚀刻和湿蚀刻中的一个或两个。此外，当形成栅电极112时，形成晶体管150。
接着，在栅极绝缘膜110及栅电极112上形成层间绝缘膜114(参照图2D)。
作为层间绝缘膜114优选使用无机绝缘膜，可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜、氧化铪等氧化物绝缘膜的单层或叠层。另外，也可以在上述氧化物绝缘膜上还形成氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等氮化物绝缘膜的单层或叠层。例如，从栅电极112一侧依次形成氧化硅膜及氧化铝膜的叠层。
优选在形成层间绝缘膜114之后，对氧化物半导体膜106进行热处理。将该热处理的温度设定为300℃以上且700℃以下，或低于衬底的应变点。
该热处理在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩或氦等)气氛下进行，即可。注意，上述氮、氧、超干燥空气或稀有气体等的气氛优选不含有水、氢等。另外，优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
当在形成氧化物半导体膜之后进行热处理时，有可能减少包含在氧化物半导体的主要成分材料之一的氧。然而，在该步骤中的该热处理中，可以从基底绝缘膜104或使用包含硅的氧化物形成的栅极绝缘膜110对氧化物半导体膜106供应氧，由此可以填补氧化物半导体膜106中的氧缺损。
通过进行如上述那样的热处理，可以以尽量不含有主要成分以外的杂质的方式使氧化物半导体膜106高纯度化。被高纯度化的氧化物半导体膜106包含极少(近于0)的起因于施主的载流子，载流子浓度低于1×1014/cm3，优选低于1×1012/cm3，更优选低于1×1011/cm3。如上所述，可以形成被i型(本征)化的氧化物半导体膜106。
通过上述工序形成晶体管150。在晶体管150中降低引入到氧化物半导体膜106的区域106a中的硅等杂质的浓度。另外，当氧化物半导体膜是CAAC-OS膜时，可以到氧化物半导体膜与栅极绝缘膜110之间的界面附近形成结晶部。因此，可以使晶体管150具有稳定的电特性。
此外，也可以在层间绝缘膜114上还设置平坦化绝缘膜。作为平坦化绝缘膜，可以使用具有耐热性的有机材料如内烯酸类树脂、聚酰亚胺类树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)或硅氧烷类树脂等。另外，也可以层叠多个由这些材料形成的绝缘膜。
以上，本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式2
在本实施方式中，参照图3A至图5B对实施方式1的图1A至图2D所示的半导体装置及半导体装置的制造方法的变形例子进行说明。另外，使用与图1A至图2D所示的符号相同的符号，而省略其重复说明。
<半导体装置的结构实例(变形例子)>
作为半导体装置的一个例子，图3A及图3B示出顶栅型晶体管。图3A是平面图，图3B是沿着图3A中的虚线X2-Y2的截面图。注意，在图3A中为了简化，而省略晶体管160的构成要素的一部分(例如，栅极绝缘膜110)。
图3A及图3B所示的晶体管160在衬底102上包括：基底绝缘膜104；形成在基底绝缘膜104上的包括区域106c、区域106d、区域106e及区域106f的氧化物半导体膜106；形成在氧化物半导体膜106上的栅极绝缘膜110；以与栅极绝缘膜110接触且至少与氧化物半导体膜106重叠的方式设置的栅电极112；形成在栅极绝缘膜110及栅电极112上的层间绝缘膜114；以及设置在层间绝缘膜114上且与氧化物半导体膜106电连接的源电极108a及漏电极108b。
氧化物半导体膜106包括用作沟道形成区的区域106c及区域106d，包括以夹着沟道形成区的方式用作一对低电阻区的区域106e及区域106f。
另外，如图3B所示，氧化物半导体膜106的端部优选具有20°至50°的锥角。当氧化物半导体膜106具有垂直端部时，氧容易从氧化物半导体膜106的端部脱离而产生氧缺损。通过在氧化物半导体膜106的端部具有锥角，可以抑制氧缺损的产生，从而可以降低晶体管160的泄漏电流的产生。
作为栅极绝缘膜110，优选使用具有充分的耐压性及绝缘性的氧化物绝缘膜。当栅极绝缘膜110采用单层结构时，例如可以使用氧化硅等含有硅的氧化物。
另外，当作为栅极绝缘膜110使用包含硅的氧化物时，可以通过对该绝缘膜进行加热处理使该绝缘膜所包含的氧的一部分脱离，从而可以将氧供应到氧化物半导体膜106以填补氧化物半导体膜106中的氧缺损。尤其是，优选栅极绝缘膜110含有至少超过化学计量组成的多量氧。例如，作为栅极绝缘膜110优选使用以SiO2+α(α＞0)表示的氧化硅膜。通过将上述氧化硅膜用作栅极绝缘膜110，可以将氧供应到氧化物半导体膜106，从而可以使使用该氧化物半导体膜106的晶体管160具有优良的晶体管特性。
然而，当作为栅极绝缘膜110使用氧化硅膜时，有栅极绝缘膜110中的构成元素的硅作为杂质引入到氧化物半导体膜106中的忧虑。当栅极绝缘膜110的构成元素的硅等进入氧化物半导体膜106成为杂质时，影响到晶体管特性。另外，在氧化物半导体膜106是CAAC-OS膜的情况下，栅极绝缘膜110的构成元素进入氧化物半导体膜106，氧化物半导体膜106的结晶部的键被切断，在栅极绝缘膜110附近的氧化物半导体膜106中非晶区的数量变多。
尤其是，硅等杂质容易进入栅极绝缘膜110附近的氧化物半导体膜106。由于在与栅极绝缘膜110的界面附近的氧化物半导体膜106中形成有晶体管160的沟道区，所以当硅等杂质进入氧化物半导体膜106与栅极绝缘膜110之间的界面附近时，有使晶体管150的电特性变动的忧虑。
于是，在本实施方式所示的半导体装置中抑制硅等杂质进入与栅极绝缘膜110的界面附近的氧化物半导体膜106。其结果，在氧化物半导体膜106中，形成分布在从与栅极绝缘膜110的界面向氧化物半导体膜106的内侧的硅浓度为1.0at.％以下的区域。在图3B中，该区域表示为区域106c及区域106e。包含在区域106c及区域106e中的硅浓度更优选为0.1at.％以下。此外，区域106c及区域106e以接触于栅极绝缘膜110且具有5nm以下的厚度的方式设置。
在图3B中，在氧化物半导体膜106中，基底绝缘膜104一侧的区域区域106d及区域106f，栅极绝缘膜110一侧的区域为区域106c及区域106e。
另外，当在栅极绝缘膜110中包含碳等杂质时，与上述硅同样地这种杂质进入氧化物半导体膜106成为杂质。在这种情况下，将包含在区域106c及区域106e中的碳浓度设定为1.0×1020atoms/cm3以下，优选设定为1.0×1019atoms/cm3以下。
为了不使硅等杂质进入氧化物半导体膜106，可以以氧化物半导体膜106不受损伤的方式形成栅极绝缘膜110。例如，当通过溅射法形成氧化硅膜作为栅极绝缘膜110时，降低硅(即，栅极绝缘膜110的构成元素)碰撞到氧化物半导体膜106时所产生的的势力，即可。具体而言，可以采用方法：降低形成栅极绝缘膜110时的成膜功率；提高形成栅极绝缘膜110时的成膜压力；或者延长形成栅极绝缘膜110时的靶材与衬底之间的距离(T-S间距离)等。但是，栅极绝缘膜110的形成方法不局限于此。例如，可以使用通过PE-CVD法形成的氧化硅膜、氧氮化硅膜、氮氧化硅膜等。因为与溅射法相比，在PE-CVD法中用作基底膜的氧化物半导体膜106受到的损伤少，所以是优选的。
如上所述，通过降低进入氧化物半导体膜106中的区域106c及区域106e的硅及碳等杂质的浓度，可以抑制晶体管160的电特性变动。另外，当氧化物半导体膜106是CAAC-OS膜时，可以到与栅极绝缘膜110之间的界面附近形成结晶部。通过使用上述氧化物半导体膜106制造晶体管160，可以提供具有稳定的电特性的半导体装置。
另外，在后面说明的晶体管160的制造方法中，参照图4A至图5B对其他构成要素的详细内容进行说明。
<晶体管160的制造方法>
以下，参照图4A至图5B对根据本实施方式的图3A和图3B所示的晶体管160的制造方法的一个例子进行说明。
首先，准备衬底102。作为衬底102可以使用具有与实施方式1所记载的结构同样的结构。
接着，在衬底102上形成基底绝缘膜104(参照图4A)。基底绝缘膜104具有防止氢、水分等杂质元素从衬底102扩散的功能，可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜中的一种或多种膜的单层结构或叠层结构来形成。
另外，基底绝缘膜104具有其他功能，该功能为可以将氧供应到后面形成的氧化物半导体膜106中。例如，当作为基底绝缘膜104形成包含氧化物的绝缘膜时，可以通过对该基底绝缘膜104进行加热使所包含的氧的一部分脱离，从而可以将氧供应到氧化物半导体膜106中以填补氧化物半导体膜106中的氧缺损。尤其是，优选在基底绝缘膜104中含有至少超过化学计量组成的多量氧。例如，作为基底绝缘膜104优选使用以SiO2+α(α＞0)表示的氧化硅膜。通过将上述氧化硅膜用作基底绝缘膜104，可以将氧供应到氧化物半导体膜106中，从而使用该氧化物半导体膜106的晶体管160可以具有优良的晶体管特性。
也可以在形成基底绝缘膜104之前对衬底102进行等离子体处理等。作为等离子体处理，例如可以进行引入氩气体来产生等离子体的反溅射。作为等离子体处理，例如可以进行引入氩气体来产生等离子体的反溅射。反溅射是指使用RF电源在氩气氛下对衬底102一侧施加电压来衬底102附近产生等离子体以进行表面改性的方法。另外，也可以使用氮、氦、氧等代替氩气氛。通过进行反溅射，可以去除附着在衬底102的表面的粉状物质(也称为微粒或尘屑)。
接着，在基底绝缘膜104上形成氧化物半导体膜106(参照图4A)。氧化物半导体膜106优选为CAAC-OS膜。此外，优选以不使大气露出的方式连续地形成基底绝缘膜104及氧化物半导体膜106。
氧化物半导体膜106可以采用与实施方式1所记载的结构同样的结构。
接着，以覆盖氧化物半导体膜106的方式形成栅极绝缘膜110(参照图4B)。在此，例如可以将栅极绝缘膜110的厚度设定为1nm以上且500nm以下。对栅极绝缘膜110的形成方法没有特别的限制，例如可以适当地利用溅射法、MBE法、CVD法、脉冲激光淀积法、ALD法等形成栅极绝缘膜110。
作为栅极绝缘膜110，优选使用具有充分的耐压性及绝缘性的氧化物绝缘膜。当栅极绝缘膜110采用单层结构时例如可以使用氧化硅膜等包含硅膜的氧化物膜。
另外，当形成栅极绝缘膜110时，硅等杂质进入与栅极绝缘膜110的界面附近的氧化物半导体膜106。其结果，在氧化物半导体膜106中，与栅极绝缘膜110的界面附近形成区域106g，除了区域106g之外的氧化物半导体膜106中的区域成为区域106h。另外，区域106g是后面步骤中成为区域106c及区域106e的区域，区域106h是后面步骤中成为区域106d及区域106f的区域。
包含在区域106g中的硅浓度为1.0at.％以下，优选为0.1at.％以下。此外，区域106g以接触于栅极绝缘膜110且具有5nm以下的厚度的方式设置。
另外，当在栅极绝缘膜110中包含有碳等杂质时，与上述硅同样地这种杂质进入氧化物半导体膜106的区域106g成为杂质。在这种情况下，将包含在区域106g中的碳浓度设定为1.0×1020atoms/cm3以下，优选设定为1.0×1019atoms/cm3以下。
栅极绝缘膜110也可以具有叠层结构。当作为栅极绝缘膜110采用叠层结构时，例如在包含硅的氧化物上层叠氧化镓、氧化铝、氮化硅、氧氮化硅、氧氮化铝、氧化钇、氧化镧或氮氧化硅等，即可。此外，在包含硅的氧化物上层叠氧化铪、硅酸铪(HfSixOy(x＞0，y＞0))、添加有氮的硅酸铪(HfSiOxNy(x＞0、y＞0))或铝酸铪(HfAlxOy(x＞0、y＞0))等high-k材料，即可。
当作为栅极绝缘膜110使用包含硅的氧化物时，可以通过对该绝缘膜进行加热处理而使绝缘膜所包含的氧的一部分脱离，从而将氧供应到氧化物半导体膜106中以填补氧化物半导体膜106中的氧缺损。尤其是，优选在栅极绝缘膜110中含有至少超过化学计量组成的多量氧。例如，作为栅极绝缘膜110优选使用以SiO2+α(α＞0)表示的氧化硅膜。通过使用上述氧化硅膜作为栅极绝缘膜110，可以将氧供应到氧化物半导体膜106，从而可以使使用该氧化物半导体膜106的晶体管160具有优良的晶体管特性。
为了不使硅等杂质进入氧化物半导体膜106，以氧化物半导体膜106不受损伤的方式形成栅极绝缘膜110。例如，当通过溅射法形成氧化硅膜作为栅极绝缘膜110时，降低硅(即，栅极绝缘膜110的构成元素)碰撞到氧化物半导体膜106的势力，即可。具体而言，可以采用如下方法：降低形成栅极绝缘膜110时的成膜功率；提高形成栅极绝缘膜110时的成膜压力；或者延长形成栅极绝缘膜110时的靶材与衬底之间的距离(T-S间距离)等。但是，栅极绝缘膜110的形成方法不局限于此。例如，可以使用通过PE-CVD法形成的氧化硅膜、氧氮化硅膜、氮氧化硅膜等。因为与溅射法相比，在PE-CVD法中用作基底膜的氧化物半导体膜106受到的损伤少，所以是优选的。
接着，在栅极绝缘膜110上形成用来形成栅电极(相同于与该栅电极相同的层中形成的布线)的导电膜。作为用于栅电极的导电膜，可以具有与实施方式1所记载的材料等同样的结构。
接着，通过光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成栅电极112，然后去除抗蚀剂掩模(参照图4C)。此外，也可以通过喷墨法形成用来形成栅电极112的抗蚀剂掩模。因为当利用喷墨法形成抗蚀剂掩模时不需要光掩模，所以可以降低制造成本。另外，作为栅电极112的蚀刻，可以采用干蚀刻和湿蚀刻中的一个或两个。
接着，使用栅电极112作为掩模将掺杂剂181引入到氧化物半导体膜106中，来形成用作一对低电阻区的区域106e及区域106f(参照图4D)。
掺杂剂181是改变氧化物半导体膜106的导电率的杂质。作为掺杂剂181，可以使用选自第15族元素(典型的是磷(P)、砷(As)及锑(Sb))、硼(B)、铝(Al)、氮(N)、氩(Ar)、氦(He)、氖(Ne)、铟(In)、氟(F)、氯(Cl)、钛(Ti)和锌(Zn)中的任一种以上。
也可以通过注入法使掺杂剂181穿过其他的膜(例如栅极绝缘膜110)而将其引入到氧化物半导体膜106中。作为掺杂剂181的引入方法，可以利用离子注入法、离子掺杂法、等离子体浸没离子注入法等。此时优选使用掺杂剂181的单个离子或氟化物、氯化物的离子。
可以通过适当地设定加速电压、剂量等的注入条件或者使掺杂剂181穿过的膜的厚度来控制掺杂剂181的引入。在本实施方式中，通过离子注入法，作为掺杂剂181使用磷来进行磷离子的引入。另外，也可以将掺杂剂181的剂量设定为1×1013ions/cm2以上且5×1016ions/cm2以下。
低电阻区中的掺杂剂181的浓度优选为5×1018/cm3以上且1×1022/cm3以下。
另外，当将掺杂剂181引入时，也可以同时对衬底102进行加热。
此外，既可以多次进行将掺杂剂181引入到氧化物半导体膜106中的处理，又可以使用多种掺杂剂。
另外，也可以在引入掺杂剂181之后进行加热处理。作为加热条件，优选采用如下条件：温度为300℃以上且700℃以下，优选为300℃以上且450℃以下；在氧气氛下；进行1小时。此外，也可以在氮气氛下、减压下或大气(超干燥空气气氛)下进行加热处理。
当氧化物半导体膜106是结晶氧化物半导体膜或CAAC-OS膜时，有时由于掺杂剂181的引入其一部分被非晶化。在此情况下，通过在引入掺杂剂181之后进行加热处理，可以恢复氧化物半导体膜106的结晶性。
通过上述步骤，在氧化物半导体膜106中，形成以夹着用作沟道形成区的区域106c及区域106d设置有区域106e及区域106f的氧化物半导体膜106。
接着，在栅极绝缘膜110及栅电极112上形成层间绝缘膜114(参照图5A)。
作为层间绝缘膜114优选使用无机绝缘膜，可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氧化镓膜、氧化铪等氧化物绝缘膜的单层或叠层。另外，也可以在上述氧化物绝缘膜上还形成氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等氮化物绝缘膜的单层或叠层。例如，通过溅射法从栅电极112一侧依次形成氧化硅膜及氧化铝膜的叠层。
当作为层间绝缘膜使用氧化铝膜时，氧化铝膜可以用来在制造工序中及制造之后防止引起晶体管160的电特性变动的氢、水分等杂质进入氧化物半导体膜106。另外，氧化铝膜可以用来在制造工序中及制造之后防止氧化物半导体的主要构成要素的氧从氧化物半导体膜106释放。
优选在形成层间绝缘膜114之后，对氧化物半导体膜106进行热处理。将该热处理的温度设定为300℃以上且700℃以下，或低于衬底的应变点。
该热处理在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或稀有气体(氩或氦等)气氛下进行，即可。注意，上述氮、氧、超干燥空气或稀有气体等的气氛优选不含有水、氢等。另外，优选将引入到热处理装置中的氮、氧或稀有气体的纯度设定为6N(99.9999％)以上，优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选设定为0.1ppm以下)。
当在形成氧化物半导体膜之后进行热处理时，有可能减少氧化物半导体的主要构成要素之一的氧。然而，在该步骤中的该热处理中，可以从基底绝缘膜104或使用包含硅的氧化物形成的栅极绝缘膜110对氧化物半导体膜106供应氧，由此可以填补氧化物半导体膜106中的氧缺损。
通过进行如上述那样的热处理，可以以尽量不含有主要成分以外的杂质的方式使氧化物半导体膜106高纯度化。被高纯度化的氧化物半导体膜106包含极少(近于0)的起因于施主的载流子，载流子浓度低于1×1014/cm3，优选低于1×1012/cm3，更优选低于1×1011/cm3。如上所述，可以形成被i型(本征)化的氧化物半导体膜106。
接着，在栅极绝缘膜110及层间绝缘膜114中形成到达氧化物半导体膜106(区域106e或区域106f)的开口部，在开口部中形成用于源电极及漏电极(相同于与栅电极相同的层中形成的布线)的导电膜。作为用于源电极及漏电极的导电膜，可以使用与实施方式1所记载的材料等同样的结构。
接着，通过光刻工序在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极108a及漏电极108b，然后去除抗蚀剂掩模(参照图5B)。
通过上述工序形成晶体管160(参照图5B)。在晶体管160中降低引入到氧化物半导体膜106的区域106c及区域106e中的硅的浓度。另外，当氧化物半导体膜106是CAAC-OS膜时，可以到与栅极绝缘膜110的界面附近形成结晶部。因此，可以使晶体管160具有稳定的电特性。
此外，也可以在晶体管160上设置平坦化绝缘膜。作为平坦化绝缘膜，可以使用具有耐热性的有机材料如丙烯酸类树脂、聚酰业胺类树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)或硅氧烷类树脂等。另外，也可以层叠多个由这些材料形成的绝缘膜。
以上，本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式3
在本实施方式中，参照附图说明包括本说明书所示的晶体管的半导体装置的一例，该半导体装置即使在没有电力供应的情况下也能够保持存储数据，并且对写入次数也没有限制。
图6A至图6C示出半导体装置的结构的一个例子。图6A为半导体装置的截面图，图6B为半导体装置的平面图，图6C为半导体装置的电路图。在此，图6A为沿着图6B中的C1-C2及D1-D2的截面图。
图6A及图6B所示的半导体装置在其下部包括含有第一半导体材料的晶体管260，并在其上部包括含有第二半导体材料的晶体管150。作为晶体管150，可以采用实施方式1所示的晶体管的结构，晶体管150具有以与氧化物半导体膜106接触的方式设置源电极108a及漏电极108b的结构。另外，虽然在本实施方式中未记载，但是也可以采用实施方式2所说明的晶体管。
这里，第一半导体材料和第二半导体材料优选为具有不同带隙的材料。例如，第一半导体材料可以为氧化物半导体以外的半导体材料(例如，单晶硅等)，并且第二半导体材料可以为氧化物半导体。作为氧化物半导体以外的材料包含单晶硅的晶体管能够进行高速工作。另一方面，包含氧化物半导体的晶体管利用其特性而可以长时间地保持电荷。
另外，虽然在此上述晶体管都为n沟道型晶体管，但是当然可以使用p沟道型晶体管。此外，虽然为了保持信息而使用如实施方式1所示那样的晶体管150中的氧化物半导体，但是不需要将半导体装置的具体结构如用于半导体装置的材料或半导体装置的结构等限定于在此所示的结构。
图6A中的晶体管260包括：设置在包含半导体材料(例如，硅)的衬底200中的沟道形成区216；以夹着沟道形成区216的方式设置的杂质区220；接触于杂质区220的金属间化合物区224；设置在沟道形成区216上的栅极绝缘膜208；以及设置在栅极绝缘膜208上的栅电极210。注意，在附图中没有将晶体管的源电极或漏电极表示出来，为了方便起见也可以将这种状态也称为晶体管。此外，在此情况下，在说明晶体管的连接关系时，将源区及源电极总称为“源电极”，将漏区及漏电极总称为“漏电极”。也就是说，在本说明书中，“源电极”可能包括源区。
另外，在衬底200上以围绕晶体管260的方式设置有元件分离绝缘膜206，并且以覆盖晶体管260的方式设置有绝缘膜228及绝缘膜230。另外，为了实现高集成化，如图6A所示，优选的是，晶体管260不具有侧壁绝缘膜。另一方面，当在晶体管260的特性上有优势时，也可以在栅电极210的侧面设置侧壁绝缘膜，并使杂质区220包括具有杂质浓度不同的区域。
使用单晶半导体衬底形成的晶体管260能够进行高速工作。因此，通过作为读出用晶体管使用该晶体管，可以高速地读出信息、。以覆盖晶体管260的方式形成两个绝缘膜。作为形成晶体管150和电容器264之前的处理，对该两个绝缘膜进行CMP处理来形成实现了平坦化的绝缘膜228及绝缘膜230，同时使栅电极210的顶面露出。
作为绝缘膜228、绝缘膜230，典型的是可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氮化硅膜、氮化铝膜、氮氧化硅膜、氦氧化铝膜等无机绝缘膜。绝缘膜228、绝缘膜230可以使用等离子体CVD法或溅射法等形成。
另外，可以使用聚酰业胺类树脂、丙烯酸类树脂、苯并环丁烯类树脂等有机材料。另外，除了上述有机材料以外，可以使用低介电常数材料(low-k材料)等。在使用有机材料时，也可以使用旋涂法、印刷法等湿法形成绝缘膜228及绝缘膜230。
此外，在本实施方式中，作为绝缘膜228使用氮化硅膜，作为绝缘膜230使用氧化硅膜。
在通过抛光处理(例如CMP处理)充分实现了平坦化的绝缘膜230上形成氧化物半导体膜106。另外，绝缘膜230表面的平均表面粗糙度优选为0.15nm以下。
图6A所示的晶体管150是将氧化物半导体用于沟道形成区的晶体管。在此，包括在晶体管150中的氧化物半导体膜106优选被高纯度化。通过使用被高纯度化的氧化物半导体，可以得到具有极为优异的关态特性的晶体管150。
由于晶体管150的关态电流小，所以通过使用这种晶体管能够长期保持存储数据。换言之，因为可以提供不需要进行刷新工作，或者，制造刷新工作的频度极少的半导体存储装置，所以可以充分降低耗电量。
在晶体管150上设置有单层或叠层的绝缘膜180。在本实施方式中，绝缘膜180具有使用从栅电极112一侧层叠氧化铝膜和氧化硅膜的叠层。另外，通过将氧化铝膜设定为高密度(例如，膜密度为3，2g/cm3以上，优选为3.6g/cm3以上)，可以对晶体管150赋予稳定的电特性。
另外，在隔着栅极绝缘膜110及绝缘膜180与晶体管150的源电极108a重叠的区域中设置有导电膜182，并由源电极108a、栅极绝缘膜110、绝缘膜180和导电膜182构成电容器264。换言之，晶体管150的源电极108a用作电容器264中的一个电极，导电膜182用作电容器264中的另一个电极。另外，当不需要容量时，也可以省略电容器264。此外，电容器264比可以另行设置在晶体管150的上方。
在晶体管150及电容器264上设置有绝缘膜184。而且，在绝缘膜184上设置有用来连接晶体管150与其他晶体管的布线186。虽然在图6A中未图示，但是布线186通过形成在设置于绝缘膜180、栅极绝缘膜110等中的开口中的电极与漏电极108b电连接。在此，优选的是，该电极以至少与晶体管150的氧化物半导体膜106的一部分重叠的方式设置。
在图6A及图6B中，优选的是，使晶体管260和晶体管150以至少在一部分上重叠的方式设置，并且使晶体管260的源区或漏区以与氧化物半导体膜106的一部分重叠的方式设置。另外，以与晶体管260的至少一部分重叠的方式设置晶体管150及电容器264。例如，以与晶体管260的栅电极210的至少一部分重叠的方式设置电容器264的导电膜182。通过采用这种平面布局，可以降低半导体装置的占有面积，从而可以实现高集成化。
另外，漏电极108b与布线186之间的电连接既可以通过使漏电极108b与布线186直接接触而实现，又可以通过在两者之间的绝缘膜中设置电极，通过该电极而实现。另外，电连接也可以通过多个电极而实现。
接着，图6C示出对应于图6A及图6B的电路结构的一个例子。
在图6C中，第一布线(1st Line)与晶体管260的源电极和漏电极中的一个电连接，第二布线(2nd Line)与晶体管260的源电极和漏电极中的另一个电连接。另外，第三布线(3rd Line)与晶体管150的源电极和漏电极中的一个电连接，第四布线(4th Line)与晶体管150的栅电极电连接。晶体管260的栅电极以及晶体管150的源电极及漏电极中的另一个与电容器264中的一个电极电连接，第五布线(5th 小ne)与电容器264中的另一个电极电连接。
在图6C所示的半导体装置中，通过有效地利用可以保持晶体管260的栅电极的电位的特征，可以如以下所示那样进行信息的写入、保持以及读出。
对数据的写入及保持进行说明。首先，将第四布线的电位设定为使晶体管150变为导通的电位，使晶体管150变为导通。由此，对晶体管260的栅电极和电容器264施加第三布线的电位。也就是说，对晶体管260的栅电极施加规定的电荷(诸如，数据的写入)。这里，施加赋予一个电位电平或不同电位电平的电荷(以下，称为Low电平电荷、High电平电荷)。然后，通过将第四布线的电位设定为使晶体管150变为关闭的电位，使晶体管150变为关闭，保持对晶体管260的栅电极施加的电荷(保持)。
因为晶体管150的关态电流极小，所以晶体管260的栅电极的电荷被长时间地保持。
接着，对数据的读出进行说明。当在对第一布线施加规定的电位(恒电位)的状态下，对第五布线施加适当的电位(读出电位)时，第二布线的电位根据保持在晶体管260的栅电极的电荷量变动。这是因为：一般而言，在晶体管260为n沟道型晶体管的情况下，对晶体管260的栅电极施加High电平电荷时的外观上的阈值电压Vth_H低于对晶体管260的栅电极施加Low电平电荷时的外观上的阈值电压Vth_L。在此，外观上的阈值电压是指为了使晶体管260变为导通所需要的第五布线的电位。因此，通过将第五布线的电位设定为Vth_H和Vth_L之间的电位V0，可以决定施加到晶体管260的栅电极的电荷。例如，在写入中，当被供应High电平电荷时，如果第五布线的电位为V0(＞Vth_H)，则晶体管260变为导通。在写入中，当被供应Low电平电荷时，即使第五布线的电位为V0(＜Vth_L)，晶体管260也维持关闭状态。因此，根据第二布线的电位可以读出所保持的数据。
注意，当将存储单元配置为阵列状而使用时，需要只读出所希望的存储单元的数据。在不读出数据的情况下，对第五布线施加不管栅电极的状态如何都使晶体管260变为关闭状态的电位，也就是小于Vth_H的电位，即可。此外，将不管栅电极的状态如何都使晶体管260变为导通状态的电位，也就是大于Vth_L的电位施加到第五布线即可。
在本实施方式所示的半导体装置中，通过应用将氧化物半导体用于其沟道形成区且极小的关态电流(off-state current)的晶体管，可以在极长期间储存数据。就是说，因为变不需要进行刷新工作，或者，可以将刷新工作的频度降低到极低，所以可以充分降低耗电量。另外，即使在没有电力供应的情况下(优选电位是固定的)，也可以在长期间保持存储数据。
另外，在本实施方式所示的半导体装置中，数据的写入不需要高电压，而且也没有元件劣化的问题。例如，不像现有的非易失性存储器那样，不需要对浮动栅极注入电子或从浮动栅极抽出电子，所以根本不会产生栅极绝缘层的劣化的问题。就是说，在根据所公开的发明的半导体装置中，对作为现有的非易失性存储器所存在的问题的能够写入的次数没有限制，而使可靠性得到显著提高。再者，根据晶体管的导通状态或关闭状态而进行数据的写入，而也可以容易实现高速工作。
另外，在晶体管150中降低引入到氧化物半导体膜106的区域106a中的硅等杂质的浓度。另外，当氧化物半导体膜106是CAAC-OS膜时，可以到与栅极绝缘膜110的界面附近形成结晶部。其结果，可以使晶体管150具有稳定的电特性。
因此，可以提供一种实现了微型化及高集成化且赋予高电特性的半导体装置。
以上，本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式4
在本实施方式中，关于包括实施方式1或实施方式2所示的晶体管的半导体装置，参照图7A和图7B对与实施方式3所示的结构不同的结构进行说明。该半导体装置即使在没有电力供应的情况下也能够保持存储内容，并且对写入次数也没有限制。
图7A为半导体装置的电路结构的一个例子，图7B为示出半导体装置的一个例子的示意图。首先对图7A所示的半导体装置进行说明，接着对图7B所示的半导体装置进行说明。
在图7A所示的半导体装置中，位线BL与晶体管150的源电极或漏电极电连接，字线WL与晶体管150的栅电极电连接，并且晶体管150的源电极或漏电极与电容器354的第一端子电连接。
使用氧化物半导体的晶体管150的关态电流极小。因此，通过使晶体管150为关闭状态，可以在极长期间保持电容器354的第一端子的电位(或累积在电容器354中的电荷)。
接着，说明对图7A所示的半导体装置(存储单元350)进行数据的写入及保持的情况。
首先，通过将字线WL的电位设定为使晶体管150变为导通的电位，晶体管150变为导通。由此，将位线BL的电位施加到电容器354的第一端子(写入)。然后，通过将字线WL的电位设定为使晶体管150变为关闭的电位，晶体管150变为关闭，由此保持电容器354的第一端子的电位(保持)。
由于晶体管150的关态电流极小，所以能够长时间保持电容器354的第一端子的电位(或累积在电容器中的电荷)。
接着，对数据的读出进行说明。当晶体管150变为导通时，处于浮动状态时位线BL与电容器354电连接，于是，在位线BL与电容器354之间电荷被再次分配。其结果，位线BL的电位发生变化。位线BL的电位的变化量根据电容器354的第一端子的电位(或累积在电容器354中的电荷)而变动。
例如，当V是电容器354的第一端子的电位，C是电容器354的容量，CB是位线BL所具有的电容(以下也称为位线电容)，并且VB0是电荷被再次分配之前的位线BL的电位时，电荷被再次分配之后的位线BL的电位成为(CB*VB0+C*V)/(CB+C)。因此可知，当存储单元350的状态处于电容器354的第一端子的电位为V1或V0(V1＞V0)的两个状态时，保持电位V1时的位线BL的电位(＝CB*VB0+C*V1)/(CB+C))高于保持电位V0时的位线BL的电位(＝CB*VB0+C*V0)/(CB+C))。
并且，通过比较位线BL的电位与规定的电位，可以读出数据。
如此，由于晶体管150的关态电流极小，所以图7A所示的半导体装置可以长期保持累积在电容器354中的电荷。换言之，因为变不需要进行刷新工作，或者，可以使刷新工作的频度极低，所以可以充分降低耗电量。另外，即使在没有电力供应的情况下也可以长时间保持存储数据。
接着对图7B所示的半导体装置进行说明。
图7B所示的半导体装置在其上部作为存储电路包括存储单元阵列351a及351b，该存储单元阵列351a及351b具有多个图7A所示的存储单元350。此外，图7B所示的半导体装置在其下部具有用来使存储单元阵列351(存储单元阵列351a及351b)工作的外围电路353。另外，外围电路353与存储单元阵列351电连接。
在图7B所示的结构中，可以将外围电路353设置在存储单元阵列351(存储单元阵列351a及351b)的正下方，从而可以实现半导体装置的小型化。
优选的是，设置在外围电路353中的晶体管的半导体材料与晶体管150的半导体村料不同。例如，可以使用硅、锗、硅锗、碳化硅或砷化镓等，优选使用单晶半导体。此外，还可以使用有机半导体材料等。包含这种半导体材料的晶体管能够进行充分的高速工作。因此，通过利用该晶体管，能够顺利实现被要求高速工作的各种电路(例如，逻辑电路或驱动电路)。
另外，如图7B所示，半导体装置例示出层叠有两个存储单元阵列351(存储单元阵列351a、存储单元阵列351b)的结构，但是所层叠的存储单元阵列的个数不局限于此。也可以层叠有三个以上的存储单元阵列。
通过设置外围电路及存储电路的双方，其中外围电路利用包含氧化物半导体以外的材料的晶体管(换言之，能够进行充分高速的工作的晶体管)，其中存储电路利用包含氧化物半导体的晶体管(作更广义解释，其关态电流充分小的晶体管)，来能够实现具有新颖特征的半导体装置。另外，通过采用外围电路和存储电路的叠层结构，可以实现半导体装置的集成化。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式5
在本实施方式中，参照图8A至图11对将上述实施方式所示的半导体装置应用于移动电话、智能手机、电子书阅读器等便携设备的例子进行说明。
在移动电话、智能手机、电子书阅读器等便携设备中，为了暂时储存图像数据而使用SRAM或DRAM。使用SRAM或DRAM是因为快闪存储器应答速度慢而不适于图像处理。另一方面，当将SRAM或DRAM用于图像数据的暂时储存时，有如下特征。
如图8A所示，在一般的SRAM中，一个存储单元由晶体管801至晶体管806的六个晶体管构成，并且该晶体管801至晶体管806被X译码器807和Y译码器808驱动。晶体管803和晶体管805以及晶体管804和晶体管806用作反相器，使用该反相器能够实现高速驱动。然而，由于一个存储单元由六个晶体管构成，所以有存储单元面积大的缺点。在将设计规则的最小尺寸设定为F的情况下，SRAM的存储单元面积一般为100F2至150F2。因此，SRAM的每个比特位的单价是各种存储器中最高的。
在DRAM中，如图8B所示，存储单元由晶体管811和存储电容器812构成，并且该晶体管811和存储电容器812被X译码器813和Y译码器814驱动。由于一个单元由一个晶体管和一个电容构成，所以所占的面积小。DRAM的存储面积一般为10F2以下。注意，DRAM需要一直进行刷新工作，因此即使在不进行改写的情况下也消耗电力。
然而，上述实施方式所说明的半导体装置的存储单元面积为10F2左右，并且不需要频繁的刷新工作。因此，能够缩小存储单元面积，还能够降低耗电量。
接着，图9为便携设备的方框图。图9所示的便携设备包括：RF电路901；模拟基带电路902；数字基带电路903；电池904；电源电路905；应用处理机906；快闪存储器910；显示器控制器911；存储电路912；显示器913；触控感应器919；声频电路917；以及键盘918等。显示器913包括：显示部914；源极驱动器915；以及栅极驱动器916。应用处理机906具有：CPU(Central Processing Unit：中央处理器)907；DSP(Digital Signal Processor：数位信号处理器)908；以及接口909(IF909)。存储电路912一般由SRAM或DRAM构成，通过将上述实施方式所说明的半导体装置用于存储电路912，能够以高速进行数据的写入和读出，能够长期保持存储内容，还能够充分降低耗电量。
图10示出将上述实施方式所说明的半导体装置用于显示器的存储电路950的例子。图10所示的存储电路950包括：存储器952；存储器953；开关954；开关955：以及存储器控制器951。另外，存储电路连接于：用来读出并控制通过信号线输入的图像数据(输入图像数据)和储存在存储器952及存储器953中的数据(存储图像数据)的显示器控制器956；以及根据来自显示器控制器956的信号来进行显示的显示器957。
首先，通过应用处理机(未图示)形成一个图像数据(输入图像数据A)。该输入图像数据A通过开关954被保持在存储器952中。将保持在存储器952中的图像数据(存储图像数据A)通过开关955及显示器控制器956发送到显示器957而进行显示。
在输入图像数据A没有变化时，存储图像数据A一般以30至60Hz左右的周期从存储器952通过开关955由显示器控制器956读出。
另外，例如在使用者进行了改写画面的数据时(即在输入图像数据A有变化时)，由应用处理机形成新的图像数据(输入图像数据B)。该输入图像数据B通过开关954被保持在存储器953中。在该期间存储图像数据A也定期性地通过开关955从存储器952被读出。当在存储器953中储存完新的图像数据(存储图像数据B)时，由显示器957的下一个帧开始读出存储图像数据B，并且将该存储图像数据B通过开关955及显示器控制器956发送到显示器957而进行显示。该读出一直持续直到下一个新的图像数据保持在存储器952中。
如上所述，通过在存储器952及存储器953中交替进行图像数据的写入和图像数据的读出，来进行显示器957的显示。存储器952、存储器953不局限于两个不同的存储器，也可以将一个存储器分割而使用。通过将上述实施方式所说明的半导体装置用于存储器952及存储器953，能够以高速进行数据的写入和读出，能够长期保持数据，还能够充分降低耗电量。
接着，图11为电子书阅读器的方框图。图11所示的电子书阅读器包括：电池1001；电源电路1002；微处理器1003；快闪存储器1004；声频电路1005；键盘1006；存储电路1007；触摸屏1008；显示器1009；以及显示器控制器1010。
在此，可以将上述实施方式所说明的半导体装置用于图11的存储电路1007。存储电路1007具有暂时保持书籍内容的功能。例如有使用者使用高亮功能的情况。使用者在看电子书阅读器时，有时想要对某个部分做标记。该标记功能被称为高亮功能，即通过改变所显示的文字的颜色；在单词下面画线；将文字改为粗体字；改变文字的字体，来使该部分与其他部分不一样。就是说，高亮功能就是将使用者所指定的部分的数据储存而保持的功能。为了使该数据长期保持，也可以将该数据拷贝到快闪存储器1004。即使在此情况下，通过采用上述实施方式所说明的半导体装置，也能够以高速进行信息的写入和读出，能够长期保持数据，还能够充分降低耗电量。
如上所述，本实施方式所示的便携设备安装有根据上述实施方式的半导体装置。因此，能够实现以高速进行数据的读出、长期保持存储内容且充分降低耗电量的便携设备。
本实施方式所示的结构及方法等可以与其他实施方式所记载的结构及方法等适当地组合而实施。
实施例
在本实例中，有意地对氧化物半导体膜添加硅(Si)，对其特性进行评价。以下，对评价方法进行说明。
首先，使用溅射装置形成氯化物半导体膜。因此，有意地对用于溅射的金属氧化物靶材添加Si。作为金属氧化物靶材，形成对In-Ga-Zn类氧化物(以下，称为IGZO)添加SiO2的靶材。换言之，形成In-Ga-Zn-Si类氧化物的靶材。
在本实施例中，形成如下三个IGZO靶材：对其组成比为In∶Ga∶Zn＝1∶1∶1[原子数比]的靶材添加2wt％的SiO2的靶材A；对其组成比为In∶Ga∶Zn＝1∶1∶1[原子数比]的靶材添加5wt％的SiO2的靶材B；以及没有添加SiO2的靶材C(In∶Ga∶Zn＝1∶1∶1[原子数比])。
另外，以下有时将使用靶材A形成的薄膜记载为IGZO-SiOx(2wt％)，将使用靶材B形成的薄膜记载为IGZO-SiOx(5wt％)，将使用靶材C制造的薄膜记载为IGZO。
接着，使用上述靶材A、靶材B及靶材C形成氧化物半导体薄膜，对其特性进行评价。作为评价方法，对所得到的薄膜电阻、组成及结晶性进行测量及分析。
(薄膜电阻测量)
制造样品1、样品2、样品3、样品4、样品5和样品6。样品1通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝10/5sccm(O2＝33％)的条件下在玻璃衬底上使用靶材C形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。样品2通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材C形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。样品3通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar//O2＝10/5sccm(O2＝33％)的条件下在玻璃衬底上使用靶材A形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。样品4通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材A形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。样品5通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝10/5sccm(O2＝33％)的条件下在玻璃衬底上使用靶材B形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。样品6通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材B形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。
将样品1至样品6的所形成的氧化物半导体膜的厚度都设定为100nm。表1示出所制造的样品的成膜条件及结构等。
[表1]
接着，对上述样品1至样品6的薄膜电阻进行测量。另外，在薄膜电阻的测量中，使用薄膜电阻测量系统。图17示出样品1至样品6的薄膜电阻测量结果。在图17中，横轴表示项目(所制造的薄膜)，纵轴表示薄膜电阻。
由图17可知：由于在IGZO中添加Si的薄膜，薄膜电阻上升。尤其是样品5的薄膜电阻超过测量系统的测量上限(5×105Ω/cm2)，测量不到薄膜电阻。另外，虽然样品6的薄膜电阻也超过测量系统的测量上限，但是在原理上算出测量系统的上限附近的数值。但是，关于测量装置的上限的数值，不一定算出准确的数值。
(组成分析)
制造样品7和样品8。样品7通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材A形成氧化物半导体膜。样品8通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材B形成氧化物半导体膜。
另外，将样品7及样品8的所形成的氧化物半导体膜的厚度设定为100nm。
接着，对上述样品7及样品8的组成进行分析。在组成分析中，使用X射线光电子能谱(XPS：X-Ray Photoelectron Spectroscopy)。XPS是如下测量方法，即测量通过对样品表面照射X射线而产生的光电子能量，来分析样品的构成元素和其电子状态。表2示出样品7及样品8的条件、结构及组成分析的结果。
[表2]
根据表2可知：使用靶村A形成的样品7的组成为In＝18.0(at.％)，Ga＝15.3(at.％)，Zn＝4.6(at.％)，0＝61.0(at.％)，Si＝1.1(at.％)。另外，可知：使用靶材B形成的样品8的组成为In＝16.7(at.％)，Ga＝14.4(at.％)，Zn＝4.3(at.％)，0＝62.0(at.％)，Si＝2.6(at.％)。
(结晶性分析)
制造样品9、样品10、样品11、样品12、样品13和样品14。样品9通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材A形成氧化物半导体膜。样品10通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材A形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。样品11通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材A形成氧化物半导体膜，然后，在氮气氛下以650℃进行1小时的热处理，接着在氧气氛下以650℃进行1小时的热处理。样品12通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、A/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材B形成氧化物半导体膜。样品13通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材B形成氧化物半导体膜，然后，在氮气氛下以450℃进行1小时的热处理，接着在氧气氛下以450℃进行1小时的热处理。样品14通过如下方法形成：通过溅射法，在功率＝100W、压力＝0.4Pa、衬底温度＝200℃、Ar/O2＝0/15sccm(O2＝100％)的条件下在玻璃衬底上使用靶材B形成氧化物半导体膜，然后，在氮气氛下以650℃进行1小时的热处理，接着在氧气氛下以650℃进行1小时的热处理。
另外，将样品9至样品14的所形成的氧化物半导体膜的厚度都设定为100nm。表3示出所制造的样品的成膜条件及结构等。此外，样品9至样品11是具有与上述样品7同样的组成的氧化物半导体膜，样品12至样品14是具有与上述样品8同样的组成的氧化物半导体膜。
[表3]
下面，对上述样品9至样品14的结晶性进行分析。另外，在结晶性的分析中，使用X射线衍射法(XRD：X-Ray Diffraction)。因为XRD是X射线在晶格中呈现衍射的现象，所以可以对测量样品的结晶性进行测量。图18A示出样品9至样品11的结晶性分析结果，图18B示出样品12至样品14的结晶性分析结果。
由图18A可知：关于使用靶材A形成的样品9至样品11，在没有进行热处理的样品9及进行450℃的热处理的样品10中，观察不到呈现明确的结晶性的衍射峰值。另一方面，在进行650℃的热处理的样品11中，在2θ＝31°附近观察到呈现结晶性的衍射峰值。
另外，由图18B可知：关于使用靶材B制造的样品12至样品14，在没有进行热处理的样品12、进行450℃的热处理的样品13及进行650℃的热处理的样品14中，观察不到呈现明确的结晶性的衍射峰值。
根据上述结果可知：在使用靶材A制造的样品9至样品11中，氧化物半导体膜中的硅(Si)浓度为1.1at.％，在使用靶材B制造的样品12至样品14中，氧化物半导体膜中的硅(Si)浓度为2.6at.％。如此可知，当氧化物半导体膜中的Si浓度高时，氧化物半导体膜的结晶性被阻碍。
附图标记说明
102：衬底；104：基底绝缘膜；106：氧化物半导体膜；106a：区域；106b：区域；106c：区域；106d：区域；106e：区域；106f：区域；106g：区域；106h：区域；108a：源电极；108b：漏电极；110：栅极绝缘膜；112：栅电极；113：氧化物半导体膜；114：层间绝缘膜；150：晶体管；160：晶体管；180：绝缘膜；181：掺杂剂；182：导电膜；184：绝缘膜；186：布线；200：衬底；206：元件分离绝缘膜；208：栅极绝缘膜；210：栅电极；216：沟道形成区；220：杂质区；224：金属间化合物区；228：绝缘膜；230：绝缘膜；254：电容器；260：晶体管；264：电容器；350：存储单元；351：存储单元阵列；351a：存储单元阵列；351b：存储单元阵列；353：外围电路；354：电容器；801：晶体管；803：晶体管；804：晶体管；805：晶体管；806：晶体管；807：X译码器；808：Y译码器；811：晶体管；812：存储电容器；813：X译码器；814：Y译码器；901：RF电路；902：模拟基带电路；903：数字基带电路；904：电池；905：电源电路；906：应用处理机；907：CPU；908：DSP；909：接口；910：快闪存储器；911：显示器控制器；912：存储电路；913：显示器；914；显示部；915：源极驱动器；916：栅极驱动器；917：声频电路；918：键盘；919：触控感应器；950：存储电路；951：存储器控制器；952：存储器；953：存储器；954：开关；955：开关；956：显示器控制器；957：显示器；1001：电池；1002：电源电路；1003：微处理器；1004：快闪存储器；1005：声频电路；1006：键盘；1007：存储电路；1008：触摸屏；1009：显示器；1010：显示器控制器
本申请基于2011年10月14日提交到日本专利局的日本专利申请No.2011-227022，通过引用将其完整内容并入在此。

Claims (10)

1.一种半导体装置，包括：
衬底上的氧化物半导体膜；
电连接到所述氧化物半导体膜的源电极和漏电极；
栅电极；以及
所述栅电极与所述氧化物半导体膜之间的栅极绝缘膜，
其中，所述氧化物半导体膜包括碳浓度为1.0×1019 atoms/cm3以下的区域，并且
所述区域位于所述氧化物半导体膜与所述栅极绝缘膜之间的界面并接触于所述栅极绝缘膜。
2.一种半导体装置，包括：
衬底上的氧化物半导体膜；
电连接到所述氧化物半导体膜的源电极和漏电极；
栅电极；以及
所述栅电极与所述氧化物半导体膜之间的栅极绝缘膜，
其中，所述氧化物半导体膜包括碳浓度为1.0×1019 atoms/cm3以下的第一区域，并且
所述氧化物半导体膜包括碳浓度低于第一区域中的所述碳浓度的第二区域。
3.一种半导体装置，包括：
衬底上的氧化物半导体膜；
电连接到所述氧化物半导体膜的源电极和漏电极；
栅电极；以及
所述栅电极与所述氧化物半导体膜之间的栅极绝缘膜，
其中，所述氧化物半导体膜包括碳浓度为1.0×1019 atoms/cm3以下的第一区域，
所述氧化物半导体膜包括碳浓度低于所述第一区域中的所述碳浓度的第二区域，并且
所述第一区域位于所述氧化物半导体膜与所述栅极绝缘膜之间的界面并接触于所述栅极绝缘膜。
4.一种半导体装置，包括：
衬底上的氧化物半导体膜；
电连接到所述氧化物半导体膜的源电极和漏电极；
栅电极；以及
所述栅电极与所述氧化物半导体膜之间的栅极绝缘膜，
其中所述氧化物半导体膜包括硅浓度为0.1 at.%以下的区域，并且
其中所述区域位于界面所述氧化物半导体膜与所述栅极绝缘膜之间并接触于所述栅极绝缘膜。
5. 根据权利要求1、2、3和4中的任一项所述的半导体装置，
其中，所述栅极绝缘膜位于所述氧化物半导体膜上，并且
所述栅极绝缘膜包括包含硅的氧化物。
6.根据权利要求1、2、3和4中的任一项所述的半导体装置，其中所述氧化物半导体膜的端部具有20°至50°的锥角。
7.根据权利要求1、2、3和4中的任一项所述的半导体装置，还包括所述栅极绝缘膜和所述栅电极上的层间绝缘膜。
8.根据权利要求1、2、3和4中的任一项所述的半导体装置，其中所述氧化物半导体膜包括c轴在垂直于所述氧化物半导体膜的表面的方向上一致的结晶部。
9. 一种半导体装置的制造方法，包括下列步骤：
在衬底上形成氧化物半导体膜；以及
在所述氧化物半导体膜上形成源电极和漏电极，
其中所述氧化物半导体膜包括碳浓度为1.0×1019 atoms/cm3以下的第一区域，并且
所述氧化物半导体膜包括碳浓度低于所述第一区域中的所述碳浓度的第二区域。
10. 根据权利要求9所述的半导体装置的制造方法，还包括下列步骤：
在所述氧化物半导体膜上形成栅极绝缘膜；以及
在所述栅极绝缘膜上形成栅电极，
其中，所述栅极绝缘膜包括包含硅的氧化物。
CN201611144591.5A 2011-10-14 2012-10-05 半导体装置 Active CN107068765B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011227022 2011-10-14
JP2011-227022 2011-10-14
CN201280050475.0A CN104025301B (zh) 2011-10-14 2012-10-05 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280050475.0A Division CN104025301B (zh) 2011-10-14 2012-10-05 半导体装置

Publications (2)

Publication Number Publication Date
CN107068765A true CN107068765A (zh) 2017-08-18
CN107068765B CN107068765B (zh) 2021-03-09

Family

ID=48081977

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280050475.0A Active CN104025301B (zh) 2011-10-14 2012-10-05 半导体装置
CN201611144591.5A Active CN107068765B (zh) 2011-10-14 2012-10-05 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280050475.0A Active CN104025301B (zh) 2011-10-14 2012-10-05 半导体装置

Country Status (9)

Country Link
US (3) US8729613B2 (zh)
JP (6) JP6025288B2 (zh)
KR (1) KR20140074384A (zh)
CN (2) CN104025301B (zh)
DE (2) DE112012004307B4 (zh)
IN (1) IN2014DN03274A (zh)
SG (2) SG11201504615UA (zh)
TW (1) TWI557782B (zh)
WO (1) WO2013054933A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140056392A (ko) 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) * 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6398000B2 (ja) * 2014-12-16 2018-09-26 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
TW202343784A (zh) 2016-07-11 2023-11-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
KR102619290B1 (ko) 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
TW201126717A (en) * 2009-09-24 2011-08-01 Semiconductor Energy Lab Oxide semiconductor film and semiconductor device
WO2011105268A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (237)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5973369A (en) * 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3355949B2 (ja) 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US20050084610A1 (en) 2002-08-13 2005-04-21 Selitser Simon I. Atmospheric pressure molecular layer CVD
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
TWI259538B (en) * 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
WO2006129816A1 (en) * 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Communication system and authentication card
JP4896588B2 (ja) * 2005-05-31 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP2007115735A (ja) 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250930B2 (ja) 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007214319A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd 薄膜トランジスタ及びその電子ディスプレー
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) * 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277664A (ja) 2007-05-02 2008-11-13 Olympus Imaging Corp 撮像素子モジュールおよび電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101874327B1 (ko) 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101313126B1 (ko) 2008-09-19 2013-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102413263B1 (ko) 2008-09-19 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8445903B2 (en) * 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101049808B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5514447B2 (ja) * 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010212436A (ja) * 2009-03-10 2010-09-24 Fuji Xerox Co Ltd 電界効果型トランジスタ
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR20170046186A (ko) 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102108943B1 (ko) 2009-10-08 2020-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
WO2011046003A1 (en) 2009-10-14 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR20180077332A (ko) 2009-12-04 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070887A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101301463B1 (ko) * 2009-12-25 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
CN105405747B (zh) 2010-02-05 2020-03-13 株式会社半导体能源研究所 半导体装置和制造半导体装置的方法
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
WO2011099368A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN105826363B (zh) 2010-02-19 2020-01-14 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101867272B1 (ko) 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
US8304919B2 (en) 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
US9293597B2 (en) 2010-07-30 2016-03-22 Hitachi, Ltd. Oxide semiconductor device
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20120268245A1 (en) * 2011-04-20 2012-10-25 General Electric Company Method and system for authorizing the charging of an electric vehicle's batteries from a central location based on biometric identity information
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140056392A (ko) 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) * 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353329A (zh) * 2000-11-15 2002-06-12 松下电器产业株式会社 薄膜晶体管阵列及其制造方法和使用它的显示板
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
TW201126717A (en) * 2009-09-24 2011-08-01 Semiconductor Energy Lab Oxide semiconductor film and semiconductor device
WO2011105268A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
DE112012004307T5 (de) 2014-07-03
JP2013102152A (ja) 2013-05-23
US9087908B2 (en) 2015-07-21
TW201320164A (zh) 2013-05-16
US9680028B2 (en) 2017-06-13
JP2017034272A (ja) 2017-02-09
DE112012007290B3 (de) 2017-06-29
WO2013054933A1 (en) 2013-04-18
TWI557782B (zh) 2016-11-11
JP6268254B2 (ja) 2018-01-24
IN2014DN03274A (zh) 2015-05-22
JP2022017577A (ja) 2022-01-25
SG10201601757UA (en) 2016-04-28
US20130092945A1 (en) 2013-04-18
CN104025301B (zh) 2017-01-18
SG11201504615UA (en) 2015-07-30
KR20140074384A (ko) 2014-06-17
CN107068765B (zh) 2021-03-09
DE112012004307B4 (de) 2017-04-13
US20150311348A1 (en) 2015-10-29
JP2020036025A (ja) 2020-03-05
JP2023162314A (ja) 2023-11-08
CN104025301A (zh) 2014-09-03
JP2018074176A (ja) 2018-05-10
US20140225109A1 (en) 2014-08-14
US8729613B2 (en) 2014-05-20
JP6025288B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
CN104025301B (zh) 半导体装置
JP7049504B2 (ja) 半導体装置
JP6707684B2 (ja) 半導体装置
CN103137495B (zh) 半导体装置的制造方法
US9711349B2 (en) Processing method of stacked-layer film and manufacturing method of semiconductor device
US20220302314A1 (en) Semiconductor device and method for manufacturing the same
JP6093564B2 (ja) 半導体装置の作製方法
JP2013105814A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant