TW201320164A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201320164A
TW201320164A TW101137734A TW101137734A TW201320164A TW 201320164 A TW201320164 A TW 201320164A TW 101137734 A TW101137734 A TW 101137734A TW 101137734 A TW101137734 A TW 101137734A TW 201320164 A TW201320164 A TW 201320164A
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
oxide
Prior art date
Application number
TW101137734A
Other languages
English (en)
Other versions
TWI557782B (zh
Inventor
Tatsuya Honda
Masashi Tsubuku
Yusuke Nonaka
Takashi Shimazu
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201320164A publication Critical patent/TW201320164A/zh
Application granted granted Critical
Publication of TWI557782B publication Critical patent/TWI557782B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明降低包含在閘極絕緣膜附近的氧化物半導體膜中的雜質元素的濃度。另外，本發明提高閘極絕緣膜附近的氧化物半導體膜的結晶性。本發明是一種半導體裝置，該半導體裝置包括：基底絕緣膜；形成在基底絕緣膜上的氧化物半導體膜；形成在氧化物半導體膜上的源極電極及汲極電極；形成在氧化物半導體膜、源極電極及汲極電極上的包含矽氧化物的閘極絕緣膜；以及與閘極絕緣膜接觸且設置在至少與所述氧化物半導體膜重疊的區域上的閘極電極，其中，氧化物半導體膜具有從與閘極絕緣膜的介面向氧化物半導體膜的內側的矽濃度為1.0at.%以下的區域，以及，至少在區域內包括結晶部。

Description

半導體裝置
本發明係關於半導體裝置及半導體裝置的製造方法。
在本說明書中，半導體裝置是指能夠藉由利用半導體特性工作的所有裝置，因此，電光裝置、半導體電路及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。例如，作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已公開了作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
使用氧化物半導體的電晶體的導通特性(導通電流等)比使用非晶矽的電晶體的導通特性高。為了將該使用氧化物半導體的電晶體應用於高功能裝置，需要進一步提高其特性，因此不斷研發氧化物半導體的晶化技術(參照專利文獻2)。在專利文獻2中，公開了藉由對氧化物半導體進行熱處理來實現晶化的技術。
[專利文獻1]日本專利申請公開第2006-165528號公 報
[專利文獻2]日本專利申請公開第2008-311342號公報
在使用氧化物半導體膜的電晶體中，在構成頂閘極結構的電晶體的情況下，在該氧化物半導體膜上形成有閘極絕緣膜。當形成閘極絕緣膜時，有時閘極絕緣膜的構成元素混入到成為被形成面的氧化物半導體膜中。
例如，在形成氧化物半導體膜之後，當作為閘極絕緣膜利用濺射法形成氧化矽(SiOx，x=2以上)時，該氧化矽的構成元素的矽與進行濺射時使用的稀有氣體元素(例如，氬等)一起引入到氧化物半導體膜中，並切斷氧化物半導體膜的構成元素的In-O的鍵，而作為雜質元素引入到氧化物半導體膜中。尤其是，有高濃度的雜質元素引入到氧化物半導體膜與閘極絕緣膜之間的介面附近的憂慮。因為在氧化物半導體膜與閘極絕緣膜之間的介面附近形成通道區，所以當矽等雜質元素被引入時，導致氧化物半導體膜的高電阻化。其結果，使電晶體的電特性之一的導通電流降低。如此，如果雜質元素殘留在氧化物半導體膜中，則成為影響到電晶體的電特性的主要原因。
另外，在氧化物半導體膜包括結晶部的情況下，當閘極絕緣膜的構成元素混入到氧化物半導體膜中時，氧化物半導體膜的結晶部的鍵被切斷，在閘極絕緣膜附近的氧化物半導體膜中形成多個非晶區。
鑒於上述問題，本發明的目的是降低包含在閘極絕緣膜附近的氧化物半導體膜中的雜質元素的濃度。另外，本發明的另一目是提高閘極絕緣膜附近的氧化物半導體膜的結晶性。此外，本發明再一的目是藉由使用該氧化物半導體膜，提供一種具有穩定的電特性的半導體裝置。
所公開的本發明的一實施例是一種半導體裝置，包括：基底絕緣膜；形成在基底絕緣膜上的氧化物半導體膜；形成在氧化物半導體膜上的源極電極及汲極電極；形成在氧化物半導體膜、源極電極及汲極電極上的包含矽氧化物的閘極絕緣膜；以及與閘極絕緣膜接觸且設置在至少與氧化物半導體膜重疊的區域上的閘極電極，其中，氧化物半導體膜具有分佈在從與閘極絕緣膜的介面向氧化物半導體膜的內側的矽濃度為1.0at.%以下的區域，並且，至少在區域內包括結晶部。
另外，所公開的本發明的另一實施例是一種半導體裝置，包括：基底絕緣膜；形成在基底絕緣膜上的氧化物半導體膜；形成在氧化物半導體膜上的包含矽氧化物的閘極絕緣膜；與閘極絕緣膜接觸且設置在至少與氧化物半導體膜重疊的區域上的閘極電極；形成在閘極絕緣膜及閘極電極上的層間絕緣膜；以及形成在層間絕緣膜上且至少與氧化物半導體膜電連接的源極電極及汲極電極，其中，氧化物半導體膜具有分佈在從與閘極絕緣膜的介面向氧化物半導體膜的內側的矽濃度為1.0at.%以下的區域，並且，至 少在區域內包括結晶部。
在上述各結構中，區域較佳以接觸於閘極絕緣膜且具有5nm以下的厚度的方式形成。另外，除了區域之外的氧化物半導體膜較佳為包括結晶部，並且，在結晶部中，c軸較佳在垂直於基底絕緣膜與氧化物半導體膜之間的介面的方向上一致。
另外，在上述各結構中，在區域中，矽濃度較佳為0.1at.%以下。另外，在區域中，碳濃度較佳為1.0×1020atoms/cm3以下。
藉由將閘極絕緣膜附近的氧化物半導體膜中的矽濃度或碳濃度設定為上述濃度，可以抑制氧化物半導體膜的高電阻化，並且可以提高結晶性。其結果，可以實現具有穩定的電特性的半導體裝置。
藉由所公開的本發明的一實施例，可以降低包含在閘極絕緣膜附近的氧化物半導體膜中的雜質元素的濃度。另外，可以提高閘極絕緣膜附近的氧化物半導體膜的結晶性。此外，可以提供一種具有穩定的電特性的半導體裝置。
下面，參照圖式對本說明書所公開的發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可 以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。
注意，為了便於理解，在圖式等中所示的各結構的位置、大小及範圍等有時不表示實際上的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小及範圍等。
另外，本說明書中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
另外，在本說明書等中，“上”或“下”不侷限於構成要素的位置關係為“直接在xx之上”或“直接在xx之下”。例如，“閘極絕緣層上的閘極電極”不排除閘極絕緣層與閘極電極之間具有其他構成要素的情況。
另外，在本說明書等中，“電極”或“佈線”不限定構成要素的功能。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。
此外，在採用極性不同的電晶體的情況下或在電路工作中電流方向發生變化的情況等下，“源極”和“汲極”的功能有時互相調換。因此，在本說明書等中，可以互相調換使用“源極”和“汲極”。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裏，“具有某種電作用的元件”只要可以進行連接目標間的電信號的接收，就 對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、具有其他各種功能的元件等。
實施例1
在本實施例中，參照圖1A至圖2D對半導體裝置及半導體裝置的製造方法的一實施例進行說明。
<半導體裝置的結構例子>
作為半導體裝置的一個例子，圖1A及圖1B示出頂閘極結構的電晶體的平面圖及剖面圖。圖1A是平面圖，圖1B相當於沿著圖1A中的虛線X1-Y1的剖面圖。注意，在圖1A中為了避免複雜，而省略電晶體150的構成要素的一部分(例如，閘極絕緣膜110等)。
圖1A及圖1B所示的電晶體150在基板102上包括：基底絕緣膜104；形成在基底絕緣膜104上的包括區域106a及區域106b的氧化物半導體膜106；形成在基底絕緣膜104及氧化物半導體膜106上的源極電極108a及汲極電極108b；形成在氧化物半導體膜106、源極電極108a及汲極電極108b上的閘極絕緣膜110；以及與閘極絕緣膜110接觸且設置在至少與氧化物半導體膜106重疊的區域上的閘極電極112。另外，在電晶體150上形成有層間絕緣膜114。
另外，氧化物半導體膜106的厚度大於5nm且200nm以下，較佳為10nm以上且30nm以下。另外，氧化物半導體膜106較佳為採用具有單晶或微晶等結晶性的結構。
另外，如圖1B所示，氧化物半導體膜106的端部較佳為具有20°至50°的錐角。當氧化物半導體膜106具有垂直端部時，氧容易從氧化物半導體膜106的端部脫離而產生氧缺損。但是，藉由在氧化物半導體膜106的端部具有錐角，可以抑制氧缺損的產生並降低電晶體150的洩漏電流的產生。
另外，在本實施例中，氧化物半導體膜106較佳為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜。此外，在後面說明的電晶體150的製造方法中，對CAAC-OS膜進行詳細說明。
另外，作為閘極絕緣膜110較佳為使用具有充分的耐壓性及絕緣性的包含矽的氧化物。當作為閘極絕緣膜110採用單層結構時，例如可以使用氧化矽等絕緣膜。
另外，閘極絕緣膜110也可以具有疊層結構。當作為閘極絕緣膜110採用疊層結構時，例如在包含矽的氧化物上層疊氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁、氧化釔、氧化鑭或氮氧化矽等，即可。此外，在包含矽的氧化物上層疊氧化鉿、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))及鋁酸鉿(HfAlxOy(x>0、y>0))等high-k材料，即可。
另外，藉由作為閘極絕緣膜110使用包含矽的氧化物，可以藉由對該絕緣膜進行加熱使氧的一部分脫離，從而可以將氧供應到氧化物半導體膜106中以填補氧化物半導體膜106中的氧缺損。尤其是，較佳在閘極絕緣膜110中含有至少超過化學計量組成的氧，例如，作為閘極絕緣膜110較佳為使用以SiO2+α(注意，α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作閘極絕緣膜110，可以將氧供應到氧化物半導體膜106中，從而可以提高使用該氧化物半導體膜106的電晶體150的電晶體特性。
然而，當作為閘極絕緣膜110使用氧化矽膜時，有閘極絕緣膜110的構成元素的矽等作為雜質引入到氧化物半導體膜106中的憂慮。當閘極絕緣膜110的構成元素的矽等作為雜質引入到氧化物半導體膜106中時，成為影響到電晶體特性的主要原因。
另外，在氧化物半導體膜106是CAAC-OS膜的情況下，閘極絕緣膜110的構成元素的矽等混入到氧化物半導體膜106中，氧化物半導體膜106的結晶部的鍵被切斷，在閘極絕緣膜110附近的氧化物半導體膜106中形成多個非晶區。
尤其是，在氧化物半導體膜106與閘極絕緣膜110之間的介面附近，矽等雜質容易被引入。由於在氧化物半導體膜106與閘極絕緣膜110之間的介面附近形成有電晶體150的通道區，所以當矽等雜質引入到氧化物半導體膜106與閘極絕緣膜110之間的介面附近時，有使電晶體 150的電特性變動的憂慮。
在此，參照圖12A至圖14對利用經典分子動力學計算檢查當作為雜質對氧化物半導體膜106添加矽氧化物的SiO2時發生的結構變化的結果進行說明。注意，作為經典分子動力學計算軟體使用富士通株式會社製造的SCIGRESS ME，以進行上述計算。在經典分子動力學法中，藉由對成為原子間相互作用的特徵的經驗勢進行定義來對作用於各原子的力量進行評價。藉由對牛頓運動方程進行數值求解，可以不確定性跟蹤各原子的運動(時間演化)。
以下說明計算模型和計算條件。另外，在本計算中使用Born-Mayer-Huggins勢。
作為計算模型，製造由1680原子數構成的InGaZnO4的單晶結構(參照圖12A)以及使用矽(Si)原子分別取代由1680原子數構成的InGaZnO4中的In、Ga、Zn的各20原子的結構(參照圖12B)。在圖12B所示的矽(Si)取代模型中，矽(Si)占3.57atom%(2.34wt%)。另外，圖12A所示的單晶模型的密度是6.36g/cm3，並且圖12B所示的矽(Si)取代模型的密度是6.08g/cm3。
藉由在低於InGaZnO4的單晶結構的溶點(利用經典分子動力學計算的估計約為2000℃)的1727℃下，以一定的壓力(1atom)進行150psec(時間步長0.2fsec×75萬步(step))的經典分子動力學計算，而對圖12A及圖12B所示的計算模型進行結構弛豫。此外，求出上述兩個 結構的徑向分佈函數g(r)。注意，徑向分佈函數g(r)是指表示在離某個原子距離r的位置上存在其他原子的概率密度的函數。隨著原子之間的相關性減弱，g(r)逐漸接近於1。
圖13A及圖13B分別表示藉由對上述兩個計算模型進行150psec的經典分子動力學計算而得到的最終結構。另外，圖14表示各結構中的徑向分佈函數g(r)。
圖13A所示的單晶模型穩定並且其最終結構也保持晶體結構，但是圖13B所示的矽(Si)取代模型不穩定並隨著時間推移晶體結構崩潰，而變為非晶結構。另外，當參照圖14比較各結構模型的徑向分佈函數g(r)時，可知單晶模型在長距離的地點也有峰值而具有長程有序性。另一方面，在矽(Si)取代模型中，在0.6nm附近峰值消失，可知其不具有長程有序性。
從上述計算結果可知，藉由使InGaZnO4包含矽(Si)，容易使InGaZnO4非晶化。另外，確認到即使在InGaZnO4中含有矽(Si)的狀態下進行高溫加熱，InGaZnO4也不會發生晶化。
接著，參照圖12A、15A至圖16對利用經典分子動力學計算檢查當對氧化物半導體膜106添加碳原子(C)時發生的結構變化的結果進行說明。注意，作為經典分子動力學計算軟體使用富士通株式會社製造的SCIGRESS ME，以進行上述計算。
以下說明計算模型和計算條件。另外，在本計算中使 用Born-Mayer-Huggins勢。另外，在與碳原子(C)的原子間互相作用中使用Lennard-Jones勢。
作為計算模型，製造由1680原子數構成的InGaZnO4的單晶結構(參照圖12A)以及使用碳原子(C)分別取代由1680原子數構成的InGaZnO4中的In、Ga、Zn的各20原子且使用碳原子(C)取代氧(O)的80原子的結構(參照圖15A)。在圖15A所示的碳(C)取代模型中，碳原子(C)占8.33atom%。另外，圖12A所示的單晶模型的密度是6.36g/cm3，並且圖15A所示的碳(C)取代模型的密度是5.89g/cm3。
藉由在低於InGaZnO4的單晶結構的溶點(利用經典分子動力學計算的估計約為2000℃)的1727℃下，以一定的壓力(1atom)進行150psec(時間步長0.2fsec×75萬步(step))的經典分子動力學計算，而對圖12A及圖15A所示的計算模型進行結構弛豫。此外，求出上述兩個結構的徑向分佈函數g(r)。注意，徑向分佈函數g(r)是指表示在離某個原子距離r的位置上存在其他原子的概率密度的函數。隨著原子之間的相關性減弱，g(r)逐漸接近於1。
圖13A及圖15B分別表示藉由對上述兩個計算模型進行150psec的經典分子動力學計算而得到的最終結構。另外，圖16表示各結構中的徑向分佈函數g(r)。
圖13A所示的單晶模型穩定並且其最終結構也保持晶體結構，但是圖15B所示的碳(C)取代模型不穩定並隨 著時間推移晶體結構崩潰，而變為非晶結構。另外，當參照圖16比較各結構模型的徑向分佈函數g(r)時，可知單晶模型在長距離的地點也有峰值而具有長程有序性。另一方面，在碳(C)取代模型中，在0.7nm附近峰值消失，可知其不具有長程有序性。
從上述計算結果可知，藉由使InGaZnO4包含碳(C)，容易使InGaZnO4非晶化。另外，確認到即使在InGaZnO4中含有碳(C)的狀態下進行高溫加熱，InGaZnO4也不會發生晶化。
於是，在本實施例所示的半導體裝置中抑制矽等雜質引入到氧化物半導體膜106與閘極絕緣膜110之間的介面附近。其結果，在氧化物半導體膜106中，形成分佈在從與閘極絕緣膜110的介面向氧化物半導體膜106的內側的矽濃度為1.0at.%以下的區域。在圖1B中，該區域表示為區域106a。另外，包含在區域106a中的矽濃度更佳為0.1at.%以下。此外，區域106a以接觸於閘極絕緣膜110且具有5nm以下的厚度的方式存在。
另外，在圖1B中，氧化物半導體膜106中的區域106a之外的區域表示為區域106b。
另外，當在閘極絕緣膜110中包含有碳等雜質時，也有與上述矽同樣地作為雜質引入到氧化物半導體膜106中的憂慮。於是，將包含在區域106a中的碳濃度設定為1.0×1020atoms/cm3以下，較佳為設定為1.0×1019atoms/cm3以下。
為了不使矽等雜質混入到氧化物半導體膜106中，可以以氧化物半導體膜106不受損傷的方式形成閘極絕緣膜110。例如，當藉由濺射法使用氧化矽膜形成閘極絕緣膜110時，降低閘極絕緣膜110的構成元素的矽碰撞到氧化物半導體膜106的勢力，即可。明確而言，有如下方法：降低形成閘極絕緣膜110時的成膜電力；提高形成閘極絕緣膜110時的成膜壓力；或者延長形成閘極絕緣膜110時的靶材與基板之間的距離(T-S間距離)等。但是，閘極絕緣膜110的形成方法不侷限於此。例如，可以藉由PE-CVD法使用氧化矽膜、氧氮化矽膜、氮氧化矽膜等形成閘極絕緣膜110。因為與濺射法相比，在PE-CVD法中用作基底膜的氧化物半導體膜106受到的損傷少，所以是較佳的。
如上所述，藉由降低引入到氧化物半導體膜106的區域106a中的矽及碳等雜質的濃度，可以抑制電晶體150的電特性變動。另外，當氧化物半導體膜106是CAAC-OS膜時，可以到與閘極絕緣膜110之間的介面附近形成結晶部。藉由使用上述氧化物半導體膜106製造電晶體150，可以製造具有穩定的電特性的半導體裝置。
另外，在後面說明的電晶體150的製造方法中，參照圖2A至圖2D對其他構成要素的詳細內容進行說明。
<電晶體150的製造方法>
以下，參照圖2A至圖2D對根據本實施例的圖1A和 圖1B所示的電晶體150的製造方法的一個例子進行說明。
首先，準備基板102。雖然對可以用於基板102的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如，可以使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等的基板。此外，還可以應用由矽或碳化矽等構成的單晶半導體基板或多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI基板等。
另外，作為基板102也可以使用撓性基板。當使用撓性基板時，既可以在撓性基板上直接製造包括氧化物半導體膜106的電晶體，又可以在其他製造基板上製造包括氧化物半導體膜106的電晶體，然後將該電晶體剝離且轉置到撓性基板上。此外，為了將該電晶體從製造基板剝離且轉置到撓性基板上，較佳在製造基板與包括氧化物半導體膜106的電晶體之間設置剝離層。
接著，在基板102上形成基底絕緣膜104(參照圖2A)。基底絕緣膜104具有防止氫、水分等雜質元素從基板102擴散的效果，可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一種或多種膜的疊層結構來形成。
另外，作為基底絕緣膜104的其他效果，可以將氧供應到後面形成的氧化物半導體膜106中。例如，當作為基底絕緣膜104使用包含氧化物的絕緣膜時，可以藉由對該 基底絕緣膜104進行加熱使氧的一部分脫離，從而可以將氧供應到氧化物半導體膜106中以填補氧化物半導體膜106中的氧缺損。尤其是，較佳在基底絕緣膜104中含有至少超過化學計量組成的氧，例如，作為基底絕緣膜104較佳為使用以SiO2+α(注意，α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作基底絕緣膜104，可以將氧供應到氧化物半導體膜106中，從而可以提高使用該氧化物半導體膜106的電晶體150的電晶體特性。
另外，也可以在形成基底絕緣膜104之前對基板102進行電漿處理等。作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板102一側施加電壓來在基板102附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著在基板102的表面的粉狀物質(也稱為微粒、塵屑)。
接著，在基底絕緣膜104上形成氧化物半導體膜106(參照圖2A)。另外，較佳氧化物半導體膜106是CAAC-OS膜。此外，較佳以不接觸大氣的方式連續地形成基底絕緣膜104及氧化物半導體膜106。
在此，對能夠用於氧化物半導體膜106的CAAC-OS膜進行詳細說明。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下該結晶部的 尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。並且，在CAAC-OS膜中利用TEM觀察不到晶界(也稱為晶粒邊界(grain boundary))。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間，a軸及b軸的方向可以分別不同。在本說明書等中，當只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，有時在表面附近結晶部所占的比例高。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。 另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。結晶部藉由進行成膜或進行成膜之後的加熱處理等的晶化處理來形成。
使用CAAC-OS膜的電晶體能夠降低由可見光或紫外光引起的電晶體的電特性的變動。另外，可以抑制閾值的變動及偏差。因此，該電晶體的可靠性高。
另外，具有結晶性的氧化物半導體可以進一步降低塊體內缺陷。再者，藉由提高具有結晶性的氧化物半導體膜表面的平坦性，使用該氧化物半導體的頂閘極結構的電晶體可以得到使用處於非晶狀態的氧化物半導體的電晶體的場效應遷移率以上的場效應遷移率。為了提高氧化物半導體膜表面的平坦性，較佳在平坦的表面上形成氧化物半導體，具體地，在平均面粗糙度(Ra)為0.15nm以下，較佳為0.1nm以下的表面上形成氧化物半導體。
注意，Ra是將算術平均粗糙度擴大為三維以使其能夠應用於面，可以以“將從基準面到指定面的偏差的絕對值平均而得的值”表示，以如下算式定義。
這裏，指定面是指成為測量粗糙度對象的面，並且是以座標(x1，y1，f(x1，y1))(x1，y2，f(x1，y2))(x2，y1，f(x2，y1))(x2，y2，f(x2，y2))的四點 表示的四角形的區域，指定面投影在xy平面的長方形的面積為S0，基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測量Ra。
另外，較佳用於氧化物半導體膜106的氧化物半導體至少包含銦(In)或鋅(Zn)。特別較佳為包含In及Zn。另外，作為用來減少使用該氧化物半導體膜的電晶體的電特性不均勻的穩定劑，較佳除了包含上述元素以外，還包含鎵(Ga)。另外，作為穩定劑，較佳為包含錫(Sn)。另外，作為穩定劑，較佳為包含選自鉿(Hf)、鋯(Zr)、鈦(Ti)、鈧(Sc)、釔(Y)、鑭系元素(例如，鈰(Ce)、釹(Nd)、釓(Gd))中的一種或多種。
例如，作為氧化物半導體可以使用氧化銦；氧化錫；氧化鋅；In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物、In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn 類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，“In-Ga-Zn氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga及Zn以外的金屬元素。
另外，作為氧化物半導體可以使用由InMO3(ZnO)m(m>0，且m不是整數)表示的材料。另外，M表示選自Ga、Fe、Mn及Co中的一種或多種金屬元素或者用作上述穩定劑的元素。另外，作為氧化物半導體，也可以使用由In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1、In：Ga：Zn=3：1：2或In：Ga：Zn=2：1：3的In-Ga-Zn類氧化物或其組成附近的氧化物。
另外，在氧化物半導體膜106的成膜製程中，較佳在氧化物半導體膜106中儘量不包含氫或水。例如，作為氧化物半導體膜106的成膜製程的預處理，較佳在濺射裝置的預熱室中對形成有基底絕緣膜104的基板102進行預熱，使吸附到基板102及基底絕緣膜104的氫、水分等雜質脫離並進行排氣。另外，當形成氧化物半導體膜106時，較佳在殘留水分被排出的沉積室(也稱為成膜處理室)中進行。
另外，為了去除預熱室及沉積室內的水分，較佳為使 用吸附型的真空泵，例如低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。因為在使用低溫泵進行了排氣的預熱室及沉積室中，例如氫原子、水(H2O)等包含氫原子的化合物(更佳的是，還對包含碳原子的化合物)等被排出，所以可以降低氧化物半導體膜106所包含的氫、水分等雜質的濃度。
另外，在本實施例中，作為氧化物半導體膜106藉由濺射法形成In-Ga-Zn類氧化物。此外，可以在稀有氣體(典型的是氬)氛圍下、氧氛圍下或稀有氣體和氧的混合氛圍下藉由濺射法形成氧化物半導體膜106。
用來作為氧化物半導體膜106藉由濺射法形成In-Ga-Zn類氧化物的靶材例如可以使用如下靶材：原子數比為In：Ga：Zn=1：1：1的金屬氧化物靶材；原子數比為In：Ga：Zn=3：1：2的金屬氧化物靶材；或原子數比為In：Ga：Zn=2：1：3的金屬氧化物靶材。但是，能夠用於氧化物半導體膜106的靶材不侷限於這些靶材的材料及成分比。
另外，當使用上述金屬氧化物靶材形成氧化物半導體膜106時，有時靶材的組成與形成在基板上的薄膜的組成不同。例如，在使用In2O3：Ga2O3：ZnO=1：1：1[莫耳比]的金屬氧化物靶材的情況下，雖然依賴於成膜條件，但是有時薄膜的氧化物半導體膜106的成分比為In2O3：Ga2O3：ZnO=1：1：0.6至0.8[莫耳比]。這認為因為如下緣故：在形成氧化物半導體膜106中ZnO昇華，或者In2O3、Ga2O3、ZnO 的各成分的濺射速率不同。
因此，當想形成具有所希望的成分比的薄膜時，需要預先調整金屬氧化物靶材的成分比。例如，在將薄膜的氧化物半導體膜106的成分比設定為In2O3：Ga2O3：ZnO=1：1：1[莫耳比]的情況下，可以將金屬氧化膜靶材的成分比設定為In2O3：Ga2O3：ZnO=1：1：1.5[莫耳比]。換言之，可以預先增大金屬氧化物靶材的ZnO的含量。注意，靶材的成分比不侷限於上述數值，可以根據成膜條件或所形成的薄膜的組成適當的調整。另外，藉由增大金屬氧化物靶材的ZnO的含量，所得到的薄膜的結晶性得到提高，所以是較佳的。
此外，金屬氧化物靶材的相對密度為90%以上且100%以下，較佳為95%以上且99.9%以下。藉由使用高相對密度的金屬氧化物靶材，可以形成緻密的氧化物半導體膜106。
另外，作為當形成氧化物半導體膜106時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
當作為氧化物半導體膜106應用CAAC-OS膜時，作為形成該CAAC-OS膜的方法可以舉出如下三個方法。第一個方法是：在100℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，由此形成c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。第二個方法是：在以薄厚度形成氧化物半導體 膜之後進行200℃以上且700℃以下的熱處理，由此形成c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。第三個方法是：在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的熱處理，再者形成第二層氧化物半導體膜，由此形成c軸在平行於氧化物半導體膜的被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
另外，CAAC-OS膜例如使用多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，藉由該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由提高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為150℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基 板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由提高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
另外，當作為氧化物半導體膜106形成CAAC-OS膜以外的具有結晶性的氧化物半導體膜(單晶或微晶)時，對成膜溫度沒有特別的限制。
接著，在基底絕緣膜104及氧化物半導體膜106上形成用於源極電極及汲極電極(包括由與其相同的層形成的佈線)的導電膜。作為用於源極電極及汲極電極的導電膜，例如可以使用包含選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以採用在鋁、銅等金屬膜的下側和上側中的一者或兩者層疊鈦、鉬、鎢等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外，也可以使用導電金屬氧化物形成用於源極電極及汲極電極的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，縮寫為ITO)，銦鋅氧化物(In2O3-ZnO)。用於源極電極及汲極電極的導電膜可以藉由使用上述材料以單層或疊層形成。對其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。
接著，藉由光微影製程在導電膜上形成光阻掩罩，選擇性地進行蝕刻來形成源極電極108a及汲極電極108b，然後去除光阻掩罩(參照圖2B)。作為藉由該光微影製程形成光阻掩罩時的曝光，較佳為使用紫外線、KrF雷射、ArF雷射。
另外，藉由上述製程，根據在氧化物半導體膜106上相鄰的源極電極108a的下端部與汲極電極108b的下端部之間的間隔寬度決定後面形成的電晶體150的通道長度L。因此，當進行通道長度L短於25nm的曝光時，例如較佳為使用波長極短，即幾nm至幾十nm的極紫外線(Extreme Ultraviolet)進行藉由光微影製程形成光阻掩罩時的曝光。使用極紫外線的曝光的解析度高且其聚焦深度也大。因此，可以使後面形成的電晶體150的通道長度L微型化，而可以提高電路的工作速度。
此外，為了縮減在光微影製程中使用的光掩模數及製程數，也可以使用由透過的光成為多種強度的曝光掩模的多色調掩模形成的光阻掩罩進行蝕刻製程。由於使用多色調掩模形成的光阻掩罩成為具有多種厚度的形狀，並且藉由進行蝕刻可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩罩。從而，可以縮減曝光掩模數，並可以縮減對應的光微影製程，所以可以實現製程的簡化。
注意，當蝕刻導電膜時，較佳使蝕刻條件最適化以防 止氧化物半導體膜106被蝕刻而分離。但是，很難僅蝕刻導電膜而完全不蝕刻氧化物半導體膜106，所以有時當蝕刻導電膜時只有氧化物半導體膜106的一部分被蝕刻，例如，氧化物半導體膜106的厚度的5%至50%被蝕刻，而成為具有槽部(凹部)的氧化物半導體膜106。
接著，以覆蓋氧化物半導體膜106、源極電極108a及汲極電極108b的方式形成閘極絕緣膜110。在此，例如可以將閘極絕緣膜110的厚度設定為1nm以上且500nm以下。另外，對閘極絕緣膜110的製造方法沒有特別的限制，例如可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等製造閘極絕緣膜110。
閘極絕緣膜110較佳為使用具有充分的耐壓性及絕緣性的氧化物絕緣膜。當閘極絕緣膜110採用單層結構時例如可以使用氧化矽等含有矽的氧化物。
另外，當形成閘極絕緣膜110時，矽等雜質引入到氧化物半導體膜106與閘極絕緣膜110之間的介面附近。其結果，在氧化物半導體膜106與閘極絕緣膜110之間的介面附近形成區域106a，除了區域106a之外的氧化物半導體膜106成為區域106b。
另外，包含在區域106a中的矽濃度為1.0at.%以下，較佳為0.1at.%以下。此外，區域106a以接觸於閘極絕緣膜110且具有5nm以下的厚度的方式存在。
另外，當在閘極絕緣膜110中包含有碳等雜質時，與上述矽同樣地作為雜質引入到氧化物半導體膜106的區域 106a中。於是，將包含在區域106a中的碳濃度設定為1.0×1020atoms/cm3以下，較佳為設定為10×1019atoms/cm3以下。
另外，閘極絕緣膜110也可以具有疊層結構。當作為閘極絕緣膜110採用疊層結構時，例如在包含矽的氧化物上層疊氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁、氧化釔、氧化鑭或氮氧化矽等，即可。此外，在包含矽的氧化物上層疊氧化鉿、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))及鋁酸鉿(HfAlxOy(x>0、y>0))等high-k材料，即可。
藉由作為閘極絕緣膜110使用包含矽的氧化物，可以藉由對該絕緣膜進行加熱使氧的一部分脫離，從而將氧供應到氧化物半導體膜106中以填補氧化物半導體膜106中的氧缺損。尤其是，較佳在閘極絕緣膜110中含有至少超過化學計量組成的氧，例如，作為閘極絕緣膜110較佳為使用以SiO2+α(注意，α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作閘極絕緣膜110，可以將氧供應到氧化物半導體膜106中，從而可以提高使用該氧化物半導體膜106的電晶體150的電晶體特性。
另外，為了不使矽等雜質混入到氧化物半導體膜106中，可以以氧化物半導體膜106不受損傷的方式形成閘極絕緣膜110。例如，當藉由濺射法使用氧化矽膜形成閘極絕緣膜110時，降低閘極絕緣膜110的構成元素的矽碰撞 到氧化物半導體膜106的勢力，即可。明確而言，有如下方法：降低形成閘極絕緣膜110時的成膜電力；提高形成閘極絕緣膜110時的成膜壓力；或者延長形成閘極絕緣膜110時的靶材與基板之間的距離(T-S間距離)等。但是，閘極絕緣膜110的形成方法不侷限於此。例如，可以藉由PE-CVD法使用氧化矽膜、氧氮化矽膜、氮氧化矽膜等形成閘極絕緣膜110。因為與濺射法相比，在PE-CVD法中用作基底膜的氧化物半導體膜106受到的損傷少，所以是較佳的。
接著，在閘極絕緣膜110上形成用來形成閘極電極(包括由與該閘極電極相同的層形成的佈線)的導電膜。作為用於閘極電極的導電膜，例如可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料。作為用於閘極電極的導電膜，也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2，有時縮寫為ITO)、銦鋅氧化物(In2O3-ZnO)或者藉由使這些金屬氧化物材料含有矽或氧化矽而形成的金屬氧化物。閘極電極可以使用上述材料以單層或疊層形成。對其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。
接著，藉由光微影製程在導電膜上形成光阻掩罩，選擇性地進行蝕刻來形成閘極電極112，然後去除光阻掩罩 (參照圖2C)。此外，也可以藉由噴墨法形成用來形成閘極電極112的光阻掩罩。因為當利用噴墨法形成光阻掩罩時不使用光掩模，所以可以降低製造成本。另外，作為閘極電極112的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。此外，在形成閘極電極112的步驟，形成有電晶體150。
接著，在閘極絕緣膜110及閘極電極112上形成層間絕緣膜114(參照圖2D)。
作為層間絕緣膜114較佳為使用無機絕緣膜，可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧化鉿等氧化物絕緣膜的單層或疊層。另外，也可以在上述氧化物絕緣膜上還形成氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化物絕緣膜的單層或疊層。例如，藉由濺射法從閘極電極112一側依次形成氧化矽膜及氧化鋁膜的疊層。
較佳在形成層間絕緣膜114之後，對氧化物半導體膜106進行熱處理。將該熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。
該熱處理在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)氛圍下進行，即可。但是，上述氮、氧、超乾燥空氣或稀有氣體等的氛圍較佳不含有水、氫等。另外，較佳將引入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N (99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
形成氧化物半導體膜之後的熱處理有可能減少構成氧化物半導體的主要成分材料之一的氧。然而，在該熱處理中，可以從使用基底絕緣膜104或包含矽的氧化物形成的閘極絕緣膜110對氧化物半導體膜106供應氧，由此可以填補氧化物半導體膜106中的氧缺損。
藉由進行如上述那樣的熱處理，可以以儘量不含有主要成分以外的雜質的方式使氧化物半導體膜106高度純化。在被高度純化的氧化物半導體膜106中，起因於施體的載流子極少(近於0)，載流子濃度低於1×1014/cm3，較佳低於1×1012/cm3，更佳地低於1×1011/cm3。如上所述，可以形成被i型(本質)化的氧化物半導體膜106。
藉由上述製程形成有電晶體150。在電晶體150中降低引入到氧化物半導體膜106的區域106a中的矽等雜質的濃度。另外，當氧化物半導體膜是CAAC-OS膜時，可以到與閘極絕緣膜110之間的介面附近形成結晶部。因此，可以使電晶體150具有穩定的電特性。
此外，也可以在層間絕緣膜114上還設置平坦化絕緣膜。作為平坦化絕緣膜，可以使用具有耐熱性的有機材料如丙烯酸類樹脂、聚醯亞胺類樹脂、苯並環丁烯類樹脂、聚醯胺類樹脂、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂等。另外，也可以層疊多個由這些材料形成的絕緣 膜。
以上，本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例2
在本實施例中，參照圖3A至圖5B對實施例1的圖1A至圖2D所示的半導體裝置及半導體裝置的製造方法的變形例子進行說明。另外，使用與圖1A至圖2D所示的符號相同的符號，而省略其重複說明。
<半導體裝置的結構例子(變形例子)>
作為半導體裝置的一個例子，圖3A及圖3B示出頂閘極結構的電晶體的平面圖及剖面圖。圖3A是平面圖，圖3B相當於沿著圖3A中的虛線X2-Y2的剖面圖。注意，在圖3A中為了避免複雜，而省略電晶體160的構成要素的一部分(例如，閘極絕緣膜110等)。
圖3A及圖3B所示的電晶體160在基板102上包括：基底絕緣膜104；形成在基底絕緣膜104上的包括區域106c、區域106d、區域106e及區域106f的氧化物半導體膜106；形成在氧化物半導體膜106上的閘極絕緣膜110；與閘極絕緣膜110接觸且設置在至少與氧化物半導體膜106重疊的區域上的閘極電極112；形成在閘極絕緣膜110及閘極電極112上的層間絕緣膜114；以及設置在層間絕緣膜114上且與氧化物半導體膜106電連接的源極 電極108a及汲極電極108b。
氧化物半導體膜106包括用作通道形成區的區域106c及區域106d，包括以夾著通道形成區的方式用作一對低電阻區的區域106e及區域106f。
另外，如圖3B所示，氧化物半導體膜106的端部較佳為具有20°至50°的錐角。當氧化物半導體膜106具有垂直端部時，氧容易從氧化物半導體膜106的端部脫離而產生氧缺損。但是，藉由在氧化物半導體膜106的端部具有錐角，可以抑制氧缺損的產生並降低電晶體160的洩漏電流的產生。
另外，閘極絕緣膜110較佳為使用具有充分的耐壓性及絕緣性的氧化物絕緣膜。當閘極絕緣膜110採用單層結構時例如可以使用氧化矽等含有矽的氧化物。
另外，藉由作為閘極絕緣膜110使用包含矽的氧化物，可以藉由對該絕緣膜進行加熱使氧的一部分脫離，從而可以將氧供應到氧化物半導體膜106中以填補氧化物半導體膜106中的氧缺損。尤其是，較佳在閘極絕緣膜110中含有至少超過化學計量組成的氧，例如，作為閘極絕緣膜110較佳為使用以SiO2+α(注意，α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作閘極絕緣膜110，可以將氧供應到氧化物半導體膜106中，從而可以提高使用該氧化物半導體膜106的電晶體160的電晶體特性。
然而，當作為閘極絕緣膜110使用氧化矽膜時，有閘極絕緣膜110中的矽作為雜質引入到氧化物半導體膜106 中的憂慮。當閘極絕緣膜110的構成元素的矽等作為雜質引入到氧化物半導體膜106中時，成為影響到電晶體特性的主要原因。另外，在氧化物半導體膜106是CAAC-OS膜的情況下，閘極絕緣膜110的構成元素混入到氧化物半導體膜106中，氧化物半導體膜106的結晶部的鍵被切斷，在閘極絕緣膜110附近的氧化物半導體膜106中形成多個非晶區。
尤其是，在氧化物半導體膜106與閘極絕緣膜110之間的介面附近，矽等雜質容易被引入。由於在氧化物半導體膜106與閘極絕緣膜110之間的介面附近形成有電晶體160的通道區，所以當矽等雜質引入到氧化物半導體膜106與閘極絕緣膜110之間的介面附近時，有使電晶體150的電特性變動的憂慮。
於是，在本實施例所示的半導體裝置中抑制矽等雜質引入到氧化物半導體膜106與閘極絕緣膜110之間的介面附近。其結果，在氧化物半導體膜106中，形成分佈在從與閘極絕緣膜110的介面向氧化物半導體膜106的內側的矽濃度為1.0at.%以下的區域。在圖3B中，該區域表示為區域106c及區域106e。另外，包含在區域106c及區域106e中的矽濃度更佳為0.1at.%以下。此外，區域106c及區域106e以接觸於閘極絕緣膜110且具有5nm以下的厚度的方式存在。
另外，在圖3B中，在氧化物半導體膜106中，基底絕緣膜104一側的區域表示為區域106d及區域106f，近 於閘極絕緣膜110的區域表示為區域106c及區域106e。
另外，當在閘極絕緣膜110中包含碳等雜質時，也有與上述矽同樣地作為雜質引入氧化物半導體膜106中的憂慮。於是，將包含在區域106c及區域106e中的碳濃度設定為1.0×1020atoms/cm3以下，較佳為設定為1.0×1019atoms/cm3以下。
為了不使矽等雜質混入到氧化物半導體膜106中，可以以氧化物半導體膜106不受損傷的方式形成閘極絕緣膜110。例如，當藉由濺射法使用氧化矽膜形成閘極絕緣膜110時，降低閘極絕緣膜110的構成元素的矽碰撞到氧化物半導體膜106的勢力，即可。明確而言，有如下方法：降低形成閘極絕緣膜110時的成膜電力；提高形成閘極絕緣膜110時的成膜壓力；或者延長形成閘極絕緣膜110時的靶材與基板之間的距離(T-S間距離)等。但是，閘極絕緣膜110的形成方法不侷限於此。例如，可以藉由PE-CVD法使用氧化矽膜、氧氮化矽膜、氮氧化矽膜等形成閘極絕緣膜110。因為與濺射法相比，在PE-CVD法中用作基底膜的氧化物半導體膜106受到的損傷少，所以是較佳的。
如上所述，藉由降低引入到氧化物半導體膜106的區域106c及區域106e中的矽及碳等雜質的濃度，可以抑制電晶體160的電特性變動。另外，當氧化物半導體膜106是CAAC-OS膜時，可以到與閘極絕緣膜110之間的介面附近形成結晶部。藉由使用上述氧化物半導體膜106製造 電晶體160，可以製造具有穩定的電特性的半導體裝置。
另外，在後面說明的電晶體160的製造方法中，參照圖4A至圖5B對其他構成要素的詳細內容進行說明。
<電晶體160的製造方法>
以下，參照圖4A至圖5B對根據本實施例的圖3A和圖3B所示的電晶體160的製造方法的一個例子進行說明。
首先，準備基板102。基板102可以採用與實施例1所記載的結構同樣的結構。
接著，在基板102上形成基底絕緣膜104(參照圖4A)。基底絕緣膜104具有防止氫、水分等雜質元素從基板102擴散的功能，可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一種或多種膜的疊層結構來形成。
另外，作為基底絕緣膜104的其他效果，可以將氧供應到後面形成的氧化物半導體膜106中。例如，當作為基底絕緣膜104使用包含氧化物的絕緣膜時，可以藉由對該基底絕緣膜104進行加熱使氧的一部分脫離，從而可以將氧供應到氧化物半導體膜106中以填補氧化物半導體膜106中的氧缺損。尤其是，較佳在基底絕緣膜104中含有至少超過化學計量組成的氧，例如，作為基底絕緣膜104較佳為使用以SiO2+α(注意，α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作基底絕緣膜104，可以將氧供應到 氧化物半導體膜106中，從而可以提高使用該氧化物半導體膜106的電晶體160的電晶體特性。
另外，也可以在形成基底絕緣膜104之前對基板102進行電漿處理等。作為電漿處理，例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板102一側施加電壓來在基板102附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射，可以去除附著在基板102的表面的粉狀物質(也稱為微粒、塵屑)。
接著，在基底絕緣膜104上形成氧化物半導體膜106(參照圖4A)。另外，較佳氧化物半導體膜106是CAAC-OS膜。此外，較佳以不接觸大氣的方式連續地形成基底絕緣膜104及氧化物半導體膜106。
氧化物半導體膜106可以採用與實施例1所記載的結構同樣的結構。
接著，以覆蓋氧化物半導體膜106的方式形成閘極絕緣膜110(參照圖4B)。在此，例如可以將閘極絕緣膜110的厚度設定為1nm以上且500nm以下。另外，對閘極絕緣膜110的製造方法沒有特別的限制，例如可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等製造閘極絕緣膜110。
閘極絕緣膜110較佳為使用具有充分的耐壓性及絕緣性的氧化物絕緣膜。當閘極絕緣膜110採用單層結構時例如可以使用氧化矽等包含矽的氧化物。
另外，當形成閘極絕緣膜110時，矽等雜質引入到氧化物半導體膜106與閘極絕緣膜110之間的介面附近。其結果，在氧化物半導體膜106與閘極絕緣膜110之間的介面附近形成區域106g，除了區域106g之外的氧化物半導體膜106成為區域106h。另外，區域106g是後面成為區域106c及區域106e的部分，區域106h是後面成為區域106d及區域106f的部分。
另外，包含在區域106g中的矽濃度為1.0at.%以下，較佳為0.1at.%以下。此外，區域106g以接觸於閘極絕緣膜110且具有5nm以下的厚度的方式存在。
另外，當在閘極絕緣膜110中包含有碳等雜質時，與上述矽同樣地作為雜質引入到氧化物半導體膜106的區域106g中。於是，將包含在區域106g中的碳濃度設定為1.0×1020atoms/cm3以下，較佳為設定為1.0×1019atoms/cm3以下。
另外，閘極絕緣膜110也可以具有疊層結構。當作為閘極絕緣膜110採用疊層結構時，例如在包含矽的氧化物上層疊氧化鎵、氧化鋁、氮化矽、氧氮化矽、氧氮化鋁、氧化釔、氧化鑭或氮氧化矽等，即可。此外，在包含矽的氧化物上層疊氧化鉿、矽酸鉿(HfSixOy(x>0，y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))及鋁酸鉿(HfAlxOy(x>0、y>0))等high-k材料，即可。
藉由作為閘極絕緣膜110使用包含矽的氧化物，可以 藉由對該絕緣膜進行加熱使氧的一部分脫離，從而將氧供應到氧化物半導體膜106中以填補氧化物半導體膜106中的氧缺損。尤其是，較佳在閘極絕緣膜110中含有至少超過化學計量組成的氧，例如，作為閘極絕緣膜110較佳為使用以SiO2+α(注意，α>0)表示的氧化矽膜。藉由將上述氧化矽膜用作閘極絕緣膜110，可以將氧供應到氧化物半導體膜106中，從而可以提高使用該氧化物半導體膜106的電晶體160的電晶體特性。
另外，為了不使矽等雜質混入到氧化物半導體膜106中，可以以氧化物半導體膜106不受損傷的方式形成閘極絕緣膜110。例如，當藉由濺射法使用氧化矽膜形成閘極絕緣膜110時，降低閘極絕緣膜110的構成元素的矽碰撞到氧化物半導體膜106的勢力，即可。明確而言，有如下方法：降低形成閘極絕緣膜110時的成膜電力；提高形成閘極絕緣膜110時的成膜壓力；或者延長形成閘極絕緣膜110時的靶材與基板之間的距離(T-S間距離)等。但是，閘極絕緣膜110的形成方法不侷限於此。例如，可以藉由PE-CVD法使用氧化矽膜、氧氮化矽膜、氮氧化矽膜等形成閘極絕緣膜110。因為與濺射法相比，在PE-CVD法中用作基底膜的氧化物半導體膜106受到的損傷少，所以是較佳的。
接著，在閘極絕緣膜110上形成用來形成閘極電極(包括由與該閘極電極相同的層形成的佈線)的導電膜。作為用於閘極電極的導電膜，可以使用與實施例1所記載 的材料等同樣的結構。
接著，藉由光微影製程在導電膜上形成光阻掩罩，選擇性地進行蝕刻來形成閘極電極112，然後去除光阻掩罩(參照圖4C)。此外，也可以藉由噴墨法形成用來形成閘極電極112的光阻掩罩。因為當利用噴墨法形成光阻掩罩時不使用光掩模，所以可以降低製造成本。另外，作為閘極電極112的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。
接著，以閘極電極112為掩模將摻雜劑181引入到氧化物半導體膜106中，形成用作一對低電阻區的區域106e及區域106f(參照圖4D)。
摻雜劑181是改變氧化物半導體膜106的導電率的雜質。作為摻雜劑181，可以使用選自第15族元素(典型的是磷(P)、砷(As)及銻(Sb))、硼(B)、鋁(Al)、氮(N)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)和鋅(Zn)中的任一種以上。
也可以藉由注入法使摻雜劑181也可以穿過別的膜(例如閘極絕緣膜110)而將其引入到氧化物半導體膜106中。作為摻雜劑181的引入方法，可以利用離子植入法、離子摻雜法、電漿浸沒離子植入法等。此時較佳為使用摻雜劑181的單個離子或氟化物、氯化物的離子。
可以藉由適當地設定加速電壓、劑量等的注入條件或者使摻雜劑181穿過的膜的厚度來控制摻雜劑181的引入 製程。在本實施例中，藉由離子植入法，作為摻雜劑181使用磷來進行磷離子的引入。另外，也可以將摻雜劑181的劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下。
低電阻區中的摻雜劑181的濃度較佳為5×1018/cm3以上且1×1022/cm3以下。
另外，當將摻雜劑181引入時，也可以同時加熱基板102。
此外，既可以多次進行將摻雜劑181引入到氧化物半導體膜106中的處理，又可以使用多種摻雜劑。
另外，也可以在摻雜劑181的引入處理之後進行加熱處理。作為加熱條件，較佳為採用如下條件：溫度為300℃以上且700℃以下，較佳為300℃以上且450℃以下；在氧氛圍下；進行1小時。此外，也可以在氮氛圍下、減壓下或大氣(超乾燥空氣氛圍)下進行加熱處理。
當氧化物半導體膜106是結晶氧化物半導體膜或CAAC-OS膜時，有時由於摻雜劑181的引入其一部分被非晶化。在此情況下，藉由在引入摻雜劑181之後進行加熱處理，可以恢復氧化物半導體膜106的結晶性。
因此，在氧化物半導體膜106中，形成以夾著用作通道形成區的區域106c及區域106d設置有用作低電阻區的區域106e及區域106f的氧化物半導體膜106。
接著，在閘極絕緣膜110及閘極電極112上形成層間絕緣膜114(參照圖5A)。
作為層間絕緣膜114較佳為使用無機絕緣膜，可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧化鉿等氧化物絕緣膜的單層或疊層。另外，也可以在上述氧化物絕緣膜上還形成氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化物絕緣膜的單層或疊層。例如，藉由濺射法從閘極電極112一側依次形成氧化矽膜及氧化鋁膜的疊層。
當作為層間絕緣膜使用氧化鋁膜時，氧化鋁膜可以在製程中及製造之後防止成為電晶體160的電特性變動的主要原因的氫、水分等雜質混入到氧化物半導體膜106中。另外，氧化鋁膜可以在製程中及製造之後防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜106釋放。
另外，較佳在形成層間絕緣膜114之後，對氧化物半導體膜106進行熱處理。將該熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。
該熱處理在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)氛圍下進行，即可。但是，上述氮、氧、超乾燥空氣或稀有氣體等的氛圍較佳不含有水、氫等。另外，較佳將引入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
形成氧化物半導體膜之後的熱處理有可能減少構成氧 化物半導體的主要成分材料之一的氧。然而，在該熱處理中，可以從基底絕緣膜104或使用包含矽的氧化物形成的閘極絕緣膜110對氧化物半導體膜106供應氧，由此可以填補氧化物半導體膜106中的氧缺損。
藉由進行如上述那樣的熱處理，可以以儘量不含有主要成分以外的雜質的方式使氧化物半導體膜106高度純化。在被高度純化的氧化物半導體膜106中，起因於施體的載流子極少(近於0)，載流子濃度低於1×1014/cm3，較佳低於1×1012/cm3，更佳地低於1×1011/cm3。如上所述，可以形成被i型(本質)化的氧化物半導體膜106。
接著，在閘極絕緣膜110及層間絕緣膜114中形成到達氧化物半導體膜106(區域106e或區域106f)的開口部，在開口部中形成用於源極電極及汲極電極(包括由與源極電極及汲極電極相同的層形成的佈線)的導電膜。作為用於源極電極及汲極電極的導電膜，可以使用與實施例1所記載的材料等同樣的結構。
接著，藉由光微影製程在導電膜上形成光阻掩罩，選擇性地進行蝕刻來形成源極電極108a及汲極電極108b，然後去除光阻掩罩(參照圖5B)。
藉由上述製程形成有電晶體160(參照圖5B)。在電晶體160中降低引入到氧化物半導體膜106的區域106c及區域106e中的矽等雜質的濃度。另外，當氧化物半導體膜106是CAAC-OS膜時，可以到與閘極絕緣膜110之間的介面附近形成結晶部。因此，可以使電晶體160具有 穩定的電特性。
此外，也可以在電晶體160上設置平坦化絕緣膜。作為平坦化絕緣膜，可以使用具有耐熱性的有機材料如丙烯酸類樹脂、聚醯亞胺類樹脂、苯並環丁烯類樹脂、聚醯胺類樹脂、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂等。另外，也可以層疊多個由這些材料形成的絕緣膜。
以上，本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例3
在本實施例中，參照圖式來說明使用本說明書所示的電晶體的半導體裝置的一例，該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖6A至圖6C是半導體裝置的結構的一個例子。圖6A示出半導體裝置的剖面圖，圖6B示出半導體裝置的平面圖，圖6C示出半導體裝置的電路圖。在此，圖6A相當於沿著圖6B中的C1-C2及D1-D2的剖面。
圖6A及圖6B所示的半導體裝置在其下部具有使用第一半導體材料的電晶體260，並在其上部具有使用第二半導體材料的電晶體150。作為電晶體150，可以採用實施例1所示的電晶體的結構，電晶體150是以與氧化物半導體膜106接觸的方式設置源極電極108a及汲極電極108b 的例子。另外，雖然在本實施例中未記載，但是也可以應用實施例2所使用的電晶體。
這裏，第一半導體材料和第二半導體材料較佳為具有不同能隙的材料。例如，可以將氧化物半導體以外的半導體材料(例如，單晶矽等)用於第一半導體材料，並且將氧化物半導體用於第二半導體材料。作為氧化物半導體以外的材料使用單晶矽的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
另外，雖然對上述電晶體都為n通道型電晶體的情況進行說明，但是當然可以使用p通道型電晶體。此外，除了為了保持資訊將使用氧化物半導體的如實施例1所示那樣的電晶體150之外，不需要將半導體裝置的具體結構如用於半導體裝置的材料或半導體裝置的結構等限定於在此所示的結構。
圖6A中的電晶體260包括：設置在包含半導體材料(例如，矽等)的基板200中的通道形成區216；以夾著通道形成區216的方式設置的雜質區220；接觸於雜質區220的金屬間化合物區224；設置在通道形成區216上的閘極絕緣膜208；以及設置在閘極絕緣膜208上的閘極電極210。注意，雖然有時在圖式中沒有將電晶體的源極電極或汲極電極表示出來，但是為了方便起見有時將這種狀態也稱為電晶體。此外，在此情況下，為了說明電晶體的連接關係，有時將源極區或汲極區也稱為源極電極或汲極 電極。也就是說，在本說明書中，源極電極可能包括源極區。
另外，在基板200上以圍繞電晶體260的方式設置有元件分離絕緣膜206，並且以覆蓋電晶體260的方式設置有絕緣膜228及絕緣膜230。另外，為了實現高集體化，如圖6A所示，較佳為採用電晶體260不具有側壁絕緣膜的結構。然而，在重視電晶體260的特性的情況下，也可以在閘極電極210的側面設置側壁絕緣膜，並設置包含雜質濃度不同的區域的雜質區220。
使用單晶半導體基板的電晶體260能夠進行高速工作。因此，藉由作為讀出用電晶體使用該電晶體，可以高速地進行資訊的讀出。以覆蓋電晶體260的方式形成兩個絕緣膜。作為形成電晶體150和電容元件264之前的處理，對該兩個絕緣膜進行CMP處理來形成平坦化的絕緣膜228及絕緣膜230，同時使閘極電極210的上面露出。
作為絕緣膜228、絕緣膜230，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣膜228、絕緣膜230可以使用電漿CVD法或濺射法等形成。
另外，可以使用聚醯亞胺類樹脂、丙烯酸類樹脂、苯並環丁烯類樹脂等有機材料。另外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)等。在使用有機材料時，也可以使用旋塗法、印刷法等濕處理形成 絕緣膜228及絕緣膜230。
此外，在本實施例中，作為絕緣膜228使用氮化矽膜，作為絕緣膜230使用氧化矽膜。
在藉由拋光處理(例如CMP處理)充分實現了平坦化的絕緣膜230上形成氧化物半導體膜106。另外，絕緣膜230表面的平均面粗糙度較佳為0.15nm以下。
圖6A所示的電晶體150是將氧化物半導體用於通道形成區的電晶體。在此，包括在電晶體150中的氧化物半導體膜106較佳為是被高度純化的氧化物半導體膜。藉由使用被高度純化的氧化物半導體，可以得到具有極為優異的截止特性的電晶體150。
電晶體150的截止電流小，所以藉由使用這種電晶體能夠長期保持儲存資料。換言之，因為不需要進行更新工作，或者，可以製造更新工作的頻率極少的半導體記憶體裝置，所以可以充分降低耗電量。
在電晶體150上設置有單層或疊層的絕緣膜180。在本實施例中，作為絕緣膜180使用從閘極電極112一側層疊氧化鋁膜和氧化矽膜的疊層。另外，藉由將氧化鋁膜設定為高密度(例如，膜密度為3.2g/cm3以上，較佳為3.6g/cm3以上)，可以對電晶體150賦予穩定的電特性，所以是較佳的。
另外，在隔著閘極絕緣膜110及絕緣膜180與電晶體150的源極電極108a重疊的區域上設置有導電膜182，並由源極電極108a、閘極絕緣膜110、絕緣膜180和導電膜 182構成電容元件264。換言之，電晶體150的源極電極108a用作電容元件264的一方的電極，導電膜182用作電容元件264的另一方的電極。另外，當不需要容量時，也可以採用不設置電容元件264的結構。此外，電容元件264也可以另行設置在電晶體150的上方。
在電晶體150及電容元件264上設置有絕緣膜184。而且，在絕緣膜184上設置有用來連接電晶體150與其他電晶體的佈線186。雖然在圖6A中未圖示，但是佈線186藉由形成在設置於絕緣膜180、閘極絕緣膜110等中的開口中的電極與汲極電極108b電連接。在此，較佳的是，該電極以至少與電晶體150的氧化物半導體膜106的一部分重疊的方式設置。
在圖6A及圖6B中，較佳的是，使電晶體260和電晶體150以至少在一部分上重疊的方式設置，並且使電晶體260的源極區或汲極區和氧化物半導體膜106以在一部分上重疊的方式設置。另外，以與電晶體260的至少一部分重疊的方式設置有電晶體150及電容元件264。例如，電容元件264的導電膜182與電晶體260的閘極電極210以至少一部分重疊的方式設置。藉由採用這種平面佈局，可以降低半導體裝置的佔有面積，從而可以實現高集體化。
另外，汲極電極108b與佈線186的電連接既可以藉由使汲極電極108b與佈線186直接接觸而實現，又可以藉由在兩者之間的絕緣膜中設置電極，藉由該電極而實現。另外，介於兩者之間的電極也可以是多個。
接著，圖6C示出對應於圖6A及圖6B的電路結構的一個例子。
在圖6C中，第一佈線(1st Line)與電晶體260的源極電極和汲極電極中的一方電連接，第二佈線(2nd Line)與電晶體260的源極電極和汲極電極中的另一方電連接。另外，第三佈線(3rd Line)與電晶體150的源極電極和汲極電極中的一方電連接，第四佈線(4th Line)與電晶體150的閘極電極電連接。並且，電晶體260的閘極電極以及電晶體150的源極電極及汲極電極中的另一方與電容元件264的一方的電極電連接，第五佈線(5th Line)與電容元件264的另一方的電極電連接。
在圖6C所示的半導體裝置中，藉由有效地利用可以保持電晶體260的閘極電極的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體150成為導通狀態的電位，使電晶體150成為導通狀態。由此，對電晶體260的閘極電極和電容元件264施加第三佈線的電位。也就是說，對電晶體260的閘極電極施加規定的電荷(寫入)。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為Low電平電荷、High電平電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體150成為截止狀態的電位，使電晶體150成為截止狀態，保持對電晶體260的閘極電極施加的電荷(保持)。
因為電晶體150的截止電流極小，所以電晶體260的閘極電極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體260的閘極電極的電荷量具有不同的電位。這是因為一般而言，在電晶體260為n通道型的情況下，對電晶體260的閘極電極施加High電平電荷時的外觀上的閾值Vth_H低於對電晶體260的閘極電極施加Low電平電荷時的外觀上的閾值Vth_L的緣故。在此，外觀上的臨界電壓是指為了使電晶體260成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到電晶體260的閘極電極的電荷。例如，在寫入中，當被供應High水準電荷時，如果第五佈線的電位為V0(>Vth_H)，則電晶體260成為“導通狀態”。當被供應Low水準電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體260也維持“截止狀態”。因此，根據第二佈線的電位可以讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所希望的記憶單元的資訊。在不讀出資訊的記憶單元的情況下，對第五佈線施加不管閘極電極的狀態如何都使電晶體260成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。或者，將不管閘極電極的狀態如何都使電晶體260成為“導通狀態”的電位，也就是大於Vth_L的電位 施加到第五佈線即可。
在本實施例所示的半導體裝置中，藉由應用將氧化物半導體用於其通道形成區的截止電流極小的電晶體，可以在極長期間保持儲存資料。就是說，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況下(較佳電位是固定的)，也可以在長期間保持儲存資料。
另外，在本實施例所示的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不會產生閘極絕緣層的劣化等的問題。就是說，在根據所公開的發明的半導體裝置中，對作為習知的非揮發性記憶體所存在的問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，根據電晶體的導通狀態或截止狀態而進行資訊的寫入，而也可以容易實現高速工作。
另外，在電晶體150中降低引入到氧化物半導體膜106的區域106a中的矽等雜質的濃度。另外，當氧化物半導體膜106是CAAC-OS膜時，可以到與閘極絕緣膜110之間的介面附近形成結晶部。因此，可以使電晶體150具有穩定的電特性。
因此，可以提供一種實現了微型化及高集體化且賦予高電特性的半導體裝置。
以上，本實施例所示的結構、方法等可以與其他實施 例所示的結構、方法等適當地組合而使用。
實施例4
在本實施例中，關於使用實施例1或實施例2所示的電晶體的半導體裝置，參照圖7A和圖7B對與實施例3所示的結構不同的結構進行說明。該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖7A示出半導體裝置的電路結構的一個例子，圖7B是示出半導體裝置的一個例子的示意圖。首先對圖7A所示的半導體裝置進行說明，接著對圖7B所示的半導體裝置進行說明。
在圖7A所示的半導體裝置中，位元線BL與電晶體150的源極電極或汲極電極電連接，字線WL與電晶體150的閘極電極電連接，並且電晶體150的源極電極或汲極電極與電容元件354的第一端子電連接。
使用氧化物半導體的電晶體150具有截止電流極小的特徵。因此，藉由使電晶體150成為截止狀態，可以在極長時間儲存電容元件354的第一端子的電位(或累積在電容元件354中的電荷)。
接著，說明對圖7A所示的半導體裝置(記憶單元350)進行資訊的寫入及保持的情況。
首先，藉由將字線WL的電位設定為使電晶體150成為導通狀態的電位，來使電晶體150成為導通狀態。由 此，將位元線BL的電位施加到電容元件354的第一端子(寫入)。然後，藉由將字線WL的電位設定為使電晶體150成為截止狀態的電位，來使電晶體150成為截止狀態，由此儲存電容元件354的第一端子的電位(保持)。
由於電晶體150的截止電流極小，所以能夠長期儲存電容元件354的第一端子的電位(或累積在電容元件中的電荷)。
接著，對資訊的讀出進行說明。當電晶體150成為導通狀態時，處於浮動狀態的位元線BL與電容元件354導通，於是，在位元線BL與電容元件354之間電荷被再次分配。其結果，位元線BL的電位發生變化。位元線BL的電位的變化量根據電容元件354的第一端子的電位(或累積在電容元件354中的電荷)而取不同的值。
例如，當以V表示電容元件354的第一端子的電位，以C表示電容元件354的容量，以CB表示位元線BL所具有的電容成分(以下也稱為位元線電容)，並且以VB0表示電荷被再次分配之前的位元線BL的電位時，電荷被再次分配之後的位元線BL的電位成為(CB＊VB0+C＊V)/(CB+C)。因此，作為記憶單元350的狀態，當電容元件354的第一端子的電位為V1和V0(V1>V0)的兩個狀態時，保持電位V1時的位元線BL的電位(=CB＊VB0+C＊V1)/(CB+C))高於保持電位V0時的位元線BL的電位(=CB＊VB0+C＊V0)/(CB+C))。
並且，藉由比較位元線BL的電位與規定的電位，可 以讀出資訊。
如此，圖7A所示的半導體裝置可以利用電晶體150的截止電流極小的特徵長期保持累積在電容元件354中的電荷。換言之，因為不需要進行更新工作，或者，可以使更新工作的頻率極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況下也可以長期保持儲存資料。
接著對圖7B所示的半導體裝置進行說明。
圖7B所示的半導體裝置在其上部作為儲存電路具有記憶單元陣列351a及351b，該記憶單元陣列351a及351b具有多個圖7A所示的記憶單元350。此外，圖7B所示的半導體裝置在其下部具有用來使記憶單元陣列351(記憶單元陣列351a及351b)工作的週邊電路353。另外，週邊電路353與記憶單元陣列351電連接。
藉由採用圖7B所示的結構，可以將週邊電路353設置在記憶單元陣列351(記憶單元陣列351a及351b)的正下方，從而可以實現半導體裝置的小型化。
作為設置在週邊電路353中的電晶體，更佳地使用與電晶體150不同的半導體材料。例如，可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳為使用單晶半導體。另外，還可以使用有機半導體材料等。使用這種半導體材料的電晶體能夠進行充分的高速工作。從而，藉由利用該電晶體，能夠順利實現被要求高速工作的各種電路(邏輯電路、驅動電路等)。
另外，圖7B所示的半導體裝置例示出層疊有兩個記 憶單元陣列351(記憶單元陣列351a、記憶單元陣列351b)的結構，但是所層疊的記憶單元陣列的個數不侷限於此。也可以採用層疊有三個以上的記憶單元陣列的結構。
如上所述，藉由將利用使用氧化物半導體以外的材料的電晶體(換言之，能夠進行充分高速的工作的電晶體)的週邊電路以及利用使用氧化物半導體的電晶體(作更廣義解釋，其截止電流十分小的電晶體)的儲存電路設置為一體，能夠實現具有新穎特徵的半導體裝置。另外，藉由採用週邊電路和儲存電路的疊層結構，可以實現半導體裝置的集體化。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例5
在本實施例中，參照圖8A至圖11對將上述實施例所示的半導體裝置應用於行動電話、智慧手機、電子書閱讀器等便攜設備的例子進行說明。
在行動電話、智慧手機、電子書閱讀器等便攜設備中，為了暫時儲存影像資料而使用SRAM或DRAM。使用SRAM或DRAM是因為快閃記憶體應答速度慢而不適於處理影像。另一方面，當將SRAM或DRAM用於影像資料的暫時儲存時，有如下特徵。
如圖8A所示，在一般的SRAM中，一個記憶單元由 電晶體801至電晶體806的六個電晶體構成，並且該電晶體801至電晶體806被X解碼器807和Y解碼器808驅動。電晶體803和電晶體805以及電晶體804和電晶體806構成反相器，該反相器能夠實現高速驅動。然而，由於一個記憶單元由六個電晶體構成，所以有記憶單元面積大的缺點。在將設計規則的最小尺寸設定為F的情況下，SRAM的記憶單元面積一般為100至150F2。因此，SRAM的每個比特位的單價是各種記憶體中最高的。
另一方面，在DRAM中，如圖8B所示，記憶單元由電晶體811和儲存電容器812構成，並且該電晶體811和儲存電容器812被X解碼器813和Y解碼器814驅動。由於一個單元由一個電晶體和一個電容構成，所以所占的面積小。DRAM的儲存面積一般為10F2以下。注意，DRAM需要一直進行更新工作，因此即使在不進行改寫的情況下也消耗電力。
相對於此，上述實施例所說明的半導體裝置的記憶單元面積為10F2左右，並且不需要頻繁的更新工作。從而，能夠縮小記憶單元面積，還能夠降低耗電量。
接著，圖9示出便攜設備的方塊圖。圖9所示的便攜設備具有：RF電路901；類比基帶電路902；數位基帶電路903；電池904；電源電路905；應用處理器906；快閃記憶體910；顯示器控制器911；儲存電路912；顯示器913；觸控感應器919；音頻電路917；以及鍵盤918等。顯示器913具有：顯示部914；源極驅動器915；以及閘 極驅動器916。應用處理器906具有：CPU(Central Processing Unit：中央處理器)907；DSP(Digital Signal Processor：數位信號處理器)908；以及介面909(IF909)。儲存電路912一般由SRAM或DRAM構成，藉由將上述實施例所說明的半導體裝置用於該部分，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。
接著，圖10示出將上述實施例所說明的半導體裝置用於顯示器的儲存電路950的例子。圖10所示的儲存電路950具有：記憶體952；記憶體953；開關954；開關955；以及記憶體控制器951。另外，儲存電路連接於：用來讀出並控制從信號線輸入的影像資料(輸入影像資料)和儲存在記憶體952及記憶體953中的資料(儲存影像資料)的顯示器控制器956；以及根據來自顯示器控制器956的信號來進行顯示的顯示器957。
首先，藉由應用處理器(未圖示)形成一個影像資料(輸入影像資料A)。該輸入影像資料A藉由開關954被儲存在記憶體952中。然後，將儲存在記憶體952中的影像資料(儲存影像資料A)藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。
在輸入影像資料A沒有變化時，儲存影像資料A一般以30至60Hz左右的週期從記憶體952藉由開關955由顯示器控制器956讀出。
另外，例如在使用者進行了改寫畫面的操作時(即在 輸入影像資料A有變化時)，應用處理器形成新的影像資料(輸入影像資料B)。該輸入影像資料B藉由開關954被儲存在記憶體953中。在該期間儲存影像資料A也繼續定期性地藉由開關955從記憶體952被讀出。當在記憶體953中儲存完新的影像(儲存影像資料B)時，由顯示器957的下一個圖框開始讀出儲存影像資料B，並且將該儲存影像資料B藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。該讀出一直持續直到下一個新的影像資料儲存到記憶體952中。
如上所述，藉由由記憶體952及記憶體953交替進行影像資料的寫入和影像資料的讀出，來進行顯示器957的顯示。另外，記憶體952、記憶體953不侷限於兩個不同的記憶體，也可以將一個記憶體分割而使用。藉由將上述實施例所說明的半導體裝置用於記憶體952及記憶體953，能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。
接著，圖11示出電子書閱讀器的方塊圖。圖11所示的電子書閱讀器具有：電池1001；電源電路1002；微處理器1003；快閃記憶體1004；音頻電路1005；鍵盤1006；儲存電路1007；觸控面板1008；顯示器1009；以及顯示器控制器1010。
在此，可以將上述實施例所說明的半導體裝置用於圖11的儲存電路1007。儲存電路1007具有暫時保持書籍內容的功能。作為該功能的例子，例如有使用者使用高亮功 能的情況。使用者在看電子書閱讀器時，有時需要對某個部分做標記。該標記功能被稱為高亮功能，即藉由改變顯示顏色；劃下劃線；將文字改為粗體字；改變文字的字體等，來使該部分與周圍不一樣而突出表示。高亮功能就是將使用者所指定的部分的資訊儲存而保持的功能。當將該資訊長期保持時，也可以將該資訊拷貝到快閃記憶體1004。即使在此情況下，藉由採用上述實施例所說明的半導體裝置，也能夠以高速進行資訊的寫入和讀出，能夠長期保持儲存資料，還能夠充分降低耗電量。
如上所述，本實施例所示的便攜設備安裝有根據上述實施例的半導體裝置。因此，能夠實現以高速進行資訊的讀出、長期保持儲存資料且充分降低耗電量的便攜設備。
本實施例所示的結構及方法等可以與其他實施例所記載的結構及方法等適當地組合而實施。
實施例6
在本實施例中，有意地對氧化物半導體膜添加矽(Si)，對其特性進行評價。以下，對評價方法的詳細內容進行說明。
首先，使用濺射裝置形成氧化物半導體膜。因此，有意地對在濺射裝置中使用的金屬氧化物靶材添加Si。作為金屬氧化物靶材，製造對In-Ga-Zn類氧化物(以下，稱為IGZO)添加SiO2的靶材。換言之，該靶材是In-Ga-Zn-Si類氧化物的靶材。
在本實施例中，作為IGZO靶材使用三個靶材：對其成分比為In：Ga：Zn=1：1：1[原子數比]的靶材添加2wt%的SiO2的靶材A；對其成分比為In：Ga：Zn=1：1：1[原子數比]的靶材添加5wt%的SiO2的靶材B；以及沒有添加SiO2的靶材C(In：Ga：Zn=1：1：1[原子數比])。
另外，以下有時將使用靶材A製造的薄膜記載為IGZO-SiOx(2wt%)，將使用靶材B製造的薄膜記載為IGZO-SiOx(5wt%)，將使用靶材C製造的薄膜記載為IGZO。
接著，使用上述靶材A、靶材B及靶材C形成氧化物半導體薄膜，進行各種評價。作為評價方法，對所得到的薄膜的薄層電阻、組成及結晶性分別進行評價。
(薄層電阻評價)
分別製造樣本1、樣本2、樣本3、樣本4、樣本5和樣本6。樣本1是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=10/5sccm(O2=33%)的條件下在玻璃基板上使用靶材C形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氧氛圍下以450℃進行1小時的熱處理。樣本2是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材C形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在 氧氛圍下以450℃進行1小時的熱處理。樣本3是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=10/5sccm(O2=33%)的條件下在玻璃基板上使用靶材A形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氧氛圍下以450℃進行1小時的熱處理。樣本4是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材A形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氧氛圍下以450℃進行1小時的熱處理。樣本5是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=10/5sccm(O2=33%)的條件下在玻璃基板上使用靶材B形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氧氛圍下以450℃進行1小時的熱處理。樣本6是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材B形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氧氛圍下以450℃進行1小時的熱處理。
另外，將樣本1至樣本6的所形成的氧化物半導體膜的厚度設定為100nm。表1示出所製造的樣本的條件及結構等。
接著，對上述樣本1至樣本6的薄層電阻進行測量。另外，在薄層電阻的評價中，使用薄層電阻測量器。圖17示出樣本1至樣本6的薄層電阻測量結果。另外，在圖17中，橫軸表示專案(所製造的薄膜)，縱軸表示薄層電阻。
由圖17可知：在對IGZO中添加Si的薄膜中，薄層電阻上升。尤其是在樣本5中，薄層電阻超過測量裝置的測量上限(5×105Ω/cm2)，測量不到薄層電阻。另外，雖然在樣本6中也薄層電阻超過測量裝置的測量上限，但是由於測量裝置的原理而算出測量上限附近的數值。但是，關於測量裝置的上限的數值，不一定算出準確的數值。
(組成評價)
分別製造樣本7和樣本8。樣本7是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材A形成氧化物半導體膜。樣本8是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材B形成氧化物半導體膜。
另外，將樣本7及樣本8的所形成的氧化物半導體膜的厚度設定為100nm。
接著，對上述樣本7及樣本8的組成進行分析。另外，在組成分析中，使用X射線光電子能譜(XPS：X-Ray Photoelectron Spectroscopy)。XPS是如下測量方法，即測量藉由對樣本表面照射X射線而產生的光電子能量，來分析樣本的構成要素和其電子狀態。表2示出樣本7及樣本8的條件、結構及組成分析的結果。
由表2可知：使用靶材A製造的樣本7的組成為In=18.0(at.%)，Ga=15.3(at.%)，Zn=4.6(at.%)， O=61.0(at.%)，Si=1.1(at.%)。另外，可知：使用靶材B製造的樣本8的組成為In=16.7(at.%)，Ga=14.4(at.%)，Zn=4.3(at.%)，O=62.0(at.%)，Si=2.6(at.%)。
(結晶性評價)
分別製造樣本9、樣本10、樣本11、樣本12、樣本13和樣本14。樣本9是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材A形成氧化物半導體膜。樣本10是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材A形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氧氛圍下以450℃進行1小時的熱處理。樣本11是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材A形成氧化物半導體膜，然後，在氮氛圍下以650℃進行1小時的熱處理，接著在氧氛圍下以650℃進行1小時的熱處理。樣本12是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材B形成氧化物半導體膜。樣本13是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度 =200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材B形成氧化物半導體膜，然後，在氮氛圍下以450℃進行1小時的熱處理，接著在氧氛圍下以450℃進行1小時的熱處理。樣本14是如下樣本：藉由濺射法，在電力=100w、壓力=0.4Pa、基板溫度=200℃、Ar/O2=0/15sccm(O2=100%)的條件下在玻璃基板上使用靶材B形成氧化物半導體膜，然後，在氮氛圍下以650℃進行1小時的熱處理，接著在氧氛圍下以650℃進行1小時的熱處理。
另外，將樣本9至樣本14的所形成的氧化物半導體膜的厚度設定為100nm。表3示出所製造的樣本的條件及結構等。此外，樣本9至樣本11是具有與上述樣本7同樣的組成的氧化物半導體膜，樣本12至樣本14是具有與上述樣本8同樣的組成的氧化物半導體膜。
下面，對上述樣本9至樣本14的結晶性進行分析。另外，在結晶性的分析中，使用X射線繞射法(XRD：X-Ray Diffraction)。因為XRD是X射線在晶格中呈現繞射的現象，所以可以對測量樣本的結晶性進行測量。圖18A示出樣本9至樣本11的結晶性分析結果，圖18B示出樣本12至樣本14的結晶性分析結果。
由圖18A可知：在使用靶材A製造的樣本9至樣本11中，在沒有進行熱處理的樣本9及進行450℃的熱處理的樣本10中，觀察不到呈現明確的結晶性的繞射峰值。另一方面，在進行650℃的熱處理的樣本11中，在2θ=31°附近觀察到呈現晶化的繞射峰值。
另外，由圖18B可知：在使用靶材B製造的樣本12至樣本14中，在沒有進行熱處理的樣本12、進行450℃ 的熱處理的樣本13及進行650℃的熱處理的樣本14中，觀察不到呈現明確的結晶性的繞射峰值。
根據上述結果可知：在使用靶材A製造的樣本9至樣本11中，氧化物半導體膜中的矽(Si)濃度為1.1at.%，在使用靶材B製造的樣本12至樣本14中，氧化物半導體膜中的矽(Si)濃度為2.6at.%。如此可知，當氧化物半導體膜中的Si濃度高時，晶化被阻礙。
102‧‧‧基板
104‧‧‧基底絕緣膜
106‧‧‧氧化物半導體膜
106a‧‧‧區域
106b‧‧‧區域
106c‧‧‧區域
106d‧‧‧區域
106e‧‧‧區域
106f‧‧‧區域
106g‧‧‧區域
106h‧‧‧區域
108a‧‧‧源極電極
108b‧‧‧汲極電極
110‧‧‧閘極絕緣膜
112‧‧‧閘極電極
113‧‧‧氧化物半導體膜
114‧‧‧層間絕緣膜
150‧‧‧電晶體
160‧‧‧電晶體
180‧‧‧絕緣膜
181‧‧‧摻雜劑
182‧‧‧導電膜
184‧‧‧絕緣膜
186‧‧‧佈線
200‧‧‧基板
206‧‧‧元件分離絕緣膜
208‧‧‧閘極絕緣膜
210‧‧‧閘極電極
216‧‧‧通道形成區
220‧‧‧雜質區
224‧‧‧金屬間化合物區
228‧‧‧絕緣膜
230‧‧‧絕緣膜
254‧‧‧電容元件
260‧‧‧電晶體
264‧‧‧電容元件
350‧‧‧記憶單元
351‧‧‧記憶單元陣列
351a‧‧‧記憶單元陣列
351b‧‧‧記憶單元陣列
353‧‧‧週邊電路
354‧‧‧電容元件
801‧‧‧電晶體
803‧‧‧電晶體
804‧‧‧電晶體
805‧‧‧電晶體
806‧‧‧電晶體
807‧‧‧X解碼器
808‧‧‧Y解碼器
811‧‧‧電晶體
812‧‧‧儲存電容器
813‧‧‧X解碼器
814‧‧‧Y解碼器
901‧‧‧RF電路
902‧‧‧類比基帶電路
903‧‧‧數位基帶電路
904‧‧‧電池
905‧‧‧電源電路
906‧‧‧應用處理器
907‧‧‧CPU
908‧‧‧DSP
909‧‧‧介面
910‧‧‧快閃記憶體
911‧‧‧顯示器控制器
912‧‧‧儲存電路
913‧‧‧顯示器
914‧‧‧顯示部
915‧‧‧源極驅動器
916‧‧‧閘極驅動器
917‧‧‧音頻電路
918‧‧‧鍵盤
919‧‧‧觸控感應器
950‧‧‧儲存電路
951‧‧‧記憶體控制器
952‧‧‧記憶體
953‧‧‧記憶體
954‧‧‧開關
955‧‧‧開關
956‧‧‧顯示器控制器
957‧‧‧顯示器
1001‧‧‧電池
1002‧‧‧電源電路
1003‧‧‧微處理器
1004‧‧‧快閃記憶體
1005‧‧‧音頻電路
1006‧‧‧鍵盤
1007‧‧‧儲存電路
1008‧‧‧觸控面板
1009‧‧‧顯示器
1010‧‧‧顯示器控制器
在圖式中：圖1A和圖1B是示出半導體裝置的一實施例的平面圖及剖面圖；圖2A至圖2D是示出半導體裝置的製程的一個例子的剖面圖；圖3A和圖3B是示出半導體裝置的一實施例的平面圖及剖面圖；圖4A至圖4D是示出半導體裝置的製程的一個例子的剖面圖；圖5A和圖5B是示出半導體裝置的製程的一個例子的剖面圖；圖6A至圖6C是說明半導體裝置的一實施例的圖；圖7A和圖7B是說明半導體裝置的一實施例的圖；圖8A和圖8B是說明半導體裝置的一實施例的圖；圖9是說明半導體裝置的一實施例的圖； 圖10是說明半導體裝置的一實施例的圖；圖11是說明半導體裝置的一實施例的圖；圖12A和圖12B是用於計算的模型圖；圖13A和圖13B是用於計算的模型圖；圖14是示出計算結果的圖；圖15A和圖15B是用於計算的模型圖；圖16是示出計算結果的圖；圖17是示出根據本發明的實施例的測量結果的圖；圖18A和圖18B是示出根據本發明的實施例的測量結果的圖。
102‧‧‧基板
104‧‧‧基底絕緣膜
106‧‧‧氧化物半導體膜
106a、106b‧‧‧區域
108a‧‧‧源極電極
108b‧‧‧汲極電極
110‧‧‧閘極絕緣膜
112‧‧‧閘極電極
114‧‧‧層間絕緣膜
150‧‧‧電晶體

Claims (18)

  1. 一種半導體裝置，包括：基板上的氧化物半導體膜；該氧化物半導體膜上的源極電極和汲極電極；該氧化物半導體膜上的閘極絕緣膜，其中該閘極絕緣膜包含含有矽的氧化物；以及該閘極絕緣膜上的閘極電極，其中，該氧化物半導體膜包括矽濃度為1.0at.%以下的區域，其中，該區域位於該氧化物半導體膜與該閘極絕緣膜之間的介面且接觸於該閘極絕緣膜，以及其中，該區域包括結晶部。
  2. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜的端部具有20°至50°的錐角。
  3. 根據申請專利範圍第1項之半導體裝置，其中除了該區域之外的該氧化物半導體膜包括第二結晶部。
  4. 根據申請專利範圍第1項之半導體裝置，還包括該基板與該氧化物半導體膜之間的基底絕緣膜，其中在該結晶部中，c軸在垂直於該基底絕緣膜與該氧化物半導體膜之間的介面的方向上一致。
  5. 根據申請專利範圍第1項之半導體裝置，其中該區域中的該矽濃度為0.1at.%以下。
  6. 根據申請專利範圍第1項之半導體裝置，還包括該閘極絕緣膜和該閘極電極上的層間絕緣膜。
  7. 一種半導體裝置，包括：基板上的氧化物半導體膜；該氧化物半導體膜上的源極電極和汲極電極；該氧化物半導體膜上的閘極絕緣膜，其中該閘極絕緣膜包含含有矽的氧化物；以及該閘極絕緣膜上的閘極電極，其中，該氧化物半導體膜包括矽濃度為1.0at.%以下且碳濃度為1.0×1020atoms/cm3以下的區域，其中，該區域位於該氧化物半導體膜與該閘極絕緣膜之間的介面且接觸於該閘極絕緣膜，以及其中，該區域包括結晶部。
  8. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體膜的端部具有20°至50°的錐角。
  9. 根據申請專利範圍第7項之半導體裝置，其中除了該區域之外的該氧化物半導體膜包括第二結晶部。
  10. 根據申請專利範圍第7項之半導體裝置，還包括該基板與該氧化物半導體膜之間的基底絕緣膜，其中在該結晶部中，c軸在垂直於該基底絕緣膜與該氧化物半導體膜之間的介面的方向上一致。
  11. 根據申請專利範圍第7項之半導體裝置，其中該區域中的該矽濃度為0.1at.%以下。
  12. 根據申請專利範圍第7項之半導體裝置，還包括該閘極絕緣膜和該閘極電極上的層間絕緣膜。
  13. 一種半導體裝置，包括： 基板上的氧化物半導體膜；該氧化物半導體膜上的源極電極和汲極電極；該氧化物半導體膜上的閘極絕緣膜，其中該閘極絕緣膜包含含有矽的氧化物；以及該閘極絕緣膜上的閘極電極，其中，該氧化物半導體膜包括矽濃度為1.0at.%以下且碳濃度為1.0×1020atoms/cm3以下的區域，其中，該區域位於該氧化物半導體膜與該閘極絕緣膜之間的介面且接觸於該閘極絕緣膜，其中，該區域包括結晶部，以及其中，該區域具有5nm以下的厚度。
  14. 根據申請專利範圍第13項之半導體裝置，其中該氧化物半導體膜的端部具有20°至50°的錐角。
  15. 根據申請專利範圍第13項之半導體裝置，其中除了該區域之外的該氧化物半導體膜包括第二結晶部。
  16. 根據申請專利範圍第13項之半導體裝置，還包括該基板與該氧化物半導體膜之間的基底絕緣膜，其中在該結晶部中，c軸在垂直於該基底絕緣膜與該氧化物半導體膜之間的介面的方向上一致。
  17. 根據申請專利範圍第13項之半導體裝置，其中該區域中的該矽濃度為0.1at.%以下。
  18. 根據申請專利範圍第13項之半導體裝置，還包括該閘極絕緣膜和該閘極電極上的層間絕緣膜。
TW101137734A 2011-10-14 2012-10-12 半導體裝置 TWI557782B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011227022 2011-10-14

Publications (2)

Publication Number Publication Date
TW201320164A true TW201320164A (zh) 2013-05-16
TWI557782B TWI557782B (zh) 2016-11-11

Family

ID=48081977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137734A TWI557782B (zh) 2011-10-14 2012-10-12 半導體裝置

Country Status (9)

Country Link
US (3) US8729613B2 (zh)
JP (6) JP6025288B2 (zh)
KR (1) KR20140074384A (zh)
CN (2) CN104025301B (zh)
DE (2) DE112012007290B3 (zh)
IN (1) IN2014DN03274A (zh)
SG (2) SG11201504615UA (zh)
TW (1) TWI557782B (zh)
WO (1) WO2013054933A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781043B (zh) * 2014-02-05 2022-10-11 日商半導體能源研究所股份有限公司 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112012007294B3 (de) 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012007290B3 (de) * 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
CN107004721B (zh) * 2014-12-16 2020-10-20 乐金显示有限公司 薄膜晶体管阵列基板
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
TWI811761B (zh) 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
KR102527569B1 (ko) * 2018-10-16 2023-05-03 에스케이하이닉스 주식회사 재배선층 구조를 포함하는 반도체 장치 및 제조 방법
KR102619290B1 (ko) 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
CN118763123A (zh) 2019-09-24 2024-10-11 乐金显示有限公司 薄膜晶体管及其基板及包括该薄膜晶体管的显示设备
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Family Cites Families (241)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5973369A (en) * 1997-03-11 1999-10-26 Nec Corporation SRAM having P-channel TFT as load element with less series-connected high resistance
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3355949B2 (ja) 1996-08-16 2002-12-09 日本電気株式会社 プラズマｃｖｄ絶縁膜の形成方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4431925B2 (ja) 2000-11-30 2010-03-17 信越半導体株式会社 発光素子の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US20050084610A1 (en) 2002-08-13 2005-04-21 Selitser Simon I. Atmospheric pressure molecular layer CVD
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4356309B2 (ja) 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
TWI259538B (en) * 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4896588B2 (ja) * 2005-05-31 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
US8700910B2 (en) * 2005-05-31 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Communication system and authentication card
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007115735A (ja) 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5250930B2 (ja) 2005-12-07 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007214319A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd 薄膜トランジスタ及びその電子ディスプレー
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2008277664A (ja) 2007-05-02 2008-11-13 Olympus Imaging Corp 撮像素子モジュールおよび電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2421030B1 (en) 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101911386B1 (ko) 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010038820A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101049808B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5514447B2 (ja) * 2009-01-29 2014-06-04 株式会社半導体エネルギー研究所 半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010212436A (ja) * 2009-03-10 2010-09-24 Fuji Xerox Co Ltd 電界効果型トランジスタ
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
JP2011049448A (ja) 2009-08-28 2011-03-10 Mitsubishi Chemicals Corp 酸化亜鉛系基板及び酸化亜鉛系基板の製造方法
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102054650B1 (ko) * 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101991006B1 (ko) 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG188112A1 (en) 2009-10-30 2013-03-28 Semiconductor Energy Lab Logic circuit and semiconductor device
JP5237917B2 (ja) * 2009-10-30 2013-07-17 スタンレー電気株式会社 ＺｎＯ系化合物半導体の製造方法
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR20170116239A (ko) * 2009-12-11 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011077966A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR20180028557A (ko) 2010-02-05 2018-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102687275B (zh) 2010-02-05 2016-01-27 株式会社半导体能源研究所 半导体装置
WO2011099368A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20120121931A (ko) 2010-02-19 2012-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20180001562A (ko) * 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102341927B1 (ko) 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8304919B2 (en) 2010-03-26 2012-11-06 Stats Chippac Ltd. Integrated circuit system with stress redistribution layer and method of manufacture thereof
JP2011205017A (ja) * 2010-03-26 2011-10-13 Dainippon Printing Co Ltd 薄膜トランジスタ、薄膜集積回路装置及びそれらの製造方法
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
WO2012014628A1 (ja) 2010-07-30 2012-02-02 株式会社日立製作所 酸化物半導体装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20120268245A1 (en) * 2011-04-20 2012-10-25 General Electric Company Method and system for authorizing the charging of an electric vehicle's batteries from a central location based on biometric identity information
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112012007294B3 (de) 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112012007290B3 (de) * 2011-10-14 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI781043B (zh) * 2014-02-05 2022-10-11 日商半導體能源研究所股份有限公司 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
US11699762B2 (en) 2014-02-05 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module

Also Published As

Publication number Publication date
JP2017034272A (ja) 2017-02-09
US20140225109A1 (en) 2014-08-14
JP2018074176A (ja) 2018-05-10
US20130092945A1 (en) 2013-04-18
US9680028B2 (en) 2017-06-13
SG11201504615UA (en) 2015-07-30
JP2020036025A (ja) 2020-03-05
US20150311348A1 (en) 2015-10-29
CN104025301B (zh) 2017-01-18
JP2013102152A (ja) 2013-05-23
DE112012007290B3 (de) 2017-06-29
KR20140074384A (ko) 2014-06-17
CN107068765B (zh) 2021-03-09
US8729613B2 (en) 2014-05-20
JP2022017577A (ja) 2022-01-25
DE112012004307T5 (de) 2014-07-03
US9087908B2 (en) 2015-07-21
IN2014DN03274A (zh) 2015-05-22
JP2023162314A (ja) 2023-11-08
SG10201601757UA (en) 2016-04-28
JP6025288B2 (ja) 2016-11-16
CN107068765A (zh) 2017-08-18
JP6268254B2 (ja) 2018-01-24
DE112012004307B4 (de) 2017-04-13
CN104025301A (zh) 2014-09-03
TWI557782B (zh) 2016-11-11
WO2013054933A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
JP7460822B2 (ja) 半導体装置
TWI557782B (zh) 半導體裝置
KR102113427B1 (ko) 반도체 장치
JP6633129B2 (ja) 半導体装置
JP6068992B2 (ja) 半導体装置の作製方法
TWI557911B (zh) 半導體裝置
JP6026839B2 (ja) 半導体装置
JP6022880B2 (ja) 半導体装置及び半導体装置の作製方法
KR102255584B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
TW201248859A (en) Semiconductor device and method for manufacturing thereof
JP5948037B2 (ja) 半導体装置の作製方法
JP5888929B2 (ja) 半導体装置