JP2014078706A - 半導体装置 - Google Patents

Abstract

【課題】酸化物半導体層を用いたトランジスタに安定した電気特性を付与する。また、当該トランジスタを有する信頼性の高い半導体装置を提供する。
【解決手段】酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、酸化物層と接して設けられ、酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含む半導体装置である。
【選択図】図１

Description

本発明は、半導体装置およびその作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。

絶縁表面を有する基板上に形成された半導体層を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体層としてシリコン膜が知られている。

トランジスタの半導体層に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。

さらに、近年では酸化物半導体層が注目されている。例えば、キャリア密度が１０^１８／ｃｍ^３未満であるインジウム、ガリウムおよび亜鉛を含む酸化物半導体層を用いたトランジスタが開示されている（特許文献１参照。）。

酸化物半導体層は、スパッタリング法を用いて成膜できるため、大型の表示装置を構成するトランジスタに適用することができる。また、酸化物半導体層を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。

ところで、酸化物半導体層を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体層を用いたトランジスタの低いリーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。

特開２００６−１６５５２８号公報 米国特許出願公開第２０１２／００３２７３０号明細書

酸化物半導体層を用いたトランジスタの応用が広がるに連れ、信頼性の要求が多様化している。そこで、本発明の一態様は、酸化物半導体層を用いたトランジスタに安定した電気特性を付与することを課題の一とする。また、当該トランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。

本発明の一態様は、酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、酸化物層と接して設けられ、酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含む半導体装置である。

なお、インジウムを含む酸化物半導体層または酸化物層の代表例として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）が挙げられる。

または、本発明の一態様は、酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、酸化物層と接して設けられ、酸化物層は、酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含む半導体装置である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。

または、本発明の一態様は、第１の酸化物層、第２の酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、第１の酸化物層と接して設けられ、第１の酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含み、酸化物半導体層は、第１の酸化物層と対向して第２の酸化物層と接して設けられ、第２の酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含む半導体装置である。

または、本発明の一態様は、第１の酸化物層、第２の酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、第１の酸化物層と接して設けられ、第１の酸化物層は、酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含み、酸化物半導体層は、第１の酸化物層と対向して第２の酸化物層と接して設けられ、第２の酸化物層は、酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含む半導体装置である。

酸化物半導体層にチャネルが形成されるトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、高純度真性化することが有効である。高純度真性化とは、酸化物半導体層を真性または実質的に真性にすることをいう。なお、実質的に真性という場合、酸化物半導体層のキャリア密度は、１×１０^１７／ｃｍ^３未満、１×１０^１５／ｃｍ^３未満、または１×１０^１３／ｃｍ^３未満である。酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となり、キャリア密度を高める原因となる場合がある。酸化物半導体層中の不純物濃度を低減するためには、近接する第１の酸化物層中および第３の酸化物層中の不純物濃度も低減することが好ましい。

例えば、酸化物半導体層中でシリコンは、不純物準位を形成する。また、該不純物準位がトラップとなり、トランジスタの電気特性を劣化させることがある。具体的には、酸化物半導体層のシリコン濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。なお、トランジスタのゲート絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜など、シリコンを含む絶縁膜が多く用いられるため、酸化物半導体層をゲート絶縁膜と接しないことが好ましい。

また、酸化物半導体層中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。

また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。このような観点からも、酸化物半導体層をゲート絶縁膜と接しないように形成し、チャネルをゲート絶縁膜から離すことが好ましい。

従って、トランジスタのチャネルを、ゲート絶縁膜と離すことで、安定した電気特性を有し、高い電界効果移動度を有するトランジスタとすることができる。該トランジスタを表示装置のスイッチング素子として用いることで、該トランジスタは安定な電気特性を有するため、信頼性の高い表示装置とすることができる。

トランジスタのチャネルをゲート絶縁膜から離すためには、例えば、酸化物半導体層を含む多層膜を以下のような構成とすればよい。なお酸化物半導体層は少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。

酸化物半導体層を含む多層膜は、少なくとも酸化物半導体層（便宜上、第２の酸化物層と呼ぶ。）と、第２の酸化物層およびゲート絶縁膜の間に設けられた第１の酸化物層（バリア層とも呼ぶ。）と、を有する。第１の酸化物層は、第２の酸化物層を構成する酸素以外の元素一種以上から構成される。また、第１の酸化物層は、第２の酸化物層よりも伝導帯下端のエネルギーが０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上真空準位に近い酸化物層である。かつ、第１の酸化物層は、第２の酸化物層よりも伝導帯下端のエネルギーが２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。このとき、ゲート電極に電界を印加すると、酸化物半導体層を含む多層膜のうち、伝導帯下端のエネルギーが小さい第２の酸化物層にチャネルが形成される。即ち、第２の酸化物層とゲート絶縁膜との間に第１の酸化物層を有することによって、トランジスタのチャネルをゲート絶縁膜と接しない層（ここでは第２の酸化物層）に形成することができる。また、第２の酸化物層を構成する酸素以外の元素一種以上から第１の酸化物層が構成されるため、第２の酸化物層と第１の酸化物層との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度を高くすることができる。

第１の酸化物層は、例えば、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを第２の酸化物層よりも高い原子数比で含む酸化物層とすればよい。具体的には、第１の酸化物層として、第２の酸化物層よりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が第１の酸化物層に生じることを抑制する機能を有する。即ち、第１の酸化物層は第２の酸化物層よりも酸素欠損が生じにくい酸化物層である。

または、第２の酸化物層がＩｎ−Ｍ−Ｚｎ酸化物であり、第１の酸化物層もＩｎ−Ｍ−Ｚｎ酸化物であるとき、第１の酸化物層をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、第２の酸化物層をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きくなる第１の酸化物層および第２の酸化物層を選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆなどが挙げられる。好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上大きくなる第１の酸化物層および第２の酸化物層を選択する。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きくなる第１の酸化物層および第２の酸化物層を選択する。より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きくなる第１の酸化物層および第２の酸化物層を選択する。このとき、第２の酸化物層において、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_１がｘ_１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ_１はｘ_１と同じか３倍未満であると好ましい。

第１の酸化物層の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物層の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

また、酸化物半導体層を含む多層膜は、ゲート絶縁膜の対向側に、絶縁膜および第２の酸化物層と接する第３の酸化物層（バリア層とも呼ぶ。）を含んでもよい。第３の酸化物層は、第２の酸化物層を構成する酸素以外の元素一種以上から構成される。また、第３の酸化物層は、第２の酸化物層よりも伝導帯下端のエネルギーが０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上真空準位に近い酸化物層である。かつ、第３の酸化物層は、第２の酸化物層よりも伝導帯下端のエネルギーが２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。このとき、ゲート電極に電界を印加しても、第３の酸化物層にはチャネルが形成されない。また、第２の酸化物層を構成する酸素以外の元素一種以上から第３の酸化物層が構成されるため、第２の酸化物層と第３の酸化物層との界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、第３の酸化物層を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。なお、酸化物半導体層を含む多層膜は、第３の酸化物層を含む場合、第１の酸化物層を含まなくてよい場合がある。

例えば、第３の酸化物層は、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを第２の酸化物層よりも高い原子数比で含む酸化物層とすればよい。具体的には、第３の酸化物層として、第２の酸化物層よりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が第３の酸化物層に生じることを抑制する機能を有する。即ち、第３の酸化物層は第２の酸化物層よりも酸素欠損が生じにくい酸化物層である。

または、第２の酸化物層がＩｎ−Ｍ−Ｚｎ酸化物であり、第３の酸化物層もＩｎ−Ｍ−Ｚｎ酸化物であるとき、第２の酸化物層をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］、第３の酸化物層をＩｎ：Ｍ：Ｚｎ＝ｘ_３：ｙ_３：ｚ_３［原子数比］とすると、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも大きくなる第２の酸化物層および第３の酸化物層を選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆなどが挙げられる。好ましくは、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも１．５倍以上大きくなる第２の酸化物層および第３の酸化物層を選択する。さらに好ましくは、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも２倍以上大きくなる第２の酸化物層および第３の酸化物層を選択する。より好ましくは、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも３倍以上大きくなる第２の酸化物層および第３の酸化物層を選択する。このとき、第２の酸化物層において、ｙ_２がｘ_２以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_２がｘ_２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２と同じか３倍未満であると好ましい。

第３の酸化物層の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。

なお、第１の酸化物層または第３の酸化物層は、トランジスタのソース電極（ソース領域）およびドレイン電極（ドレイン領域）と接して設けられる。

また、トランジスタのソース電極（ソース領域）およびドレイン電極（ドレイン領域）を、少なくとも酸化物半導体層の側端部と接して設けられると、ソース電極（ソース領域）およびドレイン電極（ドレイン領域）がチャネル形成領域と接するため好ましい。

本発明の一態様により、酸化物半導体層を含む多層膜を用いることで、トランジスタに安定した電気特性を付与することができる。また、当該トランジスタを有する信頼性の高い半導体装置を提供することができる。

本発明の一態様に係る多層膜の断面図。 本発明の一態様に係る多層膜のＴｏＦ−ＳＩＭＳの結果を示す図。 本発明の一態様に係る多層膜における酸素の拡散を示す図。 本発明の一態様に係る酸化物層、酸化物半導体層のパーティクル数を示す図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る多層膜のＴＥＭによる透過電子像。 本発明の一態様に係る多層膜のＴＥＭによる透過電子像。 ターゲットからスパッタ粒子を剥離させる様子を示した図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶構造の一例を示す図。 スパッタ粒子が被成膜面に到達し、堆積する様子を示した模式図。 本発明の一態様に係る多層膜のＣＰＭ測定結果を示す図。 成膜装置の一例を示す上面図。 成膜室などの一例を示す断面図。 本発明の一態様に係る半導体装置を説明する上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置を説明する上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 トランジスタのＶｇ−Ｉｄ特性を示す図。 ゲートＢＴ試験の結果を示す図。 本発明の一態様に係る半導体装置の一例を示すブロック図である。 本発明の一態様に係る半導体装置の一例を示す断面図である。 本発明の一態様に係る半導体装置の一例を示すブロック図である。 本発明の一態様に係る電子機器の一例を示す図である。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。

第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。

また、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。

また、ソースおよびドレインの機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。

なお、本実施の形態に記載の内容は、適宜組み合わせて用いることができる。

＜１．酸化物半導体層を含む多層膜について＞
以下では、トランジスタに用いる酸化物半導体層を含む多層膜について図１を用いて説明する。

＜１−１．多層膜の構造＞
本項では、多層膜の構造について説明する。

図１に示す多層膜１０６は、酸化物層１０６ａと、酸化物層１０６ａ上に設けられた酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上に設けられた酸化物層１０６ｃと、を有する。なお、以下では多層膜１０６が三層である場合について説明するが、多層膜１０６が二層、または四層以上であっても構わない。例えば、多層膜１０６は、酸化物層１０６ａと、酸化物層１０６ａ上に設けられた酸化物半導体層１０６ｂと、を有する二層膜であってもよい。または、多層膜１０６は、酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上に設けられた酸化物層１０６ｃと、を有する二層膜であってもよい。

＜１−２．組成および不純物＞
本項では、多層膜１０６を構成する各層におけるシリコン濃度について、図２を用いて説明する。

ここで、酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

図２に、シリコンウェハ上に多層膜１０６を設け、加熱処理なしの試料と、４５０℃にて２時間加熱処理を行った試料と、を準備し、飛行時間二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ）によって、深さ方向のＩｎを示す二次イオン強度、Ｇａを示す二次イオン強度、Ｚｎを示す二次イオン強度およびＳｉＯ_３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ^３］を示す。多層膜１０６は、厚さが１０ｎｍの酸化物層１０６ａと、酸化物層１０６ａ上に設けられた厚さが１０ｎｍの酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上に設けられた厚さが１０ｎｍの酸化物層１０６ｃと、を有する。

図２より、多層膜１０６を構成する各層の組成は、成膜時のターゲットの組成によって変化することがわかる。ただし、各層の組成について、図２を用いて単純な比較を行うことはできない。

図２より、多層膜１０６のシリコンウェハと酸化物層１０６ａとの界面、および酸化物層１０６ｃの上面において、Ｓｉ濃度が高くなることがわかる。また、酸化物半導体層１０６ｂのＳｉ濃度がＴｏＦ−ＳＩＭＳの検出下限である１×１０^１８ａｔｏｍｓ／ｃｍ^３程度であることがわかる。これは、酸化物層１０６ａおよび酸化物層１０６ｃがあることにより、シリコンウェハや表面汚染などに起因したシリコンが酸化物半導体層１０６ｂにまで影響することがなくなったと考えられる。

また、図２に示すａｓ−ｄｅｐｏ（加熱処理なしの試料）と加熱処理後の試料との比較により、加熱処理によるシリコンの拡散の影響は小さく、成膜時の混合が主であることがわかる。

多層膜１０６を用いたトランジスタに安定した電気特性を付与するためには、酸化物半導体層１０６ｂを高純度真性化することが有効である。具体的には、酸化物半導体層１０６ｂのキャリア密度を、１×１０^１７／ｃｍ^３未満、１×１０^１５／ｃｍ^３未満、または１×１０^１３／ｃｍ^３未満とすればよい。酸化物半導体層１０６ｂにおいて、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。酸化物半導体層１０６ｂ中の不純物濃度を低減するためには、近接する酸化物層１０６ａ中および酸化物層１０６ｃ中の不純物濃度も酸化物半導体層１０６ｂと同程度まで低減することが好ましい。

特に、酸化物半導体層１０６ｂにシリコンが高い濃度で含まれることにより、酸化物半導体層１０６ｂにシリコンに起因する不純物準位が形成される。該不純物準位は、トラップとなり、トランジスタの電気特性を劣化させることがある。トランジスタの電気特性の劣化を小さくするためには、酸化物半導体層１０６ｂのシリコン濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすればよい。また、酸化物層１０６ａと酸化物半導体層１０６ｂとの界面、および酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面のシリコン濃度についても、１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

また、酸化物半導体層１０６ｂ中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体層１０６ｂを真性または実質的に真性とするためには、酸化物半導体層１０６ｂ中の水素濃度は、ＳＩＭＳにおいて、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。また、窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

なお、酸化物半導体層１０６ｂにシリコンおよび炭素が高い濃度で含まれることにより、酸化物半導体層１０６ｂの結晶性を低下させることがある。酸化物半導体層１０６ｂの結晶性を低下させないためには、酸化物半導体層１０６ｂのシリコン濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすればよい。また、酸化物半導体層１０６ｂの結晶性を低下させないためには、酸化物半導体層１０６ｂの炭素濃度を１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすればよい。多層膜１０６の結晶性については、後述する。

酸化物半導体層、酸化物層中における酸素欠損は不純物のような振る舞いをする場合がある。ここでは、多層膜１０６中の酸素が、３５０℃または４５０℃の加熱処理後に拡散する様子を図３によって説明する。

図３に、多層膜１０６のうち、いずれかの層を^１８Ｏ_２ガスを用いて成膜した試料について、ＳＩＭＳを行い、深さ方向における^１８Ｏの濃度分布を測定した結果を示す。

ここで、酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。

また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。

また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。

ここで、図３（Ａ）は、酸化物層１０６ａの成膜に^１８Ｏ_２ガスを用い、そのほかの層の成膜には^１８Ｏ_２ガスを用いていない試料の酸化物層１０６ａおよび酸化物半導体層１０６ｂの界面を含む深さ方向における^１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、点線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、実線）および４５０℃加熱処理後（４５０℃加熱後と表記、破線）では、^１８Ｏが酸化物層１０６ａから酸化物半導体層１０６ｂまで拡散していることがわかった。

また、図３（Ｂ）は、酸化物半導体層１０６ｂの成膜に^１８Ｏ_２ガスを用い、そのほかの層の成膜には^１８Ｏ_２ガスを用いていない試料の酸化物半導体層１０６ｂおよび酸化物層１０６ｃの界面を含む深さ方向における^１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、点線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、実線）および４５０℃加熱処理後（４５０℃加熱後と表記、破線）では、^１８Ｏが酸化物半導体層１０６ｂから酸化物層１０６ｃまで拡散していることがわかった。

また、図３（Ｃ）は、酸化物半導体層１０６ｂの成膜に^１８Ｏ_２ガスを用い、そのほかの層の成膜には^１８Ｏ_２ガスを用いていない試料の酸化物層１０６ａおよび酸化物半導体層１０６ｂの界面を含む深さ方向における^１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、点線）および３５０℃加熱処理後（３５０℃加熱後と表記、実線）と比べ、４５０℃加熱処理後（４５０℃加熱後と表記、破線）では、^１８Ｏが酸化物半導体層１０６ｂから酸化物層１０６ａまで拡散していることがわかった。

図３に示すように、多層膜１０６中で酸素は相互に拡散し合うことがわかる。

＜１−３．酸化物層について＞
次に、多層膜１０６に用いる酸化物層１０６ａおよび酸化物層１０６ｃに適用可能な酸化物層について、スパッタリング法で成膜し、１μｍ以上のパーティクル数を測定した。

測定は、酸化ガリウムターゲットを用いて成膜した試料、Ｇａ−Ｚｎ酸化物（Ｇａ：Ｚｎ＝２：５［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）ターゲットを用いて成膜した試料、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）ターゲットを用いて成膜した試料について行った。

図４より、酸化ガリウムターゲット用いて成膜した試料およびＧａ−Ｚｎ酸化物ターゲットを用いて成膜した試料において、酸化物層が厚くなるほど１μｍ以上のパーティクル数が急増していくことがわかった。一方、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜した場合、酸化物層が厚くなっても比較的１μｍ以上のパーティクル数が増大しにくいことがわかった。

従って、スパッタリング法で成膜する場合、パーティクル数増大の観点から、インジウムを含むターゲットを用いると好ましい。また、インジウム、ガリウムおよび亜鉛の原子数比におけるガリウムの比が比較的小さい酸化物ターゲットを用いることが好ましいとわかる。特に、インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電およびＡＣ放電が容易となるため、大面積の基板への成膜に対応しやすくなる。従って、半導体装置の生産性を高めることができる。

＜１−４．バンド構造について＞
本項では、多層膜１０６のバンド構造について、図５および図６を用いて説明する。

なお、酸化物層１０６ａとしてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体層１０６ｂとしてエネルギーギャップが２．８ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物層１０６ｃとして酸化物層１０６ａと同様の物性を有する酸化物層を用いた。また、酸化物層１０６ａと酸化物半導体層１０６ｂとの界面近傍のエネルギーギャップを３ｅＶとし、酸化物層１０６ｃと酸化物半導体層１０６ｂとの界面近傍のエネルギーギャップを３ｅＶとした。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定した。また、酸化物層１０６ａの厚さを１０ｎｍ、酸化物半導体層１０６ｂの厚さを１０ｎｍ、酸化物層１０６ｃの厚さを１０ｎｍとした。

図５（Ａ）は、多層膜１０６を酸化物層１０６ｃからエッチングしつつ、各層の真空準位と価電子帯上端のエネルギー差を測定し、その値をプロットした図である。真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定した。

図５（Ｂ）は、真空準位と価電子帯上端のエネルギー差から、各層のエネルギーギャップを引くことで、真空準位と伝導帯下端のエネルギー差を算出し、プロットした図である。

図５（Ｂ）を模式的に示したバンド構造の一部が、図６（Ａ）である。図６（Ａ）では、酸化物層１０６ａおよび酸化物層１０６ｃと接して酸化シリコン膜を設けた場合について説明する。ここで、ＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物層１０６ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体層１０６ｂの伝導帯下端のエネルギーを示し、ＥｃＳ３は酸化物層１０６ｃの伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。

図６（Ａ）に示すように、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃ間で、酸素が相互に拡散するという図３に示す結果からも理解される。

なお、図６（Ａ）では酸化物層１０６ａおよび酸化物層１０６ｃが同様の物性を有する酸化物層である場合について示したが、酸化物層１０６ａおよび酸化物層１０６ｃが異なる物性を有する酸化物層であっても構わない。例えば、ＥｃＳ３よりもＥｃＳ１が高いエネルギーである場合、バンド構造の一部は、図６（Ｂ）のように示される。また、図６に示さないが、ＥｃＳ１よりもＥｃＳ３が高いエネルギーであっても構わない。

図５および図６より、多層膜１０６の酸化物半導体層１０６ｂがウェル（井戸）となり、多層膜１０６を用いたトランジスタにおいて、チャネルが酸化物半導体層１０６ｂに形成されることがわかる。なお、多層膜１０６は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）とも呼べる。

なお、図７に示すように、酸化物層１０６ａおよび酸化物層１０６ｃと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物層１０６ａおよび酸化物層１０６ｃがあることにより、酸化物半導体層１０６ｂと当該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１またはＥｃＳ３と、ＥｃＳ２とのエネルギー差が小さい場合、電子が該エネルギー差を超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。

従って、ＥｃＳ１およびＥｃＳ３と、ＥｃＳ２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため、好ましい。

＜１−５．結晶性について＞
多層膜１０６のうち、少なくとも酸化物半導体層１０６ｂは結晶性を有することが好ましい。酸化物半導体層１０６ｂが結晶性を有することにより、酸化物半導体層１０６ｂが結晶性を有さない場合と比べ、多層膜１０６を用いたトランジスタに安定した電気特性を付与することができる。本項では、多層膜１０６のうち、酸化物半導体層１０６ｂが結晶性を有する一例について説明する。

＜１−５−１．ＴＥＭによる結晶配列の評価＞
ここでは、多層膜１０６の結晶性について、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって原子配列などを評価した。以下に、図８および図９を用いて説明する。

ここで、酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を３００℃または４００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

図８および図９は、基板であるシリコンウェハ上に設けられた酸化シリコン膜上に設けられた多層膜１０６を含む各試料の透過電子像である。なお、図８と図９で評価した各試料の違いは、酸化物半導体層１０６ｂの成膜時の基板の温度が３００℃（図８）と４００℃（図９）とで異なるのみである。なお、各試料に対し、成膜後の加熱処理は行っていない。透過電子像は、日立透過電子顕微鏡Ｈ−９５００を用いて測定した。

ここで、多層膜１０６は、酸化物層１０６ａを厚さが２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物とし、酸化物半導体層１０６ｂを厚さが１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物とし、酸化物層１０６ｃを厚さが５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物とした。図８（Ａ）に酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを含む透過電子像を示す。図８（Ｂ）は、酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面近傍の拡大図であり、図８（Ｃ）は酸化物層１０６ａと酸化物半導体層１０６ｂとの界面近傍の拡大図であり、図８（Ｄ）は酸化シリコン膜と酸化物層１０６ａとの界面近傍の拡大図である。同様に、図９（Ａ）に酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを含む透過電子像を示す。図９（Ｂ）は、酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面近傍の拡大図であり、図９（Ｃ）は酸化物層１０６ａと酸化物半導体層１０６ｂとの界面近傍の拡大図であり、図９（Ｄ）は酸化シリコン膜と酸化物層１０６ａとの界面近傍の拡大図である。

図８および図９より、酸化物層１０６ａおよび酸化物層１０６ｃは明確な結晶部を有さないことがわかった。また、酸化物半導体層１０６ｂは、酸化物層１０６ａとの界面から酸化物層１０６ｃとの界面まで全領域に渡って高い結晶性を有する結晶質であることがわかった。なお、酸化物半導体層１０６ｂの結晶部の原子配列は、酸化物半導体層１０６ｂの上面と平行な面に並んだ層状の配列を形成することがわかった。また、酸化物半導体層１０６ｂの結晶部と結晶部の間に明確な結晶粒界は見られなかった。また、図９の酸化物半導体層１０６ｂは、図８の酸化物半導体層１０６ｂと比べて結晶性が高いことがわかった。

酸化物半導体層１０６ｂが結晶質であったことは、図２に示したＴｏＦ−ＳＩＭＳの結果とも適合する。即ち、酸化物層１０６ａおよび酸化物層１０６ｃによって酸化物半導体層１０６ｂへのシリコンの混入が少なくなり、酸化物半導体層１０６ｂの結晶性の低下が起こらなかったと考えられる。

このように、チャネルが形成される酸化物半導体層１０６ｂが高い結晶性を有し、かつ不純物や欠陥などに起因する準位が少ないと考えられるため、多層膜１０６を用いたトランジスタは安定した電気特性を有することがわかる。

＜１−５−２．結晶成長のモデル＞
ここでは、高い結晶性を有する酸化物半導体層１０６ｂの結晶成長のモデルについて、図１０乃至図１２を用いて説明する。

図１０（Ａ）は、高い配向性を有する多結晶酸化物半導体を含むターゲット１０００にイオン１００１が衝突し、結晶性を有するスパッタ粒子１００２が剥離する様子を示した模式図である。結晶粒は、ターゲット１０００の表面と平行な劈開面を有する。また、結晶粒は、原子間の結合の弱い部分を有する。結晶粒にイオン１００１が衝突した際に、原子間の結合の弱い部分の原子間結合が切れる。従って、劈開面および原子間の結合の弱い部分によって切断され、平板状（またはペレット状）で剥離することでスパッタ粒子１００２が生成される。なお、スパッタ粒子１００２の有する平面の円相当径は、結晶粒の平均粒径の１／３０００以上１／２０以下、好ましくは１／１０００以上１／３０以下である。なお、面の円相当径とは、面の面積と等しい正円の直径をいう。

または、結晶粒の一部が劈開面から粒子として剥離し、プラズマに曝されることで原子間の結合の弱い部分から結合が切れ、複数のスパッタ粒子１００２が生成される。

イオン１００１として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。従って、イオン１００１がターゲット１０００の表面に衝突した際に、ターゲット１０００の結晶性が低下すること、または非晶質化することを抑制できる。

ここで、高い配向性を有する多結晶酸化物半導体を含むターゲット１０００の一例として、図１１（Ａ）に、結晶のａ−ｂ面と平行に見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造を示す。また、図１１（Ａ）において、破線で囲った部分を拡大し図１１（Ｂ）に示す。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒において、図１１（Ｂ）に示すガリウム原子または／および亜鉛原子ならびに酸素原子を有する第１の層と、ガリウム原子または／および亜鉛原子ならびに酸素原子を有する第２の層と、の間の面が劈開面である。これは、第１の層および第２の層の有するマイナスの電荷を有する酸素原子同士が近距離にあるためである（図１１（Ｂ）の囲み部参照。）。このように、劈開面はａ−ｂ面に平行な面である。また、図１１に示したＩｎ−Ｇａ−Ｚｎ酸化物の結晶は六方晶であるため、前述の平板状の結晶粒は内角が１２０°である正六角形の面を有する六角柱状となりやすい。

スパッタ粒子１００２は、プラスに帯電させることが好ましい。スパッタ粒子１００２が、プラスに帯電するタイミングは特に問わないが、具体的にはイオン１００１の衝突時に電荷を受け取ることでプラスに帯電させればよい。または、プラズマが生じている場合、スパッタ粒子１００２をプラズマに曝すことでプラスに帯電させればよい。または、酸素の陽イオンであるイオン１００１をスパッタ粒子１００２の側面、上面または下面に結合させることでプラスに帯電させればよい。

以下に、スパッタ粒子の被成膜面に堆積する様子を図１２によって説明する。なお、図１２では、既に堆積済みのスパッタ粒子を点線で示す。

図１２（Ａ）では、被成膜面１００３は酸化物半導体層が数層堆積した表面を有する。図１２（Ａ）より、スパッタ粒子１００２がプラスに帯電していることで、スパッタ粒子１００２は被成膜面１００３において、他のスパッタ粒子１００２の堆積していない領域に堆積していく。これは、スパッタ粒子１００２がプラスに帯電していることにより、スパッタ粒子１００２同士が互いに反発し合うためである。

図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ｘ−Ｙに対応する断面図である。このようにして堆積したスパッタ粒子１００２は、被成膜面１００３に垂直な方向に結晶のｃ軸が揃っており、酸化物半導体層１０６ｂは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層となる。

このように、堆積して得られる酸化物半導体層は厚さが均一となり、結晶の配向の揃った酸化物半導体層となる。スパッタ粒子が、無秩序に堆積するのではなく、プラスに帯電したスパッタ粒子同士が作用し合って被成膜面に垂直な方向にｃ軸が揃うように整然と堆積していく。

以上のような方法で高い配向性を有する多結晶酸化物半導体を含むターゲットを使用することで、厚さが均一であり、結晶の配向の揃った酸化物半導体層１０６ｂを成膜することができる。また、スパッタリング装置の詳細については、後述する。

ＣＡＡＣ−ＯＳ層は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ層に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ層は、欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ層について詳細な説明を行う。

ＣＡＡＣ−ＯＳ層をＴＥＭによって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ層は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ層を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ層を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ層の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ層を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ層の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ層に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ層のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ層の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ層に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ層の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ層では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ層を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ層の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ層の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ層中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ層の結晶部が、ＣＡＡＣ−ＯＳ層の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ層に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ層のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ層中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ層は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ層を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

＜１−６．局在準位＞
多層膜１０６中の局在準位を低減することで、多層膜１０６を用いたトランジスタに安定した電気特性を付与することができる。本項では、多層膜１０６の局在準位について、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）によって評価した。

なお、トランジスタに安定した電気特性を付与するためには、多層膜１０６中のＣＰＭ測定で得られる局在準位による吸収係数は、１×１０^−３ｃｍ^−１未満、好ましくは３×１０^−４ｃｍ^−１未満とすればよい。

ＣＰＭ測定を行った試料について以下に説明する。

酸化物層１０６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

また、酸化物半導体層１０６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

また、酸化物層１０６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

ここで、ＣＰＭ測定の精度を高めるため、多層膜１０６はある程度の厚さが必要となる。具体的には、多層膜１０６に含まれる酸化物層１０６ａの厚さを３０ｎｍ、酸化物半導体層１０６ｂの厚さを１００ｎｍ、酸化物層１０６ｃの厚さを３０ｎｍとした。

ＣＰＭ測定では、試料である多層膜１０６に接して設けられた第１の電極および第２の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射光量から吸収係数を導出することを各波長にて行うものである。ＣＰＭ測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の欠陥密度を導出することができる。

図１３（Ａ）に、分光光度計によって測定した吸収係数（破線）と、ＣＰＭによって測定した吸収係数（実線）とを多層膜１０６の各層のエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。なお、ＣＰＭによって測定した吸収係数より得られたアーバックエネルギーは７８．７ｍｅＶであった。図１３（Ａ）の破線丸で囲んだエネルギー範囲においてＣＰＭによって測定した吸収係数からバックグラウンド（点線）を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した（図１３（Ｂ）参照。）。その結果、本試料の局在準位による吸収係数は、２．０２×１０^−４ｃｍ^−１であることがわかった。

ここで得られた局在準位は、不純物や欠陥に起因する準位と考えられる。従って、多層膜１０６は、不純物や欠陥に起因する準位が極めて少ないことがわかった。即ち、多層膜１０６を用いたトランジスタは安定した電気特性を有することがわかる。

＜１−７．製造装置について＞
本項では、結晶性の高い酸化物半導体層１０６ｂを成膜するための成膜装置について説明する。

まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図１４および図１５を用いて説明する。

図１４は、枚葉式マルチチャンバーの成膜装置４０００の上面図を模式的に示している。成膜装置４０００は、基板を収容するカセットポート４１０１と、基板のアライメントを行うアライメントポート４１０２と、を備える大気側基板供給室４００１と、大気側基板供給室４００１から、基板を搬送する大気側基板搬送室４００２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室４００３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室４００３ｂと、真空中の基板の搬送を行う搬送室４００４と、基板の加熱を行う基板加熱室４００５と、ターゲットが配置され成膜を行う成膜室４００６ａ、４００６ｂ、４００６ｃと、を有する。

なお、カセットポート４１０１は、図１４に示すように複数（図１４においては、３つ）有していてもよい。

また、大気側基板搬送室４００２は、ロードロック室４００３ａおよびアンロードロック室４００３ｂと接続され、ロードロック室４００３ａおよびアンロードロック室４００３ｂは、搬送室４００４と接続され、搬送室４００４は、基板加熱室４００５、成膜室４００６ａ、成膜室４００６ｂ、成膜室４００６ｃと接続する。

なお、各室の接続部にはゲートバルブ４１０４が設けられており、大気側基板供給室４００１と、大気側基板搬送室４００２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室４００２および搬送室４００４は、搬送ロボット４１０３を有し、ガラス基板を搬送することができる。

また、基板加熱室４００５は、プラズマ処理室を兼ねると好ましい。成膜装置４０００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。

次に、図１４に示す成膜装置４０００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図１５に示す。

図１５（Ａ）は、基板加熱室４００５と、搬送室４００４の断面を示しており、基板加熱室４００５は、基板を格納することができる複数の加熱ステージ４１０５を有している。なお、図１５（Ａ）において、加熱ステージ４１０５は、７段の構成について示すが、これに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ４１０５の段数を増やすことで複数の基板を同時に加熱処理できるため、生産性が向上するため好ましい。また、基板加熱室４００５は、バルブを介して真空ポンプ４２００と接続されている。真空ポンプ４２００としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。

また、基板加熱室４００５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。

また、基板加熱室４００５は、マスフローコントローラ４３００を介して、精製機４３０１と接続される。なお、マスフローコントローラ４３００および精製機４３０１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室４００５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。

搬送室４００４は、搬送ロボット４１０３を有している。搬送ロボット４１０３は、複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬送室４００４は、バルブを介して真空ポンプ４２００と、クライオポンプ４２０１と、接続されている。このような構成とすることで、搬送室４００４は、大気圧から低真空または中真空（０．１〜数百Ｐａ程度）まで真空ポンプ４２００を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａ〜１×１０^−７Ｐａ）まではクライオポンプ４２０１を用いて排気される。

また、例えば、クライオポンプ４２０１は、搬送室４００４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。

図１５（Ｂ）は、成膜室４００６ｂと、搬送室４００４と、ロードロック室４００３ａの断面を示している。

ここで、図１５（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図１５（Ｂ）に示す成膜室４００６ｂは、ターゲット４１０６と、防着板４１０７と、基板ステージ４１０８と、を有する。なお、ここでは基板ステージ４１０８には、基板４１０９が設置されている。基板ステージ４１０８は、図示しないが、基板４１０９を保持する基板保持機構や、基板４１０９を裏面から加熱する裏面ヒーター等を備えていてもよい。

なお、基板ステージ４１０８は、成膜時に床面に対して概略垂直状態に保持され、基板受け渡し時には床面に対して概略水平状態に保持される。なお、図１５（Ｂ）中において、破線で示す箇所が基板受け渡し時の基板ステージ４１０８の保持される位置となる。このような構成とすることで成膜時に混入しうるゴミまたはパーティクルが基板４１０９に付着する確率を、水平状態に保持するよりも抑制することができる。ただし、基板ステージ４１０８を床面に対して垂直（９０°）状態に保持すると、基板４１０９が落下する可能性があるため、基板ステージ４１０８の床面に対する角度は、８０°以上９０°未満とすることが好ましい。

また、防着板４１０７は、ターゲット４１０６からスパッタリングされる粒子が不要な領域に推積することを抑制できる。また、防着板４１０７は、累積されたスパッタリング粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、または防着板４１０７の表面に凹凸を設けてもよい。

また、成膜室４００６ｂは、ガス加熱機構４３０２を介してマスフローコントローラ４３００と接続され、ガス加熱機構４３０２はマスフローコントローラ４３００を介して精製機４３０１と接続される。ガス加熱機構４３０２により、成膜室４００６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構４３０２、マスフローコントローラ４３００、および精製機４３０１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室４００６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。

成膜室４００６ｂに、対向ターゲット式スパッタリング装置を適用してもよい。対向ターゲット式スパッタリング装置は、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。

なお、成膜室４００６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。

なお、ガスを導入する直前に精製機を設ける場合、精製機から成膜室４００６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。

また、成膜室４００６ｂは、バルブを介してターボ分子ポンプ４２０２および真空ポンプ４２００と接続される。

また、成膜室４００６ｂは、クライオトラップ４１１０が設けられる。

クライオトラップ４１１０は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ４２０２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ４１１０が成膜室４００６ｂに接続された構成としている。クライオトラップ４１１０の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ４１１０が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。

なお、成膜室４００６ｂの排気方法は、これに限定されず、先の搬送室４００４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室４００４の排気方法を成膜室４００６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。

なお、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、成膜室４００６ｂの背圧、ならびに各気体分子（原子）の分圧には、形成される膜中に不純物が混入され得る可能性があるので、注意する必要がある。

上述した各室の背圧（全圧）は、１×１０^−４Ｐａ以下、好ましくは３×１０^−５Ｐａ以下、さらに好ましくは１×１０^−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０^−５Ｐａ以下、好ましくは１×１０^−５Ｐａ以下、さらに好ましくは３×１０^−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０^−５Ｐａ以下、好ましくは１×１０^−５Ｐａ以下、さらに好ましくは３×１０^−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０^−５Ｐａ以下、好ましくは１×１０^−５Ｐａ以下、さらに好ましくは３×１０^−６Ｐａ以下である。

なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極型質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。

また、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。

例えば、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂのリークレートは、３×１０^−６Ｐａ・ｍ^３／ｓ以下、好ましくは１×１０^−６Ｐａ・ｍ^３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０^−７Ｐａ・ｍ^３／ｓ以下、好ましくは３×１０^−８Ｐａ・ｍ^３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０^−５Ｐａ・ｍ^３／ｓ以下、好ましくは１×１０^−６Ｐａ・ｍ^３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０^−６Ｐａ・ｍ^３／ｓ以下、好ましくは１×１０^−６Ｐａ・ｍ^３／ｓ以下である。

なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。

リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。

例えば、成膜室４００６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。

また、成膜装置４０００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、部材として、鉄、クロムおよびニッケルなどを含む合金を、前述の材料で被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。

または、前述の成膜装置４０００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。

成膜装置４０００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。

成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。

または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。

また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。

次に、図１５（Ｂ）に示す搬送室４００４、およびロードロック室４００３ａと、図１５（Ｃ）に示す大気側基板搬送室４００２、および大気側基板供給室４００１の詳細について以下説明を行う。なお、図１５（Ｃ）は、大気側基板搬送室４００２、および大気側基板供給室４００１の断面を示している。

図１５（Ｂ）に示す搬送室４００４については、図１５（Ａ）に示す搬送室４００４の記載を参照する。

ロードロック室４００３ａは、基板受け渡しステージ４１１１を有する。ロードロック室４００３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室４００３ａの圧力が大気圧になった時に、基板受け渡しステージ４１１１が大気側基板搬送室４００２に設けられている搬送ロボット４１０３から基板を受け取る。その後、ロードロック室４００３ａを真空引きし、減圧状態としたのち、搬送室４００４に設けられている搬送ロボット４１０３が基板受け渡しステージ４１１１から基板を受け取る。

また、ロードロック室４００３ａは、バルブを介して真空ポンプ４２００、およびクライオポンプ４２０１と接続されている。真空ポンプ４２００、およびクライオポンプ４２０１の排気系の接続方法は、搬送室４００４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図１４に示すアンロードロック室４００３ｂは、ロードロック室４００３ａと同様の構成とすることができる。

大気側基板搬送室４００２は、搬送ロボット４１０３を有する。搬送ロボット４１０３により、カセットポート４１０１とロードロック室４００３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室４００２、および大気側基板供給室４００１の上方にＨＥＰＡフィルター（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルの混入を抑制するための機構を設けてもよい。

大気側基板供給室４００１は、複数のカセットポート４１０１を有する。カセットポート４１０１は、複数の基板を収容することができる。

以上の成膜装置を用いて、酸化物層を成膜することで、酸化物層への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、酸化物層に接する膜を成膜することで、酸化物層に接する膜から酸化物層へ不純物が混入することを抑制できる。

次に、上述した成膜装置を用いたＣＡＡＣ−ＯＳ層の成膜方法について説明する。

スパッタリング用ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のスパッタリング用ターゲットを用いることが多い。ところが、大面積に対応した大きさのスパッタリング用ターゲットをつなぎ目なく作製することは困難である。現実には複数のスパッタリング用ターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、スパッタリング用ターゲットの表面温度が高まることでＺｎなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、スパッタリング用ターゲットは、十分に冷却されていることが好ましい。

具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的にはＣｕ）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にスパッタリング用ターゲットを冷却できる。

酸化物層は、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。酸化物層の厚さは、１ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。成膜時の基板加熱温度が高いほど、得られる酸化物層の不純物濃度は低くなる。また、被成膜面でスパッタ粒子のマイグレーションが起こりやすくなるため、酸化物層中の原子配列が整い、高密度化され、結晶性の高いＣＡＡＣ−ＯＳ層が成膜されやすくなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高いＣＡＡＣ−ＯＳ層が成膜されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とする。

なお、スパッタリング用ターゲットがＺｎを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、Ｚｎの揮発が起こりにくい酸化物層を得ることができる。

酸化物層は、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、スパッタリング用ターゲットと基板との距離を１００ｍｍ以下、好ましくは４０ｍｍ以下、好ましくは２５ｍｍ以下として成膜する。このような条件で酸化物層を成膜することで、スパッタ粒子と、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてスパッタリング用ターゲットと基板との距離をスパッタ粒子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物濃度を低減できる。

例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）とした場合における平均自由行程は、水素分子（Ｈ_２）が４８．７ｍｍ、ヘリウム原子（Ｈｅ）が５７．９ｍｍ、水分子（Ｈ_２Ｏ）が３１．３ｍｍ、メタン分子（ＣＨ_４）が１３．２ｍｍ、ネオン原子（Ｎｅ）が４２．３ｍｍ、窒素分子（Ｎ_２）が２３．２ｍｍ、一酸化炭素分子（ＣＯ）が１６．０ｍｍ、酸素分子（Ｏ_２）が２６．４ｍｍ、アルゴン原子（Ａｒ）が２８．３ｍｍ、二酸化炭素分子（ＣＯ_２）が１０．９ｍｍ、クリプトン原子（Ｋｒ）が１３．４ｍｍ、キセノン原子（Ｘｅ）が９．６ｍｍである。なお、圧力が２倍になれば平均自由行程は２分の１になり、絶対温度が２倍になれば平均自由行程は２倍になる。

平均自由行程は、圧力、温度および分子（原子）の直径から決まる。圧力および温度を一定とした場合は、分子（原子）の直径が大きいほど平均自由行程は短くなる。なお、各分子（原子）の直径は、Ｈ_２が０．２１８ｎｍ、Ｈｅが０．２００ｎｍ、Ｈ_２Ｏが０．２７２ｎｍ、ＣＨ_４が０．４１９ｎｍ、Ｎｅが０．２３４ｎｍ、Ｎ_２が０．３１６ｎｍ、ＣＯが０．３８０ｎｍ、Ｏ_２が０．２９６ｎｍ、Ａｒが０．２８６ｎｍ、ＣＯ_２が０．４６０ｎｍ、Ｋｒが０．４１５ｎｍ、Ｘｅが０．４９１ｎｍである。

従って、分子（原子）の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込まれた際には、分子（原子）の直径が大きいために結晶性を低下させる。そのため、例えば、Ａｒ以上の直径を有する分子（原子）は不純物になりやすいといえる。

次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、ＣＡＡＣ−ＯＳ層中の不純物濃度を低減することができる。

加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲気にて加熱処理を行うと、ＣＡＡＣ−ＯＳ層中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。

ＣＡＡＣ−ＯＳ層は、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃度を低減することが可能となる。

具体的には、ＣＡＡＣ−ＯＳ層中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とすることができる。

また、ＣＡＡＣ−ＯＳ層中の窒素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることができる。

また、ＣＡＡＣ−ＯＳ層中の炭素濃度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることができる。

また、ＣＡＡＣ−ＯＳ層は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０^１９個／ｃｍ^３以下、好ましくは１×１０^１８個／ｃｍ^３以下とすることができる。

なお、ＴＤＳ分析にて放出量を測定する方法については、後述する酸素原子の放出量の測定方法を参照する。

以上のようにして、結晶性の高いＣＡＡＣ−ＯＳ層を成膜することができる。

＜２．トランジスタについて＞
以下では、多層膜１０６を用いたトランジスタについて説明する。

＜２−１．トランジスタ構造（１）＞
本項では、ボトムゲート型トランジスタについて説明する。

＜２−１−１．トランジスタ構造（１−１）＞
ここでは、ボトムゲート型トランジスタの一種であるボトムゲートトップコンタクト構造（ＢＧＴＣ構造）のトランジスタについて図１６を用いて説明する。

図１６に、ＢＧＴＣ構造であるトランジスタの上面図および断面図を示す。図１６（Ａ）は、トランジスタの上面図を示す。図１６（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図１６（Ｂ）に示す。また、図１６（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図１６（Ｃ）に示す。

図１６（Ｂ）に示すトランジスタは、基板１００上に設けられたゲート電極１０４と、ゲート電極１０４上に設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２上に設けられた、酸化物層１０６ａ、酸化物層１０６ａ上に設けられた酸化物半導体層１０６ｂ、および酸化物半導体層１０６ｂ上に設けられた酸化物層１０６ｃを含む多層膜１０６と、ゲート絶縁膜１１２および多層膜１０６上に設けられたソース電極１１６ａおよびドレイン電極１１６ｂと、多層膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂ上に設けられた保護絶縁膜１１８と、を有する。

なお、ソース電極１１６ａおよびドレイン電極１１６ｂは、酸化物半導体層１０６ｂの側端部と接して設けられる。

また、図１６（Ｂ）に示すように、ソース電極１１６ａおよびドレイン電極１１６ｂに用いる導電膜の種類によっては、酸化物層１０６ｃの一部から酸素を奪い、酸化物層１０６ｃ中にソース領域１０６ｄおよびドレイン領域１０６ｅを形成することがある。

図１６（Ａ）において、ゲート電極１０４と重なる領域において、ソース電極１１６ａとドレイン電極１１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ソース領域１０６ｄおよびドレイン領域１０６ｅを含む場合、ゲート電極１０４と重なる領域において、ソース領域１０６ｄとドレイン領域１０６ｅとの間隔をチャネル長といってもよい。

なお、チャネル形成領域とは、多層膜１０６において、ゲート電極１０４と重なり、かつソース電極１１６ａとドレイン電極１１６ｂとに挟まれる領域をいう（図１６（Ｂ）参照。）。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チャネル領域は、チャネル形成領域中の酸化物半導体層１０６ｂ部分である。

以下では、多層膜１０６、ならびに多層膜１０６を構成する酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃについて説明する。なお、多層膜１０６については、他の項における記載も参照する。

酸化物層１０６ａは、酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上から構成される。また、酸化物層１０６ａは、酸化物半導体層１０６ｂよりも伝導帯下端のエネルギーが０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上真空準位に近い酸化物層である。かつ、酸化物層１０６ａは、酸化物半導体層１０６ｂよりも伝導帯下端のエネルギーが２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。なお、酸化物半導体層１０６ｂは少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。このとき、ゲート電極１０４に電界を印加すると、多層膜１０６のうち、伝導帯下端のエネルギーが小さい酸化物半導体層１０６ｂにチャネルが形成される。即ち、酸化物半導体層１０６ｂとゲート絶縁膜１１２との間に酸化物層１０６ａを有することによって、トランジスタのチャネルをゲート絶縁膜１１２と接しない酸化物半導体層１０６ｂに形成することができる。また、酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上から酸化物層１０６ａが構成されるため、酸化物半導体層１０６ｂと酸化物層１０６ａとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

酸化物層１０６ａは、例えば、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層１０６ｂよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層１０６ａとして、酸化物半導体層１０６ｂよりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層１０６ａに生じることを抑制する機能を有する。即ち、酸化物層１０６ａは酸化物半導体層１０６ｂよりも酸素欠損が生じにくい酸化物層である。

または、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層１０６ａもＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物層１０６ａをＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、酸化物半導体層１０６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆなどが挙げられる。好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きくなる酸化物層１０６ａおよび酸化物半導体層１０６ｂを選択する。このとき、酸化物半導体層１０６ｂにおいて、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１と同じか３倍未満であると好ましい。

酸化物層１０６ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体層１０６ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

また、酸化物層１０６ｃは、酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上から構成される。また、酸化物層１０６ｃは、酸化物半導体層１０６ｂよりも伝導帯下端のエネルギーが０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上真空準位に近い酸化物層である。かつ、酸化物層１０６ｃは、酸化物半導体層１０６ｂよりも伝導帯下端のエネルギーが２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近い酸化物層である。酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上から酸化物層１０６ｃが構成されるため、酸化物半導体層１０６ｂと酸化物層１０６ｃとの界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第２のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物層１０６ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。

例えば、酸化物層１０６ｃは、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層１０６ｂよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層１０６ｃとして、酸化物半導体層１０６ｂよりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層１０６ｃに生じることを抑制する機能を有する。即ち、酸化物層１０６ｃは酸化物半導体層１０６ｂよりも酸素欠損が生じにくい酸化物層である。

または、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層１０６ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１０６ｂをＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］、酸化物層１０６ｃをＩｎ：Ｍ：Ｚｎ＝ｘ_３：ｙ_３：ｚ_３［原子数比］とすると、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆなどが挙げられる。好ましくは、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも１．５倍以上大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。さらに好ましくは、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも２倍以上大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。より好ましくは、ｙ_３／ｘ_３がｙ_２／ｘ_２よりも３倍以上大きくなる酸化物半導体層１０６ｂおよび酸化物層１０６ｃを選択する。このとき、酸化物半導体層１０６ｂにおいて、ｙ_２がｘ_２以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_２がｘ_２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２と同じか３倍未満であると好ましい。

酸化物層１０６ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。

なお、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃは、ＴＥＭによって明確な結晶部が確認できない構造、または結晶質とする。好ましくは、酸化物層１０６ａはＴＥＭによって明確な結晶部が確認できない構造とし、酸化物半導体層１０６ｂは結晶質とし、酸化物層１０６ｃはＴＥＭによって明確な結晶部が確認できない構造、または結晶質とする。チャネルが形成される酸化物半導体層１０６ｂが結晶質であることにより、トランジスタに安定した電気特性を付与することができる。

以下では、トランジスタのその他の構成について説明する。

基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。

また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。

また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。

ゲート電極１０４は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。

なお、ゲート電極１０４は、図１６（Ａ）に示すように、多層膜１０６が内側に含まれるように設けられる。こうすることで、基板１００側から光が入射した際に、多層膜１０６中で光によってキャリアが生成されることを抑制することができる。ただし、ゲート電極１０４の外側まで多層膜１０６が形成されていても構わない。

ゲート絶縁膜１１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。

ゲート絶縁膜１１２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて測定すればよい。

ソース電極１１６ａおよびドレイン電極１１６ｂは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。なお、ソース電極１１６ａとドレイン電極１１６ｂは同一組成であってもよいし、異なる組成であってもよい。

保護絶縁膜１１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。

保護絶縁膜１１８は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。

または、保護絶縁膜１１８は、例えば、１層目を第１の酸化シリコン層１１８ａとし、２層目を第２の酸化シリコン層１１８ｂとし、３層目を窒化シリコン層１１８ｃとした多層膜とすればよい（図１６（Ｄ）参照。）。この場合、第１の酸化シリコン層１１８ａまたは／および第２の酸化シリコン層１１８ｂは酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層１１８ａは、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下である酸化シリコン層を用いる。第２の酸化シリコン層１１８ｂは、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層１１８ｃは水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。

過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。

ここで、加熱処理によって酸素を放出する膜は、ＴＤＳ分析によって１×１０^１８ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３以上または１×１０^２０ａｔｏｍｓ／ｃｍ^３以上の酸素（酸素原子数に換算）を放出することもある。

ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。

測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。

例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（Ｎ_Ｏ２）は、数式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ_３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。

Ｎ_Ｈ２は、標準試料から脱離した水素分子を密度で換算した値である。Ｓ_Ｈ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ_Ｈ２／Ｓ_Ｈ２とする。Ｓ_Ｏ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０^１６ａｔｏｍｓ／ｃｍ^２の水素原子を含むシリコンウェハを用いて測定した。

また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。

なお、Ｎ_Ｏ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。

または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０^１７ｓｐｉｎｓ／ｃｍ^３以上であることをいう。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。

または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯ_Ｘ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。

ゲート絶縁膜１１２および保護絶縁膜１１８の少なくとも一方が過剰酸素を含む絶縁膜を含む場合、酸化物半導体層１０６ｂの酸素欠損を低減することができる。

以上のようにして構成されたトランジスタは、多層膜１０６の酸化物半導体層１０６ｂにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。

＜２−１−２．トランジスタ構造（１−１）の作製方法＞
ここで、トランジスタの作製方法について図１７および図１８を用いて説明する。

まずは、基板１００を準備する。

次に、ゲート電極１０４となる導電膜を成膜する。ゲート電極１０４となる導電膜は、ゲート電極１０４として示した導電膜を用いてスパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって行えばよい。

次に、ゲート電極１０４となる導電膜の一部をエッチングし、ゲート電極１０４を形成する（図１７（Ａ）参照。）。

次に、ゲート絶縁膜１１２を成膜する（図１７（Ｂ）参照。）。ゲート絶縁膜１１２は、ゲート絶縁膜１１２として示した絶縁膜を用いてスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法によって行えばよい。

次に、酸化物層１０６ａとなる酸化物層を成膜する。酸化物層１０６ａとなる酸化物層は、酸化物層１０６ａとして示した酸化物層を用いてスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法によって行えばよい。

次に、酸化物半導体層１０６ｂとなる酸化物半導体層を成膜する。酸化物半導体層１０６ｂの成膜方法については前項の記載を参照する。

次に、酸化物層１０６ｃとなる酸化物層を成膜する。酸化物層１０６ｃとなる酸化物層は、酸化物層１０６ｃとして示した酸化物層を用いてスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法によって行えばよい。

なお、酸化物層１０６ａとなる酸化物層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物層１０６ｃとなる酸化物層は、大気曝露することなく連続で成膜すると、各界面に不純物が取り込まれることが少なくなり好ましい。

次に、酸化物層１０６ａとなる酸化物層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物層１０６ｃとなる酸化物層の一部をエッチングし、酸化物層１０６ａ、酸化物半導体層１０６ｂおよび酸化物層１０６ｃを含む多層膜１０６を形成する（図１７（Ｃ）参照。）。

次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体層１０６ｂの結晶性を高め、さらにゲート絶縁膜１１２または／および多層膜１０６から水素や水などの不純物を除去することができる。

次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を成膜する。ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜を用いてスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法によって行えばよい。

次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の一部をエッチングし、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する（図１８（Ａ）参照。）。

次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第２の加熱処理により、多層膜１０６から水素や水などの不純物を除去することができる。なお、水も水素を含む化合物であるため、酸化物半導体層１０６ｂ中で不純物となり得る。

次に、保護絶縁膜１１８を成膜する（図１８（Ｂ）参照。）。保護絶縁膜１１８は、保護絶縁膜１１８として示した絶縁膜を用いてスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法によって行えばよい。

ここで、保護絶縁膜１１８を図１６（Ｄ）に示すような３層構造とする場合について説明する。まず、第１の酸化シリコン層１１８ａを成膜する。次に、第２の酸化シリコン層１１８ｂを成膜する。次に、第２の酸化シリコン層１１８ｂに酸素イオンを添加する処理を行うと好ましい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、^１６Ｏ_２もしくは^１８Ｏ_２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、窒化シリコン層１１８ｃを成膜することで、保護絶縁膜１１８を形成すればよい。

次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第３の加熱処理により、ゲート絶縁膜１１２または／および保護絶縁膜１１８から過剰酸素が放出され、多層膜１０６の酸素欠損を低減することができる。なお、多層膜１０６中では、酸素欠損が隣接する酸素原子を捕獲していくことで、見かけ上移動する。従って、過剰酸素は、酸化物層１０６ａまたは酸化物層１０６ｃを介して酸化物半導体層１０６ｂに達することができる。

以上のようにして、ＢＧＴＣ構造のトランジスタを作製することができる。

当該トランジスタは、多層膜１０６の酸化物半導体層１０６ｂの酸素欠損が低減されているため、安定した電気特性を有する。

＜２−２．トランジスタ構造（２）＞
本項では、トップゲート型トランジスタについて説明する。

＜２−２−１．トランジスタ構造（２−１）＞
ここでは、トップゲート型トランジスタの一種であるトップゲートトップコンタクト構造（ＴＧＴＣ構造）のトランジスタについて図１９を用いて説明する。

図１９に、ＴＧＴＣ構造であるトランジスタの上面図および断面図を示す。図１９（Ａ）は、トランジスタの上面図を示す。図１９（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図１９（Ｂ）に示す。また、図１９（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図１９（Ｃ）に示す。

図１９（Ｂ）に示すトランジスタは、基板２００上に設けられた下地絶縁膜２０２と、下地絶縁膜２０２上に設けられた酸化物層２０６ａ、酸化物層２０６ａ上に設けられた酸化物半導体層２０６ｂ、および酸化物半導体層２０６ｂ上に設けられた酸化物層２０６ｃを含む多層膜２０６と、下地絶縁膜２０２および多層膜２０６上に設けられたソース電極２１６ａおよびドレイン電極２１６ｂと、多層膜２０６、ソース電極２１６ａおよびドレイン電極２１６ｂ上に設けられたゲート絶縁膜２１２と、ゲート絶縁膜２１２上に設けられたゲート電極２０４と、ゲート絶縁膜２１２およびゲート電極２０４上に設けられた保護絶縁膜２１８と、を有する。なお、トランジスタは、下地絶縁膜２０２または／および保護絶縁膜２１８を有さなくても構わない。

なお、ソース電極２１６ａおよびドレイン電極２１６ｂは、酸化物半導体層２０６ｂの側端部と接して設けられる。

また、ソース電極２１６ａおよびドレイン電極２１６ｂに用いる導電膜の種類によっては、酸化物層２０６ｃの一部から酸素を奪い、酸化物層２０６ｃ中にソース領域およびドレイン領域を形成することがある。

図１９（Ａ）において、多層膜１０６のゲート電極２０４と重なる領域において、ソース電極２１６ａとドレイン電極２１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ソース領域およびドレイン領域を含む場合、ゲート電極２０４と重なる領域において、ソース領域とドレイン領域との間隔をチャネル長といってもよい。

なお、チャネル形成領域とは、多層膜２０６において、ゲート電極２０４と重なり、かつソース電極２１６ａとドレイン電極２１６ｂとに挟まれる領域をいう。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チャネル領域は、チャネル形成領域中の酸化物半導体層２０６ｂ部分である。

多層膜２０６は多層膜１０６についての記載を参照する。具体的には、酸化物層２０６ａは酸化物層１０６ｃについての記載を参照し、酸化物半導体層２０６ｂは酸化物半導体層１０６ｂについての記載を参照し、酸化物層２０６ｃは酸化物層１０６ａについての記載を参照する。

基板２００は、基板１００についての記載を参照する。また、ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂについての記載を参照する。また、ゲート絶縁膜２１２は、ゲート絶縁膜１１２についての記載を参照する。また、ゲート電極２０４は、ゲート電極１０４についての記載を参照する。また、保護絶縁膜２１８は、保護絶縁膜１１８についての記載を参照する。

なお、図１９（Ａ）では、多層膜２０６がゲート電極２０４よりも外側まで形成されているが、多層膜２０６中で光によってキャリアが生成されることを抑制するために、ゲート電極２０４の内側に多層膜２０６が形成されていても構わない。

下地絶縁膜２０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。

下地絶縁膜２０２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。

または、下地絶縁膜２０２は、例えば、１層目を窒化シリコン層とし、２層目を第１の酸化シリコン層とし、３層目を第２の酸化シリコン層とした多層膜とすればよい。この場合、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下である酸化シリコン層を用いる。第２の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。

ゲート絶縁膜２１２および下地絶縁膜２０２の少なくとも一方が過剰酸素を含む絶縁膜を含む場合、酸化物半導体層２０６ｂの酸素欠損を低減することができる。

以上のようにして構成されたトランジスタは、多層膜２０６の酸化物半導体層２０６ｂにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。

＜２−２−２．トランジスタ構造（２−１）の作製方法＞
ここで、トランジスタの作製方法について図２０および図２１を用いて説明する。

まずは、基板２００を準備する。

次に、酸化物層２０６ａとなる酸化物層を成膜する。酸化物層２０６ａとなる酸化物層の成膜方法は、酸化物層１０６ｃについての記載を参照する。

次に、酸化物半導体層２０６ｂとなる酸化物半導体層を成膜する。酸化物半導体層２０６ｂとなる酸化物半導体層の成膜方法は、酸化物半導体層１０６ｂについての記載を参照する。

次に、酸化物層２０６ｃとなる酸化物層を成膜する。酸化物層２０６ｃとなる酸化物層の成膜方法は、酸化物層１０６ａについての記載を参照する。

次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体層２０６ｂとなる酸化物半導体層の結晶性を高め、さらに下地絶縁膜２０２、酸化物層２０６ａとなる酸化物層、酸化物半導体層２０６ｂとなる酸化物半導体層または／および酸化物層２０６ｃとなる酸化物層から水素や水などの不純物を除去することができる。

次に、酸化物層２０６ａとなる酸化物層、酸化物半導体層２０６ｂとなる酸化物半導体層および酸化物層２０６ｃとなる酸化物層の一部をエッチングし、酸化物層２０６ａ、酸化物半導体層２０６ｂおよび酸化物層２０６ｃを含む多層膜２０６を形成する（図２０（Ａ）参照。）。

次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜を成膜する。ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の成膜方法は、ソース電極１１６ａおよびドレイン電極１１６ｂについての記載を参照する。

次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の一部をエッチングし、ソース電極２１６ａおよびドレイン電極２１６ｂを形成する（図２０（Ｂ）参照。）。

次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理の記載を参照して行えばよい。第２の加熱処理により、多層膜２０６から水素や水などの不純物を除去することができる。

次に、ゲート絶縁膜２１２を成膜する（図２０（Ｃ）参照。）。ゲート絶縁膜２１２の成膜方法は、ゲート絶縁膜１１２についての記載を参照する。

次に、ゲート電極２０４となる導電膜を成膜する。ゲート電極２０４となる導電膜の成膜方法は、ゲート電極１０４となる導電膜についての記載を参照する。

次に、ゲート電極２０４となる導電膜の一部をエッチングし、ゲート電極２０４を形成する（図２１（Ａ）参照。）。

次に、保護絶縁膜２１８を成膜する（図２１（Ｂ）参照。）。保護絶縁膜２１８の成膜方法は、保護絶縁膜１１８についての記載を参照する。

以上のようにして、トランジスタを作製することができる。

当該トランジスタは、多層膜２０６の酸化物半導体層２０６ｂの酸素欠損が低減されているため、安定した電気特性を有する。

＜２−２−３．トランジスタ構造（２−１）の電気特性＞
ここで、ＴＧＴＣ構造のトランジスタを作製し、その電気特性を測定した。

トランジスタの構成について、図１９（Ｂ）を用いて説明する。

基板２００としては、ガラス基板を用いた。

酸化物層２０６ａとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した厚さが５ｎｍの酸化物層を用いた。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

酸化物半導体層２０６ｂとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した厚さが１５ｎｍの酸化物半導体層を用いた。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を３００℃または４００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

酸化物層２０６ｃとしては、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した厚さが５ｎｍの酸化物層を用いた。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで成膜した。

ソース電極２１６ａおよびドレイン電極２１６ｂとしては、スパッタリング法にて成膜した厚さが１００ｎｍのタングステン膜を用いた。

ゲート絶縁膜２１２としては、ＣＶＤ法にて成膜した厚さが２０ｎｍの酸化窒化シリコン膜を用いた。なお、成膜ガスとしてＳｉＨ_４ガスを１ｓｃｃｍ、Ｎ_２Ｏガスを８００ｓｃｃｍ用い、圧力を１００Ｐａとし、基板の温度を３５０℃とし、６０ＭＨｚの高周波電力を１５０Ｗ印加することで成膜した。

ゲート電極２０４としては、スパッタリング法にて成膜した、厚さが３０ｎｍの窒化タンタル層と、厚さが１３５ｎｍのタングステン層を、この順番に積層した多層膜を用いた。

以上のようにして、トランジスタを作製した。

まず、トランジスタのＶｇ−Ｉｄ特性を、基板２００の面内で２５点測定し、重ねて図２２に示す。ここでは、ドレイン電圧Ｖｄを０．１Ｖまたは３．３Ｖとし、ゲート電圧Ｖｇを−４Ｖ〜４Ｖの範囲で掃引したときのドレイン電流Ｉｄを測定した。

なお、ドレイン電圧とは、ソース電位を基準としたときのドレイン電位との電位差をいう。また、ゲート電圧とは、ソース電位を基準としたときのゲート電位との電位差をいう。また、ドレイン電流とは、ソース−ドレイン間を流れる電流値をいう。

図２２（Ａ）には、チャネル長Ｌが０．６１μｍ、チャネル幅Ｗが１μｍのときのＶｇ−Ｉｄ特性を示す。また、図２２（Ｂ）には、チャネル長Ｌが１．０６μｍ、チャネル幅Ｗが１μｍのときのＶｇ−Ｉｄ特性を示す。なお、グラフの右軸からドレイン電圧Ｖｄが０．１Ｖのときの電界効果移動度（μ_ＦＥ）が読み取れる。

図２２（Ａ）および図２２（Ｂ）より、トランジスタはＶｇ−Ｉｄ特性のばらつきが小さいことがわかった。

次に、トランジスタに対し、プラスゲートＢＴ試験およびマイナスゲートＢＴ試験を行った。

プラスゲートＢＴ試験では、まず基板の温度を４０℃として、Ｖｇ−Ｉｄ特性の測定を行った後、次に、基板の温度を１５０℃とし、ゲート電圧Ｖｇを３．３Ｖ、ドレイン電圧Ｖｄを０Ｖとしてトランジスタを１時間保持した。次に、ゲート電圧Ｖｇを０Ｖとして、基板の温度４０℃として、Ｖｇ−Ｉｄ特性の測定を行った。

マイナスゲートＢＴ試験では、まず基板の温度を４０℃として、Ｖｇ−Ｉｄ特性の測定を行った後、次に、基板の温度を１５０℃とし、ゲート電圧Ｖｇを−３．３Ｖ、ドレイン電圧Ｖｄを０Ｖとして１時間保持した。次に、ゲート電圧Ｖｇを０Ｖとして、基板の温度４０℃として、Ｖｇ−Ｉｄ特性の測定を行った。

図２３（Ａ）に、トランジスタに対しプラスゲートＢＴ試験を行った結果を示す。また、図２３（Ｂ）に、トランジスタに対しマイナスゲートＢＴ試験を行った結果を示す。なお、図２３では、ゲートＢＴ試験の前に取得したＶｇ−Ｉｄ特性を実線で、ゲートＢＴストレス試験の後に取得したＶｇ−Ｉｄ特性を破線で示す。いずれの信頼性試験後においても、トランジスタのしきい値電圧の変動量は０．５Ｖ以下と、極めて小さいことがわかった。

従って、トランジスタは、安定した電気特性を有することがわかる。

＜３．応用製品について＞
本明細書に開示するトランジスタは、さまざまな電子機器（遊技機も含む）や電気機器に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型またはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、ＩＣチップなどが挙げられる。電気機器としては、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、放射線測定器、透析装置等の医療機器、などが挙げられる。また、電気機器としては、煙感知器、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、電気機器としては、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器や電気機器の具体例を図２４、図２５、図２６、および図２７に示す。

煙感知器に代表される警報装置の構成および動作について説明する。本項では、警報装置の例として火災報知器の構成について、図２４、図２５、図２６、および図２７（Ａ）を用いて説明する。

なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。

図２４に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マイクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と、高電位電源線ＶＤＤおよびパワーゲートコントローラ５０３と電気的に接続されたパワーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５０５と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部５０６と不揮発性記憶部５０７と、が含まれる。

また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ^２Ｃバスなどを用いることができる。また、本項に示す警報装置には、インターフェース５０８を介してパワーゲート５０４と電気的に接続される発光素子５３０が設けられる。

発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを用いることができる。

パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従って、ＣＰＵ５０５、検出部５０９およびインターフェース５０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。

このようなパワーゲートコントローラ５０３およびパワーゲート５０４を用いることにより、光量を測定する期間に検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。

また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用いられる、極めてオフ電流の低いトランジスタ、例えば酸化物半導体を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。

本項に示す警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給しても良い。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。

直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、本実施の形態に示す警報装置は、必ずしも直流電源５０１を設ける必要はなく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としても良い。

また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。

検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量を計測し、煙の存在を感知する。

検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、および検出部５０９に設けられた光センサ５１１、アンプ５１２並びにＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に電源を供給したときに動作する。

図２５に警報装置の断面の一部を示す。ｐ型の半導体基板２０１に素子分離領域２０３を有し、ゲート絶縁膜２０７およびゲート電極２０９、ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂ、絶縁膜２１５および絶縁膜２１７を有するｎ型のトランジスタ５１９が形成されている。ｎ型のトランジスタ５１９は、単結晶シリコンなどの酸化物半導体とは異なる半導体を用いて形成されるので、十分な高速動作が可能となる。これにより、十分高速なアクセスが可能なＣＰＵの揮発性記憶部を形成することができる。

また、絶縁膜２１５および絶縁膜２１７の一部を選択的にエッチングした開口部にコンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂを形成し、絶縁膜２１７およびコンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂ上に溝部を有する絶縁膜２２１を設けている。また、絶縁膜２２１の溝部に配線２２３ａおよび配線２２３ｂを形成する。また、絶縁膜２２１、配線２２３ａおよび配線２２３ｂ上にスパッタリング法、ＣＶＤ法等により絶縁膜２２０を形成し、当該絶縁膜２２０上に、溝部を有する絶縁膜２２２を形成する。絶縁膜２２２の溝部に電極２２４を形成する。電極２２４は、第２のトランジスタ５１７のバックゲート電極として機能する電極である。このような電極２２４を設けることにより、第２のトランジスタ５１７のしきい値電圧の制御を行うことができる。

また、絶縁膜２２２および電極２２４上に、スパッタリング法、ＣＶＤ法等により、絶縁膜２２５を設けている。

絶縁膜２２５上には、第２のトランジスタ５１７と、光電変換素子５１４が設けられる。第２のトランジスタ５１７は、酸化物層２０６ａ、酸化物半導体層２０６ｂおよび酸化物層２０６ｃと、酸化物層２０６ａ、酸化物半導体層２０６ｂおよび酸化物層２０６ｃ上に接するソース電極２１６ａ、ドレイン電極２１６ｂと、ゲート絶縁膜２１２と、ゲート電極２０４と、保護絶縁膜２１８を含む。また、光電変換素子５１４と第２のトランジスタ５１７を覆う絶縁膜２４５が設けられ、絶縁膜２４５上にドレイン電極２１６ｂに接して配線２４９を有する。配線２４９は、第２のトランジスタ５１７のドレイン電極２１６ｂとｎ型のトランジスタ５１９のゲート電極２０９とを電気的に接続するノードとして機能する。

光センサ５１１は、光電変換素子５１４と、容量素子と、第１のトランジスタと、第２のトランジスタ５１７と、第３のトランジスタと、ｎ型のトランジスタ５１９と、を含む。ここで光電変換素子５１４としては、例えば、フォトダイオードなどを用いることができる。

光電変換素子５１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、第２のトランジスタ５１７のソース電極およびドレイン電極の一方に電気的に接続される。第２のトランジスタ５１７のゲート電極は、電荷蓄積制御信号Ｔｘが与えられ、ソース電極およびドレイン電極の他方は、容量素子の一対の電極の一方と、第１のトランジスタのソース電極およびドレイン電極の一方と、ｎ型のトランジスタ５１９のゲート電極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。容量素子の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。第１のトランジスタのゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。ｎ型のトランジスタ５１９のソース電極およびドレイン電極の一方は、第３のトランジスタのソース電極およびドレイン電極の一方と、アンプ５１２と電気的に接続される。また、ｎ型のトランジスタ５１９のソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。第３のトランジスタのゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線ＶＳＳと電気的に接続される。

なお、容量素子は必ずしも設ける必要はなく、例えば、ｎ型のトランジスタ５１９などの寄生容量が十分大きい場合、容量素子を設けない構成としても良い。

また、第１のトランジスタおよび第２のトランジスタ５１７に、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、酸化物半導体を含むトランジスタを用いることが好ましい。このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。

また、図２５に示す構成は、第２のトランジスタ５１７と電気的に接続して、絶縁膜２２５上に光電変換素子５１４が設けられている。

光電変換素子５１４は、絶縁膜２２５上に設けられた半導体層２６０と、半導体層２６０上に接して設けられたソース電極２１６ａ、電極２１６ｃと、を有する。ソース電極２１６ａは第２のトランジスタ５１７のソース電極またはドレイン電極として機能する電極であり、光電変換素子５１４と第２のトランジスタ５１７とを電気的に接続している。

半導体層２６０、ソース電極２１６ａおよび電極２１６ｃ上には、ゲート絶縁膜２１２、保護絶縁膜２１８および絶縁膜２４５が設けられている。また、絶縁膜２４５上に配線２５６が設けられており、ゲート絶縁膜２１２、保護絶縁膜２１８および絶縁膜２４５に設けられた開口を介して電極２１６ｃと接する。

電極２１６ｃは、ソース電極２１６ａおよびドレイン電極２１６ｂと、配線２５６は、配線２４９と同様の工程で作成することができる。

半導体層２６０としては、光電変換を行うことができる半導体層を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体層２６０にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体層２６０にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。

以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。

上述したＩＣチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。

図２６は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。

図２６（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２６（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。

図２６（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、トランジスタを用いることができる。

図２６（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。

電源停止に関しては、図２６（Ｂ）または図２６（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図２６（Ｂ）および図２６（Ｃ）の回路の説明を行う。

図２６（Ｂ）および図２６（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタのいずれか一を含む記憶回路の構成の一例を示す。

図２６（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。

図２６（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタのいずれか一を用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。

なお、図２６（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。

また、図２６（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。

また、図２６（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。

メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。

ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。

図２７（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。上述のトランジスタを表示部８００２に用いることが可能である。

表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの、半導体表示装置を用いることができる。

また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵ８００４や、メモリを備えていてもよい。ＣＰＵ８００４やメモリに、先に示したトランジスタ、記憶装置、またはＣＰＵを用いることによって省電力化を図ることができる。

図２７（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を用いた電気機器の一例である。なお、マイクロコンピュータ８１０１は、上述したトランジスタを用いたＣＰＵを用いた電子機器の一例である。

図２７（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーは、上述したトランジスタを用いたＣＰＵを用いた電気機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図２７（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタをエアコンディショナーのＣＰＵに用いることによって省電力化が図れる。

図２７（Ａ）において、電気冷凍冷蔵庫８３００は、酸化物半導体を用いたＣＰＵを備える電気機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２７（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。

図２７（Ｂ）および図２７（Ｃ）に、電気機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを電気自動車９７００のＣＰＵに用いることによって省電力化が図れる。

駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。

１００ 基板
１０４ ゲート電極
１０６ 多層膜
１０６ａ 酸化物層
１０６ｂ 酸化物半導体層
１０６ｃ 酸化物層
１０６ｄ ソース領域
１０６ｅ ドレイン領域
１１２ ゲート絶縁膜
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１８ 保護絶縁膜
１１８ａ 酸化シリコン層
１１８ｂ 酸化シリコン層
１１８ｃ 窒化シリコン層
２００ 基板
２０１ 半導体基板
２０２ 下地絶縁膜
２０３ 素子分離領域
２０４ ゲート電極
２０６ 多層膜
２０６ａ 酸化物層
２０６ｂ 酸化物半導体層
２０６ｃ 酸化物層
２０７ ゲート絶縁膜
２０９ ゲート電極
２１１ａ 不純物領域
２１１ｂ 不純物領域
２１２ ゲート絶縁膜
２１５ 絶縁膜
２１６ａ ソース電極
２１６ｂ ドレイン電極
２１６ｃ 電極
２１７ 絶縁膜
２１８ 保護絶縁膜
２１９ａ コンタクトプラグ
２１９ｂ コンタクトプラグ
２２０ 絶縁膜
２２１ 絶縁膜
２２２ 絶縁膜
２２３ａ 配線
２２３ｂ 配線
２２４ 電極
２２５ 絶縁膜
２４５ 絶縁膜
２４９ 配線
２５６ 配線
２６０ 半導体層
５００ マイクロコンピュータ
５０１ 直流電源
５０２ バスライン
５０３ パワーゲートコントローラ
５０４ パワーゲート
５０５ ＣＰＵ
５０６ 揮発性記憶部
５０７ 不揮発性記憶部
５０８ インターフェース
５０９ 検出部
５１１ 光センサ
５１２ アンプ
５１３ ＡＤコンバータ
５１４ 光電変換素子
５１７ トランジスタ
５１９ トランジスタ
５３０ 発光素子
１０００ ターゲット
１００１ イオン
１００２ スパッタ粒子
１００３ 被成膜面
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
４０００ 成膜装置
４００１ 大気側基板供給室
４００２ 大気側基板搬送室
４００３ａ ロードロック室
４００３ｂ アンロードロック室
４００４ 搬送室
４００５ 基板加熱室
４００６ａ 成膜室
４００６ｂ 成膜室
４００６ｃ 成膜室
４１０１ カセットポート
４１０２ アライメントポート
４１０３ 搬送ロボット
４１０４ ゲートバルブ
４１０５ 加熱ステージ
４１０６ ターゲット
４１０７ 防着板
４１０８ 基板ステージ
４１０９ 基板
４１１０ クライオトラップ
４１１１ ステージ
４２００ 真空ポンプ
４２０１ クライオポンプ
４２０２ ターボ分子ポンプ
４３００ マスフローコントローラ
４３０１ 精製機
４３０２ ガス加熱機構
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８００４ ＣＰＵ
８１００ 警報装置
８１０１ マイクロコンピュータ
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (19)

1. 酸化物層および酸化物半導体層を含む多層膜と、
   前記多層膜と接して設けられたゲート絶縁膜と、
   前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
   前記酸化物半導体層はインジウムを含み、
   前記酸化物半導体層は、前記酸化物層と接して設けられ、
   前記酸化物層は、前記酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含むことを特徴とする半導体装置。
2. 酸化物層および酸化物半導体層を含む多層膜と、
   前記多層膜と接して設けられたゲート絶縁膜と、
   前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
   前記酸化物半導体層はインジウムを含み、
   前記酸化物半導体層は、前記酸化物層と接して設けられ、
   前記酸化物層は、前記酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含むことを特徴とする半導体装置。
3. 請求項２において、
   前記酸化物層は、伝導帯下端のエネルギーが前記酸化物半導体層よりも０．０５ｅＶ以上２ｅＶ以下真空準位に近いことを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記酸化物半導体層にチャネルが形成されることを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記酸化物半導体層の側端部に接して設けられたソース電極およびドレイン電極を有することを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記酸化物半導体層は結晶質であり、
   前記酸化物半導体層に含まれる結晶部のｃ軸は、前記酸化物半導体層の表面の法線ベクトルに平行であることを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記酸化物半導体層および前記酸化物層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、
   前記酸化物層は、前記酸化物半導体層よりもＭに対するＩｎの原子数比が小さいことを特徴とする半導体装置。
8. 請求項１乃至請求項６のいずれか一において、
   前記酸化物半導体層は、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物またはＩｎ−Ｇａ−Ｚｎ酸化物であることを特徴とする半導体装置。
9. 請求項１乃至請求項８のいずれか一において、
   前記酸化物半導体層の厚さが３ｎｍ以上２００ｎｍ以下であり、前記酸化物層の厚さが３ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。
10. 請求項１乃至請求項９のいずれか一において、
    前記酸化物層の厚さが３ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。
11. 請求項１乃至請求項１０のいずれか一において、
    前記酸化物半導体層のシリコン濃度が、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満であることを特徴とする半導体装置。
12. 請求項１乃至請求項１１のいずれか一において、
    前記酸化物半導体層の炭素濃度が、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満であることを特徴とする半導体装置。
13. 第１の酸化物層、前記第１の酸化物層上の酸化物半導体層、および前記酸化物半導体層上の第２の酸化物層を含む多層膜と、
    前記多層膜と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物半導体層はインジウムを含み、
    前記第１の酸化物層は、前記酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含み、
    前記第２の酸化物層は、前記酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含むことを特徴とする半導体装置。
14. 第１の酸化物層、前記第１の酸化物層上の酸化物半導体層、および前記酸化物半導体層上の第２の酸化物層を含む多層膜と、
    前記多層膜と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物半導体層はインジウムを含み、
    前記第１の酸化物層は、前記酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含み、
    前記第２の酸化物層は、前記酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含むことを特徴とする半導体装置。
15. 請求項１４において、
    前記第１の酸化物層および前記第２の酸化物層は、伝導帯下端のエネルギーが前記酸化物半導体層よりも０．０５ｅＶ以上２ｅＶ以下真空準位に近いことを特徴とする半導体装置。
16. 請求項１３乃至請求項１５のいずれか一において、
    前記酸化物半導体層は結晶質であり、
    前記酸化物半導体層に含まれる結晶部のｃ軸は、前記酸化物半導体層の表面の法線ベクトルに平行であることを特徴とする半導体装置。
17. 請求項１３乃至請求項１６のいずれか一において、
    前記酸化物半導体層、前記第１の酸化物層および前記第２の酸化物層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、
    前記第１の酸化物層および前記第２の酸化物層は、前記酸化物半導体層よりもＭに対するＩｎの原子数比が小さいことを特徴とする半導体装置。
18. 請求項１３乃至請求項１７のいずれか一において、
    前記酸化物半導体層の厚さが３ｎｍ以上２００ｎｍ以下であり、前記第１の酸化物層および前記第２の酸化物層の厚さが３ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。
19. 請求項１３乃至請求項１８のいずれか一において、
    前記第１の酸化物層および前記第２の酸化物層の厚さが３ｎｍ以上５０ｎｍ以下であることを特徴とする半導体装置。