JP2006111969A - スパッタターゲットの製造方法 - Google Patents

スパッタターゲットの製造方法 Download PDF

Info

Publication number
JP2006111969A
JP2006111969A JP2005276818A JP2005276818A JP2006111969A JP 2006111969 A JP2006111969 A JP 2006111969A JP 2005276818 A JP2005276818 A JP 2005276818A JP 2005276818 A JP2005276818 A JP 2005276818A JP 2006111969 A JP2006111969 A JP 2006111969A
Authority
JP
Japan
Prior art keywords
wiring
film
sputter target
manufacturing
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005276818A
Other languages
English (en)
Other versions
JP4488991B2 (ja
Inventor
Takashi Ishigami
隆 石上
Koichi Watanabe
光一 渡邊
Akihisa Nitta
晃久 新田
Toshihiro Maki
利広 牧
Noriaki Yagi
典章 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005276818A priority Critical patent/JP4488991B2/ja
Publication of JP2006111969A publication Critical patent/JP2006111969A/ja
Application granted granted Critical
Publication of JP4488991B2 publication Critical patent/JP4488991B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/145—Driving means, e.g. electrodes, coils for networks using surface acoustic waves
    • H03H9/14538—Formation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】ヒロック、エッチング残渣、ＩＴＯ等との電気化学反応の発生を防止した低抵抗な配線膜を再現性よく成膜することができ、かつスパッタ時におけるダスト発生を抑制したスパッタターゲットの製造方法を提供する。
【解決手段】Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｅｒ、Ｔｈ、Ｓｒ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｓｉ、ＰｂおよびＢから選ばれる少なくとも1種の第１の元素を0.001〜30原子％の範囲で含み、残部が実質的にＡｌからなるインゴットまたは焼結体を、大気溶解法、真空溶解法、急冷凝固法、粉末冶金法で作製するにあたって、Ｏ、ＮおよびＨから選ばれる少なくとも1種の第２の元素を含むガスを使用する。得られたインゴットや焼結体を加工してスパッタターゲットを作製する。
【選択図】図２

Description

本発明は低抵抗配線の形成に好適なスパッタターゲットの製造方法に関する。
ＴＦＴ駆動タイプのＬＣＤのゲート線や信号線等として用いられる配線膜は、通常スパッタ法により形成されている。このような配線膜の形成材料には、Ｃｒ、Ｔｉ、Ｍｏ、Ｍｏ−Ｔａ等が用いられてきた。しかし、ＬＣＤの画面サイズの大型化に伴って、低抵抗の配線膜が必要とされるようになってきている。例えば、10インチ以上の大型ＬＣＤにおいては、10μΩcm以下の低抵抗配線が求められている。そこで、ゲート線や信号線等を構成する配線膜として、低抵抗のＡｌが注目されている。
Ａｌ配線膜によれば、低抵抗配線が実現可能であるものの、Ａｌ配線膜は配線形成後の熱処理やＣＶＤプロセスによる473〜773K程度の加熱等によって、ヒロックと呼ばれる突起が生じるという問題を有している。加熱に伴うＡｌ膜のストレスの解放過程で、Ａｌ原子は例えば結晶粒界に沿って拡散する。このＡｌ原子の拡散に伴って突起（ヒロック）が生じる。このような突起がＡｌ配線に生じると、その後のプロセスに悪影響を及すことになる。
そこで、Ａｌ配線に微量の金属元素、例えばＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｉｒ等やＹ、Ｌａ、Ｎｄ等の希土類金属元素を添加することが試みられている（例えば特許文献１参照）。具体的には、これら金属元素を微量添加したＡｌターゲットを用いてＡｌ配線膜を形成する。上述した金属元素はＡｌと金属間化合物を形成するため、Ａｌのトラップ材として機能する。これによって、上記したヒロックの形成を抑制することができる。
また、ＬＣＤの信号線等にＡｌ配線を適用する場合、このＡｌ配線は透明電極を構成するＩＴＯ電極と積層される。このようなＡｌ配線とＩＴＯ電極との積層膜を、パターニング工程で使用される現像液等のアルカリ溶液に浸漬すると、Ａｌ配線とＩＴＯ電極とが直接接触した部分で電気化学反応が起こる。このＡｌ配線とＩＴＯ電極との電気化学反応は、Ａｌの標準電極電位がＩＴＯのそれより低いために起こるものである。この電気化学反応によりＡｌ配線とＩＴＯ電極との間で電子が移動し、ＩＴＯ電極は還元されて着色（例えば黒色化）してしまい、逆にＡｌ配線は酸化されて電気特性が低下するというような問題が生じる。
上記したＡｌ配線とＩＴＯ電極との電気化学反応に基づく問題に対しても、Ａｌ配線に各種の金属元素を添加することが検討されている。この場合にも、金属元素を微量添加したＡｌターゲットを用いて、金属元素を微量含有するＡｌ配線膜が形成される。また、ＶＬＳＩやＵＬＳＩ等の一般的な半導体素子にＡｌ配線を適用する場合には、エレクトロマイグレーションを抑制するために、各種の金属元素を添加することが検討されている（例えば特許文献２，３参照）。
しかしながら、上述したような微量の金属元素を含有するＡｌ配線膜においては、Ａｌの拡散やＩＴＯ電極との電気化学反応等は抑制されるものの、生成した金属間化合物や添加した金属元素がＡｌ配線のエッチング性やスパッタ特性等に対して悪影響を及すという問題が生じている。
すなわち、上述したようなＡｌ配線膜に対してＣＤＥ（Chemical Dry Etching）やＲＩＥ（Reactive Ion Etching）等のドライエッチング、あるいはウェットエッチングを施すと、残渣と呼ばれる溶け残りが多数発生し、配線網の形成に対して大きな障害をもたらす。添加した金属元素や生成した金属間化合物は、上記したエッチング後の残渣の発生原因となっている。また、上述した金属元素を含むＡｌターゲットは、スパッタ中にターゲットから発生するダスト量が多く、このダストも健全な微細配線網の形成に対して障害となっている。
特開平7-45555号公報 特開昭62-228446号公報 特公平4-48854号公報
上述したように、低抵抗配線の形成に用いられるＡｌターゲットおよびＡｌ配線膜においては、Ａｌの拡散に基づくヒロックの発生やＩＴＯ電極との電気化学反応等を抑制した上で、エッチング時における残渣発生やスパッタ時におけるダスト発生を抑制することが課題とされている。また、Ａｌ配線とＩＴＯ電極との電気化学反応の抑制に関しては、金属元素の添加量を低減した上で、効果の向上を図ることが望まれている。なお、Ａｌ配線とＩＴＯ電極との電気化学反応は、Ａｌ配線をＭｏ膜等との積層構造とすることで抑制することも検討されている。しかし、積層膜はＬＣＤ構造の複雑化や高コスト化を招くため、単層構造のＡｌ配線でＩＴＯ電極との電気化学反応を抑制することが望まれている。
上記したような課題は、ＬＣＤのゲート線や信号線等に用いられるＡｌ配線膜に限られるものではない。例えば、ＶＬＳＩやＵＬＳＩ等の一般的な半導体素子にＡｌ配線を適用する場合には、エレクトロマイグレーションが問題となる。上述したような金属元素はエレクトロマイグレーションの抑制にも効果を発揮するが、ＬＣＤの場合と同様に、エッチング時における残渣の発生やスパッタ時におけるダストの発生が問題となっている。また、上記したような課題は、弾性表面波共振子（ＳＡＷ）のような弾性表面波装置、あるいはＳＡＷを用いた電子部品（ＳＡＷデバイス）、さらにはサーマルプリンタヘッド（ＴＰＨ）等の配線や電極等においても同様に問題となっている。
本発明はこのような課題に対処するためになされたもので、ヒロックおよびエッチング残渣の発生を防止した低抵抗な配線膜を再現性よく成膜することができ、かつスパッタ時におけるダスト発生を抑制したスパッタターゲットの製造方法、さらにＩＴＯ等との電気化学反応およびエッチング残渣の発生を防止した低抵抗な配線膜を再現性よく成膜することができ、かつスパッタ時におけるダスト発生を抑制したスパッタターゲットの製造方法を提供することを目的としている。
本発明のスパッタターゲットの製造方法は、Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｅｒ、Ｔｈ、Ｓｒ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｓｉ、ＰｂおよびＢから選ばれる少なくとも1種の第１の元素を0.001〜30原子％の範囲で含み、残部が実質的にＡｌからなるインゴットまたは焼結体を、大気溶解法、真空溶解法、急冷凝固法または粉末冶金法で作製するにあたって、Ｏ、ＮおよびＨから選ばれる少なくとも1種の第２の元素を含むガスを使用して、前記インゴットまたは焼結体を作製する工程と、前記インゴットまたは焼結体を加工してスパッタターゲットを作製する工程とを具備することを特徴としている。
本発明のスパッタターゲットの製造方法によれば、低抵抗であることに加えて耐ヒロック性、エッチング性、ＩＴＯ等との電気化学反応の防止性等に優れる配線膜を再現性よく成膜することができ、かつスパッタ時におけるダスト発生を抑制することが可能なスパッタターゲットを提供することができる。
以下、本発明を実施するための形態について説明する。本発明のスパッタターゲットを適用する配線膜は、Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｅｒ、Ｔｈ、Ｓｒ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｓｉ、ＰｂおよびＢから選ばれる少なくとも1種の第１の元素を0.001〜30原子％と、Ｏ、ＮおよびＨから選ばれる少なくとも1種の第２の元素を第１の元素量に対して0.01原子ppm〜50原子％とを含み、残部が実質的にＡｌからなるものである。
第１の元素としてはＡｌと金属間化合物を形成する元素を用いることができる。具体的には、Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｅｒ等の希土類金属元素、Ｎｂ、Ｔａ、Ｒｅ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ等が挙げられる。これらＡｌと金属間化合物を形成する元素（金属間化合物形成元素）は、例えばＡｌ3Ｙのような金属間化合物を形成してＡｌのトラップ材として機能する。従って、Ａｌ配線膜に熱処理を施したり、またＡｌ配線膜を比較的高温で成膜した場合においても、Ａｌの拡散を抑制することができる。その結果としてヒロック等の発生が防止される。また、エレクトロマイグレーション等を抑制することも可能となる。
金属間化合物形成元素は、Ａｌに対する固溶度が1.0重量％以下であることが好ましい。Ａｌに対する固溶度が1.0重量％を超えると、Ａｌとの金属間化合物の形成によるヒロックの抑制効果を十分に得ることができないおそれがあると共に、比抵抗の増大を招くおそれがある。このような金属間化合物形成元素としては、Ｇｅ、Ｌｉ、Ｍｇ、Ｔｈ、Ｔｉ、Ｖ、Ｚｎ、Ｗ等が挙げられる。
また、第１の元素はＡｌより標準電極電位が高い元素であってもよい。Ａｌより標準電極電位が高い元素としては、Ａｇ、Ａｕ、Ｃｕ、Ｔｉ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｄ、Ｓｉ、Ｐｂ等が挙げられる。これらのうち、特にＡｌとの標準電極電位の差が2V（298K）以上であるＡｇ、Ａｕ、Ｃｏ、Ｃｕ、Ｍｏ、Ｗ、Ｍｎ等が好ましく用いられる。これらＡｌより標準電極電位が高い元素（高電極電位元素）を、Ａｌ配線膜中に含有させることによって、Ａｌ配線膜の標準電極電位を高めることができる。
ここで、アルカリ溶液中でＡｌ配線膜とＩＴＯ電極との間に発生する電気化学反応は、Ａｌの標準電極電位がＩＴＯのそれより低いために電子が移動して起こる現象である。従って、Ａｌ配線膜に高電極電位元素を含有させて、Ａｌ配線膜の標準電極電位を例えばＩＴＯのそれより高くすることによって、Ａｌ配線膜とＩＴＯ電極との間のアルカリ溶液中における電気化学反応を防止することができる。これによって、ＩＴＯ電極の還元による着色やＡｌ配線膜の酸化による電気特性の低下等を招くことなく、例えばＬＣＤのゲート線を単層構造のＡｌ配線膜で健全に形成することが可能となる。なお、高電極電位元素の添加によるＡｌ配線膜の標準電極電位の向上は、ＩＴＯ電極と積層する場合に限らず、Ａｌ配線膜をＡｌより標準電極電位が高い各種材料からなる電極や配線等と積層する場合に対して有効である。
上記した高電極電位元素としては、Ａｌ配線膜の比抵抗の増大を抑制する上で、Ａｌと金属間化合物を形成する元素を用いることが好ましい。また、高電極電位元素としてＡｌと金属間化合物を形成する元素を用いることによって、前述したようにヒロックの発生やエレクトロマイグレーション等を抑制することも可能となる。このように、Ａｌより標準電極電位が高く、かつＡｌと金属間化合物を形成する元素は特に有効である。このような元素を含有させたＡｌ配線膜は、例えばＬＣＤの信号線およびゲート線のいずれにも良好に使用することができ、汎用性の高いＡｌ配線膜ということができる。このような元素としては、Ｐｄ、Ｖ、Ｎｉ、Ｍｏ、Ｗ、Ｃｏ等が挙げられる。
上述した金属間化合物形成元素や高電極電位元素（第１の元素）は、Ａｌ配線膜中に0.001〜30原子％の範囲で含有させる。例えば、金属間化合物形成元素の含有量が0.001原子％未満であると、ヒロックの抑制効果を十分に得ることができない。一方、30原子％を超えると金属間化合物がＡｌ配線膜の抵抗を増大させたり、ドライエッチングやウェットエッチング時に残渣の発生原因となる。高電極電位元素の含有量が0.1原子％未満であると、電気化学反応の抑制効果を十分に得ることができない。一方、20原子％を超えるとＡｌ配線膜の抵抗を増大させたり、またドライエッチングやウェットエッチング時に残渣の発生となる。より好ましい添加量は0.1〜20原子％の範囲である。
この実施形態のＡｌ配線膜は、上記したように金属間化合物形成元素および高電極電位元素の少なくとも一方を満足する元素と共に、Ｏ、ＮおよびＨから選ばれる少なくとも1種の第２の元素を微量含有させている。この微量含有させた元素（Ｏ，Ｎ，Ｈ）は、金属間化合物、もしくは金属間化合物形成元素および高電極電位元素自体の微細析出に対して有効に作用する。従って、Ａｌ配線膜中の金属間化合物、金属間化合物形成元素、高電極電位元素を、Ａｌの粒内や粒界に微細にかつ均一に析出させることが可能となる。
このように、Ａｌ配線膜中において、金属間化合物、金属間化合物形成元素、高電極電位元素を微細にかつ均一に析出させることによって、エッチング性が大幅に向上する。従って、Ａｌ配線膜にドライエッチング等で配線網を形成する際に、エッチング残渣の発生を大幅に抑制することが可能となる。また、後に詳述するように、Ａｌ配線膜の作製にスパッタ法を適用する場合、Ｏ、ＮおよびＨから選ばれる少なくとも1種の第２の元素は、スパッタ時のダスト発生量の抑制にも効果を発揮する。従って、微細ダストの含有量が大幅に低減されたＡｌ配線膜を得ることができる。
そして、熱処理等の加熱に伴うＡｌの拡散は、前述したように金属間化合物形成元素とＡｌとが金属間化合物を形成することにより抑制され、その結果としてヒロックの発生を有効に防止することができる。従って、この実施形態のＡｌ配線膜は、耐ヒロック性に優れ、ヒロックの発生によりその後のプロセスに悪影響を及すことがないと共に、微細配線網の形成性に優れるものである。また、アルカリ溶液中におけるＩＴＯ電極等との電気化学反応は、高電極電位元素を含有させることで抑制される。従って、この実施形態のＡｌ配線膜は、ＩＴＯ電極等との電気化学反応の防止性、および微細配線網の形成性に優れるものである。
ここで、上記したＯ、ＮおよびＨから選ばれる少なくとも1種の第２の元素（以下、微細析出化元素と記す）の含有量は、Ａｌ配線膜中の金属間化合物形成元素や高電極電位元素の量に対して、0.01原子ppm〜50原子％の範囲とする。微細析出化元素の含有量が金属間化合物形成元素や高電極電位元素の量に対して0.01原子ppm未満であると、金属間化合物、金属間化合物形成元素、高電極電位元素の微細析出化効果を十分に得ることができない。一方、50原子％を超えると余分なＨ等がＡｌ粒界や粒内等に析出して、逆にエッチング性等を低下させる。より好ましい微細析出化元素（第２の元素）の含有量は1.5原子ppm〜7.5原子％の範囲である。第２の元素の含有量は、金属間化合物形成元素や高電極電位元素の量に対して500原子ppm〜1.5原子％の範囲とすることがさらに好ましく、望ましくは300〜1500原子ppmの範囲である。
上述した微細析出化元素のうち、Ｈは金属間化合物、金属間化合物形成元素、高電極電位元素の微細析出化に加えて、Ａｌ配線膜の標準電極電位をさらに向上させる作用を有している。従って、第１の元素として高電極電位元素を含む配線膜においては、微細析出化元素としてＨを用いることが好ましい。すなわちＨは、Ａｌ、高電極電位元素および金属間化合物自体が有するイオン化エネルギーを低下させる。このため、微細析出化元素としてＨを用いることによって、Ａｌ配線膜の標準電極電位をさらに向上させることができる。あるいは、高電極電位元素の含有量を削減することが可能となる。
さらに、Ｈはウェットエッチング時には化学反応を促進させ、またドライエッチング時にはＡｌ配線膜の構成元素とエッチング種（ラジカル等）との反応を加速度的に促進させるため、エッチングの微細加工精度の向上にも寄与する。ただし、Ｈをあまり多量に含有すると、Ａｌの塑性加工性等が低下するおそれがある。従って、微細析出化元素としてＨを用いる場合、Ａｌ配線膜中のＨ含有量は500質量ppm以下とすることが好ましい。
この実施形態の配線膜は、例えばそれと同様な組成を有するＡｌスパッタターゲットを用いて、通常の条件下でスパッタ成膜することにより得られる。すなわち、Ａｌ配線膜の形成に用いられるスパッタターゲットは、Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｅｒ、Ｔｈ、Ｓｒ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｓｉ、ＰｂおよびＢから選ばれる少なくとも1種の第１の元素を0.001〜30原子％と、Ｏ、ＮおよびＨから選ばれる少なくとも1種の第２の元素を第１の元素量に対して0.01原子ppm〜50原子％とを含み、残部が実質的にＡｌからなるものである。
このようなスパッタターゲットを用いることによって、この実施形態のＡｌ配線膜を再現性よく得ることができる。加えて、微細析出化元素はスパッタ時に発生するダスト量の抑制にも効果を発揮する。従って、この実施形態のスパッタターゲットを用いてスパッタ成膜してなるＡｌ配線膜は、微細ダストの含有量が大幅に低減され、微細配線網の形成性に優れたものとなる。なお、Ｏ、ＮおよびＨから選ばれる少なくとも1種の微細析出化元素は、例えばスパッタ時の雰囲気や条件等を制御することによって、スパッタ雰囲気からＡｌ配線膜中に取り込むことも可能である。ただし、スパッタ時のダスト発生量の抑制効果を得る上で、スパッタターゲット中に予め含有させておくことが望ましい。
上述したスパッタターゲットは、例えば大気溶解法、真空溶解法、急冷凝固法（例えばスプレーフォーミング法）、粉末冶金法等の製造方法を適用して作製することができる。例えば、真空溶解法を適用する場合には、まずＡｌに金属間化合物形成元素および高電極電位元素の少なくとも一方を満足する元素を所定量配合し、これを真空中で高周波溶融してインゴットを作製する。微細析出化元素は不純物元素としての含有量を考慮した上で、例えば溶解中にそれらのガスをバブリングする等して、インゴット中に所定量含有させる。微細析出化元素の含有量を制御する上で、真空溶解法を適用することが好ましい。
また、スプレーフォーミング法を適用する場合、同様にＡｌに金属間化合物形成元素および高電極電位元素の少なくとも一方を満足する元素を所定量配合し、これを高周波溶解した後にスプレーにより噴霧してインゴットを作製する。微細析出化元素は不純物元素としての含有量を考慮した上で、例えばスプレー時にそれらのガスを吹き付ける等してインゴット中に所定量含有させる。
粉末冶金法を適用する場合には、Ａｌに金属間化合物形成元素および高電極電位元素の少なくとも一方を満足する元素を所定量配合したものに、常圧焼結、ホットプレス、ＨＩＰ等を施して焼結体を作製する。微細析出化元素としてのＮは焼結体を作製する際にＮ2雰囲気から含有させることができる。また、Ｏ、ＨについてはＡｌ母材中に含まれる量を規定する。このようにして、Ｏ、Ｎ、Ｈを焼結体中に所定量含有させる。なお、これらのうち比較的高密度で高純度・微細結晶の素材が得られやすい急冷凝固法が適している。
上記溶融により得たインゴットや粉末冶金により得た焼結体には、通常、熱間加工、冷間加工等が施される。また必要に応じて、再結晶熱処理や結晶方位制御等が行われ、目的とするスパッタターゲットが得られる。大型ターゲットの場合には、拡散接合等を行って所望形状のターゲットとしてもよい。ただし、大面積のＬＣＤ等の形成に用いられる大型ターゲットを作製する場合には、各種方法で一括形成することがスパッタ時のダスト発生を抑制する上で好ましい。
また、本発明のスパッタターゲットを作製する際には、圧延、鍛造等による加工率を50％以上とすることが好ましい。これは、上記した加工率から得られる熱エネルギーが、整合された結晶格子の配列を生み出し、微小な内部欠陥の減少に有効なためである。なお、目的とするスパッタターゲットによっては、必要とされる純度、組織、面方位等が異なることがあるため、これら要求特性に応じて製造方法を適宜設定することができる。
この実施形態のＡｌ配線膜は、各種の電子部品の配線や電極等に使用することができる。具体的には、ゲート線や信号線等としてＡｌ配線膜を用いた液晶表示装置（ＬＣＤ）、配線網としてＡｌ配線膜を用いたＶＬＳＩやＵＬＳＩ等の半導体素子等が挙げられる。さらには、弾性表面波素子（ＳＡＷ）やそれを用いたＳＡＷデバイス、サーマルプリンタヘッド（ＴＰＨ）等の電子部品の配線等に、この実施形態のＡｌ配線膜を使用することもできる。これらの電子部品は、特に大型化および高精細化されたＬＣＤパネルや高精細化された半導体素子等に対して有効である。
図１および図２は、この実施形態のＡｌ配線膜を用いた液晶表示装置の一実施形態を示す図である。図１は逆スタガー型ＴＦＴを用いたアクティブマトリクス型液晶表示装置の等価回路図、図２はそのＴＦＴの構成を示す断面図である。
図１において、１は透明ガラス基板を示し、この上にゲート配線２とデータ配線３がマトリクス状に配設されている。これら配線の各交差部に、ａ−Ｓｉ膜によりＴＦＴ４が形成されている。このＴＦＴ４の断面構造は、図２に示すように、透明ガラス基板１上に実施形態のＡｌ配線膜（Ａｌ合金膜）からなるゲート電極２′が形成されている。このゲート電極２′は、図１のゲート電極２と同一材料、同一工程で一体形成される。そして、このゲート電極２′を形成した後、その上にゲート絶縁膜としてＳｉ3Ｎ4膜５を形成し、その上にノンドープのａ−Ｓｉ膜６、ｎ+型ａ−Ｓｉ膜７を堆積し、その上にΜｏ膜８を形成している。最後に、その上にドレイン電極３′およびソース電極９を形成している。ＴＦＴ４のソースには、各画素の表示電極１０と液晶容量１１が接続されている。
図３は、この実施形態のＡｌ配線膜を用いた半導体素子の一実施形態の要部構成を示す断面図である。この半導体素子の構造を、その製造工程と共に説明する。図３において、２１はｐ−Ｓｉ基板であり、このｐ−Ｓｉ基板２１に対して熱酸化を施し、表面に熱酸化膜を形成する。次いで、ソース、ゲート、ドレインの各領域を除いて選択的に酸化処理を行い、フィールド酸化膜２２を形成する。次に、ソース、ドレインの各領域上の熱酸化膜を、レジスト膜の形成とエッチング処理（ＰＥＰ処理）によって除去する。このＰＥＰ処理によって、ゲート酸化膜２３が形成される。次に、ソース、ドレインの各領域を除いてレジスト膜を形成した後、ｐ−Ｓｉ基板２１内に不純物元素を注入し、ソース領域２４およびドレイン領域２５を形成する。また、ゲート酸化膜２３上にＭｏやＷのシリサイド膜２６を形成する。
次に、Ｐ−Ｓｉ基板２１の全面に、シリケートガラス等からなる絶縁膜２７を形成した後、ＰＥＰ処理によってソース領域２４およびドレイン領域２５上のリンシリケートガラス層２７を除去する。リンシリケートガラス層２７を除去したソース領域２４およびドレイン領域２５上に、ＴｉＮ、ＺｒＮ、ＨｆΝ等のバリヤ層２８をそれぞれ形成する。この後、実施形態のＡｌ配線膜（Ａｌ合金膜）を全面に形成し、ＰＥＰ処理を施すことによって、所望形状のＡｌ配線２９を形成する。そして、Ｓｉ3Ν4膜等からなる絶縁膜３０を形成した後、ＰＥＰ処理によりＡｕリード線３１のボンディング用開口部を形成して半導体チップ３２が完成する。
図４は、この実施形態のＡｌ配線膜を用いたサーマルプリンタヘッドの一実施形態の要部構成を示す分解斜視図である。図４において、例えばＦｅ−Ｃｒ合金からなる支持基板３１上に、芳香族ポリイミド樹脂等からなる耐熱樹脂層３２が形成されている。この耐熱樹脂層３２上には、例えばＮまたはＣのいずれかとＳｉとを主成分とする下地膜３３がスパッタ法等により形成されている。この下地膜３３上には発熱抵抗体３４と、実施形態のＡｌ配線膜からなる個別電極３５および共通電極３６が形成されている。この電極３５、３６の大部分および発熱抵抗体３４を覆うように、保護膜３７が形成されている。
図５、図６および図７は、この実施形態のＡｌ配線膜を用いたＳＡＷおよびＳＡＷデバイスの実施形態を示す図である。図５は一実施形態によるＳＡＷの構成を示す平面図、図６は他の実施形態によるＳＡＷの構成を示す平面図、図７はＳＡＷを使用したＳＡＷデバイスの構成を示す断面図である。図５において、ＬｉＴａＯ3基板やＬｉＮｂＯ3基板からなる圧電体基板４１上には、実施形態のＡｌ配線膜からなるトランスジューサ４２、４３が隔離して形成されている。このトランスジューサ、例えば入力トランスジューサ４２の電極の交差幅を変えて重み付けを行い、フィルタ例えばカラーテレビジョン受像器のＰＩＦフィルタを形成する。
重み付けした入力トランスジューサ４２の交差していない部分を、この実施形態のＡｌ合金膜で塗りつぶして、入力トランスジューサ４２の電極端子４４を大きくする。このように形成した電極端子４４の少なくとも一部分および入力トランスジューサ４２の外側部分に、吸音材４５を重ねて設ける。この吸音材４５の形状は、入力トランスジューサ４２の後縁部をほとんど覆い、かつ弾性表面波の入射側が入射する弾性表面波に対して斜交するように傾斜側縁になっている。さらに、出力トランスジューサ４３の外側にも吸音材４６が設けられている。
また図６は、他の実施形態のＳＡＷを示す平面図である。図６において、ＬｉＴａＯ3基板やＬｉＮｂＯ3基板からなる圧電体基板４１上には、入力電気信号を、圧電体基板４１上を伝搬する弾性表面波に変換するためのトランスジューサ、例えば一対の櫛歯状電極４７ａ、４７ｂを互いに噛み合わせてなるインターデジタル電極４７が形成されている。このインターデジタル電極４７は、この実施形態のＡｌ合金膜により形成されている。このインターデジタル電極４７の両端の圧電体基板４１上には、それぞれインターデジタル電極４７で励振された弾性表面波を反射するための、Αｌ合金膜からなるグレーディング反射器４８、４９が形成されている。
図５や図６に示したＳＡＷは、図７に示すようなデバイスとして使用される。図７において、ＳＡＷ５１は接着部材５２を介して例えばセラミックス基板からなるチップキャリア５３上に固定されており、このチップキャリア５３上にコバール等の低熱膨張性金属からなるリング５４を介して金属製キャップ５５が被着されている。このチップキャリア５３上には、この実施形態のＡｌ合金膜からなる配線パターン５６が形成されている。ＳＡＷ５１と配線パターン５６とは、ボンディングワイヤ５７により電気的に接続されている。また、チップキャリア５３上の配線パターン５６（独立した各パターン）は、内壁面に金等が塗布され、かつガラス等の絶縁部材で塞いだスルーホール５８を介して、チップキャリア５３の下面側の配線パターン５９と電気的に接続されている。
次に、本発明の具体的な実施例について説明する。
実施例１
まずＡｌに、このＡｌに対して0.83原子％（2.7質量％）のＹと、このＹに対して1630原子ppmのＣとを添加し、この混合原料を高周波誘導溶解して目的組成のインゴットを作製した。このインゴットに対して冷間圧延および機械加工を施し、直径127mm×厚さ5mmのＡｌスパッタターゲットを作製した。
このようにして得たＡｌスパッタターゲットを用いて、背圧1×10-4Pa、出力ＤＣ200W、スパッタ時間3minの条件で、直径5インチのガラス基板上に回転成膜して、厚さ350nmのＡｌ膜を成膜した。このＡｌ膜の比抵抗、熱処理(573K)後のヒロック密度、エッチング残渣の有無を測定評価した。なお、エッチング残渣の評価試験におけるエッチングは、ＢＣｌ3＋Ｃｌ2の混合ガスをエッチングガスとして用いて行った。これらの結果を表１に示す。
また、本発明との比較例として、ＹおよびＣを添加しないで作製したＡｌスパッタターゲット（比較例１-1）と、Ｃを添加しない以外は実施例１と同一条件で作製したＡｌスパッタターゲット（比較例１-2）を用いて、それぞれ同様にＡｌ膜をスパッタ成膜した。そして、これらＡｌ膜についても実施例１と同様に特性を評価した。これらの結果（熱処理後）を併せて表１に示す。
Figure 2006111969
表１から明らかなように、本発明のＡｌ配線膜は、耐ヒロック性およびエッチング性に優れることが分かる。よって、このようなＡｌ配線膜を用いることによって、健全な微細配線網を再現性よく形成することが可能となる。
実施例２
表２に示す各組成のＡｌスパッタターゲットを、それぞれ実施例１と同様にして作製した後、実施例１と同一条件でスパッタ成膜して、それぞれＡｌ配線膜を得た。これら各Ａｌ配線膜の特性を実施例１と同様にして測定、評価した。その結果を併せて表２に示す。
Figure 2006111969
実施例３
Ｙに代えて各種元素を用いたＡｌターゲット（表３に組成を示す）を、それぞれ実施例１と同様にして作製した後、実施例１と同一条件でスパッタ成膜して、それぞれＡｌ配線膜を得た。これら各Ａｌ配線膜の特性を実施例１と同様にして測定、評価した。また、試料No16〜21のＡｌ配線膜については、アルカリ溶液中におけるＩＴＯ電極との反応性も測定、評価した。このアルカリ溶液中におけるＩＴＯ電極との反応性は、参照電極に銀・塩化銀電極を用いると共に、陽極をＩＴＯ、陰極を各Ａｌ合金とし、通常用いられる電極測定法で調べた。その結果を併せて表３に示す。
Figure 2006111969
実施例４
まず、Ａｌに対して2.84原子％（6質量％）のＣｏを添加した原料を、高周波誘導溶解（真空溶解）し、この溶湯内にＨ2ガスをバブリングしてＨを投入した。Ｈのバブリング量は、インゴット中のＨ量がＣｏ量に対して980原子ppmとなるように設定した。このようにして作製した目的組成のインゴットに対して、熱間圧延および機械加工を施し、直径127mm×厚さ5mmのＡｌスパッタターゲットを得た。
このようにして得たＡｌスパッタターゲットを用いて、背圧1×10-4Pa、出力ＤＣ200W、スパッタ時間2minの条件で、直径5インチのガラス基板上に回転成膜して、厚さ350nmのＡｌ膜を成膜した。このＡｌ膜にパターニングおよびドライエッチングを施し、さらに573Kで熱処理を施した後、比抵抗、ヒロック密度、エッチング残渣の有無を測定評価した。これらの結果を表４に示す。なお、エッチング残渣の評価試験は、ＢＣｌ3＋Ｃｌ2の混合ガスをエッチングガスとして用いて行った。
また、本発明との比較例として、ＣｏおよびＨを添加しないで作製したＡｌスパッタターゲット（比較例４-1）と、Ｈを添加しない以外は実施例４と同一条件で作製したＡｌスパッタターゲット（比較例４-2）を用いて、それぞれ同様にＡｌ膜をスパッタ成膜した。そして、これらＡｌ膜についても実施例４と同様に特性を評価した。これらの結果を併せて表４に示す。
Figure 2006111969
表４から明らかなように、実施例４のＡｌ配線膜は、耐ヒロック性およびエッチング性に優れることが分かる。よって、このようなＡｌ配線膜を用いることによって、健全な微細配線網を再現性よく形成することが可能となる。
実施例５
表５に示す各組成のＡｌスパッタターゲットを、それぞれ実施例４と同様にして作製した後、実施例４と同一条件でスパッタ成膜した。このようにして作製した各Ａｌ膜をアルカリ溶液（NMD-3/現像液）中に入れ、参照電極（Ag/AgCl/Cl-）を用いて電極電位を測定した。その結果を表５および図８に示す。
Figure 2006111969
表５および図８から明らかなように、Ａｌより標準電極電位が高い元素を含有させたＡｌ膜は、いずれもＩＴＯより電極電位が高いことが分かる。
実施例６
Ａｌより標準電極電位が高い元素（Ｉｒ、Ｐｔ、Ｖ、Ｎｂ）を用いて、表６に組成を示すＡｌスパッタターゲットをそれぞれ実施例４と同様にして作製した後、実施例４と同一条件でスパッタ成膜して、それぞれＡｌ配線膜を得た。これら各Ａｌ配線膜の特性を実施例１と同様にして測定、評価した。また、これらＡｌ配線膜については、実施例３と同様にして、アルカリ溶液中におけるＩＴＯ電極との反応性も測定、評価した。その結果を併せて表６に示す。なお、表６中の比較例６は、高電極電位元素の含有量を本発明の範囲外としたものである。
Figure 2006111969
表６から明らかなように、高電極電位元素の含有量が多すぎると、比抵抗が増大すると共に、適量のＨを含有させてもエッチング残渣を防止することができない。一方、高電極電位元素の含有量が少なすぎると、ヒロックの発生およびＩＴＯ電極との反応を防止することができない。これらに対して、適量の高電極電位元素およびＨを含有させた実施例６による各Ａｌ配線膜は、比抵抗、耐ヒロック性、エッチング性、ＩＴＯ電極との反応防止性に優れることが分かる。よって、このようなＡｌ配線膜を用いることによって、健全な微細配線網を再現性よく形成することが可能となる。また、ＬＣＤのゲート線等も健全に形成することができる。
実施例７
Ａｌより標準電極電位が高い元素（Ａｕ、Ａｇ、Ｐｄ）を用いて、表７に組成を示すＡｌスパッタターゲットをそれぞれ実施例４と同様にして作製した後、実施例４と同一条件でスパッタ成膜して、それぞれＡｌ配線膜を得た。これら各Ａｌ配線膜の特性を実施例１と同様にして測定、評価した。また、Ａｌ配線膜のエッチング性については、ウェットエッチングおよびドライエッチングそれぞれのエッチングレートを調べた。その結果を表７に示す。なお、表７中の比較例７は、Ｈを添加しない以外は実施例７と同一条件で作製したＡｌスパッタターゲットを用いて、それぞれ同様にスパッタ成膜したＡｌ膜である。
Figure 2006111969
表７から明らかなように、適量の高電極電位元素およびＨを含有させた実施例７による各Ａｌ配線膜は、比抵抗および耐ヒロック性に優れ、さらにエッチングレート性も高いことが分かる。よって、このようなＡｌ配線膜を用いることによって、健全な微細配線網を再現性よくかつ効率よく形成することができる。
実施例８
表８に組成を示すＡｌスパッタターゲットを、それぞれ実施例４と同様にして作製した後、実施例４と同一条件でスパッタ成膜して、それぞれＡｌ配線膜を得た。これら各Ａｌ配線膜の特性を実施例１と同様にして測定、評価した。その結果を表８に示す。
Figure 2006111969
実施例９
まず、Ａｌに対して0.3原子％（2質量％）のＴａを添加した原料を、高周波誘導溶解（真空溶解）し、溶解時にＯ2をバブリングして酸素を投入した。酸素の投入量は、インゴット中のＯ量がＴａ量に対して10原子ppmとなるように設定した。このようにして作製した目的組成のインゴットに対して、熱間圧延および機械加工を施し、直径127mm×厚さ5mmのＡｌスパッタターゲットを得た。
このようにして得たＡｌスパッタターゲットを用いて、背圧1×10-4Pa、出力ＤＣ200W、スパッタ時間2minの条件で、直径5インチのガラス基板上に回転成膜して、厚さ350nmのＡｌ膜を成膜した。このＡｌ膜にパターニングおよびドライエッチングを施し、さらに573Kで熱処理を施した後、比抵抗、ヒロック密度、エッチング残渣の有無を測定評価した。これらの結果を表９に示す。なお、エッチング残渣の評価試験は、ＢＣｌ3＋Ｃｌ2の混合ガスをエッチングガスとして用いて行った。
また、本発明との比較例として、ＴａおよびＯを添加しないで作製したＡｌスパッタターゲット（比較例９-1）と、Ｏを添加しない以外は実施例９と同一条件で作製したＡｌスパッタターゲット（比較例９-2）を用いて、それぞれ同様にＡｌ膜をスパッタ成膜した。そして、これらＡｌ膜についても実施例９と同様に特性を評価した。これらの結果を併せて表９に示す。
Figure 2006111969
表９から明らかなように、実施例９のＡｌ配線膜は、耐ヒロック性およびエッチング性に優れることが分かる。よって、このようなＡｌ配線膜を用いることによって、健全な微細配線網を再現性よく形成することが可能となる。
実施例１０
各種元素を用いたＡｌターゲット（表１０に組成を示す）を、それぞれ実施例９と同様にして作製した後、実施例９と同一条件でスパッタ成膜して、それぞれＡｌ配線膜を得た。これら各Ａｌ配線膜の特性を実施例１と同様にして測定、評価した。また、試料No5〜6のＡｌ配線膜については、実施例３と同様にして、アルカリ溶液中におけるＩＴＯ電極との反応性も測定、評価した。その結果を表１０に示す。なお、表１０中の比較例１０は、添加元素量を本発明の範囲外としたものである。
Figure 2006111969
実施例１１
まず、Ａｌに対して0.28原子％（2質量％）のＰｔを添加した原料を、高周波誘導溶解（真空溶解）し、溶解時にＮ2をバブリングして窒素を投入した。窒素の投入量は、インゴット中のＮ量がＰｔ量に対して19原子ppmとなるように設定した。このようにして作製した目的組成のインゴットに対して、熱間圧延および機械加工を施し、直径127mm×厚さ5mmのＡｌスパッタターゲットを得た。
このようにして得たＡｌスパッタターゲットを用いて、背圧1×10-4Pa、出力ＤＣ200W、スパッタ時間2minの条件で、直径5インチのガラス基板上に回転成膜して、厚さ350nmのＡｌ膜を成膜した。このＡｌ膜にパターニングおよびドライエッチングを施し、さらに573Kで熱処理を施した後、比抵抗、ヒロック密度、エッチング残渣の有無を測定評価した。これらの結果を表１１に示す。なお、エッチング残渣の評価試験は、ＢＣｌ3＋Ｃｌ2の混合ガスをエッチングガスとして用いて行った。
また、本発明との比較例として、ＰｔおよびＮを添加しないで作製したＡｌスパッタターゲット（比較例１１-1）と、Ｎを添加しない以外は実施例１１と同一条件で作製したＡｌスパッタターゲット（比較例１１-2）を用いて、それぞれ同様にＡｌ膜をスパッタ成膜した。そして、これらＡｌ膜についても実施例１１と同様に特性を評価した。これらの結果を併せて表１１に示す。
Figure 2006111969
表１１から明らかなように、実施例１１のＡｌ配線膜は、耐ヒロック性およびエッチング性に優れることが分かる。よって、このようなＡｌ配線膜を用いることによって、健全な微細配線網を再現性よく形成することが可能となる。
実施例１２
各種元素を用いたＡｌターゲット（表１２に組成を示す）を、それぞれ実施例１１と同様にして作製した後、実施例１１と同一条件でスパッタ成膜して、それぞれＡｌ配線膜を得た。これら各Ａｌ配線膜の特性を実施例１と同様にして測定、評価した。なお、表１２中の比較例１２は、添加元素量を本発明の範囲外としたものである。
Figure 2006111969
本発明を適用した液晶表示装置の等価回路図である。 図１に示す液晶表示装置の構成を示す断面図である。 本発明を適用した半導体素子の構成例を示す断面図である。 本発明を適用したサーマルプリンタヘッドの構成例を示す断面図である。 本発明を適用した弾性表面波共振子の構成例を示す平面図である。 本発明を適用した弾性表面波共振子の他の構成例を示す平面図である。 図５および図６に示す弾性表面波共振子（ＳＡＷ）を用いたＳＡＷデバイスの構成を示す断面図である。 本発明を適用したＡｌ配線膜の電極電位をＡｌおよびＩＴＯと比較して示す図である。
符号の説明
２′…Ａｌ配線膜からなるゲート電極、２９…Ａｌ配線、３５…Ａｌ配線膜からなる個別電極、３６…Ａｌ配線膜からなる共通電極、４２、４３…Ａｌ配線膜からなるトランスジューサ。

Claims (6)

  1. Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｅｒ、Ｔｈ、Ｓｒ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｓｉ、ＰｂおよびＢから選ばれる少なくとも1種の第１の元素を0.001〜30原子％の範囲で含み、残部が実質的にＡｌからなるインゴットまたは焼結体を、大気溶解法、真空溶解法、急冷凝固法または粉末冶金法で作製するにあたって、Ｏ、ＮおよびＨから選ばれる少なくとも1種の第２の元素を含むガスを使用して、前記インゴットまたは焼結体を作製する工程と、
    前記インゴットまたは焼結体を加工してスパッタターゲットを作製する工程と
    を具備することを特徴とするスパッタターゲットの製造方法。
  2. 請求項１記載のスパッタターゲットの製造方法において、
    前記インゴットまたは焼結体の作製工程に前記大気溶解法または真空溶解法を適用し、かつ溶解中に前記第２の元素を含むガスでバブリングすることを特徴とするスパッタターゲットの製造方法。
  3. 請求項１記載のスパッタターゲットの製造方法において、
    前記インゴットまたは焼結体の作製工程に前記急冷凝固法としてスプレーフォーミング法を適用し、かつスプレー時に前記第２の元素を含むガスを吹き付けることを特徴とするスパッタターゲットの製造方法。
  4. 請求項１ないし請求項３のいずれか１項記載のスパッタターゲットの製造方法において、
    前記インゴットまたは焼結体に前記第２の元素を前記第１の元素量に対して0.01原子ppm〜50原子％の範囲で含有させることを特徴とするスパッタターゲットの製造方法。
  5. 請求項１ないし請求項３のいずれか１項記載のスパッタターゲットの製造方法において、
    前記インゴットまたは焼結体に前記第２の元素を前記第１の元素量に対して0.01原子ppm〜7.5原子％の範囲で含有させることを特徴とするスパッタターゲットの製造方法。
  6. 請求項１ないし請求項５のいずれか１項記載のスパッタターゲットの製造方法において、
    前記第１の元素はＡｌと金属間化合物を形成する元素であることを特徴とするスパッタターゲットの製造方法。
JP2005276818A 1995-10-12 2005-09-22 スパッタターゲットの製造方法 Expired - Lifetime JP4488991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005276818A JP4488991B2 (ja) 1995-10-12 2005-09-22 スパッタターゲットの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26447295 1995-10-12
JP2005276818A JP4488991B2 (ja) 1995-10-12 2005-09-22 スパッタターゲットの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51492097A Division JP4137182B2 (ja) 1995-10-12 1996-10-14 配線膜形成用スパッタターゲット

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009069802A Division JP5175780B2 (ja) 1995-10-12 2009-03-23 スパッタターゲットの製造方法

Publications (2)

Publication Number Publication Date
JP2006111969A true JP2006111969A (ja) 2006-04-27
JP4488991B2 JP4488991B2 (ja) 2010-06-23

Family

ID=17403704

Family Applications (7)

Application Number Title Priority Date Filing Date
JP51492097A Expired - Lifetime JP4137182B2 (ja) 1995-10-12 1996-10-14 配線膜形成用スパッタターゲット
JP2004076172A Expired - Lifetime JP4130418B2 (ja) 1995-10-12 2004-03-17 配線膜とその製造方法、およびそれを用いた電子部品
JP2005276820A Expired - Fee Related JP4589854B2 (ja) 1995-10-12 2005-09-22 Ａｌ合金配線の製造方法
JP2005276819A Expired - Lifetime JP4488992B2 (ja) 1995-10-12 2005-09-22 スパッタターゲットの製造方法
JP2005276818A Expired - Lifetime JP4488991B2 (ja) 1995-10-12 2005-09-22 スパッタターゲットの製造方法
JP2009069802A Expired - Lifetime JP5175780B2 (ja) 1995-10-12 2009-03-23 スパッタターゲットの製造方法
JP2009245733A Expired - Lifetime JP5175824B2 (ja) 1995-10-12 2009-10-26 スパッタターゲットの製造方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP51492097A Expired - Lifetime JP4137182B2 (ja) 1995-10-12 1996-10-14 配線膜形成用スパッタターゲット
JP2004076172A Expired - Lifetime JP4130418B2 (ja) 1995-10-12 2004-03-17 配線膜とその製造方法、およびそれを用いた電子部品
JP2005276820A Expired - Fee Related JP4589854B2 (ja) 1995-10-12 2005-09-22 Ａｌ合金配線の製造方法
JP2005276819A Expired - Lifetime JP4488992B2 (ja) 1995-10-12 2005-09-22 スパッタターゲットの製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2009069802A Expired - Lifetime JP5175780B2 (ja) 1995-10-12 2009-03-23 スパッタターゲットの製造方法
JP2009245733A Expired - Lifetime JP5175824B2 (ja) 1995-10-12 2009-10-26 スパッタターゲットの製造方法

Country Status (6)

Country Link
US (2) USRE41975E1 (ja)
EP (2) EP1553205B1 (ja)
JP (7) JP4137182B2 (ja)
KR (1) KR100312548B1 (ja)
TW (1) TW318276B (ja)
WO (1) WO1997013885A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1746173A2 (en) * 2005-07-22 2007-01-24 Heraeus, Inc. Enhanced sputter target manufacturing method
EP1923481A2 (en) * 2005-07-22 2008-05-21 Heraeus, Inc. Enhanced sputter target manufacturing method
USRE41975E1 (en) 1995-10-12 2010-11-30 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
USRE45481E1 (en) 1995-10-12 2015-04-21 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP2015096647A (ja) * 2013-10-08 2015-05-21 株式会社フルヤ金属 アルミニウムと希土類元素との合金ターゲット及びその製造方法
KR20210011455A (ko) * 2018-06-28 2021-02-01 가부시키가이샤 아루박 알루미늄 합금 타깃 및 그 제조방법

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10142625A (ja) * 1996-11-07 1998-05-29 Vacuum Metallurgical Co Ltd 液晶ディスプレイの導電部製作方法及びその製作に用いるスパッタリングターゲット
TW574394B (en) * 1997-07-15 2004-02-01 Micron Technology Inc Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US6222271B1 (en) 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US5969423A (en) 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US6448708B1 (en) 1997-09-17 2002-09-10 Candescent Intellectual Property Services, Inc. Dual-layer metal for flat panel display
US6736947B1 (en) 1997-12-24 2004-05-18 Kabushiki Kaisha Toshiba Sputtering target, A1 interconnection film, and electronic component
US6710525B1 (en) 1999-10-19 2004-03-23 Candescent Technologies Corporation Electrode structure and method for forming electrode structure for a flat panel display
EP1698714B1 (en) 2000-12-28 2009-09-02 Kabushiki Kaisha Kobe Seiko Sho Target used to form a hard film
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
KR20040077797A (ko) * 2002-01-24 2004-09-06 허니웰 인터내셔널 인코포레이티드 박막, 박막을 갖는 구조, 및 박막을 형성하는 방법
JP2004143584A (ja) * 2002-08-29 2004-05-20 Nippon Sheet Glass Co Ltd ジルコニウム化合物膜が被覆された物品、その物品の製造方法及びその膜を被覆するために用いるスパッタリングターゲット
EP1411146B1 (en) * 2002-10-17 2010-06-09 Samsung Electronics Co., Ltd. Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2006339666A (ja) * 2002-12-19 2006-12-14 Kobe Steel Ltd アルミニウム合金膜形成用スパッタリングターゲット
CN1307694C (zh) * 2003-06-03 2007-03-28 旺宏电子股份有限公司 降低半导体组件中二硅化钴层的电阻值的方法
US7030430B2 (en) * 2003-08-15 2006-04-18 Intel Corporation Transition metal alloys for use as a gate electrode and devices incorporating these alloys
JP2005086118A (ja) * 2003-09-11 2005-03-31 Renesas Technology Corp 半導体装置
US20070102822A1 (en) * 2003-12-18 2007-05-10 Takashi Kubota Aluminum base target and process for producing the same
EP1557863B1 (en) * 2004-01-22 2011-12-21 Canon Kabushiki Kaisha Antistatic film, spacer using it and picture display unit
CN1918672B (zh) * 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
CN100417993C (zh) * 2004-03-25 2008-09-10 三井金属鉱业株式会社 薄膜电路的接合结构
JP4646912B2 (ja) * 2004-03-25 2011-03-09 三井金属鉱業株式会社 薄膜回路の接合構造
JP4849821B2 (ja) * 2004-04-28 2012-01-11 株式会社半導体エネルギー研究所 表示装置、電子機器
US7550769B2 (en) * 2004-06-11 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and semiconductor device
JP5060714B2 (ja) 2004-09-30 2012-10-31 株式会社神戸製鋼所 耐摩耗性および耐酸化性に優れた硬質皮膜、並びに該硬質皮膜形成用ターゲット
WO2006057312A1 (ja) * 2004-11-24 2006-06-01 Tosoh Corporation 配線・電極及びスパッタリングターゲット
US7531904B2 (en) * 2005-04-26 2009-05-12 Mitsui Mining & Smelting Co., Ltd. Al-Ni-B alloy wiring material and element structure using the same
WO2006117884A1 (ja) * 2005-04-26 2006-11-09 Mitsui Mining & Smelting Co., Ltd. Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP2007191761A (ja) * 2006-01-19 2007-08-02 Idemitsu Kosan Co Ltd 積層構造、それを用いた電気回路用電極及びその製造方法
US20090008786A1 (en) 2006-03-06 2009-01-08 Tosoh Smd, Inc. Sputtering Target
KR20080100358A (ko) * 2006-03-06 2008-11-17 토소우 에스엠디, 인크 전자 장치, 이의 제조방법 및 스퍼터링 타겟
JP4728170B2 (ja) * 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
JP5234892B2 (ja) * 2006-05-31 2013-07-10 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
CN101365816B (zh) * 2006-10-16 2010-10-06 三井金属鉱业株式会社 反射膜用Al-Ni-B合金材料
WO2008050710A1 (en) * 2006-10-26 2008-05-02 Mitsui Mining & Smelting Co., Ltd. Al-BASE ALLOY WIRING MATERIAL AND ELEMENT STRUCTURE USING THE SAME
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
WO2008066030A1 (en) * 2006-11-30 2008-06-05 Kabushiki Kaisha Kobe Seiko Sho Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
KR100818525B1 (ko) * 2006-12-20 2008-03-31 동부일렉트로닉스 주식회사 이미지 센서 및 그의 제조방법
KR100853545B1 (ko) 2007-05-15 2008-08-21 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP2009076536A (ja) 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5308760B2 (ja) * 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
CN102473644A (zh) * 2009-07-31 2012-05-23 国立大学法人东北大学 半导体装置、半导体装置的制造方法、以及显示装置
WO2011058867A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
WO2011068037A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201140627A (en) * 2010-05-05 2011-11-16 Univ Nat Yunlin Sci & Tech Method for producing aluminum foil electrode of carbon nano-tube
JP5032687B2 (ja) * 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
JP5909852B2 (ja) * 2011-02-23 2016-04-27 ソニー株式会社 半導体装置の製造方法
JP2012186199A (ja) * 2011-03-03 2012-09-27 Toshiba Corp 半導体発光装置およびその製造方法
CN103952604B (zh) * 2014-04-10 2016-06-08 安徽银力铸造有限公司 一种汽车用防锈铝合金
CN104451281A (zh) * 2014-12-25 2015-03-25 春焱电子科技（苏州）有限公司 一种电子材料用铝合金
WO2016186070A1 (ja) * 2015-05-21 2016-11-24 Ｊｘ金属株式会社 銅合金スパッタリングターゲット及びその製造方法
EP3184669B1 (en) * 2015-12-23 2018-07-18 ATOTECH Deutschland GmbH Etching solution for copper and copper alloy surfaces
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
CN105586576A (zh) * 2016-02-04 2016-05-18 东莞沙头朝日五金电子制品有限公司 一种镀制pvd防菌膜的方法
JP6869237B2 (ja) * 2016-06-07 2021-05-12 Ｊｘ金属株式会社 スパッタリングターゲット及び、その製造方法
CN106555083B (zh) * 2016-12-05 2018-03-20 合肥工业大学 一种全铝合金架空导线及其制备方法
CN106521250B (zh) * 2016-12-05 2018-03-20 合肥工业大学 一种大载流耐热铝合金导线的制备方法
TWI752189B (zh) * 2017-03-13 2022-01-11 美商萬騰榮公司 具高元素含量的鋁合金及製品
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure
CN108396205B (zh) * 2018-04-28 2020-09-04 广州致远新材料科技有限公司 一种铝合金材料及其制备方法
CN112262222B (zh) * 2018-06-28 2023-06-06 株式会社爱发科 铝合金膜、其制造方法以及薄膜晶体管
JP7096291B2 (ja) * 2019-11-26 2022-07-05 株式会社フルヤ金属 スパッタリングターゲット
EP4006197A4 (en) * 2019-07-31 2023-08-16 Furuya Metal Co., Ltd. SPUTTER TARGET
CN110923529A (zh) * 2019-11-29 2020-03-27 安徽峰创云通数据科技有限公司 电力电缆用Al-Cu-Sr-RE-Ge铝合金线及其制备方法
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
WO2022004491A1 (ja) * 2020-06-30 2022-01-06 株式会社アルバック 金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲット
WO2023189074A1 (ja) * 2022-03-29 2023-10-05 株式会社村田製作所 弾性波装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4302498A (en) * 1980-10-28 1981-11-24 Rca Corporation Laminated conducting film on an integrated circuit substrate and method of forming the laminate
JPS62228446A (ja) * 1985-11-29 1987-10-07 Nippon Mining Co Ltd 半導体配線材料用アルミニウム合金
JPH0656883B2 (ja) 1986-03-03 1994-07-27 鐘淵化学工業株式会社 半導体装置
JPS62235454A (ja) * 1986-04-03 1987-10-15 Nippon Mining Co Ltd 半導体配線材料用Ｎ含有Ａｌ合金
JPS62240738A (ja) 1986-04-11 1987-10-21 Nippon Mining Co Ltd 半導体配線材料用ｎ、ｃ含有アルミニウム合金
JPH0768612B2 (ja) 1987-04-20 1995-07-26 日立金属株式会社 希土類金属―鉄族金属ターゲット用合金粉末、希土類金属―鉄族金属ターゲット、およびそれらの製造方法
JPS6425977U (ja) 1987-08-07 1989-02-14
JPS6457965A (en) * 1987-08-27 1989-03-06 Sumitomo Electric Industries Production of spiral part by spray forming of aluminum alloy
JPH0649933B2 (ja) * 1987-09-18 1994-06-29 日本鋼管株式会社 缶用めっき鋼板
JPH01134426A (ja) 1987-11-20 1989-05-26 Hitachi Ltd 液晶デイスプレイ駆動用薄膜トランジスタ
JP2597380B2 (ja) 1988-03-23 1997-04-02 日立金属株式会社 希土類金属−遷移金属ターゲット用合金粉末の製造方法および希土類金属−遷移金属ターゲットの製造方法
JP2714606B2 (ja) 1988-05-16 1998-02-16 日本電信電話株式会社 配線層及びその製法
DE3911657A1 (de) * 1989-04-10 1990-10-11 Telefunken Electronic Gmbh Halbleiter-bauelement
US5367179A (en) 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
JP3282204B2 (ja) * 1991-12-24 2002-05-13 カシオ計算機株式会社 アルミニウム系合金膜の成膜方法
JPH0441063A (ja) * 1990-06-06 1992-02-12 Nkk Corp スプレーフォーミング法
JPH0448854A (ja) * 1990-06-15 1992-02-18 Sharp Corp データ通信設備装置
JP3061654B2 (ja) 1991-04-23 2000-07-10 株式会社神戸製鋼所 液晶ディスプレイ用半導体装置材料及び液晶ディスプレイ用半導体装置材料製造用溶製スパッタリングターゲット材料
JP3021996B2 (ja) 1991-09-30 2000-03-15 松下電器産業株式会社 アルミニウム配線およびその形成方法
US5211824A (en) * 1991-10-31 1993-05-18 Siemens Solar Industries L.P. Method and apparatus for sputtering of a liquid
EP0542271B1 (en) * 1991-11-15 1998-01-14 Casio Computer Company Limited Thin-film device with a compound conductive layer
JPH05239635A (ja) * 1992-02-26 1993-09-17 Shimadzu Corp 透明導電膜の製造方法
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH07246452A (ja) * 1994-03-09 1995-09-26 Kobe Steel Ltd 噴霧成形法
EP1553205B1 (en) 1995-10-12 2017-01-25 Kabushiki Kaisha Toshiba Sputter target for forming thin film interconnector and thin film interconnector line

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE41975E1 (en) 1995-10-12 2010-11-30 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
USRE45481E1 (en) 1995-10-12 2015-04-21 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
EP1746173A2 (en) * 2005-07-22 2007-01-24 Heraeus, Inc. Enhanced sputter target manufacturing method
EP1746173A3 (en) * 2005-07-22 2007-05-09 Heraeus, Inc. Enhanced sputter target manufacturing method
EP1923481A2 (en) * 2005-07-22 2008-05-21 Heraeus, Inc. Enhanced sputter target manufacturing method
EP1923481A3 (en) * 2005-07-22 2008-06-18 Heraeus, Inc. Enhanced sputter target manufacturing method
JP2015096647A (ja) * 2013-10-08 2015-05-21 株式会社フルヤ金属 アルミニウムと希土類元素との合金ターゲット及びその製造方法
KR20210011455A (ko) * 2018-06-28 2021-02-01 가부시키가이샤 아루박 알루미늄 합금 타깃 및 그 제조방법
KR102571458B1 (ko) 2018-06-28 2023-08-25 가부시키가이샤 아루박 알루미늄 합금 타깃 및 그 제조방법

Also Published As

Publication number Publication date
EP0855451A1 (en) 1998-07-29
JP5175824B2 (ja) 2013-04-03
EP1553205A1 (en) 2005-07-13
USRE41975E1 (en) 2010-11-30
JP5175780B2 (ja) 2013-04-03
EP0855451A4 (en) 1999-10-06
US6329275B1 (en) 2001-12-11
JP4589854B2 (ja) 2010-12-01
KR19990064231A (ko) 1999-07-26
JP2010031378A (ja) 2010-02-12
JP4488992B2 (ja) 2010-06-23
JP4130418B2 (ja) 2008-08-06
KR100312548B1 (ko) 2001-12-28
TW318276B (ja) 1997-10-21
JP4488991B2 (ja) 2010-06-23
JP2004260194A (ja) 2004-09-16
EP1553205B1 (en) 2017-01-25
JP2006111970A (ja) 2006-04-27
JP2006100822A (ja) 2006-04-13
WO1997013885A1 (en) 1997-04-17
JP2009149997A (ja) 2009-07-09
JP4137182B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
JP4488991B2 (ja) スパッタターゲットの製造方法
JP4065959B2 (ja) 液晶表示装置、スパッタリングターゲット材および銅合金
US8350303B2 (en) Display device and sputtering target for producing the same
JP3132310B2 (ja) アクティブマトリクス型液晶表示装置
JP2003017706A (ja) Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP2019102896A (ja) アルミニウム合金膜
JPH09199976A (ja) 弾性表面波素子電極
JP4031764B2 (ja) 弾性表面波素子、弾性表面波装置、デュプレクサ及び弾性表面波素子の製造方法
JP3365978B2 (ja) 半導体デバイス電極用Ａｌ合金薄膜及び半導体デバイス電極用Ａｌ合金薄膜形成用のスパッタリングターゲット
USRE45481E1 (en) Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
US6965190B2 (en) Surface acoustic wave device
JP3168400B2 (ja) 半導体装置および半導体装置の製造方法
JPH06196526A (ja) 半導体装置の製造方法
JP3256953B2 (ja) モノリシック圧電フィルタ
JPH08250452A (ja) 半導体装置及びその製造方法
JPH10125619A (ja) 配線層および配線層の形成方法
JPH09199968A (ja) 弾性表面波素子用薄膜電極及びその形成方法
JPH09228035A (ja) 薄膜配線用Ａｌ合金膜およびＡｌ合金スパッタリングターゲット材
JP2002353767A (ja) 弾性表面波装置
CN115485818A (zh) 金属布线结构体、金属布线结构体的制造方法及溅射靶
JPS5810009B2 (ja) 弾性表面波素子の製造方法
JP2001324724A (ja) 液晶表示装置
JP2004289441A (ja) 弾性表面波素子およびその製造方法
JP2001154224A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

EXPY Cancellation because of completion of term