JP2005316211A - 視角特性を改善した液晶表示装置 - Google Patents

Abstract

【課題】斜め上方からの画質を改善して視角特性を改善する。
【解決手段】電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、それぞれ複数のサブ画素電極SPX1,SPX2を有する画素と、複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子T00と、スイッチング素子に接続された複数のデータバス線DBと、スイッチング素子を制御する複数のゲートバス線GBと、データバス線、前記スイッチング素子を介してサブ画素電極に駆動信号を印加するデータバス駆動回路DDRと、液晶配向を複数方向に規制する配向規制手段とを有する。そして、１つの画素内において、面積が異なる第１及び第２のサブ画素電極が設けられ、データバス駆動回路は、画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第１の駆動信号を第１のサブ画素電極に印加し、第１の駆動信号より低い輝度で変化させる第２の駆動信号を第２のサブ画素電極に印加する。
【選択図】図１０

Description

本発明は、垂直配向型の液晶表示装置に関し、特に、表示画面に対して斜め方向から見た場合における画像の色再現性の劣化を改善して視角特性を改善した液晶表示装置に関する。

液晶表示装置は、文字や画像を表示する際に液晶材料をどのように制御するかにより、種々の表示モードに分類される。例えば、ツイステッド・ネマティック液晶タイプ（ＴＮタイプ）は、液晶分子のねじれ角が９０度のネマティック液晶を利用した表示タイプであり、電圧を印加しない状態で液晶分子が水平方向に配列して透過率最大となるノーマリーホワイトであり、電圧を印加することにより液晶分子が垂直方向に配列して透過率が下がる。しかし、ＴＮモードの液晶表示装置では、一般に視野角が狭く視野角拡大フィルムなどが必要になる。

ＴＮタイプでの問題点として、高電圧を印加したときの低輝度表示において、斜め方向から見たときの階調値の逆転現象が生じることが指摘されている。この階調値の逆転現象は、印加電圧を上昇させた場合に、階調値が減少から一旦増加し再度減少するというものである。この減少を抑えるために、ハーフトーン技術が提案されている。例えば、特許文献１〜９などである。このハーフトーン技術では、画素電極を互いに容量結合された複数のサブ画素電極に分割し、その複数のサブ画素電極に、共通のデータバス線と薄膜トランジスタを介して単一電圧を印加し、容量結合によりそれらのサブ画素電極に異なる電圧を印加して、印加電圧に対する透過率特性をずらして、上記の階調値の逆転現象を抑制するものである。

このハーフトーン技術では、複数のサブ画素電極に容量結合を介して電圧を印加しているので、印加電圧が高電圧化するという問題がある。また、容量結合のために立体的な電極間容量を形成する必要があり構造が複雑化することも問題である。また、ＴＮタイプの液晶表示装置は、ノーマリーホワイトであるため、電圧を印加しないときにおいて、サブ画素電極間の隙間から漏れ出る光を遮光する必要があり、画素内のサブ画素電極間に遮光膜を設ける必要があり、開口率が低下し、全体の輝度が下がるという問題点を有する。このような問題点を有するため、ＴＮモードにおいてハーフトーン技術を採用した製品は未だ発表されていない。

一方、広い視野角のパネルを実現する技術として、イン・プレーン・スイッチング・タイプ（ＩＰＳタイプ）やバーティカル・アラインメント・タイプ（垂直配向型、ＶＡタイプ）などが提案されている。そのうち、ＶＡタイプの液晶表示装置は、基板に垂直に配置した液晶分子を、垂直方向の縦電界印加により水平方向に動かすことで透過率を変化させる。電圧を印加しない状態で透過率最小（ほぼ０％）になるノーマリーブラックが可能であり、電圧を印加することで透過率が増大してホワイトを表示することができる。また、１つの画素内において、液晶分子が倒れる方向を複数の方向に規制するマルチ・ドメインＶＡタイプ（ＭＶＡタイプ）が、本出願人から提案されている。例えば、特許文献１０などである。

図１〜図３は、ＭＶＡタイプの液晶表示装置を説明するための図である。図１の断面図に示されるように、画素電極に電圧を印加するための薄膜トランジスタ（ＴＦＴ）、データバス線、ゲートバス線などが形成されたＴＦＴ側基板１と、共通電極が形成された対向基板２とがスペーサ３と液晶層４を介して対向され、基板１，２の周囲は周辺シール５により封止されている。また、両基板には偏光板６、７が設けられ、ＴＦＴ側基板にはドライブ回路等を接続するための実装用端子群８が形成されている。

図２は、ＴＦＴ側基板１の平面図であり、行列状に配置された画素電極ＰＸ１，ＰＸ２に対して、データバス線ＤＢ１，ＤＢ２が垂直方向に設けられ、それらがスイッチングトランジスタである薄膜トランジスタＴＦＴ１，ＴＦＴ２を介して、画素電極ＰＸ１，ＰＸ２にそれぞれ接続される。ＴＦＴの導通を制御するゲートバス線ＧＢ１と、画素電極に印加された電圧の変動を抑制するための補助電極バスラインＳＥ１とが水平方向に設けられる。

図３は、ＭＶＡタイプにおける画素電極と共通電極間の液晶分子の垂直配向を説明する断面図である。ＴＦＴ側基板１上に画素電極ＰＸが形成され、画素電極ＰＸの表面に液晶分子の配向方向を規制する突起１４が設けられている。配向膜10はその最表面に形成される。一方、対向基板２上には対向電極である共通電極ＣＯＭが形成され、その上に液晶分子の配向方向を規制する突起１４が設けられさらに配向膜１２が覆っている。突起を設けることにより、突起の形状に応じて図示されるように電圧を印加しない状態で垂直方向に配向する液晶分子をやや傾かせることができる。それに伴って、電圧印加した時の液晶分子の傾く方向を一定の方向に規制することができる。このような配向規制手段である突起を設けない場合は、電圧印加時に液晶分子が傾く方向がバラバラになり、表示領域に特異点が形成されるが、配向規制手段を設けることで液晶分子が傾く方向を複数の方向の規制することができ、傾く方向がバラバラになることが防止される。さらに、電圧印加時において液晶分子が単一の方向にしか傾かない場合は、その視野角特性に偏りが生じるが、配向規制手段を設けて電圧印加時の液晶分子の傾きの方向を複数にすることで、上記の視野角特性の偏りを平均化させ、視野角特性を改善することができる。

図４は、別のＭＶＡタイプにおける画素電極と共通電極間の液晶分子の垂直配向を説明する断面図である。この例では、ＴＦＴ側基板１の構成は図３と同じであるが、対向基板２側には、配向規制手段として突起ではなく、共通電極ＣＯＭにスリット２０を設けている。スリット２０を設けることにより、液晶分子層の電界の方向を傾かせることができ、電圧印加時の電界方向に対して液晶分子がやや傾いた状態になり、実質的に突起を設けた場合と同じ状態を再現することができる。突起のほうが配向規制の効果は大きいが、構造が複雑になりコストアップを招くのに対して、電極にスリットを設けるほうが構造が簡単になり、コストダウンになる。

それ以外に、液晶表示装置において、画素電極を２つのサブ画素電極に分割し、サブ画素電極にそれぞれ逆極性の電圧を印加してフリッカを防止することが提案されている（例えば、特許文献１１、１２）。しかしながら、これらの液晶表示装置は、垂直配向型（ＶＡ）、又はマルチ垂直配向型（ＭＶＡ）についての記載はなく、垂直配向型に特有の問題点についての記載もない。
特開平３―１２２６２１号公報 特開平４−３４８３２４号公報 特開平５−６６４１２号公報 特開平５−１０７５５６号公報 特開平６−３３２００９号公報 特表平８−５０７８８０号公報 特開平７−１３１９１号公報 特開平７−７２５０９号公報 特開平７−１９１６３４号公報 特許２，９４７，３５０ 特開２０００−２３５３７１号公報 特開２００２−７２９８５号公報

ＭＶＡタイプの液晶表示装置は、広い視野角特性を有すると共に、液晶分子の配向方向を複数方向に規制することで、視野角の偏りを平均化して視野角特性を改善している。しかし、表示される画像によっては、表示パネルの正面方向に比較すると例えば上側６０度方向からみた画像が白ちゃけた色（ウオッシュアウト）になる。

図５は、表示パネルに対する正面方向と上６０度方向を示す図である。液晶表示パネル２２に対して垂直方向に対応する正面方向２４と、正面方向に対して下側６０°方向に対応する下６０度２８と、上側６０°方向に対応する上６０度２６とを考える。液晶表示パネルにおいて、表示すべき画像信号に対する表示階調（各色の輝度）の設計は、正面２４の位置で最適になるように行われる。そのため、上６０度２６や下６０度２８では、正面の最適階調からずれてしまうことが問題になる。

図６は、液晶分子と観察方向との関係を示す図である。ＶＡタイプの液晶表示パネルでは、基板１に対して液晶分子ＬＣは垂直方向に配向している。そして、画素電極と対抗電極間に電圧を印加することで、液晶分子ＬＣを傾けて液晶層の透過率を変化させている。図６は、液晶分子ＬＣがやや傾いて、正面方向２４からは低輝度の画像が観察される状態である。この場合、上６０度の方向２６からは、正面方向２４に比較して液晶分子ＬＣが大きく傾き、液晶層の透過率はより高く、より高輝度の画像が観察されることになる。一方、下６０度の方向２８からは、逆に低輝度の画像が観察される。液晶の配向方向を複数の方向にしてこの現象を抑制したＭＶＡタイプの液晶表示パネルにおいても、同様の問題が存在する。

このようにＶＡタイプやＭＶＡタイプの液晶表示パネルでは、例えば上６０度方向から観察される画像が正面方向から観察される画像よりも高い輝度を有することがある。そして、本発明者らの検討したところによれば、低い階調ではより高い輝度になり、高い階調ではより低い輝度になり、ある色の組み合わせを有する画像は、上６０度方向から観察すると白ちゃけた色（ウオッシュアウトした色）になる。

そこで、本発明の目的は、例えば上６０度など斜め方向の画像を正面方向の画像により近いものにすることができるＭＶＡタイプの液晶表示装置を提供することにある。

更に、本発明の目的は、例えば上６０度など斜め方向の画像を正面方向の画像により近いものにすることができ低駆動電圧で駆動可能な液晶表示装置を提供することにある。

上記の目的を達成するために、本発明の第１の側面は、１対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
前記基板上にマトリクス状に配置され、それぞれ複数のサブ画素電極を有する画素と、
前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
前記スイッチング素子に接続された複数のデータバス線と、
前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
１つの画素内において、面積が異なる第１及び第２のサブ画素電極が設けられ、
前記データバス駆動回路は、画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第１の駆動信号を前記第１のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第１の駆動信号より低い輝度の第２の駆動信号を前記第２のサブ画素電極に印加することを特徴とする。

更に、上記の目的を達成するために、本発明の第２の側面は、１対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
前記基板上にマトリクス状に配置され、それぞれ第１及び第２のサブ画素電極を有する画素と、
前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
前記スイッチング素子に接続された複数のデータバス線と、
前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
１つの画素内において、前記配向規制手段としての第１のスリットを介して配置された第１及び第２のサブ画素電極が設けられ、
前記データバス駆動回路は、前記第１及び第２のサブ画素電極に、逆極性の駆動電圧を印加することを特徴とする。

第１の側面によれば、斜め方向からの画像のウオッシュアウトを抑制して画質を向上させることができる。第２の側面によれば、サブ画素電極間のスリット幅を狭くして開口率を高めることができる。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図７は、ＭＶＡタイプの液晶表示パネルにおける印加電圧と液晶層の透過率との関係を示す図である。ＭＶＡタイプの液晶表示パネルでは、電圧を印加しない状態で透過率ほぼ０％のブラック表示である。正面側から観察される透過率は、印加電圧が上昇するに伴って徐々に上昇する。それに対して、上６０度から観察される透過率は、印加電圧の上昇に伴い最初に急激に上昇し、その後上昇率が低下する。そのため、ある印加電圧未満では上６０度の透過率が正面側より高い輝度になるのに対して、その印加電圧を超えると上６０度の透過率が正面側より低くなり低輝度になる。

図８は、ＭＶＡタイプの液晶表示パネルにおける入力階調に対する輝度を示す図である。図７の印加電圧を入力階調に、透過率を輝度に置き換えた図である。液晶表示装置の設計は、正面方向において入力階調に対して理想的な輝度が得られるように設計される。つまり、図７の正面での印加電圧と透過率との関係にしたがって、図８の入力階調に対して輝度が理想的なγ特性になるように設計される。その場合に、上６０度（図８中は通常６０度（本発明によらない従来構造のＬＣＤにおける上６０度の意味））からの輝度は、低い入力階調領域では正面より高くなり、高い入力階調領域において正面より低くなる。このような上６０度での輝度特性により、所定の輝度の組み合わせからなる画像を上６０度から観察するとウオッシュアウトした色になってしまう。

図９は、所定の輝度の組み合わせを有する画像例のＲＧＢの輝度のヒストグラムを示す図である。この画像例は、例えば青空を背景とする真っ赤な柿やリンゴを写した写真画像である。青空の水色はグリーンＧとブルーＢの混合色であるので、グリーンＧとブルーＢとが同程度の階調（輝度）を有する。そして、レッドＲの輝度は、一般にグリーンＧやブルーＢの輝度よりも高い。そのため、図７において、グリーンＧやブルーＢは上６０度の透過率が高くなる領域に、レッドＲは上６０度の透過率が低くなる領域にそれぞれ属すことになり、正面からの画像に比較するとウオッシュアウトした色になる。

図８において理解されるように、入力階調に対する輝度の特性は、正面のγ特性と上６０度の特性とは大きくかけ離れている。したがって、上６０度で理想的な輝度よりずれてしまうことを抑制するためには、上６０度での特性を正面のγ特性に近づける必要がある。

［第１の実施の形態］
図１０は、第１の実施の形態における液晶表示装置の概略図である。本実施の形態では、ＭＶＡタイプの液晶表示パネルにおいて、マトリクス状に配置された画素PX00、PX01、PX10、PX11それぞれにおいて、複数のサブ画素電極、例えば第１及び第２のサブ画素電極SPX1、SPX2が設けられる。そして、第１及び第２のサブ画素電極SPX1,SPX2それぞれに対してスイッチング手段として薄膜トランジスタTij-1,Tij-2（ij＝00,01,10,11）が設けられている。更に、１列目の垂直方向に配置された画素PX00,PX10に対して、薄膜トランジスタT00-1,T10-1とT00-2,T10-2にそれぞれ接続される１対のデータバス線DB0-1,DB0-2が設けられ、２列目の垂直方向に配置された画素PX01,PX11に対して、薄膜トランジスタT01-1,T11-1とT01-2,T11-2にそれぞれ接続される１対のデータバス線DB1-1,DB1-2が設けられている。これらの１対のデータバス線DB0-1,DB0-2及びDB1-1,DB1-2は、それぞれ１対のデータバス駆動回路DDR0-1,DDR0-2及びDDR1-1,DDR1-2により駆動される。つまり、各画素内の第１及び第２のサブ画素電極SPX1,SPX2は、データバス駆動回路によりデータバス線及び薄膜トランジスタを介して直接電圧を印加されて駆動される。

画像信号Dinの入力階調は、階調変換回路３０により第１及び第２の出力階調信号Dout1,Dout2に変換され、データレジスタ３２にそれぞれラッチされる。データレジスタ３２は、垂直方向の画素列毎に１対のレジスタREG0-1,REG0-2及びREG1-1,REG1-2を有し、それら１対のレジスタに、階調変換回路３０により変換された第１及び第２の出力階調信号Dout1,Dout2がラッチされる。そして、ラッチされた第１及び第２の出力階調信号がデータバス駆動回路DDR0-1,DDR0-2に供給され、駆動電圧に変換されて、１対のデータバス線DB0-1,DB0-2が駆動される。

このように、本実施の形態では、各画素に２つのサブ画素電極を設け、それぞれのサブ画素電極に対してデータバス駆動回路DDRから直接駆動信号を印加する。しかも、データバス駆動回路DDRは、画像信号の入力階調に対して低い階調領域で低輝度から高輝度に変化させる第１の駆動信号を第１のサブ画素電極SPX1に印加し、画像信号の入力階調に対して高い階調領域で低輝度から高輝度に変化させる第２の駆動信号を第２のサブ画素電極SPX2に印加する。このように２つのサブ画素電極に印加する駆動信号を、入力画像信号Dinの入力階調に対してより低階調領域で立ち上がる第１の駆動信号と、より高い階調領域で立ち上がる第２の駆動信号とにすることで、２つのサブ画素電極が生成する輝度特性を異ならせ、上６０度方向からの中間階調領域での階調特性を改善することができる。以下、第１及び第２の駆動信号について説明する。

図１１は、本実施の形態におけるサブ画素電極に印加する駆動信号の電圧特性を示す図である。図１１は、図７の電圧特性と比較しながら、横軸の入力階調に対応する印加電圧を基準にとると、第１のサブ画素電極に印加する第１の駆動信号DV1は、入力階調が低い領域で低電圧から高電圧に変化してサブ画素電極の透過率を立ち上げる特性を有する。一方、第２のサブ画素電極に印加する第２の駆動信号DV2は、入力階調が高い領域で低電圧から高電圧に変化してサブ画素電極の透過率を立ち上げる特性を有する。但し、第１及び第２のサブ画素電極による透過率に対応する輝度の合計が、液晶表示パネルの正面から見たとき理想的なガンマ特性になるように、第１及び第２の駆動信号DV1,DV2の特性が設定されている。

図１１に示されるように、第１の駆動信号DV1が印加される第１のサブ画素電極では、破線で示す上６０度からの透過率は図７で説明したのと同じ歪み特性を有するが、その歪み特性に伴う正面方向の透過率との差は、サブ画素電極の面積が１：１とすると約半分に抑制される。更に、第２の駆動信号DV2が印加される第２のサブ画素電極でも、破線で示す上６０度からの透過率は図７と同じ歪み特性を有するが、それも約半分に抑えられている。第１及び第２のサブ画素電極を上記の異なる第１及び第２の駆動信号で駆動するため、入力階調の低い領域では第１の駆動信号DV1による第１のサブ画素電極による透過率で、入力階調の高い領域では第１及び第２の駆動信号DV1、DV2による第１及び第２のサブ画素電極による透過率で輝度が生成される。その結果、上６０度から見た透過率は、入力階調の２つの領域GS1,GS2でそれぞれ上記歪み特性の影響を受けるが、それぞれの歪みの程度は半減され、破線で示した上６０度からの透過率特性は、実線で示した正面からの透過率特性により近い特性を有することになる。

図１２は、本実施の形態の液晶表示パネルにおける入力階調に対する輝度を示す図である。図１２は、図８に対応する入力階調に対する輝度特性の図である。また、図１３は、本実施の形態の液晶表示装置における階調変換テーブルを示す図である。図１３において、横軸は入力階調Dinに対応し、縦軸は出力階調Doutと輝度BRに対応する。図１０で説明したように、本実施の形態の液晶表示装置では、階調変換回路３０により入力画像信号Dinの入力階調が２つの出力階調Dout1,Dout2に変換される。第１の出力階調Dout1は、入力階調Dinが低い階調領域で低階調から高階調に立ち上がる特性を有し、第２の出力階調Dout2は、入力階調Dinが高い階調領域で低階調から高階調に立ち上がる特性を有する。特に、第２の出力階調Dout2は、第１の出力階調Dout1が最高出力階調に立ち上がった後で立ち上がる特性を有する。そして、これらの第１及び第２の出力階調Dout1、 Dout2に対応する第１及び第２の駆動信号DV1，DV2が、データバス駆動回路DDRにより、第１及び第２のサブ画素電極に印加される。つまり、入力階調Dinの増加に対応して、最初に、第１のサブ画素電極SPX1の輝度が上昇し最高輝度（最高透過率）に達し、その後、第２のサブ画素電極SPX2が点灯を開始して輝度が上昇し最高輝度に達する。

図１３における第１及び第２の階調変換テーブルDout1,Dout2は、液晶表示パネルの正面から見た輝度特性BRが理想的なガンマ特性になるように設定される。図１３に示された変換特性DoutXは、入力階調Dinと出力階調Doutとが等しい場合の変換テーブルに対応する。そしてデータバス駆動回路DDRは、この出力階調Doutで単一の画素電極を駆動した時に、パネル正面での輝度特性BRが前記ガンマ特性になるように、出力階調を駆動信号（駆動電圧）に変換している。したがって、本実施の形態において、画素を２つのサブ画素電極に分割し、それぞれに異なる出力階調Dout1,Dout2に対応する駆動信号で駆動したとしても、パネル正面からの輝度特性BRは、理想的なガンマ特性になることが必要である。この輝度のガンマ特性は、図１２にも特性γとして示されている。

図１２の入力階調に対する輝度の変化に示されるように、正面での輝度特性γに対して、単一の画素電極を駆動した場合の上６０度での輝度特性（通常６０度）は、比較的低い入力階調領域では高い輝度特性を有し、高い入力階調領域において正面での輝度特性γよりも低い輝度特性を有する。それに対して、２つのサブ画素電極に異なる出力階調の駆動信号を印加した場合における上６０度での輝度特性（HT６０度）は、通常６０度の場合に比較すると理想的な輝度特性γに近づいている。但し、図１１でも説明したように、本実施の形態での輝度特性（HT６０度）は、低い入力階調領域GS1と高い入力階調領域GS2とで、歪み特性による高輝度化現象が見受けられるものの、単一の画素電極駆動の特性（通常６０度）よりも輝度特性は改善されている。

図１０の階調変換回路３０は、入力階調Dinに対して、より高い分解能で２つのサブ画素電極に輝度を生成することができる出力階調Dout1,Dout2を生成する。複数のサブ画素電極によって画素の輝度を高精度に生成するためには、サブ画素電極の輝度をより高い分解能で生成することが必要になるからである。一般的に分解能を高めるためには、出力階調のビット数を入力階調よりも増やせば良い。しかし、分解能を高めた駆動回路ICはそれ自体コストアップを招くので好ましくない場合がある。その場合、階調変換回路３０は、フレーム変調によりフレーム毎の出力階調を変調することが望ましい。つまり、フレーム変調によれば、同じ入力階調に対して例えば連続する４フレームにおける出力階調を異ならせることで、４フレームの輝度平均値の分解能を高めることができる。例えば、４フレームのうち１フレームのみ階調値を１つ増加することで、輝度平均は０．２５上昇させることができる。

図１４は、第１の実施の形態における液晶表示パネルの具体的構成を示す平面図及び回路図である。図１４には、図１０の１つの画素PX00に対する構成が示され、同じ構成要素には同じ引用番号を与えている。図１４（Ａ）の平面図に示されるように、画素電極がスリットＳＬＴにより３つに分割され、上下のサブ画素電極SPX1(1),SPX1(2)が、補助容量電極配線４０にて接続されて単一の第１のサブ画素電極SPX1を構成する。また、中間のサブ画素電極が第２のサブ画素電極SPX2を構成する。各サブ画素電極SPX1,SPX2には、突起PJTが設けられ、サブ画素電極に分割するスリットSLTと共に、液晶分子の配向方向を規制する。

水平方向に延びるゲートバス線GB0は、スイッチング手段である薄膜トランジスタT00-1,T00-2のゲート電極として導通、非導通を制御する。一方、補助容量バス線CSB0は、画素電極の中央位置で水平方向に延びるように配置される。そして、補助容量電極４０との間に補助容量を形成する。

図１４（Ｂ）は、画素の等価回路図であり、サブ画素電極SPX1,SPX2と共通電極COMとの間にそれぞれ画素液晶容量Clc1,Clc2が形成され、補助容量電極４０と補助容量バス線CSB0との間に補助容量Cs1,Cs2が形成される。更に、ゲートバス線GB0と薄膜トランジスタのソース電極との間のゲート・ソース間容量Cgs1、Cgs2とが形成される。

図１５は、図１４（Ａ）の平面図の一部断面図であり、図１４（Ａ）の平面図の破線で示した位置Ｘの断面図である。ＴＦＴ側基板１上にゲートバス線GB0と補助容量バス線CSB0とが形成され、その上にゲート絶縁膜４４が形成されている。ゲート絶縁膜４４の上には、薄膜トランジスタT00-1を形成するために、半導体のアモルファスシリコン層aSiと絶縁膜からなるチャネル保護層４２と、データバス線DB0-1に接続されるドレイン電極Dと、ソース電極Sとが形成される。また、ゲート絶縁膜４４の上には、補助電極バスCSB0とオーバーラップするように補助電極層４０が形成されている。絶縁膜４６上には、第１のサブ画素電極SPX1(1)と第２のサブ画素電極SPX2とがスリットSLTを介して配置されている。それらのサブ画素電極上には配向膜１０が形成されている。一方、対抗基板２上には、カラーフィルタ層４８と、共通電極層COMと、配向膜１２とが形成され、配向膜１０，１２の間に液晶層１６が形成されている。

図１５の断面図には、図１４（Ｂ）で説明した画素液晶容量Clc1、Clc2と、補助容量Cs1と、ゲート・ソース間容量Cgsとが示されている。

図１４（Ｂ）に戻り、本実施の形態では、画素電極を２つのサブ画素電極SPX1,SPX2に分割している。それに伴い、各サブ画素電極でのフィードスルー電圧を等しくする必要がある。各サブ画素電極でのフィードスルー電圧を等しくするためには、第１と第２のサブ画素電極において、ゲートバス電極GB0とソース電極Sとの間のゲート・ソース間容量Cgs1、Cgs2と、液晶容量Clc1,Clc2と、補助容量Cs1,Cs2との比がほぼ等しくなるように構成することが必要である。即ち、Cgs1:Clc1:Cs1＝Cgs2:Clc2:Cs2となるように設計する。

図１６は、フィードスルー電圧を説明する図である。図１６には、ゲートバス線GB0に印加するゲート電圧Vgと、データバス線DBに印加されるデータ電圧Vdとが示される。データ電圧Vdは、液晶分子の劣化を防止するために、フィールドF1,F2毎に共通電極の電圧Vcに対して逆極性になるよう制御される。つまり、フィールド期間F1の時はデータ電圧Vdを共通電圧Vcより正にし、フィールド期間F2の時はデータ電圧Vdを共通電圧Vcより負にしている。

一方、データ電圧Vdが確定してからゲート電圧Vgは期間ｔ１の間だけＨレベルに立ち上げられる。それに伴って、画素電極に印加される画素電圧Vsは、太線で示されるように変化する。つまり、フィールド期間F1では、期間ｔ１でゲート電圧Vgの立ち上がりと共に画素電圧Vsが立ち上がり、次の保持期間ｔ２の間画素電圧Vsは維持される。次のフィールド期間F2では、期間ｔ３でゲート電圧Vgの立ち上がりと共に画素電圧Vsは立ち下がり、次の保持期間ｔ４の間画素電圧Vsは維持される。

但し、ゲート電圧Vgが立ち上がった後にたち下がる時に、前述のゲート・ソース間容量Cgsによる容量カップリングで、画素電圧Vsは、ゲート電圧Vgのたち下がり電圧変化ｄVgの容量Cgs、Clc、Csの容量比分の電圧ｄVc（＝ｄVg×Cgs／（Cgs＋Clc＋Cs））だけ低下する。つまり、液晶分子の透過率を決める画素電圧Vsとコモン電極電圧Vcとの差は、正極性のときはデータ電圧Vdの１／２よりも小さくなり、逆極性のときはデータ電圧Vdの１／２電圧より大きくなる。このフィールドスルー電圧ｄVcを考慮して、コモン電極電圧Vcは、データ電圧Vdの１／２電圧Vmよりフィールドスルー電圧ｄVcだけ低くされている。

そこで、本実施の形態では、第１及び第２のサブ画素電極SPX1,SPX2に、コモン電極電圧Vcに対する同様の画素電圧Vcが与えられるようにするため、両サブ画素電極において、Cgs1:Clc1:Cs1＝Cgs2:Clc2:Cs2となるように設計されている。

［第１の実施の形態の変形例１］
図１７は、第１の実施の形態における別の液晶表示装置の概略図である。この変形例では、水平方向の画素PX00,PX01に対して１対のゲートバス線GB0-1,GB0-2が設けられ、垂直方向の画素PX00,PX10に対して１本のデータバス線DB0が設けられている。そして、１つの画素内の２つのサブ画素電極SPX1,SPX2は、スイッチング手段である薄膜トランジスタT00-1,T00-2を介して共通のデータバス線DB0に接続される。

図１０の例と同様に、階調変換回路３０は画像信号Dinの入力階調を第１及び第２の出力階調Dout1,Dout2に変換する。そして、水平同期期間の前半において、１行分の第１の出力階調信号Dout1がレジスタ３２にラッチされ、データドライブ回路DDR0,DDR1が第１の出力階調信号Dout1に対応するデータ電圧をデータバス線DB0,DB1に出力する。このとき、第１のゲートバス線GB0-1が駆動され、第１の薄膜トランジスタ群T00-1,T01-1が導通し、第１の出力階調信号Dout1に対応するデータ電圧が第１のサブ画素電極SPX1に供給される。次に、水平同期期間の後半において、１行分の第２の出力階調信号Dout2がレジスタ３２にラッチされ、データドライブ回路DDR0,DDR1が第２の出力階調信号Dout2に対応するデータ電圧を、データバス線DB0,DB1に供給する。このとき第２のゲートバス線GB0-2が駆動され、第２の薄膜トランジスタ群T00-2,T01-2を介して、データ電圧が第２のサブ画素電極SPX2に供給される。

次の水平同期期間においては、２行目の画素群PX10,PX11に対して、上記と同様に、前半で第１の出力階調信号Dout1に対応するデータ電圧がデータドライブ回路DDR0,DDR1により出力され、第１のゲートバス線GB1-1の駆動により導通する第１の薄膜トランジスタ群T10-1,T11-1を介して第１のサブ画素電極SPX1に印加される。また、後半で、第２の出力階調信号Dout2に対応するデータ電圧がデータドライブ回路DDR0,DDR1により出力され、第２のゲートバス線GB1-2の駆動により導通する第２の薄膜トランジスタ群T10-2,T11-2を介して第２のサブ画素電極SPX2に印加される。

つまり、図１７の液晶表示装置では、同じ水平同期期間内において、階調変換された第１及び第２の階調信号Dout1,2に対応したデータ電圧が、時分割で第１及び第２のサブ画素電極SPX1,SPX2に印加される。この場合も、データドライブ回路DDRが薄膜トランジスタを介してサブ画素電極SPX1.SPX2を直接駆動するので、駆動電圧を高くする必要がなく、階調変換回路３０により生成される任意のデータ電圧をサブ画素電極に印加することができる。

［第１の実施の形態の変形例２］
図１２、図１３では、２つのサブ画素電極の面積を１：１にし、入力画像信号の階調信号を変換した第１及び第２の出力階調信号Dout1,Dout2に対応する電圧を２つのサブ画素電極に印加した。しかし、図１１に示されるように、入力階調が低い領域GS1での上６０度からの輝度の歪みの割合は、入力階調が高い領域GS2での上６０度からの輝度の歪みの割合よりも相対的に高くなる。つまり、低階調領域GS1では、理想的な正面での透過率に対する上６０度での透過率の割合が数倍と高いのに対して、高階調領域GS2では、数１０％と低い。そのため、低階調領域における輝度の歪みが強調されてしまう。そこで、サブ画素電極の面積を１：２、１：３、１：６、１：９などのように、入力階調が低い領域で点灯する第１のサブ画素電極の面積を入力階調が高い領域で点灯開始する第２のサブ画素電極の面積よりも小さくすることで、低階調領域での輝度の歪み程度を減らすことが有効である。

図１８は、第１の実施の形態においてサブ画素電極の面積比を異ならせた場合の入力階調と輝度との関係を示す図である。図１２と比較すると理解できるように、第１のサブ画素電極の面積を第２のサブ画素電極よりも小さくすると、低い入力階調領域GS1における上６０度の輝度が理想的な正面の輝度BRに近づけることができる。その代わりに、高い入力階調領域GS2では、上６０度の輝度が正面の輝度BRより遠のいている。つまり、第１のサブ画素電極の面積の割合を小さくするにしたがって、上６０度の輝度は、低い入力階調領域で正面の理想状態に近づけることができる。

図１９はサブ画素電極の面積比１：２の場合の変換テーブルを、図２０はサブ画素電極の面積比１：３の場合の変換テーブルをそれぞれ示す図である。第１及び第２のサブ画素電極の面積比を変更することに伴って、階調変換回路の変換テーブルも変更して、正面での入力階調と輝度のガンマ特性ＢＲを維持する必要がある。図１９の面積比１：２の変換テーブルは、図１３の面積比１：１の変換テーブルに比較すると、入力階調信号Dinの増加に対応して、第１の出力階調信号Dout1はより低い入力階調領域で最大階調まで立ち上がり、第２の出力階調信号Dout2はより低い入力階調値から立ち上がっている。理由は、第１のサブ画素電極の面積が小さくなっているからである。同様に、図２０の面積比１：３の変換テーブルは、入力階調信号Dinの増加に対応して、第１の出力階調信号Dout1は更に低い入力階調領域で最大階調まで立ち上がり、第２の出力階調信号Dout2は更に低い入力階調値から立ち上がっている。図１９、図２０の変換テーブルでは、共に、第１の出力階調信号が立ち上がった後に第２の出力階調信号が立ち上がるように設計されている。つまり、入力階調信号の増加に対して、第１のサブ画素電極が最初に点灯して最大輝度値まで変化し、その後、第２のサブ画素電極が点灯して最大輝度値まで変化する。そして、第１及び第２のサブ画素電極の輝度値の合計は、正面で理想的なガンマ特性BRを有するように設計される。

図２１は、第１の実施の形態における面積比を１：３のサブ画素電極の構成例を示す図である。この構成例は、第１のサブ画素電極SPX1と第２のサブ画素電極SPX2の面積比を１：３にし、両サブ画素電極SPX1.SPX2には、１対のデータバス線DB0-1,DB0-2と１対の薄膜トランジスタT00-1,T00-2を介して出力階調信号Dout1,Dout2に対応するデータ電圧がそれぞれ印加される。つまり、図２１の構成例は、図１０のデータドライバ回路、データバス線、ゲートバス線と同様の構成であり、サブ画素電極の面積比が異なっている。図２１（Ａ）の平面図によれば、第２のサブ画素電極SPX2は、３つの電極SPX2(1),SPX2(2),SPX2(3)により構成され、それぞれのサブ画素電極には、液晶分子の配向方向を規制する手段としてスリットが４方向に形成されている。図２１（Ｂ）は、等価回路図である。

図２２は、第１の実施の形態における面積比を約２：１等にしたサブ画素電極の構成例を示す図である。この構成例は、図１７のデータ電圧の時分割印加を行う構成例に対応するものであり、２つのサブ画素電極SPSX1,SPX2に対してデータバス線DB0は共通に１本設けられ、２つのサブ画素電極SPX1,SPX2の薄膜トランジスタT00-1,T00-2がゲートバス線GB0-1,GB0-2によりそれぞれ時分割で駆動される。図２２（Ａ）の例は、第１及び第２のサブ画素電極SPX1,SPX2が共通の補助容量バス先CSB0と重なるように形成されている。図２２（Ｂ）の例は、第１のサブ画素電極SPX1の一部が第２のサブ画素電極SPX2に対応する第２のゲートバス線GB0-2に領域５０で重なるように形成されて、開口率を高めている。画素電極は、前述したフィードスルー電圧を抑制するために、対応するゲートバス線とは重ならないようにレイアウトされる。つまり、ゲートバス線と画素電極との間の容量が増加すると、フィードスルー電圧が大きくなるからである。図２２（Ｂ）の例では、第１のサブ画素電極SPX1が、他のサブ画素電極SPX2の駆動に利用されるゲートバス線GB0-2に領域５０で重ねられているので、フィードスルー電圧が大きくなることはない。

図２２（Ｃ）の例では、第１及び第２のサブ画素電極SPX1,SPX2が、それぞれ相手側のゲートバス線GB0-2,GB0-1に領域５２，５３で重ねられて、全体の開口率を高くしている。それに伴って、補助容量バス線CSB0-1,CSB0-2それぞれ第１、第２のサブ画素電極SPX1,SPX2にオーバーラップして配置されている。図２２（Ｄ）の例は、第１のサブ画素電極SPX1のみがゲートバス線GB0-2に重ねられている。また、図２２（Ｅ）の例は、第１及び第２のサブ画素電極SPX1,SPX2はゲートバス線に重ねられていない例である。

図２３は、第１の実施の形態におけるサブ画素電極の変形例を示す図である。図２３（Ａ）の変形例では、垂直方向に隣接する１対の画素が、それぞれの第１のサブ画素電極SPX1を有し、第２のサブ画素電極SPX2を共有する。それに伴って、共有する第２のサブ画素電極SPX2に対してサブゲートバス線SGB0と薄膜トランジスタを有する。また、データバス線DB0は、これらのサブ画素電極に対して共通に１本設けられる。２つの第１のサブ画素電極と共有される第２のサブ画素電極には、垂直方向に隣接する画素に対する入力階調信号を変換して求められる３つの出力階調信号に対応するデータ電圧が印加される。図２３（Ｂ）の変形例では、更に、第１のサブ画素電極が面積が異なる２つの電極SPX1-1,SPX1-2に分割され、共通の第２のサブ画素電極も面積が異なる２つの電極SPX2-1,SPX2-2に分割されている。それに伴って、１対のデータバス線DB0-1,DB0-2が設けられている。したがって、この例では、垂直方向に隣接する画素の入力階調信号を変換して６つの出力階調信号が生成され、それぞれ対応するサブ画素電極に印加される。

図２４は、図２３（Ａ）のサブ画素電極を駆動するための画像信号処理回路を示す図である。入力画像信号Dinは、セレクタ５２を介してラインメモリ５５，５６に格納される。例えば、ｎ行目の入力画像信号Dinはラインメモリ５５に格納され、ｎ＋１行目の入力画像信号Dinはラインメモリ５６に格納される。２行分の入力画像信号Dinがラインメモリに格納されると、合成回路５８が各列の入力画像信号の平均値を求める。この合成された入力画像信号SDinが、階調変換回路３０にて３つの出力階調信号Dout1,2,3に変換される。この階調変換回路の変換テーブルは、出力階調信号Dout1,2で画素PX00に必要な輝度特性が得られるように、また、出力階調信号Dout2,3で画素PX10に必要な輝度特性が得られるようにそれぞれ設定されている。

変換された出力階調信号Dout1,2,3は、それぞれ駆動レジスタ32(n),32(ns),32(n+1)に格納され、駆動回路DDR0は、それらの出力階調信号に対応するデータ電圧でデータバス線DB0を順次駆動する。この駆動に対応して、ゲートバス線GB0,SGB0,GB1が順次駆動され、対応するトランジスタが導通制御される。つまり、２水平同期期間において、３本のゲートバス線が順次駆動されることになる。

上記の変形例は、隣接する画素で第２のサブ画素電極を共有することで、液晶表示パネルの構成を簡単化することができる。つまり、２つの画素を３つのサブ画素電極で構成しているので、１つの画素を２つのサブ画素電極で構成するよりもサブ画素電極の数が少なくなり、それに伴って薄膜トランジスタの数が少なくなり、開口率の低下を抑制し、パネル構造も簡単化されるというメリットがある。

［第２の実施の形態］
図２５は、第２の実施の形態における液晶表示装置の入力階調と輝度との関係を示す図である。第２の実施の形態における液晶表示パネルの構成は、第１の実施の形態と同様に、画素電極を複数のサブ画素電極に分割し、それぞれに入力階調信号を階調変換した出力階調信号に対応するデータ電圧を印加する。第１の実施の形態では、第１のサブ画素電極を小さく、第２のサブ画素電極を大きくした。つまり、第１、第２のサブ画素電極の面積比を１：２、１：３等にした。その場合、第１のサブ画素電極には、入力階調信号が低い階調領域で最小階調から最大階調に立ち上がる第１の出力階調信号Dout1に対応する電圧を印加し、その低い階調領域では第２の出力階調信号Dout2は最小階調のままとし、更に、入力階調信号が高い階調領域において最小階調から最大階調に立ち上がる第２の出力階調信号Dout2に対応する電圧を、第２のサブ画素電極に印加した。このようにすることで、図１８に示したように、比較的低い入力階調領域において、上６０度の輝度が正面の輝度BRに近づき、上６０度の画像のウオッシュアウト現象を抑えることができる。この輝度特性は、図２５にも面積比１：２、１：３の特性として示されている。しかしながら、この輝度特性によると、入力階調信号が高い階調領域では、上６０度での輝度が正面の輝度BRよりも極端に高くなる。

一方で、第１、第２のサブ画素電極の面積比を２：１、３：１のように第１のサブ画素電極を第２のサブ画素電極よりも大面積にした場合は、図２５に示されるように、当然にして、入力階調信号が高い階調領域で、上６０度の輝度が正面の輝度ＢＲに近づくことになる。つまり、面積比を逆にすることで、比較的高い階調領域でのハーフトーンの輝度を理想的な値BRに近づけることができる。

そこで、第２の実施の形態では、入力階調信号が比較的低い第１の階調領域では、第１（小面積）のサブ画素電極と第２（大面積）のサブ画素電極には、低階調領域で輝度値が最大になる高輝度出力階調信号と低階調領域で輝度値が最小のままの低輝度出力階調信号とをそれぞれ適用し、入力階調信号が比較的高い第２の階調領域では、第１（小面積）のサブ画素電極と第２（大面積）のサブ画素電極には、上記と逆の低輝度出力階調信号と高輝度出力階調信号とを適用する。つまり、第１、第２のサブ画素電極が１：２の面積比であれば、図２５中の黒丸の輝度特性と白丸の輝度特性とを入力階調１５２で切り換えて、入力階調が０−１５２では、面積比１：２の輝度特性を利用し、入力階調１５３−２５５では、面積比２：１の輝度特性を利用する。あるいは、第１、第２のサブ画素電極が１：３の面積比であれば、図２５中の黒三角の輝度特性と白三角の輝度特性とを入力階調１２６で切り換えて、入力階調が０−１２６では、面積比１：３の輝度特性を利用し、入力階調１２６−２５５では、面積比３：１の輝度特性を利用する。

図２６は、第２の実施の形態における階調変換回路の変換テーブル例を説明する図である。また、図２７は、第２の実施の形態における階調変換回路の変換テーブル例を示す図である。いずれもサブ画素電極の面積比が１：２の場合の例である。図２６に示されるように、第１、第２のサブ画素電極の面積比が１：２で、第１（小面積）のサブ画素電極に高輝度出力階調信号を第２（大面積）のサブ画素電極に低輝度出力階調信号を適用するとすると、高輝度出力階調信号Dout1は、図２６に示されるように入力階調信号Dinが０−１３５程度までに最小階調値０から最大階調値２５５まで立ち上がり、低輝度出力階調信号Dout2は、図２６に示されるように、入力階調信号Dinが１３６−２５５の間に最小階調値０から最大階調値２５５まで立ち上がる。これにより、正面からの輝度特性BRは理想的なガンマ特性になる。

一方、第１、第２のサブ画素電極の面積比が２：１で、第２（大面積）のサブ画素電極に高輝度出力階調信号Dout3を、第１（小面積）のサブ画素電極に低輝度出力階調信号Dout4を適用すると、高輝度出力階調信号Dout3は、入力階調信号Dinが０−２００程度までに最小階調値０から最大階調値２５５まで立ち上がり、低輝度出力階調信号Dout4は、入力階調信号Dinが２０１−２５５の間に最小階調値０から最大階調値２５５まで立ち上がる。これも、正面からの輝度特性BRを理想的なガンマ特性にするためである。

そこで、図２５の黒丸と白丸の輝度特性とが交差する入力階調１５２の両側で、出力階調信号Dout1,Dout2を、Dout3,Dout4に切り換えることで、面積比１：２と２：１における輝度特性のうち、理想的正面輝度特性BRに近い２つの特性を組み合わせることができる。

図２７は、第２の実施の形態における階調変換回路の変換テーブル例である。上記の２つの輝度特性領域を得るために、変換テーブルは、図２６に示した４つの変換テーブルを組み合わせて構成される。このテーブルでは、小面積のサブ画素電極と大面積のサブ画素電極に対して、階調値１５２以下の低入力階調領域では出力階調信号DoutS,DoutL（図２６の出力階調信号Dout1,Dout2）を適用し、階調値１５２を超える高入力階調領域では出力階調信号DoutS,DoutL（図２６のDout4,Dout3）を適用する。これにより、入力階調信号が０−１５２では、図２５の面積比１：２の輝度特性（黒丸）が採用され、入力階調信号が１５３−２５５では、図２５の面積比２：１の輝度特性（白丸）が採用されることになる。図１０、図１７の階調変換回路３０が、図２７の変換テーブルを参照して、小面積のサブ画素電極用の出力階調信号DoutSと大面積のサブ画素電極用の出力階調信号DoutLとを生成する。

図２８は、第２の実施の形態における入力階調と輝度との関係を示す図である。つまり、図２８の黒丸の特性は、図２５の黒丸と白丸とを組み合わせた輝度特性である。図２８からわかるとおり、低入力階調領域においてもある程度理想的な輝度特性BRに近づけることができ、高入力階調領域においても理想的な輝度特性BRに近づけることができる。単一の画素電極を利用した時の上６０度の特性（通常６０度）に比較して、全入力階調領域において２つのサブ画素電極の輝度特性を切り換えるようにした第２の実施の形態の輝度特性（図２８の黒丸）のほうが、理想的な正面の輝度特性BRにより近づいていることが理解される。

図２９は、第２の実施の形態における変形例の輝度特性である。この変形例では、白三角の特性に示されるように、画素電極を面積比１：２：４のサブ画素電極に分割し、それらのサブ画素電極に適用する出力階調信号の変換テーブルを７種類組み合わせている。つまり、入力階調信号の増加に対応して、点灯中のサブ画素電極の面積の合計が、１，２，３，４，５，６，７，８の比率で上昇するように印加電圧を制御する。図示されるように、白三角の輝度特性は、正面の理想的な輝度のガンマ特性ＢＲに近いものとなる。

図３０は、図２９のサブ画素電極を１：２：４に分割した場合の階調変換回路の変換テーブル例である。入力階調Dinの７つの領域において、面積比１の最小サブ画素電極用の出力階調信号DoutSと、面積比２の中間サブ画素電極用の出力階調信号DoutMと、面積比４の最大サブ画素電極用の出力階調信号DoutLとが、２進数的に交互に、高くなり又は立ち上がる。そして、領域AR1〜AR7の境界において、透過率の高いサブ画素電極が切り換えられる。つまり、最も入力階調Dinが低い領域AR1では、最小サブ画素電極用出力階調信号DoutSのみが立ち上がり、次の領域AR2では、中間サブ画素電極用出力階調信号DoutMのみが立ち上がり、次の領域AR3では、出力階調信号DoutSとDoutMとが高い値になり、次の領域AR4では最大サブ画素電極用出力階調信号DoutLのみが立ち上がり、領域AR5では出力階調信号DoutLに加えてDoutSも立ち上がり、領域AR6では出力階調信号DoutL,DoutMが立ち上がり、領域AR7ではそれらに加えて出力階調信号DoutSが立ち上がる。いずれの場合も、正面からの合計輝度が理想的な輝度BRに等しくなるようにそれぞれの出力階調値が設定される。

但し、図２９、図３０のようにサブ画素電極の数を増やすことは、データバス線やゲートバス線の数を増やすことになり、液晶表示パネルの構成を複雑化させるというデメリットもある。したがって、輝度特性のメリットとパネル構造の複雑化というデメリットが釣り合うところで構成が最適化されることが望ましい。

［第３の実施の形態］
図３１は、第３の実施の形態におけるサブ画素電極の構成例を示す模式図である。この例では、各画素が第１及び第２のサブ画素電極PSX1,PSX2に分割されていて、その面積比は１：２の組み合わせと１：３の組み合わせとが混在している。つまり、行方向において、面積比１：３の画素PXaと面積比１：２の画素PXbとが交互に配置されている。この場合において、データバス線は各列２本構成にしてもよく、各列１本のデータ線で各行２本のゲートバス線構成にしてもよい。

第１の実施の形態における輝度特性図１８に示されるように、小面積の第１のサブ画素電極に低入力階調領域で最大階調になる高輝度出力階調信号を適用し、大面積の第２のサブ画素電極に高入力階調領域で最小階調から立ち上がる低輝度出力階調信号を適用した場合、例えば、白三角（サブ画素電極の面積比１：３）の輝度特性では、低入力階調領域と高入力階調領域とに２分化された特性になる。つまり、上６０度の輝度特性は、小面積のサブ画素電極が最大輝度になった後で大面積のサブ画素電極の点灯が開始するため、大面積のサブ画素電極が輝度を増加していくときに急激な輝度の増大を招く。そのため、２値化された画像が上６０度から観察されることになる。

このような２値化画像を抑制するためには、小面積のサブ画素電極が最大輝度になるまえから大面積のサブ画素電極の点灯を開始するようにすれば良い。しかし、この方法は、小面積のサブ画素電極による最大輝度と大面積のサブ画素電極の最小輝度の状態を排除することになり、上６０度の画像が正面画像の輝度に近づくという効果をある程度犠牲にすることになる。

そこで、第３の実施の形態では、図３１に示すように、サブ画素電極の面積比が異なる画素を混在させることで、図１８の面積比１：２の特性（×）と面積比１：３の特性（白三角）との平均化された輝度特性にすることができ、ハーフトーン領域において輝度の急激な増加を抑制して、画像の２値化現象を抑制することができる。

図３２は、第３の実施の形態の変形例であり、面積比１：３の画素PXaと１：２の画素PXｂとを千鳥格子に配置している。つまり、行方向と列方向で画素PXaと画素PXｂとが交互に配置される。このようにすることで、両画素が混在することを目立ちにくくすることができる。

図３３は、第３の実施の形態の別の変形例であり、画素PXaとPXｂとを隣接するRGBの画素群毎に交互に配置している。

［第４の実施の形態］
第４の実施の形態では、第２の実施の形態を変形させたものであり、RGBの入力画像信号の入力階調を比較し、その大小関係に基づいて、階調変換回路の変換テーブルを切り換える。つまり、最も高い入力階調を有する色の画素には、サブ画素電極の階調差が最小になる変換テーブルを使用し、最も低い入力階調を有する色の画素には、サブ画素電極の階調差が最大になる変換テーブルを使用する。これにより、斜め方向（上６０度）の画像におけるRGBの色の輝度差を、正面の画像のRGBの色の輝度差と同じ関係にすることができ、斜め方向の画像を正面の画像に近づけることができる。

図３４は、第４の実施の形態の原理を説明するための図である。この図では、横軸が小面積のサブ画素電極の輝度に、縦軸が大面積のサブ画素電極の輝度にそれぞれ対応する。そして、グラフの背景はパネル正面での輝度分布を示す。２つのサブ画素電極の輝度が、画像信号の入力階調の増加に対応して同時に増大するような変換テーブルが使用された場合、両サブ画素電極の輝度の変化は、図３４のグラフの原点(0,0)から最大輝度(255,255)を結ぶ直線になる。つまり、単一の画素電極に対して入力階調の増大に伴って出力階調も増大して輝度も増大するような駆動制御と同等である。

それに対して、斜め方向（上６０度）の画像のハーフトーン領域における歪み特性を抑制するためには、上記の原点(0,0)から最大輝度(255,255)を結ぶ直線からできるだけ遠く離した特性を両サブ画素電極に与えることが好ましい。このような観点から、図２７の変換特性では、図３４のパターンＡのように、入力階調の増大に対応して、最初に小面積のサブ画素電極の輝度を立ち上げ、それが終了してから大面積のサブ画素電極の輝度を立ち上げ、入力階調が１５２を境界として、大面積のサブ画素電極の輝度を最大に立ち上げ、それが終了してから小面積のサブ画素電極の輝度を立ち上げている。この場合の、入力階調に対する輝度の特性は、図３５のパターンＡ（白三角）の特性になっている。

図３４には、パターンＡに加えてパターンＢ，Ｃの輝度特性が示され、図３５には、パターンＡ，Ｂ，Ｃの場合の入力階調に対する輝度の特性が示されている。図３５では、横軸が入力階調、縦軸が正規化された輝度値に対応している。

図３６は、パターンＢの変換テーブルを構成する４つのテーブル例を示す図である。パターンＢでは、面積率１：２のサブ画素電極に対して、第１の出力階調信号Dout1が最小出力階調から最大出力階調に立ち上がるときに、同時に第２の出力階調信号Dout2がある程度の出力階調まで立ち上がるようにし、更に、第３の出力階調信号Dout3が最大出力階調になるまえに第４の出力階調信号Dout4が立ち上がり始めるような変換特性にする。図２６に示したパターンＡの出力階調信号と比較すると、パターンＢの出力階調信号では、第１の出力階調信号Dout1の傾きがより小さくなっているため、それに伴って、正面で理想的な輝度特性を確保するために、第２の出力階調信号Dout2が低い入力階調Din領域から立ち上がっている。つまり、パターンＡと比較すると、パターンＢの場合は、同じ入力階調Dinに対して、第１の出力階調信号Dout1と第２の出力階調信号Dout2との差がより小さくなり、２画素合計の階調特性DoutXにより近づく特性を有する。同様に、パターンＢの場合、第３の出力階調信号Dout3と第４の出力階調信号Dput4との差が、パターンＡに比較すると、より小さくなっている。

そして、これらの４つの変換テーブルを、第２の実施の形態の図２７のようにある入力階調値の低階調領域と高階調領域とで切り換える。このような変換モードであれば、図２７の変換テーブルを採用した場合のように、サブ画素電極の輝度差が最大になることはなく、図１１の第１の階調領域ＧＳ１と第２の階調領域ＧＳ２とがオーバーラップして、全ての入力階調領域において、斜め（上６０度）の画像の輝度が正面の画像の輝度よりも高めになる。すなわち、図３５の白四角の特性曲線に示される通りである。

図３８に、図３６の４つの変換テーブルを組み合わせたパターンＢにおける階調変換回路の変換テーブル例が示される。低い第１の入力階調領域では、出力階調信号Dout1,Dout2が、小面積サブ画素電極用出力階調信号DoutS、大面積サブ画素電極用出力階調信号DoutLとして採用され、第１の入力階調領域より高い第２の入力階調領域では、出力階調信号Dout3,Dout4が、大面積サブ画素電極用出力階調信号DoutL、小面積サブ画素電極用出力階調信号DoutSとして採用されている。このように、図３６の４つの変換テーブルを組み合わせた図３８の変換テーブルを使用することで、図３５のパターンＢの輝度特性Ｂ（白四角）を得ることができる。このパターンＢを採用した場合には、図３４に示されるように、両サブ画素電極の輝度値の変化は、パターンＡよりも対向線に近づいている。また、図３５に示されるように、入力階調のハーフトーン領域（中間階調領域）において、正面の画像の輝度値ＢＲよりも輝度値が高めに推移する。

図３７は、パターンＣの変換テーブルを構成する４つのテーブル例を示す図である。このパターンＣでの第１及び第２の出力階調信号Dout1,Dout2の関係、第３及び第４の出力階調信号Dout3,Dout4の関係は、図３６のパターンＢと同様である。つまり、パターンＡ，Ｂに比較して、図３７のパターンＣでは、同一の入力階調に対する第１及び第２の出力階調信号Dout1,Dout2の差がより小さく、同様に、同一の入力階調に対する第３及び第４の出力階調信号Dout3,Dout4の差もより小さくなっている。つまり、サブ画素合計の特性DoutXにより近づいている。

図３９に、図３７の４つの変換テーブルを組み合わせたパターンＣにおける階調変換回路の変換テーブル例が示される。小面積サブ画素電極用出力階調信号DoutSと大面積サブ画素電極用出力階調信号DoutLとの組み合わせ方は、図２７、図３８と同じである。図３９の変換テーブルを使用することで、図３５の輝度特性Ｃ（白丸）を得ることができる。このパターンＣでは、図３４に示されるように、パターンＡ，Ｂよりも対向線により近づいている。また、図３５に示されるように、パターンＣは、入力のハーフトーン領域において、正面の画像ＢＲやパターンＡ，Ｂよりも輝度値が高めに推移し、より通常６０度の特性（黒四角）に近づいている。

このように、変換テーブルのパターンＡ，Ｂ，Ｃを比較すると、斜め（上６０度）からの画像の輝度は、Ａ＜Ｂ＜Ｃの順番で大きくなる。

図３５に示されたパターンＡの輝度特性では、入力のハーフトーン（中間階調）領域、特に低い入力階調領域において、入力階調の差に対して十分な輝度差を生成することができない。つまり、斜め（上６０度）の画像Ａ（白三角）では、正面の画像ＢＲに比較して、低階調領域において入力階調に対する輝度の変化量が少ない。そのため、ややウオッシュアウトした画像が斜めから観察される。これを抑制するために、第４の実施の形態では、ＲＧＢの入力階調を比較し、最も高い入力階調値を有する色に対してはパターンＣ（白丸、輝度大）の階調変換テーブルを採用し、中間の入力階調値を有する色に対してはパターンＢ（白四角、輝度中）の階調変換テーブルを採用し、最も低い入力階調値を有する色に対してはパターンＡ（白三角、輝度小）の階調変換テーブルを採用する。つまり、入力階調値の大小に応じて階調変換テーブルを異ならせる。こうすることで、斜め（上６０度）の画像に、ＲＧＢの入力階調値の差に対応した出力階調値の差を再現することができ、斜め（上６０度）方向から観察される画像の輝度値の差を正面の画像の輝度値の差と同様にすることができ、当該斜め方向の画質を高めることができる。

図４０は、第４の実施の形態における階調変換回路の構成図である。階調変換回路３０は、ＲＧＢの入力階調信号Ｒin、Ｇin、ＢinをそれぞれＲＧＢの出力階調信号Rout,Gout,Boutに変換するが、それぞれの入力階調値を比較して、パターンA,B,Cに対応する変換テーブルLUTA,LUTB,LUTCのいずれかを使用して階調変換を行う。

図４１及び図４２は、階調変換回路による変換テーブルの選択例を示す図である。一例として、図４１及び図４２（Ａ）に示されるように、７カ所の表示領域でのＲＧＢの階調例では、ブルーＢの階調は常に最小値、レッドＲとグリーンＧの階調はそれぞれ異なる関係の場合について説明する。

図４１及び図４２（Ｂ）に示されるように、ケース１では、レッドＲが最大、グリーンＧが２番目、ブルーＢが最小の関係にあるので、レッドＲの入力階調信号Ｒinは、最も輝度が大きい変換特性を有するパターンＣの変換テーブルLUTCに基づいて出力階調信号Routに変換され、グリーンＧの入力階調信号Ｇinは、２番目に輝度が大きい変換特性を有するパターンＢの変換テーブルLUTBに基づいて出力階調信号Goutに変換され、ブルーＢは最も小さい輝度の変換特性を有するパターンＡの変換テーブルLUTAに基づいて変換される。ケース２，３もケース１と同じであり、レッドＲ、グリーンＧ、ブルーＢには、変換テーブルLUTC、LUTB、LUTAが使用される。

ケース４では、レッドＲとグリーンＧとがほぼ同じ入力階調であるため、それらには２番目の輝度を有する変換特性の変換テーブルLUTBが使用され、ブルーＢには変換テーブルLUTAが使用される。

ケース５，６，７では、グリーンＧが最大入力階調であるので変換テーブルLUTCが、レッドＲは２番目の入力階調であるので変換テーブルLUTBが、ブルーＢは最小入力階調であるので変換テーブルLUTAがそれぞれ使用される。

図４２（Ｃ）は、レッドＲとグリーンＧとの入力階調差が所定の範囲の場合に同一入力階調とみなして、２番目の輝度の変換テーブルLUTBを使用する例である。それ以外は図４２（Ｂ）と同じである。

以上のように、ＲＧＢの３色の入力階調値を比較して、より高い入力階調を有する色の入力階調をより高い輝度に変換される変換テーブルを利用して階調変換することで、３色の入力階調値の大小関係と同じ輝度値の大小関係を表現することができ、斜め画像の画質を正面の画像の画質に近いものとすることができる。

図４３は、階調変換回路３０の変換テーブル選択アルゴリズムを示すフローチャート図である。同じ画素におけるＲＧＢの入力階調データを比較し（S10）、変換対象の色の入力階調データが最大か最小か２番目かを判断する（S12,S14）。２番目の場合は、階調差に対して輝度差が中程度の変換テーブルLUTBが選択される(S16)。また、最大の場合は、他に同じ入力階調を有する色の入力階調データが存在しなければ（S18）、輝度差最大のテーブルLUTCが選択され（S20）、存在する場合は輝度差中程度の変換テーブルLUTBが選択される（S16）。同様に、最小の場合は、他に同じ入力階調を有する色の入力階調データが存在しなければ（S22）、輝度差最小の変換テーブルLUTAが選択され（S24）、存在すれば輝度値中程度の変換テーブルLUTBが選択される（S16）。

階調変換回路３０は、かかるアルゴリズムにより各色の変換テーブルを選択し、その変換テーブルに基づいて入力階調信号を出力階調信号に変換する。そのため、斜め画像において、入力階調差に対応した輝度差を有するカラー画像を形成することができる。

［第５の実施の形態］
第１〜第５の実施の形態では、垂直配向タイプ（VA）の液晶表示装置において、画素を複数のサブ画素電極で構成し、各サブ画素電極をデータバス線とスイッチング素子を介して直接駆動し、入力画像信号を変換テーブルによって第１、第２の出力階調に変換し、当該第１、第２の出力階調に対応する第１及び第２の駆動信号でサブ画素電極を駆動する。これにより、パネルの上方斜め方向から見た画像の画質を改善して視角特性を改善する。

しかしながら、画素をサブ画素電極に分割したことに伴い、サブ画素電極を離間する必要がある。開口率の低下を防止するためには、サブ画素電極間の間隔をできるだけ狭くできるようにスリットを介してサブ画素電極を配置することが望ましい。このようなスリットは、図４で説明したように垂直配向タイプの配向規制機能を持ち、マルチ垂直配向（ＭＶＡ）タイプの液晶表示パネルの実現に寄与する。ところが、サブ画素電極間のスリットは、配向規制機能を持たせるためにはある程度の距離を確保する必要があり、通常は、画素の液晶層の厚みの３倍程度が必要になる。そのため、ＭＶＡタイプの液晶表示パネルでは、サブ画素電極をスリットにより分割して視角特性を改善しようとすると、開口率の低下を招くことになる。

そこで、第５の実施の形態では、スリットを介して隣接するサブ画素電極に逆極性の駆動電圧を印加して、スリット幅を狭くしても十分な配向規制機能を有することができるようにする。

図４４は、第５の実施の形態におけるサブ画素電極間のスリットを説明する図である。図４４（Ａ）は、ＭＶＡタイプの液晶表示パネルの断面図であり、基板１上にスリットを介して第１、第２のサブ画素電極ＳＰＸ１，ＳＰＸ２が設けられ、基板２上に共通電極ＣＯＭが設けられている。スリット長ＳＬは、画素の液晶層４の厚さの３倍程度に設定されている。そして、共通電極ＣＯＭに対して第１、第２のサブ画素電極ＳＰＸ１，ＳＰＸ２に同極性の駆動電圧が印加されると、矢印で示すような電界が液晶層４に印加される。スリット長ＳＬを十分に長くすることで、スリット上の電界方向がスリット中心の液晶分子ＬＣＸを境に左右方向に強く傾斜することになり、左右の垂直配向している液晶分子に斜め方向の電界が印加され、液晶分子ＬＣＸの右側の液晶分子は右側方向に配向し、左側の液晶分子は左方向に配向する。また、スリット中心の液晶分子ＬＣＸは垂直方向に強く配向される。

ところが、図４４（Ｂ）に示されるように、スリット長ＳＬを狭くすると、スリット上の電界方向の傾斜が小さくなり、スリット中心付近の垂直方向の電界が弱くなり、図４４（Ａ）のような垂直方向に規制される液晶分子ＬＣＸが存在しなくなる可能性がある。そのため、スリットによる配向規制効果が弱くなる。それにともない、図４４（Ｃ）に示すように、液晶層４に圧力が加えられるなどにより液晶分子の配向が一旦乱れると、スリットによる配向規制効果が弱いため、液晶分子が元の配向方向に復元できず、透過率のムラが生じる。

そこで、第５の実施の形態では、図４４（Ｄ）に示されるように、サブ画素電極ＳＰＸ１，ＳＰＸ２に、共通電極ＣＯＭに対して逆極性の駆動電圧を印加する。図の例では、共通電極ＣＯＭに０Ｖ、サブ画素電極ＳＰＸ１に＋５Ｖ、サブ画素電極ＳＰＸ２に−５Ｖを印加している。このように、逆極性の駆動電圧を印加することにより、スリット上の液晶層４内の電界方向は、液晶層４の膜厚方向と直交する水平方向になり、この水平方向の電界によりスリット中央部の液晶分子ＬＣＸが垂直方向に強く規制される。そして、この液晶分子ＬＣＸを境にして、左右の液晶分子は、それぞれ左右に傾斜した配向規制を強く受けることになり、配向規制機能を強化することができる。かかる逆極性の印加により、サブ画素電極間のスリットに強い配向規制能力を持たせつつ、そのスリット長ＳＬを狭くすることができる。そのため、画素内の複数のサブ画素電極間のスリットを狭くして、開口率の低下を抑制することができる。

図４５は、第５の実施の形態におけるサブ画素電極の構造図である。図４５には２つの画素が示され、この例は、図１７、図２２（Ａ）（Ｂ）に示した構成と類似する。すなわち、各画素は２つのサブ画素電極ＳＰＸ１，ＳＰＸ２で構成され、各画素の２つのサブ画素電極ＳＰＸ１，ＳＰＸ２に対して共通のデータバス線ＤＢ０、ＤＢ１が設けられ、各画素の２つのサブ画素電極SPX2,SPX1に対してそれぞれ、ゲートバス線GB0-1,GB0-2と、スイッチング素子T00-1,T00-2,T01-1,T01-2とが設けられる。

図４５の例では、第１のサブ画素電極SPX1が第２のサブ画素電極SPX2より面積が小さく、両サブ画素電極は、第１のスリットSLT1を介して配置されている。また、第２のサブ画素電極SPX2には、第１のスリットSLT1よりスリット幅が広い第２のスリットSLT2が形成されている。更に、第１、第２のサブ画素電極SPX1,SPX2上には、図３，４で示した突起PJTが図中破線で示すように形成されている。これらの第１、第２のスリットSLT1,SLT2と突起PJTは、液晶の配向方向を規制する配向規制手段であり、それらは水平方向と垂直方向に対して約４５度の角度を有する。これにより、これらの配向規制手段を境界にして、液晶分子が反対方向に配向規制され、画素内の液晶分子の配向方向が複数方向に規制される。

なお、図示しないが、基板１，２には偏光軸が９０度で交差する偏光板がそれぞれ設けられている。そして、駆動電圧がゼロで液晶分子が垂直方向に配向していると全ての偏光方向の透過光が両偏光板で遮断され、ブラック表示となる。それに対して、駆動電圧が印加されて液晶分子が斜め方向に傾くと、透過光の偏光方向が９０度回転し、透過光は両偏光板を透過し、ホワイト表示となる。従って、配向規制手段となるスリットの方向は、両偏光板の偏光軸と９０度の約半分の角度（４５度）で交差することが必要である。

第１、第２のサブ画素電極SPX1,SPX2には、図示しない共通電極の電位に対して逆極性の駆動電圧が印加される。つまり、図４４で示した通りである。これにより、両サブ画素電極間の第１のスリットSLT1のスリット幅を狭くすることができる。一方、第２のサブ画素電極SPX2には同じ駆動電圧が印加されるので、当該第２のサブ画素電極SPX2に設けた配向規制用の第２のスリットSLT2のスリット幅は、十分な配向規制機能を有するように広くなっている。また、第１〜第４の実施の形態のように２つのサブ画素電極に異なる駆動電圧を印加する場合は、駆動電圧の絶対値を異ならせ、その極性は逆極性にする。むろん入力階調によっては一方のサブ画素電極にのみ駆動電圧を印加することがあるが、その場合は、他方のサブ画素電極には共通電極と同電位にされ、逆極性にはならない。つまり、２つのサブ画素電極に同時に駆動電圧を印加する場合は、それら駆動電圧の極性は逆になるようにデータバス駆動回路が制御する。

図４６は、第５の実施の形態におけるサブ画素電極の別の構造図である。図４６には２つの画素PX00,PX01が示され、この例は、図１０、図１４に示した構成と類似する。すなわち、各画素PX00,PX01は２つのサブ画素電極SPX1,SPX2で構成され、各画素の２つのサブ画素電極SPX1,SPX2に対して共通のゲートバス線GB0が設けられ、各画素の２つのサブ画素電極SPX2,SPX1に対してそれぞれ、データバス線DB0-1,DB0-2、DB1-1,DB1-2と、スイッチング素子T00-1,T00-2,T01-1,T01-2とが設けられる。

そして、各画素の第１のサブ画素電極SPX1が第２のサブ画素電極SPX2よりも小さい面積である。また、第１、第２のサブ画素電極間には、配向規制手段としてスリット幅が狭い第１のスリットSLT1が形成され、第１、第２のサブ画素電極SPX1,SPX2には図示しない共通電極の電位に対して逆極性の駆動電圧が印加される。また、第２のサブ画素電極SPX2には、配向規制手段としてスリット幅が広い第２のスリットSLT2が形成されている。この第２のスリットSLT2は第１のスリットSLT1よりスリット幅が広い。また、図に示されていないが、スリットSLT1,SLT2に平行して配向規制手段としての突起が形成されている。つまり、図４６の例もマルチ垂直配向タイプ（ＭＶＡ）の液晶表示装置である。

図４７、図４８は、第５の実施の形態における駆動信号波形図である。いずれも、画素に比較的高い輝度を生成する場合についての例であり、第１、第２のサブ画素電極に共に比較的高い駆動電圧が印加される。図４７は、図４６における駆動信号波形を示す。すなわち、ゲートバスGBへの駆動信号は水平同期期間Hsyncの間Ｈレベルになるが、それに同期して、第１、第２のサブ画素電極SPX1,SPX2への駆動信号は、共通電極の共通電圧VCOMに対して逆極性にされる。また、フレーム間反転駆動方式にするために、垂直同期期間Hsyn1とHsync2とで第１、第２のサブ画素電極SPX1,SPX2への駆動信号は反転される。そして、垂直同期期間Vsync1,2の間は、両サブ画素電極への逆極性の駆動信号の印加が維持される。このように、第１、第２のサブ画素電極に極性の異なる駆動電圧が印加されるので、両電極間のスリットには、図４４（D）に示したような電界が印加され、スリット幅を狭くしても配向規制機能をより強くすることができる。

図４８は、図４５における時分割で第１、第２のサブ画素電極を駆動する場合の駆動信号波形を示す。第１の水平同期期間Hsync1に同期して第１のサブ画素電極SPX1への駆動信号が印加され、それに続く第２の水平同期期間Hsyn2に同期して第２のサブ画素電極SPX2への駆動信号が印加される。つまり、第１、第２の水平同期期間Hsync1,Hsync2の異なる時間帯に、時分割で逆極性の駆動電圧が第１、第２のサブ画素電極に印加される。そして、第１、第２の両サブ画素電極への逆極性の駆動電圧が、垂直同期期間Vsync1,2の間維持される。したがって、この場合も、長い水平同期期間のほぼ全期間において、第１、第２のサブ画素電極に逆極性の駆動電圧が印加されるので、スリット幅を狭くしても配向規制機能をより強く維持することができる。

［第６の実施の形態］
図４９、図５０は、第６の実施の形態におけるサブ画素電極の構成図である。第１〜第４の実施の形態では、各画素を複数のサブ画素電極に分離し、第１及び第２のサブ画素電極に、第１、第２の駆動電圧を印加する。それに伴って、画像信号の入力階調が低い領域など特定の中間調領域においては、一方のサブ画素電極のみに駆動電圧が印加され、一方のサブ画素電極に対応する液晶層のみ透過率が高く高輝度になり、他方のサブ画素電極は輝度ゼロ（黒表示）になる場合がある。一方、液晶表示パネルの大型化に伴って、画素領域の面積も大きくなり、サブ画素電極の面積も大きくなる。その場合、上記の中間調において、一方のサブ画素電極のみが高輝度状態になると、例えば肌色などの中間調にもかかわらず、黒表示のサブ画素電極の中に高輝度のサブ画素電極が目立って認識され、中間調の画質がざらざらに見え、粒状感が悪くなるという問題を招くことが予想される。そこで、第６の実施の形態では、第１、第２のサブ画素電極を共に複数個に分割し、分割されたサブ画素電極を画素領域内において分散して配置する。

図４９のサブ画素電極構造によれば、第１のサブ画素電極SPX1が２つに分割され（SPX1(1),SPX1(2)）、第２のサブ画素電極SPX2も２つに分割され（SPX2(1),SPX2(2)）、それら分割されたサブ画素電極が、画素ＰＸ内で対角線状に分散して配置されている。これにより、第１のサブ画素電極SPX1のみが高輝度状態になっても、それが画素PX内で分散されているので、画素PXの大型化による粒状感の悪化を防止することができる。サブ画素電極は、対角線状に分散配置されたため、同じサブ画素電極どうしは、データバス線DB0-2をまたいで接続され、実線と破線で示した接続部分でデータバス線DB0-2と重複する。

図５０のサブ画素電極構造によれば、第１、第２のサブ画素電極SPX1,SPX2は、それぞれ４つに分割されている。そして、それら分割されたサブ画素電極は、画素PX内において左右に互い違いに分散して配置されている。この場合も、サブ画素電極は、左右に互い違いに分散配置されたため、同じサブ画素電極どうしは、データバス線DB0-2をまたいで接続され、実線と破線で示した接続部分でデータバス線DB0-2と重複する。この例では、サブ画素電極が細かく分割され且つ分散配置されるので、中間調において第１のサブ画素電極のみが高輝度になっても、粒状感は抑制される。

また、図４９、図５０のサブ画素電極の配置例では、第１及び第２のサブ画素電極が、共に同じ面積でデータバス線DB0-1,DB0-2と隣接している。この理由は後述する。

図５１、図５２は、第６の実施の形態におけるサブ画素電極の別の構造図である。図５１の例では、第１のサブ画素電極SPX1が２分割され、第２のサブ画素電極SPX2が４分割され、データバス線DB0-1,DB0-2との間に、第１のサブ画素電極SPX1(1)が第２のサブ画素電極SPX2(1),SPX2(2)に挟まれて配置され、データバス線DB0-2,DB1-1との間に、第１のサブ画素電極SPX1(2)が第２のサブ画素電極SPX2(3),SPX2(4)に挟まれて配置されている。つまり、この例においても、分割されたサブ画素電極が画素PX内で分散配置されているが、第１のサブ画素電極はデータバス線と隣接することなく配置され、第２のサブ画素電極がデータバス線と隣接して配置される。

図５２の例は、第１、第２のサブ画素電極SPX1,SPX2のデータバス線DBとの隣接関係で図５１とは逆になっている。つまり、データバス線DB0-1,DB0-2との間において、第２のサブ画素電極SPX2が第１のサブ画素電極SPX1に挟まれて配置され、同様に、データバス線DB0-2,DB1-1との間において、第２のサブ画素電極SPX2が第１のサブ画素電極SPX1に挟まれて配置されている。しかも、分割されたサブ画素電極は、画素内において分散して配置されている。図５１，図５２においても、第１のサブ画素電極が、データバス線DB0-2を介して分散配置されているので、それらを接続する接続部分がそのデータバス線と重なることになる。

図４９〜図５２に示したサブ画素電極の構造例では、液晶表示パネルの縦方向のクロストークを抑制するためにサブ画素電極とサブ画素電極をはさむ両側のデータバス線との寄生容量Cds1,Cds2が等しくなるか、第２のサブ画素電極とデータバス線との寄生容量Cdsに比較して第１のサブ画素電極とデータバス線との寄生容量Cdsが非常に小さくなるようにしている。

図１４（Ｂ）に示した画素内の寄生容量を示した等価回路図を参照すると、サブ画素電極SPX1,SPX2とデータバス線DB0-1,DB0-2との間には、ドレイン・ソース間寄生容量Cds1,Cds2が存在する。データバスの電位は表示される画像に合わせて常に変化しており、サブ画素電極はドレイン・ソース間寄生容量Cds1,Cds2を通してその影響を受ける。例えば画面全体が低い輝度の表示で、その中央部分に高輝度の四角が描かれた画像を表示した場合に、高輝度の四角の上下の低輝度領域は、高輝度の四角の領域が書き込みされている期間はドレイン・ソース間寄生容量Cds1,Cds2を通してデータバス電圧の影響を受ける。この結果、高輝度の四角の上下の低輝度領域には若干高い駆動電圧が印加され、低い輝度の画像が高い輝度に変化してしまう。これが縦方向のクロストークである。

そこで、第５の実施の形態では、サブ画素電極に対応して第１、第２のデータバス線に逆極性の駆動電圧を印加する。極性が逆であれば効果は相殺されるため、サブ画素電極と１対のデータバス線との間の寄生容量をバランスさせることで、または、寄生容量をゼロにすることで、上記の縦方向のクロストークをなくすことができる。

図４９、図５０に示した実施の形態では、各サブ画素電極における両データバス線との間の寄生容量Cds1,Cds2がバランスするように、つまりほぼ等しくなるように、分割したサブ画素電極を配置している。図４９の例では、第１のサブ画素電極SPX1(1)は、データバス線DB0-1,DB0-2と同じ面積で隣接している。同様に、第２のサブ画素電極SPX2(1)も、データバス線DB0-1,DB0-2と同じ面積で隣接している。残りのサブ画素電極も同様である。図５０の例でも、各サブ画素電極は、１対のデータバス線と同じ面積で隣接している。これにより、逆極性の電圧が印加される１対のデータバス線との間の寄生容量によるサブ画素電極へのカップリング効果を相殺することができ、縦方向のクロストークを抑制することができる。

図４６の例は、上記図４９，図５０の例と同様に分割されたサブ画素電極が配置されている。画素PX00において、左側のサブ画素電極SPX1は、データバス線DB0-1,DB0-2と同じ面積を介して隣接配置され、同様に右側のサブ画素電極SPX1も、データバス線DB0-2,DB1-1と同じ面積を介して隣接配置されている。これに伴って、第２のサブ画素電極SPX2も同様にデータバス線対と隣接配置される。

一方、図５１に示した実施の形態では、第１のサブ画素電極SPX1は、データバス線とは離れて配置されているので、寄生容量Cds1,Cds2は非常に小さく、縦方向クロストークの問題は小さい。一方、第２のサブ画素電極SPX2は、両側のデータバス線とは同じ面積を介して配置されているので、縦方向のクロストークを抑制することができる。図５２の例では、第２のサブ画素電極SPX2の寄生容量Cds1,Cds2を小さくし、第１のサブ画素電極SPX1の寄生容量Cds1,Cds2をバランスさせている。

上記の実施の形態において画素内を複数のサブ画素電極で構成し、更にサブ画素電極を分割し且つ分散配置した。そこで、これらの分割したサブ画素電極に対して異なる色のカラーフィルタ層を設けることができる。このように分割したサブ画素電極に対して異なる色のカラーフィルタ層を設けることで、カラーフィルタの色が分散して配置され、RGB画素のサイズが実質的に細分化され、より細やかな画質を提供することができる。

また、異なる色のカラーフィルタ間領域には、ブラックマトリクス膜を設けることが一般的である。しかし、上記の実施の形態において、画素内におけるサブ画素電極間の第１のスリット領域は、垂直方向に強く配向した液晶分子LCXが形成され、不透明（ブラック表示）に制御される。したがって、サブ画素電極間の第１のスリット領域上にはブラックストライプ膜を設ける必要はない。

［第７の実施の形態］
図５３、図５４は、第７の実施の形態におけるサブ画素電極の構成図である。図４９〜図５２のサブ画素電極の構成例では、画素領域PX内にデータバス線DB0-2が配置され、そのデータバス線によりサブ画素電極が分断されている。これに対して、図５３、図５４のサブ画素電極の例では、１対のデータバス線DB0-1,DB0-2及びDB1-1,DB1-2が、画素領域PXの両側に配置され、画素領域内にデータバス線が設けられていない。かかるレイアウトにすることで、サブ画素電極が十分に広い領域HBにおいて、高い透過率領域を提供することが可能になる。すなわち、サブ画素電極に所定の駆動電圧が印加されることで、そこの液晶分子が配向して透過率が高くされる。ところが、サブ画素電極の両端においては配向規制手段が適切に設けられないなどの理由から、必ずしも高い透過率にすることができない。そのため、図４９〜図５２のように、画素領域内にデータバス線が配置されると、それによりサブ画素電極が分断され、両端の低い透過率領域が増えてしまう。

それに対して、図５３、図５４のように画素領域PXの両端にデータバス線を配置することで、画素領域PXの左右全域にわたってサブ画素電極を配置することができる。そのため、サブ画素電極がデータバス線で分断されず、両端の低い透過率領域を減らすことができ、高い透過率領域HBを広くすることができる。かかる効果は、より明るい画像の提供を可能にする。

図５３の例では、第１、第２のサブ画素電極SPX1,PSX2を合わせても、画素領域内に両端領域が２カ所しかない。この例において、サブ画素電極間の第１のスリットは配向規制機能を有するので、かかる第１のスリットの部分は高い輝度領域に制御される。同様に、図５４の例でも、各サブ画素電極が画素領域内の水平方向全面にわたり形成されているので、第１、第２のサブ画素電極SPX1,SPX2の両端領域が２カ所しかない。そのため、高輝度領域HBをより広くとることができる。

以上の実施の形態をまとめると、次の付記のとおりである。

（付記１）１対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
前記基板上にマトリクス状に配置され、それぞれ複数のサブ画素電極を有する画素と、
前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
前記スイッチング素子に接続された複数のデータバス線と、
前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
１つの画素内において、面積が異なる第１及び第２のサブ画素電極が設けられ、
前記データバス駆動回路は、画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第１の駆動信号を前記第１のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第１の駆動信号より低い輝度の第２の駆動信号を前記第２のサブ画素電極に印加することを特徴とする液晶表示装置。

（付記２）付記１において、
前記データバス線は、１つの画素に対して第１及び第２のデータバス線を有し、
前記データバス駆動回路は、前記第１及び第２のデータバス線を介して前記第１及び第２の駆動信号を前記第１及び第２のサブ画素電極にそれぞれ印加することを特徴とする液晶表示装置。

（付記３）付記１において、
前記データバス駆動回路は、共通のデータバス線を介して、前記第１及び第２の駆動信号を前記第１及び第２のサブ画素電極に、時分割でそれぞれ印加することを特徴とする液晶表示装置。

（付記４）付記１乃至３のいずれかにおいて、
更に、前記画像信号の入力階調を前記第１及び第２の駆動信号に対応する出力階調に変換する階調変換回路を有し、前記データバス駆動回路は、当該出力階調に応じて前記第１及び第２の駆動信号をサブ画素電極に印加することを特徴とする液晶表示装置。

（付記５）付記１において、
前記データバス線方向に隣接する第１及び第２の画素がそれぞれ前記第１のサブ画素電極を有し、当該隣接する第１及び第２の画素が共通の第２のサブ画素電極を共有し、前記第１の画素への駆動は当該第１の画素の第１のサブ画素電極及び共有する第２のサブ画素電極の駆動により行われ、前記第２の画素への駆動は前記共有する第２のサブ画素電極と当該第２の画素の第１のサブ画素電極の駆動により行われることを特徴とする液晶表示装置。

（付記６）付記５において、
更に、前記第１及び第２の画素に対する画像信号の入力階調を、前記第１の画素の第１のサブ画素電極への駆動信号と、前記共有する第２のサブ画素電極への駆動信号と、前記第２の画素の第１のサブ画素電極への駆動信号とに対応する出力階調に変換する階調変換回路を有し、前記データバス駆動回路は、当該出力階調に応じて前記駆動信号をサブ画素電極に印加することを特徴とする液晶表示装置。

（付記７）付記５において、
前記データバス駆動回路は、共通のデータバス線を介して、前記第１及び第２の駆動信号を前記第１及び第２のサブ画素電極に、時分割でそれぞれ印加することを特徴とする液晶表示装置。

（付記８）付記１において、
前記第１及び第２の駆動信号の前記画像信号の入力階調に対する特性は、当該駆動信号により前記第１及び第２のサブ画素電極が駆動されたときに前記基板正面から観察される輝度特性が所定のガンマ特性を有するように設定されていることを特徴とする液晶表示装置。

（付記９）付記１において、
前記第１のサブ画素電極の面積が前記第２のサブ画素電極より小さく、
前記データバス駆動回路は、前記画像信号の入力階調が低い側の第１の階調領域においては、前記第１の駆動信号を前記第１のサブ画素電極に、前記第２の駆動信号を前記第２のサブ画素電極にそれぞれ印加し、
前記データバス駆動回路は、更に、前記第１の階調領域より高い側の第２の階調領域においては、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第３の駆動信号を前記第２のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第３の駆動信号より低い輝度の第４の駆動信号を前記第１のサブ画素電極に印加することを特徴とする液晶表示装置。（図２７）
（付記１０）付記９において、
更に、前記画像信号の入力階調を、前記第１の階調領域においては、前記第１及び第２の駆動信号に対応する第１及び第２の出力階調に変換し、前記第２の階調領域においては、前記第３及び第４の駆動信号に対応する第３及び第４の出力階調に変換し、前記出力階調を前記データバス駆動回路に供給する階調変換回路を有することを特徴とする液晶表示装置。

（付記１１）付記９において、
更に、前記画像信号の入力階調を、前記第１の階調領域においては、前記第１及び第２の駆動信号に対応する第１及び第２の出力階調に変換し、前記第２の階調領域においては、前記第３及び第４の駆動信号に対応する第３及び第４の出力階調に変換し、当該出力階調を前記データバス駆動回路に供給する階調変換回路を有し、
当該階調変換回路は、
前記第１及び第２の駆動信号が同じ入力階調に対して第１の差を有し且つ前記第３及び第４の駆動信号が同じ入力階調に対して第２の差を有する第１の変換モードと、前記第１及び第２の駆動信号が同じ入力階調に対して前記第１の差よりも小さい第３の差を有し且つ前記第３及び第４の駆動信号が同じ入力階調に対して前記第２の差よりも小さい第４の差を有する第２の変換モードとを有し、
更に、当該階調変換回路は、画素毎に複数の色の画像信号の入力階調を比較し、第１の入力階調を有する第１の色の入力階調を前記第１の変換モードで前記第１乃至第４の出力階調に変換し、前記第１の入力階調よりも高い第２の入力階調を有する第２色の入力階調を前記第２の変換モードで前記第１乃至第４の出力階調に変換することを特徴とする液晶表示装置。（図３４）
（付記１２）付記１１において、
前記複数の色は少なくとも３つの色を有し、
前記階調変換回路は、更に、前記第１及び第２の駆動信号が同じ入力階調に対して第３の差よりも小さい第５の差を有し且つ前記第３及び第４の駆動信号が同じ入力階調に対して第４の差よりも小さい第６の差を有する第３の変換モードとを有し、
当該階調変換回路は、前記複数の色の画像信号に入力階調を比較し、第１の入力階調を有する第１の色の入力階調を前記第１の変換モードで前記第１乃至第４の出力階調に変換し、前記第１の入力階調よりも高い第２の入力階調を有する第２の色の入力階調を前記第２の変換モードで前記第１乃至第４の出力階調に変換し、更に、前記第２の入力階調よりも高い第３の入力階調を有する第３の色の入力階調を前記第３の変換モードで前記第１乃至第４の出力階調に変換することを特徴とする液晶表示装置。（図３４）
（付記１３）付記９において、
前記第３及び第４の駆動信号の前記画像信号の入力階調に対する特性は、当該駆動信号により前記第１及び第２のサブ画素電極が駆動されたときに前記基板正面から観察される輝度特性が所定のガンマ特性を有するように設定されていることを特徴とする液晶表示装置。

（付記１４）付記１において、
前記画素は、前記第１及び第２のサブ画素電極が第１の面積大小関係にある第１の画素と、前記第１及び第２のサブ画素電極が前記第１の面積大小関係と異なる第２の面積大小関係にある第２の画素とを有し、
当該第１及び第２の画素が、隣接して配置されていることを特徴とする液晶表示装置。（図３１，３２）
（付記１５）１対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
前記基板上にマトリクス状に配置され、それぞれ複数のサブ画素電極を有する画素と、
前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
前記スイッチング素子に接続された複数のデータバス線と、
前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
１つの画素内において、第１のサブ画素電極と当該第１のサブ画素電極より面積が大きい第２のサブ画素電極とが設けられ、
前記データバス駆動回路は、前記画像信号の入力階調が低い側の第１の階調領域においては、画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第１の駆動信号を前記第１のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第１の駆動信号より低い輝度の第２の駆動信号を前記第２のサブ画素電極に印加し、
前記データバス駆動回路は、更に、前記第１の階調領域より高い側の第２の階調領域においては、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第３の駆動信号を前記第２のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第３の駆動信号より低い輝度の第４の駆動信号を前記第１のサブ画素電極に印加することを特徴とする液晶表示装置。（図２７）
（付記１６）付記１５において、
更に、前記画像信号の入力階調を、前記第１の階調領域においては、前記第１及び第２の駆動信号に対応する第１及び第２の出力階調に変換し、前記第２の階調領域においては、前記第３及び第４の駆動信号に対応する第３及び第４の出力階調に変換し、当該出力階調を前記データバス駆動回路に供給する階調変換回路を有し、
当該階調変換回路は、
前記第１及び第２の駆動信号が同じ入力階調に対して第１の差を有し且つ前記第３及び第４の駆動信号が同じ入力階調に対して第２の差を有する第１の変換モードと、前記第１及び第２の駆動信号が同じ入力階調に対して前記第１の差よりも小さい第３の差を有し且つ前記第３及び第４の駆動信号が同じ入力階調に対して前記第２の差よりも小さい第４の差を有する第２の変換モードとを有し、
更に、当該階調変換回路は、画素毎に複数の色の画像信号の入力階調を比較し、第１の入力階調を有する第１の色の入力階調を前記第１の変換モードで前記第１乃至第４の出力階調に変換し、前記第１の入力階調よりも高い第２の入力階調を有する第２色の入力階調を前記第２の変換モードで前記第１乃至第４の出力階調に変換することを特徴とする液晶表示装置。（図３４）
（付記１７）付記１５において、
前記第１及び第２の駆動信号の前記画像信号の入力階調に対する特性と、前記第３及び第４の駆動信号の前記画像信号の入力階調に対する特性は、共に、当該駆動信号により前記第１及び第２のサブ画素電極が駆動されたときに前記基板正面から観察される輝度特性が所定のガンマ特性を有するようにそれぞれ設定されていることを特徴とする液晶表示装置。

（付記１８）１対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
前記基板上にマトリクス状に配置され、それぞれ第１及び第２のサブ画素電極を有する画素と、
前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
前記スイッチング素子に接続された複数のデータバス線と、
前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
１つの画素内において、前記配向規制手段としての第１のスリットを介して配置された第１及び第２のサブ画素電極が設けられ、
前記データバス駆動回路は、前記第１及び第２のサブ画素電極に、逆極性の駆動電圧を印加することを特徴とする液晶表示装置。（図４５，４６）
（付記１９）付記１８において、
前記第１または第２のサブ画素電極は、それぞれ前記配向規制手段としての第２のスリットを有し、前記第１のスリットは、当該第２のスリットよりもスリット幅が小さいことを特徴とする液晶表示装置。（図４５、図４６）。

（付記２０）付記１８において、
前記第１のスリットの方向が、前記１対の基板に設けられる偏光板の偏光軸方向に対して９０度のほぼ半分の角度を有することを特徴とする液晶表示装置。

（付記２１）付記１８において、
前記第１及び第２のサブ画素電極の面積が異なり、
前記データバス駆動回路は、画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第１の駆動信号を前記第１のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第１の駆動信号より低い輝度の第２の駆動信号を前記第２のサブ画素電極に印加し、前記第１及び第２の駆動信号は共通電極に対して逆極性であることを特徴とする液晶表示装置。

（付記２２）付記１または１８において、
前記サブ画素電極が複数に分割され、画素領域内において当該分割されたサブ画素電極が分散して配置されていることを特徴とする液晶表示装置。（図４９、図５０）
（付記２３）付記２２において、
前記第１または第２のサブ画素電極は、逆極性の駆動信号が印加される１対のデータバス線とほぼ同じ面積を介して近接配置されていることを特徴とする液晶表示装置。

（付記２４）付記２２において、
前記第１及び第２のサブ画素電極に対応して、異なる色のカラーフィルタが形成されていることを特徴とする液晶表示装置。

（付記２５）付記２４において、
前記画素領域内の異なる色のカラーフィルタの間には、ブラックストライプ膜が形成されず、前記画素領域間の異なる色のカラーフィルタの間には、ブラックストライプ膜が形成されていることを特徴とする液晶表示装置。

（付記２６）付記２２において、
前記分散配置された分割サブ画素電極が、画素領域内に配置されたデータバス線と重ねて設けられる接続領域を介して接続されることを特徴とする液晶表示装置。

（付記２７）付記１または１８において、
前記画素領域の両側に前記データバス線が配置され、当該画素領域内には前記データバス線が配置されていないことを特徴とする液晶表示装置。

ＭＶＡタイプの液晶表示装置を説明するための断面図である。 ＭＶＡタイプの液晶表示装置を説明するためのＴＦＴ側基板の平面図である。 ＭＶＡタイプにおける画素電極と共通電極間の液晶分子の垂直配向を説明する断面図である。 別のＭＶＡタイプにおける画素電極と共通電極間の液晶分子の垂直配向を説明する断面図である。 表示パネルに対する正面方向と上６０度方向を示す図である。 液晶分子と観察方向との関係を示す図である。 ＭＶＡタイプの液晶表示パネルにおける印加電圧と液晶層の透過率との関係を示す図である。 ＭＶＡタイプの液晶表示パネルにおける入力階調に対する輝度を示す図である。 所定の輝度の組み合わせを有する画像例のＲＧＢの輝度のヒストグラムを示す図である。 第１の実施の形態における液晶表示装置の概略図である。 本実施の形態におけるサブ画素電極に印加する駆動信号の電圧特性を示す図である。 本実施の形態の液晶表示パネルにおける入力階調に対する輝度を示す図である。 本実施の形態の液晶表示装置における階調変換テーブルを示す図である。 第１の実施の形態における液晶表示パネルの具体的構成を示す平面図及び回路図である。 図１４（Ａ）の平面図の一部断面図である。 フィールドスルー電圧を説明する図である。 第１の実施の形態における別の液晶表示装置の概略図である。 第１の実施の形態においてサブ画素電極の面積比を異ならせた場合の入力階調と輝度との関係を示す図である。 第１の実施の形態におけるサブ画素電極の面積比１：２の場合の変換テーブルを示す図である。 第１の実施の形態におけるサブ画素電極の面積比１：３の場合の変換テーブルをそれぞれ示す図である。 第１の実施の形態における面積比を１：３のサブ画素電極の構成例を示す図である。 第１の実施の形態における面積比を約２：１等にしたサブ画素電極の構成例を示す図である。 第１の実施の形態におけるサブ画素電極の変形例を示す図である。 図２３（Ａ）のサブ画素電極を駆動するための画像信号処理回路を示す図である。 第２の実施の形態における液晶表示装置の入力階調と輝度との関係を示す図である。 第２の実施の形態における階調変換回路の変換テーブルを説明する図である。 第２の実施の形態における階調変換回路の変換テーブル例である。 第２の実施の形態における入力階調と輝度との関係を示す図である。 第２の実施の形態における変形例の輝度特性である。 第２の実施の形態における変形例の階調変換回路の変換テーブル例である。 第３の実施の形態におけるサブ画素電極の構成例を示す模式図である。 第３の実施の形態におけるサブ画素電極の別の構成例を示す模式図である。 第３の実施の形態におけるサブ画素電極の別の構成例を示す模式図である。 第４の実施の形態の原理を説明するための図である。 パターンＡ，Ｂ，Ｃの場合の入力階調に対する輝度の特性を示す図である。 パターンＢの変換テーブルを構成する４つのテーブル例を示す図である。 パターンＣの変換テーブルを構成する４つのテーブル例を示す図である。 図３６の４つの変換テーブルを組み合わせたパターンＢについての階調変換回路の変換テーブル例を示す図である。 図３７の４つの変換テーブルを組み合わせたパターンＣについての階調変換回路の変換テーブル例を示す図である。 第４の実施の形態における階調変換回路の構成図である。 階調変換回路による変換テーブルの選択例を示す図である。 階調変換回路による変換テーブルの選択例を示す図である。 階調変換回路３０の変換テーブル選択アルゴリズムを示すフローチャート図である。 第５の実施の形態におけるサブ画素電極間のスリットを説明する図である。 第５の実施の形態におけるサブ画素電極の構造図である。 第５の実施の形態におけるサブ画素電極の別の構造図である。 第５の実施の形態における駆動信号波形図である。 第５の実施の形態における駆動信号波形図である。 第６の実施の形態におけるサブ画素電極の構造図である。 第６の実施の形態におけるサブ画素電極の構造図である。 第６の実施の形態におけるサブ画素電極の別の構造図である。 第６の実施の形態におけるサブ画素電極の別の構造図である。 第７の実施の形態におけるサブ画素電極の構成図である。 第７の実施の形態におけるサブ画素電極の構成図である。

符号の説明

PX:画素、SPX1,SPX2:サブ画素電極、DB0-1,DB0-2:データバス線
T00-1,T00-2:スイッチング素子、DDR0-1,DDR0-2:データバス駆動回路
３０：階調変換回路、Din:入力画像信号

Claims (10)

1. １対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
   前記基板上にマトリクス状に配置され、それぞれ複数のサブ画素電極を有する画素と、
   前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
   前記スイッチング素子に接続された複数のデータバス線と、
   前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
   前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
   前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
   １つの画素内において、面積が異なる第１及び第２のサブ画素電極が設けられ、
   前記データバス駆動回路は、画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第１の駆動信号を前記第１のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第１の駆動信号より低い輝度の第２の駆動信号を前記第２のサブ画素電極に印加することを特徴とする液晶表示装置。
2. 請求項１において、
   前記データバス線は、１つの画素に対して第１及び第２のデータバス線を有し、
   前記データバス駆動回路は、前記第１及び第２のデータバス線を介して前記第１及び第２の駆動信号を前記第１及び第２のサブ画素電極にそれぞれ印加することを特徴とする液晶表示装置。
3. 請求項１において、
   前記データバス駆動回路は、共通のデータバス線を介して、前記第１及び第２の駆動信号を前記第１及び第２のサブ画素電極に、時分割でそれぞれ印加することを特徴とする液晶表示装置。
4. 請求項１乃至３のいずれかにおいて、
   更に、前記画像信号の入力階調を前記第１及び第２の駆動信号に対応する出力階調に変換する階調変換回路を有し、前記データバス駆動回路は、当該出力階調に応じて前記第１及び第２の駆動信号をサブ画素電極に印加することを特徴とする液晶表示装置。
5. 請求項１において、
   前記データバス線方向に隣接する第１及び第２の画素がそれぞれ前記第１のサブ画素電極を有し、当該隣接する第１及び第２の画素が共通の第２のサブ画素電極を共有し、前記第１の画素への駆動は当該第１の画素の第１のサブ画素電極及び共有する第２のサブ画素電極の駆動により行われ、前記第２の画素への駆動は前記共有する第２のサブ画素電極と当該第２の画素の第１のサブ画素電極の駆動により行われることを特徴とする液晶表示装置。
6. 請求項１において、
   前記第１のサブ画素電極の面積が前記第２のサブ画素電極より小さく、
   前記データバス駆動回路は、前記画像信号の入力階調が低い側の第１の階調領域においては、前記第１の駆動信号を前記第１のサブ画素電極に、前記第２の駆動信号を前記第２のサブ画素電極にそれぞれ印加し、
   前記データバス駆動回路は、更に、前記第１の階調領域より高い側の第２の階調領域においては、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第３の駆動信号を前記第２のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第３の駆動信号より低い輝度の第４の駆動信号を前記第１のサブ画素電極に印加することを特徴とする液晶表示装置。
7. 請求項６において、
   更に、前記画像信号の入力階調を、前記第１の階調領域においては、前記第１及び第２の駆動信号に対応する第１及び第２の出力階調に変換し、前記第２の階調領域においては、前記第３及び第４の駆動信号に対応する第３及び第４の出力階調に変換し、当該出力階調を前記データバス駆動回路に供給する階調変換回路を有し、
   当該階調変換回路は、
   前記第１及び第２の駆動信号が同じ入力階調に対して第１の差を有し且つ前記第３及び第４の駆動信号が同じ入力階調に対して第２の差を有する第１の変換モードと、前記第１及び第２の駆動信号が同じ入力階調に対して前記第１の差よりも小さい第３の差を有し且つ前記第３及び第４の駆動信号が同じ入力階調に対して前記第２の差よりも小さい第４の差を有する第２の変換モードとを有し、
   更に、当該階調変換回路は、画素毎に複数の色の画像信号の入力階調を比較し、第１の入力階調を有する第１の色の入力階調を前記第１の変換モードで前記第１乃至第４の出力階調に変換し、前記第１の入力階調よりも高い第２の入力階調を有する第２色の入力階調を前記第２の変換モードで前記第１乃至第４の出力階調に変換することを特徴とする液晶表示装置。
8. １対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
   前記基板上にマトリクス状に配置され、それぞれ複数のサブ画素電極を有する画素と、
   前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
   前記スイッチング素子に接続された複数のデータバス線と、
   前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
   前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
   前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
   １つの画素内において、第１のサブ画素電極と当該第１のサブ画素電極より面積が大きい第２のサブ画素電極とが設けられ、
   前記データバス駆動回路は、前記画像信号の入力階調が低い側の第１の階調領域においては、画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第１の駆動信号を前記第１のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第１の駆動信号より低い輝度の第２の駆動信号を前記第２のサブ画素電極に印加し、
   前記データバス駆動回路は、更に、前記第１の階調領域より高い側の第２の階調領域においては、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させる第３の駆動信号を前記第２のサブ画素電極に印加し、前記画像信号の入力階調に対して階調増加に応じて低輝度から高輝度に変化させ且つ前記第３の駆動信号より低い輝度の第４の駆動信号を前記第１のサブ画素電極に印加することを特徴とする液晶表示装置。
9. １対の基板間に設けられた液晶層を有し、電圧無印加状態で当該液晶層内の液晶分子がほぼ垂直方向に配向している液晶表示装置において、
   前記基板上にマトリクス状に配置され、それぞれ第１及び第２のサブ画素電極を有する画素と、
   前記複数のサブ画素電極にそれぞれ接続された複数のスイッチング素子と、
   前記スイッチング素子に接続された複数のデータバス線と、
   前記スイッチング素子に接続され当該スイッチング素子を制御する複数のゲートバス線と、
   前記データバス線に駆動信号を供給し前記スイッチング素子を介して前記サブ画素電極に当該駆動信号を印加するデータバス駆動回路と、
   前記基板上に設けられ前記液晶分子の配向方向を複数方向に規制する配向規制手段とを有し、
   １つの画素内において、前記配向規制手段としての第１のスリットを介して配置された第１及び第２のサブ画素電極が設けられ、
   前記データバス駆動回路は、前記第１及び第２のサブ画素電極に、逆極性の駆動電圧を印加することを特徴とする液晶表示装置。
10. 請求項９において、
    前記第１または第２のサブ画素電極は、それぞれ前記配向規制手段としての第２のスリットを有し、前記第１のスリットは、当該第２のスリットよりもスリット幅が小さいことを特徴とする液晶表示装置。

Images