JP2010061034A - 液晶表示装置 - Google Patents

Abstract

【課題】輝度の視野角特性および応答特性を簡易に向上させることが可能な液晶表示装置を提供する。
【解決手段】各画素２０の液晶素子２２Ａ，２２Ｂに対する表示駆動における動作を行う際に、各画素２０に対する表示駆動を空間的に複数に分割して分割駆動動作を行う。これにより、表示画面を斜め方向から見た場合のガンマ特性の変動が分散される。また、サブ画素電極２０４Ａ，２０４Ｂにおける複数のスリット２００Ａ，２００Ｂに対応する領域に、配向制御電極２０２Ａ，２０２Ｂを設ける。そして、サブ画素電極２０４Ａの電位が配向制御電極２０２Ａの電位よりも低くなっていると共に、サブ画素電極２０４Ｂの電位が配向制御電極２０２Ｂの電位よりも低くなっているようにする。対向基板２０９側に配向制御体を設けずに、液晶層２０６の液晶分子ＬＣに対して配向規制力が付与される。
【選択図】図１

Description

本発明は、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）素子を用いて表示駆動を行う液晶表示装置に関する。

近年、液晶テレビやノート型パソコン、カーナビゲーション等の表示モニタとして、例えば、垂直配向型液晶を用いたＶＡ（Vertical Alignment）モードを採用した液晶表示装置が提案されている。このＶＡモードでは、液晶分子が負の誘電率異方性、すなわち分子の長軸方向の誘電率が短軸方向に比べて小さい性質を有しており、ＴＮ（Twisted Nematic）モードに比べて広視野角を実現できる。

ところが、ＶＡモードの液晶を用いた液晶表示装置では、表示画面を正面方向から見た場合と斜め方向から見た場合とで、輝度が変動してしまうという問題がある。図１０は、ＶＡモードの液晶を用いた液晶表示装置における、映像信号の階調（０〜２５５階調）と輝度比（２５５階調での輝度に対する輝度比）との関係を表したものである。図中の矢印Ｐ１０１で示したように、正面方向から見た場合（Ｙｓ（０°））と、４５度方向から見た場合（Ｙｓ（４５°））とでは、輝度特性が大きく異なっている（輝度が高くなる方向に変動している）ことが分かる。このような現象は、「しらっちゃけ」や「Wash out」、「Color Shift」などと呼ばれ、ＶＡモードの液晶を用いた場合の液晶表示装置における最大の欠点とされている。

そこで、このような「しらっちゃけ」現象の改善策として、単位画素を複数のサブ画素に分離すると共に、各々のサブ画素でのしきい値を変えるようにしたもの（マルチ画素構造）が提案されている（例えば、特許文献１〜３）。

図１１は、マルチ画素構造における映像信号の階調と各サブ画素の表示態様との関係の一例を表したものである。０階調（黒表示状態）から２５５階調（白表示状態）まで階調が上がる（輝度が高くなる）過程において、まず、画素のうちの一部分（一方のサブ画素）の輝度が高くなっていき、その後、画素のうちの他の部分（他方のサブ画素）の輝度が高くなっていくことが分かる。すなわち、マルチ画素構造ではしきい値が２つ設けられているため、ガンマ特性の変動が分散されている。したがって、例えば図１０中の矢印Ｐ１０２で示したように、マルチ画素構造における４５°方向での輝度特性（Ｙｍ（４５°））では、通常の画素構造における４５°方向での輝度特性（Ｙｓ（４５°））と比べ、「しらっちゃけ」現象が改善されている。

ここで、上記特許文献１〜３に示されたマルチ画素構造は、容量結合によるＨＴ（ハーフトーン・グレスケール）法と呼ばれており、２つのサブ画素間の電位差が容量の比率で定まるようになっている。

一方、上記特許文献１〜３とは異なる、２つトランジスタを用いたマルチ画素構造も提案されている。このマルチ画素構造では、２つのサブ画素はそれぞれ、互いに異なるゲート線またはデータ線に接続されたＴＦＴを介して駆動されるようになっている。つまり、２つのサブ画素はそれぞれ、電気的に完全に独立して駆動されている。そしてこのマルチ画素構造では、各画素の階調データが、一定の変換テーブル（ＬＵＴ；ルックアップテーブル）に従って置換されたり、データドライバにおける複数種類のリファレンス電圧が用いられたりすることにより、サブ画素ごとに駆動されるようになっている。

また、通常の画素構造において、表示駆動の単位フレームを複数（例えば、２つ）のサブフレームに時間的に分割すると共に、所望の輝度を、高輝度のサブフレームと低輝度のサブフレームとを用いて時間的に分割して表現するようにしたものも提案されている。このような手法によっても、マルチ画素構造の場合と同様にハーフトーンの効果を得ることができ、「しらっちゃけ」現象が改善されることが分かっている。

ところで、このようなＶＡモードの液晶表示装置では、電圧が印加されると、基板に垂直に配向していた液晶分子が、負の誘電率異方性によって基板に対して平行な方向に倒れるように応答することにより、光を透過させる構成となっている。ところが、基板に対して垂直方向に配向した液晶分子の倒れる方向（電圧印加時のダイレクタ）は任意であるため、電圧印加により液晶分子の配向が乱れ、電圧に対する応答特性を悪化させる要因となっていた。

そこで、電圧に応答して倒れる方向の規制手段（配向制御体）として、基板上に傾斜面を有する絶縁性の突起物を一定間隔で設けることにより、液晶分子を基板と垂直な方向から特定の方向に傾けて配向させる技術が開示されている（ＭＶＡ−ＬＣＤ；例えば、非特許文献１）。また、別の規制手段（配向制御体）として、画素電極や対向電極の一部にスリット（電極のない部分）を設けることにより、液晶分子に対して斜めに電圧を印加して（斜め電界により）液晶の配向方向を制御する方式も提案されている（ＰＶＡ−ＬＣＤ；例えば、非特許文献２）。

さらに、別の規制手段（配向制御体）として、制御電極上に、スリットを有するフローティング電極を設けるようにしたものが提案されている（例えば、特許文献４〜６）。この手法を用いた場合も、ＭＶＡ−ＬＣＤにおける突起物やＰＶＡ−ＬＣＤにおけるスリットと同様に、液晶分子に対して配向制御力を付与することができ、所望の配向制御が可能となっている。

特開平２−１２号公報 米国特許第４，８４０，４６０号明細書 特許第３０７６９３８号明細書 特許第３４９２５８２号明細書 特許第３５１４２１９号明細書 特開２００１−２３５７５１号公報 ＳＩＤ’９８、ｐ．１０７７、１９９８年 Ａｓｉａ Ｄｉｓｐｌａｙ、ｐ．３８３、１９９８年

ここで、上記非特許文献１，２における配向制御体（突起物やスリット）は、いずれも、ＴＦＴ基板および対向基板の両基板側に配向制御体が設けられている。したがって、対称な光学特性や良好な応答特性を得るためには、ＴＦＴ基板側の配向制御体と対向基板側の配向制御体とが交互に配列するよう、高い精度で貼り合わせる必要があった。よって、結果として、高精度な貼り合せ装置が必要となるという問題があった。

一方、上記特許文献４〜６では、ＴＦＴ基板側にのみ配向制御体が設けられており、対向基板側には配向制御体が存在しない。

ところが、輝度の視野角特性を向上させることを目的として、上記したマルチ画素構造等のハーフトーン技術を用いる場合、画素構造が従来よりも複雑化する傾向にある。そのため、ハーフトーン技術を用いる場合、配向制御体によって電圧に対する応答特性を向上させるためには、より高い精度での張り合わせ技術が要求されることになる。よって、輝度の視野角特性および応答特性を簡易に向上させる技術の提案が望まれていた。

本発明はかかる問題点に鑑みてなされたもので、その目的は、輝度の視野角特性および応答特性を簡易に向上させることが可能な液晶表示装置を提供することにある。

本発明の液晶表示装置は、液晶素子を含む複数の画素が全体としてマトリクス状に配置されると共に、ＴＦＴ基板、対向基板、液晶層、画素電極、対向電極、配向制御電極、容量素子および第１のＴＦＴ素子を有する液晶表示パネルと、各画素の液晶素子に対して入力映像信号に基づく電圧を印加することにより表示駆動を行うと共に、入力映像信号に基づき、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動動作を行う駆動部とを備えたものである。ここで、上記分割駆動動作は、液晶素子に対して印加される液晶印加電圧が入力映像信号に対応する入力印加電圧以上の高電圧側となるように分割駆動動作を行う第１の分割駆動動作群と、上記液晶印加電圧が上記入力印加電圧以下の低電圧側となるように分割駆動動作を行う第２の分割駆動動作群とにより構成されている。また、上記液晶表示パネルにおいて、上記ＴＦＴ基板および前記対向基板が互いに対向配置され、上記液晶層が、垂直配向（ＶＡ）モードの液晶により構成されると共にＴＦＴ基板と対向基板との間に封止され、上記画素電極が、ＴＦＴ基板上において画素ごとに設けられると共に複数のスリット部を有し、上記対向電極が、対向基板上において各画素に共通に設けられ、上記配向制御電極が、ＴＦＴ基板上において複数のスリット部のうちの少なくとも一のスリット部に対応する領域に設けられ、上記容量素子が、画素電極と配向制御電極との対向領域に形成され、上記第１のＴＦＴ素子が、ＴＦＴ基板上に設けられると共に上記容量素子を介して入力映像信号に基づく電圧を液晶素子へ印加するためのものであり、上記画素電極の電位が上記配向制御電極の電位よりも低くなっている。

本発明の液晶表示装置では、ＶＡモードの液晶を用いた各画素の液晶素子に対する表示駆動における動作を行う際に、映像信号に基づき、各画素に対する表示駆動が空間的または時間的に複数に分割されて分割駆動動作がなされるため、そのような分割駆動動作を行わない場合と比べ、表示画面を斜め方向から見た場合のガンマ特性（映像信号の階調と輝度との関係を示す特性）の変動（表示画面を正面方向から見た場合からの変動）が分散される。また、ＴＦＴ基板上の画素電極における複数のスリット部のうちの少なくとも一のスリット部に対応する領域に配向制御電極が設けられると共に、上記画素電極の電位がこの配向制御電極の電位よりも低くなっているため、配向制御電極上の液晶層の電界が、他の領域における液晶層の電界よりも大きくなる。これにより、対向基板側に配向制御体（例えば、突起物やスリットなど）を設けることなく、液晶層の液晶分子に対する配向規制力の付与が可能となる。

本発明の液晶表示装置によれば、ＶＡモードの液晶を用いた各画素の液晶素子に対する表示駆動における動作を行う際に、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動動作を行うようにしたので、そのような分割駆動動作を行わない場合と比べ、表示画面を斜め方向から見た場合のガンマ特性の変動を分散させることができ、輝度の視野角特性を向上させることができる。また、ＴＦＴ基板上の画素電極における複数のスリット部のうちの少なくとも一のスリット部に対応する領域に配向制御電極を設けると共に、上記画素電極の電位がこの配向制御電極の電位よりも低くなっているようにしたので、対向基板側に配向制御体を設けずに液晶層の液晶分子に対して配向規制力を付与することができ、簡易な構成で応答特性を向上させることができる。よって、輝度の視野角特性および応答特性を簡易に向上させることが可能となる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。この液晶表示装置１は、液晶表示パネル２と、バックライト部３と、画像処理部４１と、データドライバ５１と、ゲートドライバ５２と、タイミング制御部６１と、バックライト駆動部６２とを備えている。

バックライト部３は、液晶表示パネル２に対して光を照射する光源であり、例えばＣＣＦＬ（Cold Cathode Fluorescent Lamp：冷陰極蛍光ランプ）やＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成される。

液晶表示パネル２は、後述するゲートドライバ５２から供給される駆動信号に従って、データドライバ５１から供給される駆動電圧に基づいてバックライト部３から発せられる光を変調することにより、映像信号Ｄinに基づく映像表示を行うものである。この液晶表示パネル２は、全体としてマトリクス状に並んで配置された複数の画素２０を含んで構成されている。各画素２０は、Ｒ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素（図示しないＲ，Ｇ，Ｂ用のカラーフィルタが設けられている画素であり、Ｒ，Ｇ，Ｂの色の表示光を射出する画素）により構成されている。

画像処理部４１は、外部からの映像信号Ｄinに対して所定の画像処理を施すことにより、ＲＧＢ信号である映像信号Ｄ１を生成するものである。

ゲートドライバ５２は、タイミング制御部６１によるタイミング制御に従って、液晶表示パネル２内の各画素２０を図示しない走査線（後述するゲート線Ｇ）に沿って線順次駆動するものである。

データドライバ５１は、液晶表示パネル２の各画素２０へそれぞれ、タイミング制御部６１から供給される映像信号Ｄ１に基づく駆動電圧を供給するものである。具体的には、このデータドライバ５１は、映像信号Ｄ１に対してＤ／Ａ変換を施すことにより、アナログ信号である映像信号（上記駆動電圧）を生成し、各画素２０へ出力するようになっている。

バックライト駆動部６２は、バックライト部３の点灯動作（発光動作）を制御するものである。タイミング制御部６１は、ゲートドライバ５２およびデータドライバ５１の駆動タイミングを制御すると共に、映像信号Ｄ１をデータドライバ５１へ供給するものである。

次に、図２を参照して、各画素２０に形成された画素回路の構成について詳細に説明する。図２は、各画素２０内の画素回路の回路構成例を表したものである。

画素２０は、２つのサブ画素２０Ａ，２０Ｂにより構成され、マルチ画素構造となっている。サブ画素２０Ａは、主容量素子である液晶素子２２Ａと、補助容量素子２３Ａと、容量素子２４Ａと、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子２１Ａとを有している。一方、サブ画素２０Ｂは、主容量素子である液晶素子２２Ｂと、補助容量素子２３Ｂと、容量素子２４Ｂとを有している。また、画素２０には、駆動対象の画素を線順次で選択するための１本のゲート線Ｇと、駆動対象の画素２０内のサブ画素２０Ａ，２０Ｂに対して駆動電圧（データドライバ５１から供給される駆動電圧）を供給するための１本のデータ線Ｄと、補助容量素子２３Ａ，２３Ｂの対向電極側に対して所定の基準電位を供給するためのバスラインである１本の補助容量線Ｃｓとが接続されている。

液晶素子２２Ａは、データ線ＤからＴＦＴ素子２１Ａおよび容量素子２４Ａを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。一方、液晶素子２２Ｂは、データ線ＤからＴＦＴ素子２１Ａおよび容量素子２４Ａ，２４Ｂを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。これら液晶素子２２Ａ，２２Ｂは、詳細は後述するが、ＶＡモードの液晶により構成された液晶層（図示せず）と、この液晶層を挟む一対の電極（図示せず）とを含んで構成されている。液晶素子２２Ａにおける一対の電極のうちの一方（一端）側（後述するサブ画素電極２０４Ａ側）は、接続点Ｐ２に接続され、他方（他端）側（後述する対向電極２０８側）は、接地されている。また、液晶素子２２Ｂにおける一対の電極のうちの一方（一端）側（後述するサブ画素電極２０４Ｂ側）は、接続点Ｐ３に接続され、他方（他端）側（後述する対向電極２０８側）は、接地されている。

補助容量素子２３Ａ，２３Ｂは、液晶素子２２Ａ，２２Ｂの蓄積電荷を安定化させるための容量素子である。補助容量素子２３Ａの一端は、配線Ｌ２を介して接続点Ｐ２および後述する容量素子２４Ｂの一端に接続され、他端は補助容量線Ｃｓに接続されている。また、補助容量素子２３Ｂの一端は接続点Ｐ３に接続され、他端は補助容量線Ｃｓに接続されている。

ＴＦＴ素子２１Ａは、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）により構成されており、ゲートがゲート線Ｇに接続され、ソースが接続点Ｐ１に接続され、ドレインがデータ線Ｄに接続されている。このＴＦＴ素子２１Ａは、後述する容量素子２４Ａを介して、液晶素子２２Ａの一端、補助容量素子２３Ａの一端および後述する容量素子２４Ｂの一端に対してそれぞれ、画素２０用の駆動電圧（映像信号Ｄ１に基づく駆動電圧）を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、データ線Ｄと容量素子２４Ａの一端（接続点Ｐ１）との間を選択的に導通させるようになっている。なお、本実施の形態の画素２０では、サブ画素２０Ａ内にのみ、スイッチング素子としてのＴＦＴ素子（ＴＦＴ素子２１Ａ）が設けられている。

容量素子２４Ａは、一端が接続点Ｐ１（後述する配向制御電極２０２Ａ側）に接続され、他端が接続点Ｐ２（液晶素子２２Ａにおける後述するサブ画素電極２０４Ａ側）に接続されている。この容量素子２４Ａは、詳細は後述するが、配向制御電極２０２Ａの電位を、サブ画素電極２０４Ａの電位よりも高くする（サブ画素電極２０４Ａの電位を、配向制御電極２０２Ａの電位よりも低くする）ためのものである。

容量素子２４Ｂは、一端が配線Ｌ２を介して接続点Ｐ２（後述する配向制御電極２０２Ｂおよびサブ画素電極２０４Ａ側）に接続され、他端が接続点Ｐ３（液晶素子２２Ｂにおける後述するサブ画素電極２０４Ｂ側）に接続されている。この容量素子２４Ｂは、２つの役割を有している。１つ目は、ハーフトーン効果を実現するため、サブ画素２０Ａとサブ画素２０Ｂとで（具体的には、液晶素子２２Ａおよび補助容量素子２３Ａと液晶素子２２Ｂおよび補助容量素子２３Ｂとで）、互いに異なる駆動電圧が印加されるようにするための結合容量素子としての役割である。また、２つ目は、詳細は後述するが、配向制御電極２０２Ｂの電位を、サブ画素電極２０４Ｂの電位よりも高くする（サブ画素電極２０４Ｂの電位を、配向制御電極２０２Ｂの電位よりも低くする）ための役割である。このようにして、容量素子２４Ｂが２つの役割を兼ね備えていることにより、画素２０の回路構成が簡便化するようになっている。

次に、図３を参照して、液晶表示パネル２における各画素２０の断面構成について詳細に説明する。図３は、液晶表示パネル２における画素２０の断面構成例を模式的に表したものである。

この液晶表示パネル２では、互いに対向配置されたＴＦＴ基板２０１と対向基板（ＣＦ（Color Filter；カラーフィルタ）基板）２０９との間に、液晶分子ＬＣを含む液晶層２０６が封止されている。

ＴＦＴ基板２０１は、例えばガラス基板により構成されている。このＴＦＴ基板２０１の上には、配向制御電極２０２Ａ，２０２Ｂおよび絶縁層２０３を介して、サブ画素電極２０４Ａ，２０４Ｂが配置されている。また、このＴＦＴ基板２０１上には、画素２０単位で前述のＴＦＴ素子２１Ａが配置されている（図示せず）。なお、配向制御電極２０２Ａおよびサブ画素電極２０４Ａは、サブ画素２０Ａ内に配置されている一方、配向制御電極２０２Ｂおよびサブ画素電極２０４Ｂは、サブ画素２０Ｂ内に配置されている。

絶縁層２０３は、ＴＦＴ基板２０１および配向制御電極２０２Ａ，２０２Ｂと、サブ画素電極２０４Ａ，２０４Ｂとの間に形成されている。この絶縁層２０３は、例えばシリコン窒化物（ＳｉＮ）やシリコン酸化物（ＳｉＯ）等により構成されている。

サブ画素電極２０４Ａ，２０４Ｂは、例えばＩＴＯ（インジウム錫酸化物）等の透明性を有する電極であり、いずれも、ＴＦＴ素子２１Ａ（図３中に図示せず；後述する配向制御電極２０２Ａと電気的に接続されている）に対するフローティング電極となっている。これらサブ画素電極２０４Ａ，２０４Ｂには、複数のスリット２００Ａ，２００Ｂが設けられている。また、サブ画素電極２０４Ａ，２０４Ｂ間には、スリット２００Ｃが設けられている。

配向制御電極２０２Ａは、ＴＦＴ基板２０１上において、複数のスリット２００Ａのうちの少なくとも１つのスリット２００Ａに対応する領域に設けられている。また、配向制御電極２０２Ｂは、ＴＦＴ基板２０１上において、複数のスリット２００Ｂのうちの少なくとも１つのスリット２００Ｂに対応する領域に設けられている。すなわち、このような配向制御電極２００Ａ，２００Ｂは、サブ画素２０Ａ，２０Ｂごとに設けられている。これら配向制御電極２００Ａ，２００Ｂは、例えばＡｌ（アルミニウム）などの金属材料により構成されている。ここで、サブ画素電極２０４Ａと配向制御電極２０２Ａとの対向領域（図３中の接続点Ｐ１，Ｐ２間）には、絶縁層２０３を介して前述の容量素子２４Ａが形成されている。また、サブ画素電極２０４Ｂと配向制御電極２０２Ｂとの対向領域（図３中の接続点Ｐ２，Ｐ３間）には、絶縁層２０３を介して前述の容量素子２４Ｂが形成されている。そして、サブ画素２０Ａ内のサブ画素電極２０４Ａと、サブ画素２０Ｂ内の配向制御電極２０２Ｂとは、配線Ｌ２を介して互いに電気的に接続されており、同電位となっている。これにより、本実施の形態では、サブ画素電極２０４Ａの電位Ｖ（Ｐ２）が配向制御電極２０２Ａの電位Ｖ（Ｐ１）よりも低くなっていると共に、サブ画素電極２０４Ｂの電位Ｖ（Ｐ３）が配向制御電極２０２Ｂの電位Ｖ（Ｐ２）よりも低くなっている。

対向基板２０９は、ＴＦＴ基板２０１と同様に、例えばガラス基板により構成されている。この対向基板２０９の上には、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタがストライプ状に設けられたカラーフィルタ（図示せず）と、各画素２０に共通の対向電極２０８とが配置されている。

対向電極２０８は、サブ画素電極２０４Ａ，２０４Ｂと同様に、例えばＩＴＯ等の透明性を有する電極であり、対向基板２０９上において各画素２０に共通に設けられている。ただし、この対向電極２０８には、サブ画素電極２０４Ａ，２０４Ｂとは異なり、スリットは設けられていない。

ＴＦＴ基板２０１側のサブ画素電極２０４Ａ，２０４Ｂ上、および対向基板２０９側の対向電極２０８上にはそれぞれ、垂直配向膜２０５，２０７が形成されている。これら垂直配向膜２０５，２０７はそれぞれ、例えば、ポリイミド等の有機材料により構成されており、液晶分子ＬＣを基板面に対して垂直方向に配向させるためのものである。

液晶層２０６は、垂直配向型液晶（ＶＡモードの液晶）より構成され、例えば、負の誘電率異方性を有する液晶分子ＬＣを含んでいる。この液晶分子ＬＣは、その短軸方向の誘電率が長軸方向よりも大きいという性質を有している。この性質により、サブ画素電極２０４Ａ，２０４Ｂと対向電極２０８との間に印加される駆動電圧がオフのときは、液晶分子ＬＣの長軸が基板に対して略垂直になるように配列する一方、駆動電圧がオンになると、液晶分子ＬＣの長軸が基板に対して略平行になるように傾いて配向するようになっている。

ここで、タイミング制御部６１、データドライバ５１およびゲートドライバ５２が、本発明における「駆動部」の一具体例に対応する。また、サブ画素２０Ａが本発明における「第１のサブ画素群」および「第１のサブ画素」の一具体例に対応し、サブ画素２０Ｂが本発明における「第２のサブ画素群」および「第２のサブ画素」の一具体例に対応する。また、ＴＦＴ素子２１Ａが、本発明における「第１のＴＦＴ素子」の一具体例に対応する。

次に、本実施の形態の液晶表示装置１の作用および効果について説明する。

この液晶表示装置１では、図１に示したように、外部から供給された映像信号Ｄinが画像処理部４１により画像処理され、各画素２０用の映像信号Ｄ１が生成される。そしてこの映像信号Ｄ１は、タイミング制御部６１を介してデータドライバ５１へ供給される。データドライバ５１では、映像信号Ｄ１に対するＤ／Ａ変換が施され、アナログ信号である映像信号が生成される。そしてこの映像信号に基づき、ゲートドライバ５２およびデータドライバ５１から出力される各画素２０への駆動電圧によって、画素２０ごとに、線順次の表示駆動動作がなされる。

具体的には、図２に示したように、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、ＴＦＴ素子２１Ａの動作状態および非動作状態（オン・オフ）が切り替えられ、容量素子２４Ａ，２４Ｂを介して、データ線Ｄと液晶素子２２Ａ，２２Ｂおよび容量素子２３Ａ，２３Ｂとの間が選択的に導通される。これにより、データドライバ５１から供給される映像信号に基づく駆動電圧が液晶素子２２Ａ，２２Ｂへと供給され、表示駆動動作がなされる。

すると、図３に示したように、容量素子２４Ａ，２４Ｂを介してデータ線Ｄと液晶素子２２Ａ，２２Ｂおよび容量素子２３Ａ，２３Ｂとの間が導通された画素２０では、バックライト部３からの照明光Ｌoutが液晶表示パネル２において変調され、表示光として出力される。これにより、映像信号Ｄinに基づく映像表示が、液晶表示装置１において行われる。

ここで、本実施の形態では、図２および図３に示したように、各画素２０の液晶素子２２Ａ，２２Ｂに対する表示駆動の際に、映像信号Ｄ１に基づき、各画素２０に対する表示駆動が、空間的に２つに分割されて分割駆動がなされる。具体的には、例えば図４中の矢印Ｐ１０ａ，Ｐ１０ｂで示したように、映像信号Ｄ１に基づいて結合容量素子としても機能する容量素子２４Ｂによって、サブ画素２０Ａ，２０Ｂにはそれぞれ、図中の仮想的な映像信号Ｄ２ａ，Ｄ２ｂに対応する駆動電圧が印加され、これによりサブ画素２０Ａ，２０Ｂには互いに異なる駆動電圧が印加される。

より具体的には、このときの分割駆動動作は、図４に示したように、液晶素子２２Ａに対して印加される液晶印加電圧が、映像信号Ｄ１に対応する入力印加電圧以上の高電圧側となるように分割駆動動作を行う第１の分割駆動動作（サブ画素２０Ａに対する分割駆動動作）と、液晶素子２２Ｂに対して印加される液晶印加電圧が、上記入力印加電圧以下の低電圧側となるように分割駆動動作を行う第２の分割駆動動作（サブ画素２０Ｂに対する分割駆動動作）と、により構成される。これは、サブ画素電極２０４Ａ，２０４ＢがいずれもＴＦＴ素子２１Ａに対するフローティング電極となっているためである。すなわち、フローティング電極となっていることにより、配向制御電極２０２Ａに対して映像信号Ｄ１に対応する入力印加電圧が供給されると、液晶素子２２Ａと液晶素子２２Ｂとの容量比または補助容量素子２３Ａと補助容量素子２３Ｂとの容量比に応じて容量分配された電圧が、サブ画素電極２０４Ａ，２０４Ｂへ印加されることになるからである。

これにより、本実施の形態では、このような分割駆動がなされない場合と比べ、表示画面を斜め方向（例えば、４５°方向）から見た場合のガンマ特性（映像信号Ｄ１の輝度レベルの階調と、明るさ（輝度）との関係を示す特性）の変動（表示画面を正面方向から見た場合からの変動）が、分散される。したがって、分割駆動がなされていない場合と比べ、輝度の視野角特性が向上する。

また、本実施の形態では、ＴＦＴ基板２０１上のサブ画素電極２０４Ａ，２０４Ｂにおける複数のスリット２００Ａ，２００Ｂのうちの少なくとも１つのスリット部に対応する領域に、配向制御電極２０２Ａ，２０２Ｂが設けられている。そして、サブ画素電極２０４Ａの電位Ｖ（Ｐ２）が配向制御電極２０２Ａの電位Ｖ（Ｐ１）よりも低くなっていると共に、サブ画素電極２０４Ｂの電位Ｖ（Ｐ３）が配向制御電極２０２Ｂの電位Ｖ（Ｐ２）よりも低くなっている。

これにより、配向制御電極２０２Ａ，２０２Ｂ上の液晶層２０６の電界が、他の領域における液晶層２０６の電界よりも大きくなり、従来のスリット構造で生じる配向制御能とは逆の配向規制力が働き、安定して所望の配向分割が実現される。よって、図３に示したように、サブ画素電極２０４Ａ，２０４Ｂと対向電極２０８との間に電圧が印加されたとき、スリット２００Ａ，スリット２００Ｂ上には、通常とは逆方向の斜め電界が発生する。すなわち、スリット２００Ｃとは逆方向の斜め電界が発生する。その結果、各液晶分子ＬＣは、基板面に対する垂直方向からスリット２００Ａ，スリット２００Ｂの方向へ傾いて配列することになる。このようにして、対向基板２０９側に配向制御体（例えば、突起物やスリットなど）を設けることなく、液晶層２０６の液晶分子ＬＣに対する配向規制力の付与が可能となる。

以上のように本実施の形態では、ＶＡモードの液晶を用いた各画素２０の液晶素子２２Ａ，２２Ｂに対する表示駆動における動作を行う際に、各画素２０に対する表示駆動を空間的に複数に分割して分割駆動動作を行うようにしたので、そのような分割駆動動作を行わない場合と比べ、表示画面を斜め方向から見た場合のガンマ特性の変動を分散させることができ、輝度の視野角特性を向上させることができる。また、ＴＦＴ基板２０１上のサブ画素電極２０４Ａ，２０４Ｂにおける複数のスリット２００Ａ，２００Ｂのうちの少なくとも１つのスリット部に対応する領域に配向制御電極２０２Ａ，２０２Ｂを設けると共に、サブ画素電極２０４Ａの電位Ｖ（Ｐ２）が配向制御電極２０２Ａの電位Ｖ（Ｐ１）よりも低くなっており、かつ、サブ画素電極２０４Ｂの電位Ｖ（Ｐ３）が配向制御電極２０２Ｂの電位Ｖ（Ｐ２）よりも低くなっているようにしたので、対向基板２０９側に配向制御体を設けずに液晶層２０６の液晶分子ＬＣに対して配向規制力を付与することができ、簡易な構成で応答特性を向上させることができる。よって、輝度の視野角特性および応答特性を簡易に向上させることが可能となる。

また、対向基板２０９側に配向制御体が存在しないため、高いしらちゃけ改善効果を維持しつつ、簡便なプロセスにより、ＴＦＴ基板２０１と対向基板２０９との貼り合せを行うことが可能となる。

また、このような簡便なプロセスが実現されることにより、プロセスタイムの短縮化や張り合わせ装置の簡略化が実現され、高いしらちゃけ改善効果を維持しつつ、コストダウンを図ることができる。

また、このような簡便なプロセスが実現されることにより、高いしらちゃけ改善効果を維持しつつ、基板やパネルサイズの大型化を図ることも可能となる。

さらに、本実施の形態の画素２０では、容量素子２４Ｂが前述の２つの役割を兼ね備えているため、画素２０の回路構成が簡便化する。よって、画素２０における高開口率化を図ることができ、高輝度化を図ることができるか、もしくは、バックライト部３の簡素化によるコストダウンを図ることも可能となる。

次に、本発明の変形例をいくつか挙げて説明する。なお、これらの変形例において、本実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

（変形例１）
図５は、本発明の変形例１に係る画素（画素２０−１）の画素回路を表したものである。

本変形例では、各画素２０−１内に、ゲート線Ｇの制御に応じて、各サブ画素電極２０４Ａ，２０４Ｂ（図５中の接続点Ｐ２，Ｐ３）とデータ線Ｄとの間を電気的に接続するためのＴＦＴ素子２１Ｃ（第２のＴＦＴ素子）が設けられている。このＴＦＴ素子２１Ｃは、サブ画素電極２０４Ａ，２０４ＢがＴＦＴ素子２１Ａに対するフローティング電極となっていることによる液晶層２０６が焼き付き易いという問題を回避するための、焼き付き防止回路として機能するものである。なお、その他の回路構成は、上記実施の形態における画素２０と同様である。

このような構成により本変形例では、各サブ画素電極２０４Ａ，２０４Ｂがフローティング電極ではなくなるため、焼付き問題を回避することができる。また、ＴＦＴ素子２１Ｃの書込み能力と、容量素子２４Ａ，２４Ｂの容量値とを調整することにより、焼付き問題を回避すると同時に、上記実施の形態と同様のしらちゃけ改善効果を実現することができる。

なお、このような焼き付き防止回路は、本変形例で示した回路構成には限られず、他の回路構成としてもよい。

（変形例２，３）
図６は、本発明の変形例２に係る画素（画素２０−２）の画素回路を表したものである。また、図７は、本発明の変形例３に係る画素（画素２０−３）の画素回路を表したものである。

図６に示した変形例２では、各画素２０−２（サブ画素２０Ａ−２，２０Ｂ−２からなる）が、１本のゲート線Ｇおよび２本のデータ線ＤＡ，ＤＢが接続されたマルチ画素構造となっている。また、この画素２０−２では、サブ画素２０Ａ−２，２０Ｂ−２の両方に、ＴＦＴ素子（ＴＦＴ素子２１Ａ，２１Ｂ）が設けられている。

一方、図７に示した変形例３では、各画素２０−３（サブ画素２０Ａ−３，２０Ｂ−３からなる）が、２本のゲート線ＧＡ，ＧＢおよび１本のデータ線Ｄが接続されたマルチ画素構造となっている。また、この画素２０−３においても、サブ画素２０Ａ−３，２０Ｂ−３の両方に、ＴＦＴ素子（ＴＦＴ素子２１Ａ，２１Ｂ）が設けられている。なお、このような画素２０−３の場合、例えば、表示駆動の単位フレーム（１フレーム期間）を時間軸に沿って２分割して２つのサブフレーム期間を設けると共に、各サブフレーム期間内でゲート線ＧＡ，ＧＢから供給される選択信号およびデータドライバＤから供給される駆動電圧に従って、各サブ画素２０Ａ−３，２０Ｂ−３が駆動されることになる。

このようにして変形例２，３のように、２つＴＦＴ素子を有するマルチ画素構造においても、容量素子２４Ａ，２４Ｂを設けることにより、上記実施の形態と同様の配向制御機能を付与することが可能である。

なお、変形例２，３の画素２０−２，２０−３においても、変形例１で示したような焼き付き防止回路を設けてもよい。

（変形例４）
図８は、本発明の変形例４に係る画素（画素２０−４）の画素回路を表したものである。

本変形例では、画素２０−４は、通常のシングル構造の画素（１つの液晶素子２２、１つの補助容量素子２３および１つのＴＦＴ素子２１を有すると共に、１本のゲート線Ｇおよび１本のデータ線Ｄが接続されている）となっている。そして、各画素２０−４内に、１つの容量素子２４が設けられている。

ただし、本変形例では例えば図９に示したように、表示駆動の単位フレーム（１フレーム期間）を２つのサブフレーム期間ＳＦＡ，ＳＦＢに時間的に分割すると共に、所望の輝度を高輝度のサブフレームＳＦＡと低輝度のサブフレームＳＦＢとを用いて分割して表現することによって、マルチ画素構造の場合と同様のハーフトーンの効果が得られるようになっている。具体的には、映像信号Ｄ１に基づき、各画素２０−４に対する表示駆動を、サブフレーム期間ＳＦＡ，ＳＦＢごとに時間的に２つに分割して分割駆動動作を行うようになっている。すなわち、このときの分割駆動動作は、液晶素子２２に対して印加される液晶印加電圧が映像信号Ｄ１に対応する入力印加電圧以上の高電圧側となるように分割駆動動作を行う第１の分割駆動動作（サブフレーム期間ＳＦＡに対する分割駆動動作）と、液晶素子２２に対して印加される液晶印加電圧が上記入力印加電圧以下の低電圧側となるように分割駆動動作を行う第２の分割駆動動作（サブフレーム期間ＳＦＢに対する分割駆動動作）と、により構成されている。

このようにして本変形例のように、時間的に分割した分割駆動動作を行う場合においても、容量素子２４を設けることにより、上記実施の形態と同様の配向制御機能を付与することが可能である。

なお、本変形例の画素２０−４においても、変形例１で示したような焼き付き防止回路を設けてもよい。

以上、実施の形態およびその変形例をいくつか挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々の変形が可能である。

例えば、各画素内のサブ画素の数および１フレーム期間内のサブフレーム期間の数は、これまで説明したような２つの場合には限られず、３つ以上であってもよい。

また、各画素の回路構成や断面構成は、上記実施の形態等で説明したものには限られず、他の構成とてしてもよい。

本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。 図１に示した画素の詳細構成を表す回路図である。 図１に示した画素の詳細構成を表す断面図である。 各画素に供給される映像信号と各サブ画素への印加電圧との関係の一例を表す特性図である。 本発明の変形例１に係る画素の構成を表す回路図である。 本発明の変形例２に係る画素の構成を表す回路図である。 本発明の変形例３に係る画素の構成を表す回路図である。 本発明の変形例４に係る画素の構成を表す回路図である。 図８に示した変形例４に係る表示駆動の際のサブフレーム期間について説明するためのタイミング図である。 従来の液晶表示装置における映像信号の階調と液晶表示パネルの正面方向および４５°方向での輝度比との関係の一例を表す特性図である。 従来のマルチ画素構造における映像信号の階調と各サブ画素の表示態様との関係の一例を表す平面図である。

符号の説明

１…液晶表示装置、２…液晶表示パネル、２０，２０−１〜２０−４…画素、２０Ａ，２０Ｂ，２０Ａ−２，２０Ｂ−２，２０Ａ−３，２０Ｂ−３，…サブ画素、２００Ａ，２００Ｂ，２００Ｃ…スリット、２０１…ＴＦＴ基板、２０２Ａ，２０２Ｂ…配向制御電極、２０３…絶縁層、２０４Ａ，２０４Ｂ…サブ画素電極、２０５，２０７…垂直配向膜、２０６…液晶層、２０８…対向電極、２０９…対向（ＣＦ）基板、２１，２１Ａ，２１Ｂ，２１Ｃ…ＴＦＴ素子、２２，２２Ａ，２２Ｂ…液晶素子、２３，２３Ａ，２３Ｂ…補助容量素子、２４，２１Ａ，２４Ｂ…容量素子、３…バックライト部、４１…画像処理部、５１…データドライバ、５２…ゲートドライバ、６１…タイミング制御部、６２…バックライト駆動部、Ｄin，Ｄ１，Ｄ２ａ，Ｄ２ｂ…映像信号、Ｇ，ＧＡ，ＧＢ…ゲート線、Ｄ，ＤＡ，ＤＢ…データ線、Ｃｓ…補助容量線、Ｐ１〜Ｐ３…接続点、Ｌ２…配線、ＬＣ…液晶分子、Ｌout…照明光、ＳＦＡ，ＳＦＢ…サブフレーム期間。

Claims (5)

1. 液晶素子を含む複数の画素が全体としてマトリクス状に配置されると共に、ＴＦＴ基板、対向基板、液晶層、画素電極、対向電極、配向制御電極、容量素子および第１のＴＦＴ素子を有する液晶表示パネルと、
   各画素の液晶素子に対して入力映像信号に基づく電圧を印加することにより表示駆動を行うと共に、前記入力映像信号に基づき、各画素に対する表示駆動を空間的または時間的に複数に分割して分割駆動動作を行う駆動部と
   を備え、
   前記分割駆動動作が、
   前記液晶素子に対して印加される液晶印加電圧が、前記入力映像信号に対応する入力印加電圧以上の高電圧側となるように分割駆動動作を行う第１の分割駆動動作群と、
   前記液晶印加電圧が、前記入力印加電圧以下の低電圧側となるように分割駆動動作を行う第２の分割駆動動作群と
   により構成され、
   前記液晶表示パネルにおいて、
   前記ＴＦＴ基板および前記対向基板が、互いに対向配置され、
   前記液晶層が、垂直配向（ＶＡ）モードの液晶により構成されると共に、前記ＴＦＴ基板と前記対向基板との間に封止され、
   前記画素電極が、前記ＴＦＴ基板上において画素ごとに設けられると共に、複数のスリット部を有し、
   前記対向電極が、前記対向基板上において各画素に共通に設けられ、
   前記配向制御電極が、前記ＴＦＴ基板上において、前記複数のスリット部のうちの少なくとも一のスリット部に対応する領域に設けられ、
   前記容量素子が、前記画素電極と前記配向制御電極との対向領域に形成され、
   前記第１のＴＦＴ素子が、前記ＴＦＴ基板上に設けられると共に、前記容量素子を介して前記入力映像信号に基づく電圧を前記液晶素子へ印加するためのものであり、
   前記画素電極の電位が、前記配向制御電極の電位よりも低くなっている
   液晶表示装置。
2. 前記画素が、
   前記第１の分割駆動動作群における動作を行う際に用いられる第１のサブ画素を有する第１のサブ画素群と、
   前記第２の分割駆動動作群における動作を行う際に用いられる第２のサブ画素を有する第２のサブ画素群と
   により構成され、
   前記駆動部は、前記入力映像信号に基づき、各画素に対する表示駆動を前記サブ画素群ごとに空間的に複数に分割して分割駆動動作を行い、
   前記配向制御電極が、前記サブ画素群ごとに設けられている
   請求項１に記載の液晶表示装置。
3. 前記第１のサブ画素群が１つの第１のサブ画素を有すると共に、前記第２のサブ画素群が１つの第２のサブ画素を有し、
   各画素において、
   前記画素電極が、前記第１および第２のサブ画素内にそれぞれ設けられたサブ画素電極により構成され、
   前記第１のサブ画素内にのみ前記第１のＴＦＴ素子が設けられ、
   前記第１のサブ画素内のサブ画素電極と、前記第２のサブ画素内の配向制御電極とが、互いに電気的に接続されて同電位となっている
   請求項２に記載の液晶表示装置。
4. 各画素に対する表示駆動の単位フレーム期間が、
   前記第１の分割駆動動作群における動作を行う際に用いられるサブフレーム期間を有する第１のサブフレーム期間群と、
   前記第２の分割駆動動作群における動作を行う際に用いられるサブフレーム期間を有する第２のサブフレーム期間群と
   により構成され、
   前記駆動部は、前記入力映像信号に基づき、各画素に対する表示駆動を前記サブフレーム期間群ごとに時間的に複数に分割して分割駆動動作を行う
   請求項１に記載の液晶表示装置。
5. 前記液晶表示パネルは、各画素において、前記画素電極と、前記入力映像信号を供給するためのデータ線との間を電気的に接続するための第２のＴＦＴ素子を有する
   請求項１ないし請求項４のいずれか１項に記載の液晶表示装置。

Images