JP4807371B2 - 液晶表示装置 - Google Patents

Description

本発明は、各画素が複数の副画素（サブ画素）構造により構成された液晶表示装置に関する。

近年、液晶テレビやノート型パソコン、カーナビゲーション等の表示モニタとして、例えば、垂直配向型液晶を用いたＶＡ（Vertical Alignment）モードを採用した液晶表示装置が提案されている。このＶＡモードでは、液晶分子が負の誘電率異方性、すなわち分子の長軸方向の誘電率が短軸方向に比べて小さい性質を有しており、ＴＮ（Twisted Nematic）モードに比べて広視野角を実現できる。

ところが、ＶＡモードの液晶を用いた液晶表示装置では、表示画面を正面方向から見た場合と斜め方向から見た場合とで、輝度が変動してしまうという問題がある。具体的には、正面方向から見た場合と、例えば４５度方向から見た場合とでは、輝度特性が大きく異なってしまう（輝度が高くなる方向に変動してしまう）ということである。このような現象は、「しらっちゃけ」や「Wash out」、「Color Shift」などと呼ばれ、ＶＡモードの液晶を用いた場合の液晶表示装置における最大の欠点とされている。

そこで、このような「しらっちゃけ」現象の改善策として、単位画素を２つの副画素（サブ画素）に分離すると共に、各々の副画素でのしきい値を変えるようにしたもの（マルチ画素構造）が提案されている（例えば、特許文献１）。

具体的には、例えば図１４に示したマルチ画素構造（画素１２０の構造）では、画素１２０内に２つの副画素（サブ画素）１２０Ａ，１２０Ｂが設けられている。また、これら２つの副画素１２０Ａ，１２０Ｂ内には、それぞれ液晶素子１２２Ａ，１２２Ｂが形成されている。また、各液晶素子１２２Ａ，１２２ＢにはＴＦＴ（Thin Film Transistor；薄膜トランジスタ）素子１２１Ａ，１２１Ｂが直接接続されており、これらＴＦＴ素子１２１Ａ，１２１Ｂには、共通のゲート線Ｇと、データ線ＤＡまたはデータ線ＤＢとが接続されている。このような構成により、各副画素１２０Ａ，１２０Ｂには、互いに異なる駆動電圧が印加されるようになっている。

また、例えば図１５に示したマルチ画素構造（画素１２０−１の構造）では、２つの副画素１２０Ａ，１２０Ｂのうち、一方の副画素１２０Ａには、ＴＦＴ素子１２１から駆動電圧が直接印加されると共に、他方の副画素１２０Ｂには、ＴＦＴ素子１２１から接続線Ｌ１０１および容量素子１２３Ｂを介して駆動電圧が印加されるようになっている。このような構成により、同様に各副画素１２０Ａ，１２０Ｂには、互いに異なる駆動電圧が印加されるようになっている。

特開２００７−８６７９１号公報

ここで、図１４および図１５に示したいずれの場合においても、マルチ画素構造によって各副画素に互いに異なる駆動電圧が印加されるため、視野角特性がある程度改善されるようになっている。ただし、視野角特性がある程度改善されるもののまだ不十分であり、改善の余地があった。また、各副画素の大きさや、各副画素における液晶の立ち上がり特性に制限があることなどから、液晶の応答速度については十分に改善するには至っていなかった。

なお、上記特許文献１の図１２には、各画素に３つの副画素と２つのＴＦＴ素子とを設けるようにしたマルチ画素構造が提案されている。具体的には、一方のＴＦＴ素子によって２つの副画素が駆動されると共に、他方のＴＦＴ素子によって残り１つの副画素が駆動されるようになっている。ところが、一方のＴＦＴ素子によって駆動される２つの副画素には全く同一の駆動電圧が印加されるようになっていることから、実質的には各画素に２つの副画素が設けられている場合と同様であり、視野角特性の改善効果としては不十分である。

なお、このような問題は、これまで説明したＶＡモードの液晶に特有のものではなく、他のモードの液晶についても同様に生ずるものである。

本発明はかかる問題点に鑑みてなされたもので、その目的は、従来よりも輝度の視野角特性を向上させつつ、応答速度も向上させることが可能な液晶表示装置を提供することにある。

本発明の液晶表示装置は、全体としてマトリクス状に配置され、各々が液晶素子を有する複数の画素と、各画素の液晶素子に対して映像信号に基づく駆動電圧を印加することにより表示駆動を行う駆動手段とを備えたものである。ここで、各画素は、低電圧階調の階調表現に用いられる第１副画素と、上記低電圧階調よりも高電圧の階調である高電圧階調の階調表現に用いられる互いに異なる複数の第２副画素を有する副画素群とにより構成されている。また、上記第１副画素の面積（＝Ｓａ）が、上記副画素群の面積（＝Ｓｂ）よりも小さくなるように設定されている。また、上記駆動手段は、映像信号に基づき第１副画素および複数の第２副画素の各々を個別に駆動する空間分割駆動によって、各画素に対する表示駆動を行うと共に、上記空間分割駆動の際に、第１副画素と副画素群との間でオーバードライブ量が互いに異なることとなるように、第１副画素および複数の第２副画素の各々の駆動電圧に対してオーバードライブ処理を行うようになっている。

本発明の液晶表示装置では、各画素に対する表示駆動の際に、映像信号に基づき、第１副画素および複数の第２副画素の各々を個別に駆動する空間分割駆動がなされるため、そのような空間分割駆動がなされない場合と比べ、表示画面を斜め方向から見た場合のガンマ特性（映像信号の階調と表示輝度との関係を示す特性）の変動（表示画面を正面方向から見た場合からの変動）が分散される。また、副画素群には、互いに異なる複数の第２副画素が設けられているため、各画素には少なくとも３つ以上の副画素が含まれてそれぞれ個別に空間分割駆動がなされることとなり、従来のように各画素内で２つに空間分割駆動がなされている場合と比べ、表示画面を斜め方向から見た場合のガンマ特性の変動が、より効果的に分散される。さらに、低電圧階調の階調表現に用いられる第１副画素の面積Ｓａが、上記高電圧階調の階調表現に用いられる副画素群の面積Ｓｂよりも小さいため、低電圧階調の際に第１副画素に印加される駆動電圧が、従来よりも高くなる。

本発明の液晶表示装置によれば、副画素群に互いに異なる複数の第２副画素を設けると共に、各画素に対する表示駆動の際に、第１副画素および複数の第２副画素の各々を個別に駆動する空間分割駆動を行うようにしたので、表示画面を斜め方向から見た場合のガンマ特性の変動を効果的に分散することができ、輝度の視野角特性を従来よりも向上させることができる。また、第１副画素の面積Ｓａが副画素群の面積Ｓｂよりも小さくなるようにしたので、低電圧階調の際に第１副画素に印加される駆動電圧が従来よりも高くなり、応答速度を向上させることができる。よって、従来よりも輝度の視野角特性を向上させつつ、応答速度も向上させることが可能となる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。この液晶表示装置１は、液晶表示パネル２と、バックライト部３と、画像処理部４１と、マルチ画素変換部４２と、オーバードライブ処理部４３と、３つのＬＵＴ（ルックアップテーブル）保持部４２１，４３１Ａ，４３１Ｂと、データドライバ５１と、ゲートドライバ５２と、タイミング制御部６１と、バックライト制御部６３とを備えている。

バックライト部３は、液晶表示パネル２に対して光を照射する光源であり、例えばＣＣＦＬ（Cold Cathode Fluorescent Lamp：冷陰極蛍光ランプ）やＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成される。

液晶表示パネル２は、後述するゲートドライバ５２から供給される駆動信号に従って、データドライバ５１から供給される駆動電圧に基づいてバックライト部３から発せられる光を変調することにより、映像信号Ｄinに基づく映像表示を行うものである。この液晶表示パネル２は、全体としてマトリクス状に並んで配置された複数の画素２０を含んで構成されている。各画素２０は、Ｒ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素（図示しないＲ，Ｇ，Ｂ用のカラーフィルタが設けられている画素であり、Ｒ，Ｇ，Ｂの色の表示光を射出する画素）により構成されている。また、各画素２０内には、１つの副画素（後述する副画素２０Ａ）および１つの副画素群（後述する副画素群２０Ｂ）による３つの副画素（後述する副画素２０Ａ，２０Ｂ１，２０Ｂ２）を含む画素回路が形成されている。なお、この画素回路の詳細構成については、後述する（図２，図３）。

画像処理部４１は、外部からの映像信号Ｄinに対して所定の画像処理を施すことにより、ＲＧＢ信号である映像信号Ｄ１を生成するものである。

マルチ画素変換部４２は、ＬＵＴ保持部４２１に保持されているＬＵＴ（後述するＬＵＴ１）を用いることにより、画像処理部４１から供給される映像信号Ｄ１を、前述の１つの副画素および１つの副画素群用の２つの映像信号Ｄ２ａ，Ｄ２ｂに変換する（マルチ画素変換を行う）と共に、これら映像信号Ｄ２ａ，Ｄ２ｂをオーバードライブ処理部４３へ供給するものである。このＬＵＴは、映像信号Ｄ１の輝度レベルの階調（入力階調）と、１つの副画素および１つの副画素群に対応する映像信号Ｄ２ａ，Ｄ２ｂの輝度レベルの階調（マルチ画素変換後の階調）とを、Ｒ，Ｇ，Ｂに対応する画素の映像信号ごとに対応付けてなるものである。なお、ＬＵＴ保持部４２１に保持されているＬＵＴの詳細については、後述する（図４，図５）。

オーバードライブ処理部４３は、マルチ画素変換部４２から供給される映像信号Ｄ２ａ，Ｄ２ｂに対してそれぞれ、オーバードライブ処理を行うと共に、このオーバードライブ処理後の映像信号Ｄ３ａ，Ｄ３ｂをタイミング制御部へと供給するものである。また、オーバードライブ処理部４３は、このようなオーバードライブ処理の際、ＬＵＴ保持部４３１Ａに保持されている映像信号Ｄ２ａ用のＬＵＴ（後述するＬＵＴ２Ａ）と、ＬＵＴ保持部４３１Ｂに保持されている映像信号Ｄ２ｂ用のＬＵＴ（後述するＬＵＴ２Ｂ）との２つのＬＵＴを用いることにより、映像信号Ｄ２ａ，Ｄ２ｂの間でオーバードライブ量が互いに異なることとなるようにしている。なお、ＬＵＴ保持部４３１Ａ，４３１Ｂに保持されているＬＵＴの詳細については、後述する（図６）。

ゲートドライバ５２は、タイミング制御部６１によるタイミング制御に従って、液晶表示パネル２内の各画素２０を図示しない走査線（後述するゲート線Ｇ）に沿って線順次駆動するものである。

データドライバ５１は、液晶表示パネル２の各画素２０（より詳細には、各画素２０内の各副画素）へそれぞれ、タイミング制御部６１から供給される映像信号Ｄ３ａ，Ｄ３ｂに基づく駆動電圧を供給するものである。具体的には、このデータドライバ５１は、映像信号Ｄ２ａ，Ｄ２ｂに対し、リファレンス電圧生成部から供給されるリファレンス電圧を用いてそれぞれＤ／Ａ変換を施すことにより、アナログ信号である映像信号（上記駆動電圧）を生成し、各画素２０へ出力するようになっている。

バックライト駆動部６２は、バックライト部３の点灯動作を制御するものである。タイミング制御部６１は、ゲートドライバ５２およびデータドライバ５１の駆動タイミングを制御すると共に、映像信号Ｄ３ａ，Ｄ３ｂをデータドライバ５１へ供給するものである。

次に、図２および図３を参照して、各画素２０に形成された画素回路の構成について詳細に説明する。図２は、この画素２０内の画素回路の回路構成例を表したものである。また、図３は、この画素回路内の液晶素子における画素電極の平面構成例を表したものである。

画素２０は、閾値電圧を例えば２．０Ｖ程度とした場合、低電圧階調（例えば、０〜２．３Ｖ程度の階調）の階調表現に用いられる副画素２０Ａと、この低電圧階調よりも高電圧の階調である高電圧階調（例えば、２．３〜７．０Ｖ程度の階調）の階調表現に用いられる副画素群２０Ｂとにより構成されている。また、この副画素群２０Ｂには、上記高電圧階調の階調表現に用いられる互いに異なる２つの副画素２０Ｂ１，２０Ｂ２が設けられている。すなわち、画素２０には、互いに異なる３つの副画素２０Ａ，２０Ｂ１，２０Ｂ２が設けられており、マルチ画素構造となっている。なお、上記した低電圧階調とは、ノーマリーブラック表示モードの場合には低階調に対応し、ノーマリーホワイト表示モードの場合には高階調に対応する。

副画素２０Ａには、液晶素子２２Ａが設けられている。この副画素２０Ａには、ＴＦＴ素子２１Ａが直接接続されている。また、副画素２０Ｂ１にも同様に、液晶素子２２Ｂ１が設けられている。この副画素２０Ｂ１には、配線Ｌ１を介してＴＦＴ素子２１Ｂが直接接続されている。また、副画素２０Ｂ２にも同様に、液晶素子２２Ｂ２が設けられている。ただし、この副画素２０Ｂ２には、配線Ｌ１および容量素子２３Ｂを介してＴＦＴ素子２１Ｂと接続されている。

画素２０にはまた、駆動対象の液晶素子を線順次で選択するための１本のゲート線Ｇと、駆動対象の液晶素子に対し、副画素２０Ａおよび副画素群２０Ｂごとにそれぞれ駆動電圧（データドライバ５１から供給される駆動電圧）を供給する２本のデータ線ＤＡ，ＤＢとが接続されている。

液晶素子２２Ａは、データ線ＤＡからＴＦＴ素子２１Ａを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。また、液晶素子２２Ｂ１も同様に、データ線ＤＢからＴＦＴ素子２１Ｂを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。一方、液晶素子２２Ｂ２は、データ線ＤＢからＴＦＴ素子２１Ｂおよび容量素子２３Ｂを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。これら液晶素子２２Ａ，２２Ｂ１，２２Ｂ２は、例えばＶＡモードの液晶により構成された液晶層（図示せず）と、この液晶層を挟む一対の電極（図示せず）とを含んで構成されている。これら一対の電極のうちの一方（一端）側は、ＴＦＴ素子２１Ａ，２１Ｂのソースまたは容量素子２３Ｂの一端に接続され、他方（他端）側は接地されている。

ＴＦＴ素子２１Ａは、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）により構成されており、ゲートがゲート線Ｇに接続され、ソースが液晶素子２２Ａの一端に接続され（例えば、図３中のコンタクト部Ｃ１によって電気的に接続され）、ドレインがデータ線ＤＡに接続されている。このＴＦＴ素子２１Ａは、液晶素子２２Ａの一端に対し、副画素２０Ａ用の駆動電圧（映像信号Ｄ２ａに基づく駆動電圧）を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、データ線ＤＡと液晶素子２２Ａの一端との間を選択的に導通させるようになっている。

ＴＦＴ素子２１Ｂも同様にＭＯＳ−ＦＥＴにより構成されており、ゲートがゲート線Ｇに接続され、ソースが液晶素子２２Ｂの一端および容量素子２３Ｂの他端に接続され、ドレインがデータ線ＤＢに接続されている。このＴＦＴ素子２１Ｂは、液晶素子２２Ｂの一端および容量素子２３Ｂの他端に対し、副画素２０Ｂ１，２０Ｂ２用の駆動電圧（映像信号Ｄ２ｂに基づく駆動電圧）を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、データ線ＤＢと液晶素子２２Ｂの一端および容量素子２３Ｂの他端との間を選択的に導通させるようになっている。

容量素子２３Ｂは、ＴＦＴ素子２１Ｂのソースと液晶素子２２Ｂ２の一端との間に配置されている。この容量素子２３Ｂは、ＴＦＴ素子２１Ｂと共に副画素２０Ｂ２に対して駆動電圧を供給するためのものである。これにより、詳細は後述するように、副画素群２０Ｂ内の副画素２０Ｂ１，２０Ｂ２において、互いに異なる駆動電圧が印加されるようになっている。なお、容量素子２３Ｂは、例えば図３に示したように、副画素電極２２０Ｂ２と配線Ｌ１と層間に形成され、コンタクト部Ｃ２によって副画素電極２２０Ｂ１と電気的に接続されるようになっている。

ここで、例えば図３に示した副画素電極２２０Ａ，２２０Ｂ１，２２０Ｂ２のように、液晶素子２２Ａ，２２Ｂ１，２２Ｂ２における上記した一対の電極のうちの一方側の電極は、平面形状となっている。そして本実施の形態では、副画素２０Ａの面積（＝Ｓａ）が、副画素群２０Ｂの面積（＝Ｓｂ；副画素２０Ｂ１の面積Ｓｂ１＋副画素２０Ｂ２の面積Ｓｂ２）よりも小さくなるように設定されている。これにより詳細は後述するが、低電圧階調における液晶の応答速度が向上するようになっている。

なお、副画素２０Ａの面積Ｓａは、画素２０全体の面積（＝Ｓtotal）に対してできるだけ小さいほうが応答速度の観点から好ましく、例えば、副画素２０Ａの面積Ｓａが、画素２０全体の面積Ｓtotalの１／３以下となるように設定されているのが好ましい。これにより、低電圧階調での応答性の改善が特に顕著となるためである。また、副画素２０Ａの面積Ｓａ、副画素２０Ｂ１の面積Ｓｂ１および副画素２０Ｂ２の面積Ｓｂ２の間で、以下の（１１）式を満たすようにするのがより好ましい。これにより、低電圧階調での応答性の改善がさらに顕著となるためである。
Ｓａ＜Ｓｂ１＜Ｓｂ２ ……（１１）

次に、図４および図５を参照して、マルチ画素変換部４２において用いられるＬＵＴ（ＬＵＴ１）について詳細に説明する。なお、以下説明する特性図においては、一例として、映像信号の輝度レベルの階調が、０／２５５階調（黒表示状態）から２５５／２５５階調（白表示状態）までに設定されているものとする。

このＬＵＴ１は、例えば図４に示したように、マルチ画素変換部４２に供給される映像信号Ｄ１の輝度レベルの階調を、副画素２０Ａ用の映像信号Ｄ２ａの輝度レベルの階調と、副画素群２０Ｂ用（副画素２０Ｂ１，２０Ｂ２用）の映像信号Ｄ２ｂの輝度レベルの階調とに分割するためのものである。すなわち、映像信号Ｄ１に基づき、各画素２０に対する表示駆動を、副画素２０Ａおよび副画素群２０Ｂごとに空間的に２つに分割して分割駆動を行うために用いられるものである。

このＬＵＴ１では、入力階調が大きくなるのに応じて、副画素２０Ａに対応する階調が最初に立ち上がり、図４中の階調Ｙ１１で示したように副画素２０Ａに対応する階調がほぼ立ち上がりきった後に、副画素群２０Ｂに対応する階調が立ち上がるようになっている。これにより、副画素２０Ａから副画素群２０Ｂの順に駆動電圧が印加されるようになっている。

また、副画素群２０Ｂ内では、前述のように、副画素２０Ｂ１ではＴＦＴ素子２１Ｂから直接駆動電圧（映像信号Ｄ２ｂに基づく駆動電圧）が供給される一方、副画素２０Ｂ２では、ＴＦＴ素子２１Ｂから容量素子２３Ｂを介して駆動電圧（映像信号Ｄ２ｂに基づく駆動電圧）が供給されるようになっている。したがって、図４に示したＬＵＴ１に基づいて、各副画素２０Ａ，２０Ｂ１，２０Ｂ２に印加される駆動電圧からＬＵＴを換算すると、例えば図５に示したＬＵＴ１０のようになる。具体的には、映像信号Ｄ２ｂに基づき、副画素２０Ｂ１，２０Ｂ２にはそれぞれ、図中の仮想の映像信号Ｄ２ｂ−１，Ｄ２ｂ−２に対応する駆動電圧が印加され、これにより副画素２０Ｂ１，２０Ｂ２には互いに異なる駆動電圧が印加されるようになっている。したがって、このＬＵＴ１０では、入力階調が大きくなるのに応じて、副画素２０Ａに対応する階調が最初に立ち上がり、図５中の階調Ｙ１１で示したように副画素２０Ａに対応する階調がほぼ立ち上がりきった後に、副画素２０Ｂ１に対応する階調が立ち上り、さらに図５中の階調Ｙ１２で示したように副画素２０Ｂ１に対応する階調がほぼ立ち上がりきった後に、副画素２０Ｂ２に対応する階調が立ち上がるようになっている。これにより、副画素２０Ａから副画素２０Ｂ１、副画素２０Ｂ２の順に駆動電圧が印加されるようになっている。

次に、図６を参照して、オーバードライブ処理部４３において用いられる２つのＬＵＴ（ＬＵＴ２Ａ，２Ｂ）について詳細に説明する。

ＬＵＴ２Ａは、例えば図６（Ａ）に示したように、オーバードライブ処理の際の前フレーム（スタートフレーム）における映像信号Ｄ２ａの階調とオーバードライブ処理の際の後フレーム（ターゲットフレーム）における映像信号Ｄ２ａの階調とに基づき、オーバードライブ処理後の後フレーム（ターゲットフレーム）における映像信号Ｄ３ａを決定するためのものである。具体的には、低階調から高階調への応答の際に、より高い階調に相当する映像信号が入力されるようにするものとなっている。また、同様にＬＵＴ２Ｂは、例えば図６（Ｂ）に示したように、オーバードライブ処理の際の前フレーム（スタートフレーム）における映像信号Ｄ２ｂの階調とオーバードライブ処理の際の後フレーム（ターゲットフレーム）における映像信号Ｄ２ｂの階調とに基づき、オーバードライブ処理後の後フレーム（ターゲットフレーム）における映像信号Ｄ３ｂを決定するためのものである。

ここで、本実施の形態では、副画素２０Ａと副画素群２０Ｂ（副画素２０Ｂ１，２０Ｂ２）との間で、オーバードライブ処理の際のオーバードライブ量（図６中におけるオーバードライブ処理後の後フレームにおける映像信号Ｄ３ａ，Ｄ３ｂの階調）が互いに異なることとなるように、ＬＵＴ２Ａ，２Ｂが設定されている。すなわち、副画素２０Ａと副画素群２０Ｂ（副画素２０Ｂ１，２０Ｂ２）との間で、液晶の応答速度を改善するためのオーバードライブ量が互いに独立に設定されている。これにより、詳細は後述するが、ＴＦＴ素子のみが直接接続された副画素（副画素２０Ａ）の特性と、容量素子２３Ｂを含むようにして接続された副画素（副画素２０Ｂ１，２０Ｂ２）の特性の違いが吸収され、最適な応答が実現可能となっている。具体的には、ＬＵＴ２Ｂが使用されて意味があるのは、副画素群２０Ｂがアクティブになるときであるが、このときにはすでに副画素２０Ａはアクティブとなっていてある程度の表示光が出射されている。このため、副画素２０Ｂにおいて、透過光量が変動しても副画素２０Ａの透過光量と重なるため、画素２０全体として、変動量は比較的小さなものとなる。このことから、副画素群２０Ｂにおいて表示する階調としては、ＬＵＴ２Ｂにおいて、ＬＵＴ２Ａと比べてより極端なオーバードライブ量が設定されている。すなわち、図６（Ｂ）に示したＬＵＴ２Ｂでは、図６（Ａ）に示したＬＵＴ２Ａと比べ、階調が大きくなる場合にはより大きな階調が設定されると共に、階調が小さくなる場合にはより小さい階調が設定されている。例えば、６４階調から１９２階調へと変化する場合、ＬＵＴ２Ａでは２２６階調が割り当てられているのに対し、ＬＵＴ２Ｂでは２３１階調が割り当てられている。

ここで、マルチ画素変換部４１、オーバードライブ処理部４３、タイミング制御部６１、データドライバ５１およびゲートドライバ５２が、本発明における「駆動手段」の一具体例に対応する。また、副画素２０Ａが本発明における「第１副画素」の一具体例に対応し、副画素群２０Ｂが本発明における「副画素群」の一具体例に対応し、副画素２０Ｂ１，２０Ｂ２が本発明における「第２副画素」の一具体例に対応する。また、ＴＦＴ素子２１Ａ，２１Ｂが本発明における「２つのスイッチング素子」の一具体例に対応し、容量素子２３Ｂが本発明における「容量素子」の一具体例に対応する。また、図４に示したＬＵＴ１が、本発明における「第１のＬＵＴ」の一具体例に対応する。

次に、本実施の形態の液晶表示装置１の動作について詳細に説明する。

まず、図１〜図４を参照して、液晶表示装置１の基本動作について説明する。

この液晶表示装置１では、図１に示したように、外部から供給された映像信号Ｄinが画像処理部４１により画像処理され、各画素２０用の映像信号Ｄ１が生成される。そしてこの映像信号Ｄ１は、マルチ画素変換部４２へ供給される。マルチ画素変換部４２では、図４に示したＬＵＴ１を用いることにより、供給された映像信号Ｄ１が、副画素２０Ａおよび副画素群２０Ｂ用の２つの映像信号Ｄ２ａ，Ｄ２ｂに変換される（マルチ画素変換）。これら２つの映像信号Ｄ２ａ，Ｄ２ｂはそれぞれ、オーバードライブ処理部４３においてオーバードライブ処理がなされることにより２つの映像信号Ｄ３ａ，Ｄ３ｂとなり、タイミング制御部６１を介してデータドライバ５１へ供給される。データドライバ５１では、映像信号Ｄ３ａ，Ｄ３ｂに対するＤ／Ａ変換が施され、アナログ信号である２つの映像信号が生成される。そしてこれら２つの映像信号に基づき、ゲートドライバ５２およびデータドライバ５１から出力される各画素２０内の副画素２０Ａおよび副画素群２０Ｂへの駆動電圧によって、画素２０ごとに線順次表示駆動動作がなされる。具体的には、図２および図３に示したように、ゲートドライバ５２からゲート線Ｇを介して供給される選択信号に応じて、ＴＦＴ素子２１Ａ，２１Ｂのオン・オフが切り替えられ、データ線ＤＡ，ＤＢと液晶素子２２Ａ，２２Ｂ１および容量素子２３Ｂとの間が選択的に導通されることにより、データドライバ５１から供給される２つの映像信号に基づく駆動電圧が液晶素子２２Ａ，２２Ｂ１，２２Ｂ２へと供給され、表示駆動動作がなされる。

すると、データ線ＤＡ，ＤＢと液晶素子２２Ａ，２２Ｂおよび容量素子２３Ｂとの間が導通された画素２０では、バックライト部３０からの照明光が液晶表示パネル２において変調され、表示光として出力される。これにより、映像信号Ｄinに基づく映像表示が、液晶表示装置１において行われる。

次に、図１〜図４に加えて図５および図７を参照して、本発明の液晶表示装置における特徴的部分について詳細に説明する。図７は、映像信号Ｄ１の階調（入力階調）と各副画素２０Ａ，２０Ｂ１，２０Ｂ２の明るさ（輝度）との関係の一例（ガンマ特性γ１）を表したものである。

本実施の形態の液晶表示装置１では、図４に示したＬＵＴ１を用いることにより、各画素２０の液晶素子２２Ａ，２２Ｂ１，２２Ｂ２に対する表示駆動の際に、映像信号Ｄ１に基づき、各画素２０に対する表示駆動が空間的に２つに分割されて分割駆動がなされる。具体的には、映像信号Ｄ１に対してマルチ画素変換がなされた映像信号Ｄ２ａ，Ｄ２ｂに基づき、各画素２０に対する表示駆動が、副画素２０Ａおよび副画素群２０Ｂごとに空間的に２つに分割されて分割駆動がなされる。したがって、そのような分割駆動がなされない場合と比べ、表示画面を斜め方向（例えば、４５°方向）から見た場合のガンマ特性（映像信号Ｄ１の輝度レベルの階調と、明るさ（輝度）との関係を示す特性）の変動（表示画面を正面方向から見た場合からの変動）が、分散される。これにより、マルチ画素構造による分割駆動がなされていない場合と比べ、輝度の視野角特性が向上する。

また、本実施の形態では、各画素２０内の副画素群２０Ｂには、互いに異なる２つの副画素２０Ｂ１，２０Ｂ２が設けられているため、例えば図４および図５に示したように、映像信号Ｄ２ｂに基づき、副画素２０Ｂ１，２０Ｂ２にはそれぞれ、図中の仮想の映像信号Ｄ２ｂ−１，Ｄ２ｂ−２に対応する駆動電圧が印加され、これにより副画素２０Ｂ１，２０Ｂ２には互いに異なる駆動電圧が印加される。したがって、入力階調が大きくなるのに応じて、副画素２０Ａに対応する階調が最初に立ち上がり、図５中の階調Ｙ１１で示したように副画素２０Ａに対応する階調がほぼ立ち上がりきった後に、副画素２０Ｂ１に対応する階調が立ち上り、さらに図５中の階調Ｙ１２で示したように副画素２０Ｂ１に対応する階調がほぼ立ち上がりきった後に、副画素２０Ｂ２に対応する階調が立ち上がる。これにより、副画素２０Ａから副画素２０Ｂ１、副画素２０Ｂ２の順に駆動電圧が印加される。その結果、例えば図７に示したガンマ特性γ１のように、各画素２０内の３つの副画素２０Ａ，２０Ｂ１，２０Ｂ２がそれぞれ独立に分割駆動されることとなり、従来のように各画素内で２つに分割駆動がなされている場合と比べ、表示画面を斜め方向から見た場合のガンマ特性の変動が、より効果的に分散される（この場合、３段階に分散される）。

さらに、本実施の形態では、副画素２０Ａの面積Ｓａが、副画素群２０Ｂの面積Ｓｂよりも小さくなるように設定されているため、低電圧階調における液晶の応答速度が従来よりも向上する。これは、以下の理由による。まず、一般に液晶の応答は低電圧が印加されるような場合に遅い。例えばＶＡモードの液晶では、黒表示状態からグレー表示状態への遷移の際の応答が遅い。そして黒表示状態からの応答を考えると、黒表示状態から暗いグレー表示状態への遷移の際の応答よりも、黒表示状態から明るいグレー表示状態への遷移の際の応答の方が速くなる。これを利用して、本実施の形態では、例えば副画素２０Ａの面積Ｓａが画素２０全体の面積Ｓtotalの１／４に設定されている場合、白表示状態の１／４の明るさを表示するときには、副画素２０Ａには白表示状態のときと同じ駆動電圧が印加されることになる。すなわち、低電圧階調の際に副画素２０Ａに印加される駆動電圧が従来よりも高くなり、例えば黒表示状態から白表示状態の１／４の明るさへの遷移の際の応答であっても、黒表示状態から白表示状態への遷移の際の応答と同様の応答速度が実現されることとなる。

以上のように本実施の形態では、副画素群２０Ｂに互いに異なる複数の副画素２０Ｂ１，２０Ｂ２を設けると共に、各画素２０の液晶素子に対する表示駆動の際に、各画素２０に対する表示駆動を副画素２０Ａ，２０Ｂ１，２０Ｂ２ごとに空間的に分割して分割駆動を行うようにしたので、表示画面を斜め方向から見た場合のガンマ特性の変動を効果的に分散することができ、輝度の視野角特性を従来よりも向上させることができる。また、副画素２０Ａの面積Ｓａが副画素群２０Ｂの面積Ｓｂよりも小さくなるようにしたので、低電圧階調の際に副画素２０Ａに印加される駆動電圧が従来よりも高くなり、応答速度を向上させることができる。よって、輝度の視野角特性を向上させつつ、全ての階調において応答速度を向上させることが可能となる。

以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。

例えば、上記実施の形態では、図２および図３に示した画素２０のように、各画素において、１本のゲート線Ｇおよび２本のデータ線ＤＡ，ＤＢが接続されている場合のマルチ画素構造について説明したが、例えば図８および図９に示した画素２０−１（変形例１）のように、各画素において、２本のゲート線ＧＡ，ＧＢおよび１本のデータ線Ｄが接続されているようなマルチ画素構造においても、本発明を適用することが可能である。なお、このような画素２０−１の場合、１画素ライン選択期間を時間軸に沿って２分割して２つのサブ画素ライン選択期間を設けると共に、各サブ画素ライン選択期間内でゲート線ＧＡ，ＧＢから供給される選択信号およびデータドライバＤから供給される駆動電圧に従って、各副画素２０Ａ，２０Ｂ−１，２０Ｂ−２が駆動されることになる。

また、上記実施の形態では、副画素２０Ｂ内の副画素２０Ｂ１，２０Ｂ２に対して１つのスイッチング素子２１Ｂおよび１つの容量素子２３Ｂが接続されている場合について説明したが、例えば図１０に示した画素２０−２（変形例２）および図１１に示した画素２０−３（変形例３）のように、副画素２０Ｂ内の副画素２０Ｂ１，２０Ｂ２に対して２つのスイッチング素子２１Ｂ１，２１Ｂ２が接続されているようにしてもよい。すなわち、各画素２０−２に、駆動電圧を各副画素２０Ａ，２０Ｂ１，２０Ｂ２に供給するための３つのＴＦＴ素子２１Ａ，２１Ｂ１，２１Ｂ２が含まれていると共に、映像信号における輝度レベルと各副画素２０Ａ，２０Ｂ１，２０Ｂ２に対応する映像信号における輝度レベルとを対応付けてなるＬＵＴ（図示せず；第２のＬＵＴ）を用いることにより、各副画素２０Ａ，２０Ｂ１，２０Ｂ２に対する分割駆動を行うようにしてもよい。

また、上記実施の形態では、副画素群２０Ｂ内に２つの副画素２０Ｂ１，２０Ｂ２が設けられていることにより各画素２０内に３つの副画素２０Ａ，２０Ｂ１，２０Ｂ２が設けられている場合について説明したが、副画素群に含まれる副画素の数や画素に含まれる副画素の数はこれには限られず、任意に設定することが可能である。例えば、図１２に示した画素２０−４（変形例４）のように、各画素において、２本のゲート線ＧＡ，ＧＢおよび２本のデータ線ＤＡ，ＤＢが接続されていると共に、副画素群２０Ｂ−４内に３つの副画素２０Ｂ１〜２０Ｂ３が設けられていることにより各画素２０−４内に４つの副画素２０Ａ，２０Ｂ１〜２０Ｂ３が設けられているようなマルチ画素構造であってもよい。なお、この場合もゲート線やデータ線の本数はこの場合には限られず、また、ＴＦＴ素子の数（容量素子２３Ｂの数）もこの場合には限られない。

また、上記実施の形態では、副画素電極の平面形状を具体的に挙げて説明したが、この副画素電極の平面形状は、図３や図９に示したものには限られない。

さらに、上記実施の形態では、ＶＡモードの液晶を挙げて説明したが、本発明は、例えばＴＮ（Twisted Nematic）モードやＩＰＳ（In-Plane Switching）モードなどの他のモードの液晶に対しても適用することが可能である。ただし、液晶の応答速度向上の観点からは、ＶＡモードおよびＴＮモードの液晶に適用するのが好ましい。

本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。 図１に示した画素の詳細構成を表す回路図である。 図１に示した画素の詳細構成を表す平面図である。 図１に示したマルチ画素変換部において用いられるＬＵＴ（ルックアップテーブル）の一例を表す特性図である。 図４に示したＬＵＴに基づいて各副画素に印加される駆動電圧から換算したＬＵＴの一例を表す特性図である。 図１に示したオーバードライブ処理部において用いられるＬＵＴの一例を表す特性図である。 映像信号の階調と各副画素の明るさ（輝度）との関係の一例を表す特性図である。 本発明の変形例１に係る画素の詳細構成を表す回路図である。 本発明の変形例１に係る画素の詳細構成を表す平面図である。 本発明の変形例２に係る画素の詳細構成を表す回路図である。 本発明の変形例３に係る画素の詳細構成を表す回路図である。 本発明の変形例４に係る画素の詳細構成を表す回路図である。 本発明の変形例５に係る液晶表示装置の全体構成を表すブロック図である。 従来の液晶表示装置におけるマルチ画素構造の一例について説明するための回路図である。 従来の液晶表示装置におけるマルチ画素構造の他の例について説明するための回路図である。

符号の説明

１，１Ａ…液晶表示装置、２…液晶表示パネル、２０，２０−１〜２０−４…画素、２０Ａ，２０Ｂ−１〜２０Ｂ−３…副画素（サブ画素）、２０Ｂ，２０Ｂ−４…副画素群（サブ画素群）、２１Ａ，２１Ｂ１〜２１Ｂ３…ＴＦＴ素子、２２Ａ，２２Ｂ１〜２２Ｂ３…液晶素子、２２０Ａ，２２０Ｂ１，２２０Ｂ２…副画素電極（サブ画素電極）、２３Ｂ…容量素子、３…バックライト部、４１…画像処理部、４２…マルチ画素変換部、４２１…ＬＵＴ保持部、４３，４３Ａ…オーバードライブ処理部、４３１、４３１Ａ，４３１Ｂ…ＬＵＴ保持部、５１…データドライバ、５２…ゲートドライバ、６１…タイミング制御部、６２…バックライト駆動部、Ｄin…映像信号、Ｄ１，Ｄ２ａ，Ｄ２ｂ，Ｄ３ａ，Ｄ３ｂ…映像信号、Ｇ，ＧＡ，ＧＢ，ＧＢ１，ＧＢ２…ゲート線、Ｄ，ＤＡ，ＤＢ，ＤＢ１，ＤＢ２…データ線、Ｌ１…配線、Ｃ１，Ｃ２…コンタクト部、ＬＵＴ１，ＬＵＴ１０，ＬＵＴ２Ａ，ＬＵＴ２Ｂ…ルックアップテーブル、γ１…ガンマ特性。

Claims (11)

1. 全体としてマトリクス状に配置され、各々が液晶素子を有する複数の画素と、
   各画素の液晶素子に対して映像信号に基づく駆動電圧を印加することにより表示駆動を行う駆動手段と
   を備え、
   前記画素が、
   低電圧階調の階調表現に用いられる第１副画素と、
   前記低電圧階調よりも高電圧の階調である高電圧階調の階調表現に用いられる互いに異なる複数の第２副画素を有する副画素群と
   により構成され、
   前記第１副画素の面積（＝Ｓａ）が、前記副画素群の面積（＝Ｓｂ）よりも小さくなるように設定され、
   前記駆動手段は、前記映像信号に基づき前記第１副画素および前記複数の第２副画素の各々を個別に駆動する空間分割駆動によって、各画素に対する表示駆動を行うと共に、
   前記空間分割駆動の際に、前記第１副画素と前記副画素群との間でオーバードライブ量が互いに異なることとなるように、前記第１副画素および前記複数の第２副画素の各々の駆動電圧に対してオーバードライブ処理を行う
   液晶表示装置。
2. 前記副画素群が、２つの第２副画素により構成され、
   各画素が、前記第１副画素と前記２つの第２副画素とにより構成されている
   請求項１に記載の液晶表示装置。
3. 前記駆動手段は、
   第１の入力輝度位置から出力輝度が立ち上がるような第１の入出力輝度特性を、前記第１副画素に適用し、
   前記第１の入力輝度位置よりも高い第２の入力輝度位置から出力輝度が立ち上がるような第２の入出力輝度特性を、前記２つの第２副画素のうちの一方に適用し、
   前記第２の入力輝度位置よりも高い第３の入力輝度位置から出力輝度が立ち上がるような第３の入出力輝度特性を、前記２つの第２副画素のうちの他方に適用し、
   これにより、前記第１副画素および前記２つの第２副画素の各々を個別に駆動する空間分割駆動を行う
   請求項２に記載の液晶表示装置。
4. 前記各画素は、
   前記第１副画素を駆動するための第１のスイッチング素子と、
   前記副画素群を駆動するための第２のスイッチング素子と、
   前記第２のスイッチング素子と前記他方の第２副画素との間に設けられた容量素子と
   を含み、
   前記駆動手段は、前記映像信号における入力輝度レベルと前記第１副画素および前記副画素群にそれぞれ適用されるべき出力輝度レベルとを対応付けてなる第１のＬＵＴ（ルックアップテーブル）を用いることにより、前記第１副画素および前記２つの第２副画素に対する空間分割駆動を行う
   請求項３に記載の液晶表示装置。
5. 前記駆動手段は、各画素に対して線順次で表示駆動を行うものであり、
   各画素に対応して、
   駆動対象の画素を線順次で選択するための１本のゲート線と、
   駆動対象の画素に前記駆動電圧を供給するための２本のデータ線と
   が設けられている
   請求項４に記載の液晶表示装置。
6. 前記駆動手段は、各画素に対して線順次で表示駆動を行うものであり、
   各画素に対応して、
   駆動対象の画素を線順次で選択するための２本のゲート線と、
   駆動対象の画素に前記駆動電圧を供給するための１本のデータ線と
   が設けられている
   請求項４に記載の液晶表示装置。
7. 各画素は、前記第１副画素および前記２つの第２副画素をそれぞれ駆動するための３つのスイッチング素子を含み、
   前記駆動手段は、前記映像信号における入力輝度レベルと前記第１副画素、前記一方の第２副画素および前記他方の第２副画素にそれぞれ適用されるべき出力輝度レベルとを対応付けてなる第２のＬＵＴ（ルックアップテーブル）を用いることにより、前記第１副画素および前記２つの第２副画素に対する空間分割駆動を行う
   請求項３に記載の液晶表示装置。
8. 前記第１副画素の面積Ｓａが、前記画素全体の面積の１／３以下となるように設定されている
   請求項２ないし請求項７のいずれか１項に記載の液晶表示装置。
9. 前記第１副画素の面積Ｓａ、前記一方の第２副画素の面積（＝Ｓｂ１）および前記他方の第２副画素の面積（＝Ｓｂ２）の間で、以下の（１）式を満たす
   請求項８に記載の液晶表示装置。
   Ｓａ＜Ｓｂ１＜Ｓｂ２ ……（１）
10. 前記駆動手段は、前記空間分割駆動の際に、前記第１副画素に適用されるオーバードライブ量と比べて前記副画素群に適用されるオーバードライブ量のほうがより大きくなるように、前記オーバードライブ処理を行う
    請求項１ないし請求項９のいずれか１項に記載の液晶表示装置。
11. 前記液晶素子が、垂直配向（ＶＡ）モードの液晶を含んで構成されている
    請求項１ないし請求項１０のいずれか１項に記載の液晶表示装置。

Images