CN204925570U - 一种亚像素单元、阵列基板及显示装置 - Google Patents

Abstract

本实用新型实施例提供一种亚像素单元、阵列基板及显示装置，涉及显示技术领域，通过在一个亚像素单元内设置的公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。本实用新型实施例提供的一种亚像素单元包括：第一亚像素电极、第二亚像素电极以及公共电极线；其中公共电极线包括第一公共电极子线与第二公共电极子线；所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。

Description

一种亚像素单元、阵列基板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种亚像素单元、阵列基板及显示装置。

背景技术

液晶显示装置是一种通过薄膜晶体管控制液晶，改变液晶的分子排列来实现显示的显示装置。通常的，液晶显示装置中设置有存储电容，用以在薄膜晶体管关闭之后的一预设时间段内放电，将像素电极和公共电极间的电压维持在特定的范围内，优化液晶显示装置的显示效果。

然而，由于现有的公共电极是宽度均匀的长条形电极，因此公共电极和像素电极在一个亚像素单元内形成的存储电容是相同的，无法调节一个亚像素单元内的电场分布。

实用新型内容

本实用新型的实施例提供一种亚像素单元、阵列基板及显示装置，能够在一个亚像素单元内形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本实用新型实施例提供一种亚像素单元，所述亚像素单元包括：第一亚像素电极、第二亚像素电极以及公共电极线；

其中公共电极线包括第一公共电极子线与第二公共电极子线；

所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。

可选的,所述第一公共电极子线与所述第一亚像素电极的交叠面积和所述第一亚像素电极的面积的比值大于第二公共电极子线与所述第二亚像素电极交叠面积和所述第二亚像素电极的面积的比值。

可选的，所述第一公共电极子线与所述第二公共电极子线均为直条形，且所述第一公共电极子线的宽度大于所述第二公共电极子线的宽度。

可选的，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的4倍以下。

可选的，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的2倍。

可选的,所述第一公共电极子线和/或所述第二公共电极子线具有通孔。

可选的，所述第二公共电极子线的一个侧边是直线，另一个侧边上具有凹槽；

可选的，所述凹槽的形状为三角形、四边形或者弧形。

可选的，所述凹槽的形状为等腰三角形或者等腰梯形。

可选的，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。

可选的，所述公共电极线的连接线和栅线/数据线在空间上相交。

可选的，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。

本实用新型实施例提供一种阵列基板，包括多个具有上述任一特征的亚像素单元。

本实用新型实施例还提供一种显示装置，包括具有上述任意特征的阵列基板。

本实用新型实施例提供了一种亚像素单元、阵列基板及显示装置，亚像素单元包括：第一亚像素电极、第二亚像素电极；其中公共电极线包括第一公共电极子线与第二公共电极子线；

所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。

因此，通过在一个亚像素单元内根据公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种亚像素单元的结构示意图一；

图2为本实用新型实施例提供的一种亚像素单元的结构示意图二；

图3为本实用新型实施例提供的一种亚像素单元的公共电极的结构示意图一；

图4为本实用新型实施例提供的一种亚像素单元的公共电极的结构示意图二；

图5为本实用新型实施例提供的一种亚像素单元的结构示意图三；

图6为本实用新型实施例提供的一种亚像素单元的结构示意图四；

图7为本实用新型实施例提供的一种亚像素单元的结构示意图五；

图8为本实用新型实施例提供的一种亚像素单元的结构示意图六；

图9为本实用新型实施例提供的一种亚像素单元的结构示意图七；

图10为本实用新型实施例提供的一种亚像素单元的结构示意图八；

图11为本实用新型实施例提供的一种亚像素单元的结构示意图九。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

通常阵列基板上的一个像素单元包括多个亚像素单元(例如：红、绿、蓝等亚像素单元)，下述实施例均以阵列基板上每个亚像素单元结构相同为例说明，但这仅是为方便描述而举例说明并非限定。

实施例一

示例性的，本实用新型实施例提供一种由栅线(未示出)和数据线(未示出)界定的亚像素单元1，亚像素单元1的俯视图如图1所示，亚像素单元1包括：第一亚像素子单元13和第一亚像素电极10、第一亚像素子单元14和第二亚像素电极11，以及公共电极线12。当然还可以包括控制第一亚像素电极10和第二亚像素电极11的薄膜晶体管(未示出)。

其中，公共电极线12包括与第一亚像素电极10的有交叠的第一公共电极子线120，以及与第二亚像素电极11的有交叠的第二公共电极子线121。

其中，第一公共电极子线120与第一亚像素电极10的交叠面积大于第二公共电极子线121与第二亚像素电极11的交叠面积。

根据电容计算公式C＝εS/4πkd可知，介电常数ε，静电力常量k，以及第一亚像素电极10和公共电极线12之间的距离和第二亚像素电极11与公共电极线12之间的距离相等，因此亚像素单元电容由各亚像素电极和公共电极线的交叠面积S决定。例如：第一亚像素子单元13的电容由第一公共电极子线120与第一亚像素电极10的交叠面积决定，第二亚像素子单元14的电容由第二公共电极子线121与第一亚像素电极11的交叠面积决定。

如此，通过在一个亚像素单元内设置的公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。

需要说明的是，亚像素单元1可以划分成任意个数的亚像素电极。可选的，每个亚像素电极均与公共电极线有交叠。

实施例二

结合图1和图2所示，第一公共电极子线120与第一亚像素电极10的交叠面积和第一亚像素电极10的面积的比值大于第二公共电极子线121与第二亚像素电极11的交叠面积和第二亚像素电极11的面积的比值。

其中，第一公共电极子线120与第一亚像素电极10的交叠面积和第一亚像素电极10的面积的比值大于第二公共电极子线121与第二亚像素电极11的交叠面积和第二亚像素电极11的面积的比值，说明在第一亚像素电极10的单位面积内存储的电荷量大于第二亚像素电极11的单位面积内存储的电荷量，使得在一个亚像素单元内不同子像素电极对应的存储电容的差值更加稳定，更加优化显示效果。

实施例三

为了更好的说明实施例一或二，本实施例以公共电极线与各亚像素电极单位长度的交叠面积进行举例说明。结合图1和图2所示，公共电极线为直条形，其中第一公共电极子线120与第一亚像素电极10的单位长度的交叠面积大于第二公共电极子线121与第一亚像素电极11的单位长度的交叠面积。本实用新型所提到的“单位长度”是一个参考标准，没有固定值，“单位长度”依设定而变动，不是实际的长度计量单位。所谓第一公共电极子线120与第一亚像素电极10的单位长度的交叠面积为：第一公共电极子线120与第一亚像素电极10的交叠面积与第一公共电极子线120直线长度的比值。亚像素单元1的沿图1中AA’的截面图如图2所示(第一亚像素电极10与公共电极线12之间有未标注的绝缘层)，这里，第一公共电极子线120的直线长度是以第一公共电极子线120两端作为顶点所连成的直线的长度，如图2中的d1所示。同样的，所谓第二公共电极子线121与第一亚像素电极11的交叠面积为：第二公共电极子线121与第一亚像素电极11的交叠面积与第二公共电极子线121直线长度的比值。这里，第二公共电极子线121的直线长度是以第二公共电极子线121两端作为顶点所连成的直线的长度，如图2中的d2所示。

可选的，第一公共电极子线120与第二公共电极子线121均为直条形，且第一公共电极子线120的宽度大于第二公共电极子线121的宽度。

在显示装置的制造过程中，为了得到更好的保证显示装置的透过率，公共电极线12的宽度不大于3微米，因此，第二公共电极子线的宽度121不大于第一公共电极子线120的宽度，且第一公共电极子线120的宽度不大于3微米。

进一步地，第一公共电极子线120的宽度是第二公共电极子线121的宽度的4倍以下。

优选地，第一公共电极子线120的宽度是第二公共电极子线121的宽度的2倍。

需要说明的是，本实用新型实施例中，为了方便表示该公共电极线12不同的部分，将公共电极线12划分成了第一公共电极子线120和第二公共电极子线121。当然，公共电极线12分布在亚像素单元中的各亚像素电极对应的公共电极线部分可以是电连接；也可以是在亚像素单元中是一体图案，如图3所示。

需要说明的是，本实用新型实施例所提到的“直条形”是指公共电极线的长度大于宽度的一种形状，且其两条长边是相互平行的直线，但对其短边的形状并不限定。并且例如，本实用新型所提到的“直条形”可以不仅仅是图1所示的矩形，也可以是如图4所示第一公共电极子线120的顶端具有突出的尖部(图中虚线框所标注的部分)，这样直条形的短边是个折线的不规则形状，只要满足公共电极线的长度大于宽度的条件即可，本实用新型不做限制。

实施例四

公共电极线可以不局限于直条形，还可以有其他多种形状结构。当然，第一公共电极子线120和第二公共电极子线121的结构可以相同和不同。

示例性的，第一公共电极子线120和/或第二公共电极子线121具有通孔，如图5所示。

示例性的，第一公共电极子线120和/或第二公共电极子线121的一个侧边是直线，另一个侧边上具有凹槽，如图6所示。

可选的，凹槽的形状可以是规整的图形和/或不规整图形。例如：规整的图形包括三角形，正多边形，圆形等，不规整图形包括多条弯曲弧线构成的图形。

可选的，凹槽的形状为三角形、四边形或者弧形。

优选地，凹槽的形状为等腰三角形(如图6所示)、等腰梯形(如图7所示)或者弧形(如图8所示)。

示例性的，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。示例性的，如图9所示，以第一公共电极子线120为弯折形，第二公共电极子线121为直条形为例，可以理解的是，若第一公共电极子线120为弯折形，第二公共电极子线121为直条形。亚像素单元1的沿图9中AA’的截面图如图10所示，其中，第一公共电极子线120的截面图并不是连续的。

需要说明的是，在实际的工艺生产中，为了简化制作工艺，保证产品良率，第一公共电极子线120与第二公共电极子线121均为直条形的结构(如图1所示)。同时可以理解的是，实际构图工艺不可能保证第一公共电极子线120与第二公共电极子线121均为图1所示的完全规则的直条形的结构。

实施例五

本实施例中，如图11所示，一种阵列基板相邻亚像素单元的俯视图，相邻亚像素的公共电极线12通过连接线12’电性连接(如图中虚线框所标注的部分)。公共电极线12及其连接线12’可以在栅线或数据线方向延伸。

例如，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)在空间上相交(图11)。

具体的，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)在制作过程中不属于同一层，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)之间存在至少一层绝缘层。

当然，公共电极线12的连接线12’也可以和用于驱动像素单元的数据线在空间上相交。

可选的，若公共电极线12为线形，则公共电极线12及其连接线12’和用于驱动像素单元的数据线(图中未画出)平行；若公共电极线12为弯折形，则公共电极线12及其连接线12’沿着如图9中AA’所指示的方向和用于驱动像素单元的数据线(图中未画出)平行。

进一步地，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。

需要说明的是，本实用新型实施例所提供的附图均为各亚亚像素电极完全覆盖公共电极线12的情况，在实际应用中，各亚像素电极也可以部分覆盖公共电极线12，本实用新型对此不作限制。

本实用新型实施例提供的方式是将亚像素单元划分为了第一亚像素电极和第二亚像素电极。理论上，为了更精确地调节一个亚像素单元内的电场分布，优化显示效果，也可以将亚像素单元划分为三个或者三个以上的亚像素电极亚像素子单元。本实用新型实施例给出的方案仅仅是基于制造工艺的角度选出的优选方案，将亚像素单元划分为三个或者三个以上的亚像素电极亚像素子单元的方案同样也属于本实用新型的保护范围。

本实用新型实施例所给出的方案均是以对公共电极线进行改进使得所述第一公共电极子线与所述第一亚像素电极的交叠面积大于所述第二公共电极子线与所述第二亚像素电极的交叠面积，同理可知，对像素电极进行上述改进也是可以达到在一个亚像素单元内形成两个不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果的，因此同样属于本实用新型的保护范围。

实施例六

本实用新型实施例还提供一种阵列基板，包括多个具有上述任意任一特征的亚像素单元。亚像素单元包括：第一亚像素电极、第二亚像素电极以及公共电极线；其中公共电极线包括第一公共电极子线与第二公共电极子线；

所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。

因此，能够在一个亚像素单元内形成两个不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。

可选的，所述亚像素电极可分别电连接至少一个薄膜晶体管。

可选的，亚像素单元内的至少两个薄膜晶体管电连接同一数据线，受同一栅线驱动。

实施例七

本实用新型实施例还提供一种显示装置，包括具有上述任一特征的阵列基板。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种亚像素单元，其特征在于，所述亚像素单元包括：第一亚像素电极、第二亚像素电极以及公共电极线；

其中公共电极线包括第一公共电极子线与第二公共电极子线；

所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。

2.根据权利要求1所述的亚像素单元，其特征在于，所述第一公共电极子线与所述第一亚像素电极的交叠面积和所述第一亚像素电极的面积的比值大于第二公共电极子线与所述第二亚像素电极交叠面积和所述第二亚像素电极的面积的比值。

3.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线与所述第二公共电极子线均为直条形，且所述第一公共电极子线的宽度大于所述第二公共电极子线的宽度。

4.根据权利要求3所述的亚像素单元，其特征在于，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的4倍以下。

5.根据权利要求4所述的亚像素单元，其特征在于，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的2倍。

6.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线和/或所述第二公共电极子线具有通孔。

7.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线和/或所述第二公共电极子线的一个侧边是直线，另一个侧边上具有凹槽。

8.根据权利要求7所述的亚像素单元，其特征在于，所述凹槽的形状为三角形、四边形或者弧形。

9.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。

10.根据权利要求1或2所述的亚像素单元，其特征在于，所述公共电极线的连接线和栅线/数据线在空间上相交。

11.根据权利要求1或2所述的亚像素单元，其特征在于，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。

12.一种阵列基板，其特征在于，包括多个如权利要求1-11中任意一项所述的亚像素单元。

13.一种显示装置，其特征在于，包括如权利要求12所述的阵列基板。