WO2017041427A1 - 亚像素单元、阵列基板及显示装置 - Google Patents

亚像素单元、阵列基板及显示装置 Download PDF

Info

Publication number
WO2017041427A1
WO2017041427A1 PCT/CN2016/073286 CN2016073286W WO2017041427A1 WO 2017041427 A1 WO2017041427 A1 WO 2017041427A1 CN 2016073286 W CN2016073286 W CN 2016073286W WO 2017041427 A1 WO2017041427 A1 WO 2017041427A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
line
common electrode
pixel
electrode
Prior art date
Application number
PCT/CN2016/073286
Other languages
English (en)
French (fr)
Inventor
李颖祎
先建波
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US15/120,884 priority Critical patent/US9885931B2/en
Publication of WO2017041427A1 publication Critical patent/WO2017041427A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Definitions

  • FIG. 8 is a schematic structural diagram 6 of a sub-pixel unit according to an embodiment of the present disclosure.
  • sub-pixel unit 1 can be divided into any number of sub-pixel electrodes.
  • each sub-pixel electrode overlaps the common electrode line.
  • the common electrode line may not be limited to a straight strip shape, and may have other various shape structures.
  • the structures of the first common electrode sub-line 120 and the second common electrode sub-line 121 may be the same and different.
  • the gate line or the data line overlaps the first sub-pixel electrode; or the gate line or the data line overlaps the second sub-pixel electrode.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种亚像素单元、阵列基板及显示装置。该亚像素单元(1)包括：第一亚像素电极(10)、第二亚像素电极(11)以及公共电极线(12)。公共电极线(12)包括第一公共电极子线(120)与第二公共电极子线(121)；所述第一公共电极子线(120)与所述第一亚像素电极(10)交叠面积大于所述第二公共电极子线(121)与所述第二亚像素电极(11)交叠面积。

Description

亚像素单元、阵列基板及显示装置 技术领域
本公开的实施例涉及一种亚像素单元、阵列基板及显示装置。
背景技术
液晶显示装置是一种通过薄膜晶体管控制液晶，改变液晶的分子排列来实现显示的显示装置。通常的，液晶显示装置中设置有存储电容，用以在薄膜晶体管关闭之后的一预设时间段内放电，将像素电极和公共电极间的电压维持在特定的范围内，优化液晶显示装置的显示效果。
然而，由于现有的公共电极是宽度均匀的长条形电极，因此公共电极和像素电极在一个亚像素单元内形成的存储电容是相同的，无法调节一个亚像素单元内的电场分布。
发明内容
本公开的实施例提供一种亚像素单元、阵列基板及显示装置。
本公开的实施例采用如下技术方案：
本公开实施例提供一种亚像素单元，所述亚像素单元包括：第一亚像素电极、第二亚像素电极以及公共电极线；
其中公共电极线包括第一公共电极子线与第二公共电极子线；
所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。
在一示例中,所述第一公共电极子线与所述第一亚像素电极的交叠面积和所述第一亚像素电极的面积的比值大于第二公共电极子线与所述第二亚像素电极交叠面积和所述第二亚像素电极的面积的比值。
在一示例中，所述第一公共电极子线与所述第二公共电极子线均为直条形，且所述第一公共电极子线的宽度大于所述第二公共电极子线的宽度。
在一示例中，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的4倍以下。
在一示例中，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的2倍。
在一示例中,所述第一公共电极子线和/或所述第二公共电极子线具有通孔。
在一示例中，所述第二公共电极子线的一个侧边是直线，另一个侧边上具有凹槽。
在一示例中，所述凹槽的形状为三角形、四边形或者弧形。
在一示例中，所述凹槽的形状为等腰三角形或者等腰梯形。
在一示例中，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。
在一示例中，所述公共电极线的连接线和栅线/数据线在空间上相交。
在一示例中，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。
本公开实施例提供一种阵列基板，包括多个具有上述任一特征的亚像素单元。
本公开实施例还提供一种显示装置，包括具有上述任意特征的阵列基板。
附图说明
以下将结合附图对本公开的实施例进行更详细的说明，以使本领域普通技术人员更加清楚地理解本公开的实施例，其中：
图1为本公开实施例提供的一种亚像素单元的结构示意图一；
图2为本公开实施例提供的一种亚像素单元的结构示意图二；
图3为本公开实施例提供的一种亚像素单元的公共电极的结构示意图一；
图4为本公开实施例提供的一种亚像素单元的公共电极的结构示意图二；
图5为本公开实施例提供的一种亚像素单元的结构示意图三；
图6为本公开实施例提供的一种亚像素单元的结构示意图四；
图7为本公开实施例提供的一种亚像素单元的结构示意图五；
图8为本公开实施例提供的一种亚像素单元的结构示意图六；
图9为本公开实施例提供的一种亚像素单元的结构示意图七；
图10为本公开实施例提供的一种亚像素单元的结构示意图八；
图11为本公开实施例提供的一种亚像素单元的结构示意图九。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，本文使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其它元件或者物件。“联接”或者“连接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
通常阵列基板上的一个像素单元包括多个亚像素单元(例如：红、绿、蓝等亚像素单元)，下述实施例均以阵列基板上每个亚像素单元结构相同为例说明，但这仅是为方便描述而举例说明并非限定，本发明并不限于下面给出的实施例。
实施例一
示例性的，本公开实施例提供一种由栅线(未示出)和数据线(未示出)界定的亚像素单元1，亚像素单元1的俯视图如图1所示。亚像素单元1包括：第一亚像素子单元13和第一亚像素电极10、第一亚像素子单元14和第二亚像素电极11，以及公共电极线12。亚像素单元1还可以包括控制第一亚像素电极10和第二亚像素电极11的薄膜晶体管(未示出)。
公共电极线12包括与第一亚像素电极10有交叠的第一公共电极子线 120，以及与第二亚像素电极11有交叠的第二公共电极子线121。
第一公共电极子线120与第一亚像素电极10的交叠面积大于第二公共电极子线121与第二亚像素电极11的交叠面积。
根据电容计算公式C＝εS/4πkd可知，介电常数ε，静电力常量k，以及第一亚像素电极10和公共电极线12之间的距离和第二亚像素电极11与公共电极线12之间的距离相等，因此亚像素单元电容由各亚像素电极和公共电极线的交叠面积S决定。例如：第一亚像素子单元13的电容由第一公共电极子线120与第一亚像素电极10的交叠面积决定，第二亚像素子单元14的电容由第二公共电极子线121与第一亚像素电极11的交叠面积决定。
如此，通过在一个亚像素单元内设置的公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。
需要说明的是，亚像素单元1可以划分成任意个数的亚像素电极。可选的，每个亚像素电极均与公共电极线有交叠。
实施例二
结合图1和图2所示，第一公共电极子线120与第一亚像素电极10的交叠面积和第一亚像素电极10的面积的比值大于第二公共电极子线121与第二亚像素电极11的交叠面积和第二亚像素电极11的面积的比值。
第一公共电极子线120与第一亚像素电极10的交叠面积和第一亚像素电极10的面积的比值大于第二公共电极子线121与第二亚像素电极11的交叠面积和第二亚像素电极11的面积的比值，说明在第一亚像素电极10的单位面积内存储的电荷量大于第二亚像素电极11的单位面积内存储的电荷量，使得在一个亚像素单元内不同子像素电极对应的存储电容的差值更加稳定，更加优化显示效果。
实施例三
为了更好的说明实施例一或二，本实施例以公共电极线与各亚像素电极单位长度的交叠面积进行举例说明。结合图1和图2所示，公共电极线为直条形，其中第一公共电极子线120与第一亚像素电极10的单位长度的交叠面积大于第二公共电极子线121与第一亚像素电极11的单位长度的交 叠面积。本公开所提到的“单位长度”是一个参考标准，没有固定值，“单位长度”依设定而变动，不是实际的长度计量单位。所谓第一公共电极子线120与第一亚像素电极10的单位长度的交叠面积为：第一公共电极子线120与第一亚像素电极10的交叠面积与第一公共电极子线120直线长度的比值。亚像素单元1的沿图1中AA’的截面图如图2所示(第一亚像素电极10与公共电极线12之间有未标注的绝缘层)，这里，第一公共电极子线120的直线长度是以第一公共电极子线120两端作为顶点所连成的直线的长度，如图2中的d1所示。同样的，所谓第二公共电极子线121与第一亚像素电极11的交叠面积为：第二公共电极子线121与第一亚像素电极11的交叠面积与第二公共电极子线121直线长度的比值。这里，第二公共电极子线121的直线长度是以第二公共电极子线121两端作为顶点所连成的直线的长度，如图2中的d2所示。
可选的，第一公共电极子线120与第二公共电极子线121均为直条形，且第一公共电极子线120的宽度大于第二公共电极子线121的宽度。
在显示装置的制造过程中，为了得到更好的保证显示装置的透过率，公共电极线12的宽度不大于3微米，因此，第二公共电极子线的宽度121不大于第一公共电极子线120的宽度，且第一公共电极子线120的宽度不大于3微米。
例如，第一公共电极子线120的宽度是第二公共电极子线121的宽度的4倍以下。
例如，第一公共电极子线120的宽度是第二公共电极子线121的宽度的2倍。
需要说明的是，本公开实施例中，为了方便表示该公共电极线12不同的部分，将公共电极线12划分成了第一公共电极子线120和第二公共电极子线121。当然，公共电极线12分布在亚像素单元中的各亚像素电极对应的公共电极线部分可以是电连接；也可以是在亚像素单元中是一体图案，如图3所示。
需要说明的是，本公开实施例所提到的“直条形”是指公共电极线的长度大于宽度的一种形状，且其两条长边是相互平行的直线，但对其短边的形状并不限定。并且例如，本公开所提到的“直条形”可以不仅仅是图1所示的矩形，也可以是如图4所示第一公共电极子线120的顶端具有突出 的尖部(图中虚线框所标注的部分)，这样直条形的短边是个折线的不规则形状，公共电极线的长度大于宽度的条件，但是本公开并不限于此。
实施例四
公共电极线可以不局限于直条形，还可以有其他多种形状结构。第一公共电极子线120和第二公共电极子线121的结构可以相同和不同。
示例性的，第一公共电极子线120和/或第二公共电极子线121具有通孔，如图5所示。
示例性的，第一公共电极子线120和/或第二公共电极子线121的一个侧边是直线，另一个侧边上具有凹槽，如图6所示。
可选的，凹槽的形状可以是规整的图形和/或不规整图形。例如：规整的图形包括三角形，正多边形，圆形等，不规整图形包括多条弯曲弧线构成的图形。
可选的，凹槽的形状为三角形、四边形或者弧形。
例如，凹槽的形状为等腰三角形(如图6所示)、等腰梯形(如图7所示)或者弧形(如图8所示)。
示例性的，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。示例性的，如图9所示，以第一公共电极子线120为弯折形，第二公共电极子线121为直条形为例，可以理解的是，若第一公共电极子线120为弯折形，第二公共电极子线121为直条形。亚像素单元1的沿图9中AA’的截面图如图10所示，其中，第一公共电极子线120的截面图并不是连续的。
需要说明的是，在实际的工艺生产中，为了简化制作工艺，保证产品良率，第一公共电极子线120与第二公共电极子线121均为直条形的结构(如图1所示)。同时可以理解的是，实际构图工艺不可能保证第一公共电极子线120与第二公共电极子线121均为图1所示的完全规则的直条形的结构。
实施例五
本实施例中，如图11所示，一种阵列基板相邻亚像素单元的俯视图，相邻亚像素的公共电极线12通过连接线12’电性连接(如图中虚线框所标 注的部分)。公共电极线12及其连接线12’可以在栅线或数据线方向延伸。
例如，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)在空间上相交(图11)。
例如，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)在制作过程中不属于同一层，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)之间存在至少一层绝缘层。
公共电极线12的连接线12’也可以和用于驱动像素单元的数据线在空间上相交。
可选的，若公共电极线12为线形，则公共电极线12及其连接线12’和用于驱动像素单元的数据线(图中未画出)平行；若公共电极线12为弯折形，则公共电极线12及其连接线12’沿着如图9中AA’所指示的方向和用于驱动像素单元的数据线(图中未画出)平行。
例如，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。
需要说明的是，本公开实施例所提供的附图均为各亚像素电极完全覆盖公共电极线12的情况，在实际应用中，各亚像素电极也可以部分覆盖公共电极线12，但是本公开并不限于此。
本公开实施例提供的方式是将亚像素单元划分为第一亚像素电极和第二亚像素电极。理论上，为了更精确地调节一个亚像素单元内的电场分布，优化显示效果，也可以将亚像素单元划分为三个或者三个以上的亚像素电极亚像素子单元。本公开实施例给出的方案是基于制造工艺的角度选出的示例方案，将亚像素单元划分为三个或者三个以上的亚像素电极亚像素子单元的方案同样也属于本公开的保护范围。
本公开实施例所给出的方案是以对公共电极线进行改进使得所述第一公共电极子线与所述第一亚像素电极的交叠面积大于所述第二公共电极子线与所述第二亚像素电极的交叠面积，同理可知，对像素电极进行上述改进也是可以达到在一个亚像素单元内形成两个不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果的目的，因此这样或类似的实施例或变体同样也属于本公开的保护范围。
实施例六
本公开实施例还提供一种阵列基板，包括多个具有上述任意任一特征的亚像素单元。亚像素单元包括：第一亚像素电极、第二亚像素电极以及公共电极线；其中公共电极线包括第一公共电极子线与第二公共电极子线
所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。
这样的设计能够在一个亚像素单元内形成两个不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。
可选的，所述亚像素电极可分别电连接至少一个薄膜晶体管。
可选的，亚像素单元内的至少两个薄膜晶体管电连接同一数据线，受同一栅线驱动。
实施例七
本公开实施例还提供一种显示装置，包括具有上述任一特征的阵列基板。
本公开实施例提供了一种亚像素单元、阵列基板及显示装置，亚像素单元包括：第一亚像素电极、第二亚像素电极；其中公共电极线包括第一公共电极子线与第二公共电极子线。所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。通过在一个亚像素单元内根据公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。
以上所述，仅为本公开的具体示例性实施例或实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
本申请要求于2015年09月08日提交的名称为“一种亚像素单元、阵列基板及显示装置”的中国专利申请No.201520691409.2的优先权，其全文通过引用合并于本文。

Claims (13)

  1. 一种亚像素单元，包括：第一亚像素电极、第二亚像素电极以及公共电极线；
    其中公共电极线包括第一公共电极子线与第二公共电极子线；
    所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。
  2. 根据权利要求1所述的亚像素单元，其中，所述第一公共电极子线与所述第一亚像素电极的交叠面积和所述第一亚像素电极的面积的比值大于第二公共电极子线与所述第二亚像素电极交叠面积和所述第二亚像素电极的面积的比值。
  3. 根据权利要求1或2所述的亚像素单元，其中，所述第一公共电极子线与所述第二公共电极子线均为直条形，且所述第一公共电极子线的宽度大于所述第二公共电极子线的宽度。
  4. 根据权利要求3所述的亚像素单元，其中，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的4倍以下。
  5. 根据权利要求3或4所述的亚像素单元，其中，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的2倍。
  6. 根据权利要求1-5任一项所述的亚像素单元，其中，所述第一公共电极子线和/或所述第二公共电极子线具有通孔。
  7. 根据权利要求1-6任一项所述的亚像素单元，其中，所述第一公共电极子线和/或所述第二公共电极子线的一个侧边是直线，另一个侧边上具有凹槽。
  8. 根据权利要求7所述的亚像素单元，其中，所述凹槽的形状为三角形、四边形或者弧形。
  9. 根据权利要求1-6任一项所述的亚像素单元，其中，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。
  10. 根据权利要求1-9任一项所述的亚像素单元，其中，所述公共电极线的连接线和栅线/数据线在空间上相交。
  11. 根据权利要求1-10任一项所述的亚像素单元，其中，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交 叠。
  12. 一种阵列基板，包括多个如权利要求1-11中任意一项所述的亚像素单元。
  13. 一种显示装置，包括如权利要求12所述的阵列基板。
PCT/CN2016/073286 2015-09-08 2016-02-03 亚像素单元、阵列基板及显示装置 WO2017041427A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/120,884 US9885931B2 (en) 2015-09-08 2016-02-03 Sub-pixel unit, array substrate and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201520691409.2 2015-09-08
CN201520691409.2U CN204925570U (zh) 2015-09-08 2015-09-08 一种亚像素单元、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
WO2017041427A1 true WO2017041427A1 (zh) 2017-03-16

Family

ID=54974681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/073286 WO2017041427A1 (zh) 2015-09-08 2016-02-03 亚像素单元、阵列基板及显示装置

Country Status (2)

Country Link
CN (1) CN204925570U (zh)
WO (1) WO2017041427A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185215A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9885931B2 (en) 2015-09-08 2018-02-06 Boe Technology Group Co., Ltd. Sub-pixel unit, array substrate and display device
CN204925570U (zh) * 2015-09-08 2015-12-30 京东方科技集团股份有限公司 一种亚像素单元、阵列基板及显示装置
CN107589605A (zh) 2017-08-25 2018-01-16 惠科股份有限公司 一种有源矩阵衬底的缺陷修正方法及显示装置的制造方法
CN107589604A (zh) 2017-08-25 2018-01-16 惠科股份有限公司 一种有源矩阵衬底的缺陷修正方法及显示装置的制造方法
CN109613772B (zh) 2019-01-03 2021-12-10 京东方科技集团股份有限公司 显示基板及其制造方法、修复方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065817A (ko) * 2002-02-01 2003-08-09 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 화소 구동 회로
CN1694152A (zh) * 2004-04-30 2005-11-09 富士通显示技术株式会社 具有改善的视角特性的液晶显示器
CN101581838A (zh) * 2008-05-16 2009-11-18 上海广电Nec液晶显示器有限公司 阵列基板及修复方法
US20120162294A1 (en) * 2010-12-28 2012-06-28 Choi Sang-Hyun Liquid crystal display apparatus and method of driving the same
CN204925570U (zh) * 2015-09-08 2015-12-30 京东方科技集团股份有限公司 一种亚像素单元、阵列基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065817A (ko) * 2002-02-01 2003-08-09 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 화소 구동 회로
CN1694152A (zh) * 2004-04-30 2005-11-09 富士通显示技术株式会社 具有改善的视角特性的液晶显示器
CN101581838A (zh) * 2008-05-16 2009-11-18 上海广电Nec液晶显示器有限公司 阵列基板及修复方法
US20120162294A1 (en) * 2010-12-28 2012-06-28 Choi Sang-Hyun Liquid crystal display apparatus and method of driving the same
CN204925570U (zh) * 2015-09-08 2015-12-30 京东方科技集团股份有限公司 一种亚像素单元、阵列基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185215A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
CN204925570U (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
WO2017041427A1 (zh) 亚像素单元、阵列基板及显示装置
US20160327820A1 (en) Array substrate, liquid crystal display panel and liquid crystal display device
JP6510779B2 (ja) 薄膜トランジスタ表示板
US20170227803A1 (en) Array Substrate, Manufacturing Method Thereof, and Display Device
US10101840B2 (en) Integrated touch display panel and touch display device
JP2004021069A (ja) アクティブマトリクス基板および表示装置
US10014330B2 (en) Array substrate, method for fabricating the same, and display apparatus containing the same
TWI499850B (zh) 畫素結構
US20140333880A1 (en) Pixel structure, tft array substrate, and liquid crystal display panel
JP2006350278A (ja) 高透過率フリンジフィールドスイッチングモード液晶表示装置
CN105652547A (zh) 阵列基板、其制造方法、显示面板及显示装置
WO2016201833A1 (zh) 显示基板及其制备方法、显示面板和显示装置
TWI664472B (zh) Array substrate and display device
US11043513B2 (en) Display panel with plurality of non-display area lines and display device including the same
US9977292B2 (en) Display device having tolerance to pressure or bending
TWI654470B (zh) 液晶顯示系統
TWI628567B (zh) 觸控裝置
US9373647B2 (en) Thin film transistor array panel and liquid crystal display including the same
US9885931B2 (en) Sub-pixel unit, array substrate and display device
WO2018033008A1 (zh) 一种阵列基板、显示面板及显示装置
JP2022055778A5 (zh)
US20150070642A1 (en) Liquid crystal display
KR20130046085A (ko) 전기영동 표시장치 및 그 제조 방법
JP3195542U (ja) 表示パネル
WO2024060238A2 (zh) 显示面板及显示模组

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15120884

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16843370

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16843370

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16843370

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 14/09/2018)

122 Ep: pct application non-entry in european phase

Ref document number: 16843370

Country of ref document: EP

Kind code of ref document: A1