JP2006293373A - 液晶表示装置 - Google Patents

Abstract

【課題】一つの画素を二つの副画素に分割して、二つの副画素に別途の互いに異なるデータ電圧を印加することによって、側面視認性を向上させることができる、液晶表示装置を提供する。
【解決手段】行列形態に配列され、第１及び第２副画素を含む複数の画素を有する液晶表示装置において、前記各副画素は、第１及び第２副画素電極と、第１及び第２維持電極と、第１及び第２スイッチとを有し、前記第１及び第２スイッチは、第１及び第２ゲート電極と、前記各々のスイッチの第１及び第２ソース電極と、前記第１及び第２副画素電極に連結されている前記各々のスイッチの第１及び第２ドレイン電極とを有し、第１の所定の電圧が前記第１副画素電極に印加され、第２の所定の電圧が前記第２副画素電極に印加される。
【選択図】 図６

Description

本発明は液晶表示装置に関し、特に一つの画素を二つの副画素に分割し、側面視認性の向上及びフリッカーなどの画質劣化を防止することのできる液晶表示装置に関する。

液晶表示装置は、現在最も広く使用されている平板表示装置のうちの一つであって、画素電極や共通電極などの電界生成電極が形成されている二枚の表示板、及びその間に挿入されている液晶層からなって、電界生成電極に電圧を印加して液晶層に電界を生成し、これにより液晶層の液晶分子の配向を決定して入射光の偏光を制御することによって、画像を表示する。

液晶表示装置の中でも、電圧が印加されない状態で液晶分子の長軸が上下表示板に対して垂直に配向された垂直配向モードの液晶表示装置は、コントラスト比が大きくて広い基準視野角の実現が容易であるので、脚光を浴びている。ここで、基準視野角とは、コントラスト比が１：１０の視野角または階調間輝度反転限界角度を意味する。
垂直配向モードの液晶表示装置において、広視野角を実現するための手段としては、電界生成電極に切開部を形成する方法、及び電界生成電極上に突起を形成する方法などがある。切開部及び突起によって液晶分子の傾斜方向を決定することができるので、これらを使用して液晶分子の傾斜方向を多様な方向に分散させることによって、基準視野角を広くすることができる。

しかし、垂直配向モードの液晶表示装置は、前面視認性に比べて側面視認性が劣っている。例えば、切開部が形成されたＰＶＡ（ｐａｔｔｅｒｎｅｄ ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ）モードの液晶表示装置の場合には、側面に行くほど画像が明るくなり、深刻な場合には、高い階調の間の輝度差がなくなって画像がゆがんで見えることもある。
側面視認性を改善するために、一つの画素を二つの副画素に分割して、二つの副画素を容量性結合させた後、一方の副画素には電圧を直接印加し、他方の副画素には容量性結合による電圧下降を起こさせて、二つの副画素の電圧を異ならせることによって、透過率を異ならせる方法が提示された。

しかし、このような方法は、二つの副画素の透過率を所望の水準に正確に合わせることができず、特に色相によって光の透過率が異なるので、各色相に対する電圧配合を異ならせなければならないにもかかわらず、そうすることができない。また、容量性結合のための導電体の追加などにより開口率が低下し、容量性結合による電圧降下によって透過率が減少するという問題があった。

そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、行列形態に配列され、第１及び第２副画素を含む複数の画素を有する液晶表示装置において、側面視認性を向上させ、また、フリッカーなどの画質劣化を防止することのできる液晶表示装置を提供することにある。

上記目的を達成するためになされた本発明による液晶表示装置は、行列形態に配列され、第１及び第２副画素を含む複数の画素を有する液晶表示装置において、前記各副画素は、第１及び第２副画素電極と、第１及び第２維持電極と、第１及び第２スイッチとを有し、前記第１及び第２スイッチは、第１及び第２ゲート電極と、前記各々のスイッチの第１及び第２ソース電極と、前記第１及び第２副画素電極に連結されている前記各々のスイッチの第１及び第２ドレイン電極とを有し、第１の所定の電圧が前記第１副画素電極に印加され、第２の所定の電圧が前記第２副画素電極に印加されることを特徴とする。

前記第１の所定の電圧は、前記第２の所定の電圧より低いことが好ましい。
前記第１及び第２ドレイン電極は、前記第１及び第２維持電極と重なり、前記第１ドレイン電極と前記第１維持電極との重なり面積は、前記第２ドレイン電極と前記第２維持電極との重なり面積より大きいことが好ましい。
前記第１及び第２ゲート電極にゲート信号を各々伝達する第１及び第２ゲート線と、前記第１及び第２ソース電極にデータ電圧を各々伝達するデータ線とをさらに有することが好ましい。
前記第１及び第２ゲート線に印加されるゲート信号の時期は互いに異なることが好ましい。
前記ゲート信号を前記第１及び第２ゲート電極に伝達するゲート線と、前記データ電圧を前記第１及び第２ソース電極に伝達する第１及び第２データ線とをさらに有することが好ましい。
前記ゲート信号を前記第１及び第２ゲート電極に伝達するゲート線と、前記データ電圧を前記第１及び第２ソース電極に伝達するデータ線をさらに有することが好ましい。
前記第１及び第２維持電極は、前記第１及び第２ドレイン電極と各々重なり、物理的電気的に互いに分離されていることが好ましい。
前記第１及び第２副画素電極に印加されるデータ電圧の大きさは互いに異なることが好ましい。
前記第１スイッチは第１薄膜トランジスタであり、前記第２スイッチは第２薄膜トランジスタであり、前記第１薄膜トランジスタのチャンネルの幅とチャンネルの長さの比は、前記第２薄膜トランジスタのチャンネルの幅とチャンネルの長さの比より大きいことが好ましい。
前記第１副画素電極の面積は前記第２副画素電極の面積より大きいことが好ましい。

また、上記目的を達成するためになされた本発明による液晶表示装置は、行列形態に配列され、第１及び第２副画素を各々含む複数の画素と、前記第１副画素に連結される第１ゲート線と、前記第１ゲート線と交差して前記第１副画素に連結される第１データ線とを有し、前記第２副画素は前記第１ゲート線及び前記第１データ線のうちの少なくとも一つに連結されることを特徴とする。

前記第１副画素のキックバック電圧及び前記第２副画素のキックバック電圧の大きさは実質的に同一であり、前記第１副画素に所定の電圧が印加され、前記第１副画素は前記第２副画素に印加された電圧より大きい電圧が印加されることが好ましい。
前記第２副画素に連結される第２ゲート線をさらに有し、前記第２副画素は、前記第１データ線に連結されることが好ましい。
前記第１副画素は、前記第１ゲート線及び前記第１データ線に連結される第１スイッチング素子と、該第１スイッチング素子及び第１ストレージキャパシタに連結される第１液晶キャパシタとを有し、前記第２副画素は、前記第２ゲート線及び前記第１データ線に連結される第２スイッチング素子と、該第２スイッチング素子に連結され、前記第１液晶キャパシタより容量が小さい第２液晶キャパシタと、前記第２スイッチング素子に連結され、前記第１ストレージキャパシタより容量が小さい第２ストレージキャパシタとを有することが好ましい。
前記第２副画素に連結される第２データ線をさらに有し、前記第２副画素は、前記第１ゲート線に連結されることが好ましい。
前記第１副画素は、前記第１ゲート線及び前記第１データ線に連結される第１スイッチング素子と、該第１スイッチング素子に連結される第１液晶キャパシタと、前記第１スイッチング素子に連結される第１ストレージキャパシタとを有し、前記第２副画素は、前記第１ゲート線及び前記第２データ線に連結される第２スイッチング素子と、該第２スイッチング素子に連結され、前記第１液晶キャパシタより容量が小さい第２液晶キャパシタと、前記第２スイッチング素子に連結され、前記第１ストレージキャパシタより容量が小さい第２ストレージキャパシタとを有することが好ましい。

また、上記目的を達成するためになされた本発明による液晶表示装置は、行列形態に配列され、各々第１及び第２副画素を含む画素の列と、前記第１副画素に連結される複数の第１ゲート線と、前記第１ゲート線と交差して前記第１副画素に連結される複数の第１データ線とを有し、前記各々の第１副画素は、前記第１ゲート線及び前記第１データ線に連結される第１スイッチング素子と、該第１スイッチング素子及び第１ストレージキャパシタに連結される第１液晶キャパシタとを有し、前記各々の第２副画素は、前記第１ゲート線及び前記第１データ線のうちの少なくとも一つに連結される第２スイッチング素子と、該第２スイッチング素子に連結され、前記第１液晶キャパシタより容量が小さい第２液晶キャパシタと、前記第２スイッチング素子に連結され、前記第１ストレージキャパシタより容量が小さい第２ストレージキャパシタとを有することを特徴とする。

前記第１副画素は、所定の電圧が印加され、前記第１副画素は前記第２副画素に印加された電圧より大きい電圧が印加されることが好ましい。
前記第２スイッチング素子に各々連結される複数の第２ゲート線をさらに有し、前記第２スイッチング素子のうちの一つは、前記第１データ線のうちの一つに連結されることが好ましい。
前記第２スイッチング素子に各々連結される複数の第２データ線をさらに有し、前記第２スイッチング素子のうちの一つは、前記第１ゲート線のうちの一つに連結されることが好ましい。

本発明に係る液晶表示装置によれば、一つの画素を二つの副画素に分割して、二つの副画素に別途の互いに異なるデータ電圧を印加することによって、側面視認性を向上させることができるという効果がある。
また、二つの副画素の面積を異ならせることによって、側面ガンマ曲線の歪曲を減少させることができ、特に二つの副画素の保持容量を調節することによって、二つの副画素のキックバック電圧を同一にすることができ、これによりフリッカーなどの画質劣化を防止することができるという効果がある。

次に、本発明に係る液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体にかけて類似した部分については、同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“直上”にあるとする時、これはその中間に他の部分がない場合を意味する。

図１乃至図３は本発明の一実施形態による液晶表示装置のブロック図であり、図４は本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図であり、図５は本発明の一実施形態による液晶表示装置の一つの副画素に対する等価回路図である。

図１乃至図３を参照すれば、本発明の一実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｐａｎｅｌ ａｓｓｅｍｂｌｙ）３００、これに連結された一対または一つのゲート駆動部４００ａ、４００ｂ、４００及びデータ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
液晶表示板組立体３００は、等価回路で見る時、複数の表示信号線（Ｇ_１ａ−Ｇ_ｎｂ、Ｄ_１−Ｄ_ｍ）、及びこれに連結されていて、ほぼ行列形態に配列されている複数の画素（ＰＸ）を含む。反面、図５に示したように、液晶表示板組立体３００は、構造で見る時、互いに対向する下部及び上部表示板１００、２００、及びこれらの間に挿入されている液晶層３を含む。
表示信号線（Ｇ_１ａ−Ｇ_ｎｂ、Ｄ_１−Ｄ_ｍ）は、下部表示板１００に形成されていて、ゲート信号（走査信号ともいう）を伝達する複数のゲート線（Ｇ_１ａ−Ｇ_ｎｂ）及びデータ信号を伝達するデータ線（Ｄ_１−Ｄ_ｍ）を含む。ゲート線（Ｇ_１ａ−Ｇ_ｎｂ）は、ほぼ行方向にのびていて、互いにほぼ平行であり、データ線（Ｄ_１−Ｄ_ｍ）は、ほぼ列方向にのびていて、互いにほぼ平行である。

図４には、表示信号線及び一つの画素（ＰＸ）の等価回路が示されているが、図面符号ＧＬａ、ＧＬｂで示したゲート線及び図面符号ＤＬで示したデータ線以外にも、表示信号線は、ゲート線（ＧＬａ、ＧＬｂ）とほぼ平行にのびた維持電極線（ＳＬ）をさらに含む。
各画素（ＰＸ）は、一対の副画素（ＰＸａ、ＰＸｂ）を含み、各副画素（ＰＸａ、ＰＸｂ）は、ゲート線（ＧＬａ、ＧＬｂ）及びデータ線（ＤＬ）に連結されているスイッチング素子（Ｑａ、Ｑｂ）、これに連結されている液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）（Ｃ_ＬＣａ、Ｃ_ＬＣｂ）、そしてスイッチング素子（Ｑａ、Ｑｂ）及び維持電極線（ＳＬ）に連結されているストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）（Ｃ_ＳＴａ、Ｃ_ＳＴｂ）を含む。

図５を参照すれば、各副画素（ＰＸａ、ＰＸｂ）のスイッチング素子（Ｑ）は、下部表示板１００に形成されている薄膜トランジスタなどからなり、各々ゲート線（ＧＬ）に連結されている制御端子、データ線（ＤＬ）に連結されている入力端子、そして液晶キャパシタ（Ｃ_ＬＣ）及びストレージキャパシタ（Ｃ_ＳＴ）に連結されている出力端子を含む三端子素子である。
液晶キャパシタ（Ｃ_ＬＣ）は、下部表示板１００の副画素電極（ＰＥ）及び上部表示板２００の共通電極（ＣＥ）を二つの端子とし、二つの電極（ＰＥ、ＣＥ）の間の液晶層３は誘電体として機能する。副画素電極（ＰＥ）は、スイッチング素子（Ｑ）に連結され、共通電極（ＣＥ）は、上部表示板２００の全面に形成されていて、共通電圧Ｖｃｏｍの印加を受ける。図５とは異なって、共通電極（ＣＥ）が下部表示板１００に形成される場合もあり、この時には、二つの電極（ＰＥ、ＣＥ）のうちの少なくとも一つが線状または棒状に形成されることができる。

液晶キャパシタ（Ｃ_ＬＣ）の補助的な役割を果たすストレージキャパシタ（Ｃ_ＳＴ）は、下部表示板１００に形成された維持電極線（ＳＬ）及び画素電極（ＰＥ）が絶縁体を間において重畳して形成されて、維持電極線（ＳＬ）には共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタ（Ｃ_ＳＴ）は、副画素電極（ＰＥ）及び真上の前段ゲート線が絶縁体を間において重畳して形成されることもできる。

一方、色表示を実現するためには、各画素が原色（ｐｒｉｍａｒｙ ｃｏｌｏｒ）のうちの一つを固有に表示したり（空間分割）、各画素が時間によって交互に三原色を表示する（時間分割）ようにして、これら三原色の空間的、時間的合計によって所望の色相が認識されるようにする。原色の例としては、赤色、緑色、及び青色がある。図５は空間分割の一例として、上部表示板２００の各画素領域に原色のうちの一つを示す色フィルタ（ＣＦ）が形成されていることが示されている。図５とは異なって、色フィルタ（ＣＦ）は下部表示板１００の副画素電極（ＰＥ）上または下に形成されることもできる。

図１乃至図３を参照すれば、ゲート駆動部４００ａ、４００ｂ、４００は、ゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に連結されて、外部からのゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）の組合わせからなるゲート信号をゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に印加する。図１に示した一対のゲート駆動部４００ａ、４００ｂは、各々液晶表示板組立体３００の左右に位置して、奇数番目及び偶数番目のゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に各々連結され、図２及び図３に示した一つのゲート駆動部４００は、液晶表示板組立体３００の一側に位置して、全てのゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に連結されているが、図３の場合、ゲート駆動部４００内に二つの駆動回路４０１、４０２が内蔵されていて、各々奇数番目及び偶数番目のゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に連結されている。

階調電圧生成部（ｇｒａｙ ｖｏｌｔａｇｅ ｇｅｎｅｒａｔｏｒ）８００は、画素の透過率に関する二つの階調電圧の集合（または基準階調電圧の集合）を生成する。二つの階調電圧の集合は、一つの画素を構成する二つの副画素に独立的に提供されるものであって、各階調電圧の集合は、共通電圧Ｖｃｏｍに対して正の値を有するもの及び負の値を有するものを含む。しかし、二つの（基準）階調電圧の集合の代わりに、一つの（基準）階調電圧の集合のみを生成することもできる。
データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ_１−Ｄ_ｍ）に連結されて、階調電圧生成部８００からの二つの階調電圧の集合のうちの一つを選択し、選択された階調電圧の集合に属する一つの階調電圧をデータ電圧として画素に印加する。しかし、階調電圧生成部８００が階調全体に対する電圧を提供せずに基準階調電圧のみを提供する場合、データ駆動部５００は、基準階調電圧を分圧して階調全体に対する階調電圧を生成して、この中からデータ電圧を選択する。

ゲート駆動部４００、４００ａ、４００ｂまたはデータ駆動部５００は、一つ以上の駆動集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に装着されてＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着することができる。これとは異なって、ゲート駆動部４００、４００ａ、４００ｂまたはデータ駆動部５００は、液晶表示板組立体３００に集積することもできる。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。

次に、このような液晶表示板組立体３００の構造について、図６乃至図１０を参照して詳細に説明する。
図６は本発明の一実施形態による液晶表示装置の下部表示板の配置図であり、図７は本発明の一実施形態による液晶表示装置の上部表示板の配置図であり、図８は図６の下部表示板及び図７の上部表示板を含む液晶表示板組立体の配置図である。図９及び図１０は各々図８の液晶表示板組立体のＶＩＩ−ＶＩＩ線、及びＶＩＩＩ−ＶＩＩＩ’線、ＶＩＩＩ’−ＶＩＩＩ’’線に沿った断面図である。

図６乃至図１０を参照すれば、本実施形態による液晶表示装置は、下部表示板１００、これと対向している上部表示板２００、及びこれらの間に挿入されている液晶層３を含む。
まず、図６、図８乃至図１０を参照して、下部表示板１００について詳細に説明する。
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に、複数対の第１及び第２ゲート線（ｇａｔｅ ｌｉｎｅ）１２１ａ、１２１ｂ及び複数の維持電極線（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅｓ）１３１が形成されている。

第１及び第２ゲート線１２１ａ、１２１ｂは、主に横方向にのびていて、物理的、電気的に互いに分離されていて、ゲート信号を伝達する。第１及び第２ゲート線１２１ａ、１２１ｂは、各々上側及び下側に配置されていて、下側及び上側に突出した複数の第１及び第２ゲート電極１２４ａ、１２４ｂと他の層または外部駆動回路との連結のために、面積が拡張されて、左側に配置されている端部１２９ａ、１２９ｂを含む。しかし、これら端部１２９ａ、１２９ｂは、二つとも右側に配置されたり、各々左側及び右側に配置することもできる。
維持電極線１３１は、主に横方向にのびていて、第２ゲート線１２１ｂより第１ゲート線１２１ａに近く、複数の維持電極１３３を含む。維持電極１３３は、ほぼ長方形で、維持電極線１３１に対称である。しかし、維持電極１３３をはじめとする維持電極線１３１の形状及び配置は、多様に変更することができる。維持電極線１３１には、上部表示板２００の共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）２７０に印加される共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）などの所定の電圧が印加される。

ゲート線１２１ａ、１２１ｂ及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）などからなることができる。
しかし、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１は、物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造からなることもできる。この時、このうちの一つの導電膜は、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１の信号遅延や電圧降下を減少させることができるように、低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム系金属、銀系金属、銅系金属などからなる。

これとは異なって、他の一つの導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との接触特性が優れている物質、例えばモリブデン系金属、クロム、チタニウム、タンタルなどからなる。これらの組合わせの好ましい例としては、クロムの下部膜及びアルミニウム（合金）の上部膜や、アルミニウム（合金）の下部膜及びモリブデン（合金）の上部膜がある。しかし、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１は、この他にも多様な金属及び導電体からなることができる。

また、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１の側面は、基板１１０の表面に対して傾いていて、その傾斜角は約３０〜８０゜であることが好ましい。
ゲート線１２１ａ、１２１ｂ及び維持電極線１３１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０上には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは略してａ−Ｓｉとする）または多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）などからなる複数の島型の半導体１５４ａ、１５４ｂ、１５６ａ、１５７ａが形成されている。半導体１５４ａ、１５４ｂは、各々ゲート電極１２４ａ、１２４ｂ上に位置する。

半導体１５４ａ、１５４ｂ、１５６ａ上には、シリサイド（ｓｉｌｉｃｉｄｅ）またはリンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の島型の抵抗性接触部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６ａが形成されている。抵抗性接触部材１６３ａ、１６５ａ及び抵抗性接触部材１６３ｂ、１６５ｂは、各々対をなして半導体１５４ａ、１５４ｂ上に位置し、抵抗性接触部材１６６ａは、半導体１５６ａ上に位置する。
半導体１５４ａ、１５４ｂ、１５６ａ、１５７ａ及び抵抗性接触部材１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６ａの側面も、基板１１０の表面に対して傾いていて、その傾斜角は３０〜８０゜である。

抵抗性接触部材１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６ａ及びゲート絶縁膜１４０上には、複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１及び複数対の第１及び第２ドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５ａ、１７５ｂが形成されている。
データ線１７１は、主に縦方向にのびていて、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１と交差してデータ電圧（ｄａｔａ ｖｏｌｔａｇｅ）を伝達する。各データ線１７１は、第１及び第２ゲート電極１２４ａ、１２４ｂに向かって各々のびた複数の第１及び第２ソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３ａ、１７３ｂと他の層または外部装置との接続のために、幅が拡張されている端部１７９を含む。

第１及び第２ドレイン電極１７５ａ、１７５ｂは、データ線１７１と分離されていて、各々ゲート電極１２４ａ、１２４ｂを中心にソース電極１７３ａ、１７３ｂと対向している。第１及び第２ドレイン電極１７５ａ、１７５ｂは、各々半導体１５４ａ、１５４ｂ上に位置した棒状の端部から始まって維持電極１３３と重畳する面積が広い拡張部１７７ａ、１７７ｂを有し、棒状の端部は、Ｕ字型に曲がったソース電極１７３ａ、１７３ｂで一部が囲まれている。ここで、第２ドレイン電極１７５ｂの拡張部１７７ｂの面積は、第１ドレイン電極１７５ａの拡張部１７７ａの面積より小さい。
第１、第２ゲート電極１２４ａ、１２４ｂ、第１、第２ソース電極１７３ａ、１７３ｂ、及び第１、第２ドレイン電極１７５ａ、１７５ｂは、半導体１５４ａ、１５４ｂと共に第１、第２薄膜トランジスタ（Ｑａ、Ｑｂ）を構成し、薄膜トランジスタ（Ｑａ、Ｑｂ）のチャンネルは、第１、第２ソース電極１７３ａ、１７３ｂ及び第１、第２ドレイン電極１７５ａ、１７５ｂの間の半導体１５４ａ、１５４ｂに形成される。

データ線１７１及びドレイン電極１７５ａ、１７５ｂは、モリブデン、クロム、タンタル、及びチタニウムなどの耐火性金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）またはこれらの合金からなるのが好ましく、耐火性金属膜（図示せず）及び低い比抵抗の導電膜（図示せず）を含む多重膜構造からなることができる。多重膜構造の例としては、クロムまたはモリブデン（合金）の下部膜及びアルミニウム（合金）の上部膜の二重膜、モリブデン（合金）の下部膜、アルミニウム（合金）の中間膜、及びモリブデン（合金）の下部膜の三重膜がある。しかし、データ線１７１及びドレイン電極１１７５ａ、１７５ｂは、この他にも多様な金属または導電体からなることができる。
データ線１７１及びドレイン電極１７５ａ、１７５ｂの側面も、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１と同様に傾いていて、その傾斜角は各々約３０〜８０゜の角度である。

抵抗性接触部材１６３ａ、１６３ｂ、１６５ａ、１６５ｂ、１６６ａは、その下部の半導体１５４ａ、１５４ｂ、１５６ａ、１５７ａ及びその上部のデータ線１７１及びドレイン電極１７５ａ、１７５ｂの間にだけ存在して、接触抵抗を低くする役割を果たす。島型の半導体１５４ａ、１５４ｂは、ソース電極１７３ａ、１７３ｂ及びドレイン電極１７５ａ、１７５ｂで覆われずに露出された部分を有し、半導体１５６ａ、１５７ａは、ゲート線１２１ａ、１２１ｂ及び維持電極線１３１の表面のプロファイルをスムーズにして、データ線１７１及びドレイン電極１７５ａ、１７５ｂの断線を防止する。

データ線１７１及びドレイン電極１７５ａ、１７５ｂ、及び露出された半導体１５４ａ、１５４ｂ上には、保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などからなる。有機絶縁物及び低誘電率絶縁物の誘電定数は４．０以下であるのが好ましく、低誘電率絶縁物の例としては、プラズマ化学気相蒸着（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどがある。有機絶縁物のうちの感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有するもので保護膜１８０を形成することもでき、保護膜１８０の表面は平坦でありえる。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かしながら、露出された半導体１５４ａ、１５４ｂ部分に被害を及ぼさないように、下部無機膜及び上部有機膜の二重膜構造からなることもできる。

保護膜１８０には、データ線１７１の端部１７９及びドレイン電極１７５ａ、１７５ｂの拡張部１７７ａ、１７７ｂを各々露出する複数の接触孔１８２、１８５ａ、１８５ｂが形成され、保護膜１８０及びゲート絶縁膜１４０には、ゲート線１２１ａ、１２１ｂの端部１２９ａ、１２９ｂを露出する複数の接触孔１８１ａ、１８１ｂが各々形成されている。
保護膜１８０上には、第１及び第２副画素電極（ｓｕｂｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９０ａ、１９０ｂを含む複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９０、遮蔽電極（ｓｈｉｅｌｄｉｎｇ ｅｌｅｃｔｒｏｄｅ）８８ａ、及び複数の接触補助部材（ｃｏｎｔａｃｔ ａｓｓｉｓｔａｎｔ）８１ａ、８１ｂ、８２が形成されている。これらは、ＩＴＯまたはＩＺＯなどの透明導電物質やアルミニウム、銀またはその合金などの反射性金属からなる。

第１、第２副画素電極１９０ａ、１９０ｂは、接触孔１８５ａ、１８５ｂを通じて第１、第２ドレイン電極１７５ａ、１７５ｂと物理的・電気的に連結されて、第１、第２ドレイン電極１７５ａ、１７５ｂからデータ電圧の印加を受ける。一対の副画素電極１９０ａ、１９０ｂには、一つの入力画像信号に対して予め設定されている互いに異なるデータ電圧が印加されるが、その大きさは副画素電極１９０ａ、１９０ｂの大きさ及び形状によって設定される。また、副画素電極１９０ａ、１９０ｂの面積は互いに異なることもある。
一例として、第２副画素電極１９０ｂは、第１副画素電極１９０ａに比べて高い電圧の印加を受けて、第１副画素電極１９０ａより面積が小さい。

データ電圧が印加された副画素電極１９０ａ、１９０ｂは、共通電極２７０と共に電場を生成することによって、二つの電極１９０、２７０の間の液晶層３の液晶分子の配向を決定する。
また、上述説明したように、各副画素電極１９０ａ、１９０ｂ及び共通電極２７０は、液晶キャパシタ（Ｃ_ＬＣａ、Ｃ_ＬＣｂ）を構成して、薄膜トランジスタ（Ｑａ、Ｑｂ）がターンオフされた後にも印加された電圧を維持し、電圧維持能力を強化するために、液晶キャパシタ（Ｃ_ＬＣａ、Ｃ_ＬＣｂ）と並列に連結されたストレージキャパシタ（Ｃ_ＳＴａ、Ｃ_ＳＴｂ）は、第１及び第２副画素電極１９０ａ、１９０ｂ及びこれに連結されているドレイン電極１７５ａ、１７５ｂの拡張部１７７ａ、１７７ｂと維持電極１３３との重畳などによって形成される。

第１副画素電極１９０ａの面積が第２副画素電極１９０ｂの面積より大きいので、第１液晶キャパシタ（Ｃ_ＬＣａ）の容量値が第２液晶キャパシタ（Ｃ_ＬＣｂ）の容量値より大きく、維持電極１３３と重畳する第１ドレイン電極１７５ａの拡張部１７７ａの面積が第２ドレイン電極１７５ｂの拡張部１７７ｂの面積より大きいので、第１ストレージキャパシタ（Ｃ_ＳＴａ）の容量値が第２ストレージキャパシタ（Ｃ_ＳＴｂ）の容量値より大きい。したがって、第１薄膜トランジスタ（Ｑａ）が第２薄膜トランジスタ（Ｑｂ）より電流駆動能力が大きくなければならないので、第１薄膜トランジスタ（Ｑａ）のＷ：Ｌの比の大きさが第２薄膜トランジスタ（Ｑｂ）のＷ：Ｌの比の大きさより大きい。ここで、Ｗはチャンネルの幅であり、Ｌはチャンネルの長さである。

各画素電極１９０は、４つの角が面取りされていて、面取りされた斜辺はゲート線１２１ａ、１２１ｂに対して約４５°の角度をなす。
一つの画素電極１９０を構成する一対の第１及び第２副画素電極１９０ａ、１９０ｂは、間隙（ｇａｐ）９４を間に置いて互いに噛み合っていて、画素電極１９０の外側境界はほぼ四角形である。第２副画素電極１９０ｂは、ほぼ回転した等辺台形であって、下辺が台形にへこんでいて、大部分が第１副画素電極１９０ａで囲まれている。第１副画素電極１９０ａは、左側辺で互いに連結されている上部、下部、及び中央台形部からなる。第１副画素電極１９０ａは、上部台形部の上辺及び下部台形部の下辺から右側辺に向かってのびた切開部９５ａ、９５ｂ、９５ｃを有している。切開部９５ａ、９５ｂの間にゲート線１２１ａが通過する。

第１副画素電極１９０ａの中央台形部は、第２副画素電極１９０ｂのへこんでいる下辺に嵌合している。第１副画素電極１９０ａは、維持電極線１３１に沿ってのびた切開部９２を有し、切開部９２は、第１副画素電極１９０ａの左側辺に入口を有し、入口から横方向にのびた横部を有している。切開部９２の入口は、維持電極線１３１に対して約４５°の角度をなす一対の斜辺を有している。第１副画素電極１９０ａ及び第２副画素電極１９０ｂの間の間隙９４は、ほぼ均一な幅を有してゲート線１２１ａ、１２１ｂと約４５°の角度をなす二対の上部及び下部斜線部、及び実質的に均一な幅を有する三つの縦部を含む。
以下では、説明の便宜のために、間隙９４も切開部と表現する。切開部９２、９４、９５ａ、９５ｂ、９５ｃは、維持電極線１３１に対してほぼ反転対称（ｉｎｖｅｒｓｉｏｎ ｓｙｍｍｅｔｒｙ）をなしていて、これらはゲート線１２１ａ、１２１ｂに対して約４５°の角度をなして互いに垂直にのびている。画素電極１９０は、これら切開部９２、９４、９５ａ、９５ｂ、９５ｃによって複数の領域（ｄｏｍａｉｎ）に分割される。

したがって、画素電極１９０を横方向に二等分する維持電極線１３１を中心にした上半部及び下半部は、切開部９２、９４、９５ａ〜９５ｃによって各々４つの領域に分割される。この時、領域の数または切開部の数は、画素の大きさ、画素電極１９０の横辺及び縦辺の長さの比、液晶層３の種類や特性などの設計要素によって変化する。
また、第１副画素電極１９０ａは、第１及び第２ゲート線１２１ａ、１２１ｂと重畳し、第２副画素電極１９０ｂは、第１ゲート線１２１ａと重畳して、第１ゲート線１２１ａは、画素電極１９０の上半部中心付近を通過する。

遮蔽電極８８ａは、データ線１７１に沿ってのびた縦部、及び第２ゲート線１２１ｂに沿ってのびた横部を含むが、縦部はデータ線１７１を完全に覆っており、横部はゲート線１２１ｂの境界線内側に位置する。遮蔽電極８８ａは、保護膜１８０及びゲート絶縁膜１４０の接触孔（図示せず）を通じて維持電極線１３１に連結されたり、共通電圧Ｖｃｏｍを下部表示板１００から上部表示板２００に伝達する短絡点（ｓｈｏｒｔ ｐｏｉｎｔ）（図示せず）に連結することもできる。
遮蔽電極８８ａは、共通電圧Ｖｃｏｍの印加を受けて、データ線１７１及び画素電極１９０の間、そしてデータ線１７１及び共通電極２７０の間で形成される電界を遮断して、画素電極１９０の電圧歪曲及びデータ線１７１が伝達するデータ電圧の信号遅延を減少させる。

また、画素電極１９０及び遮蔽電極８８ａの短絡を防止するために、これらの間に距離をおかなければならないので、画素電極１９０がデータ線１７１からさらに遠くなって、これらの間の寄生容量が減少する。さらに、液晶層３の誘電率（ｐｅｒｍｉｔｔｉｖｉｔｙ）が保護膜１８０の誘電率より高いため、データ線１７１及び遮蔽電極８８ａの間の寄生容量が遮蔽電極８８ａがない時のデータ線１７１及び共通電極２７０の間の寄生容量に比べて小さい。
それだけでなく、画素電極１９０及び遮蔽電極８８ａが同一層に形成されるため、これらの間の距離が一定に維持されて、これによりこれらの間の寄生容量が一定になる。この時、開口率の低下が最少になるように、遮蔽電極８８ａ及び画素電極１９０の間の距離を最少にするのが好ましい。
しかし、このような遮蔽電極８８ａは必要に応じて省略することもできる。

接触補助部材８１ａ、８１ｂ、８２は、接触孔１８１ａ、１８１ｂ、１８２を通じてゲート線１２１ａ、１２１ｂの端部１２９ａ、１２９ｂ及びデータ線１７１の端部１７９と各々連結される。接触補助部材８１ａ、８１ｂ、８２は、ゲート線１２１ａ、１２１ｂの露出された端部１２９ａ、１２９ｂ及びデータ線１７１の露出された端部１７９と外部装置との接着性を補完して、これらを保護する役割を果たす。
画素電極１９０、遮蔽電極８８ａ、接触補助部材８１ａ、８１ｂ、８２、及び保護膜１８０上には、液晶層３を配向する配向膜１１が塗布されている。配向膜１１は、水平配向膜でありうる。

次に、図７、図９を参照して、上部表示板２００について詳細に説明する。
透明なガラスなどからなる絶縁基板２１０上に、光漏れを防止するためのブラックマトリックスという遮光部材２２０が形成されている。遮光部材２２０は、画素電極１９０と対向して、画素電極１９０とほぼ同一な形状の複数の開口部２２５を有している。これとは異なって、遮光部材２２０は、データ線１７１に対応する部分及び薄膜トランジスタ（Ｑａ、Ｑｂ）に対応する部分からなることもできる。しかし、遮光部材２２０は、画素電極１９０及び薄膜トランジスタ（Ｑａ、Ｑｂ）の付近での光漏れを遮断するために、多様な形状からなることができる。

基板２１０上には、また、複数の色フィルタ２３０が形成されている。色フィルタ２３０は、遮光部材２２０で囲まれた領域内に大部分が位置し、画素電極１９０に沿って縦方向に長くのびている。色フィルタ２３０は、赤色、緑色、及び青色などの原色のうちの一つを表示することができる。
色フィルタ２３０及び遮光部材２２０上には、色フィルタ２３０が露出されるのを防止して、平坦面を提供するための蓋膜２５０が形成されている。
蓋膜２５０上には、ＩＴＯ、ＩＺＯなどの透明な導電体などからなる共通電極２７０が形成されている。

共通電極２７０は、複数組の切開部７３、７４、７５ａ、７５ｂ、７６ａ、７６ｂの集合を有する。
一組の切開部７３〜７６ｂは、一つの画素電極１９０と対向していて、中央切開部７３、７４、上部切開部７５ａ、７６ａ、及び下部切開部７５ｂ、７６ｂを含む。切開部７３〜７６ｂは、隣接した画素電極１９０の切開部９２〜９５ｃの間、及び周縁切開部９５ａ〜９５ｃ及び画素電極１９０の角の間に配置されている。また、各切開部７３〜７６ｂは、画素電極１９０の切開部９２〜９５ｃと平行にのびた少なくとも一つの斜線部を含む。
上部及び下部切開部７５ａ〜７６ｂは、画素電極１９０のほぼ右側辺から下側または上側辺に向かってのびた斜線部、そして斜線部の各端部から画素電極１９０の辺に沿って辺と重畳しながらのびて、斜線部と鈍角をなしている横部及び縦部を含む。

中央切開部７３は、維持電極１３３から維持電極１３３とほぼ斜角をなして画素電極１９０の左側辺に向かってのびた一対の斜線部、及び斜線部の各端部から画素電極１９０の左側辺に沿って左側辺と重畳しながらのびて、斜線部と鈍角をなしている縦断縦部を含む。中央切開部７４は、画素電極１９０の右側辺に沿って右側辺と重畳しながらのびた縦部、縦部の各端部から画素電極１９０の左側辺に向かってのびた一対の斜線部、そして斜線部の各端部から副画素電極１９０ｂの左側辺に沿って左側辺と重畳しながらのびて、斜線部と鈍角をなしている縦断縦部を含む。
切開部７３〜７６ｂの斜線部には、三角形のノッチ（ｎｏｔｃｈ）が形成されている。このようなノッチは、四角形、台形、または半円形からなることができ、膨らむように、またはへこむように形成することもできる。このようなノッチは、切開部７３〜７６ｂに対応する領域の境界に位置する液晶分子３の配向方向を決定する。
切開部７３〜７６ｂの数は設計要素によって変化し、遮光部材２２０が切開部７３〜７６ｂと重畳して、切開部７３〜７６ｂ付近の光漏れを遮断することができる。

共通電極２７０及び遮蔽電極８８ａに同一な共通電圧が印加されるので、これらの間には電界がほとんど生成されない。したがって、共通電極２７０及び遮蔽電極８８ａの間に位置した液晶分子は、初期の垂直配向状態をそのまま維持するので、この部分に入射された光は透過されずに遮断される。
共通電極２７０及び蓋膜２５０上には、液晶層３を配向する配向膜２１が塗布されている。配向膜２１は水平配向膜でありうる。

表示板１００、２００の外側面には偏光板１２、２２が形成されているが、二つの偏光板１２、２２の透過軸は直交して、これらのうちの一つの透過軸（または吸収軸）は横方向に平行である。反射型液晶表示装置である場合には、二つの偏光板１２、２２のうちの一つを省略することができる。
液晶層３は、負の誘電率異方性を有し、液晶層３の液晶分子は、電界が生成されない状態でその長軸が二つの表示板の表面に対して垂直に配向されている。

共通電極２７０に共通電圧を印加して画素電極１９０にデータ電圧を印加すれば、表示板１００、２００の表面にほぼ垂直な電界が生成される。電極１９０、２７０の切開部９２〜９５ｃ、７３〜７６ｂは、このような電界を歪曲して、切開部９２〜９５ｃ、７３〜７６ｂの辺に対して垂直な水平成分を形成する。
これにより、電界は、表示板１００、２００の表面に垂直な方向に対して傾いた方向を指す。液晶分子は、電界に応答してその長軸が電界の方向に対して垂直をなすように方向を変化させようとするが、この時、切開部９２〜９５ｃ、７３〜７６ｂ及び画素電極１９０の辺付近の電界は、液晶分子の長軸方向と平行でなく一定の角度をなすので、液晶分子の長軸方向及び電界がなす平面上で移動距離が短い方向に液晶分子が回転する。したがって、一つの切開部の集合９２〜９５ｃ、７３〜７６ｂ及び画素電極１９０の辺は、画素電極１９０上に位置した液晶層３部分を液晶分子の傾斜方向が異なる複数のドメインに分割し、これにより基準視野角が拡大される。
少なくとも一つの切開部９２〜９５ｃ、７３〜７６ｂは、突起や陥没部に代替することができ、切開部９２〜９５ｃ、７３〜７６ｂの形状及び配置は変更することができる。

次に、本実施形態による液晶表示装置の表示動作について、図１〜図５を参照して詳細に説明する。
信号制御部６００は、外部のグラフィック制御機（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）、メインクロック信号（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などの提供を受ける。信号制御部６００は、入力画像信号（Ｒ、Ｇ、Ｂ）及び入力制御信号に基づいて画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合うように適切に処理して、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に出力し、データ制御信号（ＣＯＮＴ２）及び処理した画像信号データ（ＤＡＴ）をデータ駆動部５００に出力する。

ゲート制御信号（ＣＯＮＴ１）は、ゲートオン電圧（Ｖｏｎ）の走査開始を指示する走査開始信号（ＳＴＶ）及びゲートオン電圧（Ｖｏｎ）の出力を制御する少なくとも一つのクロック信号などを含む。
データ制御信号（ＣＯＮＴ２）は、一つの画素行のデータ伝送を知らせる水平同期開始信号（ＳＴＨ）、データ線（Ｄ_１−Ｄ_ｍ）に当該データ電圧の印加を指示するロード信号（ＬＯＡＤ）、及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）は、また、共通電圧Ｖｃｏｍに対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”は略して“データ電圧の極性”とする）を反転させる反転信号（ＲＶＳ）を含むことができる。

信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって、データ駆動部５００は、一組の副画素（ＰＸａ、ＰＸｂ）に対する画像データ（ＤＡＴ）を受信し、階調電圧生成部８００からの二つの階調電圧の集合のうちの一つの集合を選択して、選択した階調電圧の集合の中から各画像データ（ＤＡＴ）に対応する階調電圧を選択することによって画像データ（ＤＡＴ）を当該データ電圧に変換した後、これを当該データ線（Ｄ_１−Ｄ_ｍ）に印加する。
これとは異なって、データ駆動部５００ではなく、別個に形成された外部の選択回路（図示せず）で二つの階調電圧の集合のうちのいずれか一つを選択してデータ駆動部５００に伝達したり、階調電圧生成部８００から値が変化する基準電圧の提供を受けて、データ駆動部５００がこれを分圧して階調電圧を形成することもできる。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に印加し、このゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に連結されたスイッチング素子（Ｑａ、Ｑｂ）をターンオンさせて、これによりデータ線（Ｄ_１−Ｄ_ｍ）に印加されたデータ電圧がターンオンされたスイッチング素子（Ｑａ、Ｑｂ）を通じて当該副画素（ＰＸａ、ＰＸｂ）に印加される。
副画素（ＰＸａ、ＰＸｂ）に印加されたデータ電圧と共通電圧Ｖｃｏｍとの差は、液晶キャパシタ（Ｃ_ＬＣ）の充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配向が異なって、これにより液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子（図示せず）によって光の透過率の変化として現れる。

上記で説明した二つの階調電圧の集合は、互いに異なるガンマ曲線を示し、これらが一つの画素（ＰＸ）の二つの副画素（ＰＸａ、ＰＸｂ）に印加されるので、一つの画素（ＰＸ）のガンマ曲線はこれらを合成した曲線になる。二つの階調電圧の集合を決定する時には、合成ガンマ曲線が正面での基準ガンマ曲線に近くなるようにするが、例えば正面での合成ガンマ曲線は、最も適切に決められた正面での基準ガンマ曲線と一致するようにし、側面での合成ガンマ曲線は、正面での基準ガンマ曲線と最も近くなるようにする。このようにすることによって、側面視認性が向上する。

また、上記で説明したように、高い電圧の印加を受ける第２副画素電極１９０ｂの面積を第１副画素電極１９０ａの面積より小さくすることによって、側面ガンマ曲線の歪曲を小さくすることができる。特に、第１及び第２副画素電極１９０ａ、１９０ｂの面積比が約２：１である場合に、側面でのガンマ曲線が正面でのガンマ曲線により近くなって、側面視認性がさらに向上する。

１／２水平周期（または１／２Ｈ）［水平同期信号Ｈｓｙｎｃの半周期］を単位として、データ駆動部５００及びゲート駆動部４００は同一な動作を繰り返す。このような方式で、１フレーム（ｆｒａｍｅ）の間に全てのゲート線（Ｇ_１ａ−Ｇ_ｎｂ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加して、全ての画素にデータ電圧を印加する。１フレームが終わると次のフレームが始まって、各画素に印加されるデータ電圧の極性が直前のフレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１フレーム内でも反転信号（ＲＳＶ）の特性によって一つのデータ線を通じて流れるデータ電圧の極性が反転したり（例：行反転、ドット反転）、隣接するデータ線を通じて同時に流れるデータ電圧の極性が互いに反転することもある（例：列反転、ドット反転）。

一方、図５を参照すれば、下記の数式１のように定義されるキックバック電圧（Ｖｋ）は、ゲートオン電圧（Ｖｏｎ）からゲートオフ電圧（Ｖｏｆｆ）に変換される時のスイッチング素子（Ｑ）の制御端子及び出力端子の間の寄生容量（Ｃｇｄ）によるカップリング現象によって生成されて、画素電極（ＰＥ）に印加された電圧を低下させる。

ここで、ΔＶｇはゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）との差電圧である。

本発明の実施形態による液晶表示装置の第１及び第２副画素（ＰＸａ、ＰＸｂ）のキックバック電圧（Ｖｋａ、Ｖｋｂ）の大きさは、実質的に同一である。第１及び第２副画素（ＰＸａ、ＰＸｂ）の液晶キャパシタ（Ｃ_ＬＣａ、Ｃ_ＬＣｂ）の容量値は、第１及び第２副画素電極１９０ａ、１９０ｂの面積比によって決定され、寄生容量（Ｃｇｄａ、Ｃｇｄｂ）も設計要素によって決定される。したがって、維持電極１３３と重畳する第１及び第２ドレイン電極１７５ａ、１７５ｂの面積を適切に設定することによって、キックバック電圧（Ｖｋａ、Ｖｋｂ）の大きさを同一にすることができる第１及び第２ストレージキャパシタ（Ｃ_ＳＴａ、Ｃ_ＳＴｂ）の容量値を形成することができる。
これに加えて、第１及び第２副画素（ＰＸａ、ＰＸｂ）に印加されるゲート信号を異ならせることもできる。一例として、ゲートオン電圧（Ｖｏｎ）の大きさを異なるようにしてΔＶｇを調節することによって、キックバック電圧（Ｖｋａ、Ｖｋｂ）の大きさを同一にすることもできる。このように第１及び第２副画素（ＰＸａ、ＰＸｂ）のキックバック電圧（Ｖｋａ、Ｖｋｂ）の大きさを同一にすることによって、画面がちらつくフリッカー（ｆｌｉｃｋｅｒ）現象などを防止することができる。

次に、本発明の他の実施形態による液晶表示装置について、図１１及び図１２を参照して詳細に説明する。
図１１は本発明の他の実施形態による液晶表示装置のブロック図であり、図１２は本発明の他の実施形態による液晶表示装置の一つの画素に対する等価回路図である。
本発明の他の実施形態による液晶表示装置は、液晶表示板組立体３０１、これに連結されたゲート駆動部４０３及びデータ駆動部５０１、データ駆動部５０１に連結された階調電圧生成部８０１、そしてこれらを制御する信号制御部６０１を含む。

液晶表示板組立体３０１は、等価回路で見る時、複数の表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_２ｍ）、及びこれに連結されていて、ほぼ行列形態に配列されている複数の画素（ＰＸ）を含む。
表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_２ｍ）は、ゲート信号を伝達する複数のゲート線（Ｇ_１−Ｇ_ｎ）及びデータ信号を伝達するデータ線（Ｄ_１−Ｄ_２ｍ）を含む。ゲート線（Ｇ_１−Ｇ_ｎ）は、ほぼ行方向にのびていて、互いにほぼ平行であり、データ線（Ｄ_１−Ｄ_２ｍ）は、ほぼ列方向にのびていて、互いにほぼ平行である。一つの画素（ＰＸ）の両側に各々一つのデータ線（Ｄ_１−Ｄ_２ｍ）が配置されている。また、表示信号線は、ゲート線（Ｇ_１−Ｇ_ｎ）及びデータ線（Ｄ_１−Ｄ_２ｍ）以外にも、ゲート線（Ｇ_１−Ｇ_ｎ）とほぼ平行にのびた維持電極線を含むことができる。

図１２には、表示信号線及び一つの画素（ＰＸ）の等価回路が示されているが、図面符号ＧＬで示したゲート線及び図面符号ＤＬａ、ＤＬｂで示したデータ線以外にも、表示信号線は、ゲート線（ＧＬ）とほぼ平行にのびた維持電極線（ＳＬ）をさらに含む。
各画素（ＰＸ）は、一対の副画素（ＰＸｃ、ＰＸｄ）を含み、各副画素（ＰＸｃ、ＰＸｄ）は、各々当該ゲート線（ＧＬ）及びデータ線（ＤＬａ、ＤＬｂ）に連結されているスイッチング素子（Ｑｃ、Ｑｄ）、これに連結された液晶キャパシタ（Ｃ_ＬＣｃ、Ｃ_ＬＣｄ）、及びストレージキャパシタ（Ｃ_ＳＴｃ、Ｃ_ＳＴｄ）を含む。
各副画素（ＰＸｃ、ＰＸｄ）は、図５に示した副画素と実質的に同一なので、これに対する詳細な説明は省略する。

階調電圧生成部８０１は、副画素（ＰＸｃ、ＰＸｄ）の透過率に関する二組の複数の階調電圧を生成する。二組のうちの一組は共通電圧Ｖｃｏｍに対して正の値を有し、他の一組は負の値を有する。
ゲート駆動部４０３は、液晶表示板組立体３０１のゲート線（Ｇ_１−Ｇ_ｎ）に連結されて、外部からのゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）の組合わせからなるゲート信号をゲート線（Ｇ_１−Ｇ_ｎ）に印加する。
データ駆動部５０１は、液晶表示板組立体３０１のデータ線（Ｄ_１−Ｄ_２ｍ）に連結されて、階調電圧生成部８０１からの階調電圧を選択して、データ信号として副画素（ＰＸｃ、ＰＸｄ）に印加する。
信号制御部６０１は、ゲート駆動部４０３及びデータ駆動部５０１などの動作を制御する。

次に、このような液晶表示板組立体３０１の構造について、図１３及び図１４を参照して詳細に説明する。
図１３は本発明の他の実施形態による液晶表示板組立体の配置図であり、図１４は図１３の液晶表示板組立体のＸＩＩ−ＸＩＩ線に沿った断面図である。
図１３及び図１４を参照すれば、本実施形態による液晶表示装置は、下部表示板１０１、これと対向している上部表示板２０１、及びこれらの間に挿入されている液晶層３を含む。

まず、下部表示板１０１について詳細に説明する。
透明なガラスなどからなる絶縁基板１１０上に、複数のゲート線１２１及び複数の維持電極線１３１ａが形成されている。
ゲート線１２１は、主に横方向にのびていて、互いに分離されていて、ゲート信号を伝達する。各ゲート線１２１は、複数のゲート電極１２４ｃ、１２４ｄを構成する複数の突出部と他の層または外部装置との接続のために、面積が拡張されている端部１２９を含む。
維持電極線１３１ａは、主に横方向にのびていて、維持電極１３３ａ、１３３ｂを構成する複数の突出部を含む。維持電極１３３ａ、１３３ｂは、ほぼ長方形で、維持電極線１３１ａに対称である。維持電極１３３ａの面積は、維持電極１３３ｂの面積より大きい。

ゲート線１２１及び維持電極線１３１ａ上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成されている。
ゲート絶縁膜１４０上には、水素化非晶質シリコンまたは多結晶シリコンなどからなる複数の島型の半導体１５４ｃ、１５４ｄ、１５６ｂ、１５７ｂが形成されている。半導体１５４ｃ、１５４ｄは、各々ゲート電極１２４ｃ、１２４ｄ上に位置する。
半導体１５４ｃ、１５４ｄ、１５６ｂ、１５７ｂ上には、シリサイド（ｓｉｌｉｃｉｄｅ）またはリンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の島型の抵抗性接触部材１６３ｃ、１６３ｄ、１６５ｃ、１６５ｄ、１６６ｂ、１６７が形成されている。抵抗性接触部材１６３ｃ、１６５ｃ及び抵抗性接触部材１６３ｄ、１６５ｄは、各々対をなして半導体１５４ｃ、１５４ｄ上に位置し、抵抗性接触部材１６６ｂ、１６７は、各々半導体１５６ｂ、１５７ｂ上に位置する。

ゲート絶縁膜１４０及び抵抗接触部材１６３ｃ、１６３ｄ、１６５ｃ、１６５ｄ、１６６ｂ、１６７上には、複数のデータ線１７１ａ、１７１ｂ、及びこれから各々分離されている複数のドレイン電極１７５ｃ、１７５ｄが形成されている。
データ線１７１ａ、１７１ｂは、主に縦方向にのびていて、ゲート線１２１及び維持電極線１３１ａと交差してデータ電圧を伝達する。データ線１７１ａ、１７１ｂは、ゲート電極１２４ｃ、１２４ｄに向かって各々のびた複数のソース電極１７３ｃ、１７３ｄと他の層または外部装置との接続のために、幅が拡張されている端部１７９ａ、１７９ｂを含む。

第１及び第２ドレイン電極１７５ｃ、１７５ｄは、データ線１７１ａ、１７１ｂと分離されていて、各々ゲート電極１２４ｃ、１２４ｄを中心にソース電極１７３ｃ、１７３ｄと対向している。第１及び第２ドレイン電極１７５ｃ、１７５ｄは、各々半導体１５４ｃ、１５４ｄ上に位置した棒状の端部から始まって維持電極１３３ａ、１３３ｂと各々重畳する面積が広い拡張部１７７ｃ、１７７ｄを有し、棒状の端部は、Ｕ字型に曲がったソース電極１７３ｃ、１７３ｄで一部が囲まれている。ここで、第２ドレイン電極１７５ｄの拡張部１７７ｄの面積は、第１ドレイン電極１７５ｃの拡張部１７７ｃの面積より小さい。

第１、第２ゲート電極１２４ｃ、１２４ｄ、第１、第２ソース電極１７３ｃ、１７３ｄ、及び第１、第２ドレイン電極１７５ｃ、１７５ｄは、半導体１５４ｃ、１５４ｄと共に第１、第２薄膜トランジスタ（Ｑｃ、Ｑｄ）を構成し、薄膜トランジスタ（Ｑｃ、Ｑｄ）のチャンネルは、第１、第２ソース電極１７３ｃ、１７３ｄ及び第１、第２ドレイン電極１７５ｃ、１７５ｄの間の半導体１５４ｃ、１５４ｄに形成される。
抵抗性接触部材１６３ｃ、１６３ｄ、１６５ｃ、１６５ｄ、１６６ｂ、１６７は、その下部の半導体１５４ｃ、１５４ｄ、１５６ｂ、１５７ｂ及びその上部のデータ線１７１ａ、１７１ｂ及びドレイン電極１７５ｃ、１７５ｄの間にだけ存在して、接触抵抗を低くする役割を果たす。島型の半導体１５４ｃ、１５４ｄは、ソース電極１７３ｃ、１７３ｄ及びドレイン電極１７５ｃ、１７５ｄで覆われずに露出された部分を有し、半導体１５６ｂ、１５７ｂは、ゲート線１２１及び維持電極線１３１ａの表面のプロファイルをスムーズにして、データ線１７１ａ、１７１ｂ及びドレイン電極１７５ｃ、１７５ｄの断線を防止する。

データ線１７１ａ、１７１ｂ及びドレイン電極１７５ｃ、１７５ｄ、及び露出された半導体１５４ｃ、１５４ｄ上には、保護膜１８０が形成されている。
保護膜１８０には、ドレイン電極１７５ｃ、１７５ｄの拡張部１７７ｃ、１７７ｄ及びデータ線１７１ａ、１７１ｂの端部１７９ａ、１７９ｂを各々露出する複数の接触孔１８５ｃ、１８５ｄ、１８２ａ、１８２ｂが形成され、保護膜１８０及びゲート絶縁膜１４０には、ゲート線１２１の端部１２９を露出する複数の接触孔１８１が形成されている。
保護膜１８０上には、第１及び第２副画素電極１９１ａ、１９１ｂを含む複数の画素電極１９１、複数の遮蔽電極８８ｂ、及び複数の接触補助部材８１、８２ａ、８２ｂが形成されている。

第１、第２副画素電極１９１ａ、１９１ｂは、接触孔１８５ｃ、１８５ｄを通じて第１、第２ドレイン電極１７５ｃ、１７５ｄと物理的・電気的に連結されて、第１、第２ドレイン電極１７５ｃ、１７５ｄからデータ電圧の印加を受ける。一対の副画素電極１９１ａ、１９１ｂには、一つの入力画像信号に対して予め設定されている互いに異なるデータ電圧が印加されるが、その大きさは副画素電極１９１ａ、１９１ｂの大きさ及び形状によって設定される。また、副画素電極１９１ａ、１９１ｂの面積は互いに異なることもある。第２副画素電極１９１ｂは、第１副画素電極１９１ａに比べて高い電圧の印加を受けて、第１副画素電極１９１ａより面積が小さい。
データ電圧が印加された副画素電極１９１ａ、１９１ｂは、共通電極２７０と共に電場を生成することによって、二つの電極１９１、２７０の間の液晶層３の液晶分子の配向を決定する。

また、上記で説明したように、各副画素電極１９１ａ、１９１ｂ及び共通電極２７０は、液晶キャパシタ（Ｃ_ＬＣｃ、Ｃ_ＬＣｄ）を構成して、薄膜トランジスタ（Ｑｃ、Ｑｄ）がターンオフされた後にも印加された電圧を維持し、電圧維持能力を強化するために、液晶キャパシタ（Ｃ_ＬＣｃ、Ｃ_ＬＣｄ）と並列に連結されたストレージキャパシタ（Ｃ_ＳＴｃ、Ｃ_ＳＴｄ）は、各々第１及び第２副画素電極１９１ａ、１９１ｂ及びこれに連結されているドレイン電極１７５ｃ、１７５ｄの拡張部１７７ｃ、１７７ｄと維持電極１３３ａ、１３３ｂとの重畳などによって形成される。

第１副画素電極１９１ａの面積が第２副画素電極１９１ｂの面積より大きいので、第１液晶キャパシタ（Ｃ_ＬＣｃ）の容量値が第２液晶キャパシタ（Ｃ_ＬＣｄ）の容量値より大きく、維持電極１３３ａ及びこれと重畳する第１ドレイン電極１７５ｃの拡張部１７７ｃの面積が維持電極１３３ｂ及びこれと重畳する第２ドレイン電極１７５ｄの拡張部１７７ｄの面積より大きいので、第１ストレージキャパシタ（Ｃ_ＳＴｃ）の容量値が第２ストレージキャパシタ（Ｃ_ＳＴｄ）の容量値より大きい。したがって、第１薄膜トランジスタ（Ｑｃ）が第２薄膜トランジスタ（Ｑｄ）より電流駆動能力が大きくなければならないので、第１薄膜トランジスタ（Ｑｃ）のＷ：Ｌの比の大きさが第２薄膜トランジスタ（Ｑｄ）のＷ：Ｌの比の大きさより大きい。ここで、Ｗはチャンネルの幅であり、Ｌはチャンネルの長さである。

一つの画素電極１９１を構成する一対の第１及び第２副画素電極１９１ａ、１９１ｂは、間隙９３を間に置いて互いに噛み合っていて、画素電極１９１の外側境界はほぼ四角形である。第２副画素電極１９１ｂは、ほぼ回転した等辺台形であって、下辺が台形にへこんでいて、大部分が第１副画素電極１９１ａで囲まれている。第１副画素電極１９１ａは、左側辺で互いに連結されている上部、下部、及び中央台形部からなる。第１副画素電極１９１ａの中央台形部は、第２副画素電極１９１ｂのへこんでいる下辺に嵌合している。第１副画素電極１９１ａ及び第２副画素電極１９１ｂの間の間隙９３は、ほぼ均一な幅を有してゲート線１２１と約４５°の角度をなす二対の上部及び下部斜線部、及び実質的に均一な幅を有する三つの縦部を含む。以下では、説明の便宜のために、間隙９３も切開部と表現する。

第１副画素電極１９１ａは、上部台形部の上辺及び下部台形部の下辺から右側辺に向かってのびた切開部９６ａ、９６ｂ、９７ａ、９７ｂを有している。第１副画素電極１９１ａは、維持電極線１３１ａに沿ってのびた切開部９１、９２ａを有し、切開部９１、９２ａは、中央から横方向にのびた横部、及び維持電極線１３１ａに対して約４５°の角度をなす一対の斜辺を有している。第２副画素電極１９２ｂは、左側辺から右側辺に向かってのびた切開部９４ａ、９４ｂを有している。切開部９１、９２ａ、９４ａ、９４ｂ、９６ａ、９６ｂ、９７ａ、９７ｂは、維持電極線１３１ａに対してほぼ反転対称をなしていて、これらはゲート線１２１に対して約４５°の角度をなして互いに垂直にのびている。画素電極１９１の上半部及び下半部は、切開部９１〜９７ｂによって各々８つの領域に分割される。

遮蔽電極８８ｂは、データ線１７１ａ、１７１ｂに沿ってのびた縦部、及びゲート線１２１に沿ってのびた横部を含むが、縦部はデータ線１７１ａ、１７１ｂを完全に覆っており、横部もゲート線１２１を完全に覆っている。
遮蔽電極８８ｂは、データ線１７１ａ、１７１ｂ及び画素電極１９１の間、そしてデータ線１７１ａ、１７１ｂ及び共通電極２７０の間で形成される電界を遮断して、画素電極１９１の電圧歪曲及びデータ線１７１ａ、１７１ｂが伝達するデータ電圧の信号遅延を減少させる。
また、画素電極１９１及び遮蔽電極８８ｂの短絡を防止するために、これらの間に距離をおかなければならないので、画素電極１９１がデータ線１７１ａ、１７１ｂ及びゲート線１２１からさらに遠くなって、これらの間の寄生容量が減少する。

接触補助部材８１、８２ａ、８２ｂは、接触孔１８１、１８２ａ、１８２ｂを通じてゲート線１２１の端部１２９及びデータ線１７１ａ、１７１ｂの端部１７９ａ、１７９ｂと各々連結される。
画素電極１９１、接触補助部材８１、８２ａ、８２ｂ、及び保護膜１８０上には、液晶層３を配向する配向膜１１が塗布されている。

次に、図１４を参照して上部表示板２０１について詳細に説明する。
透明なガラスなどからなる絶縁基板２１０上に、遮光部材２２０、複数の色フィルタ２３０、蓋膜２５０、及び共通電極２７０が順次に形成されている。

共通電極２７０は、複数組の切開部７１、７２、７３ａ、７４ａ、７５ｃ、７５ｄ、７６ｃ、７６ｄ、７７ａ、７７ｂ、７８ａ、７８ｂの集合を有する。
一組の切開部７１〜７８ｂは、一つの画素電極１９１と対向していて、中央切開部７１、７２、７３ａ、７４ａ、上部切開部７５ｃ、７６ｃ、７７ａ、７８ａ、及び下部切開部７５ｄ、７６ｄ、７７ｂ、７８ｂを含む。切開部７１〜７８ｂは、画素電極１９１の左側辺中央、隣接した画素電極１９１の切開部９１〜９７ｂの間、及び周縁切開部９７ａ、９７ｂ及び画素電極１９１の角の間に配置されている。また、切開部７２〜７８ｂは、画素電極１９１の切開部９１〜９７ｂと平行にのびた少なくとも一つの斜線部を含む。

下部及び上部切開部７５ｃ〜７８ｂは、画素電極１９１のほぼ右側辺から下側または上側辺に向かってのびた斜線部、そして斜線部の各端部から画素電極１９１の辺に沿って辺と重畳しながらのびて、斜線部と鈍角をなしている横部及び縦部を含む。
中央切開部７１は、画素電極１９１の左側辺に沿って左側辺と重畳しながらのびた縦部、及び縦部の中央から維持電極線１３１ａに沿ってのびた横部を含む。中央切開部７２、７３ａは、維持電極線１３１ａにほぼ沿ってのびた横部、これから維持電極線１３１ａと斜角をなして画素電極１９１の左側辺に向かってのびた一対の斜線部、及び斜線部の各端部から画素電極１９１の左側辺に沿って左側辺と重畳しながらのびて、斜線部と鈍角をなしている縦断縦部を含む。中央切開部７４ａは、画素電極１９１の右側辺に沿って右側辺と重畳しながらのびた縦部、縦部の各端部から画素電極１９１の左側辺に向かってのびた一対の斜線部、そして斜線部の各端部から第２副画素電極１９１ｂの左側辺に沿って左側辺と重畳しながらのびて、斜線部と鈍角をなしている縦断縦部を含む。

切開部７２〜７７ｂの斜線部には、三角形のノッチが形成されている。このようなノッチは、四角形、台形、または半円形からなることができ、膨らむように、またはへこむように形成することもできる。
共通電極２７０及び蓋膜２５０上には、液晶層３を配向する配向膜２１が塗布されている。
表示板１０１、２０１の外側面には偏光板１２、２２が形成されている。

本実施形態による液晶表示装置の表示動作は、前記実施形態と実質的に同一なので、これに対する説明は省略する。
本実施形態の液晶表示装置でも、第１及び第２副画素（ＰＸｃ、ＰＸｄ）のキックバック電圧（Ｖｋｃ、Ｖｋｄ）の大きさは実質的に同一である。第１及び第２副画素（ＰＸｃ、ＰＸｄ）の液晶キャパシタ（Ｃ_ＬＣｃ、Ｃ_ＬＣｄ）の容量値は第１及び第２副画素電極１９１ａ、１９１ｂの面積比によって決定され、寄生容量（Ｃ_ｇｄｃ、Ｃ_ｇｄｄ）も設計要素によって決定される。したがって、維持電極１３３ａ、１３３ｂと各々重畳する第１及び第２ドレイン電極１７５ａ、１７５ｂの面積を適切に設定することによって、キックバック電圧（Ｖｋｃ、Ｖｋｄ）の大きさを同一にすることができる第１及び第２ストレージキャパシタ（Ｃ_ＳＴｃ、Ｃ_ＳＴｄ）の容量値を形成することができる。このように、第１及び第２副画素（ＰＸｃ、ＰＸｄ）のキックバック電圧（Ｖｋｃ、Ｖｋｄ）の大きさを同一にすることによって、画面がちらつくフリッカー（ｆｌｉｃｋｅｒ）現象などを防止することができる。

また、高い電圧の印加を受ける第２副画素電極１９１ｂの面積を第１副画素電極１９１ａの面積より小さくすることによって、側面ガンマ曲線の歪曲を小さくすることができ、特に、第１及び第２副画素電極１９１ａ、１９１ｂの面積比が約２：１である場合に、側面視認性が向上する。
上記で説明した図１乃至図１０の液晶表示装置に対する多くの特徴が、図１１乃至図１４の液晶表示装置にも適用される。

次に、本発明のさらに他の実施形態による液晶表示装置について、図１５を参照して詳細に説明する。
図１５は本発明のさらに他の実施形態による液晶表示装置の一つの画素に対する等価回路図である。
図１５には、表示信号線及び一つの画素（ＰＸ）の等価回路が示されているが、表示信号線は、図面符号ＧＬで示したゲート線及び図面符号ＤＬで示したデータ線、そしてゲート線（ＧＬ）とほぼ平行にのびた一対の第１及び第２維持電極線（ＳＬａ、ＳＬｂ）を含む。

各画素（ＰＸ）は、一対の副画素（ＰＸｅ、ＰＸｆ）を含み、各副画素（ＰＸｅ、ＰＸｆ）は、ゲート線（ＧＬ）及びデータ線（ＤＬ）に連結されているスイッチング素子（Ｑｅ、Ｑｆ）、これに連結されている液晶キャパシタ（Ｃ_ＬＣｅ、Ｃ_ＬＣｆ）、そしてスイッチング素子（Ｑｅ、Ｑｆ）及び維持電極線（ＳＬａ、ＳＬｂ）に連結されているストレージキャパシタ（Ｃ_ＳＴｅ、Ｃ_ＳＴｆ）を含む。
第１及び第２維持電極線（ＳＬａ、ＳＬｂ）は、第１及び第２共通電圧（Ｖｃｏｍ１、Ｖｃｏｍ２）の印加を受ける。第１及び第２共通電圧（Ｖｃｏｍ１、Ｖｃｏｍ２）は、高電圧及び低電圧の間をスイングして互いに１８０度の位相差を有する。ゲート信号によって一つのデータ電圧が各副画素（ＰＸｅ、ＰＸｆ）に印加されて充電される。副画素（ＰＸｅ、ＰＸｆ）に充電された画素電圧は、各々維持電極線（ＳＬａ、ＳＬｂ）に印加された第１及び第２共通電圧（Ｖｃｏｍ１、Ｖｃｏｍ２）によって高電圧及び低電圧（または低電圧及び高電圧）に変換されて、互いに異なる電圧になる。このように副画素（ＰＸｅ、ＰＸｆ）に互いに異なる画素電圧を印加することによって、側面視認性を向上させることができる。

本実施形態でも、第１及び第２副画素（ＰＸｅ、ＰＸｆ）のキックバック電圧（Ｖｋｅ、Ｖｋｆ）の大きさは実質的に同一である。第１及び第２副画素（ＰＸｅ、ＰＸｆ）の液晶キャパシタ（Ｃ_ＬＣｅ、Ｃ_ＬＣｆ）の容量値は互いに異なり、寄生容量（Ｃｇｄｅ、Ｃｇｄｆ）も設計要素によって互いに異なる。したがって、第１及び第２ストレージキャパシタ（Ｃ_ＳＴｅ、Ｃ_ＳＴｆ）の容量値を適切に設定することによって、キックバック電圧（Ｖｋｅ、Ｖｋｆ）の大きさを同一にすることができる。このように、第１及び第２副画素（ＰＸｅ、ＰＸｆ）のキックバック電圧（Ｖｋｅ、Ｖｋｆ）の大きさを同一にすることによって、画面がちらつくフリッカー（ｆｌｉｃｋｅｒ）現象などを防止することができる。

尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明の一実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一実施形態による液晶表示装置の一つの副画素に対する等価回路図である。 本発明の一実施形態による液晶表示装置の下部表示板の配置図である。 本発明の一実施形態による液晶表示装置の上部表示板の配置図である。 図６の下部表示板及び図７の上部表示板を含む液晶表示板組立体の配置図である。 図８の液晶表示板組立体のＶＩＩ−ＶＩＩ線に沿った断面図である。 図８の液晶表示板組立体の及びＶＩＩＩ−ＶＩＩＩ’線、ＶＩＩＩ’−ＶＩＩＩ’’線に沿った断面図である。 本発明の他の実施形態による液晶表示装置のブロック図である。 本発明の他の実施形態による液晶表示装置の一つの画素に対する等価回路図である。 本発明の他の実施形態による液晶表示板組立体の配置図である。 図１３の液晶表示板組立体のＸＩＩ−ＸＩＩ線に沿った断面図である。 本発明のさらに他の実施形態による液晶表示装置の一つの画素に対する等価回路図である。

符号の説明

３ 液晶層
１１、２１ 配向膜
１２、２２ 偏光版
１００、１０１ 下部表示板
１１０、２１０ 絶縁基板
１２１ａ、ｂ ゲート線
１２４ａ、ｂ ゲート電極
１２９ａ、ｂ ゲート線端部
１３１ 維持電極線
１３３ 維持電極
１４０ ゲート絶縁膜
１５４、１５６、１５７ 半導体
１６３、１６５、１６６、１６７ 抵抗性接触部材
１７１ａ、ｂ データ線
１７３ｃ、ｄ ソース電極
１７５ｃ、ｄ ドレイン電極
１７７ｃ、ｄ ドレイン電極拡張部
１７９ａ、ｂ データ線端部
１８０ 保護膜
１８１ａ、ｂ、１８２、１８５ａ、ｂ 接触孔
１９０、１９１ 画素電極
１９０ａ、ｂ 第１及び第２副画素電極
２００、２０１ 上部表示板
２２０ 遮光部材
２２５ 開口部
２３０ 色フィルタ
２５０ 蓋膜
２７０ 共通電極
３００、３０１ 液晶表示板組立体
４００、４０３ ゲート駆動部
５００、５０１ データ駆動部
６００、６０１ 信号制御部
８００、８０１ 階調電圧生成部
８１、８２ 接触補助部材
８８ａ、８８ｂ 遮蔽電極
９３、９４、９５ 切開部（間隙）

Claims (21)

1. 行列形態に配列され、第１及び第２副画素を含む複数の画素を有する液晶表示装置において、
   前記各副画素は、第１及び第２副画素電極と、
   第１及び第２維持電極と、
   第１及び第２スイッチとを有し、
   前記第１及び第２スイッチは、第１及び第２ゲート電極と、前記各々のスイッチの第１及び第２ソース電極と、前記第１及び第２副画素電極に連結されている前記各々のスイッチの第１及び第２ドレイン電極とを有し、
   第１の所定の電圧が前記第１副画素電極に印加され、第２の所定の電圧が前記第２副画素電極に印加されることを特徴とする液晶表示装置。
2. 前記第１の所定の電圧は、前記第２の所定の電圧より低いことを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１及び第２ドレイン電極は、前記第１及び第２維持電極と重なり、前記第１ドレイン電極と前記第１維持電極との重なり面積は、前記第２ドレイン電極と前記第２維持電極との重なり面積より大きいことを特徴とする請求項１に記載の液晶表示装置。
4. 前記第１及び第２ゲート電極にゲート信号を各々伝達する第１及び第２ゲート線と、
   前記第１及び第２ソース電極にデータ電圧を各々伝達するデータ線とをさらに有することを特徴とする請求項１に記載の液晶表示装置。
5. 前記第１及び第２ゲート線に印加されるゲート信号の時期は互いに異なることを特徴とする請求項４に記載の液晶表示装置。
6. 前記ゲート信号を前記第１及び第２ゲート電極に伝達するゲート線と、
   前記データ電圧を前記第１及び第２ソース電極に伝達する第１及び第２データ線とをさらに有することを特徴とする請求項１に記載の液晶表示装置。
7. 前記ゲート信号を前記第１及び第２ゲート電極に伝達するゲート線と、
   前記データ電圧を前記第１及び第２ソース電極に伝達するデータ線とをさらに有することを特徴とする請求項１に記載の液晶表示装置。
8. 前記第１及び第２維持電極は、前記第１及び第２ドレイン電極と各々重なり、物理的電気的に互いに分離されていることを特徴とする請求項７に記載の液晶表示装置。
9. 前記第１及び第２副画素電極に印加されるデータ電圧の大きさは互いに異なることを特徴とする請求項１に記載の液晶表示装置。
10. 前記第１スイッチは第１薄膜トランジスタであり、前記第２スイッチは第２薄膜トランジスタであり、
    前記第１薄膜トランジスタのチャンネルの幅とチャンネルの長さの比は、前記第２薄膜トランジスタのチャンネルの幅とチャンネルの長さの比より大きいことを特徴とする請求項１に記載の液晶表示装置。
11. 前記第１副画素電極の面積は、前記第２副画素電極の面積より大きいことを特徴とする請求項１に記載の液晶表示装置。
12. 行列形態に配列され、第１及び第２副画素を各々含む複数の画素と、
    前記第１副画素に連結される第１ゲート線と、
    前記第１ゲート線と交差して前記第１副画素に連結される第１データ線とを有し、
    前記第２副画素は前記第１ゲート線及び前記第１データ線のうちの少なくとも一つに連結されることを特徴とする液晶表示装置。
13. 前記第１副画素のキックバック電圧と前記第２副画素のキックバック電圧の大きさは実質的に同一であり、
    前記第１副画素に所定の電圧が印加され、前記第１副画素は前記第２副画素に印加された電圧より大きい電圧が印加されることを特徴とする請求項１２に記載の液晶表示装置。
14. 前記第２副画素に連結される第２ゲート線をさらに有し、
    前記第２副画素は、前記第１データ線に連結されることを特徴とする請求項１２に記載の液晶表示装置。
15. 前記第１副画素は、前記第１ゲート線及び前記第１データ線に連結される第１スイッチング素子と、該第１スイッチング素子及び第１ストレージキャパシタに連結される第１液晶キャパシタとを有し、
    前記第２副画素は、前記第２ゲート線及び前記第１データ線に連結される第２スイッチング素子と、該第２スイッチング素子に連結され前記第１液晶キャパシタより容量が小さい第２液晶キャパシタと、前記第２スイッチング素子に連結され、前記第１ストレージキャパシタより容量が小さい第２ストレージキャパシタとを有することを特徴とする請求項１４に記載の液晶表示装置。
16. 前記第２副画素に連結される第２データ線をさらに有し、
    前記第２副画素は、前記第１ゲート線に連結されることを特徴とする請求項１２に記載の液晶表示装置。
17. 前記第１副画素は、前記第１ゲート線及び前記第１データ線に連結される第１スイッチング素子と、該第１スイッチング素子に連結される第１液晶キャパシタと、前記第１スイッチング素子に連結される第１ストレージキャパシタとを有し、
    前記第２副画素は、前記第１ゲート線及び前記第２データ線に連結される第２スイッチング素子と、該第２スイッチング素子に連結され、前記第１液晶キャパシタより容量が小さい第２液晶キャパシタと、前記第２スイッチング素子に連結され、前記第１ストレージキャパシタより容量が小さい第２ストレージキャパシタとを有することを特徴とする請求項１６に記載の液晶表示装置。
18. 行列形態に配列され、各々第１及び第２副画素を含む画素の列と、
    前記第１副画素に連結される複数の第１ゲート線と、
    前記第１ゲート線と交差して前記第１副画素に連結される複数の第１データ線とを有し、
    前記各々の第１副画素は、前記第１ゲート線及び前記第１データ線に連結される第１スイッチング素子と、該第１スイッチング素子及び第１ストレージキャパシタに連結される第１液晶キャパシタとを有し、
    前記各々の第２副画素は、前記第１ゲート線及び前記第１データ線のうちの少なくとも一つに連結される第２スイッチング素子と、該第２スイッチング素子に連結され、前記第１液晶キャパシタより容量が小さい第２液晶キャパシタと、前記第２スイッチング素子に連結され、前記第１ストレージキャパシタより容量が小さい第２ストレージキャパシタとを有することを特徴とする液晶表示装置。
19. 前記第１副画素は、所定の電圧が印加され、前記第１副画素は前記第２副画素に印加された電圧より大きい電圧が印加されることを特徴とする請求項１８に記載の液晶表示装置。
20. 前記第２スイッチング素子に各々連結される複数の第２ゲート線をさらに有し、
    前記第２スイッチング素子のうちの一つは、前記第１データ線のうちの一つに連結されることを特徴とする請求項１８に記載の液晶表示装置。
21. 前記第２スイッチング素子に各々連結される複数の第２データ線をさらに有し、
    前記第２スイッチング素子のうちの一つは、前記第１ゲート線のうちの一つに連結されることを特徴とする請求項１８に記載の液晶表示装置。
    

Images