JP2003115500A5 - - Google Patents

Claims (10)

1. 電流を流すための一対の電流取り出し領域を有する半導体基板と、
   前記半導体基板上に形成され、上面とゲート電極用開口部を有する第一絶縁膜と、
   前記ゲート電極用開口部で前記半導体基板上に形成され、前記半導体基板上で電流方向の寸法を制限し、上に向うに従って前記電流方向の寸法が単調に増大する順テーパ形状を有する基部と、前記基部の上に形成され、電流方向の寸法が、前期第一絶縁膜の上面より離れた上の高さでステップ状に拡大した傘部とを有し、前記基部が前記ゲート電極用開口部で前記半導体基板に接すると共に、電流方向の両端部の少なくとも一方で前記第一絶縁膜の上面上に乗り上げた構造を有するマッシュルーム型ゲート電極構造と、
   を有する半導体装置。
2. 前記ゲート電極構造の基部が、前記両端部の一方で前記第一絶縁膜上に乗り上げ、該一方の側で他の側よりも大きな順テーパを有する請求項１記載の半導体装置。
3. 複数のトランジスタ領域を有する半導体基板と、
   前記複数のトランジスタ領域で前記半導体基板上方に形成され、各々前記半導体基板上で電流方向の寸法を制限した基部と、前記基部の上に形成され電流方向の寸法がステップ状に拡大した傘部とを有する複数のマッシュルーム型ゲート電極構造と、
   を有し、前記複数のマッシュルーム型ゲート電極構造の少なくとも一部は上に向うに従って電流方向の寸法が単調に増大するテーパ形状を有し、テーパ形状の角度がトランジスタ領域に応じて異なるものを含む半導体装置。
4. 電流を流すための一対の電流取り出し領域を有する半導体基板と、
   前記一対の電流取り出し領域の間で、前記半導体基板表面上に形成され、電流方向に関して比較的小さな順テーパを有する下側基部と、その上に形成され、比較的大きな順テーパを有する上側基部と、その上に形成され電流方向の寸法がステップ状に拡大した傘部とを有するマッシュルーム型ゲート電極構造と、
   を有する半導体装置。
5. 電流を流すための一対の電流取り出し領域を有する半導体基板と、
   前記一対の電流取り出し領域の間で、前記半導体基板表面に形成されたゲート電極用絶縁層と、前記ゲート電極用絶縁層の端部から引き込んだ領域上に形成され、上に向うに従って前記電流方向の寸法が単調に増大する順テーパ形状を有する金属製基部と、その上に形成され電流方向の寸法がステップ状に拡大した金属製傘部とを有するマッシュルーム型ゲート電極構造と、
   を有する半導体装置。
6. （ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
   （ｂ）前記半導体基板上に絶縁層を形成する工程と、
   （ｃ）前記絶縁層上にレジスト積層を形成する工程と、
   （ｄ）前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、（ｅ）前記レジスト積層の下層部に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
   （ｆ）前記下部開口内に露出した絶縁膜をエッチングする工程と、
   （ｇ）前記レジスト積層を熱処理し、前記下部開口の側壁を変形させ、電流方向端部の少なくとも一方が前記絶縁層端部から後退すると共に、上に向うに従って前記下部開口の電流方向の寸法が単調に増大するように順テーパ化する工程と、
   （ｈ）前記下部開口内にゲート電極基部を埋め込むと共に、前記上部開口内に 電流方向寸法の拡大した傘部を形成する工程と、
   を含む半導体装置の製造方法。
7. さらに（ｉ）前記レジスト積層の下層部に対して、前記下部開口または下部開口となるべき領域に隣接する一対の領域の少なくとも一方にエネルギビームを照射する工程を含み、前記工程（ｇ）がエネルギビーム照射領域と非照射領域とでテーパ化の程度が異なるようにする請求項６記載の半導体装置の製造方法。
8. （ａ）複数の素子領域を備えた半導体基板を準備する工程と、
   （ｂ）前記半導体基板上方にレジスト積層を形成する工程と、
   （ｃ）前記複数の素子領域の各々において、前記レジスト積層の上層部に上部開口を画定するためのエネルギ線照射を行い、前記複数の素子領域の少なくとも一部において、前記レジスト積層の下層部に、素子領域に応じたドーズ量のエネルギ線照射を行なう工程と、
   （ｄ）前記複数の素子領域の各々において、前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、
   （ｅ）前記複数の素子領域の各々において、前記レジスト積層の下層部に、前記上部開口に連続し、第１の方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
   （ｆ）前記レジスト積層を熱処理し、前記少なくとも一部の素子領域において、前記下部開口の側壁をドーズ量に応じて変形させ、上に向うに従って前記第１の方向の寸法が単調に増大したテーパ形状を生成する工程と、
   （ｇ）前記下部開口内に導電体基部を埋め込むと共に、前記上部開口内に第１の方向寸法の拡大した傘部を形成する工程と、を含む半導体装置の製造方法。
9. （ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
   （ｂ）前記半導体基板上に第１のレジスト層を形成し、第１の温度でベークする工程と、
   （ｃ）前記第１のレジスト層の上に第２のレジスト層を形成し、第１の温度より低い第２の温度でベ‐クする工程と、
   （ｄ）前記第１、第２のレジスト層の上に中広がりの上部開口を有する上層レジスト構造を形成する工程と、
   （ｅ）前記第１、第２のレジスト層に、前記上部開口に連続し、電流方向の寸法を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と、
   （ｆ）前記半導体基板を第３の温度で熱処理し、前記第１のレジスト層に比較的小さな順テーパ化、前記第２のレジスト層に比較的大きな順テーパ化を付与する工程と、
   （ｇ）前記下部開口内にゲート電極基部を埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成し、マッシュルーム型ゲート電極を形成する工程と、
   を含む半導体装置の製造方法。
10. （ａ）一対の電流取り出し領域を備えた半導体基板を準備する工程と、
    （ｂ）前記半導体基板上に下層部と上層部とを含むレジスト積層を形成する工程と、
    （ｃ）前記レジスト積層の上層部に中広がりの上部開口を形成する工程と、（ｄ）前記レジスト積層の下層部に、前記上部開口に連続し、電流方向の寸法 を制限し、ほぼ垂直な側壁を有する下部開口を形成する工程と,
    （ｅ）前記半導体基板上方から前記下部開口底面上にゲート電極用絶縁層を蒸着する工程と、
    （ｆ）前記レジスト積層を熱処理し、前記下部開口の側壁を変形させ、電流方向端部が前記ゲート電極用絶縁層端部に乗り上げると共に、上に向うに従って前記下部開口の電流方向の寸法が単調に増大するように順テーパ化する工程と、（ｇ）前記半導体基板上方から前記上部開口および下部開口内に金属層を蒸着し、前記ゲート電極用絶縁層の上面に内包される底面を有するゲート電極基部を前記下部開口内に埋め込むと共に、前記上部開口内に電流方向寸法の拡大した傘部を形成し、マッシュルーム型ゲート電極を形成する工程と、
    を含む半導体装置の製造方法。