CN101604670B - 防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 - Google Patents
防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 Download PDFInfo
- Publication number
- CN101604670B CN101604670B CN 200810114957 CN200810114957A CN101604670B CN 101604670 B CN101604670 B CN 101604670B CN 200810114957 CN200810114957 CN 200810114957 CN 200810114957 A CN200810114957 A CN 200810114957A CN 101604670 B CN101604670 B CN 101604670B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- contact hole
- gate dielectric
- grid
- welding spot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明公开了一种防止芯片压焊时金属层脱落的栅极焊点结构，从下往上依次包括：衬底、栅极氧化层、栅极介质层、接触孔介质层、及金属层，其中沉积在栅极氧化层之上的栅极介质层呈间隔分布；接触孔介质层在有栅极介质层的区域形成有接触孔；金属层沉积在接触孔介质层上，并与从接触孔露出的栅极介质层接触。本发明还公开了这种防止芯片压焊时金属层脱落的栅极焊点结构的形成方法以及另一种防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法。
Description
技术领域
本发明涉及半导体芯片设计技术，特别涉及一种在双扩散金属氧化物半导体(DMOS)工艺中防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法。
背景技术
DMOS工艺是当今半导体界流行的功率金属氧化物半导体场效应晶体管(Power MOSFET)芯片制造技术，它分为平面DMOS工艺和沟槽DMOS工艺。在平面DMOS工艺或是沟槽DMOS工艺中，都会在DMOS芯片的栅极形成栅极焊点(Gate Pad)。
现有技术中，形成栅极焊点的步骤包括：首先在衬底上依次沉积栅极氧化层以及栅极介质层；接着对栅极介质层进行光刻，以将栅极焊点位置处的栅极介质层完全刻蚀掉；之后再沉积接触孔(Contact)介质层，并对接触孔介质层进行光刻，光刻显影后刻蚀接触孔介质层，但这时将栅极焊点位置处的接触孔介质层完全保留；然后沉积金属层并刻蚀金属层，但保留栅极焊点位置处的金属层。这样即形成了栅极焊点，其结构如图1所示，从下往上依次包括：衬底1、栅极氧化层2、接触孔介质层3、及金属层4。由于栅极焊点处的接触孔介质层3表面没有任何图形，非常光滑，这会导致DMOS芯片在压焊时由于金属层4与接触孔介质层3的黏附力不足而产生金属层4脱落的风险，从而影响DMOS的可靠性。
发明内容
有鉴于此，本发明的主要目的在于提供一种防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法，以增加金属层和接触孔介质层的黏附力。
为达到上述目的，本发明的技术方案是这样实现的：
一种防止芯片压焊时金属层脱落的栅极焊点结构，该栅极焊点结构从下往上依次包括：衬底、栅极氧化层、栅极介质层、接触孔介质层及金属层；其中，沉积在栅极氧化层之上的栅极介质层呈间隔分布；接触孔介质层在有栅极介质层的区域形成有接触孔；金属层沉积在接触孔介质层上，并与从接触孔露出的栅极介质层接触；其中，所述栅极介质层位于栅极焊点位置处。
其中，所述栅极介质层通过接触孔全部或部分地露出。
一种防止芯片压焊时金属层脱落的栅极焊点结构的形成方法，该方法包括以下步骤：
A1)在衬底上生长有栅极氧化层，并在栅极氧化层之上沉积栅极介质层；
A2)在所述栅极介质层上涂布光刻胶，对光刻胶进行光刻并显影，显影后在栅极焊点处留下呈间隔分布的光刻胶，并露出被显影去除的光刻胶处的栅极介质层；
A3)刻蚀掉所述露出的栅极介质层后去除光刻胶，在栅极焊点处露出未刻蚀的呈间隔分布的栅极介质层；
A4)在呈间隔分布的栅极介质层以及未被栅极介质层覆盖的栅极氧化层上沉积接触孔介质层；
A5)在所述接触孔介质层上涂布光刻胶，对光刻胶进行光刻并显影，露出光刻胶下方的接触孔介质层；
A6)刻蚀所述露出的接触孔介质层形成接触孔，露出接触孔下方的栅极介质层，然后去除光刻胶；
A7)在所述接触孔介质层以及所述露出的栅极介质层上沉积金属层。
其中，步骤A3)中，所述未刻蚀的呈间隔分布的栅极介质层呈网状分布。
其中，刻蚀所述栅极介质层上的全部或部分的接触孔介质层。
一种防止芯片压焊时金属层脱落的栅极焊点结构，该栅极焊点结构从下往上依次包括：衬底、栅极氧化层、栅极介质层、接触孔介质层及金属层；所述衬底上形成有一个或一个以上的沟槽，沟槽内沉积有栅极介质层，且栅极介质层和沟槽由所述栅极氧化层隔开；所述接触孔介质层在有栅极介质层的区域形 成有接触孔；所述金属层沉积在所述接触孔介质层上，并与从接触孔露出的栅极介质层接触；其中，所述栅极介质层位于栅极焊点位置处。
其中，栅极介质层通过接触孔全部或部分地露出。
一种防止芯片压焊时金属层脱落的栅极焊点结构的形成方法，该方法包括以下步骤：
B1)将栅极焊点处的衬底刻蚀出一个或一个以上的沟槽；
B2)在所述衬底表面、沟槽的侧壁和表面上生长栅极氧化层；
B3)在所述沟槽内沉积栅极介质层，并对栅极介质层回刻蚀；
B4)在栅极氧化层以及回刻蚀后的栅极介质层上沉积接触孔介质层；
B5)在所述接触孔介质层上涂布光刻胶，对光刻胶进行光刻并显影，露出光刻胶下方的接触孔介质层；
B6)刻蚀所述露出的接触孔介质层形成接触孔，露出接触孔下方的栅极介质层，然后去除光刻胶；
B7)在所述接触孔介质层以及所述露出的栅极介质层上沉积金属层。
其中，刻蚀所述栅极介质层上的全部或部分的接触孔介质层。
由以上技术可以看出，无论是形成平面DMOS芯片的栅极焊点，还是形成沟槽DMOS芯片的栅极焊点，都在焊点结构中增加了栅极介质层，使金属层不仅与接触孔介质层接触，还同时与栅极介质层接触，使金属层与接触孔介质层的接触不是平坦的，而是凹凸不平的，如此，可提高金属层与接触孔介质层之间的黏附力，进而能防止DMOS芯片压焊时栅极焊点上金属层的脱落，最终增强DMOS的可靠性。
附图说明
图1为现有技术中DMOS的栅极焊点的结构示意图；
图2为本发明在平面DMOS工艺中形成栅极焊点的工艺流程示意图；
图3为本发明在沟槽DMOS工艺中形成的栅极焊点的结构示意图。
具体实施方式
以下结合附图对本发明作进一步详细地说明。
如图2所示，本发明在平面DMOS工艺中形成栅极焊点的步骤包括：
a1)在衬底1上先高温生长栅极氧化层2，后在栅极氧化层2之上沉积栅极介质层5，如图2A所示，该栅极介质层可为多晶硅、非晶硅等；
a2)在栅极介质层5上涂布光刻胶，利用掩膜版对光刻胶进行光刻并显影，掩膜版上预先设计有网状的图形，因而显影后光刻胶在栅极焊点处会留下呈网状的图形，并露出被显影去除的光刻胶处的栅极介质层5；
a3)刻蚀掉该露出的栅极介质层5，然后去除剩余光刻胶，从而在栅极焊点处露出未刻蚀的栅极介质层5，由于掩膜版上的图形是网状的，因而未刻蚀的纵向和横向的栅极介质层5在栅极氧化层2上呈网状的间隔分布；
其中，步骤a2)中在掩膜版上预先设计的网状图形，或者其他呈间隔状分布的图形，就是为了将设计的图形转印至栅极介质层5上，以使刻蚀后留下的栅极介质层5之间留有间隔，如图2B所示；
a4)在呈网状分布的栅极介质层5、以及未被栅极介质层5覆盖的栅极氧化层2上沉积接触孔介质层3；
由于步骤a3)中栅极介质层5之间存在空隙，因此接触孔介质层3与栅极氧化层2的接触不是平面的，这样可增加层与层之间的黏附力，如图2C所示；
a5)在接触孔介质层3上涂布光刻胶，利用掩膜版对光刻胶进行光刻并显影，使位于栅极介质层5上方的光刻胶被显影去除，从而露出光刻胶下方的接触孔介质层3；
a6)刻蚀露出的接触孔介质层3以形成接触孔，露出接触孔下方的栅极介质层5，然后去除光刻胶，如图2D所示；
一般情况下，可以利用掩膜版上设计的图形刻蚀掉栅极介质层5上的全部或部分的接触孔介质层3，使栅极介质层5通过接触孔可全部或部分地露出，如此就能使后续沉积的金属层4与接触孔介质层3的接触面不是平面即可，但 在实际工艺流程中，较佳地只露出部分栅极介质层5；
a7)在接触孔介质层3以及露出的栅极介质层5上沉积金属层4，如图2E所示。
至此，形成本发明平面DMOS工艺中的栅极焊点结构。
由上述方法制得的平面DMOS芯片中的栅极焊点结构从下往上依次包括：衬底1、栅极氧化层2、栅极介质层5、接触孔介质层3、接触孔介质层3以及金属层4。其中，沉积在栅极氧化层2之上的栅极介质层5呈间隔分布；接触孔介质层3在有栅极介质层5的区域形成有接触孔；金属层4沉积在接触孔介质层3上，并与从接触孔露出的栅极介质层5接触。
如图4E所示，本发明平面DMOS芯片的栅极焊点结构中，金属层4不仅沉积在接触孔介质层3上，还沉积在栅极介质层5上，从而使金属层4与接触孔介质层3的接触是凹凸不平的，如此，可提高金属层4与接触孔介质层3之间的黏附力，防止平面DMOS芯片压焊时栅极焊点上金属层的脱落。
本发明在沟槽DMOS工艺中形成栅极焊点的步骤包括：
b1)将栅极焊点处的衬底刻蚀出沟槽，刻蚀的沟槽可为一个或一个以上；
b2)在衬底表面、沟槽的侧壁和表面上高温生长栅极氧化层；
b3)在沟槽内沉积栅极介质层，并对栅极介质层回刻蚀；
b4)在栅极氧化层以及回刻蚀后的栅极介质层上沉积接触孔介质层；
b5)在接触孔介质层上涂布光刻胶，利用掩膜版对光刻胶进行光刻并显影，使位于栅极介质层上方的光刻胶被显影去除，露出光刻胶下方的接触孔介质层；
b6)刻蚀露出的接触孔介质层以形成接触孔，露出接触孔下方的栅极介质层，然后去除光刻胶；
一般情况下，可以刻蚀掉栅极介质层上的全部或部分的接触孔介质层，只要使后续沉积的金属层与接触孔介质层的接触面不是平面即可，但在实际工艺流程中，较佳地只刻蚀掉栅极介质层上部分接触孔介质层；
b7)在接触孔介质层以及露出的栅极介质层上沉积金属层。
图3为本发明在沟槽DMOS工艺中形成的栅极焊点的结构示意图，如图3 所示，本发明在沟槽DMOS工艺中形成的栅极焊点的结构，从下往上依次包括：衬底1、栅极氧化层2、栅极介质层5、接触孔介质层3及金属层4；其中，该衬底1上形成有沟槽，沟槽内沉积有栅极介质层5，且栅极介质层5和沟槽由生长在沟槽侧壁及表面的栅极氧化层2隔开；接触孔介质层3在有栅极介质层2的区域形成有接触孔；金属层4沉积在接触孔介质层3上，并与从接触孔露出的栅极介质层5接触。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (9)
1.一种防止芯片压焊时金属层脱落的栅极焊点结构，其特征在于，所述栅极焊点结构从下往上依次包括：衬底、栅极氧化层、栅极介质层、接触孔介质层及金属层；其中，沉积在栅极氧化层之上的栅极介质层呈间隔分布；接触孔介质层在有栅极介质层的区域形成有接触孔；金属层沉积在接触孔介质层上，并与从接触孔露出的栅极介质层接触；其中，所述栅极介质层位于栅极焊点位置处。
2.根据权利要求1所述的防止芯片压焊时金属层脱落的栅极焊点结构，其特征在于，所述栅极介质层通过接触孔全部或部分地露出。
3.一种防止芯片压焊时金属层脱落的栅极焊点结构的形成方法，其特征在于，包括以下步骤：
A1)在衬底上生长有栅极氧化层，并在栅极氧化层之上沉积栅极介质层；
A2)在所述栅极介质层上涂布光刻胶，对光刻胶进行光刻并显影，显影后在栅极焊点处留下呈间隔分布的光刻胶，并露出被显影去除的光刻胶处的栅极介质层；
A3)刻蚀掉所述露出的栅极介质层后去除光刻胶，在栅极焊点处露出未刻蚀的呈间隔分布的栅极介质层；
A4)在呈间隔分布的栅极介质层以及未被栅极介质层覆盖的栅极氧化层上沉积接触孔介质层；
A5)在所述接触孔介质层上涂布光刻胶，对光刻胶进行光刻并显影，露出光刻胶下方的接触孔介质层；
A6)刻蚀所述露出的接触孔介质层形成接触孔，露出接触孔下方的栅极介质层，然后去除光刻胶；
A7)在所述接触孔介质层以及所述露出的栅极介质层上沉积金属层。
4.根据权利要求3所述的防止芯片压焊时金属层脱落的栅极焊点结构的形成方法，其特征在于，所述步骤A3)中，所述未刻蚀的呈间隔分布的栅极介质 层呈网状分布。
5.根据权利要求3或4所述的防止芯片压焊时金属层脱落的栅极焊点结构的形成方法，其特征在于，刻蚀所述栅极介质层上的全部或部分的接触孔介质层。
6.一种防止芯片压焊时金属层脱落的栅极焊点结构，其特征在于，该栅极焊点结构从下往上依次包括：衬底、栅极氧化层、栅极介质层、接触孔介质层及金属层；所述衬底上形成有一个以上的沟槽，沟槽内沉积有栅极介质层，且栅极介质层和沟槽由所述栅极氧化层隔开；所述接触孔介质层在有栅极介质层的区域形成有接触孔；所述金属层沉积在所述接触孔介质层上，并与从接触孔露出的栅极介质层接触；其中，所述栅极介质层位于栅极焊点位置处。
7.根据权利要求6所述的防止芯片压焊时金属层脱落的焊点结构，其特征在于，栅极介质层通过接触孔全部或部分地露出。
8.一种防止芯片压焊时金属层脱落的栅极焊点结构的形成方法，其特征在于，包括以下步骤：
B1)将栅极焊点处的衬底刻蚀出一个以上的沟槽；
B2)在所述衬底表面、沟槽的侧壁和表面上生长栅极氧化层；
B3)在所述沟槽内沉积栅极介质层，并对栅极介质层回刻蚀；
B4)在栅极氧化层以及回刻蚀后的栅极介质层上沉积接触孔介质层；
B5)在所述接触孔介质层上涂布光刻胶，对光刻胶进行光刻并显影，露出光刻胶下方的接触孔介质层；
B6)刻蚀所述露出的接触孔介质层形成接触孔，露出接触孔下方的栅极介质层，然后去除光刻胶；
B7)在所述接触孔介质层以及所述露出的栅极介质层上沉积金属层。
9.根据权利要求8所述的防止芯片压焊时金属层脱落的栅极焊点结构的形成方法，其特征在于，刻蚀所述栅极介质层上的全部或部分的接触孔介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810114957 CN101604670B (zh) | 2008-06-13 | 2008-06-13 | 防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810114957 CN101604670B (zh) | 2008-06-13 | 2008-06-13 | 防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101604670A CN101604670A (zh) | 2009-12-16 |
| CN101604670B true CN101604670B (zh) | 2012-12-05 |
Family
ID=41470323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810114957 Active CN101604670B (zh) | 2008-06-13 | 2008-06-13 | 防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101604670B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137687B (zh) * | 2011-11-25 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 沟槽式功率mos晶体管的结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316959A (en) * | 1992-08-12 | 1994-05-31 | Siliconix, Incorporated | Trenched DMOS transistor fabrication using six masks |
| CN101064309A (zh) * | 2006-04-28 | 2007-10-31 | 日产自动车株式会社 | 半导体装置及其制造方法 |
-
2008
- 2008-06-13 CN CN 200810114957 patent/CN101604670B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316959A (en) * | 1992-08-12 | 1994-05-31 | Siliconix, Incorporated | Trenched DMOS transistor fabrication using six masks |
| CN101064309A (zh) * | 2006-04-28 | 2007-10-31 | 日产自动车株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101604670A (zh) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104952718B (zh) | 一种分栅功率器件的制造方法 | |
| GB2433836B (en) | Method for fabricating thin film transistor substrate | |
| WO2002097863A3 (en) | Method for manufacturing contacts for a chalcogenide memory device | |
| CN101335185A (zh) | 在半导体装置中制造图案的方法 | |
| CN109326596A (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
| CN102651312A (zh) | 栅极的形成方法 | |
| US7648860B2 (en) | Self-aligned thin-film transistor and method of forming same | |
| TWI726370B (zh) | 具有縮減臨界尺寸的半導體元件及其製備方法 | |
| CN101604670B (zh) | 防止芯片压焊时金属层脱落的栅极焊点结构及其形成方法 | |
| CN100514608C (zh) | 薄膜晶体管阵列的制造方法及其结构 | |
| CN102420175B (zh) | 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法 | |
| US7341955B2 (en) | Method for fabricating semiconductor device | |
| CN101452814B (zh) | 提高自对准接触孔击穿电压的方法和多晶硅栅极结构 | |
| CN100527381C (zh) | 制造快闪存储器件的方法 | |
| JP2006140506A5 (zh) | ||
| CN102437117B (zh) | 一种新的硅化物和金属前介质集成工艺及该形成的结构 | |
| CN102437052B (zh) | 形成硅化物的方法 | |
| CN102222617B (zh) | 高密度沟槽式功率半导体结构的制造方法 | |
| CN103035796B (zh) | 一种发光二极管芯片及其制造方法 | |
| KR100920050B1 (ko) | 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법 | |
| KR100559036B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN102522328B (zh) | Mos器件栅极孔的制作方法 | |
| CN103824763B (zh) | 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 | |
| CN116230506A (zh) | 半导体结构的形成方法 | |
| CN1889245A (zh) | 半导体的制造方法以及降低寄生电容的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Haidian District Fangzheng Road, Beijing, Zhongguancun Fangzheng building, 298, 513 Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |