JP3621221B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3621221B2 JP3621221B2 JP06452297A JP6452297A JP3621221B2 JP 3621221 B2 JP3621221 B2 JP 3621221B2 JP 06452297 A JP06452297 A JP 06452297A JP 6452297 A JP6452297 A JP 6452297A JP 3621221 B2 JP3621221 B2 JP 3621221B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- opening
- gate
- photoresist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 29
- 239000003960 organic solvent Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004587 chromatography analysis Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係わり、特にＴ字型のゲート電極を有する電界効果トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の先行技術としては、例えば、（１）特公平８−１５１６１号公報、（２）特開平５−１６００１９号公報に開示されるものがあった。
【０００３】
すなわち、従来、化合物半導体上に、Ｔ字型短ゲートの電界効果トランジスタ（以下、ＦＥＴと略す）やヘテロ接合を有する電界効果トランジスタ（以下、ＨＥＭＴと略す）を形成する場合、ゲートメタルの段切れ防止のためや、微小パターンにおけるエッチングの均一性を向上させるために、レジストのリフロー技術が用いられてきた。
【０００４】
まず、上記先行技術（１）による製造方法を、図９〜図１１を参照しながら以下に説明する。
【０００５】
（１）まず、図９（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板２に、オーミック電極（図示なし）を形成した後、第１のホトレジスト４によって第１ゲート開口６を形成する。
【０００６】
（２）次に、図９（ｂ）に示すように、このパターンによってウエットエッチングを行い、リセスエッチング面８を形成する。
【０００７】
（３）その後、図９（ｃ）に示すように、第１のホトレジスト４を有機溶媒によって除去してから、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の極薄絶縁膜１０を蒸着する。
【０００８】
（４）次に、図９（ｄ）に示すように、第２のホトレジスト１２によって第２ゲート開口１４を形成する。ここでは、この第２のホトレジスト１２として化学増幅型のレジストを用いている。
【０００９】
（５）次に、図１０（ａ）に示すように、この化学増幅型レジストパターンを加熱することによりリフローして、順テーパ曲線形状を得ている。
【００１０】
（６）次に、図１０（ｂ）に示すように、その後、第２ゲート開口１４を通して、反応性イオンエッチング（以下、ＲＩＥと略す）等によって、開口部の絶縁膜１０を除去する。
【００１１】
（７）次に、図１０（ｃ）に示すように、この上から第１メタル膜１６を蒸着する。
【００１２】
（８）次いで、図１０（ｄ）に示すように、第３のホトレジスト１８によって、第３ゲート開口１９を形成する。
【００１３】
（９）次に、図１１（ａ）に示すように、第２メタル膜２０をめっき工程によって堆積する。
【００１４】
（１０）その後、有機溶媒によって第３のホトレジスト１８を除去し、図１１（ｂ）に示すように、ゲートパターンをマスクとして露出している第１メタル膜１６を選択的に除去する。
【００１５】
（１１）最後に、図１１（ｃ）に示すように、再び有機溶媒によって第２のホトレジスト１２を除去して最終形状を得る。
【００１６】
この例では化学増幅型レジストが用いられており、ゲート長としては０．２５μｍクラスのゲートである。一方、ミリ波通信用のデバイスとしては、０．１０〜０．１５μｍクラスのゲートが必要である。
【００１７】
上記先行技術（２）の例では、絶縁膜上の０．１μｍレジスト開口パターンに対してＯ2 プラズマ処理を行った後、加熱してリフローを行い、順テーパーの曲線形状を得るようにしている。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記した従来の方法でＴ字型ゲート電極を形成する場合、上記先行技術（１）では、ゲート長を規定するパターンを化学増幅型レジストで形成するために、０．１０〜０．１５μｍクラスの短ゲート長のＦＥＴまたはＨＥＭＴを作製するのは困難である。また、ゲートのパターニングの後に、レジストのリフロー工程と絶縁膜を開口形状に加工する工程が必要なため、これらの工程の間にゲート長が変換される可能性もある。
【００１９】
更に、上記先行技術（２）によると、短ゲート長のパターンを形成することができるが、やはり、上記先行技術（１）と同様に、ゲートのパターニングの後に、レジストのリフロー工程と絶縁膜を開口形状に加工する工程が必要なため、これらの工程の間にゲート長が変換される可能性がある。
【００２０】
本発明は、上記問題点を除去し、レジストパターンのリフロー形状を、パターン変換差とパターン寸法のばらつきを低減して形成することができる半導体装置の製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置の製造方法において、イオン注入または結晶成長して活性層を形成した半導体基板にオーミック電極を形成する工程と、ホトリソグラフィーによって第１のゲート開口を形成してウエットエッチングを行い、リセスエッチング面を形成する工程と、ホトレジストを有機溶媒によって除去した後、絶縁膜を堆積する工程と、ＥＢレジストによってＥＢレジスト開口を形成する工程と、そのＥＢレジスト開口を通してこの開口部の絶縁膜を除去する工程と、ＥＢレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、その上から第１メタル膜を蒸着し、第２のホトレジストによって、リフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口となるように、第２ホトレジスト開口を形成して、第２ゲートメタル膜を堆積する工程と、有機溶媒によって、前記第２のホトレジストと、第２のホトレジスト上の第２ゲートメタル膜を除去して、ゲートパターンを形成し、このゲートパターンをマスクとして露出している前記第１メタル膜を選択的に除去し、ゲートを形成する工程とを順に施すようにしたものである。
【００２２】
〔２〕半導体装置の製造方法において、イオン注入または結晶成長して活性層を形成した半導体基板にオーミック電極を形成する工程と、ホトリソグラフィーによって第１のゲート開口を形成してウエットエッチングを行い、リセスエッチング面を形成する工程と、ホトレジストを有機溶媒によって除去した後、絶縁膜を堆積する工程と、ＥＢレジストによってＥＢレジスト開口を形成する工程と、そのＥＢレジスト開口を通してこの開口部の絶縁膜を除去する工程と、ＥＢレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、前記ＥＢレジスト上に第２のホトレジストによってリフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口を形成するようにパターニングを行い、リフロー後のＥＢレジストと、リフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口を形成した第２のホトレジストとにより、２層レジスト構造を形成する工程と、その上からメタル膜を蒸着し、１回のメタル蒸着によってゲートを形成する工程と、有機溶媒によって前記ホトレジスト及びこのホトレジスト上のメタル膜を除去し、ゲートを形成する工程とを順に施すようにしたものである。
【００２３】
〔３〕上記〔１〕又は〔２〕記載の半導体装置の製造方法において、前記絶縁膜として、ＳｉＯ2 、Ｓｉ3 Ｎ 4 の５０〜２００Åの極薄の絶縁膜を用いるようにしたものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２５】
まず、本発明の実施例について説明する。
【００２６】
本発明は、化合物半導体基板上に絶縁膜を堆積させ、この上に電子線ポジレジストをパターニングした後に、加熱によってレジストのリフローを行う場合に、開口部の絶縁膜を先に除去しておくことで最終的な開口サイズの再現性が向上するという実験事実に基づいている。
【００２７】
本発明の半導体装置の製造方法を説明する前に、試行例について説明する。
【００２８】
図２は本発明にかかる試行例を示す半導体装置の要部製造工程断面図である。
【００２９】
（１）まず、図２（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板３２に、１００ÅのＳｉ3 Ｎ4 極薄絶縁膜３４を蒸着し、ＥＢレジスト３６によって０．１０〜０．１５μｍのＥＢレジスト開口３８を形成する。ここでは、ＥＢレジスト３６として日本ゼオン社の電子線用ポジレジスト（商品名：ＺＥＰ５２０、以下ＥＢレジストと略す）を用い、約３０００Åのレジスト厚でパターニングを行った。
【００３０】
（２）その後、図２（ｂ）に示すように、加熱によって、ＥＢレジスト３６のリフローを行うと、ＥＢレジスト３６は順テーパーの曲線形状となる。この曲線形状は絶縁膜３４−ＥＢレジスト３６界面で裾を引いて、開口幅が狭くなる。
【００３１】
（３）その後、図２（ｃ）に示すように、反応性イオンエッチング（以下、ＲＩＥと略す）によって、ＥＢレジスト開口３８内の絶縁膜３４を除去して絶縁膜開口４０を形成する。
【００３２】
この方法によると、ＥＢレジスト３６のリフロー後にレジストパターンが裾を引くために、パターン開口幅３８が狭くなり、且つ、リフロー形状のばらつきのためにパターン変換差にもばらつきが大きかった。更に、その後のＲＩＥ工程でも、ＥＢレジスト３６の裾引き形状のために、絶縁膜開口部のテーパ角が小さくなって、ＥＢレジスト開口３８から絶縁膜開口４０へのパターン変換差も大きかった。
【００３３】
これに対して、リフローとＲＩＥの順序を入れ替えることにより、本発明の実施例の製造方法を実施した。
【００３４】
以下、本発明の第１実施例を示す半導体装置の製造方法を、図１を参照しながら説明する。
【００３５】
図１は本発明の半導体装置の要部製造工程断面図である。
【００３６】
（１）まず、図１（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板２２に、１００ÅのＳｉ3 Ｎ4 極薄絶縁膜２４を蒸着し、ＥＢレジスト２６によって０．１０〜０．１５μｍのＥＢレジスト開口２８を形成する。ここで、パターニングの条件は図２における工程と同様であるので、その説明は省略する。
【００３７】
（２）次に、図１（ｂ）に示すように、ＲＩＥによって、ＥＢレジスト開口２８内の絶縁膜２４を除去して絶縁膜開口３０を形成する。
【００３８】
（３）その後、図１（ｃ）に示すように、加熱によって、ＥＢレジスト２６のリフローを行い、ＥＢレジスト２６を順テーパーの曲線形状にする。この場合、曲線形状は、絶縁膜２４−ＥＢレジスト２６界面から急峻に立ち上がり、図１（ｃ）に示すような形状となる。
【００３９】
この方法では、ＥＢレジスト２６のリフロー後でもＥＢレジストパターンが裾を引かず、ＥＢレジスト２６端が急峻で理想的な開口形状が得られる。また、最終的な絶縁膜開口３０の幅はＥＢレジストパターニングの直後に作り込まれるために、パターン変換差も小さくなる。
【００４０】
ここで、上記した試行例と、この実施例とを比較すると、上記レジストのリフロー工程においては、絶縁膜−レジスト界面及び半導体−レジスト界面の密着性（ぬれ性）が影響することになる。
【００４１】
試行例では、図２（ａ）に示すように、レジスト開口３８を形成した後、図２（ｂ）に示すように、加熱によってＥＢレジストパターン上部の角が取れて丸くなる一方で、ＥＢレジストパターン下部では絶縁膜３４−ＥＢレジスト３６界面の密着性が良いために、パターンが更に広がって裾を引くような形状になる。
【００４２】
その状態で、絶縁膜開口４０を形成すると、図２（ｃ）に示すような形状となる。
【００４３】
一方、第１実施例では、加熱によってＥＢレジストパターン上部の角が取れて丸くなる一方で、ＥＢレジストパターン下部は絶縁膜によって規定されてそれ以上広がらない。これは、絶縁膜２４−ＥＢレジスト２６界面の密着性が良く、半導体−ＥＢレジスト界面の密着性が悪いためと考えられる。
【００４４】
このために、本発明の実施例では、パターン変換差の小さい工程にすることができる。
【００４５】
以下、上記本発明の製造方法を利用したゲートの形成方法を図３〜図５を参照しながら説明する。
【００４６】
（１）まず、図３（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板４２に、（オーミック電極を形成した後）第１のホトレジスト４４によって第１ゲート開口４６を形成する。
【００４７】
（２）次に、図３（ｂ）に示すように、このパターンによってウエットエッチングを行い、リセスエッチング面４８を形成する。
【００４８】
（３）その後、第１のホトレジスト４４を有機溶媒によって除去してから、図３（ｃ）に示すように、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の極薄絶縁膜５０を蒸着する。
【００４９】
（４）次に、図３（ｄ）に示すように、ＥＢレジスト５２によってＥＢレジスト開口５４を形成する。
【００５０】
（５）次に、図４（ａ）に示すように、ＥＢレジスト開口５４を通してＲＩＥ等によって開口部の絶縁膜５０を除去する。
【００５１】
（６）次に、図４（ｂ）に示すように、このＥＢレジストパターンを加熱することによりリフローを行い、順テーパ曲線形状を得る。
【００５２】
（７）次に、図４（ｃ）に示すように、その上から第１メタル膜５６を蒸着する。
【００５３】
（８）次に、図４（ｄ）に示すように、第２のホトレジスト５８によって第２レジスト開口５９を形成する。
【００５４】
（９）次に、図５（ａ）に示すように、第２ゲートメタル膜６０をめっきまたは蒸着工程によって堆積する。
【００５５】
（１０）次いで、有機溶媒によって、第２のホトレジスト５８を除去し、図５（ｂ）に示すように、第２ゲートメタル膜（ゲートパターン）６０をマスクとして、露出している第１メタル膜５６を選択的に除去する。
【００５６】
（１１）最後に、再び有機溶媒によって、ＥＢレジスト５２を除去して、図５（ｃ）に示すような最終形状を得る。
【００５７】
このように、本実施例のＥＢレジストを用いることにより、０．１０〜０．１５μｍクラスの短ゲートパターンを作製することができる。
【００５８】
また、レジストパターンのリフロー形状は、順テーパーの曲線形状にすることにより、ゲートメタルの段切れ防止・ゲート寄生容量の低減・微小パターンにおけるエッチングの均一性の向上を図ることができる。
【００５９】
更に、上記した図４（ａ）に示すように、リフロー工程に先んじて絶縁膜開口を形成しておき、その状態でリフローを行うことで、リフロー及びＲＩＥ工程でのパターン変換差とパターン寸法のばらつきを低減することができる。
【００６０】
次に、本発明の第２実施例について説明する。
【００６１】
以下、上記本発明の第２実施例のゲートの形成方法を図６〜図８を参照しながら説明する。
【００６２】
第１実施例では、２層のゲート工程を含む製造方法を説明したが、この第２実施例では、２層レジストパターンを用いることにより、１回の蒸着でゲートを形成している。
【００６３】
（１）まず、図６（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板６２に、（オーミック電極を形成した後）第１のホトレジスト６４によって第１ゲート開口６６を形成する。
【００６４】
（２）次に、図６（ｂ）に示すように、そのパターンによってウエットエッチングを行い、リセスエッチング面６８を形成する。
【００６５】
（３）その後、第１のホトレジスト６４を有機溶媒によって除去してから、図６（ｃ）に示すように、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の極薄絶縁膜７０を蒸着する。
【００６６】
（４）次に、図６（ｄ）に示すように、ＥＢレジスト７２によってＥＢレジスト開口７４を形成する。
【００６７】
（５）次に、図７（ａ）に示すように、ＥＢレジスト開口７４を通してＲＩＥ等によって開口部の絶縁膜７０を除去する。
【００６８】
（６）次に、このＥＢレジストパターンを加熱することによりリフローを行い、図７（ｂ）に示すような順テーパー曲線形状を得る。
【００６９】
（７）この上から、図７（ｃ）に示すように、逆テーパー形状が得られる第２ホトレジスト７６をパターニングして第２レジスト開口７８を得る。
【００７０】
（８）その後、図８（ａ）に示すように、ゲートメタル膜８０を蒸着する。なお、８０Ａはホトレジスト７６上に堆積される、後に除去されるゲートメタル膜を示している。
【００７１】
（９）最後に、有機溶媒によってＥＢレジスト７２と第２のホトレジスト７６及びその上のゲートメタル膜８０Ａを除去して、図８（ｂ）に示すような最終形状を得る。
【００７２】
このように構成したので、第１実施例と同様の作用効果を奏することができる。すなわち、ＥＢレジストを用いることにより、０．１０〜０．１５μｍクラスの短ゲートパターンを作製することができ、レジストパターンのリフロー形状は順テーパーの曲線形状にすることにより、ゲートメタルの段切れ防止・ゲート寄生容量の低減・微小パターンにおけるエッチングの均一性の向上を図ることができる。
【００７３】
更に、前記の図４（ａ）のようにリフロー工程に先んじて絶縁膜開口を形成しておき、その状態でリフローを行うことにより、リフロー及びＲＩＥ工程でのパターン変換差とパターン寸法のばらつきを低減することができる。
【００７４】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００７５】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
（１）本発明の請求項１又は３記載の発明によれば、ＥＢレジストを用いることにより、０．１０〜０．１５μｍクラスの短ゲートパターンを作製することができる。
【００７６】
また、レジストパターンのリフロー形状は、順テーパーの曲線形状にすることにより、ゲートメタルの段切れ防止・ゲート寄生容量の低減・微小パターンにおけるエッチングの均一性の向上を図ることができる。
【００７７】
更に、リフロー工程に先んじて絶縁膜開口を形成しておき、その状態で、リフローを行うことで、リフロー及びＲＩＥ工程でのパターン変換差とパターン寸法のばらつきを低減することができる。
（２）本発明の請求項２又は３記載の発明によれば、上記（１）と同様の効果を奏するとともに、更に工程を簡便にして、ゲートの形成を行うことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の要部製造工程断面図である。
【図２】本発明にかかる試行例を示す半導体装置の要部製造工程断面図である。
【図３】本発明の第１実施例を示すゲートの形成工程断面図（その１）である。
【図４】本発明の第１実施例を示すゲートの形成工程断面図（その２）である。
【図５】本発明の第１実施例を示すゲートの形成工程断面図（その３）である。
【図６】本発明の第２実施例を示すゲートの形成工程断面図（その１）である。
【図７】本発明の第２実施例を示すゲートの形成工程断面図（その２）である。
【図８】本発明の第２実施例を示すゲートの形成工程断面図（その３）である。
【図９】従来のゲートの形成工程断面図（その１）である。
【図１０】従来のゲートの形成工程断面図（その２）である。
【図１１】従来のゲートの形成工程断面図（その３）である。
【符号の説明】
２２，４２，６２ 半導体基板
２４，５０，７０ 極薄絶縁膜
２６，５２，７２ ＥＢレジスト
２８，５４，７４ ＥＢレジスト開口
３０ 絶縁膜開口
４４，６４ 第１のホトレジスト
４６，６６ 第１ゲート開口
４８，６８ リセスエッチング面
５６ 第１メタル膜
５８，７６ 第２のホトレジスト
５９，７８ 第２レジスト開口
６０ 第２ゲートメタル膜
８０，８０Ａ ゲートメタル膜
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係わり、特にＴ字型のゲート電極を有する電界効果トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の先行技術としては、例えば、（１）特公平８−１５１６１号公報、（２）特開平５−１６００１９号公報に開示されるものがあった。
【０００３】
すなわち、従来、化合物半導体上に、Ｔ字型短ゲートの電界効果トランジスタ（以下、ＦＥＴと略す）やヘテロ接合を有する電界効果トランジスタ（以下、ＨＥＭＴと略す）を形成する場合、ゲートメタルの段切れ防止のためや、微小パターンにおけるエッチングの均一性を向上させるために、レジストのリフロー技術が用いられてきた。
【０００４】
まず、上記先行技術（１）による製造方法を、図９〜図１１を参照しながら以下に説明する。
【０００５】
（１）まず、図９（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板２に、オーミック電極（図示なし）を形成した後、第１のホトレジスト４によって第１ゲート開口６を形成する。
【０００６】
（２）次に、図９（ｂ）に示すように、このパターンによってウエットエッチングを行い、リセスエッチング面８を形成する。
【０００７】
（３）その後、図９（ｃ）に示すように、第１のホトレジスト４を有機溶媒によって除去してから、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の極薄絶縁膜１０を蒸着する。
【０００８】
（４）次に、図９（ｄ）に示すように、第２のホトレジスト１２によって第２ゲート開口１４を形成する。ここでは、この第２のホトレジスト１２として化学増幅型のレジストを用いている。
【０００９】
（５）次に、図１０（ａ）に示すように、この化学増幅型レジストパターンを加熱することによりリフローして、順テーパ曲線形状を得ている。
【００１０】
（６）次に、図１０（ｂ）に示すように、その後、第２ゲート開口１４を通して、反応性イオンエッチング（以下、ＲＩＥと略す）等によって、開口部の絶縁膜１０を除去する。
【００１１】
（７）次に、図１０（ｃ）に示すように、この上から第１メタル膜１６を蒸着する。
【００１２】
（８）次いで、図１０（ｄ）に示すように、第３のホトレジスト１８によって、第３ゲート開口１９を形成する。
【００１３】
（９）次に、図１１（ａ）に示すように、第２メタル膜２０をめっき工程によって堆積する。
【００１４】
（１０）その後、有機溶媒によって第３のホトレジスト１８を除去し、図１１（ｂ）に示すように、ゲートパターンをマスクとして露出している第１メタル膜１６を選択的に除去する。
【００１５】
（１１）最後に、図１１（ｃ）に示すように、再び有機溶媒によって第２のホトレジスト１２を除去して最終形状を得る。
【００１６】
この例では化学増幅型レジストが用いられており、ゲート長としては０．２５μｍクラスのゲートである。一方、ミリ波通信用のデバイスとしては、０．１０〜０．１５μｍクラスのゲートが必要である。
【００１７】
上記先行技術（２）の例では、絶縁膜上の０．１μｍレジスト開口パターンに対してＯ2 プラズマ処理を行った後、加熱してリフローを行い、順テーパーの曲線形状を得るようにしている。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記した従来の方法でＴ字型ゲート電極を形成する場合、上記先行技術（１）では、ゲート長を規定するパターンを化学増幅型レジストで形成するために、０．１０〜０．１５μｍクラスの短ゲート長のＦＥＴまたはＨＥＭＴを作製するのは困難である。また、ゲートのパターニングの後に、レジストのリフロー工程と絶縁膜を開口形状に加工する工程が必要なため、これらの工程の間にゲート長が変換される可能性もある。
【００１９】
更に、上記先行技術（２）によると、短ゲート長のパターンを形成することができるが、やはり、上記先行技術（１）と同様に、ゲートのパターニングの後に、レジストのリフロー工程と絶縁膜を開口形状に加工する工程が必要なため、これらの工程の間にゲート長が変換される可能性がある。
【００２０】
本発明は、上記問題点を除去し、レジストパターンのリフロー形状を、パターン変換差とパターン寸法のばらつきを低減して形成することができる半導体装置の製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置の製造方法において、イオン注入または結晶成長して活性層を形成した半導体基板にオーミック電極を形成する工程と、ホトリソグラフィーによって第１のゲート開口を形成してウエットエッチングを行い、リセスエッチング面を形成する工程と、ホトレジストを有機溶媒によって除去した後、絶縁膜を堆積する工程と、ＥＢレジストによってＥＢレジスト開口を形成する工程と、そのＥＢレジスト開口を通してこの開口部の絶縁膜を除去する工程と、ＥＢレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、その上から第１メタル膜を蒸着し、第２のホトレジストによって、リフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口となるように、第２ホトレジスト開口を形成して、第２ゲートメタル膜を堆積する工程と、有機溶媒によって、前記第２のホトレジストと、第２のホトレジスト上の第２ゲートメタル膜を除去して、ゲートパターンを形成し、このゲートパターンをマスクとして露出している前記第１メタル膜を選択的に除去し、ゲートを形成する工程とを順に施すようにしたものである。
【００２２】
〔２〕半導体装置の製造方法において、イオン注入または結晶成長して活性層を形成した半導体基板にオーミック電極を形成する工程と、ホトリソグラフィーによって第１のゲート開口を形成してウエットエッチングを行い、リセスエッチング面を形成する工程と、ホトレジストを有機溶媒によって除去した後、絶縁膜を堆積する工程と、ＥＢレジストによってＥＢレジスト開口を形成する工程と、そのＥＢレジスト開口を通してこの開口部の絶縁膜を除去する工程と、ＥＢレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、前記ＥＢレジスト上に第２のホトレジストによってリフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口を形成するようにパターニングを行い、リフロー後のＥＢレジストと、リフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口を形成した第２のホトレジストとにより、２層レジスト構造を形成する工程と、その上からメタル膜を蒸着し、１回のメタル蒸着によってゲートを形成する工程と、有機溶媒によって前記ホトレジスト及びこのホトレジスト上のメタル膜を除去し、ゲートを形成する工程とを順に施すようにしたものである。
【００２３】
〔３〕上記〔１〕又は〔２〕記載の半導体装置の製造方法において、前記絶縁膜として、ＳｉＯ2 、Ｓｉ3 Ｎ 4 の５０〜２００Åの極薄の絶縁膜を用いるようにしたものである。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２５】
まず、本発明の実施例について説明する。
【００２６】
本発明は、化合物半導体基板上に絶縁膜を堆積させ、この上に電子線ポジレジストをパターニングした後に、加熱によってレジストのリフローを行う場合に、開口部の絶縁膜を先に除去しておくことで最終的な開口サイズの再現性が向上するという実験事実に基づいている。
【００２７】
本発明の半導体装置の製造方法を説明する前に、試行例について説明する。
【００２８】
図２は本発明にかかる試行例を示す半導体装置の要部製造工程断面図である。
【００２９】
（１）まず、図２（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板３２に、１００ÅのＳｉ3 Ｎ4 極薄絶縁膜３４を蒸着し、ＥＢレジスト３６によって０．１０〜０．１５μｍのＥＢレジスト開口３８を形成する。ここでは、ＥＢレジスト３６として日本ゼオン社の電子線用ポジレジスト（商品名：ＺＥＰ５２０、以下ＥＢレジストと略す）を用い、約３０００Åのレジスト厚でパターニングを行った。
【００３０】
（２）その後、図２（ｂ）に示すように、加熱によって、ＥＢレジスト３６のリフローを行うと、ＥＢレジスト３６は順テーパーの曲線形状となる。この曲線形状は絶縁膜３４−ＥＢレジスト３６界面で裾を引いて、開口幅が狭くなる。
【００３１】
（３）その後、図２（ｃ）に示すように、反応性イオンエッチング（以下、ＲＩＥと略す）によって、ＥＢレジスト開口３８内の絶縁膜３４を除去して絶縁膜開口４０を形成する。
【００３２】
この方法によると、ＥＢレジスト３６のリフロー後にレジストパターンが裾を引くために、パターン開口幅３８が狭くなり、且つ、リフロー形状のばらつきのためにパターン変換差にもばらつきが大きかった。更に、その後のＲＩＥ工程でも、ＥＢレジスト３６の裾引き形状のために、絶縁膜開口部のテーパ角が小さくなって、ＥＢレジスト開口３８から絶縁膜開口４０へのパターン変換差も大きかった。
【００３３】
これに対して、リフローとＲＩＥの順序を入れ替えることにより、本発明の実施例の製造方法を実施した。
【００３４】
以下、本発明の第１実施例を示す半導体装置の製造方法を、図１を参照しながら説明する。
【００３５】
図１は本発明の半導体装置の要部製造工程断面図である。
【００３６】
（１）まず、図１（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板２２に、１００ÅのＳｉ3 Ｎ4 極薄絶縁膜２４を蒸着し、ＥＢレジスト２６によって０．１０〜０．１５μｍのＥＢレジスト開口２８を形成する。ここで、パターニングの条件は図２における工程と同様であるので、その説明は省略する。
【００３７】
（２）次に、図１（ｂ）に示すように、ＲＩＥによって、ＥＢレジスト開口２８内の絶縁膜２４を除去して絶縁膜開口３０を形成する。
【００３８】
（３）その後、図１（ｃ）に示すように、加熱によって、ＥＢレジスト２６のリフローを行い、ＥＢレジスト２６を順テーパーの曲線形状にする。この場合、曲線形状は、絶縁膜２４−ＥＢレジスト２６界面から急峻に立ち上がり、図１（ｃ）に示すような形状となる。
【００３９】
この方法では、ＥＢレジスト２６のリフロー後でもＥＢレジストパターンが裾を引かず、ＥＢレジスト２６端が急峻で理想的な開口形状が得られる。また、最終的な絶縁膜開口３０の幅はＥＢレジストパターニングの直後に作り込まれるために、パターン変換差も小さくなる。
【００４０】
ここで、上記した試行例と、この実施例とを比較すると、上記レジストのリフロー工程においては、絶縁膜−レジスト界面及び半導体−レジスト界面の密着性（ぬれ性）が影響することになる。
【００４１】
試行例では、図２（ａ）に示すように、レジスト開口３８を形成した後、図２（ｂ）に示すように、加熱によってＥＢレジストパターン上部の角が取れて丸くなる一方で、ＥＢレジストパターン下部では絶縁膜３４−ＥＢレジスト３６界面の密着性が良いために、パターンが更に広がって裾を引くような形状になる。
【００４２】
その状態で、絶縁膜開口４０を形成すると、図２（ｃ）に示すような形状となる。
【００４３】
一方、第１実施例では、加熱によってＥＢレジストパターン上部の角が取れて丸くなる一方で、ＥＢレジストパターン下部は絶縁膜によって規定されてそれ以上広がらない。これは、絶縁膜２４−ＥＢレジスト２６界面の密着性が良く、半導体−ＥＢレジスト界面の密着性が悪いためと考えられる。
【００４４】
このために、本発明の実施例では、パターン変換差の小さい工程にすることができる。
【００４５】
以下、上記本発明の製造方法を利用したゲートの形成方法を図３〜図５を参照しながら説明する。
【００４６】
（１）まず、図３（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板４２に、（オーミック電極を形成した後）第１のホトレジスト４４によって第１ゲート開口４６を形成する。
【００４７】
（２）次に、図３（ｂ）に示すように、このパターンによってウエットエッチングを行い、リセスエッチング面４８を形成する。
【００４８】
（３）その後、第１のホトレジスト４４を有機溶媒によって除去してから、図３（ｃ）に示すように、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の極薄絶縁膜５０を蒸着する。
【００４９】
（４）次に、図３（ｄ）に示すように、ＥＢレジスト５２によってＥＢレジスト開口５４を形成する。
【００５０】
（５）次に、図４（ａ）に示すように、ＥＢレジスト開口５４を通してＲＩＥ等によって開口部の絶縁膜５０を除去する。
【００５１】
（６）次に、図４（ｂ）に示すように、このＥＢレジストパターンを加熱することによりリフローを行い、順テーパ曲線形状を得る。
【００５２】
（７）次に、図４（ｃ）に示すように、その上から第１メタル膜５６を蒸着する。
【００５３】
（８）次に、図４（ｄ）に示すように、第２のホトレジスト５８によって第２レジスト開口５９を形成する。
【００５４】
（９）次に、図５（ａ）に示すように、第２ゲートメタル膜６０をめっきまたは蒸着工程によって堆積する。
【００５５】
（１０）次いで、有機溶媒によって、第２のホトレジスト５８を除去し、図５（ｂ）に示すように、第２ゲートメタル膜（ゲートパターン）６０をマスクとして、露出している第１メタル膜５６を選択的に除去する。
【００５６】
（１１）最後に、再び有機溶媒によって、ＥＢレジスト５２を除去して、図５（ｃ）に示すような最終形状を得る。
【００５７】
このように、本実施例のＥＢレジストを用いることにより、０．１０〜０．１５μｍクラスの短ゲートパターンを作製することができる。
【００５８】
また、レジストパターンのリフロー形状は、順テーパーの曲線形状にすることにより、ゲートメタルの段切れ防止・ゲート寄生容量の低減・微小パターンにおけるエッチングの均一性の向上を図ることができる。
【００５９】
更に、上記した図４（ａ）に示すように、リフロー工程に先んじて絶縁膜開口を形成しておき、その状態でリフローを行うことで、リフロー及びＲＩＥ工程でのパターン変換差とパターン寸法のばらつきを低減することができる。
【００６０】
次に、本発明の第２実施例について説明する。
【００６１】
以下、上記本発明の第２実施例のゲートの形成方法を図６〜図８を参照しながら説明する。
【００６２】
第１実施例では、２層のゲート工程を含む製造方法を説明したが、この第２実施例では、２層レジストパターンを用いることにより、１回の蒸着でゲートを形成している。
【００６３】
（１）まず、図６（ａ）に示すように、イオン注入または結晶成長して活性層を形成した半導体基板６２に、（オーミック電極を形成した後）第１のホトレジスト６４によって第１ゲート開口６６を形成する。
【００６４】
（２）次に、図６（ｂ）に示すように、そのパターンによってウエットエッチングを行い、リセスエッチング面６８を形成する。
【００６５】
（３）その後、第１のホトレジスト６４を有機溶媒によって除去してから、図６（ｃ）に示すように、ＳｉＯ2 、Ｓｉ3 Ｎ4 等の極薄絶縁膜７０を蒸着する。
【００６６】
（４）次に、図６（ｄ）に示すように、ＥＢレジスト７２によってＥＢレジスト開口７４を形成する。
【００６７】
（５）次に、図７（ａ）に示すように、ＥＢレジスト開口７４を通してＲＩＥ等によって開口部の絶縁膜７０を除去する。
【００６８】
（６）次に、このＥＢレジストパターンを加熱することによりリフローを行い、図７（ｂ）に示すような順テーパー曲線形状を得る。
【００６９】
（７）この上から、図７（ｃ）に示すように、逆テーパー形状が得られる第２ホトレジスト７６をパターニングして第２レジスト開口７８を得る。
【００７０】
（８）その後、図８（ａ）に示すように、ゲートメタル膜８０を蒸着する。なお、８０Ａはホトレジスト７６上に堆積される、後に除去されるゲートメタル膜を示している。
【００７１】
（９）最後に、有機溶媒によってＥＢレジスト７２と第２のホトレジスト７６及びその上のゲートメタル膜８０Ａを除去して、図８（ｂ）に示すような最終形状を得る。
【００７２】
このように構成したので、第１実施例と同様の作用効果を奏することができる。すなわち、ＥＢレジストを用いることにより、０．１０〜０．１５μｍクラスの短ゲートパターンを作製することができ、レジストパターンのリフロー形状は順テーパーの曲線形状にすることにより、ゲートメタルの段切れ防止・ゲート寄生容量の低減・微小パターンにおけるエッチングの均一性の向上を図ることができる。
【００７３】
更に、前記の図４（ａ）のようにリフロー工程に先んじて絶縁膜開口を形成しておき、その状態でリフローを行うことにより、リフロー及びＲＩＥ工程でのパターン変換差とパターン寸法のばらつきを低減することができる。
【００７４】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００７５】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
（１）本発明の請求項１又は３記載の発明によれば、ＥＢレジストを用いることにより、０．１０〜０．１５μｍクラスの短ゲートパターンを作製することができる。
【００７６】
また、レジストパターンのリフロー形状は、順テーパーの曲線形状にすることにより、ゲートメタルの段切れ防止・ゲート寄生容量の低減・微小パターンにおけるエッチングの均一性の向上を図ることができる。
【００７７】
更に、リフロー工程に先んじて絶縁膜開口を形成しておき、その状態で、リフローを行うことで、リフロー及びＲＩＥ工程でのパターン変換差とパターン寸法のばらつきを低減することができる。
（２）本発明の請求項２又は３記載の発明によれば、上記（１）と同様の効果を奏するとともに、更に工程を簡便にして、ゲートの形成を行うことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の要部製造工程断面図である。
【図２】本発明にかかる試行例を示す半導体装置の要部製造工程断面図である。
【図３】本発明の第１実施例を示すゲートの形成工程断面図（その１）である。
【図４】本発明の第１実施例を示すゲートの形成工程断面図（その２）である。
【図５】本発明の第１実施例を示すゲートの形成工程断面図（その３）である。
【図６】本発明の第２実施例を示すゲートの形成工程断面図（その１）である。
【図７】本発明の第２実施例を示すゲートの形成工程断面図（その２）である。
【図８】本発明の第２実施例を示すゲートの形成工程断面図（その３）である。
【図９】従来のゲートの形成工程断面図（その１）である。
【図１０】従来のゲートの形成工程断面図（その２）である。
【図１１】従来のゲートの形成工程断面図（その３）である。
【符号の説明】
２２，４２，６２ 半導体基板
２４，５０，７０ 極薄絶縁膜
２６，５２，７２ ＥＢレジスト
２８，５４，７４ ＥＢレジスト開口
３０ 絶縁膜開口
４４，６４ 第１のホトレジスト
４６，６６ 第１ゲート開口
４８，６８ リセスエッチング面
５６ 第１メタル膜
５８，７６ 第２のホトレジスト
５９，７８ 第２レジスト開口
６０ 第２ゲートメタル膜
８０，８０Ａ ゲートメタル膜
Claims (3)
- （ａ）イオン注入または結晶成長して活性層を形成した半導体基板にオーミック電極を形成する工程と、
（ｂ）ホトリソグラフィーによって第１のゲート開口を形成してウエットエッチングを行い、リセスエッチング面を形成する工程と、
（ｃ）ホトレジストを有機溶媒によって除去した後、絶縁膜を堆積する工程と、
（ｄ）ＥＢレジストによってＥＢレジスト開口を形成する工程と、
（ｅ）前記ＥＢレジスト開口を通して該開口部の絶縁膜を除去する工程と、
（ｆ）ＥＢレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、
（ｇ）その上から第１メタル膜を蒸着し、第２のホトレジストによって、リフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口となるように、第２ホトレジスト開口を形成して、第２ゲートメタル膜を堆積する工程と、
（ｈ）有機溶媒によって、前記第２のホトレジストと、第２のホトレジスト上の第２ゲートメタル膜を除去して、ゲートパターンを形成し、該ゲートパターンをマスクとして露出している前記第１メタル膜を選択的に除去し、ゲートを形成する工程とを順に施すことを特徴とする半導体素子の製造方法。 - （ａ）イオン注入または結晶成長して活性層を形成した半導体基板にオーミック電極を形成する工程と、
（ｂ）ホトリソグラフィーによって第１のゲート開口を形成してウエットエッチングを行い、リセスエッチング面を形成する工程と、
（ｃ）ホトレジストを有機溶媒によって除去した後、絶縁膜を堆積する工程と、
（ｄ）ＥＢレジストによってＥＢレジスト開口を形成する工程と、
（ｅ）前記ＥＢレジスト開口を通して該開口部の絶縁膜を除去する工程と、
（ｆ）ＥＢレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、
（ｇ）前記ＥＢレジスト上に第２のホトレジストによってリフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口を形成するようにパターニングを行い、リフロー後のＥＢレジストと、リフロー後のＥＢレジストを含んで、当該ＥＢレジスト開口よりも大きな開口を形成した第２のホトレジストとにより、２層レジスト構造を形成する工程と、
（ｈ）その上からメタル膜を蒸着し、１回のメタル蒸着によってゲートを形成する工程と、
（ｉ）有機溶媒によって前記ホトレジスト及び該ホトレジスト上のメタル膜を除去し、ゲートを形成する工程とを順に施すことを特徴とする半導体素子の製造方法。 - 請求項１又は２記載の半導体装置の製造方法において、前記絶縁膜として、ＳｉＯ2 、Ｓｉ3 Ｎ 4 の５０〜２００Åの極薄の絶縁膜を用いることを特徴とする半導体素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06452297A JP3621221B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置の製造方法 |
| KR10-1998-0007095A KR100358453B1 (ko) | 1997-03-18 | 1998-03-04 | 반도체장치및그제조방법 |
| US09/042,013 US5994753A (en) | 1997-03-18 | 1998-03-13 | Semiconductor device and method for fabricating the same |
| DE19811571A DE19811571A1 (de) | 1997-03-18 | 1998-03-17 | Halbleiterbauelement und Verfahren zu seiner Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06452297A JP3621221B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261659A JPH10261659A (ja) | 1998-09-29 |
| JP3621221B2 true JP3621221B2 (ja) | 2005-02-16 |
Family
ID=13260642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06452297A Expired - Fee Related JP3621221B2 (ja) | 1997-03-18 | 1997-03-18 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5994753A (ja) |
| JP (1) | JP3621221B2 (ja) |
| KR (1) | KR100358453B1 (ja) |
| DE (1) | DE19811571A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3109590B2 (ja) * | 1998-05-15 | 2000-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6218719B1 (en) * | 1998-09-18 | 2001-04-17 | Capella Microsystems, Inc. | Photodetector and device employing the photodetector for converting an optical signal into an electrical signal |
| US6455403B1 (en) * | 1999-01-04 | 2002-09-24 | Taiwan Semiconductor Manufacturing Company | Shallow trench contact structure to solve the problem of schottky diode leakage |
| US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
| TW511147B (en) * | 2000-06-12 | 2002-11-21 | Nec Corp | Pattern formation method and method of manufacturing display using it |
| US6878642B1 (en) * | 2000-10-06 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company | Method to improve passivation openings by reflow of photoresist to eliminate tape residue |
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| WO2005024959A1 (en) * | 2003-09-09 | 2005-03-17 | Csg Solar, Ag | Adjustment of masks by re-flow |
| CN100561668C (zh) * | 2003-09-09 | 2009-11-18 | Csg索拉尔有限公司 | 在有机树脂材料中形成开口的改进方法 |
| AU2004271224B2 (en) * | 2003-09-09 | 2009-08-20 | Csg Solar Ag | Adjustment of masks by re-flow |
| US7071498B2 (en) * | 2003-12-17 | 2006-07-04 | Nitronex Corporation | Gallium nitride material devices including an electrode-defining layer and methods of forming the same |
| JP2005251835A (ja) * | 2004-03-02 | 2005-09-15 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| US8435873B2 (en) * | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| KR101010115B1 (ko) * | 2008-05-02 | 2011-01-24 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
| CN109935630B (zh) * | 2017-12-15 | 2021-04-23 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| US10850462B2 (en) * | 2018-10-03 | 2020-12-01 | Visera Technologies Company Limited | Optical elements and method for fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160019A (ja) * | 1991-12-03 | 1993-06-25 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0815161B2 (ja) * | 1993-03-03 | 1996-02-14 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-03-18 JP JP06452297A patent/JP3621221B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-04 KR KR10-1998-0007095A patent/KR100358453B1/ko not_active IP Right Cessation
- 1998-03-13 US US09/042,013 patent/US5994753A/en not_active Expired - Fee Related
- 1998-03-17 DE DE19811571A patent/DE19811571A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5994753A (en) | 1999-11-30 |
| KR19980079888A (ko) | 1998-11-25 |
| DE19811571A1 (de) | 1998-09-24 |
| KR100358453B1 (ko) | 2003-01-24 |
| JPH10261659A (ja) | 1998-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621221B2 (ja) | 半導体装置の製造方法 | |
| JPH0279437A (ja) | 半導体装置の製造方法 | |
| US6051484A (en) | Semiconductor device and method of manufacturing thereof | |
| JP2643812B2 (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| JP3232773B2 (ja) | 半導体装置の製造方法 | |
| JP2591454B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH08203933A (ja) | 高周波トランジスタのゲート電極形成方法 | |
| JP2630304B2 (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH0228333A (ja) | 半導体装置の製造方法 | |
| JPH03230579A (ja) | 半導体装置の製造方法 | |
| JPH03227528A (ja) | 半導体装置の製造方法 | |
| JPH02238636A (ja) | 半導体装置の製造方法 | |
| JPH03268334A (ja) | 半導体装置の製造方法 | |
| KR20000074002A (ko) | 티형 게이트 제조방법 | |
| JPS6279677A (ja) | 半導体装置の製造方法 | |
| JPH0638431B2 (ja) | 半導体装置の製造方法 | |
| JPH05206169A (ja) | 半導体装置の製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPH0346340A (ja) | 半導体装置の製造方法 | |
| JPH02285643A (ja) | 半導体装置の製造方法 | |
| JP2000243758A (ja) | 半導体装置及びその製造方法 | |
| JP2001274175A (ja) | 半導体装置の製造方法 | |
| JPS6020517A (ja) | 半導体装置の製造法 | |
| JPH03159136A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |