JPH05206169A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05206169A JPH05206169A JP3849392A JP3849392A JPH05206169A JP H05206169 A JPH05206169 A JP H05206169A JP 3849392 A JP3849392 A JP 3849392A JP 3849392 A JP3849392 A JP 3849392A JP H05206169 A JPH05206169 A JP H05206169A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- resist
- oxide film
- gate electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 リセス構造を有する電界効果型トランジスタ
において、ソ−ス抵抗を低くしたままでドレイン耐圧を
向上させ得るものを提供すること。 【構成】 基板１上にソ−ス電極２、ドレイン電極３及
び酸化膜４を形成し（図１工程Ａ）、次に、レジスト５
をマスクとして酸化膜４をエツチングする（同図工程
Ｂ）。このレジスト５を除去し、再度レジスト７を塗布
し、ゲ−ト電極形成領域６を開口し（同図工程Ｃ）、そ
して、弗酸等で酸化膜４にサイドエツチを入れ、続いて
基板１をエッチングし、リセス８を形成する（同図工程
Ｄ）。次に、全面にＡｌ等の金属を蒸着し、レジスト７
と共にリフトオフし、リセス８内にゲ−ト電極９を形成
する（同図工程Ｅ）。このようにしてドレイン電極３側
のみリセス幅の広い構造を持つゲ−ト電極９を形成す
る。 【効果】 ゲ−ト電極９とドレイン電極３側のリセス幅
のみを広げることができるため、ソ−ス抵抗を低くした
ままでドレイン耐圧を向上させることができる。
において、ソ−ス抵抗を低くしたままでドレイン耐圧を
向上させ得るものを提供すること。 【構成】 基板１上にソ−ス電極２、ドレイン電極３及
び酸化膜４を形成し（図１工程Ａ）、次に、レジスト５
をマスクとして酸化膜４をエツチングする（同図工程
Ｂ）。このレジスト５を除去し、再度レジスト７を塗布
し、ゲ−ト電極形成領域６を開口し（同図工程Ｃ）、そ
して、弗酸等で酸化膜４にサイドエツチを入れ、続いて
基板１をエッチングし、リセス８を形成する（同図工程
Ｄ）。次に、全面にＡｌ等の金属を蒸着し、レジスト７
と共にリフトオフし、リセス８内にゲ−ト電極９を形成
する（同図工程Ｅ）。このようにしてドレイン電極３側
のみリセス幅の広い構造を持つゲ−ト電極９を形成す
る。 【効果】 ゲ−ト電極９とドレイン電極３側のリセス幅
のみを広げることができるため、ソ−ス抵抗を低くした
ままでドレイン耐圧を向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、リセス構造を有する電界効果型トランジ
スタの製法に係る半導体装置の製造方法に関する。
に関し、特に、リセス構造を有する電界効果型トランジ
スタの製法に係る半導体装置の製造方法に関する。
【０００２】
【従来の技術】リセス構造を有する従来の電界効果型ト
ランジスタ及びその製造法を図３及び図４に基づいて説
明する。従来、ＧａＡｓなど化合物半導体を用いた電界
効果型トランジスタでは、性能の向上を図るため、図３
（リセス構造を持つ従来の電界効果型トランジスタの断
面図）に示すように、ゲ−ト電極９を基板１上の溝中に
形成するいわゆるリセス構造が採用されている。なお、
図３において、２はソ−ス電極、３はドレイン電極であ
る。
ランジスタ及びその製造法を図３及び図４に基づいて説
明する。従来、ＧａＡｓなど化合物半導体を用いた電界
効果型トランジスタでは、性能の向上を図るため、図３
（リセス構造を持つ従来の電界効果型トランジスタの断
面図）に示すように、ゲ−ト電極９を基板１上の溝中に
形成するいわゆるリセス構造が採用されている。なお、
図３において、２はソ−ス電極、３はドレイン電極であ
る。
【０００３】そして、このリセス構造を形成する従来法
を図４に基づいて説明すると、図４は、その工程順の断
面図を示す図であって、まず、同図工程Ａに示すよう
に、基板１上にソ−ス電極２、ドレイン電極３を形成す
る。次に、同図工程Ｂに示すように、レジスト７を塗布
し、ソ−ス電極２とドレイン電極３の間にゲ−ト電極形
成部のレジスト７を開孔し、次いで、このレジスト７を
マスクにして基板１をエッチングし、リセス８を形成す
る。
を図４に基づいて説明すると、図４は、その工程順の断
面図を示す図であって、まず、同図工程Ａに示すよう
に、基板１上にソ−ス電極２、ドレイン電極３を形成す
る。次に、同図工程Ｂに示すように、レジスト７を塗布
し、ソ−ス電極２とドレイン電極３の間にゲ−ト電極形
成部のレジスト７を開孔し、次いで、このレジスト７を
マスクにして基板１をエッチングし、リセス８を形成す
る。
【０００４】その後、Ａｌ等の金属を全面に蒸着し（同
図工程Ｃ）、次いで、リフトオフを行うことにより、リ
セス構造を持つゲ−ト電極９を形成する（同図工程
Ｄ）。なお、上記従来法として、ソ−ス電極２及びドレ
イン電極３の形成をゲ−ト電極９の形成前に行うものと
して説明したが、これをゲ−ト電極９形成後に行う場合
も知られている。
図工程Ｃ）、次いで、リフトオフを行うことにより、リ
セス構造を持つゲ−ト電極９を形成する（同図工程
Ｄ）。なお、上記従来法として、ソ−ス電極２及びドレ
イン電極３の形成をゲ−ト電極９の形成前に行うものと
して説明したが、これをゲ−ト電極９形成後に行う場合
も知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来法でリセス構造内にゲ−ト電極を作る場合、ゲ−ト電
極９とリセス８端の距離が短くなるため、ソ−ス抵抗が
小さくできる反面、ドレイン耐圧（ショツトキ−耐圧）
が低くなるという問題点があった。
来法でリセス構造内にゲ−ト電極を作る場合、ゲ−ト電
極９とリセス８端の距離が短くなるため、ソ−ス抵抗が
小さくできる反面、ドレイン耐圧（ショツトキ−耐圧）
が低くなるという問題点があった。
【０００６】そこで、本発明は、上記問題点を解消する
半導体装置の製造方法を提供することを目的とし、詳細
には、リセス構造を有する電界効果型トランジスタの製
造方法において、ソ−ス抵抗を低くしたままでドレイン
耐圧を向上させ得る半導体装置の製造方法を提供するこ
とを目的とする。
半導体装置の製造方法を提供することを目的とし、詳細
には、リセス構造を有する電界効果型トランジスタの製
造方法において、ソ−ス抵抗を低くしたままでドレイン
耐圧を向上させ得る半導体装置の製造方法を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】そして、本発明は、リセ
ス構造内にゲ−ト電極を形成する場合、ゲ−ト電極とド
レイン電極側のリセス幅のみを広げるようにすることを
特徴とし、これによって上記目的を達成したものであ
る。即ち、本発明は、(1) 基板上全面に酸化膜を成長
し、次に、ゲ−ト形成領域内からドレイン電極側のみ酸
化膜を残す工程、(2) レジストを塗布し、ゲ−ト形成部
のレジストを開口する工程、(3) ドレイン電極側に存在
する酸化膜をエッチングし、次いで、基板をエッチング
してリセスを形成する工程、(4) 金属を蒸着した後リフ
トオフし、ドレイン電極側のみリセス幅の広い構造を持
つゲ−ト電極を形成する工程、を含むことを特徴とする
半導体装置の製造方法を要旨とするものである。
ス構造内にゲ−ト電極を形成する場合、ゲ−ト電極とド
レイン電極側のリセス幅のみを広げるようにすることを
特徴とし、これによって上記目的を達成したものであ
る。即ち、本発明は、(1) 基板上全面に酸化膜を成長
し、次に、ゲ−ト形成領域内からドレイン電極側のみ酸
化膜を残す工程、(2) レジストを塗布し、ゲ−ト形成部
のレジストを開口する工程、(3) ドレイン電極側に存在
する酸化膜をエッチングし、次いで、基板をエッチング
してリセスを形成する工程、(4) 金属を蒸着した後リフ
トオフし、ドレイン電極側のみリセス幅の広い構造を持
つゲ−ト電極を形成する工程、を含むことを特徴とする
半導体装置の製造方法を要旨とするものである。
【０００８】
【実施例】以下、本発明の実施例を図１及び図２に基づ
いて詳細に説明する。 （実施例１）図１は、本発明の一実施例を示す工程順断
面図であって、まず、同図工程Ａに示すように、基板１
上にソ−ス電極２、ドレイン電極３を周知の方法で形成
し、さらに全面に酸化膜４を厚さ100〜2000オングスト
ロ−ム形成する。次に、レジスト５を塗布し、同図工程
Ｂに示すように、後にゲ−ト電極を形成する領域（ゲ−
ト電極形成領域６）からドレイン電極３側にレジスト５
が残るようパタ−ンを形成し、これをマスクとして酸化
膜４をエツチングする。
いて詳細に説明する。 （実施例１）図１は、本発明の一実施例を示す工程順断
面図であって、まず、同図工程Ａに示すように、基板１
上にソ−ス電極２、ドレイン電極３を周知の方法で形成
し、さらに全面に酸化膜４を厚さ100〜2000オングスト
ロ−ム形成する。次に、レジスト５を塗布し、同図工程
Ｂに示すように、後にゲ−ト電極を形成する領域（ゲ−
ト電極形成領域６）からドレイン電極３側にレジスト５
が残るようパタ−ンを形成し、これをマスクとして酸化
膜４をエツチングする。
【０００９】このレジスト５を除去し、次に、同図工程
Ｃに示すように、再度レジスト７を塗布し、ゲ−ト電極
形成領域６を開口する。そして、同図工程Ｄに示すよう
に、弗酸等で酸化膜４にサイドエツチを入れ、続いて基
板１をエッチングし、リセス８を形成する。
Ｃに示すように、再度レジスト７を塗布し、ゲ−ト電極
形成領域６を開口する。そして、同図工程Ｄに示すよう
に、弗酸等で酸化膜４にサイドエツチを入れ、続いて基
板１をエッチングし、リセス８を形成する。
【００１０】この時、酸化膜４のサイドエッチは、ドレ
イン電極３側のみ入るため、リセス８は、レジスト開口
部に対してドレイン電極３側に広がった形状となる。ま
た、酸化膜４のサイドエッチの量は、弗酸によるエッチ
ング時間で制御することができる。例えば、厚さ500オ
ングストロ−ムの酸化膜４を水と弗酸の１：６の混合液
でエッチングする場合、エッチングレ−トは、毎秒約30
オングストロ−ムであるので、600オングストロ−ムの
サイドエツチを入れたい時は、20秒間エッチングすれば
よい。なお、この時、酸化膜４の端部は、ゲ−ト電極形
成領域６内であれば任意の位置でよく、サイドエツチの
量は、エッチング時間のみで制御可能である。
イン電極３側のみ入るため、リセス８は、レジスト開口
部に対してドレイン電極３側に広がった形状となる。ま
た、酸化膜４のサイドエッチの量は、弗酸によるエッチ
ング時間で制御することができる。例えば、厚さ500オ
ングストロ−ムの酸化膜４を水と弗酸の１：６の混合液
でエッチングする場合、エッチングレ−トは、毎秒約30
オングストロ−ムであるので、600オングストロ−ムの
サイドエツチを入れたい時は、20秒間エッチングすれば
よい。なお、この時、酸化膜４の端部は、ゲ−ト電極形
成領域６内であれば任意の位置でよく、サイドエツチの
量は、エッチング時間のみで制御可能である。
【００１１】このようにしてリセス８を形成した後、全
面にＡｌなどの金属を蒸着し、レジスト７と共にリフト
オフすると、図１工程Ｅに示すように、リセス８内にゲ
−ト電極９が形成され、そして、ゲ−ト電極９とドレイ
ン電極３側のみリセスが広がった構造となる。なお、ゲ
−ト電極９とドレイン電極３側のリセスの広がり量は、
前述したように、酸化膜４のサイドエツチングを制御す
ることにより任意の長さに調整できるため、目標とする
半導体のドレイン耐圧等の性能に幅広く対応することが
できる利点を有する。
面にＡｌなどの金属を蒸着し、レジスト７と共にリフト
オフすると、図１工程Ｅに示すように、リセス８内にゲ
−ト電極９が形成され、そして、ゲ−ト電極９とドレイ
ン電極３側のみリセスが広がった構造となる。なお、ゲ
−ト電極９とドレイン電極３側のリセスの広がり量は、
前述したように、酸化膜４のサイドエツチングを制御す
ることにより任意の長さに調整できるため、目標とする
半導体のドレイン耐圧等の性能に幅広く対応することが
できる利点を有する。
【００１２】（実施例２）図２は、本発明の他の実施例
を示す工程順断面図である。この実施例２では、レジス
ト５にて酸化膜４をソ−ス電極２とドレイン電極３の間
に一部だけ残し（図２工程Ａ）、次に、ゲ−ト電極形成
領域を開口するレジスト７を設け（同図工程Ｂ）、そし
て、酸化膜４をすべてエッチング除去してからリセス８
を形成する（同図工程Ｃ）。このように実施例２では、
ドレイン電極側のリセス幅を、前記実施例１のように酸
化膜４のサイドエッチング量による制御でなく、予め形
成する酸化膜４の幅で決めることができる利点を有す
る。
を示す工程順断面図である。この実施例２では、レジス
ト５にて酸化膜４をソ−ス電極２とドレイン電極３の間
に一部だけ残し（図２工程Ａ）、次に、ゲ−ト電極形成
領域を開口するレジスト７を設け（同図工程Ｂ）、そし
て、酸化膜４をすべてエッチング除去してからリセス８
を形成する（同図工程Ｃ）。このように実施例２では、
ドレイン電極側のリセス幅を、前記実施例１のように酸
化膜４のサイドエッチング量による制御でなく、予め形
成する酸化膜４の幅で決めることができる利点を有す
る。
【００１３】
【発明の効果】本発明は、以上詳記したとおり、リセス
構造内にゲ−ト電極を形成する場合、ゲ−ト電極とドレ
イン電極側のリセス幅のみを広げることができるため、
ソ−ス抵抗を低くしたままでドレイン耐圧を向上させる
という効果が生ずる。
構造内にゲ−ト電極を形成する場合、ゲ−ト電極とドレ
イン電極側のリセス幅のみを広げることができるため、
ソ−ス抵抗を低くしたままでドレイン耐圧を向上させる
という効果が生ずる。
【図１】本発明の一実施例を示す工程順断面図である。
【図２】本発明の他の実施例を示す工程順断面図であ
る。
る。
【図３】リセス構造を持つ従来の電界効果型トランジス
タの断面図である。
タの断面図である。
【図４】従来法を説明するための工程順断面図である。
１ 基板 ２ ソ−ス電極 ３ ドレイン電極 ４ 酸化膜 ５ レジスト ６ ゲ−ト電極形成領域 ７ レジスト ８ リセス ９ ゲ−ト電極
Claims (1)
- 【請求項１】 (1) 基板上全面に酸化膜を成長し、次
に、ゲ−ト形成領域内からドレイン電極側のみ酸化膜を
残す工程、(2) レジストを塗布し、ゲ−ト形成部のレジ
ストを開口する工程、(3) ドレイン電極側に存在する酸
化膜をエッチングし、次いで、基板をエッチングしてリ
セスを形成する工程、(4) 金属を蒸着した後リフトオフ
し、ドレイン電極側のみリセス幅の広い構造を持つゲ−
ト電極を形成する工程、を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3849392A JPH05206169A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3849392A JPH05206169A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206169A true JPH05206169A (ja) | 1993-08-13 |
Family
ID=12526793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3849392A Pending JPH05206169A (ja) | 1992-01-29 | 1992-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997801A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | 半導体装置の製造方法 |
| US6262444B1 (en) | 1997-04-23 | 2001-07-17 | Nec Corporation | Field-effect semiconductor device with a recess profile |
-
1992
- 1992-01-29 JP JP3849392A patent/JPH05206169A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997801A (ja) * | 1995-09-28 | 1997-04-08 | Nec Corp | 半導体装置の製造方法 |
| US6262444B1 (en) | 1997-04-23 | 2001-07-17 | Nec Corporation | Field-effect semiconductor device with a recess profile |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187112A (en) | Method for producing a semiconductor device | |
| US5110751A (en) | Method of manufacturing a compound semiconductor device | |
| JPH05206169A (ja) | 半導体装置の製造方法 | |
| US5237192A (en) | MESFET semiconductor device having a T-shaped gate electrode | |
| US5250453A (en) | Production method of a semiconductor device | |
| JPH05218090A (ja) | 電界効果トランジスタの製造方法 | |
| JP2605647B2 (ja) | 半導体装置の製造方法 | |
| JPH06333955A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| JPH04137737A (ja) | 半導体装置の製造方法 | |
| JPS6340323A (ja) | 微細パタ−ンの形成方法 | |
| JPH0817850A (ja) | 電界効果型トランジスタのゲート電極及びその製造方法 | |
| JPH03145738A (ja) | ゲート電極形成方法 | |
| JPH05283438A (ja) | ２段リセス型ｆｅｔの製造方法 | |
| JP2803112B2 (ja) | 半導体装置の製造方法 | |
| JPS60198869A (ja) | 半導体装置の製造方法 | |
| JPH03246950A (ja) | トランジスタのゲート電極の製造方法 | |
| JPH01283971A (ja) | 電極パターンの形成方法 | |
| JPH11260832A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02268445A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05315607A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH08236548A (ja) | 半導体装置およびその製造方法 | |
| JPH0745637A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0547795A (ja) | 電界効果トランジスタの製造方法 |