JP2005512326A5 - - Google Patents

Claims (5)

1. トランジスタ構造（１０）であって、
   基板（１２）に形成され、基板（１２）にチャンネル領域を区画形成するよう分離された、第１の電流電極（１４）および第２の電流電極（１６）を備えた基板（１２）；および
   前記基板（１２）のチャンネル領域を覆う制御電極スタックであって、サイドウォールスペーサー（１８）により決定された横方向寸法と、制御電極溝を区画形成する高さとを有する制御電極スタック；を備え、
   前記制御電極スタックが、さらに、
   サイドウォールスペーサー（１８）とチャンネル領域の上の領域とに直接隣接し、制御電極溝の第１の部分を占める制御電極誘電体（２２）；
   制御電極誘電体（２２）に直接隣接し、制御電極溝の第２の部分を占め、トランジスタ構造の閾値電圧値を決定する材料特性を有する制御電極層（２４）；
   制御電極層（２４）に直接隣接し、制御電極溝の第３の部分を占め、トランジスタ構造の製造中に積層材料の選択的層除去のために使用される停止材料を提供する導電性停止層（２６）；
   導電性停止層（２６）に直接隣接し、制御電極溝の第４の部分を占める導電層（２８）；および
   第１の部分、第２の部分、第３の部分、および第４の部分が、制御電極溝を実質的に占めること；を備えた、トランジスタ構造（１０）。
2. 導電性停止層（２６）が、積層材料の化学的エッチバックのためのエッチング停止層である、請求項１に記載のトランジスタ構造。
3. 導電性停止層（２６）が、積層材料の除去中に積層材料よりも遅い除去速度を有する導電材料を含む、請求項１に記載のトランジスタ構造。
4. トランジスタ（１０）を提供する方法であって、
   基板（１２）を提供すること；
   基板（１２）にチャンネル領域を区画形成するよう分離された第１の電流電極（１４）と第２の電流電極（１６）を、基板に形成すること；
   制御電極の位置を決定する制御電極溝を形成すること；および
   制御電極溝の内に制御電極スタックを形成すること；から成り、
   前記制御電極スタックを形成することが、さらに、
   制御電極溝の壁に直接隣接し、制御電極溝の第１の部分を占める制御電極誘電体（２２）を、制御電極溝内におよび制御電極溝を超えて形成すること；
   制御電極誘電体（２２）に直接隣接し、制御電極溝の第２の部分を占め、トランジスタの閾値電圧値を決定する材料特性を有する制御電極層（２４）を形成すること；
   制御電極層に直接隣接し、制御電極溝の第３の部分を占め、トランジスタ構造の製造中に積層材料の選択的層除去のために使用される停止材料を提供する導電性停止層（２６）を形成すること；
   導電性停止層に直接隣接し、制御電極溝の第４の部分を占める導電層（２８）を形成することであって、第１の部分、第２の部分、第３の部分、および第４の部分が、制御電極溝の開口部を実質的に占めること；
   除去を停止する導電性停止層を使用することにより、第１の上部表面を形成する導電層の（２６の上部表面上の）第１の初期部分を除去すること；および
   実質的に平坦な上部表面を有するトランジスタの制御電極スタックを形成するために、導電層の（２０の上部表面上の）第２の初期部分と、導電性停止層、制御電極層および制御電極誘電体の一部とを除去すること；から成る方法。
5. 非平坦性の影響を最小限にする金属ゲート構造（１０）をゲート溝内に形成する方法であって、
   ゲート溝の全表面に隣接し、ゲート溝を超えて延びるゲート誘電体（２２）を形成すること；
   ゲート誘電体に隣接し、ゲート溝を超えて延び、ゲート溝の全体より少ない空間を占める、第１の金属から成るゲート電極層（２４）を形成すること；
   ゲート電極層の全露出面に隣接し、ゲート溝を超えて延び、ゲート電極層（２４）と同様、ゲート溝の全体より少ない空間を占める、停止層（２６）を形成すること；
   停止層の全露出面に隣接し、ゲート溝を超えて延び、ゲート溝を実質的に占める、第２の金属から成る導電層（２８）を形成すること；
   実質的に除去を遅延させる停止層を使用することにより、停止層（２６）より上の導電層（２８）のすべての部分を除去すること；および
   所定の高さ（サイドウォールスペーサーの高さ）より上の導電層（２８）、停止層（２６）、ゲート電極層（２４）およびゲート誘電体（２２）のすべての部分を除去すること；から成る方法。