FR2844394A1 - Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur - Google Patents

Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur Download PDF

Info

Publication number
FR2844394A1
FR2844394A1 FR0311250A FR0311250A FR2844394A1 FR 2844394 A1 FR2844394 A1 FR 2844394A1 FR 0311250 A FR0311250 A FR 0311250A FR 0311250 A FR0311250 A FR 0311250A FR 2844394 A1 FR2844394 A1 FR 2844394A1
Authority
FR
France
Prior art keywords
monocrystalline silicon
thin film
substrate
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0311250A
Other languages
English (en)
Other versions
FR2844394B1 (fr
Inventor
Yutaka Takafuji
Takashi Itoga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002299577A external-priority patent/JP2004134675A/ja
Priority claimed from JP2003067109A external-priority patent/JP4837240B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of FR2844394A1 publication Critical patent/FR2844394A1/fr
Application granted granted Critical
Publication of FR2844394B1 publication Critical patent/FR2844394B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un substrat en silicium monocristallin (10a) comprenant un film oxydé, un motif de grille et une interface d'implantation d'ions d'impureté sur sa surface, surface qui est aplanie après la formation du film oxydé, du motif de grille et de l'interface d'implantation d'ions d'impureté ; et une position (15) d'implantation dense d'ions hydrogène dans laquelle des ions hydrogène sont implantés à une concentration prédéterminée sur une profondeur prédéterminée.L'invention concerne également un dispositif à semi-conducteur et son procédé de fabrication à l'aide de ce substrat, ainsi qu'un substrat de type SOI et un dispositif d'affichage comprenant le substrat de type SOI et le dispositif à semi-conducteur

Description

La présente invention concerne un dispositif à semi-conducteur pour
améliorer les performances de circuits de dispositifs, tels qu'un dispositif 5 d'affichage à cristaux liquides de type à matrice active, excités par un transistor à film mince (TFT), dans lequel un circuit d'attaque périphérique et un circuit de commande sont intégrés sur un substrat unique, un procédé de fabrication du dispositif à semi10 conducteur, et un substrat en silicium monocristallin utilisé dans le procédé de fabrication du dispositif à semi-conducteur. La présente invention concerne également un substrat de type "silicium sur isolant" (SOI), un dispositif d'affichage, et un procédé de 15 fabrication d'un dispositif à semi-conducteur, et en particulier (i) un substrat de type SOI comprenant un film mince de silicium monocristallin obtenu par la liaison avec un substrat d'un élément en silicium monocristallin dans lequel des ions hydrogène ont été 20 implantés, et la division du substrat comportant
l'élément en silicium monocristallin au niveau d'une couche o les ions hydrogène ont été implantés, (ii) un dispositif d'affichage utilisant le substrat de type SOI, et (iii) un procédé de fabrication d'un dispositif 25 à semi-conducteur utilisant le substrat de type SOI.
Il existe des dispositifs conventionnels d'affichage à cristaux liquides dans lesquels un transistor à film mince (TFT) constitué de silicium amorphe (a-Si) ou de silicium polycristallin (p-Si) est 30 formé sur un substrat en verre, et qui sont utilisés pour exciter des panneaux d'affichage à cristaux liquides et des panneaux électroluminescents (EL) organiques, c'est-à-dire pour réaliser une attaque
matricielle active.
En particulier, des dispositifs d'affichage à
cristaux liquides dans lesquels des circuits d'attaque périphériques sont intégrés à l'aide de p-Si qui possède une grande mobilité et fonctionne à une grande 5 vitesse sont utilisés depuis une période récente.
Malgré tout, un dispositif au silicium plus performant est nécessaire pour réaliser une intégration de systèmes dans des dispositifs, tels qu'un processeur d'images ou un organe de commande de cadencement, qui 10 doivent avoir de meilleures performances que les
dispositifs périphériques mentionnés ci-dessus.
Ceci s'expliquer par le fait que, lorsque p-Si est adopté, la mobilité est réduite et un coefficient infraseuil (coefficient S) est augmenté en raison 15 d'états localisés dans un espace résultant de la
cristallinité incomplète et de la déficience au voisinage d'une limite de grains de cristaux, de sorte que les performances du transistor ne sont pas suffisantes pour former un dispositif au silicium très 20 performant.
Par conséquent, pour former un dispositif au silicium doté de meilleures performances, des recherches ont été effectuées sur une technologie dans laquelle un dispositif, tel qu'un transistor à film 25 mince constitué d'un film mince de silicium monocristallin, est formé à l'avance, après quoi un dispositif à semi-conducteur est fabriqué par liaison de ce transistor à film mince avec un substrat isolant (voir par exemple W093/15589 (publié le 5 aot 1993), 30 J. P. Salerno, "dispositifs d'affichage à cristaux liquides à matrice active (AMLCD) en silicium monocristalin", compte rendu de la Conférence Internationale 1994 sur la recherche en matière d'affichage (IDRC), pages 39-44 (1994), et Q.-Y. Tong & 35 U. Gesele, "LIAISON DE PLAQUETTES DE SEMI-CONDUCTEUR: SCIENCES ET TECHNOLOGIE", John Wiley & Sons, New York
(1999)).
W093/15589 enseigne la fabrication d'un afficheur de panneau d'affichage d'un dispositif d'affichage à 5 cristaux liquides de type à matrice active à l'aide d'un dispositif à semi-conducteur dans lequel un transistor à film mince de silicium monocristallin formé à l'avance à l'aide d'un adhésif est imprimé sur
un substrat en verre.
Cependant, conformément à ce dispositif à semiconducteur conventionnel et à son procédé de fabrication, étant donné qu'un adhésif est utilisé pour lier au substrat en verre le transistor à film mince de silicium monocristallin très performant, l'opération de 15 liaison est fastidieuse et empêche l'augmentation de la productivité. En outre, du fait qu'il est lié à l'aide d'un adhésif, le dispositif à semi-conducteur possède une faible résistance à la chaleur, et il n'est pas possible de former des éléments de grande qualité, tel 20 qu'un film isolant inorganique et un TFT, au cours de l'étape de fabrication suivante. C'est la raison pour laquelle, lors de la formation d'un substrat de matrice active, il est nécessaire de former un dispositif comprenant un groupement de TFT avant de lier le 25 dispositif au substrat, ce qui présente un inconvénient considérable en termes de rapport de cot/taille et de
formation d'un câblage.
De plus, W093/15589 enseigne uniquement la formation d'un dispositif à film mince de silicium 30 monocristallin sur un substrat en verre, système qui ne permet pas de fabriquer le dispositif à semi-conducteur
à hautes performances/grande qualité recherché.
K. WARNER et consorts, dans le compte rendu de la Conférence Internationale SOI 2002 de l'Institut des 35 Ingénieurs Electriciens et Electroniciens (IEEE), octobre, pages 123-125 (2002), enseignent la détection d'un repère d'alignement sur un substrat en silicium au moyen d'une lumière infrarouge pour réaliser un alignement. Toutefois, avec ce système, une 5 augmentation de la résolution n'est pas possible du fait de la longueur d'onde importante de la lumière et, par conséquent, un alignement très précis ne peut pas
être réalisé.
D'autre part, L.P. Allen et consorts, Conférence 10 Internationale SOI 2002 IEEE, octobre, pages 192 et 193 (2002), enseignent qu'un silicium sur un oxyde enterré (BOX) est attaqué de manière uniforme par un faisceau de groupes d'ions de gaz (GCIB) halogène formé d'environ 1 500 atomes, et qu'une composante haute 15 fréquence de rugosité de surface sur la surface du
silicium est éliminée par GCIB à l'aide d'oxygène.
Un autre problème traditionnellement connu va maintenant être expliqué. Une technologie de transistor à film mince (TFT) concerne la fabrication d'un 20 transistor par la formation d'un film semi-conducteur, tel qu'un film de silicium sur, par exemple, une matière amorphe transmettant la lumière, telle qu'un substrat en verre. Cette technologie TFT a été développée en relation avec la diffusion d'outils de 25 communication intelligents personnels utilisant des
panneaux d'affichage à cristaux liquides.
Dans la technologie TFT, un film de polysilicium (polycristallin) est formé, par exemple, par fusion d'un film de silicium amorphe sur un substrat grâce à 30 l'application d'un faisceau laser. Puis, à partir de ce film de polysilicium ou film de silicium amorphe, un transistor à film mince (TFT) métal-oxyde-semiconducteur (MOS) sous la forme d'un élément de
commutation est fabriqué.
De cette manière, à l'aide d'un dispositif (TFT MOS) formé à partir d'un film de silicium, des panneaux d'affichage, tels qu'un panneau d'affichage à cristaux liquides et un panneau électroluminescent organique, sont fabriqués. Des pixels du panneau d'affichage sont ensuite excités à la manière d'une matrice active par le
transistor TFT MOS.
Ce système a été utilisé pour des dispositifs tels 10 qu'un dispositif d'affichage à cristaux liquides (LCD) à TFT et un dispositif d'affichage électroluminescent organique utilisant une diode luminescente organique
(OLED) à TFT.
Pour exciter les éléments de commutation à la 15 manière d'une matrice active, il faut un dispositif au silicium plus performant, et une intégration de dispositifs, tels qu'un circuit d'attaque périphérique et un organe de commande de cadencement, est nécessaire. Il n'est cependant pas possible d'obtenir les performances élevées voulues en adoptant un film de silicium amorphe ou un film polycristallin
traditionnellement utilisé.
Ceci est d au fait que, dans le film de silicium 25 polycristallin, entre autres, il existe des états localisés dans un espace résultant de la cristallinité incomplète et de la déficience dans la zone d'une limite des grains. L'existence des états localisés réduit la mobilité. De plus, du fait de l'augmentation 30 d'un coefficient infraseuil (S), les performances du transistor deviennent insuffisantes, ce qui ne permet pas de former un dispositif au silicium très performant. D'autre part, lorsque la cristallinité du film de 35 silicium est insuffisante, une charge fixe a tendance à être créée au niveau de l'interface entre le silicium et un film isolant de grille. De ce fait, il est difficile de maîtriser une tension de seuil du transistor à film mince, d'o l'impossibilité d'obtenir une tension de seuil requise. Dans le cas du dispositif d'affichage à cristaux liquides de type TFT, un film de silicium polycristallin est formé à partir d'un film de silicium amorphe par un procédé utilisant, par exemple, un 10 chauffage à l'aide d'une lumière laser. Dans ce
procédé, étant donné que l'énergie du laser entraîne un certain degré de fluctuation, la taille des particules du film de silicium polycristallin obtenu n'est pas constante. De ce fait, la mobilité et la tension de 15 seuil varient considérablement.
Lorsqu'un film de silicium amorphe formé par des procédés tels qu'un dépôt chimique en phase vapeur (CVD) au plasma est chauffé par une lumière laser, puis cristallisé, une température d'une zone environnante du 20 film augmente rapidement presque jusqu'au point de fusion du silicium. Ainsi, lorsqu'un verre sans alcali à point de trempe élevé est adopté pour le substrat, des substances, telles qu'un métal alcalin, sont diffusées dans le silicium à travers le verre. C'est la 25 raison pour laquelle les caractéristiques du transistor
obtenu se détériorent.
Pour remédier à ce problème, on a développé un dispositif utilisant du silicium monocristallin, en parallèle à des recherches visant à augmenter une 30 homogénéisation et à améliorer une cristallinité du
silicium polycristallin.
Un substrat de type SOI constitue un exemple de dispositif utilisant ce silicium monocristallin (SOI étant une abréviation de l'expression "silicium sur 35 isolant"). La technologique SOI utilisée pour le substrat de type SOI concerne principalement la formation d'un film mince semi-conducteur monocristallin sur un substrat amorphe. Cette expression, technologie SOI, n'est pas fréquemment 5 utilisée en ce qui concerne la formation d'un film de silicium polycristallin. La technologie SOI est
développée de manière active depuis les années 1980.
A titre d'exemple de substrat de type SOI, il existe dans le commerce un substrat à séparation par 10 implantation d'oxygène (SIMOX). Ce substrat SIMOX est formé par implantation d'oxygène dans une plaquette de silicium. Dans ce procédé, étant donné que de l'oxygène qui est un élément relativement lourd est implanté à une profondeur prédéterminé, une structure cristalline 15 de la plaquette de silicium est gravement détériorée du fait d'une tension d'accélération engendrée au cours de l'implantation. Par conséquent, le substrat SIMOX pose un problème, à savoir que les caractéristiques d'un monocristal sur le substrat ne sont pas suffisantes. En 20 outre, les performances en matière d'isolation ne sont
pas satisfaisantes en raison d'une non-stoechiométrie d'une couche formée d'un film de dioxyde de silicium et, étant donné qu'une grande quantité d'oxygène est nécessaire pour l'implantation, les cots de 25 l'implantation d'ions sont élevés.
En réponse à ceci, la demande de brevet japonais publiée avant examen sous le n' 5-211128/1993 (Tokukaihei 5-211128; date de publication 20 aot 1993) décrit un procédé de fabrication d'un film semi30 conducteur mince, dans lequel un élément en silicium monocristallin est lié à un substrat de base en silicium recouvert d'un film de silicium oxydé, le substrat résultant comportant l'élément en silicium
étant réalisé sous la forme d'un film mince.
Conformément à cette technologie, un film mince de silicium monocristallin peut être formé sur un substrat de base en silicium monocristallin sur lequel un film
oxydé a été formé à l'avance.
La demande de brevet japonais publiée avant examen
sous le n' 2000-30996 (Tokukai 2000-30996; date de publication 28 janvier 2000) décrit un écart type d'épaisseur d'un film oxydé sur une plaquette de silicium, en relation avec une plaquette de type SOI et 10 son procédé de fabrication.
De même, la demande de brevet japonais publiée avant examen sous le n0 6268183/1994 (Tokukaihei 6-268183; date de publication 22 septembre 1994) décrit un procédé de fabrication d'un dispositif à semi15 conducteur, procédé dans lequel un substrat à structure mince sur lequel un dispositif à semi-conducteur a été
formé est transféré sur un autre substrat de support.
Dans ce procédé, après qu'un élément semiconducteur a été formé d'un côté d'une couche semi20 conductrice, cette dernière réalisée sous la forme d'une couche mince est liée à un substrat de support au
moyen d'une liaison d'anode froide.
Dans ce système, toutefois, une microrugosité ou des micro-aspérités du film de silicium oxydé formé sur 25 le substrat affaiblissent le pouvoir adhésif, de sorte
qu'un détachement du film se produit.
Précisément, conformément à la demande de brevet japonais publiée avant examen sous le n0 5-211128/1993, l'épaisseur du film oxydé est très irrégulière lorsque 30 le film formé sur le substrat de base en silicium est épais. Par conséquent, l'irrégularité de la surface devient sensible et l'adhérence de la liaison ainsi que les caractéristiques du substrat de type SOI se dégradent. Il faut noter que, bien que la demande de brevet
japonais publiée avant examen sous le n' 2000-30996 comprenne une description concernant l'uniformité de l'épaisseur du film mince de silicium monocristallin 5 dans le cas o l'écart type de l'épaisseur est
important, le document ne mentionne toutefois pas les problèmes, tels que la formation de vides lors de la liaison, et le décollement du film de silicium lors de
la séparation et du détachement.
D'autre part, la demande de brevet japonais publiée
avant examen sous le n0 6-268183/1994 ne décrit pas les micro-aspérités et la planéité de la couche semiconductrice mince et du substrat de support.
Ainsi, les micro-aspérités du film de silicium 15 oxydé par lequel un substrat transmettant la lumière
est recouvert affaiblissent le pouvoir adhésif. De ce fait, une séparation et un détachement se produisent, ce qui diminue le rendement pour des raisons telles qu'un décollement du film de silicium après sa 20 formation sur le substrat.
Pour remédier au problème décrit ci-dessus, la présente invention a pour but de proposer (i) un dispositif à semi-conducteur dans lequel un dispositif à film mince de silicium monocristallin puisse être 25 formé facilement sur un substrat isolant sans utilisation d'un adhésif, dans lequel un film mince de silicium non monocristallin et un dispositif à film mince de silicium monocristallin soient formés et dans lequel des systèmes très performants soient intégrés, 30 (ii) un procédé de fabrication du dispositif à semiconducteur, et (iii) un substrat en silicium monocristallin pour former le film mince de silicium monocristallin du dispositif à semi-conducteur. La présente invention a pour autre but de proposer un procédé pour fabriquer un substrat de type SOI
présentant une plus grande force d'adhérence, ainsi qu'un dispositif d'affichage et un dispositif à semiconducteur.
Pour atteindre les buts ci-dessus, le substrat en 5 silicium monocristallin de la présente invention est caractérisé en ce qu'il comprend un film oxydé, un motif de grille et une interface d'implantation d'ions d'impureté sur sa surface, surface qui est aplanie après formation du film oxydé, du motif de grille et de 10 l'interface d'implantation d'ions d'impureté, et une position d'implantation dense d'ions hydrogène dans laquelle des ions hydrogène sont implantés à une concentration prédéterminée sur une profondeur prédéterminée. Conformément à cette configuration, le côté du substrat en silicium monocristallin o le film oxydé est formé, est lié à un élément, tel que le substrat isolant, et, grâce au traitement thermique, les substrats sont liés par une liaison siloxane afin 20 d'être réunis intimement, et, étant donné que la
séparation par délamination au niveau de la position d'implantation dense est réalisée par chauffage, il est possible d'obtenir facilement un transistor à film mince de silicium monocristallin MOS, même sans 25 utilisation d'un adhésif.
Plus précisément, le substrat en silicium monocristallin de la présente invention est réalisé de telle façon que, sur sa surface, le film oxydé, le motif de grille et l'interface d'implantation d'ions 30 d'impureté sont formés en tant qu'éléments du transistor à film mince de silicium monocristallin MOS, et que la position d'implantation dense d'ions hydrogène est située à une profondeur prédéterminée par
rapport à la surface.
il Conformément à cette confirmation, un substrat en silicium monocristallin (dans lequel le dopage par des impuretés pour l'électrode de grille et pour la source et le drain, ainsi que le dopage par des impuretés pour 5 la base, le collecteur et l'émetteur sont réalisés, dans lequel des ions hydrogène sont implantés à une concentration prédéterminée sur une profondeur prédéterminée, et dont la surface est aplanie et rendue hydrophile) est lié à un substrat isolant, après quoi 10 un chauffage est réalisé pour augmenter une température jusqu'à une valeur au moins égale à la température à laquelle l'hydrogène se dissocie du silicium. Il est par conséquent possible d'augmenter la force d'adhérence vis-à-vis du substrat isolant et, étant 15 donné que la séparation par délamination au niveau de la position d'implantation dense est réalisée, il est possible de former facilement un transistor à film mince de silicium monocristallin MOS sans utiliser d'adhésif. Ainsi, par exemple, à un substrat isolant sur lequel un transistor à film mince de silicium non monocristallin (par exemple, polycristallin) est formé, le substrat en silicium monocristallin de la présente invention est lié, pour former un transistor à film 25 mince de silicium monocristallin MOS. Grâce à ce
dispositif, il est possible d'obtenir facilement un dispositif à semiconducteur dans lequel un transistor constitué de silicium non monocristallin et un transistor constitué de silicium monocristallin sont 30 formés sur des zones différentes d'un même substrat.
Pour atteindre les buts ci-dessus, le substrat de type SOI de la présente invention dans lequel un film mince de silicium monocristallin est disposé sur un substrat isolant, est caractérisé en ce qu'il comprend 35 une interface de liaison au niveau de laquelle un film isolant formé sur le substrat isolant est lié à un film de recouvrement par lequel le substrat en silicium monocristallin est recouvert, substrat en silicium monocristallin qui est séparé au niveau de la position 5 d'implantation dense afin de former le film mince de silicium monocristallin, le substrat isolant étant un substrat transmettant la lumière, et le substrat en silicium monocristallin étant séparé par un traitement thermique. Il convient de noter que, dans la présente 10 invention, l'expression "film de recouvrement" indique soit un film de recouvrement soit un film oxydé thermiquement. Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant, et 15 ce substrat en silicium monocristallin est séparé et
détaché au niveau de l'interface d'implantation, pour permettre d'obtenir le film mince de silicium monocristallin. Ainsi, il est possible de former un film mince de silicium monocristallin dans lequel les 20 axes des cristaux du film de silicium sont uniformes.
En outre, la configuration décrite ci-dessus permet d'obtenir des transistors qui sont uniformes et très performants. Cela signifie que la variation des caractéristiques (tension de seuil et mobilité) entre 25 les transistors est limitée, et qu'une amélioration des performances, par exemple une amélioration de la mobilité, est obtenue, ce qui permet de fabriquer des transistors capables de satisfaire à des exigences
strictes en matière de variation et de performances.
De plus, étant donné que le substrat isolant est un substrat transmettant la lumière, le substrat de type SOI peut être adopté comme substrat de matrice active
d'un dispositif d'affichage.
En outre, étant donné que des ions hydrogène qui 35 sont beaucoup plus légers que des ions oxygène sont implantés, l'implantation ne modifie pas sensiblement la cristallinité de l'ensemble de la surface du substrat en silicium monocristallin et, par conséquent, un problème comme celui de la dégradation de la 5 cristallinité du silicium due à l'implantation d'ions
hydrogène peut être résolu.
De même, grâce au traitement thermique, l'état de la cristallinité du film mince de silicium monocristallin est ramené au niveau précédant 10 l'implantation des ions hydrogène. Le traitement thermique est réalisé à une température d'environ 600'C, par exemple. Ce traitement ne détériore pas les caractéristiques de liaison au niveau de l'interface de liaison. Pour atteindre les buts ci-dessus, le substrat de type SOI de la présente invention dans lequel un film mince de silicium monocristallin est disposé sur un substrat isolant, est caractérisé en ce qu'il comprend une interface de liaison au niveau de laquelle un film 20 isolant formé sur le substrat isolant est lié à un film de recouvrement par lequel un substrat en silicium monocristallin est recouvert, le film mince de silicium monocristallin étant formé par une séparation du substrat en silicium monocristallin au niveau d'une 25 position d'implantation dense d'ions hydrogène, grâce à un traitement thermique, et en ce que, au niveau de l'interface de liaison, le film isolant est formé de façon que tgO ne dépasse pas 0,06, 0 étant un angle formé entre une courbe d'inclinaison maximale de micro30 aspérités mesurées dans un carré de 1-5, um et dont la hauteur n'est pas supérieure à 5 nm, et (ii) un plan de
surface moyen.
Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant, et 35 ce substrat en silicium monocristallin est séparé et détaché au niveau de l'interface d'implantation pour permettre d'obtenir le film mince de silicium monocristallin. Grâce à cette configuration, il est possible de former un film mince de silicium 5 monocristallin dans lequel les axes des cristaux du film de silicium sont uniformes. En outre, la configuration décrite ci-dessus permet d'obtenir des transistors uniformes et très performants. Plus précisément, la variation des caractéristiques (tension 10 de seuil et mobilité) entre les transistors est limitée, et les performances, telles que la mobilité, sont améliorées, ce qui permet de fabriquer des transistors capables de satisfaire à des exigences
strictes en matière de variation et de performances.
Il est à noter que la tangente, dans le cas présent, est une valeur absolue de la tangente. C'est la raison pour laquelle, dans le dispositif ci-dessus, la valeur absolue de la tangente n'est pas inférieure à 0 et pas supérieure à 0,06. Le film isolant ci-dessus 20 présente une microrugosité ou des micro-aspérités sur sa surface et la tangente de l'inclinaison maximale des micro-aspérités présentes sur la surface du film isolant par rapport au plan de surface du substrat isolant, mesurées dans un carré de 1-5 pim, ne dépasse 25 pas 0,06. Plus précisément, par exemple, la tangente de
l'inclinaison maximale des micro-aspérités de la surface du film isolant par rapport au plan de la surface du substrat isolant, mesurées dans un carré de 1-5 Pm, ne dépasse pas 0,06, les micro-aspérités 30 n'ayant pas une hauteur supérieure à 5 nm.
En faisant en sorte que les micro-aspérités soient
limitées comme indiqué ci-dessus, il est possible d'améliorer la force d'adhérence entre le film isolant et le film de recouvrement par lequel le substrat en 35 silicium monocristallin est recouvert.
En outre, la tangente est de manière davantage préférable non supérieure à 0,04. Cette disposition permet d'améliorer encore la force d'adhérence entre le film isolant et le film de recouvrement qui recouvre le substrat en silicium monocristallin. Ceci permet donc de remédier au problème de la dégradation des caractéristiques de liaison entre un substrat transmettant la lumière et un substrat en silicium monocristallin, dégradation due aux micro10 aspérités présentes sur la surface du substrat
transmettant la lumière.
Il convient de noter que, dans le substrat de type SOI, l'état de la surface du film isolant utilisé pour lier le substrat isolant au substrat en silicium 15 monocristallin peut être évalué par la mise en oeuvre d'un procédé de microscopie à force atomique (AFM) en ce qui concerne, par exemple, les micro-aspérités de la surface dues à la séparation du substrat isolant
vis-à-vis du substrat en silicium monocristallin.
Pour atteindre les buts ci-dessus, le dispositif à
semi-conducteur du présent mode de réalisation est caractérisé en ce qu'un dispositif à film mince de silicium non monocristallin et un dispositif à film mince de silicium monocristallin sont formés dans des 25 zones différentes du substrat isolant.
Le dispositif à film mince de silicium non monocristallin est formé par un film mince de silicium non monocristallin disposé sur le substrat isolant. Le dispositif à film mince de silicium monocristallin est 30 disposé sur le substrat en silicium monocristallin, après quoi ce substrat en silicium monocristallin est séparé afin qu'un film mince de silicium monocristallin soit disposé sur le film isolant et que, par conséquent, le dispositif à film mince de silicium 35 monocristallin soit disposé sur le film isolant. A titre de variante, le dispositif à film mince de silicium monocristallin peut être formé d'un film mince de silicium monocristallin disposé sur le substrat isolant. Conformément à ce qui précède, par exemple, un dispositif à film mince de silicium monocristallin, tel qu'un transistor à film mince de silicium monocristallin, est adopté pour des dispositifs qui doivent être extrêmement fonctionnels, tels qu'un 10 organe de commande de cadencement, tandis qu'un
dispositif à film mince de silicium non monocristallin, tel qu'un transistor à film mince de silicium non monocristallin est adopté pour d'autres dispositifs.
Grâce à cette configuration, il est possible d'obtenir 15 un dispositif à semi-conducteur dans lequel des systèmes de circuits très performants et extrêmement
fonctionnels sont intégrés.
Précisément, en adoptant un dispositif à film mince de silicium monocristallin, il est possible de réaliser 20 des dispositifs, tels qu'un circuit logique et un générateur de cadencement rapides et à faible consommation d'énergie ainsi qu'un convertisseur numérique/analogique (DAC) rapide (tampon courant) qui ne doivent pas présenter de variation. Toutefois, bien 25 que les performances et les caractéristiques d'un dispositif à film mince de silicium non monocristallin (siliciumpolycristallin, par exemple) soient inférieures aux performances et aux caractéristiques du dispositif à film mince de silicium monocristallin, il 30 est possible de former un dispositif à semi-conducteur de grande taille et bon marché en adoptant le
dispositif à film mince de silicium non monocristallin.
La présente invention permet donc de former un dispositif à semiconducteur qui présente les avantages des deux types de dispositifs à film mince de silicium,
sur un même substrat.
De ce fait, il est possible d'intégrer sur un substrat unique des systèmes de circuits très 5 performants et extrêmement fonctionnels qui ne peuvent
être réalisés qu'à l'aide de silicium monocristallin.
Par exemple, un dispositif à semi-conducteur pour un dispositif d'affichage dans lequel des systèmes très performants sont intégrés, tel qu'un panneau 10 d'affichage à cristaux liquides et un panneau électroluminescent organique, peut être fabriqué à un cot considérablement plus faible, comparativement au cas dans lequel tous les dispositifs sont formés de
silicium monocristallin.
La forme du substrat en silicium monocristallin à l'aide duquel le film mince de silicium monocristallin du dispositif à semi-conducteur de la présente invention est formé doit être un disque de 6, 8 ou 12 pouces de diamètre. Il faut noter que le disque de 20 6, 8 ou 12 pouces de diamètre est une plaquette classique pour la fabrication de dispositifs à haute intégration (LSI). Toutefois, étant donné que le dispositif à film mince de silicium non monocristallin et le dispositif à film mince de silicium 25 monocristallin coexistent sur le substrat isolant du dispositif à semiconducteur de la présente invention, il est possible de fabriquer, par exemple, un dispositif à semi-conducteur de grande taille pouvant être adopté pour un panneau d'affichage à cristaux 30 liquides et un panneau électroluminescent organique de
grandes dimensions.
Pour atteindre les buts ci-dessus, le dispositif d'affichage de la présente invention est caractérisé en ce qu'il comprend le substrat de type SOI mentionné 35 ci-dessus dans lequel une structure de dispositif à semi-conducteur est formée. Ce substrat de type SOI est un dispositif à semi-conducteur dans lequel une
structure de dispositif à semi-conducteur est formée.
D'autre part, pour atteindre ces buts, le 5 dispositif d'affichage de la présente invention comprend l'un quelconque des dispositifs à semiconducteur ci-dessus, et ce dispositif à semiconducteur est adopté comme substrat de matrice active
pour un panneau d'affichage.
Dans le substrat de type SOI, étant donné que le substrat isolant est un substrat transmettant la lumière, la formation d'une structure de dispositif à semi-conducteur sur le substrat isolant permet d'utiliser de manière appropriée le dispositif à semi15 conducteur comme substrat de matrice active pour un
panneau d'affichage.
De même, étant donné qu'en adoptant le substrat
SOI, on peut obtenir un transistor très performant sans variation, il est possible d'obtenir un dispositif 20 d'affichage très performant en adoptant ce transistor.
De cette manière, en adoptant le silicium monocristallin, il est possible d'obtenir un transistor dont les caractéristiques sont uniformisées et stabilisées et qui est très performant, ce qui permet 25 de fabriquer, par exemple, un dispositif à transistor à
effet de champ MOS très performant. Il en résulte que l'utilisation de ce dispositif à transistor permet de fabriquer un dispositif d'affichage TFTLCD, un dispositif d'affichage TFT-OLEDL et un circuit intégré 30 (IC) très performants.
On notera que la structure de dispositif à semiconducteur est, par exemple, une structure qui se présente sous la forme d'un élément de commutation pour affichage. Il est également possible de fabriquer un 35 processeur d'images en formant une structure de dispositif à semiconducteur sur un substrat de type SOI. Toujours pour atteindre les but ci-dessus, le procédé de fabrication du dispositif à semi-conducteur 5 de la présente invention dans lequel un dispositif à film mince de silicium monocristallin fabriqué à partir d'un film mince de silicium monocristallin et un film mince de silicium non monocristallin sont formés sur un substrat isolant, est caractérisé en ce que le film 10 mince de silicium non monocristallin est formé après qu'un circuit comprenant le dispositif à film mince de silicium monocristallin a été formé sur le substrat isolant. Conformément à ce procédé, le dispositif à film 15 mince de silicium monocristallin est formé sur un substrat isolant aplati au maximum, après quoi le film mince de silicium non monocristallin est formé. Il est ainsi possible de fabriquer avec de bons rendements de production des dispositifs à semi-conducteur ne 20 comportant guère de défauts dus à une erreur de liaison. Pour atteindre les buts ci-dessus, le procédé de fabrication du dispositif à semi- conducteur de la présente invention dans lequel un dispositif à film 25 mince de silicium monocristallin fabriqué à partir d'un film mince de silicium monocristallin et un film mince de silicium non monocristallin sont formés sur un substrat isolant, est caractérisé en ce que le dispositif à film mince de silicium monocristallin est 30 formé après que le film mince de silicium non
monocristallin a été formé sur le substrat isolant.
Conformément à ce procédé, contrairement à la configuration dans laquelle le dispositif à film mince de silicium non monocristallin est formé après la 35 formation du film mince de silicium monocristallin, le film mince de silicium non monocristallin est formé avant la formation du dispositif à film mince de silicium monocristallin, ce qui permet d'éviter la contamination et la détérioration du film mince de silicium monocristallin. Pour atteindre les buts ci-dessus, le procédé de fabrication du dispositif à semi-conducteur de la présente invention, qui comprend l'étape qui consiste à (a) lier un film isolant formé sur un substrat isolant 10 à un film de recouvrement par lequel un substrat en silicium monocristallin est recouvert, est caractérisé en ce qu'il comprend également l'étape qui consiste à (b), préalablement à l'étape (a) , faire en sorte qu'une tangente d'une inclinaison maximale de microaspérités 15 présentes sur une surface du film isolant par rapport à
un plan de surface du substrat isolant, mesurées dans un carré de 1-5,um, ne dépasse pas 0,06, les microaspérités n'ayant pas une hauteur supérieure à 5 nm.
Le substrat de type SOI est fabriqué de telle façon 20 qu'après l'étape de liaison, le substrat en silicium monocristallin est séparé et détaché au niveau de la position d'implantation dense, pour ainsi former le film mince de silicium monocristallin. Cela signifie que le procédé de fabrication décrit ci-dessus est 25 également un procédé pour fabriquer un substrat de type SOI. Conformément à ce procédé de fabrication, un dispositif à semi-conducteur est réalisé soit par la formation d'une structure de dispositif à semiconducteur sur un film mince de silicium monocristallin 30 disposé sur le substrat de type SOI, soit par la fabrication d'un film mince de silicium monocristallin à partir d'un substrat en silicium monocristallin, dans lequel une structure de dispositif à semi-conducteur
est formée.
Conformément à ce procédé de fabrication, une fois qu'en ce qui concerne les micro-aspérités présentes sur la surface du film isolant, il a été fait en sorte que la tangente de leur inclinaison maximale par rapport à 5 la surface du substrat isolant ne dépasse pas 0,06, le
film isolant est lié au film de recouvrement par lequel le substrat en silicium monocristallin est recouvert.
Grâce à cette disposition, les caractéristiques de liaison sont bonnes, d'o une meilleure force 10 d'adhérence. Ainsi, un pelage du film ne se produit pas lorsque le substrat en silicium monocristallin est séparé et détaché pour former le film mince de silicium
monocristallin, après l'étape de liaison.
Ce qui précède, ainsi que d'autres buts, 15 caractéristiques et avantages de la présente invention,
ressortira plus clairement de la description détaillée suivante de plusieurs modes de réalisation donnée à titre d'exemple nullement limitatif en référence aux
dessins annexés dans lesquels: la figure 1(a) est une vue en coupe transversale d'une première étape de fabrication d'un premier mode de réalisation d'un dispositif à semi-conducteur selon la présente invention; la figure 1(b) est une vue en coupe transversale 25 d'une deuxième étape de fabrication du dispositif à semi-conducteur de la figure 1(a); la figure 1(c) est une vue en coupe transversale d'une troisième étape de fabrication du dispositif à semi-conducteur de la figure 1(a); la figure 1(d) est une vue en coupe transversale d'une quatrième étape de fabrication du dispositif à semi-conducteur de la figure 1(a); la figure 1(e) est une vue en coupe transversale d'une cinquième étape de fabrication du dispositif à 35 semi-conducteur de la figure 1(a); la figure 1(f) est une vue en coupe transversale d'une sixième étape de fabrication du dispositif à semi-conducteur de la figure 1(a); la figure 1(g) est une vue en coupe transversale 5 d'une septième étape de fabrication du dispositif à semi-conducteur de la figure 1(a); la figure 1(h) est une vue en coupe transversale d'une huitième étape de fabrication du dispositif à semi-conducteur de la figure 1(a); la figure 1(i) est une vue en coupe transversale d'une neuvième étape de fabrication du dispositif à semi-conducteur de la figure 1(a); la figure 2(a) est une vue en coupe transversale d'une première étape de fabrication d'un deuxième mode 15 de réalisation d'un dispositif à semi- conducteur selon la présente invention; la figure 2(b) est une vue en coupe transversale d'une deuxième étape de fabrication du dispositif à semi-conducteur de la figure 2(a); la figure 2(c) est une vue en coupe transversale d'une troisième étape de fabrication du dispositif à semi- conducteur de la figure 2(a); la figure 2(d) est une vue en coupe transversale d'une quatrième étape de fabrication du dispositif à 25 semi- conducteur de la figure 2(a); la figure 2(e) est une vue en coupe transversale d'une cinquième étape de fabrication du dispositif à semi- conducteur de la figure 2(a); la figure 2(f) est une vue en coupe transversale 30 d'une sixième étape de fabrication du dispositif à semi- conducteur de la figure 2(a); la figure 2(g) est une vue en coupe transversale d'une septième étape de fabrication du dispositif à semi- conducteur de la figure 2(a); la figure 2(h) est une vue en coupe transversale d'une huitième étape de fabrication du dispositif à semi- conducteur de la figure 2(a); la figure 2(i) est une vue en coupe transversale 5 d'une neuvième étape de fabrication du dispositif à semi- conducteur de la figure 2(a); la figure 3(a) est une vue en coupe transversale d'une première étape de fabrication d'un troisième mode de réalisation d'un dispositif à semi-conducteur selon 10 la présente invention; la figure 3(b) est une vue en coupe transversale d'une deuxième étape de fabrication du dispositif à semi-conducteur de la figure 3(a); la figure 3(c) est une vue en coupe transversale 15 d'une troisième étape de fabrication du dispositif à semi-conducteur de la figure 3(a); la figure 3(d) est une vue en coupe transversale d'une quatrième étape de fabrication du dispositif à semi-conducteur de la figure 3(a); la figure 3(e) est une vue en coupe transversale d'une cinquième étape de fabrication du dispositif à semi-conducteur de la figure 3(a); la figure 3(f) est une vue en coupe transversale d'une sixième étape de fabrication du dispositif à 25 semi-conducteur de la figure 3(a); la figure 4 est une vue en coupe transversale schématique d'un transistor à film mince de silicium monocristallin bipolaire visible sur la figure 3; la figure 5(a) est une vue en coupe transversale 30 d'une première étape de fabrication d'un quatrième mode de réalisation d'un dispositif à semi-conducteur selon la présente invention; la figure 5(b) est une vue en coupe transversale d'une deuxième étape de fabrication du dispositif à 35 semi-conducteur de la figure 5(a); la figure 5(c) est une vue en coupe transversale d'une troisième étape de fabrication du dispositif à semi-conducteur de la figure 5(a); la figure 5(d) est une vue en coupe transversale 5 d'une quatrième étape de fabrication du dispositif à semi-conducteur de la figure 5(a); la figure 5(e) est une vue en coupe transversale d'une cinquième étape de fabrication du dispositif à semi-conducteur de la figure 5(a); la figure 5(f) est une vue en coupe transversale d'une sixième étape de fabrication du dispositif à semi-conducteur de la figure 5(a); la figure 6(a) est une vue en coupe transversale d'une première étape de fabrication d'un cinquième mode 15 de réalisation d'un dispositif à semi-conducteur selon la présente invention; la figure 6(b) est une vue en coupe transversale d'une deuxième étape de fabrication du dispositif à semi-conducteur de la figure 6(a); la figure 6(c) est une vue en coupe transversale d'une troisième étape de fabrication du dispositif à semi-conducteur de la figure 6(a); la figure 6(d) est une vue en coupe transversale d'une quatrième étape de fabrication du dispositif à 25 semi-conducteur de la figure 6(a); la figure 6(e) est une vue en coupe transversale d'une cinquième étape de fabrication du dispositif à semi-conducteur de la figure 6(a); la figure 6(f) est une vue en coupe transversale 30 d'une sixième étape de fabrication du dispositif à semi-conducteur de la figure 6(a); la figure 6(g) est une vue en coupe transversale d'une septième étape de fabrication du dispositif à semi-conducteur de la figure 6(a); la figure 6(h) est une vue en coupe transversale d'une huitième étape de fabrication du dispositif à semi-conducteur de la figure 6(a); la figure 7 est une vue en plan montrant un 5 substrat de matrice active fabriqué à l'aide du dispositif à semi-conducteur de la présente invention; la figure 8 est un graphique montrant la différence d'expansion linéaire d'un silicium monocristallin et d'un substrat en verre à des températures dans une 10 plage entre la température ambiante et 600'C; la figure 9 est un schéma conceptuel concernant un alignement d'un silicium monocristallin avec un substrat en verre à la température ambiante, selon un procédé de fabrication du dispositif à semi-conducteur 15 de la présente invention; la figure 10 est une vue en coupe transversale d'un mode de réalisation d'un substrat de type SOI de la présente invention; la figure 11(a) est une vue en coupe transversale 20 d'un substrat isolant inclus dans le substrat de type SOI; la figure 11(b) est une vue en coupe transversale montrant le dépôt d'un film isolant sur le substrat isolant; la figure 11(c) est une vue en coupe transversale d'un substrat en silicium monocristallin; la figure 11(d) est une vue en coupe transversale montrant le recouvrement du substrat en silicium monocristallin par un film de recouvrement; la figure 1l(e) est une vue en coupe transversale montrant l'implantation d'ions hydrogène dans le substrat en silicium monocristallin de la figure l1(d); la figure 11(f) est une vue en coupe transversale montrant la liaison du substrat isolant de la figure 11(d) avec le substrat en silicium monocristallin de la figure 11(e); la figure 11(g) est une vue en coupe transversale montrant la fabrication du substrat de type SOI par une 5 séparation et un détachement du substrat en silicium monocristallin; la figure 12 est une vue en coupe transversale montrant des micro-aspérités présentes sur la surface du film isolant déposé sur le substrat isolant; la figure 13 est une vue en coupe transversale montrant la mouillabilité par l'eau de la surface du substrat isolant déposé sur le film isolant; la figure 14(a) est une vue en coupe transversale d'un substrat isolant inclus dans le substrat de type 15 SOI; la figure 14(b) est une vue en coupe transversale montfant le dépôt d'un film isolant sur le substrat isolant; la figure 14(c) est une vue en coupe transversale 20 montrant le dépôt d'un film de silicium amorphe sur le substrat isolant de la figure 14(b); la figure 14 (d) est une vue en coupe transversale montrant la fusion du film de silicium amorphe provoquée par l'application d'un laser excimère; la figure 14(e) est une vue en coupe transversale montrant la formation d'un film de polysilicium; la figure 14(f) est une vue en coupe transversale montrant la formation par photogravure d'une zone sur laquelle le substrat en silicium monocristallin est 30 monté; la figure 14(g) est une vue en coupe transversale montrant le montage du substrat en silicium monocristallin; la figure 14(h) est une vue en coupe transversale 35 montrant la fabrication du substrat de type SOI par séparation et détachement du substrat en silicium monocristallin; la figure 15 est une vue en coupe transversale d'un exemple de transistor à film mince fabriqué à l'aide du substrat de type SOI; la figure 16 est une vue en coupe transversale montrant des micro-aspérités de la surface d'un film de silicium oxydé déposé sur un substrat, dans le cas d'un dispositif conventionnel; la figure 17 est une vue en coupe transversale schématique illustrant une méthode d'évaluation d'un pouvoir adhésif; la figure 18 est un schéma fonctionnel d'un exemple de dispositif d'affichage comportant le dispositif à 15 semi-conducteur de la présente invention; la figure 19 est une vue en coupe transversale montrant une autre étape de fabrication du dispositif à semi-conducteur de la présente invention; et la figure 20 est une vue en coupe transversale 20 montrant une partie d'une étape de fabrication supplémentaire du dispositif à semi- conducteur de la
présente invention.
Premier mode de réalisation Dans la partie qui suit vont être décrits un substrat en silicium monocristallin, un dispositif à semi-conducteur et un procédé pour les fabriquer conformément à un premier mode de réalisation de la présente invention. Les figures 1(a) à 1(i) sont des 30 vues en coupe transversale montrant les étapes d'un procédé de fabrication d'un dispositif à semiconducteur selon le premier mode de réalisation. Le dispositif à semi-conducteur du présent mode de réalisation est un dispositif à semi-conducteur très 35 performant et extrêmement fonctionnel dans lequel un transistor à film mince de silicium non monocristallin de type métal-oxyde-semi-conducteur (MOS) et un transistor à film mince de silicium monocristallin MOS sont formés sur des zones différentes de la surface 5 d'un substrat isolant, le dispositif à semi-conducteur étant formé sur un substrat de matrice active à
transistor à film mince (TFT).
Le transistor à film mince MOS comprend une couche de semi-conducteur active, des électrodes de grille, un 10 film isolant de grille et des parties dopées par des impuretés à forte concentration (électrodes de source et de drain) formées des deux côtés de la grille. Le transistor à film mince MOS est un transistor classique dans lequel les électrodes de grille modulent la 15 densité de porteurs d'une couche de semi-conducteur au-dessous de la grille, afin que le courant qui
circule entre la source et le drain soit régulé.
Lorsque le transistor MOS comporte une structure de type MOS complémentaires (CMOS), étant donné que la 20 consommation d'énergie est faible et que la sortie peut effectuer des excursions ascendantes jusqu'à la tension d'alimentation, ce transistor MOS est adapté pour une
logique de type à faible consommation d'énergie.
Comme le montre la figure 1(i), un dispositif à 25 semi-conducteur 20 selon le présent mode de réalisation est conçu de telle façon que, sur un substrat isolant 2, sont disposés un film (film isolant) de silicium oxydé (SiO2) 3, un transistor à film mince de silicium non monocristallin MOS la comprenant un film mince de 30 silicium non monocristallin 5' formé de silicium
polycristallin, un transistor à film mince de silicium monocristallin MOS (dispositif à film mince en silicium monocristallin) 16a comprenant un film mince de silicium monocristallin 14a, et un câblage 35 métallique 22.
Pour le substrat isolant 2, un code 1737 (verre d'aluminoborosilicate de métal alcalinoterreux) fabriqué par Corning , qui est un verre à point de
trempe élevé est adopté.
Le film de SiO2 3 qui a une épaisseur d'environ nm est formé de manière à recouvrir la totalité de
la surface du substrat isolant 2.
Dans le transistor à film mince de silicium non monocristallin MOS la comprenant le film mince de 10 silicium non monocristallin 5', ce film mince de silicium non monocristallin 5', un film de SiO2 7 servant de film isolant de grille, et des électrodes de grille 7 sont formés sur un film de SiO2 4 qui joue le
rôle d'un film intermédiaire isolant.
Bien que les électrodes de grille 6 soient formées de silicium polycristallin et de siliciure de W, elles peuvent être formées de substances, telles que du silicium polycristallin, d'autres types de siliciures,
et de polysiliciure.
Le transistor à film mince de silicium
monocristallin MOS 16a qui comprend le film mince de silicium monocristallin 14a est pourvu d'une couche d'aplanissement comprenant des électrodes de grille 12, d'un film de SiO2 13 servant de film isolant de grille 25 et du film mince de silicium monocristallin 14a.
Bien que les électrodes de grille 12 soient formées d'un film de silicium polycristallin fortement dopé et de siliciure de W, elles peuvent être uniquement formées de silicium polycristallin ou d'autres types de 30 métaux à point de fusion élevé ou de siliciures, les matières étant choisies en fonction d'un niveau requis
de résistance électrique et de résistance à la chaleur.
Le transistor à film mince de silicium monocristallin 16a est formé sur le substrat en 35 silicium monocristallin avant d'être lié au substrat isolant 2. Des zones destinées à former les électrodes de grille 12 sont liées au substrat isolant 2 et, à cet effet, les zones comprennent un film isolant de grille 13 et le film mince de silicium monocristallin 14a. 5 Ainsi, lorsque la formation des électrodes de grille et l'implantation d'ions d'impureté dans la source et le drain sont réalisées sur le substrat en silicium monocristallin 10a, une micro-fabrication est facilement mise en oeuvre comparativement au cas o la 10 formation du transistor à film mince est réalisée après la formation du film mince de silicium monocristallin
sur le substrat isolant 2.
Comme cela a été décrit précédemment, le dispositif à semi-conducteur 20 du présent mode de réalisation est 15 un dispositif à semi-conducteur très performant et extrêmement fonctionnel dans lequel plusieurs circuits ayant des caractéristiques différentes sont intégrés, ce qui peut se réaliser en faisant en sorte que le transistor à film mince de silicium non monocristallin 20 MOS la coexiste avec le transistor à film mince de silicium monocristallin MOS 16a sur le même substrat isolant 2. En outre, la présente configuration permet d'obtenir un dispositif à semiconducteur très performant et extrêmement fonctionnel à de faibles 25 cots comparativement au cas dans lequel un transistor entièrement constitué d'un film mince de silicium monocristallin est formé sur un substrat isolant unique 2. Il convient de noter que la distance entre la zone 30 du film mince de silicium non monocristallin 5' et la zone du film mince de silicium monocristallin 14a est d'au moins 0,3 pm, et de préférence non inférieure à 0,5 pm. Grâce à cette disposition, il est possible d'empêcher une diffusion d'éléments métalliques, tels 35 que Ni, Pt, Sn et Pd, dans le film mince de silicium monocristallin 14a, pour ainsi stabiliser les caractéristiques du transistor à film mince de silicium
monocristallin l6a.
De plus, dans le dispositif à semi-conducteur 20 du 5 présent mode de réalisation, un film de SiO2 4 est formé en tant que film intermédiaire isolant entre le transistor à film mince de silicium non monocristallin la et le transistor à film mince de silicium monocristallin 16a. Grâce à cette disposition, il est 10 possible d'empêcher la contamination du film mince de
silicium monocristallin 14a.
Par exemple, dans le cas d'un substrat de matrice active d'un dispositif d'affichage à cristaux liquides comprenant le dispositif à semiconducteur 20 de la 15 présente invention, SiN,, (nitrure de silicium), un film d'aplanissement en résine, un trou de traversée et une électrode transparente sont prévus pour les besoins du dispositif d'affichage à cristaux liquides. De même, dans la zone du film mince de silicium non 20 monocristallin 5', des transistors à film mince (TFT) pour la partie d'attaque et la partie d'affichage sont formés, tandis que dans la zone du film mince de silicium monocristallin 14a pouvant recevoir des dispositifs à haute performance, un organe de commande 25 de cadencement est formé. La partie d'attaque peut être constituée de silicium monocristallin, à condition que cela en vaille la peine en termes de cots et de performances. De cette manière, les fonctions et les rôles des 30 transistors à film mince respectifs sont déterminés en fonction des caractéristiques du film mince de silicium monocristallin 14a et du film mince de silicium non monocristallin 5' à l'aide desquels les transistors sont formés, ce qui permet d'obtenir de hautes performances et une fonctionnalité extrême des
transistors à film mince.
Il est à noter qu'alors que la mobilité d'un transistor TFT à canal N formé dans la zone d'un film 5 mince de silicium non monocristallin 5' conventionnel est d'environ 100 cm2/V-s, dans le substrat de matrice active pour affichage à cristaux liquides dans lequel le dispositif à semi-conducteur du présent mode de réalisation est formé, la mobilité du transistor TFT à 10 canal N formé dans la zone du film mince de silicium
monocristallin 14a est d'environ 550 cm2/V.s. Ceci prouve que le dispositif à semi-conducteur 20 du présent mode de réalisation permet d'obtenir un transistor TFT capable d'un fonctionnement plus rapide 15 que les transistors TFT conventionnels.
En outre, dans ce substrat de matrice active pour affichage à cristaux liquides, alors que des dispositifs formés dans la zone du film mince de silicium non monocristallin 5', tels que le circuit 20 d'attaque, nécessitent un signal et une tension d'alimentation en énergie de 7 à 8V, l'organe de commande de cadencement formé dans la zone du film mince de silicium monocristallin 14a fonctionne de
manière stable à 2,7V.
Dans le dispositif à semi-conducteur 20, des circuits intégrés (IC) comprenant une matrice de pixels sont formés dans des zones adaptées en termes de disposition et de caractéristiques requises, c'est-à-dire soit dans la zone du film mince de 30 silicium non monocristallin 5' soit dans la zone du film mince de silicium monocristallin 14a, selon celle qui est appropriée. En outre, les circuits intégrés des zones respectives peuvent être formés pour avoir des caractéristiques différentes, telles que des vitesses 35 de fonctionnement et des tensions d'alimentation en énergie de fonctionnement différentes. Par exemple, il est possible de concevoir le dispositif à semiconducteur 20 de façon que l'une au moins des caractéristiques comprenant la longueur de grille, 5 l'épaisseur du film isolant de grille, la tension d'alimentation en énergie et le niveau logique, varie
entre les zones.
Grâce à cette configuration, il est possible de former des dispositifsayant des caractéristiques 10 différentes dans les zones respectives, pour ainsi réaliser un dispositif à semi-conducteur doté d'une
plus grande variété de fonctions.
De plus, dans le dispositif à semi-conducteur 20, étant donné que les circuits intégrés sont formés dans 15 la zone du film mince de silicium non monocristallin 5' et la zone du film mince de silicium monocristallin 14a, ces circuits intégrés formés dans les zones respectives peuvent être réalisés conformément à des règles de fabrication particulières à ces zones. Ceci 20 s'explique par le fait que, par exemple, lorsque la longueur de canal est courte, il n'existe pas de limite de grains dans la zone du film mince de silicium monocristallin, de sorte que la variation des caractéristiques des transistors TFT n'augmente guère, 25 tandis que dans la zone du film mince de silicium polycristallin, la variation augmente rapidement du fait de l'existence de la limite de grains, de sorte que les règles de fabrication doivent être modifiées pour varier dans les zones respectives. Ainsi, il est 30 possible de former les circuits intégrés respectifs dans des zones appropriées, en fonction des règles de fabrication. D'autre part, dans le dispositif à semi-conducteur du présent mode de réalisation, le motif métallique 35 du transistor à film mince de silicium monocristallin MOS 16a peut être formé conformément à une règle de câblage qui est moins stricte que la règle de câblage
du motif de grille.
Grâce à cette disposition, une partie au moins du 5 câblage métallique du dispositif à semi-conducteur dans lequel le transistor à film mince de silicium monocristallin MOS 16a est formé peut être traitée en même temps que le câblage métallique d'un substrat de grande taille, ce qui permet de réduire les cots et 10 d'améliorer le rendement du traitement. De plus, étant donné que la connexion avec un câblage extérieur, d'autres blocs de circuits et le groupement de transistors TFT devient facile, le défaut d'alignement
est réduit de sorte que le taux de rejet est meilleur.
Il faut noter que la taille du film mince de silicium monocristallin 14a formé sur le dispositif à semi-conducteur 20 est déterminée en fonction de la taille d'une plaquette d'un appareil de fabrication de dispositifs à haute intégration. Pour réaliser des 20 dispositifs tels qu'un générateur de logique et un générateur de cadencement rapides et à faible consommation d'énergie ainsi qu'un convertisseur numérique/analogique (tampon courant) et un processeur rapides, nécessairement à faible variation, qui doivent 25 être formés à l'aide du film mince de silicium monocristallin 14a, un appareil de fabrication de dispositifs à haute intégration conventionnel a une
taille suffisante.
Un procédé de fabrication du dispositif à semi30 conducteur 20 va maintenant être décrit en référence
aux figures 1(a) à 1(i).
Tout d'abord, un gaz dans lequel du tétraéthoxysilane (TEOS) est mélangé à 02 étant appliqué à la totalité de la surface du substrat isolant 2, un 35 film de SiO2 3 ayant une épaisseur d'environ 5 nm est déposé par un procédé de dépôt chimique en phase vapeur
(CVD) au plasma.
Dans le procédé de fabrication du dispositif à semi-conducteur 20 du présent mode de réalisation, le 5 substrat en silicium monocristallin 10a sur lequel est formée à l'avance une partie destinée à devenir le transistor à film mince de silicium monocristallin 16a, une fois amincie, est formé à ce moment-là et est
disposé sur le substrat isolant 2.
Plus précisément, après qu'une partie du procédé CMOS a été réalisée à l'avance sur une chaîne de fabrication de circuits intégrés classique, c'est-à-dire après la formation des électrodes de grille 12, du film isolant de grille 13, du film 15 protecteur isolant et d'un film d'aplanissement en verre de phosphoborosilicate (BPSG) et l'implantation d'ions d'impureté (BF2+, P+) dans la source et le drain, l'aplanissement est réalisé par un polissage chimicomécanique (CMP). Ensuite, un film de SiO2 ayant une 20 épaisseur de 10 mm est formé, et le substrat en silicium monocristallin 10a comportant une position d'implantation dense 15 d'ions hydrogène dans laquelle des ions hydrogène, à une dose de 5 x 1016/cm2, sont implantés avec une énergie prédéterminée est formé. 25 Puis, ces éléments sont reconfigurés pour avoir des dimensions prédéterminées correspondant à la zone de formation prévue sur le substrat isolant 2. Il est à noter qu'au niveau de la position d'implantation dense
', la concentration d'ions hydrogène est maximale.
Ensuite, comme le montre la figure 1(b), le substrat isolant transparent 2 et le substrat en silicium monocristallin qui ont été reconfigurés sont nettoyés à l'aide d'une solution SC-1 et activés, après quoi un côté du substrat en silicium monocristallin 35 lOa, c'est-à-dire le côté proche de la position d'implantation dense 15, est aligné avec une position prédéterminée, et le côté et la position prédéterminés sont mis en contact intime l'un avec l'autre, afin
d'être liés l'un à l'autre à température ambiante.
Comme cela est représenté sur la figure 9, l'alignement est réalisé de telle façon qu'un repère d'alignement 94 prévu sur le silicium monocristallin et un repère d'alignement 93 du substrat transparent 2 qui, dans ce mode de réalisation, est un verre de code 10 1737 fabriqué par Corning , sont détectés à travers le substrat transparent 2, sous une lumière visible. Dans l'exemple de la figure 9, le repère d'alignement 94 prévu sur le silicium monocristallin placé sur un banc d'alignement 91 est détecté à l'aide d'une caméra 15 d'alignement à dispositif à couplage de charge (CCD) 90 reliée à un microscope d'une manière permettant un éclairage incident, le résultat de la détection étant
finalement converti en signaux électriques et traité.
Dans un procédé conventionnel dans lequel un 20 alignement est réalisé par projection d'une lumière infrarouge sur un substrat en silicium, étant donné que des dispositifs tels que des circuits intégrés ne sont pas transparents à la lumière visible ou à la lumière ultraviolette, un repère d'alignement est détecté par 25 dessus une plaquette de silicium comportant une surface non spéculaire et qui disperse la lumière, afin d'éviter une adhérence, et l'alignement ne peut donc
pas être réalisé de manière précise.
Pour remédier à ce problème, le dispositif à semi30 conducteur du présent mode de réalisation est conçu de
telle façon que, par exemple, les repères d'alignement 93 et 94 sont détectés à travers un verre transparent à une lumière visible ou à une lumière ultraviolette ayant des longueurs d'onde plus courtes que la lumière 35 infrarouge et dont la surface disperse peu la lumière.
Grâce à cette configuration, l'alignement peut être réalisé de manière plus précise que dans le dispositif conventionnel. En outre, dans le présent mode de réalisation, la 5 marge de l'alignement réalisé à l'aide du repère d'alignement 94 prévu sur le silicium monocristallin est plus faible que la marge de l'alignement du motif du substrat transparent sur l'ensemble de la zone d'affichage ou le dispositif dans son ensemble, et, par 10 conséquent, l'alignement est réalisé avec davantage de précision. Ainsi, lorsqu'au cours d'une étape suivante, le câblage métallique 22 qui est habituellement partagé par la zone du silicium non monocristallin (zone du 15 film mince de silicium non monocristallin 5'), il est possible de percer un trou de contact 21 au moyen d'un système d'exposition plus précis et, à l'aide du câblage métallique 22, il est possible de connecter facilement et efficacement la zone du silicium 20 monocristallin, qui possède un motif extrêmement précis, à la zone du silicium monocristallin, qui possède un motif modérément précis, et ce, avec un
rendement élevé.
Le silicium monocristallin est lié au substrat en 25 verre transparent 2 grâce à la force de Van der Waals.
Ensuite, la réaction de Si-OH + -Si-OH -> Si-O-Si + H20 est amenée à se produire à une température de 400 à 600'C, dans le cas présent à une température d'environ 550'C, afin que les atomes soient contraints à se lier 30 intimement. Puis, comme le montre la figure 1(c), la température de la position d'implantation dense 15 est augmentée pour être au moins égale à la température à laquelle l'hydrogène se dissocie du silicium monocristallin, ce qui permet de réaliser un détachement par délamination au niveau de la position
d'implantation dense 15 qui sert de frontière.
Ici, le transistor à film mince de silicium monocristallin 16a est lié au substrat isolant 2 par 5 l'intermédiaire du film isolant inorganique 3. Ainsi, comparativement à une liaison utilisant un adhésif conventionnel, il est possible d'éviter la contamination du film mince de silicium monocristallin
14a de manière plus sure.
Puis, une partie inutile du film mince de silicium monocristallin 14a, c'est-à-dire la partie laissée sur le substrat isolant 2 après le détachement, est éliminée par attaque, et le silicium monocristallin est usiné de manière à présenter la forme d'un îlot. Une 15 couche endommagée sur la surface est ensuite éliminée par une attaque isotrope au plasma ou une attaque par voie humide. Dans le cas présent, la couche est soumise à une attaque légère sur environ 10 nm par une attaque par voie humide à l'aide d'acide fluorhydrique 20 tamponné. Ainsi, comme cela est visible sur la figure 1(i), une partie du transistor TFT MOS est formée sur le film mince de silicium monocristallin 14a qui a une
épaisseur d'environ 50 nm, sur le substrat isolant 2.
Puis, comme le montre la figure 1(d), sur la 25 totalité de la surface du substrat isolant 2, un second film de SiO2 4 qui a une épaisseur d'environ 200 nm est déposé par un procédé de dépôt chimique en phase vapeur au plasma à l'aide d'un gaz dans lequel SiH4 et N20 sont mélangés. Sur la totalité de la surface, un film de 30 silicium amorphe 5 ayant une épaisseur de 50 nm est ensuite déposé par un dépôt chimique en phase vapeur au
plasma à l'aide d'un gaz SiH4.
Par un rayonnement projeté sur le film de silicium amorphe 5 à l'aide d'un laser excimère en vue de 35 réaliser un chauffage et une cristallisation, une couche de silicium polycristallin est développée afin de former le film mince de silicium non monocristallin 5' et d'augmenter la force d'adhérence entre le film mince de silicium monocristallin 14a et le film isolant
3.
Ensuite, comme le montre la figure 1(f), une partie
inutile du film de silicium polycristallin 5' est éliminée afin de laisser subsister une partie qui deviendra une zone active du dispositif, un motif en 10 forme d'îlot étant par conséquent obtenu.
Puis, à l'aide d'un gaz dans lequel TEOS est mélangé à de l'oxygène, un film de SiO2 ayant une épaisseur d'environ 350 nm est déposé par un dépôt chimique en phase vapeur au plasma, film de SiO2 qui est 15 attaqué sur environ 400 nm par une attaque par ions réactifs (RIE). Ensuite, pour former un film isolant de grille du transistor à film mince de silicium non monocristallin la, un film de SiO2 7 ayant une épaisseur d'environ 60 nm est formé par un dépôt chimique en 20 phase vapeur au plasma à l'aide d'un gaz dans lequel
SiH4 est mélangé avec N20. A ce moment-là, des parois latérales sont formées au niveau des parties d'extrémité respectives du film mince de silicium monocristallin 14a et du film mince de silicium non 25 monocristallin 5'.
Puis, comme le montre la figure 1(g), pour former un film intermédiaire isolant d'aplanissement (film intermédiaire de protection isolant), un film de Sio2 8 ayant une épaisseur d'environ 350 nm est déposé par 30 dépôt chimique en phase vapeur au plasma (P-CVD) à l'aide d'un gaz dans lequel TEOS est mélangé avec de l'oxygène (02) Ensuite, le trou de contact 21 est ouvert, comme cela est visible sur la figure 1(h), et le câblage métallique (AlSi) 22 est formé sur le trou de contact
21, comme cela est visible sur la figure 1(i).
Comme cela a été décrit ci-dessus, dans le procédé de fabrication du dispositif à semi-conducteur du 5 présent mode de réalisation, le transistor à film mince de silicium monocristallin 16a est formé avant la formation du film mince de silicium non monocristallin (film mince de silicium polycristallin) 5'. Grâce à cette disposition, il est possible de connecter le 10 substrat en silicium monocristallin tout en conservant la planéité du substrat isolant 2, ce qui évite des
problèmes, tels que des défauts d'alignement.
Il est à noter que, dans le présent mode de réalisation, lorsque l'énergie utilisée pour implanter 15 les ions hydrogène est augmentée afin d'éloigner la position maximale des atomes d'hydrogène de la surface, et que l'épaisseur du film mince de silicium monocristallin 14a est donc plus importante, aucun changement particulier n'est observé lorsque
l'épaisseur est portée à une valeur de 50 nm à 100 nm.
Cependant, lorsque l'épaisseur est portée à une valeur de 300 à 600 nm, une valeur S du transistor TFT augmente progressivement de sorte que le courant à l'état non passant augmente considérablement. Par 25 conséquent, en fonction de la densité de dopage des
impuretés, l'épaisseur du film mince de silicium monocristallin 14a est généralement non supérieure à 600 nm, de préférence non supérieure à environ 500 nm, et de manière davantage préférable non supérieure 30 à 100 nm.
Ici, l'énergie utilisée pour l'implantation des ions hydrogène est déterminée de telle façon que l'énergie après soustraction de l'énergie correspondant à une plage de projection des ions hydrogène dans une 35 matière d'électrode de grille pour une épaisseur d'électrode de grille, d'une énergie incidente des ions hydrogène ne soit pas supérieure à l'énergie correspondant à une plage de projection des ions les plus lourds de matières constitutives de grille pour une épaisseur d'oxyde de grille. Une telle disposition permet par exemple d'éviter le problème suivant, qui est préjudiciable en termes de caractéristiques et de crédibilité, à savoir que dans le transistor à film mince de silicium monocristallin 10 MOS, les ions hydrogène projetés sur le substrat en silicium monocristallin entrent en collision avec des atomes constituant les matières des électrodes de grille et des câblages métalliques, de sorte que les atomes constituant les matières des électrodes de 15 grille sont délogés et passent à travers le film oxydé, pour finalement atteindre le silicium monocristallin et
contaminer ce dernier.
* De même, lorsque le code 7059 (verre de borosilicate de baryum) de Corning est adopté pour le 20 substrat isolant 2, à la place du code 1737 (verre d'aluminoborosilicate de métal alcalinoterreux) de Corning , bien que la liaison proprement dite puisse être réalisée, le taux de réussite de la séparation par
délamination diminue.
Ceci s'explique par le fait que, comme le montre la figure 8, alors que la différence d'expansion linéaire entre le code 1737 et le silicium, lorsque la température est augmentée d'une valeur sensiblement égale à la température ambiante jusqu'à 600'C, est 30 d'environ 250 ppm, la différence d'expansion linéaire entre le code 7059 et le silicium est, dans les mêmes
conditions, d'environ 800 ppm.
Par conséquent, compte tenu du taux de réussite de la séparation par délamination, la différence 35 d'expansion linéaire entre le substrat isolant et le silicium à des températures dans la plage entre la température ambiante et 600'C est de préférence non
supérieure à 250 ppm.
On notera que le transistor à film mince de 5 silicium monocristallin l6a n'est pas nécessairement
limité à la configuration qui a été décrite dans ce mode de réalisation. Par exemple, il est possible d'obtenir des effets similaires à ceux décrits ci-dessus en adoptant un transistor à film mince MOS à 10 grille inférieure.
Deuxième mode de réalisation Un deuxième mode de réalisation d'un substrat en silicium monocristallin, d'un dispositif à semiconducteur et d'un procédé pour fabriquer ceux-ci 15 conformément à la présente invention va maintenant être décrit. Les figures 2(a) à 2(i) sont des vues en coupe transversale représentant les étapes d'un procédé de fabrication du dispositif à semi-conducteur selon ce deuxième mode de réalisation de la présente invention. 20 Il convient de préciser au passage que les éléments
ayant les mêmes fonctions que ceux décrits dans le premier mode de réalisation sont désignés par les mêmes numéros de référence et que, dans un souci de simplification, ils ne seront pas décrits à 25 nouveau ici.
De la même manière que le dispositif à semiconducteur 20 décrit ci-dessus du premier mode de réalisation, un dispositif à semi-conducteur 30 selon le présent mode de réalisation est conçu de telle façon 30 qu'un transistor à film mince en silicium monocristallin MOS 16a et un transistor à film mince en silicium non monocristallin la sont formés dans des zones différentes d'un substrat isolant 2. Par conséquent, le dispositif à semi-conducteur 30 du 35 présent mode de réalisation est, tout comme le dispositif à semi-conducteur 20 du premier mode de réalisation, un dispositif hautement performant et
extrêmement fonctionnel.
Cependant, le dispositif à semi-conducteur 30 5 diffère du dispositif à semi-conducteur 20 en ce sens que, dans le dispositif à semi-conducteur 30, le transistor à film mince de silicium monocristallin l6a est formé après la formation du transistor à film mince
de silicium non monocristallin la.
Dans le dispositif à semi-conducteur 30 du présent
mode de réalisation, des éléments, tels qu'un film de SiO2 3, le transistor à film mince de silicium non monocristallin la, le transistor à film mince de silicium monocristallin l6a et un câblage métallique 15 22, sont disposés sur le substrat isolant 2.
Le transistor à film mince de silicium non monocristallin la comprend un film mince de silicium non monocristallin 5', un film de Sio2 7 servant de film isolant de grille, et des électrodes de grille 6. Le 20 transistor à film mince de silicium monocristallin l6a est, comme cela a été mentionné ci-dessus, formé sur le substrat isolant 2 sur lequel le film mince de silicium non monocristallin la a été formé, par l'intermédiaire
d'un film intermédiaire isolant 7.
Un substrat en silicium monocristallin 10a pour former le transistor à film mince de silicium monocristallin l6a est soumis à un processus de formation d'un transistor à film mince de silicium monocristallin MOS avant d'être disposé sur le substrat 30 isolant 2. Plus précisément, les électrodes de grille et le film isolant de grille sont formés, des ions d'impureté sont implantés dans la source et le drain et une injection de canal est réalisée pour les parties de canal de type P et de type N. Etant donné qu'un 35 substrat en silicium de type P est adopté dans le cas présent, l'injection de canal pour un transistor TFT de type N est supprimée. Sur les électrodes de grille, un film intermédiaire d'aplanissement est formé de manière à présenter une configuration prédéterminée, c'est-à-dire que, dans le cas présent, un film de SiO2 formé par le procédé CVD et un film de BPSG qui a été déposé, fondu puis aplani par le procédé de polissage CMP sont formés de manière à présenter des configurations prédéterminées. Puis, le substrat en 10 silicium monocristallin lOa sur lequel un transistor à
film mince de silicium monocristallin MOS 14a est formé est nettoyé à l'aide d'un liquide de nettoyage SC-1 afin d'éliminer des particules et d'activer la surface.
Ensuite, à la lumière visible, un repère d'alignement 15 du silicium monocristallin et un repère d'alignement du substrat transparent sont détectés à travers le substrat en verre à température ambiante, après quoi le substrat en silicium monocristallin lOa est lié au substrat isolant 2. Ici, la longueur de grille est 20 déterminée pour être de 0,35 pm et, en ce qui concerne les règles de fabrication du contact et du câblage métallique, la largeur de ligne et la largeur de l'espace sont fixées égales à 2 pm, afin de correspondre à la précision de photogravure sur un substrat en verre de grandes dimensions et à la
précision de l'alignement au moment de la liaison.
Dans le dispositif à semi-conducteur 30 du présent mode de réalisation, les transistors MOS sont formés aussi bien dans la zone du film mince de silicium non 30 monocristallin 5' que dans la zone du film mince de silicium monocristallin 14a. En outre, dans les zones sur lesquelles les transistors ayant le même type de conductivité sont formés, l'une au moins des caractéristiques comprenant la mobilité, le coefficient 35 infraseuil et la valeur de seuil varie d'une zone à l'autre. Ainsi, pour obtenir les caractéristiques souhaitées, il est possible de former de manière appropriée le transistor dans la zone du film mince de silicium monocristallin ou dans la zone du film mince de silicium non monocristallin. Un procédé pour fabriquer le dispositif à semiconducteur 30 va maintenant être décrit en référence
aux figures 2(a) à 2(i).
Tout d'abord, pour le substrat isolant 2, le 10 code 1737 (verre d'aluminoborosilicate de métal alcalinoterreux) de Corning est adopté. Ensuite, comme le montre la figure 2(a), sur la surface du substrat isolant 2, un film de SiO2 3 ayant une épaisseur d'environ 100 nm est déposé par un procédé de dépôt 15 chimique en phase vapeur au plasma (abrégé ici parfois sous la forme P-CVD) à l'aide d'un gaz dans lequel du tétraéthoxysilane (TEOS, c'est-à-dire Si(OC2H5)4) est
mélangé avec de l'oxygène (02).
Puis, sur la surface sur laquelle le film de SiO2 3 20 a été déposé, un film de silicium amorphe 5 ayant une épaisseur d'environ 50 nm est déposé par un procédé CVD
au plasma à l'aide d'un gaz SiH4.
-Ensuite, comme le montre la figure 2(b), un faisceau laser excimère est appliqué au film de 25 silicium amorphe 5 pour chauffer et cristalliser celui-ci, afin de développer une couche de silicium amorphe et de former le film mince de silicium non monocristallin 5'. Il est à noter que le chauffage du film de silicium amorphe 5 n'a pas nécessairement à 30 être réalisé par l'application d'un laser excimère, d'autres types de laser ou un four pouvant être utilisés. De plus, pour accélérer le développement du cristal, au moins une substance choisie dans le groupe comprenant le nickel, le platine, l'étain et le palladium peut être ajoutée au film de silicium
amorphe 5.
Puis, comme le montre la figure 2(c), une zone prédéterminée du film mince de silicium non monocristallin 5' est éliminée par attaque. Ensuite, comme cela est visible sur la figure 2(c), pour former un transistor TFT en silicium non monocristallin (en silicium polycristallin ou en silicium à grain continu, dans ce cas), un film de SiO2 10 7 servant de film isolant de grille et ayant une épaisseur de 80 à 100 nm est déposé par le procédé CVD au plasma à l'aide d'un gaz SiH4 et d'un gaz N20, après
quoi les électrodes de grille 6 sont formées.
Ensuite, comme cela est visible sur la figure 2(d), 15 des ions d'impureté pour la source et le drain sont
implantés, puis un film de SiO2 4 ayant une épaisseur d'environ 250 nm est déposé sur ceux-ci pour former un film intermédiaire isolant, par le procédé CVD au plasma à l'aide d'un gaz dans lequel TEOS, c'est-à-dire 20 Si(OC2H5)4), est mélangé avec de l'oxygène (02).
Ici, comme dans le cas du dispositif à semiconducteur 20 du premier mode de réalisation, le dispositif à semi-conducteur 30 du présent mode de réalisation est conçu de telle façon que le substrat en 25 silicium monocristallin 10a sur lequel un processus de
fabrication d'un transistor destiné à devenir le transistor à film mince de silicium monocristallin MOS l6a est partiellement réalisé, est fabriqué par l'exécution d'étapes telles que l'implantation d'ions 30 hydrogène.
Ensuite, la forme de ce substrat en silicium monocristallin 10a est découpée par détachement de tranches ou attaque anisotrope à l'aide de KOH afin que la taille du substrat en silicium monocristallin 10a 35 soit légèrement inférieure à la taille de la zone prédéterminée du film mince de silicium non monocristallin 5' dont une partie inutile a été
éliminée par attaque.
La partie de laquelle le film mince de silicium non 5 monocristallin a été ôtée pour que le silicium cristallin soit lié à elle est aplanie préalablement par faisceau de groupes d'ions de gaz (GCIB) à l'aide d'un gaz comprenant un halogénure à faible énergie (environ 3keV). Pour améliorer encore les caractéristiques de liaison, un film de SiO2 ayant une épaisseur d'environ 10 nm est formé sur cette partie par le procédé de dépôt chimique en phase vapeur assisté par plasma (PECVD) à l'aide de
tétraéthoxysilane (TEOS) ou de tétraméthylcyclotétra15 siloxane (TMCTS).
Le substrat isolant 2 sur lequel le film mince de silicium non monocristallin 5' est formé et le substrat en silicium monocristallin iGa sont nettoyés à l'aide d'un liquide SO-l afin d'éliminer les particules et 20 d'activer les surfaces des substrats, après quoi, à température ambiante et comme le montre la figure 2(e), un côté du substrat en silicium monocristallin lOa, c'est-à-dire le côté proche de la position d'implantation dense 15, est aligné avec la zone qui a 25 été attaquée comme indiqué précédemment, puis le substrat en silicium monocristallin lOa et la zone en question sont mis en contact intime l'un avec l'autre afin d'être liés l'un à l'autre, de la même manière que dans le cas du premier mode de réalisation. Ici, le 30 nettoyage SC-l qui est l'un des types de procédés de nettoyage appelés procédés RCA est réalisé à l'aide d'un liquide de nettoyage constitué d'ammoniac, de
peroxyde d'hydrogène, et d'eau pure.
La formation du substrat de silicium monocristallin 35 lOa sur le substrat isolant 2 peut être réalisée après la formation du film de SiO2 7 en tant que film isolant de grille et avant le dépôt du film de SiO2 4 en tant
que film intermédiaire isolant.
Ensuite, le substrat en silicium monocristallin lOa 5 est soumis à un traitement thermique à une température de 300 à 600'C, dans le cas présent à une température d'environ 550'C, afin que la température de la position d'implantation dense 15 du substrat en silicium monocristallin 10a soit augmentée pour atteindre une 10 valeur non inférieure à la température à laquelle
l'hydrogène se dissocie du silicium monocristallin.
Grâce à cette disposition, il est possible de réaliser un détachement par délamination au niveau de la position d'implantation dense 15 qui sert de frontière. 15 A cet égard, le traitement thermique peut être exécuté de telle façon que la température de la position d'implantation dense 15 du substrat en silicium monocristallin lOa soit augmentée par application d'un laser ou au moyen d'un recuit à la lampe au cours 20 duquel une température maximale n'est pas inférieure à
7000C.
Une couche détériorée sur la surface du substrat en silicium monocristallin lOa restant sur le substrat isolant 2 à la suite du détachement, est ensuite 25 éliminée par une légère attaque sur environ 10nm, attaque qui est réalisée par une attaque anisotrope au plasma ou une attaque par voie humide, dans le cas présent par une attaque par voie humide à l'aide d'acide fluorhydrique tamponné. Par conséquent, comme 30 le montre la figure 2(f), le film mince de silicium non monocristallin 5' et le film mince de silicium monocristallin 14a qui ont tous deux une épaisseur d'environ 50 nm sont disposés sur un seul et même substrat isolant 2. Il est à noter que si, après la 35 liaison du substrat en silicium monocristallin lOa avec le substrat isolant 2 à température ambiante, un traitement thermique à une température de 300 à 350'C pendant environ 30 minutes, puis un traitement thermique à une température d'environ 550'C sont 5 exécutés, le risque de pelage lors de la séparation par
délamination est réduit.
A ce moment-là, la force d'adhérence entre le silicium et le substrat est déjà suffisante. Toutefois, pour améliorer encore cette force d'adhérence, un 10 recuit à la lampe à une température d'environ 800'C est réalisé pendant une minute. Ce recuit à la lampe peut être exécuté en même temps que l'activation des
impuretés implantées dans la source et le drain.
Ensuite, de la même manière que dans le premier 15 mode de réalisation 1, un film de SiO2 8 est déposé pour
former un film intermédiaire isolant d'aplanissement, comme le montre la figure 2(g), puis un trou de contact 21 est percé, comme cela est visible sur la figure 2(h), et un câblage métallique 22 est formé, comme cela 20 est visible sur la figure 2(i).
Comme cela ressort de la description ci-dessus,
dans le procédé de fabrication du dispositif à semicônducteur du présent mode de réalisation, le transistor à film mince de silicium monocristallin 16a 25 est formé après la formation du transistor à film mince de silicium non monocristallin la, ce qui permet de simplifier le processus de fabrication comparativement au dispositif à semi-conducteur 20 du premier mode de réalisation dans lequel le transistor à film mince de 30 silicium monocristallin est formé préalablement à la
formation du transistor à film mince de silicium non monocristallin, moyennant quoi, conformément au présent mode de réalisation, le processus de fabrication peut être simplifié et la contamination du film mince de 35 silicium monocristallin peut être évitée.
Troisième mode de réalisation Un troisième mode de réalisation d'un substrat en silicium monocristallin, d'un dispositif à semiconducteur et d'un procédé de fabrication de ceux-ci, 5 conformément à la présente invention, va maintenant être décrit. Les figures 3(a) à 3(f) sont des vues en coupe transversale montrant les étapes d'un procédé de fabrication du dispositif à semi-conducteur du présent mode de réalisation. On notera que les éléments ayant 10 les mêmes fonctions que ceux décrits dans les premier et deuxième modes de réalisation sont désignés par les mêmes numéros de référence et que, dans un souci de
simplification, ils ne sont pas décrits à nouveau ici.
Comme dans le cas du premier mode de réalisation, 15 un dispositif à semiconducteur 40 selon le présent mode de réalisation est, comme le montre la figure 3(f), réalisé de telle façon qu'un transistor à film mince de silicium non monocristallin et un transistor à film mince de silicium monocristallin sont formés sur 20 un même substrat isolant 2. Bien que le présent mode de réalisation soit identique au premier mode de réalisation dans la mesure o le transistor à film mince de silicium monocristallin est formé préalablement à la formation du transistor à film mince 25 de silicium non monocristallin, ces modes de
réalisation diffèrent entre eux en ceci que, dans le présent mode de réalisation, le transistor à film mince de silicium monocristallin est un transistor à film mince de silicium monocristallin bipolaire et non un 30 transistor à film mince de silicium monocristallin MOS.
De cette manière, il est possible d'obtenir un dispositif à semiconducteur 40 ayant des caractéristiques différentes de celles des dispositifs à semi-conducteur 20 et 30 décrits dans les premier et 35 deuxième modes de réalisation, en réalisant un transistor MOS sous la forme d'un transistor à film mince de silicium non monocristallin et un transistor bipolaire sous la forme d'un transistor à film mince de
silicium monocristallin.
Ici, le transistor à film mince bipolaire est un transistor conçu de telle façon qu'une couche étroite à conduction inverse (base) est disposée entre un collecteur et un émetteur formés d'un semi-conducteur ayant un premier type de conduction, le nombre de 10 porteurs minoritaires circulant de l'émetteur à la
basse étant commandé par une inversion de la polarisation entre l'émetteur et la base et, par conséquent, le courant engendré par les porteurs minoritaires entrant dans le collecteur étant commandé!5 par un changement de la polarisation de la base.
A la différence des transistors MOS, aucune électrode de grille n'est formée dans le transistor à film mince bipolaire, d'o une structure simplifiée et une plus grande productivité. En outre, étant donné que 20 la linéarité dans une zone de saturation est bonne et que la vitesse de réaction est élevée, ce qui permet de réaliser un traitement de signaux linéaire, le transistor à film mince bipolaire peut être adopté pour des dispositifs tels qu'un amplificateur analogique, un 25 tampon courant et un circuit intégré d'alimentation en énergie. Il est à noter que, dans le transistor à film mince
de silicium monocristallin bipolaire, la règle de câblage du motif de contact de celui-ci est moins 30 stricte que la règle de câblage du motif de la base.
Dans cette configuration, une partie au moins du câblage métallique du dispositif à semi-conducteur, dans laquelle le transistor à film mince de silicium monocristallin est formé, peut être traitée en même 35 temps que le câblage métallique sur un substrat de grande taille, ce qui permet de réduire les cots et d'améliorer le rendement du traitement. En outre, étant donné que la connexion avec un câblage extérieur, d'autres blocs de circuits et un groupement de 5 transistors TFT est plus facile, les défauts de connexion sont réduits, ce qui améliore le taux de rejet. Comme le montre la figure 3(f), le dispositif à semi-conducteur 40 est conçu de telle façon que le film 10 de SiO2 3, le transistor à film mince de silicium non monocristallin la qui comprend le film mince de silicium non monocristallin 5' formé de silicium polycristallin, le transistor à film mince de silicium monocristallin bipolaire 16b qui comprend le film mince 15 de silicium monocristallin 14b, et le câblage
métallique 22 sont formés sur le substrat isolant 2.
Du fait que le transistor à film mince de silicium non monocristallin MOS la et le transistor à film mince de silicium monocristallin bipolaire 16b sont formés 20 sur un seul substrat isolant 2, comme cela a été décrit précédemment, il est possible de réaliser le dispositif à semi-conducteur 40 en tirant profit des caractéristiques du transistor à film mince de silicium non monocristallin MOS et du transistor à film mince de 25 silicium monocristallin bipolaire, ce qui permet d'adopter ce dispositif à semi-conducteur 40 pour
différentes applications.
Un procédé pour fabriquer le dispositif à semiconducteur 40 va maintenant être décrit en référence 30 aux figures 3(a) à 3(f).
Tout d'abord, pour former le substrat isolant 2, un code 1737 (verre d'aluminoborosilicate de métal alcalinoterreux) de Corning est adopté. Puis, comme le montre la figure 3(a), sur la surface du substrat 35 isolant 2, un film de SiO2 3 ayant une épaisseur d'environ 20 nm est déposé par un procédé CVD au plasma
à l'aide d'un gaz dans lequel TEOS est mélangé avec 02.
Ici, pour le dispositif à semi-conducteur 40 du présent mode de réalisation, comme dans le cas des 5 dispositifs à semi-conducteur 20 et 30 des premier et deuxième modes de réalisation, un substrat en silicium monocristallin lOb est réalisé à l'avance de telle façon qu'un transistor à film mince de silicium monocristallin bipolaire 16b est formé facilement lors 10 d'un détachement par délamination au niveau d'une position d'implantation dense 15 d'ions hydrogène servant de frontière, le substrat en silicium monocristallin lOb ainsi réalisé étant lié à un
substrat isolant 2.
Plus précisément, une partie de jonction du transistor à film mince bipolaire destinée à une jonction PNP ou à une jonction NPN est tout d'abord formée. Puis, la surface est oxydée ou un film d'oxyde est déposé sur celle-ci afin de former un film de SiO2 20 13 ayant une épaisseur d'environ 200 nm. Ainsi, le transistor à film mince de silicium monocristallin bipolaire qui comporte une position d'implantation dense 15 d'ions hydrogène dans laquelle des ions hydrogène à une dose de 5xlO16/cm2 sont implantés sur 25 une profondeur prédéterminée à l'aide d'une énergie
prédéterminée est formé.
Ainsi, le transistor à film mince de silicium monocristallin bipolaire 16b comporte lui aussi, comme le transistor MOS, une position d'implantation dense 30 dans laquelle des ions hydrogène sont implantés à une concentration prédéterminée sur une profondeur prédéterminée. Ensuite, le substrat en silicium monocristallin lOb
qui a été configuré de manière appropriée à l'avance 35 est disposé sur le substrat isolant 2.
Après que le substrat isolant 2 et le substrat en silicium monocristallin lOb configuré de manière appropriée ont été nettoyés à l'aide d'un liquide SC-1 et activés, et comme le montre la figure 3(b), un côté 5 du substrat en silicium monocristallin 16b, c'est-à-dire le côté proche de la position d'implantation dense 15, est aligné avec une zone du substrat isolant 2, zone dont une partie inutile a été éliminée par attaque. Une fois réalisé cet alignement à 10 température ambiante, le substrat en silicium monocristallin 16b et le substrat isolant 2 sont rapprochés étroitement l'un de l'autre afin d'être liés
l'un à l'autre à température ambiante.
Le dispositif à semi-conducteur 40 du présent mode 15 de réalisation comporte, comme cela est visible sur la figure 4, un transistor à film mince bipolaire et à structure latérale dans lequel des ions d'impureté sont implantés dans des zones P et N et dans lequel un collecteur 25, une base 26 et un émetteur 27 sont 20 disposés dans un seul plan. Toutefois, le dispositif à semi-conducteur 40 peut comporter un transistor à film mince et à structure verticale conventionnel. En outre, la jonction peut être formée par diffusion d'impuretés et, à la place du transistor à film mince, il est 25 possible d'utiliser de la même manière un transistor à
induction statique (SIT) ou une diode.
Il faut toutefois noter qu'étant donné que le présent mode de réalisation forme un transistor à film mince bipolaire à structure latérale, ce qui permet de 30 supprimer un processus d'aplanissement exécuté avant la formation du transistor à film mince bipolaire, le procédé de fabrication peut être simplifié et la
productivité peut être augmentée.
Ensuite, un traitement thermique à une température 35 de 400 à 600'C, dans le cas présent à une température d'environ 550'C, afin d'augmenter la température de la position d'implantation dense 15 du substrat en silicium monocristallin lOb jusqu'à une valeur au moins égale à la température à laquelle l'hydrogène se 5 dissocie du silicium monocristallin, afin de pouvoir
réaliser un détachement par délamination d'une partie inutile 11 du substrat en silicium monocristallin lOb, au niveau de la position d'implantation dense 15, pour ainsi former le transistor à film mince de silicium 10 monocristallin bipolaire 16b sur le substrat isolant 2.
Ensuite, une couche détériorée sur la surface du substrat en silicium monocristallin lOb laissé sur le substrat isolant 2, est éliminée par l'exécution d'une attaque isotrope au plasma ou d'une attaque par voie 15 humide, dans le cas présent par une attaque légère sur environ 20 nm par une attaque par voie humide à l'aide d'acide fluorhydrique tamponné. Par conséquent, comme le montre la figure 3(c), le transistor à film mince de silicium monocristallin bipolaire 16b qui a une 20 épaisseur d'environ 80 nm est formé sur le substrat
isolant 2.
Ensuite, comme le montre la figure 3(d), un film de SiO2 4 ayant une épaisseur d'environ 200 nm est déposé pour former un film intermédiaire isolant sur la 25 totalité de la surface du substrat isolant 2 par le
procédé CVD au plasma à l'aide d'un gaz dans lequel SiH4 est mélangé avec N20. Puis, comme le montre la figure 3(d), un film de silicium amorphe 5 ayant une épaisseur d'environ 50 nm est formé par dessus le film SiO2 4 par 30 le procédé CVD au plasma à l'aide d'un gaz SiH4.
Comme on peut le voir sur la figure 3(e), le film de silicium amorphe 5 est ensuite cristallisé par application d'un laser excimère destiné à le chauffer et, par conséquent, une couche de silicium 35 polycristallin est développée et un film mince de silicium non monocristallin 5' est formé. A ce moment-là, la force d'adhérence entre le transistor à film mince de silicium monocristallin bipolaire 16b et
le substrat isolant 2 peut être augmentée.
Puis, comme le montre la figure 3(f), une partie inutile du film de silicium polycristallin 5' est éliminée pour laisser subsister une partie qui deviendra une zone active du dispositif et pour, par conséquent, permettre d'obtenir un motif en forme 10 d'îlot. Ensuite, un film de SiO2 7 ayant une épaisseur d'environ 350 nm est déposé pour former une couche isolante de grille par le procédé CVD au plasma à l'aide d'un gaz dans lequel TEOS est mélangé avec de l'oxygène. Puis, après application d'un photorésist 15 sous la forme d'un film de résine d'aplanissement ayant une épaisseur d'environ 350 nm sur la totalité de la surface, la totalité de la surface du film de résine d'aplanissement et une partie du film de SiO2 4 sont attaquées par une attaque par ions réactifs (RIE) qui 20 est procédé d'attaque anisotrope, à l'aide d'un gaz comprenant de l'oxygène et CF4 (cette étape d'attaque n'est pas représentée), et, après l'aplanissement, un film de SiO2 7 ayant une épaisseur d'environ 60 nm est déposé pour former un film isolant de grille par le 25 procédé CVD au plasma à l'aide d'un gaz dans lequel SiH4
est mélangé avec N20.
Des électrodes de grille 6 sont ensuite formées sur le film de SiO2 7 et, par conséquent, le transistor à film mince de silicium non monocristallin la qui 30 comprend les électrodes de grille 6, le film de SiO2 7 en tant que film isolant de grille, et le film mince de
silicium non monocristallin 5' est obtenu.
Les étapes suivantes, telles que la formation d'un film de SiO2 8 en tant que film intermédiaire isolant 35 d'aplanissement, le perçage d'un trou de contact 21 et la formation d'un câblage métallique 22, sont identiques aux étapes des premier et deuxième modes de
réalisation et ne sont donc pas décrites ici.
Comme cela ressort de la description ci-dessus, le 5 procédé de fabrication du dispositif à semi-conducteur
du présent mode de réalisation est tel que le transistor à film mince de silicium non monocristallin la constitué d'un film mince de silicium polycristallin est formé après la formation du transistor à film mince 10 de silicium monocristallin bipolaire 16b. De cette manière, le transistor à film mince de silicium monocristallin bipolaire 16b peut être lié facilement au substrat isolant plat 2 et, par conséquent, l'étape de liaison peut être simplifiée et la force d'adhérence 15 entre le transistor à film mince de silicium monocristallin bipolaire 16b et le substrat isolant
plat 2 peut être améliorée.
En outre, étant donné que le transistor à film mince de silicium monocristallin du présent mode de 20 réalisation est du type bipolaire, l'étape d'aplanissement n'est pas nécessaire, ce qui permet de réduire les cots de fabrication. De plus, comme dans le cas du transistor MOS, le transistor à film mince de silicium monocristallin bipolaire peut être conçu de 25 telle façon qu'une partie du câblage métallique est formée avant l'exécution de l'étape d'aplanissement, ce
qui permet d'augmenter encore le degré d'intégration.
D'autre part, dans le dispositif à semi-conducteur du présent mode de réalisation, des transistors 30 groupés ne sont pas séparés les uns des autres, comme
cela est visible sur la figure 3(f). Toutefois, si des problèmes, tels qu'un courant de fuite ou une interférence entre les éléments, se posent, il est évidemment possible de séparer les éléments les uns des 35 autres.
Quatrième mode de réalisation Un quatrième mode de réalisation d'un substrat en
silicium monocristallin, d'un dispositif à semiconducteur et d'un procédé de fabrication de ceux-ci 5 selon la présente invention va maintenant être décrit.
Les figures 5(a) à 5(f) sont des vues en coupe transversale montrant les étapes d'un procédé de fabrication du dispositif à semi-conducteur de ce quatrième mode de réalisation de l'invention. On notera 10 que les éléments ayant les mêmes fonctions que ceux décrits dans les premier à troisième modes de réalisation sont désignés par les mêmes numéros de référence et que, dans un souci de simplification, leur
description n'est pas répétée ici.
Un dispositif à semi-conducteur 50 selon le présent mode de réalisation est identique au dispositif à semiconducteur 20 du premier mode de réalisation en ce sens qu'un transistor à film mince de silicium monocristallin MOS et un transistor à film mince de 20 silicium non monocristallin MOS sont formés sur un même substrat isolant 2. En revanche, le dispositif à semiconducteur 50 diffère du dispositif à semiconducteur 20 en ce qu'il utilise pour le film mince de silicium
non monocristallin un silicium à grain continu.
Ainsi, l'utilisation du silicium à grain continu pour le film mince de silicium non monocristallin permet d'obtenir un transistor à film mince de silicium non monocristallin lb dont les caractéristiques sont supérieures à celles d'un transistor à film mince de 30 silicium non monocristallin constitué de silicium polycristallin. Dans le dispositif à semi-conducteur 50 du présent mode de réalisation, un film de SiO2 3, un transistor à film mince de silicium non monocristallin MOS lb et un transistor à film mince de silicium monocristallin MOS
16a sont disposés sur le substrat isolant 2.
En particulier, le transistor à film mince de silicium non monocristallin lb est réalisé à l'aide 5 d'un silicium polycristallin dans lequel les axes des cristaux sont uniformes, c'est-à-dire en utilisant un silicium dit à grain continu pour former un film mince
de silicium non monocristallin 52'.
A cet égard, alors qu'un transistor TFT à canal N 10 formé dans la zone d'un silicium à grain continu conventionnel a une mobilité d'environ 200 cm2/V s, un transistor TFT à canal N formé dans la zone d'un film mince de silicium monocristallin 14a d'un substrat de matrice active pour dispositif d'affichage à cristaux 15 liquides, plus précisément sur le substrat de matrice active du dispositif à semi-conducteur 50 du présent mode de réalisation, a une mobilité d'environ 550 cm2/V.s. Ceci prouve que le présent mode de réalisation permet de fabriquer un substrat de matrice 20 active capable d'une réponse plus rapide qu'un substrat
de matrice active conventionnel.
Dans ce substrat de matrice active pour dispositif d'affichage à cristaux liquides, alors qu'un circuit d'attaque mais également des dispositifs formés dans la 25 zone du film mince de silicium non monocristallin 52' nécessitent un signal et une tension d'alimentation en énergie de 7 à 8V, un organe de commande de cadencement qui est un dispositif formé dans la zone du film mince de silicium monocristallin 14a fonctionne de manière 30 stable avec un signal et une tension d'alimentation en
énergie de 2,7V.
Le procédé de fabrication du dispositif à semiconducteur 50 va maintenant être décrit en référence
aux figures 5(a) à 5(f).
Dans le présent mode de réalisation, comme dans le premier mode de réalisation, un code 1737 (verre d'aluminoborosilicate de métal alcalinoterreux) de Corning est adopté pour le substrat isolant 2, et, 5 comme le montre la figure 5(a), sur la totalité de la surface du substrat isolant 2, un film de Sio2 3 ayant une épaisseur d'environ 100 nm est déposé par le procédé CVD au plasma à l'aide d'un gaz dans lequel
TEOS est mélangé avec 02.
i0 Puis, comme le montre la figure 5(b), sur toute la surface du film de SiO2 3, un film mince de silicium amorphe 51 ayant une épaisseur d'environ 50 nm est déposé par le procédé CVD au plasma à l'aide d'un gaz SiH4. Ensuite, sur toute la surface du film 51, un film 15 de SiO2 52 ayant une épaisseur d'environ 200 nm est déposé par le procédé CVD au plasma à l'aide d'un gaz
dans lequel SiH4 est mélangé avec N20.
Après formation par attaque d'une partie d'ouverture dans une zone prédéterminée du film de SiO2 20 52, un film oxydé (film de SiO2) est formé par une oxydation sur une faible épaisseur de la surface du film mince de silicium amorphe 51 au niveau de la partie d'ouverture, afin de contrôler l'hydrophilie de la surface. La surface qui a été oxydée sur une faible 25 épaisseur est ensuite enduite par centrifugation d'une
solution aqueuse d'acétate de nickel.
Puis, à la suite d'une cristallisation en phase solide à une température de 580'C pendant environ 8 heures, un silicium polycristallin dans lequel les 30 axes des cristaux sont uniformes, c'est-à-dire un silicium dit à grain continu, est développé afin de
former un film mince de silicium à grain continu 51'.
Ensuite, comme cela est visible sur la figure 5(c), le film de Sio2 52 déposé sur le film mince de silicium 35 à grain continu 51' est éliminé. Puis, une zone prédéterminée du film mince de silicium à grain continu
51' est éliminée par attaque.
Ici, comme dans le cas du deuxième mode de réalisation, la surface est aplanie par faisceau de 5 groupes d'ions de gaz (GCIB) à l'aide d'un halogénure gazeux à faible énergie (environ 3keV), afin d'améliorer les caractéristiques de liaison. Comme dans le premier mode de réalisation, le dispositif à semiconducteur 50 du présent mode de réalisation est lui 10 aussi conçu de telle façon qu'une partie destinée à devenir un transistor à film mince de silicium monocristallin MOS en étant soumise à une délamination et à un amincissement est fabriquée à l'avance afin de préparer un substrat en silicium monocristallin lOa 15 dans lequel des ions hydrogène sont implantés par
application d'une énergie prédéterminée.
Puis, comme le montre la figure 5(d), après que le substrat isolant 2 sur lequel le film mince de silicium à grain continu 51' a été formé et le substrat en 20 silicium monocristallin iQa ont été nettoyés à l'aide d'un liquide SC-1 et activés, un côté du substrat en silicium monocristallin lOa, c'est-à-dire le côté proche de la position d'implantation dense 15, est aligné avec une zone du substrat isolant 2 qui a été 25 soumise à l'élimination par attaque. Après exécution de cet alignement à température ambiante, le substrat en silicium monocristallin lOa et le substrat isolant 2 sont mis en contact intime l'un avec l'autre afin
d'être liés l'un à l'autre.
A ce moment-là, la distance entre le film mince de silicium à grain continu 51' et le substrat en silicium monocristallin lOa est d'au moins 0,3 um, et de préférence non inférieure à 0,5 pm. Grâce à cette disposition, il est possible d'empêcher des éléments 35 métalliques, tels que nickel, platine, étain et palladium, utilisés au cours de l'étape de fabrication suivante de se diffuser dans le film mince de silicium monocristallin 14a, pour ainsi stabiliser les caractéristiques du transistor à film mince de silicium monocristallin. Puis, la température de la position d'implantation dense 15 du substrat en silicium monocristallin lOa est augmentée jusqu'à une valeur au moins égale à la température à laquelle l'hydrogène se dissocie du 10 silicium monocristallin, par application d'un laser à la position 15 ou par un recuit à la lampe au cours duquel une température maximale n'est pas inférieure à 700'C, afin que, comme cela est visible sur la figure 5(e), une partie inutile 11 du substrat en silicium 15 monocristallin lOa soit soumise à un détachement par délamination au niveau de la position d'implantation
dense 15 servant de frontière.
Puis, une couche détériorée du film mince de silicium monocristallin iQa laissé sur le substrat 20 isolant 2 est éliminée en étant attaquée légèrement sur environ 10 nm par une attaque anisotrope au plasma ou une attaque par voie humide, dans le cas présent par une attaque par voie humide à l'aide d'acide
fluorhydrique tamponné.
Cette disposition permet de former sur le substrat isolant 2 le film mince de silicium à grain continu 51' et le film mince de silicium monocristallin 14a qui ont
tous deux une épaisseur d'environ 50 nm.
Une partie inutile du film mince de silicium à 30 grain continu 51' est ensuite éliminée par attaque.
Puis, une partie d'ouverture est formée sur le film de SiO2 autour du film mince de silicium à grain continu 51', après quoi, pour opérer la fixation des gaz de Ni qui a été ajouté pour accélérer le développement du 35 cristal, et en utilisant le film de SiO2 comme masque, des ions P' concentrés (15 keV, 5x10l5/cm2) sont implantés, et un traitement thermique à une température d'environ 800'C est exécuté pendant une minute par un
recuit thermique rapide (RTA).
Il est à noter que, bien qu'un espace soit physiquement prévu pour empêcher la diffusion d'atomes de nickel dans le film mince de silicium monocristallin 14a, de faibles quantités d'atomes de nickel peuvent être diffusées au cours du procédé. Ainsi, en dépit du 10 fait qu'il soit préférable qu'une zone active du film mince de silicium monocristallin 14a soit elle aussi soumise à la fixation des gaz, si la formation de l'espace est prioritaire, la fixation des gaz peut être supprimée. Ensuite, une partie inutile du film mince de silicium à grain continu 51' et une partie inutile du film mince de silicium monocristallin 14a sont éliminées par attaque, afin de former un motif en forme
d'îlot qui deviendra une zone active du dispositif.
Puis, un film de SiO2 ayant une épaisseur d'environ 350 nm est déposé par le procédé CVD-P à l'aide d'un gaz dans lequel TEOS est mélangé avec de l'oxygène, et après attaque du motif en forme d'îlot comportant le film de SiO2, sur environ 400 nm par RIE qui est une 25 attaque anisotrope, un film de SiO2 7 destiné à former
un film isolant de grille et ayant une épaisseur d'environ 60 nm est déposé par le procédé CVD au plasma à l'aide d'un gaz dans lequel SiH4 est mélangé avec N20.
A ce moment-là, des parois latérales sont formées 30 au niveau des parties d'extrémité respectives du film mince de silicium monocristallin 14a et du film mince
de silicium à grain continu 51'.
Les étapes suivantes, telles que le dépôt d'un film de SiO2 8 destiné à former un film intermédiaire isolant 35 d'aplanissement, le perçage d'un trou de contact 21 et la formation d'un câblage métallique 22, sontidentiques aux étapes correspondantes des premier et deuxième modes de réalisation et ne sont donc pas
décrites ici.
Comme cela ressort de la description ci-dessus, le
procédé de fabrication du dispositif à semi-conducteur 50 du présent mode de réalisation est tel que le transistor à film mince de silicium monocristallin 16a est formé après la formation du silicium polycristallin 10 sous la forme d'un film mince de silicium non monocristallin, après quoi le film de SiO2 7 destiné à former un film isolant de grille du transistor à film mince de silicium non monocristallin lb est déposé. Ce procédé permet de réduire le nombre de films de SiO2 et, 15 par conséquent, de simplifier le processus de fabrication. Cinquième mode de réalisation Un cinquième mode de réalisation d'un substrat en silicium monocristallin, d'un dispositif à semi20 conducteur et d'un procédé pour fabriquer ceux-ci selon la présente invention va être décrit ci-après. Les figures 6(a) à 6(h) sont des vues en coupe transversale montrant les étapes d'un procédé de fabrication du dispositif à semi-conducteur de ce cinquième mode de 25 réalisation de la présente invention. On notera que les
éléments qui ont les mêmes fonctions que ceux décrits dans les premier à quatrième modes de réalisation sont désignés par les mêmes numéros de référence et que, dans un souci de simplification, leur description n'est 30 pas répétée ici.
Un dispositif à semi-conducteur 60 selon le présent mode de réalisation est identique au dispositif à semiconducteur 40 du troisième mode de réalisation dans la mesure o un transistor à film mince de silicium 35 monocristallin bipolaire et un transistor à film mince de silicium non monocristallin MOS sont formés sur un
seul substrat isolant 2.
En revanche, le dispositif à semi-conducteur 60 diffère du dispositif à semi-conducteur 40 du troisième 5 mode de réalisation en ce sens que, dans le dispositif à semi-conducteur 60, un transistor à grille inférieure est formé comme transistor à film mince de silicium non monocristallin. Jusqu'à l'étape de séparation par délamination, le 10 procédé de fabrication du dispositif à semi-conducteur du présent mode de réalisation est identique au procédé de fabrication du dispositif à semi- conducteur 30 du deuxième mode de réalisation. De même, un dispositif à semi-conducteur fabriqué à l'aide du 15 procédé du présent mode de réalisation a une structure
identique à celle du dispositif à semi-conducteur 30.
Comme cela est visible sur la figure 6d, les étapes qui suivent la séparation par délamination sont exécutées de la manière suivante. Une fois qu'une 20 partie destinée à former un dispositif en silicium monocristallin a été séparée, un film intermédiaire isolant est déposé sur la totalité de la surface, et des électrodes de grille 6 destinées à définir un transistor TFT en silicium amorphe et un circuit sont 25 formées. Puis, un film isolant de grille 62 et un film
de silicium amorphe non dopé 63 sont formés suivant une configuration en forme d'îlots, après quoi un film mince des silicium amorphe N+ 64 et un câblage métallique 65 pour les fils de la source et du drain 30 sont formés.
Il convient de préciser ici que, bien que cela ne soit pas représenté, pour des applications telles qu'un dispositif d'affichage à cristaux liquides, un film de protection isolant, un film d'aplanissement et un film conducteur transparent pour un affichage sont également déposés. Un procédé pour fabriquer le dispositif à semiconducteur 60 va maintenant être décrit en référence aux figures 6(a) à 6(h). Tout d'abord, comme le montre la figure 6(a), un code 1737 (verre d'aluminoborosilicate de métal alcalinoterreux) de Corning est adopté pour le substrat isolant 2. Puis, sur la totalité de la surface 10 de ce substrat isolant 2, un film de SiO2 3 ayant une épaisseur d'environ 50 nm est déposé par le procédé CVD au plasma à l'aide d'un gaz dans lequel TEOS est
mélangé avec 02.
Ici, comme dans le cas du dispositif à semi15 conducteur 40 du troisième mode de réalisation, le dispositif à semi-conducteur 60 du présent mode de réalisation est lui aussi conçu de telle façon qu'une partie 16b qui deviendra un transistor à film mince de silicium monocristallin bipolaire après délamination et 20 amincissement, est fabriquée à l'avance de manière à préparer un substrat en silicium monocristallin 10b, substrat en silicium monocristallin 10b dans lequel des ions hydrogène à une concentration prédéterminée sont implantés avec une énergie prédéterminée, après quoi le 25 substrat en silicium monocristallin 10b est reconfiguré
pour avoir une taille prédéterminée.
Après que le substrat isolant 2 et le substrat en silicium monocristallin 10b ont été découpés, nettoyés à l'aide d'un liquide SC-1 et activés, comme on peut le 30 voir sur la figure 6(b), un côté du substrat en silicium monocristallin 10b, c'est-à-dire le côté proche de la position d'implantation dense 15, est aligné avec une position prédéterminée, par un procédé identique au procédé utilisé dans le premier mode de 35 réalisation. Une fois cet alignement réalisé, le
substrat en silicium monocristallin lOb et le substrat isolant 2 sont mis en contact intime l'un avec l'autre afin d'être liés l'un à l'autre à température ambiante.
Bien que cela ne soit pas représenté, un câblage 5 métallique peut être formé à l'avance sur le substrat en silicium monocristallin, ce qui permet d'atteindre un niveau d'intégration plus élevé grâce à une miniaturisation. Ensuite, un traitement thermique à une température 10 de 400 à 600'C, dans le cas présent à une température d'environ 550'C, est exécuté afin que la température de la position d'implantation dense 15 du substrat en silicium monocristallin lOb soit augmentée jusqu'à une valeur au moins égale à la température à laquelle 15 l'hydrogène se dissocie du silicium monocristallin, et, ainsi, comme le montre la figure 6(c), le substrat en silicium monocristallin lOb est soumis à une séparation par délamination au niveau de la position d'implantation dense 15 qui sert de frontière. Lorsque 20 le câblage métallique a été formé à l'avance, un point de fusion de celui-ci est supérieur à la plage de températures indiquée ci-dessus, même si le câblage métallique est constitué d'un alliage d'aluminium, dans le cas o il n'est pas tenu compte de la formation de 25 bosses, et, par conséquent, il est inutile de changer
le procédé de fabrication.
Ensuite, une partie du film mince de silicium monocristallin 14b restant sur le substrat isolant 2 est éliminée par attaque et, par conséquent, le film 30 mince de silicium monocristallin 14b est configuré en forme d'îlots. Puis, une couche détériorée de la surface du film 14b est attaquée légèrement sur environ 10 nm par une attaque isotrope au plasma ou une attaque par voie humide, dans le cas présent par une attaque par voie humide à l'aide d'acide fluorhydrique tamponné. Ainsi, une partie du transistor à film mince MOS constitué du film mince de silicium monocristallin 14b 5 qui a une épaisseur d'environ 50 nm est formée sur le
substrat isolant 2.
Ensuite, comme le montre la figure 6(d), sur la totalité de la surface du substrat isolant 2, un film de SiO2 (film intermédiaire isolant 61) ayant une 10 épaisseur d'environ 200 nm est déposé par le procédé CVD au-plasma à l'aide d'un gaz dans lequel SiH4 est
mélangé avec N20.
Puis, un film mince de TaN est déposé sur la totalité du film de SiO2 61 par pulvérisation 15 cathodique, et un motif prédéterminé est réalisé sur celui-ci pour former un câblage d'une couche de grille, telle que des électrodes de grille 6 et des lignes de
bus de grille.
Il faut noter que le câblage de la couche de grille 20 n'a pas nécessairement à être constitué des matières indiquées ci-dessus et que, par conséquent, il est possible d'utiliser différents métaux pour le réaliser, tels qu'aluminium et alliage d'aluminium, en fonction d'une résistance électrique, d'une résistance à la 25 chaleur, d'étapes de fabrication ultérieures, etc. Ensuite, comme le montre la figure 6(e), un film de nitrure de silicium 62 ayant une épaisseur d'environ 200 nm est déposé pour former un film isolant de grille par le procédé CVD au plasma à l'aide d'un gaz SiH4 et 30 d'un gaz NH3. Ensuite, un film de silicium amorphe 63 ayant une épaisseur d'environ 50 nm est déposé par le procédé CVD au plasma à l'aide d'un gaz SiH4, film de silicium amorphe 63 sur lequel un film de silicium amorphe N+ 64 dopé par des impuretés P est ensuite déposé à l'aide d'un mélange de gaz SiH4 et PH3 sur une
épaisseur d'environ 30 nm.
* Puis, comme le montre la figure 6(f), une partie en forme d'îlots d'un film de silicium amorphe, non dopé 5 et dopé par des impuretés P, partie qui est destinée à devenir un transistor, est réalisée par attaque, et, comme cela est visible sur la figure 6(g), un film de titane destiné à former un film métallique 65 pour un câblage de bus de source est déposé par pulvérisation 10 cathodique et conformé pour présenter un motif prédéterminé. Il est à noter que le film métallique 65 utilisé pour le câblage de bus de source n'a pas non plus nécessairement à être constitué de titane et qu'il est 15 par conséquent possible d'utiliser différents métaux pour le réaliser, tels qu'aluminium et alliage d'aluminium, compte tenu d'une résistance électrique, d'une résistance thermique, d'étapes de fabrication ultérieures, etc. Puis, comme le montre la figure 6(h), une couche N+
située dans une zone prédéterminée (destinée à former un canal entre la source et le drain) du silicium amorphe en forme d'îlots 63 (ainsi qu'une partie de la couche non dopée) est(sont) éliminée(s) par attaque 25 pour former un transistor TFT amorphe.
Un film de nitrure de silicium ayant une épaisseur d'environ 200 nm est ensuite déposé pour former un film de protection isolant par le procédé CVD au plasma à
l'aide d'un gaz SiH4 et d'un gaz NH3.
Ensuite, comme dans le procédé de fabrication d'un substrat de matrice active constitué de silicium amorphe conventionnel, par exemple, un film intermédiaire en résine et des électrodes transparentes sont formés pour permettre d'obtenir finalement un substrat de matrice active pour dispositif d'affichage
à cristaux liquides.
Comme cela ressort de la description ci-dessus,
étant donné que le dispositif à semi-conducteur 60 du 5 présent mode de réalisation comporte un silicium amorphe pour former le film mince de silicium non monocristallin, le procédé de fabrication du film de silicium non monocristallin peut être simplifié et les cots de fabrication du dispositif à semi-conducteur 60 10 peuvent être réduits. En outre, comme le silicium
amorphe possède une caractéristique de faible courant à l'état bloqué, le dispositif à semi-conducteur 60 peut être adopté pour des dispositifs tels qu'un dispositif d'affichage à cristaux liquides à faible consommation 15 d'énergie.
Il faut noter que, bien que le transistor à film mince de silicium non monocristallin lc utilise un silicium amorphe pour le film mince de silicium non monocristallin, un film mince de silicium polycristallin ou un film mince de silicium à grain continu peut être adopté pour le film mince de silicium
non monocristallin.
En outre, étant donné que le transistor à film mince de silicium non monocristallin lc est conçu pour 25 que les électrodes de grille 6 soient disposées du côté du substrat isolant 2, c'est-à-dire que le transistor à film mince de silicium non monocristallin lc présente une structure à grille inférieure, le silicium amorphe est donc facile à former et, par conséquent, la 30 productivité est améliorée grâce à la simplification du procédé de fabrication, ce qui permet de réduire les
cots de fabrication du dispositif à semi-conducteur.
On notera que, bien que le transistor à film mince de silicium non monocristallin lc du présent mode de 35 réalisation présente une structure à grille inférieure, il n'est pas nécessairement limité à cette structure et peut par conséquent être conçu de telle façon qu'un silicium non monocristallin, un film isolant de grille et une grille sont disposés dans cet ordre à partir du substrat. Comme le montre la figure 7, les dispositifs à semi-conducteur respectifs qui ont été décrits dans les premier à cinquième modes de réalisation peuvent être réalisés sous la forme d'une partie de circuit 10 à haute fonctionnalité (comprenant un convertisseur numérique/analogique à grande vitesse, un organe de commande de cadencement à grande vitesse, un circuit de traitement d'images etc.) 71 sur un substrat de matrice active 70 comprenant des parties d'affichage 72. Il est 15 en outre possible de réaliser un dispositif d'affichage en utilisant le substrat de matrice active 70 comme
panneau d'affichage.
Il est à noter que, dans les transistors à film mince de silicium monocristallin 13a et 13b des premier 20 à cinquième modes de réalisation, une couche de câblage constituée d'un métal à point de fusion élevé peut être disposée au-dessus de la couche de grille. Plus précisément, il est possible d'adopter la configuration suivante dans laquelle un câblage destiné à un circuit 25 nécessitant une micro-fabrication est formé à l'aide d'un alliage TiW, et après la formation d'un film intermédiaire isolant par le procédé CVD ou PECVD à l'aide de TEOS, d'un gaz SiH4 et d'un gaz N20, un aplanissement est réalisé par des procédés tels que le 30 procédé CMP, après quoi des ions hydrogène sont implantés à une concentration prédéterminée dans le
film aplani avec une énergie prédéterminée.
De cette manière, un transistor à film mince de silicium monocristallin sur lequel un câblage 35 métallique et formé à l'avance est réalisé sur un substrat isolant, un câblage métallique étant ensuite formé après la formation d'un film d'oxyde, pour permettre d'obtenir un dispositif à semi-conducteur comportant un double câblage métallique, et de réaliser 5 un circuit fonctionnel présentant un niveau
d'intégration plus élevé.
Ici, le métal à point de fusion élevé utilisé pour la couche de câblage métallique peut être choisi parmi des matières telles que silicium polycristallin, 10 siliciure de différents métaux, titane, tungstène, molybdène, titane/tungstène, nitrate de tantale et tantale, sous réserve de leur résistance à la température du traitement thermique exécuté lors du détachement par délamination du substrat en silicium 15 monocristallin. Lorsque le détachement par délamination du substrat en silicium monocristallin est réalisé à l'aide d'une lumière laser, la résistance à la chaleur
n'a pas besoin d'être aussi élevée.
En outre, la présente invention n'est pas limitée 20 aux modes de réalisation décrits ci-dessus. Ainsi, par exemple, le procédé de fabrication du silicium non monocristallin, la matière et l'épaisseur du film intermédiaire isolant, etc. peuvent être modifiés en
fonction des connaissances de l'homme de l'art.
D'autre part, le dispositif à semi-conducteur formé de silicium monocristallin ne se limite pas non plus au transistor MOS et au transistor bipolaire et peut, par conséquent, être formé par un transistor SIT ou une diode. A titre d'exemple, le dispositif à film mince de silicium monocristallin susmentionné est de préférence pourvu d'un transistor à film mince de silicium monocristallin MOS et (i) d'un capteur d'images comprenant une diode Schottky/à jonction PN ou 35 (ii) d'un capteur d'images à dispositif à couplage de charge (CCD). La vue en coupe transversale de la figure 20 représente un exemple de ce type de dispositif à semi-conducteur comprenant un capteur d'images CCD et une diode à jonction PN. De cette manière, il est 5 possible de concevoir une configuration dans laquelle un capteur d'images 17 est formé à l'aide d'un film mince de silicium monocristallin 14c, ce capteur d'images 17 ainsi qu'un transistor à film mince de silicium monocristallin MOS (non représenté) étant 10 formés dans un substrat isolant 2. Ici, une grille de transfert 12a est constituée de matières identiques à celles du transistor à film mince de silicium monocristallin MOS. Grâce à cette configuration, il est possible d'intégrer des dispositifs à film mince de 15 conceptions ou de structures différentes dans des zones différentes et, par conséquent, des dispositifs CMOS, tels qu'un capteur d'images et des dispositifs ayant des structures différentes de celles des dispositifs CMOS, peuvent être intégrés facilement, même si la 20 coexistence de ces dispositifs s'est avérée jusqu'à maintenant extrêmement difficile, pour pouvoir ainsi créer des dispositifs à haute fonctionnalité qu'il n'a
pas été possible de fabriquer jusqu'ici.
Ainsi, l'un des avantages majeurs de la présente 25 invention réside en ce que des dispositifs à semiconducteur différents ayant des caractéristiques différentes peuvent être intégrés sur un substrat en
verre unique.
En outre, bien que les exemples des premier à 30 cinquième modes de réalisation décrits précédemment concernent deux transistors à film mince de silicium différents ayant des caractéristiques différentes, la présente invention n'est pas limitée à cette configuration et un dispositif à semi-conducteur selon 35 la présente invention peut être conçu de façon que trois dispositifs ou plus ayant des caractéristiques
différentes soient formés sur un même substrat.
Par exemple, dans le cas d'un dispositif à semiconducteur dans lequel un transistor MOS et un 5 transistor bipolaire sont réalisés sous la forme de transistors à film mince de silicium monocristallin, tandis qu'un transistor MOS est réalisé sous la forme d'un transistor à film mince de silicium non monocristallin, trois dispositifs à semi-conducteur 10 ayant des caractéristiques différentes peuvent être formés sur un seul substrat, ce qui permet d'obtenir un dispositif à semi-conducteur très performant et très fonctionnel. Un exemple d'un tel dispositif à semiconducteur est représenté sur la figure 19. Cette 15 figure est équivalente à la vue en coupe transversale de l'étape de procédé de fabrication représentée sur
les figures 1(f) et 3(f).
Dans un dispositif à semi-conducteur de ce type, un film mince de silicium monocristallin d'un transistor à 20 film mince MOS formé de silicium monocristallin est de préférence plus mince qu'un film mince de silicium
monocristallin d'un transistor à film mince bipolaire.
Ceci s'explique par le fait qu'il est connu de manière générale que des transistors à film mince MOS 25 plus minces ont de meilleures caractéristiques, tandis que des transistors à film mince bipolaires relativement plus épais ont de meilleures caractéristiques. Il faut noter que, dans un transistor à film mince 30 MOS formé par un film mince de silicium monocristallin,
la largeur des lignes de grille n'est de préférence pas supérieure à 1 pm. De même, dans un transistor à film mince bipolaire formé par un film mince de silicium monocristallin, la largeur de la base n'est de 35 préférence pas supérieure à 2,5 pm.
De manière davantage préférable, la largeur de la base ne dépasse pas 1 pm, car plus la base est étroite, plus la diffusion et le passage des porteurs
minoritaires sont efficaces, d'o un gain de temps.
Grâce à cette configuration, il est possible
d'accroître la vitesse de commutation du transistor.
Sixième mode de réalisation Un sixième mode de réalisation d'un substrat en silicium monocristallin, d'un dispositif à semi10 conducteur et d'un procédé de fabrication de ceux-ci conformément à la présente invention va maintenant être décrit. Il convient de rappeler que les éléments ayant les mêmes fonctions que ceux décrits dans les premier à cinquième modes de réalisation sont désignés par les 15 mêmes numéros de référence et que, dans un souci de
simplification, leur description n'est pas répétée ici.
Dans le présent mode de réalisation, l'épaisseur du substrat en silicium monocristallin est, avant liaison, d'environ 70 pim, tandis que dans les premier à 20 cinquième modes de réalisation, l'épaisseur du substrat en silicium monocristallin avant liaison est d'environ 100 pim. Bien que le présent mode de réalisation et les premier à cinquième modes de réalisation soient de conception identique, excepté en ce qui concerne 25 l'épaisseur du substrat en silicium monocristallin
avant liaison, le présent mode de réalisation présente une liaison d'excellente qualité entre le substrat en verre et le substrat en silicium et, en particulier, le défaut d'alignement au niveau des coins du substrat est 30 réduit.
Il convient de préciser que, dans le présent mode de réalisation, l'épaisseur est réduite après l'implantation des ions hydrogène par un procédé d'abrasion employé pour les cartes à circuits intégrés. 35 Plus l'épaisseur du silicium monocristallin est faible, meilleure est la qualité de la liaison. Cependant, compte tenu de la maniabilité du silicium monocristallin, l'épaisseur se situe de préférence dans
la plage d'environ 50 à 100 pm.
De plus, bien que tous les modes de réalisation
décrivent un transistor MOS, la présente invention n'est pas limitée à un transistor de ce type. Ainsi, par exemple, même si un transistor métalisolant-semiconducteur (MIS) est adopté, les mêmes effets peuvent 10 être obtenus.
Ici, le transistor MIS est un transistor qui utilise un film de nitrure de silicium pour le film isolant de grille et, étant donné que l'effet de champ électrique de ce transistor est important du fait de la 15 grande permittivité du film isolant de grille, le transistor peut fonctionner à des tensions faibles même
si. un courant de fuite de la grille augmente.
Septième mode de réalisation
Un septième mode de réalisation de la présente 20 invention va maintenant être décrit.
Dans les modes de réalisation décrits précédemment, après la formation d'une structure de dispositif à semi-conducteur sur un substrat en silicium monocristallin, le substrat en silicium monocristallin 25 est séparé (divisé) afin de former un film mince de
silicium monocristallin sur un substrat isolant.
Cependant, la présente invention n'est pas limitée à cette configuration. Ainsi, il est possible de concevoir une configuration dans laquelle un substrat 30 en silicium monocristallin ne comportant pas de
* structure de dispositif à semi-conducteur est séparé afin de disposer un film mince de silicium monocristallin sur un substrat isolant, après quoi une structure de dispositif à semi-conducteur est formée 35 sur le film mince de silicium monocristallin.
Comme cela est représenté sur la figure 10, un substrat de type silicium sur isolant (SOI) 101 du présent mode de réalisation est réalisé par liaison d'un substrat transmettant la lumière (substrat 5 isolant) 102 avec un film mince de silicium
monocristallin 105.
Plus précisément, sur le substrat 102 transmettant la lumière, un film de silicium oxydé (film isolant) 103 est déposé. Ce substrat 102 transmettant la lumière 10 est, par exemple, un substrat en verre amorphe sans alcali transmettant la lumière et à point de trempe élevé, tel que le code 1737 (verre d'aluminoborosilicate de métal alcalinoterreux) de Corning . Le film mince de silicium monocristallin 105 15 est ensuite recouvert d'un film de silicium oxydé (film de recouvrement) 104, après quoi une interface (surface) de liaison au niveau de laquelle le film de silicium oxydé 103 est lié au film de silicium oxydé 104 est formée. Les étapes de fabrication du substrat 20 de type SOI 101 vont être décrites ci-après en
référence aux figures 11(a) à 11(g).
Sur le substrat 102 transmettant la lumière représenté sur la figure 11(a) , un film de silicium oxydé 103 est formé. Ainsi, comme le montre la figure 25 11(b), le film de silicium oxydé 103 est déposé sur le
substrat 102 transmettant la lumière. Le film de silicium oxydé 103 est disposé de cette manière car la mouillabilité par l'eau (l'hydrophilie) du substrat 102 transmettant la lumière est insuffisante sans le film 30 de silicium oxydé 103.
L'épaisseur du film de silicium oxydé 103 se situe de préférence dans la plage d'environ 40 à 300 nm, et est d'environ 100 nm. dans ce mode de réalisation. Le procédé de formation du film n'est pas particulièrement 35 limité. Par exemple, à l'aide d'un procédé CVD au plasma TEOS-02, un gaz tétraorthosilicate (TEOS) est mélangé avec un gaz oxygène dans une chambre à vide, après quoi le film de silicium oxydé 103 qui a une épaisseur d'environ 100 nm est formé par une décharge de plasma à une température d'environ 320'C. De plus, étant donné que le film de silicium oxydé 103 est formé dans des conditions thermiquement déséquilibrées à des températures relativement faibles (300-400C), le rapport de composition du silicium sur 0o l'oxygène n'est pas tout à fait de 1:2 et est, par conséquent, de 1:1,9, par exemple. Néanmoins, le film 103 du présent mode de réalisation est un film de silicium dit oxydé, c'est-à- dire un film isolant de SiO2. Il convient de préciser que, lorsque l'oxydation 15 est réalisée à une température d'environ 900'C, le film de silicium oxydé 103 est formé dans des conditions thermiquement équilibrées, de sorte que le rapport de composition du silicium sur l'oxygène est exactement de 1:2. Dans ce cas, la tangente de l'inclinaison maximale des micro-aspérités présentes à la surface du film de silicium oxydé 103 par rapport à la surface plane du substrat n'est pas supérieure à 0,06. Plus précisément, par exemple, en ce qui concerne des micro-aspérités 25 n'ayant pas une hauteur supérieure à 5 nm et mesurées dans un carré de 1-5 pm sur la surface du film de silicium oxydé 103, la tangente de l'inclinaison maximale des micro-aspérités par rapport à la surface du substrat 102 transmettant la lumière ne dépasse pas 30 0,06. Ces micro-aspérités de la surface seront décrites
plus loin.
D'autre part, le film mince de silicium
monocristallin 105 visible sur la figure 10 est réalisé à partir du substrat en silicium monocristallin 106, 35 comme cela est représenté sur la figure 1l(c).
La surface du substrat en silicium monocristallin 106 est soumise à un traitement thermique, puis recouverte du film de silicium oxydé 104, comme le montre la figure 11(d). L'épaisseur du film de silicium 5 oxydé 104 est de préférence dans la plage de 5 à 300 nm et, de manière davantage préférée, dans la plage de 40 à 300 nm. Dans le cas présent, l'épaisseur est
d'environ 100 nm.
Puis, comme le montre la figure 11(e), des ions 10 hydrogène indiqués par des flèches sur cette figure sont implantés dans une interface prédéterminée (position d'implantation dense d'ions hydrogène) du substrat en silicium monocristallin 106. Ici, comme le montre la figure l1(e), la position d'implantation 15 dense 110 est située à une profondeur prédéterminée par
rapport à la surface.
Ensuite, comme le montre la figure 11(f), le substrat 102 transmettant la lumière, de la figure 11(c), est lié au substrat en silicium monocristallin 20 106 de la figure l1(e), après que ces substrats ont été nettoyés à l'aide d'un liquide SC-1 et séchés. Les étapes de nettoyage etde séchage vont maintenant être décrites. Dans le présent mode de réalisation, le substrat 25 102 transmettant la lumière sur lequel le film de silicium oxydé 103 est disposé pour former un film de recouvrement est lié au substrat en silicium monocristallin 106 dont la surface est oxydée et recouverte du film de silicium oxydé 104, sans 30 utilisation d'adhésif. Pour réaliser cette liaison, l'état, la propreté et le degré d'activité des surfaces respectives des films sont des facteurs très importants. Il convient de préciser que cette liaison sans 35 adhésif est réalisée grâce aux contributions de la force de Van der Waals, du dipôle électrique et de la liaison hydrogène. Les surfaces respectives des substrats sont liées facilement l'une à l'autre, en particulier lorsqu'elles présentent toutes deux une 5 similarité en termes d'équilibre des contributions
mentionnées ci-dessus.
Tout d'abord, le substrat 102 transmettant la lumière recouvert par le film de silicium oxydé 103, et le substrat en silicium monocristallin 106 dont la 10 surface est oxydée et recouverte par le film de silicium oxydé 104 sont nettoyés à l'aide d'un
liquide SC-1.
Le liquide SC-1 s'obtient en mélangeant de l'ammoniaque du commerce (NH40H: solution à 30%), de 15 l'eau oxygénée (H202: solution à 30%) et de l'eau pure (H20) dans des proportions prédéterminées. Par exemple,
ces éléments sont mélangés dans un rapport de 5:12:60.
Le substrat 102 transmettant la lumière et le
substrat en silicium monocristallin 106 sont immergés 20 dans ce liquide SC-1 pendant 10 minutes.
Il convient de noter que, dans un ouvrage intitulé "Technologie de l'ultra haute intégration (USLI) ultra propre" (Tadahiro Omi; Baihukan; page 172), il est indiqué que l'ammoniaque attaque légèrement la surface 25 du silicium oxydé, de sorte que l'immersion ne doit pas
durer longtemps.
Ensuite, le substrat 102 transmettant la lumière et le substrat en silicium monocristallin 106 sont rincés à l'eau pure courante pendant 10 minutes, pour ainsi 30 achever l'étape de nettoyage. La résistivité de cette eau pure est, par exemple, d'au moins 10MQcm. Puis, les substrats nettoyés sont séchés rapidement à l'aide de dispositifs tels qu'un appareil de séchage par centrifugation, après quoi le substrat 102 transmettant 35 la lumière qui est recouvert par le film de silicium oxydé 103 et le substrat en silicium monocristallin 106 dont la surface a été oxydée et recouverte par le film de silicium oxydé 104 sont mis en contact l'un avec
l'autre et liés l'un à l'autre.
Ensuite, pour former le film mince de silicium monocristallin 105 en séparant le substrat en silicium monocristallin 106, un traitement thermique est exécuté par un recuit pendant 30 minutes dans un four électrique ou par un recuit à la lampe. Grâce à cette 10 étape, comme le montre la figure 11(g), un substrat en silicium monocristallin 106a est séparé au niveau d'une position d'implantation dense 110 d'ions hydrogène afin de former le substrat de type SOI 101 comprenant le film mince de silicium monocristallin 105. Dans ce 15 cas, la qualité de la liaison au niveau de l'interface
de liaison ne se détériore pas.
Il est à noter que l'épaisseur du film mince de silicium monocristallin 105 formé sur la surface du substrat de type SOI 101 est de préférence de 300 nm. 20 De même, les orientations des cristaux de la surface du film mince de silicium monocristallin 105, c'est-à-dire la surface tournée vers le substrat, sont définies pour être selon les plans (100), (110) et (111). Grâce à cette configuration, il est possible d'obtenir une 25 surface de miroir suffisamment plane. En d'autres termes, il est possible de fabriquer un substrat de type SOI présentant une surface de film de silicium
plane qui ne nécessite pas de polissage.
L'état de la surface du film de silicium oxydé 103 30 visible sur la figure 11(b) va maintenant être décrit
en référence à la figure 12.
Comme le montre la figure 12, la surface du film de silicium oxydé 103 formé sur le substrat 102 transmettant la lumière présente des microaspérités. 35 L'image de la surface représentée sur la figure 12 indique les données des micro-aspérités le long d'une ligne particulière, données qui sont extraites d'une image observée à l'aide d'un microscope à force atomique (AFM), de la surface du film de silicium oxydé 103. Dans le film de silicium oxydé 103 du présent mode de réalisation, l'inclinaison maximale des microaspérités sur la surface du substrat 103 par rapport à la surface du substrat 103 ne dépasse pas 0,04. Ici, la 10 surface du substrat 102 transmettant la lumière est parallèle à une ligne en pointillés de la figure 12,
qui indique une hauteur égale à zéro.
Lorsque le film de silicium oxydé 103, formé comme indiqué ci-dessus, et le substrat en silicium 15 monocristallin 106 recouvert du film de silicium oxydé 104 sont nettoyés à l'aide du liquide SC-1, rincés à l'eau pure, séchés, puis mis en contact l'un avec l'autre, le film de silicium oxydé 103 est lié au film de silicium oxydé 104, sous l'effet de l'application 20 d'une faible force. A ce moment-là, une fois qu'une force initiale a été exercée, les films commencent à se lier l'un à l'autre de manière autonome. Cette liaison autonome sera appelée ci-après aptitude à la liaison autonome. Un exemple de section transversale d'un film de silicium oxydé de configuration conventionnelle sur un substrat est représenté sur la figure 16. Dans cet exemple, un film de silicium oxydé ayant une épaisseur d'au moins 500 nm est formée sur un substrat. Comme le 30 montre la figure, la tangente de l'inclinaison maximale des micro-aspérités de la surface par rapport à la surface du substrat ne dépasse pas 0,06. On notera que, dans le présent exemple, une valeur absolue (variation verticale par rapport à la surface du substrat) des 35 micro-aspérités présentes sur la surface du film de silicium oxydé conventionnel n'est approximativement pas supérieure à une valeur absolue des micro-aspérités de la surface du film de silicium oxydé 103 du présent
mode de réalisation, représentée sur la figure 12.
Dans le présent exemple, lorsque le substrat sur lequel le film de silicium oxydé a été déposé, comme sur la figure 16, est mis en contact avec un morceau de silicium monocristallin, ces éléments ne peuvent pas se lier correctement l'un à l'autre. En effet, lorsque la 10 tangente de l'inclinaison maximale des micro-aspérités présentes sur la surface par rapport à la surface du substrat n'est pas inférieure à 0,06, le substrat et le morceau de silicium monocristallin n'exercent pas leur
aptitude à la liaison autonome.
Il faut noter que le film de silicium oxydé 104 déposé sur le substrat en silicium monocristallin 106 est réalisé de telle manière qu'un film oxydé thermiquement est formé sur un substrat en silicium monocristallin plat dans des conditions d'équilibre 20 thermique. Cela signifie, par exemple, qu'étant donné que des substrats en silicium monocristallin 106 disponibles dans le commerce sont de manière générale plans, on peut attendre un certain degré de planéité dans le cas d'un film de recouvrement ayant une 25 épaisseur prédéterminée. Le film de silicium oxydé 104 est plat dans une certaine mesure, à condition que son
épaisseur ne soit pas supérieure à environ 500 nm.
Ainsi, même si des mesures sont prises contre la détérioration des caractéristiques de liaison due aux 30 micro-aspérités présentes sur la surface, mesures qui
peuvent consister en une amélioration de l'état de propreté avant la liaison, il n'est pas possible d'obtenir des caractéristiques de liaison suffisantes.
C'est la raison pour laquelle des problèmes, tels qu'un 35 pelage du film mince de silicium monocristallin lors de la séparation, sont inévitables. En effet, dans certains cas, la seule amélioration de l'état de propreté ne suffit pas à empêcher l'apparition de ces problèmes. En ce qui concerne le substrat sur lequel est déposé le film de silicium oxydé dans lequel la tangente de l'inclinaison maximale des micro-aspérités n'est pas inférieure à 0,06, un polissage de surface à l'aide d'un procédé de polissage chimico-mécanique 10 (CMP) est réalisé. Ceci permet de faire en sorte que la tangente de l'inclinaison maximale des micro-aspérités présentes sur le film de silicium oxydé qui a été déposé en recouvrement, par rapport à la surface du substrat ne soit pas supérieure à 0,06, de préférence 15 pas supérieure à 0,04. Dans ce cas, le substrat sur lequel le film de silicium oxydé a été déposé et le morceau de silicium monocristallin peuvent être mis en contact l'un avec l'autre, puis liés, sans aucun problème. La mouillabilité par l'eau du substrat 102 transmettant la lumière recouvert par le film de silicium oxydé 103 du présent mode de réalisation est mesurée après le nettoyage réalisé à l'aide du liquide SC-1. Plus précisément, comme le montre la figure 13, 25 un angle de contact 0 par rapport à l'eau W est mesuré
au moyen d'un dispositif de mesure d'angle de contact.
A l'aide du dispositif de mesure d'angle de
contact, une image de l'eau W au moment de son contact avec la surface du film de silicium oxydé 103 est prise 30 pour permettre une observation en coupe transversale.
Ici, un angle formé entre une ligne tangentielle (ligne en pointillés) le long de la partie d'extrémité de la goutte d'eau W en contact avec la surface du film de silicium oxydé 103 et la surface du substrat 102 transmettant la lumière est défini comme l'angle de
contact 0.
Le substrat 102 transmettant la lumière et la goutte d'eau W sont à une température de 250C. L'angle 5 de contact 0 est mesuré à partir de l'image réalisée
immédiatement après l'entrée en contact de l'eau W avec la surface du film de silicium oxydé 103. La goutte d'eau W représente une quantité d'eau de 1 microlitre, et pour l'eau W, "de l'eau pour injections" produite i0 par Otsuka Pharmaceutical Co., Ltd est utilisée.
Dans le cas du substrat 102 transmettant la lumière qui présente des micro-aspérités, comme le montre la figure 12, et qui est recouvert par le film de silicium oxydé 103 du présent mode de réalisation, l'angle de contact 0 par rapport à l'eau W n'est pas supérieur à
après nettoyage à l'aide du liquide SC-1, et, comme cela a été décrit précédemment, la tangente du film de silicium oxydé 103 par rapport à l'inclinaison maximale des micro-aspérités présentes sur le substrat 102 20 transmettant la lumière n'est pas supérieure à 0,04.
Par ailleurs, la mouillabilité du substrat en silicium monocristallin 106 qui est oxydé et recouvert par le film de silicium oxydé 104 est également mesurée d'une manière semblable à celle du substrat 102 25 transmettant la lumière. Dans ce cas également, l'angle de contact 0 par rapport à l'eau W n'est pas supérieur à
après le nettoyage à l'aide du liquide SC-1.
Comme dans la description précédente, une fois que
le film de silicium oxydé 103 et le film de silicium 30 oxydé 104 ont été séchés et mis en contact l'un avec l'autre, ils se lient alors de manière autonome l'un à
l'autre après application d'une faible force.
Ici, la force d'adhérence (le pouvoir adhésif) après la liaison peut être estimée de la manière 35 suivante. La force d'adhérence peut être évaluée par un test de pelage du film mince lié à partir de la partie d'extrémité de celui-ci. Selon la "Théorie de l'Elasticité" de E.M. Lifshitz et L.D. Landau (ouvrage traduit par Tsunezo Sato; Tokyo Tosho), lorsqu'un film 5 mince dont l'épaisseur est h est arraché d'un objet par pelage sous l'effet de l'application d'une force extérieure sur l'objet à l'encontre de la force de traction de surface de celui-ci, une force d'adhérence a par unité de longueur est exprimée par l'équation 10 suivante: a={Eh3/24(1-cy2)} (a24/X2) 2 dans laquelle, E est le module de Young du film mince, 15 C le coefficient de Poisson du film mince, h l'épaisseur du film mince, x une distance latérale d'un plan auquel le film mince adhère et 4 un déplacement du film qui doit être pelé dans une direction perpendiculaire à celui-ci. Une coupe transversale 20 schématique de cette configuration est visible sur la figure 17. Comme on peut le voir sur cette figure, la hauteur d'un espace situé à des coordonnées distantes de la partie d'extrémité (x=O) d'une face de contact sur une distance x dans la direction latérale est 4, et 25 4 et x sont des variables. Sur la figure 17, un barreau T agit pour exercer une force d'arrachement d'un film mince 129 d'un objet 128 par pelage. Plus précisément, lorsque le film mince 129 est arraché par pelage de l'objet 128 à l'aide du barreau T, l'équation 30 différentielle de second ordre de la variable 4 à partir de la surface de liaison du film mince 129 participe de la force d'adhérence. De cette manière, il est possible d'obtenir la force d'adhérence ax en calculant un coefficient de l'équation différentielle partielle de second ordre de la variable 4 dans la direction
perpendiculaire, par rapport à la direction x.
Comme le montre la figure 11(f), si le substrat 102 transmettant la lumière dans lequel la tangente de 5 l'inclinaison maximale des microaspérités présentes
sur la surface du substrat par rapport à la surface ne dépasse pas 0,06, est lié au substrat en silicium monocristallin 106, la force d'adhérence mesurée au moyen de la méthode décrite ci-dessus est importante, 10 c'està-dire au moins égale à 0,06N/m.
En revanche, lorsque la tangente de l'inclinaison maximale des microaspérités présentes sur la surface du substrat par rapport à la surface du substrat n'est pas inférieure à 0,06, l'aptitude à la liaison autonome 15 n'est pas observée, de sorte que la force d'adhérence
est d'environ 0,2N/m seulement.
Il faut noter que l'évaluation de la force d'adhérence est réalisée après la liaison et avant l'accroissement de la force d'adhérence par des 20 méthodes telles qu'un traitement thermique. Ainsi, en exécutant un traitement thermique après l'évaluation, il est possible de multiplier par une valeur d'environ 10 à 1000 la force d'adhérence. De cette manière, le substrat de type SOI 101 du présent mode de réalisation 25 est conçu pour que sa force d'adhérence, mesurée avant la liaison du film de silicium oxydé 103 avec le film de silicium oxydé 104 et après l'augmentation de la force d'adhérence à l'aide de méthodes telles qu'un traitement thermique, ne soit pas inférieure à 0,6N/m. 30 Par conséquent, comparativement au cas dans lequel un
traitement thermique est exécuté pour un substrat de type SOI dont la force d'adhérence est d'environ 0,2N/m après liaison, le substrat de type SOI 101 du présent mode de réalisation a une force d'adhérence plus grande 35 après le traitement thermique.
D'autre part, comme dans la description précédente,
le film de silicium oxydé 103 qui constitue le film de recouvrement du substrat 102 transmettant la lumière est réalisé à une température d'environ 320'C par un 5 procédé de dépôt chimique en phase vapeur au plasma à
l'aide d'un gaz dans lequel un gaz TEOS est mélangé avec un gaz oxygène. Cela signifie que le film de silicium oxydé 103 réalisé grâce au procédé CVD au plasma est lié facilement au film de silicium oxydé 104 10 qui est lui-aussi un film de recouvrement.
En revanche, si le film de recouvrement susmentionné est réalisé par l'application d'un gaz argon et d'un gaz oxygène à une cible de silicium oxydé, c'est-à-dire par une pulvérisation cathodique 15 réactive RF, la tangente des micro-aspérités n'est pas inférieure à 0,06, et l'angle de contact 0 par rapport à l'eau W n'est pas inférieur à 100. Dans ce cas, lorsqu'un substrat sur lequel le film de recouvrement est déposé est mis en contact avec un morceau de 20 silicium monocristallin, le film et le morceau en question ne sont pas liés l'un à l'autre par l'aptitude
à la liaison autonome.
Comme cela a été décrit précédemment, le substrat de type SOI 101 du présent mode de réalisation est 25 réalisé de telle façon que le film de silicium oxydé
103 dans lequel la tangente de l'inclinaison maximale des micro-aspérités présentes sur sa surface par rapport à la surface du substrat 102 transmettant la lumière n'est pas supérieure à 0,06, est lié au film de 30 silicium oxydé 104 qui est un film de recouvrement.
De plus, dans le substrat de type SOI 101, les
angles de contact 0 respectifs par rapport à l'eau W ne sont pas inférieurs à 100 sur la surface du film de silicium oxydé 103 et sur la surface du film de 35 silicium oxydé 104.
En outre, dans le substrat de type SOI 101, le film de silicium oxydé 103 est formé par un procédé CVD au plasma à l'aide d'un gaz dans lequel un gaz TEOS est
mélangé avec un gaz oxygène.
Grâce à ces dispositions, il est possible de faire en sorte que la force d'adhérence entre les films de silicium oxydé 103 et 104 ne soit pas inférieure à 06 N/m. Etant donné que la force d'adhérence dans le substrat de type SOI 101 est accrue de cette manière, 10 le pelage du film n'a pas lieu et la suppression de ce pelage permet d'améliorer le rendement et de réduire
les cots.
Lors de la liaison du film de silicium oxydé 103 avec le film de silicium oxydé 104, l'état des films 15 respectifs, la propreté des surfaces et le degré d'activité de celles-ci constituent des facteurs importants. De plus, la liaison est réalisée grâce aux contributions apportées par la force de Van der Waals, le dipôle électrique et la liaison hydrogène. Les 20 surfaces se lient facilement l'une à l'autre en particulier lorsqu'elles présentent des similitudes en ce qui concerne l'équilibre de ces contributions, et les dispositions ci-dessus permettent de faire en sorte que les contributions des surfaces respectives soient 25 équilibrées. C'est ce qui permet d'améliorer la force
d'adhérence comme indiqué ci-dessus.
Un exemple de substrat de type SOI dans lequel un
film de silicium polycristallin ainsi qu'un film mince de silicium monocristallin sont disposés sur un 30 substrat isolant va maintenant être décrit.
Les figures 14(a) à 14(h) sont des vues en coupe transversale montrant à titre d'exemple les étapes du procédé de fabrication du substrat de type SOI. Pour fabriquer le substrat de type SOI, un film de silicium 35 oxydé 113 destiné à former un film isolant est tout d'abord déposé, comme le montre la figure 14(b), sur un substrat 102 transmettant la lumière, visible sur la
figure 14(a).
Puis, comme le montre la figure 14(c), un film de 5 silicium amorphe 114 est formé par l'application d'un
gaz monosilane, à l'aide du procédé CVD au plasma.
Ensuite, après l'exécution d'un recuit de déshydrogénation, une partie dans laquelle un transistor TFT au silicium polycristallin sera formé 10 est fondue par des méthodes telles que l'application d'un laser excimère, comme l'indiquent des flèches sur la figure 14 (d). Puis, la partie qui a été fondue est polycristallisée afin de former un film de polysilicium
114a, comme cela est visible sur la figure 14(e).
Ensuite, par un procédé de photogravure, le film de silicium est attaqué pour former une partie dans laquelle un morceau de silicium monocristallin sera placé, afin d'éliminer un film de polysilicium 114b. Le film de polysilicium restant 114a est alors considéré 20 comme une zone de polysilicium 112, comme le montre la figure 14(f). Après avoir été soumis à un nettoyage à l'aide d'un liquide SC-1 et à un rinçage, le substrat
est séché.
D'autre part, la surface d'un substrat en silicium 25 monocristallin 106 est oxydée pour que soit formé sur elle un film de silicium oxydé 104. Ensuite, des ions hydrogène sont implantés, un nettoyage à l'aide du liquide SC-1 et un rinçage sont effectués, après quoi un séchage est réalisé. Puis, comme le montre la figure 30 14(g), le film de silicium oxydé 104 du substrat en silicium monocristallin 106 est lié au film de silicium
oxydé 113.
Ensuite, comme dans les modes de réalisation précédents, un traitement thermique à l'aide de 35 dispositifs tels qu'un four électrique ou un four à lampes est exécuté, après quoi, comme on peut le voir sur la figure 14(h), le substrat en silicium monocristallin 106 est détaché et séparé au niveau d'une position dense 110 des ions hydrogène implantés, 5 servant de frontière, pour permettre d'obtenir un film
mince de silicium monocristallin 105.
Ici, le fait de fixer l'épaisseur du film mince de silicium monocristallin 105 à une valeur identique à l'épaisseur de la zone de polysilicium 112 est 10 extrêmement utile pour mettre en oeuvre un procédé de fabrication d'un transistor TFT utilisant la zone de polysilicium 112 et le film de silicium
monocristallin 105.
Dans le cas présent, étant donné que le substrat de 15 type SOI 111 fabriqué comme indiqué ci-dessus est un substrat transmettant la lumière, il peut être facilement adopté pour des dispositifs d'affichage. Par exemple, un transistor à film mince fabriqué à l'aide du film mince de silicium monocristallin 105 peut être 20 adopté pour des dispositifs d'affichage, tels qu'un dispositif d'affichage à cristaux liquides (LCD) à TFT et un dispositif d'affichage électroluminescent
organique (à diode luminescente organique: OLED) à TFT.
Un exemple de dispositif d'affichage de ce type va 25 être décrit en référence à la figure 18.
Comme on peut le voir sur la figure 18, un dispositif d'affichage à cristaux liquide 131 comprend une partie de commande 132, un circuit d'attaque de grille 133, un circuit d'attaque de source 134 et un 30 panneau d'affichage à cristaux liquides 136 comprenant
une partie d'affichage à cristaux liquides 135. Dans cet exemple, le panneau d'affichage à cristaux liquides 136 est un substrat de matrice active (dispositif à semi-conducteur) réalisé à l'aide du substrat de type 35 SOI 111 ci-dessus.
En fonction d'un signal d'entrée d'image fourni de l'extérieur du dispositif d'affichage à cristaux liquides 131, la partie de commande 132 transmet le signal d'image, un signal de commande et un signal 5 d'horloge au circuit d'attaque de grille 133 et au circuit d'attaque de source 134. Le circuit d'attaque de grille 133 délivre au panneau d'affichage à cristaux liquides 136 un signal d'attaque de grille. Le circuit d'attaque de source 134 délivre au panneau d'affichage 10 à cristaux liquides 136 des signaux de lignes de bus de source. Ainsi, en utilisant le substrat de type SOI 111 comme un panneau d'affichage excité à la manière d'une matrice active, il est possible de faire en sorte que 15 les caractéristiques d'un transistor soient uniformes,
stabilisées et supérieures. En outre, la configuration ci-dessus permet d'intégrer en plus des systèmes tels que des circuits d'attaque de matrice active, un circuit d'attaque périphérique et un organe de commande 20 de cadencement.
Il est à noter que le procédé de fabrication d'un transistor à film mince (TFT) à l'aide du substrat de type SOI 111 est identique à un procédé de fabrication
de TFT conventionnel.
Par exemple, pour fabriquer un transistor coplanaire, un film de silicium du substrat de type SOI 111 est amené à adopter la forme d'un îlot et, comme le montre la figure 15, un film isolant de grille 122 qui
est un film isolant de SiO2 est formé.
Puis, après la formation d'un film d'électrode de grille 123 et la réalisation d'un motif sur celui-ci, une implantation d'ions phosphore et bore est réalisée pour permettre d'obtenir une partie d'un film de silicium à faible résistance (film de silicium n+ ou p+) 35 124. Après l'exécution d'un recuit d'activation à la chaleur, un film intermédiaire isolant 126 qui est un film isolant de SiO2 est formé. Une partie masquée par le film d'électrode de grille 123 est considérée comme
une zone de canal 125.
Après la formation d'un trou de contact à travers le film intermédiaire isolant 126, un film métallique de source/drain 127 est déposé et soumis à la
réalisation d'un motif.
De cette manière, comme le montre la figure 15, il 10 est possible de fabriquer un transistor TFT au silicium monocristallin ou un transistor TFT au silicium partiellement monocristallin qui constitue un
transistor à film mince 121.
Il est en outre possible de disposer un dispositif 15 en silicium non monocristallin dans la zone de
polysilicium 112 ci-dessus. D'autre part, à la place de la zone de polysilicium 112, il est possible de prévoir un film mince de silicium amorphe ou un film mince de silicium à grain continu pour former un film mince de 20 silicium non monocristallin.
Puis, après la réalisation d'une structure de dispositif à semiconducteur pour former un dispositif en silicium non monocristallin dans la zone de polysilicium 112, il est possible de prévoir un film 25 mince de silicium monocristallin 105 pour former un
dispositif en silicium monocristallin. A titre de variante, après la formation du film mince de silicium monocristallin 105 sur le substrat 102, un film mince de silicium non monocristallin peut également être 30 déposé sur le substrat 102.
Il est inutile de préciser qu'il est possible de combiner de manière appropriée le présent mode de réalisation avec l'un quelconque des premier à sixième modes de réalisation. Plus précisément, par exemple, 35 les dispositions destinées à améliorer la force d'adhérence entre le substrat isolant et le film mince de silicium monocristallin qui ont été décrites dans le présent mode de réalisation peuvent être combinées avec l'une quelconque des dispositions ci-dessus des premier à sixième modes de réalisation. Comme cela a été décrit précédemment, parmi les semiconducteurs silicium utilisés pour fabriquer des circuits intégrés et des transistors à film mince et parmi les dispositifs à transistor fabriqués à partir 10 des semi-conducteurs silicium, la présente invention concerne des matières pour fabriquer un transistor dans lequel (i) un film mince de silicium monocristallin ou (ii) un film mince de silicium monocristallin et un film mince de silicium non monocristallin est/sont 15 utilisé(s), et plus particulièrement un substrat de type SOI, un dispositif d'affichage et un procédé pour
fabriquer le substrat de type SOI.
Une technologie des éléments de circuits intégrés pour former et intégrer des éléments, tels qu'un 20 transistor, sur un substrat a été développée
parallèlement à la diffusion des ordinateurs.
Cette technologie permet par exemple de fabriquer un substrat en silicium monocristallin sur lequel plusieurs centaines de millions de transistors peuvent 25 être formés. Plus précisément, une plaquette en silicium monocristallin disponible sur le marché, qui a une épaisseur inférieure à 1 mm et un diamètre d'environ 200 mm, est traitée pour qu'un grand nombre
de transistors soient formés sur elle.
Etant donné qu'un substrat de type SOI est adopté dans le domaine de la fabrication des circuits intégrés pour améliorer considérablement les performances d'un élément à semi-conducteur grâce à la fabrication de transistors de bonne qualité, il importe peu que le 35 substrat soit transparent ou non et qu'il soit cristallin ou non, pourvu qu'il forme une couche isolante. Dans ce domaine, lorsqu'un transistor est fabriqué àl'aide du substrat de type SOI, chaque élément est complètement séparé, afin que le 5 fonctionnement du transistor ne soit guère limité et
que ses caractéristiques et performances soient bonnes.
En revanche, lorsque le substrat de type SOI est
adopté pour le dispositif d'affichage de la présente invention, il est préférable, comme cela a été indiqué 10 précédemment, qu'il transmette la lumière.
Conformément au système décrit dans la demande de brevet japonais publiée avant examen sous le n' 2000-30996, lorsqu'un film de silicium monocristallin est formé sur un substrat transmettant 15 la lumière par les étapes de liaison, séparation et détachement, la taille du morceau de silicium monocristallin n'est pas toujours identique à celle du substrat en verre et, par conséquent, dans ce système, le diamètre maximum du morceau de silicium 20 monocristallin est de 12 pouces (300 mm). Ainsi, selon ce système il n'est pas possible de former un film mince de silicium monocristallin sur la totalité de la
surface du substrat.
Au contraire, dans le substrat de type SOI de la 25 présente invention, comme dans le cas du substrat de type SOI 111 décrit précédemment, il est possible de former un film mince de silicium monocristallin sur
sensiblement toute la surface d'un substrat.
Il convient de préciser que l'utilisation du 30 dispositif à semiconducteur et le procédé de fabrication de celui-ci selon la présente invention ne sont pas limités à un dispositif d'affichage à cristaux liquides, et il va naturellement sans dire que le dispositif à semiconducteur et son procédé de 35 fabrication selon l'invention peuvent être adoptés pour d'autres dispositifs, tels qu'un dispositif électroluminescent organique. De plus, le dispositif à semi-conducteur de la présente invention peut, de manière générale, être utilisé comme circuit intégré à haute fonctionnalité. Comme cela a été décrit précédemment, le substrat en silicium monocristallin de la présente invention comprend un film oxydé, un motif de grille et une interface d'implantation d'ions d'impureté sur une 10 surface du substrat en silicium monocristallin, surface qui est aplanie après formation du film oxydé, du motif de grille et de l'interface d'implantation d'ions d'impureté, ainsi qu'une position dense d'ions hydrogène implantés o des ions hydrogène sont 15 implantés à une concentration prédéterminée sur une
profondeur prédéterminée.
Conformément à cette configuration, le côté du substrat en silicium monocristallin, o le film oxydé est formé, est lié à un élément, tel que le substrat 20 isolant, et, grâce au traitement thermique, les substrats sont réunis par une liaison siloxane pour être liés intimement; de plus, comme le détachement par délamination au niveau de la position dense est réalisé par chauffage, il est possible d'obtenir facilement un 25 transistor à film mince de silicium monocristallin MOS,
même sans utilisation d'un adhésif.
Plus précisément, le substrat en silicium monocristallin de la présente invention est réalisé de telle façon que, sur sa surface, le film oxydé, le 30 motif de grille et l'interface d'implantation d'ions d'impureté sont formés en tant qu'éléments du transistor à film mince de silicium monocristallin MOS, la position dense étant définie à une profondeur
prédéterminée par rapport à la surface du substrat.
De plus, le substrat en silicium monocristallin de la présente invention comprend une zone d'implantation/diffusion d'ions d'impureté o une structure à jonction PNP ou une structure à jonction 5 NPN dans laquelle des ions d'impureté sont implantés est disposée près d'une surface du substrat en silicium monocristallin, et un film oxydé formé sur la zone
d'implantation/diffusion d'ions d'impureté.
Grâce à cette configuration, il est possible 10 d'obtenir un transistor à film mince bipolaire constitué par un film mince de silicium monocristallin qui peut être formé facilement sur un autre substrat isolant. Ainsi, par exemple, sur le substrat isolant sur 15 lequel un film mince de silicium non monocristallin (par exemple, polycristallin) est formé, le substrat en silicium monocristallin de la présente invention est lié afin de former un transistor à film mince de silicium monocristallin bipolaire, moyennant quoi il 20 est possible d'obtenir facilement un dispositif à semiconducteur dans lequel un transistor réalisé à partir d'un silicium non monocristallin et un transistor réalisé à partir d'une silicium monocristallin sont
formés sur des zones différentes d'un seul substrat.
De plus, conformément à la configuration ci-dessus, il est préférable que le substrat en silicium monocristallin de la présente invention comprenne également une position d'implantation dense d'ions hydrogène o des ions hydrogène sont implantés à une 30 concentration prédéterminée sur une profondeur prédéterminée. Grâce à cette configuration, un côté du substrat en silicium monocristallin, c'est-à-dire le côté sur lequel un film oxydé est déposé, est lié à un élément, 35 tel qu'un substrat isolant, après quoi les substrats liés sont soumis à un détachement par délamination pour ainsi permettre d'obtenir facilement un transistor à film mince en silicium monocristallin bipolaire sans
utilisation d'un adhésif.
Plus précisément, le substrat en silicium monocristallin de la présente invention est réalisé de telle façon qu'un film oxydé et une interface d'implantation d'ions d'impureté, destinés à former un transistor à film mince de silicium monocristallin 10 bipolaire, sont formés sur lui, et qu'une position dense des ions hydrogène implantés est définie à une profondeur prédéterminée par rapport à une partie o la
jonction est formée.
Ainsi, le transistor à film mince de silicium 15 monocristallin est lié au substrat isolant, après quoi un chauffage est réalisé afin d'augmenter une température jusqu'à une valeur au moins égale à la température à laquelle l'hydrogène se dissocie du silicium, et d'accroître ainsi la force d'adhérence 20 entre le transistor à film mince de silicium monocristallin et le substrat isolant, et, du fait que le détachement par délamination est réalisé au niveau de la position dense formée autour de l'interface d'implantation d'ions d'impureté, il est possible de 25 former facilement un transistor à film mince de silicium monocristallin bipolaire de type SOI, sans
utilisation d'adhésif.
Le substrat en silicium monocristallin de la présente invention est ensuite lié au substrat isolant 30 sur lequel le film mince de silicium non monocristallin (polycristallin, par exemple) est formé, afin de réaliser le transistor à film mince de silicium monocristallin. Grâce à cette configuration, il est possible d'obtenir facilement un dispositif à semi35 conducteur dans lequel un transistor à film mince réalisé à partir d'un silicium non monocristallin et un transistor à film mince réalisé à partir d'un silicium monocristallin sont formés dans des zones différentes
d'un même substrat.
De plus, conformément à la configuration ci-dessus, le substrat en silicium monocristallin de la présente invention est de préférence conçu pour qu'une épaisseur
du film oxydé ne soit pas inférieure à 200 nm.
En principe, plus le film oxydé, tel qu'un film de 10 SiO2, est épais, plus la dégradation des caractéristiques, la variation due à une charge de surface, etc. sont réduites. Toutefois, pour des raisons d'efficacité (temps nécessaire pour l'oxydation) au cours de l'étape de formation du film 15 de SiO2 et de rugosité, une épaisseur appropriée est d'environ 200 à 400 nm. L'épaisseur est de préférence non inférieure à 400 nm, lorsque l'accent est mis sur la réduction de la variation. En revanche, l'épaisseur se situe sensiblement dans la plage de 200 à 400 nm, de 20 manière davantage préférable dans la plage de 250 à 350 nm, lorsque l'élimination de la rugosité ou l'efficacité est privilégiée. Ceci s'explique par le fait que la contamination de l'interface entre le substrat en silicium monocristallin et le substrat 25 isolant, tel qu'un substrat en verre, et l'influence d'une charge électrique fixe due à la déformation ou au
caractère incomplet du réseau sont moins importantes.
Ainsi, conformément à la présente invention, la variation du seuil est limitée dans le cas d'un 30 transistor MOS réalisé à partir de silicium monocristallin, tandis que la variation des caractéristiques et la tension à l'état passant sont limitées dans le cas d'un transistor TFT bipolaire réalisé à partir de silicium monocristallin, pour ainsi 35 permettre d'obtenir un substrat en silicium monocristallin dans lequel l'efficacité de l'étape de formation d'un film de SiO2 et l'équilibre en ce qui
concerne la rugosité sont corrects.
En outre, le substrat de type SOI de la présente 5 invention, dans lequel un film mince de silicium monocristallin est disposé sur un substrat isolant, comprend une interface de liaison au niveau de laquelle un film isolant formé sur le substrat isolant est lié à un film de recouvrement par lequel le substrat en 10 silicium monocristallin est recouvert, substrat en silicium monocristallin qui est séparé à la profondeur à laquelle des ions hydrogène sont implantés, afin de former le film mince de silicium monocristallin, le substrat isolant étant un substrat transmettant la 15 lumière, et le substrat en silicium monocristallin
étant séparé par un traitement thermique.
Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant, et ce substrat en silicium monocristallin est séparé et 20 détaché au niveau de l'interface d'implantation pour permettre d'obtenir le film mince de silicium monocristallin. Ainsi, il est possible de former un film mince de silicium monocristallin dans lequel les axes des cristaux du film de silicium sont uniformes. 25 De plus, la configuration décrite ci-dessus permet d'obtenir des transistors qui sont uniformes et très performants. Cela signifie que la variation des caractéristiques (tension de seuil et mobilité) entre les transistors est limitée et que les performances, 30 telles que les performances en matière de mobilité, sont améliorées, ce qui permet de fabriquer des transistors capables de satisfaire à des exigences
strictes en matière de variation et de performances.
De plus, comme le substrat isolant est un substrat 35 transmettant la lumière, le substrat SOI peut être adopté comme substrat de matrice active pour un
dispositif d'affichage.
De même, étant donné que des ions hydrogène qui sont beaucoup plus légers que des ions oxygène sont 5 implantés, l'implantation ne modifie pas sensiblement la cristallinité de l'ensemble de la surface du substrat en silicium monocristallin, d'o l'absence de dégradation de la cristallinité du silicium par
l'implantation des ions hydrogène.
En outre, grâce au traitement thermique, l'état de la cristallinité du film mince de silicium monocristallin est ramené au niveau précédant l'implantation des ions hydrogène. Le traitement thermique est exécuté à une température d'environ 15 6000C, par exemple. Ce traitement thermique ne détériore pas les caractéristiques de liaison au niveau
de l'interface de liaison.
D'autre part, le substrat de type SOI de la présente invention, dans lequel un film mince de 20 silicium monocristallin est déposé sur un substrat isolant, comprend une interface de liaison au niveau de laquelle un film isolant formé sur le substrat isolant est lié à un film de recouvrement par lequel le substrat en silicium monocristallin est recouvert, film 25 mince de silicium monocristallin qui est formé par une séparation au moyen d'un traitement thermique du substrat en silicium monocristallin au niveau d'une position d'implantation dense d'ions hydrogène, tandis qu'au niveau de l'interface de liaison, le film isolant 30 est formé de façon que tgO ne soit pas supérieure à 0,06, étant l'angle formé entre (i) une courbe d'inclinaison maximale de micro- aspérités mesurées dans un carré de 1-5 pm et ayant une hauteur non supérieure à 5 nm, et (ii) un plan de surface moyen. 35 Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant, et ce substrat en silicium monocristallin est séparé et détaché au niveau de l'interface d'implantation pour permettre d'obtenir le 5 film mince de silicium monocristallin. Ainsi, il est possible de former un film mince de silicium monocristallin dans lequel les axes des cristaux du film de silicium sont uniformes. De plus, le dispositif décrit ci-dessus permet d'obtenir des transistors 10 uniformes et très performants. Plus précisément, la variation des caractéristiques (tension de seuil et mobilité) entre les transistors est limitée et les performances, telles que les performances en matière de mobilité, sont améliorées, ce qui permet de fabriquer 15 un transistor capable de satisfaire à des exigences
sévères en matière de variation et de performances.
Il faut noter que, dans le cas présent, la tangente est une valeur absolue de la tangente. C'est la raison pour laquelle, dans le dispositif ci-dessus, la valeur 20 absolue de la tangente n'est pas inférieure à 0 et pas supérieure à 0,06. Le film isolant ci-dessus présente des microaspérités sur sa surface, et la tangente de la courbe maximale de ces micro-aspérités par rapport à la surface du substrat isolant ne dépasse pas 0,06. 25 Plus précisément, par exemple, la tangente de
l'inclinaison maximale de micro-aspérités mesurées dans un carré de 1-5 pim sur la surface du film isolant par rapport à la surface du substrat isolant n'est pas supérieure à 0,06, les micro-aspérités n'ayant pas une 30 hauteur supérieure à 5 nm.
En limitant les micro-aspérités à une valeur faible
comme indiqué ci-dessus, il est possible d'accroître la force d'adhérence entre le film isolant et le film de recouvrement par lequel le substrat en silicium 35 monocristallin est recouvert.
En outre, la tangente est, de manière davantage préférable, non supérieure à 0,04. Cette disposition permet d'augmenter encore la force d'adhérence entre le film isolant et le film de recouvrement par lequel le substrat en silicium monocristallin est recouvert. Il est ainsi possible de remédier au problème d'une dégradation des caractéristiques de liaison entre un substrat transmettant la lumière et un substrat en silicium monocristallin, due à la présence de micro10 aspérités sur la surface du substrat transmettant la lumière. Il est à noter que, dans le substrat de type SOI, l'état de la surface du film isolant utilisé pour lier le substrat isolant au substrat en silicium 15 monocristallin peut être évalué par une méthode mettant en oeuvre un microscope AFM, en ce qui concerne, par exemple, les micro-aspérités de la surface créées par la séparation du substrat isolant vis-à-vis du substrat
en silicium monocristallin.
En outre, le substrat de type SOI de la présente invention, dans lequel un film mince de silicium monocristallin est disposé sur un substrat isolant, comprend une interface de liaison au niveau de laquelle un film isolant formé sur le substrat isolant est lié à 25 un film de recouvrement par lequel un substrat en silicium monocristallin est recouvert, film mince de silicium monocristallin qui est formé par la séparation du substrat en silicium monocristallin, les angles de contact d'une surface du film isolant et d'une surface 30 du film de recouvrement par rapport à l'eau n'étant pas
supérieurs à 100.
Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant, et ce substrat en silicium monocristallin est séparé et 35 détaché au niveau de l'interface d'implantation pour permettre d'obtenir le film mince de silicium monocristallin. Ainsi, il est possible de former un film mince de silicium monocristallin dans lequel les axes des cristaux du film de silicium sont uniformes. 5 De plus, le dispositif décrit ci-dessus permet d'obtenir des transistors qui sont uniformes et très performants. Plus précisément, la variation des caractéristiques (tension de seuil et mobilité) entre les transistors est limitée et les performances, telles 10 que les performances en termes de mobilité, sont améliorées, ce qui permet de fabriquer un transistor capable de satisfaire à des exigences sévères en ce qui
concerne la variation et les performances.
Ici, le film isolant est par exemple un film de 15 silicium oxydé par lequel le substrat isolant est recouvert, et le film de recouvrement est par exemple un film de silicium oxydé formé par oxydation du substrat en silicium monocristallin. L'eau peut être de l'eau pure ou de l'eau distillée. De plus, étant donné 20 que l'angle de contact est toujours supérieur à O' (car un angle de contact de O' indique un mouillage complet), la configuration ci-dessus revient à dire que l'angle de contact n'est pas inférieur à 0 et pas
supérieur à 100.
Le film isolant et le film de recouvrement ont une
bonne mouillabilité par l'eau, puisque l'angle de contact par rapport à l'eau n'est pas supérieur à 100.
Etant donné que des surfaces ayant une bonne mouillabilité par l'eau se lient correctement l'une à 30 l'autre, même si, par exemple, le film isolant et le film de recouvrement sont liés entre eux et qu'ensuite le substrat en silicium monocristallin est détaché et séparé par un traitement thermique, le film mince de silicium monocristallin liée au substrat isolant ne se 35 détache pas par pelage. De ce fait, la présente configuration permet de réaliser un substrat de type
SOI de grande qualité.
Plus précisément, il est possible de lier le film isolant au film de recouvrement, par exemple, sans 5 utilisation d'un adhésif. Dans ce cas, l'état, la propreté et le degré d'activité des surfaces respectives des films constituent des facteurs importants. La liaison sans adhésif est réalisée grâce aux contributions de la force de Van der Waals, du dipôle électrique et de la liaison hydrogène. Les surfaces respectives des substrats se lient facilement l'une à l'autre, en particulier lorsqu'elles présentent des similitudes en termes d'équilibre de ces contributions. Conformément à la configuration 15 ci-dessus, étant donné que les surfaces qui ont toutes deux une bonne mouillabilité par l'eau sont liées l'une à l'autre, elles sont semblables en ce qui concerne l'équilibre des contributions ci-dessus, de sorte que
les caractéristiques de liaison sont bonnes.
Bien que seuls les angles de contact des films respectifs par rapport à l'eau soient décrits ici, l'angle de contact par rapport à d'autres liquides, tels que l'éthylène glycol ou l'iodure de méthylène,
peut être mesuré.
Par ailleurs, le film isolant et le film de recouvrement peuvent être nettoyés à l'aide d'un liquide de nettoyage obtenu par la dilution d'ammoniac et de peroxyde d'hydrogène par de l'eau désionisée. En effectuant le nettoyage de cette manière, il est 30 possible d'éliminer des particules des surfaces
respectives du film isolant et du film de recouvrement avant la liaison en étant sr d'obtenir des surfaces propres. Cette disposition permet de limiter l'angle de contact par rapport à l'eau sur la surface pour qu'il 35 ne dépasse pas 100, et ce, avec davantage de certitude.
De plus, le substrat de type SOI de la présente invention, dans lequel un film mince de silicium monocristallin est disposé sur un substrat isolant, comprend une interface de liaison au niveau de laquelle 5 un film isolant formé sur le substrat isolant est lié à un film de recouvrement par lequel le substrat en silicium monocristallin est recouvert, film mince de silicium monocristallin qui est formé par séparation du substrat en silicium monocristallin, le film isolant 10 étant un film de silicium oxydé formé par un procédé de dépôt chimique en phase vapeur au plasma à l'aide d'un
mélange gazeux de gaz TEOS et de gaz oxygène.
Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant, 15 puis séparé et détaché au niveau de l'interface d'implantation, pour permettre d'obtenir le film mince de silicium monocristallin. De cette manière, il est possible de former un film mince de silicium monocristallin dans lequel les axes des cristaux du 20 film de silicium sont uniformes. De plus, la
configuration décrite ci-dessus permet d'obtenir des transistors qui sont uniformes et très performants.
Cela signifie que la variation des caractéristiques (tension de seuil et mobilité) entre les transistors 25 est limitée et que les performances, telles que la mobilité, sont améliorées, ce qui permet de fabriquer un transistor capable de satisfaire à des exigences
sévères en matière de variation et de performances.
Ici, le gaz TEOS est un gaz tétraéthylortho30 silicate.
Lorsque la formation du film est réalisée par un procédé de dépôt chimique en phase vapeur au plasma utilisant un gaz dans lequel un gaz TEOS et un gaz oxygène sont mélangés, comme ci-dessus, le film isolant 35 obtenu est facile à lier au film de recouvrement. Au contraire, le film isolant formé par un procédé de pulvérisation cathodique n'est pas facile à lier au
film de recouvrement.
D'autre part, le substrat de type SOI de la 5 présente invention, dans lequel un film mince de silicium monocristallin est disposé sur un substrat isolant, comprend une interface de liaison au niveau de laquelle un film isolant formé sur le substrat isolant est lié à un film de recouvrement par lequel un 10 substrat en silicium monocristallin est recouvert, film mince de silicium monocristallin qui est formé par la séparation du substrat en silicium monocristallin, le
film isolant formé de silicium oxydé et ayant une épaisseur de 5 à 300 nm étant lié au niveau de 15 l'interface de liaison.
Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant et est séparé et détaché au niveau de l'interface d'implantation pour permettre d'obtenir le film mince 20 de silicium monocristallin. Grâce à cette
configuration, il est possible de former un film mince de silicium monocristallin dans lequel les axes des cristaux du film de silicium sont uniformes. De plus, la configuration décrite ci-dessus permet d'obtenir des 25 transistors qui sont uniformes et très performants.
Cela signifie que la variation des caractéristiques (tension de seuil et mobilité) entre les transistors est limitée et que les performances, telles que la mobilité, sont améliorées, ce qui permet de fabriquer 30 un transistor capable de satisfaire à des exigences strictes en ce qui concerne la variation et les performances. Le film isolant est un film de silicium oxydé dont l'épaisseur se situe dans la plage de 5 à 300 nm. Ce 35 film isolant est lié de manière à former l'interface de liaison. Conformément à ce procédé, étant donné que le film de silicium oxydé est épais, l'influence d'une charge électrique fixe sur la surface du substrat transmettant la lumière est limitée, de sorte que les 5 caractéristiques du transistor formé sur le film mince de silicium monocristallin du substrat de type SOI peuvent être améliorées. Plus précisément, même si une charge électrique fixe est générée dans l'interface entre le silicium et le substrat isolant, le film mince 10 de silicium monocristallin ne subit pas l'influence de la charge électrique fixe, moyennant quoi la tension de seuil du transistor à film mince peut être maîtrisée de manière appropriée et une tension de seuil souhaitée
peut par conséquent être obtenue.
L'épaisseur du film isolant est de manière
davantage préférée dans la plage de 40 à 300 nm. Cette disposition permet de limiter de manière certaine l'influence de la charge électrique fixe sur la surface du substrat transmettant la lumière et d'améliorer les 20 caractéristiques du transistor.
D'autre part, le substrat de type SOI de la présente invention, dans lequel un film mince de silicium monocristallin est disposé sur un substrat isolant, comprend une interface de liaison au niveau de 25 laquelle un film isolant formé sur le substrat isolant est lié à un film de recouvrement par lequel un substrat en silicium monocristallin est recouvert, le film mince de silicium monocristallin étant formé par la séparation du substrat en silicium monocristallin et 30 une force d'adhérence au niveau de l'interface de
liaison étant au moins égale à 0,6N/m.
Dans ce substrat de type SOI, le substrat en silicium monocristallin est lié au substrat isolant, puis est séparé et détaché au niveau de l'interface 35 d'implantation pour permettre d'obtenir le film mince de silicium monocristallin. Il est ainsi possible de former un film mince de silicium monocristallin dans lequel les axes des cristaux à l'intérieur du film de silicium sont uniformes. En outre, la configuration 5 décrite ci-dessus permet d'obtenir des transistors qui sont uniformes et très performants. Plus précisément, la variation des caractéristiques (tension de seuil et mobilité) entre les transistors est réduite et les performances, telles que la mobilité, sont améliorées, 10 ce qui permet de fabriquer un transistor capable de satisfaire à des exigences strictes en matière de
variation et de performances.
Ici, la force d'adhérence est une force par unité de longueur, nécessaire pour détacher par pelage un 15 film mince d'un objet, à l'encontre de la force de
traction de surface de celui-ci.
L'amélioration de la force d'adhérence comme indiqué ci-dessus permet d'éviter le détachement par pelage du film mince. Dans une configuration 20 conventionnelle, la force d'adhérence au niveau de l'interface de liaison est d'environ 0,2N/m. Au contraire, conformément à la présente invention, la force d'adhérence est d'au moins 0,6N/m, ce qui évite
le pelage.
Il convient de noter que, dans la présente configuration, l'évaluation de la force d'adhérence est réalisée avant que celle-ci ne soit améliorée par des méthodes telles qu'un traitement thermique. Par conséquent, l'exécution d'un traitement thermique après 30 l'évaluation permet d'améliorer la force d'adhérence en
la multipliant par un facteur d'environ 10 à 1000.
D'autre part, conformément à la configuration ci-dessus, le substrat de type SOI de la présente invention peut être réalisé de telle façon qu'un 35 dispositif à film mince de silicium monocristallin est formé sur le substrat en silicium monocristallin, et que le film mince de silicium monocristallin contient le dispositif à film mince de silicium monocristallin obtenu par la séparation du substrat en silicium monocristallin. De même, grâce à cette configuration, il est possible de réaliser un substrat de type SOI sur lequel le film mince de silicium monocristallin comporte le
dispositif à film mince de silicium monocristallin.
En outre, le substrat de type SOI de la présente invention peut comprendre un dispositif à film mince de silicium monocristallin fabriqué à partir du film mince de silicium monocristallin, et un dispositif à film mince de silicium non monocristallin fabriqué à partir 15 d'un film mince de silicium non monocristallin, le film mince de silicium non monocristallin étant disposé dans une zone du substrat isolant qui est différente d'une zone dans laquelle le film mince de silicium
monocristallin est prévu.
Cette configuration permet également de réaliser le substrat de type SOI sur lequel le film mince de silicium monocristallin
comporte le dispositif à film mince de silicium monocristallin, tandis que le film mince de silicium non monocristallin comporte le 25 dispositif à film mince de silicium non monocristallin.
D'autre part, le dispositif à semi-conducteur de la présente invention comprend un dispositif à film mince de silicium non monocristallin fabriqué à partir d'un film mince de silicium non monocristallin, et un 30 dispositif à film mince de silicium monocristallin
fabriqué à partir d'un film mince de silicium monocristallin, le dispositif à film mince de silicium non monocristallin et le dispositif à film mince de silicium monocristallin étant disposés dans des zones 35 différentes d'un substrat isolant.
Conformément à ce qui précède, par exemple, un dispositif à film mince de silicium monocristallin, tel qu'un transistor à film mince de silicium monocristallin, est adopté pour des dispositifs qui 5 doivent être extrêmement fonctionnels, tels qu'un organe de commande de cadencement, tandis qu'un dispositif à film mince de silicium non monocristallin, tel qu'un transistor à film mince de silicium non monocristallin, est adopté pour d'autres dispositifs. 10 Il est, ainsi possible d'obtenir un dispositif à semiconducteur dans lequel des systèmes de circuits très
performants et extrêmement fonctionnels sont intégrés.
Cela signifie que l'adoption d'un dispositif à film mince de silicium monocristallin permet de former des 15 dispositifs, tels qu'un circuit logique et un générateur de cadencement rapides et à faible consommation d'énergie ainsi qu'un convertisseur numérique/analogique (tampon courant) rapide, exempts de variation. Toutefois, bien que les performances et 20 les caractéristiques d'un dispositif à film mince de silicium non monocristallin (par exemple, silicium polycristallin) soient inférieures aux performances et aux caractéristiques du dispositif à film mince de silicium monocristallin, il est possible de réaliser un 25 dispositif à semi-conducteur de grande taille et bon marché en adoptant le dispositif à film mince de silicium non monocristallin Ainsi, conformément à la présente invention, il est possible de réaliser un dispositif à semiconducteur 30 présentant les avantages des deux dispositifs à film
mince de silicium, sur un même substrat.
De ce fait, des systèmes de circuits très performants et extrêmement fonctionnels qui ne sont réalisables que par l'adoption de silicium 35 monocristallin peuvent être intégrés sur un substrat unique. Par exemple, un dispositif à semi-conducteur pour un dispositif d'affichage intégrant des systèmes très performants, tel qu'un panneau à cristaux liquides et un panneau électroluminescent organique, peut être fabriqué à des cots considérablement inférieurs, comparativement au cas o tous les dispositifs sont
formés de silicium monocristallin.
La forme du substrat en silicium monocristallin à l'aide duquel le film mince de silicium monocristallin 10 du dispositif à semi-conducteur de la présente invention est formé doit être un disque de 6, 8 ou 12 pouces de diamètre. Il est à noter que le disque de 6, 8 ou 12 pouces de diamètre est une taille de plaquette classique pour la fabrication de dispositifs 15 à haute intégration (LSI). Cependant, étant donné que le dispositif à film mince de silicium non monocristallin et le dispositif à film mince de silicium monocristallin coexistent sur le substrat isolant du dispositif à semi-conducteur de la présente 20 invention, il est possible de fabriquer par exemple un dispositif à semi-conducteur de grandes dimensions pouvant être utilisé dans un panneau d'affichage à cristaux liquides et un panneau électroluminescent
*organique de grande taille.
De plus, conformément à la disposition ci-dessus,
le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon que le dispositif à film mince de silicium monocristallin est lié au substrat isolant par l'intermédiaire d'un film 30 isolant inorganique interposé entre eux.
Cette disposition permet de former un dispositif, tel qu'un transistor à film mince de silicium monocristallin, sur le substrat isolant sans utilisation d'adhésif et, par conséquent, d'éviter la 35 contamination du silicium monocristallin. De plus, après la liaison, la formation d'un câblage métallique et d'un film isolant inorganique et l'attaque peuvent être réalisées facilement. Etant donné que le câblage métallique, etc. sont formés en même temps qu'un 5 processus de fabrication de TFT sur un substrat de grandes dimensions, il est possible de fabriquer le
dispositif à un faible cot.
D'autre part, conformément à la disposition ci-dessus, le dispositif à semi-conducteur de la 10 présente invention est de préférence réalisé de telle
façon que le dispositif à film mince de silicium non monocristallin et le dispositif à film mince de silicium monocristallin sont respectivement un transistor à film mince MOS ou un transistor à film 15 mince MIS.
Ainsi, lorsque par exemple une structure CMOS est adoptée, il est possible de fabriquer un dispositif à semi-conducteur dans lequel la consommation d'énergie est réduite, la tension de sortie peut effectuer une 20 excursion ascendante jusqu'à la tension d'alimentation en énergie et une logique de faible consommation
d'énergie est adoptée de manière appropriée.
De plus, conformément à la configuration ci-dessus, le dispositif à semiconducteur de la présente 25 invention est de préférence conçu de telle façon que, dans le transistor à film mince MOS, une grille, un film isolant de grille et un silicium sont disposés
dans cet ordre sur le substrat isolant.
Ainsi, le transistor à film mince de silicium 30 monocristallin MOS est formé de telle façon que sa grille est disposée du côté du substrat isolant, ce qui permet d'obtenir un dispositif à semi-conducteur dans lequel un transistor à film mince de silicium monocristallin MOS est disposé debout sur un substrat 35 isolant. Ainsi, un processus d'autoalignement dans lequel la source et le drain du substrat en silicium monocristallin sont formés par un masquage par la grille peut être adopté, l'influence d'une charge électrique fixe sur la surface du substrat isolant peut 5 être réduite (l'influence d'une charge électrique fixe qui a tendance à être créée au niveau de l'interface de liaison entre le silicium monocristallin et le substrat en verre étant réduite grâce à l'effet d'écran de la grille) et il est possible d'adopter un processus 10 établi d'exécution de l'implantation d'ions d'impureté dans la source et le drain du silicium monocristallin en utilisant la grille comme masque, tout ceci ayant
pour effet d'améliorer la productivité.
D'autre part, conformément à la configuration 15 ci-dessus, le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon qu'une épaisseur du film mince de silicium du transistor à film mince MOS n'est pas supérieure à
environ 600 nm.
Ainsi, dans le dispositif à semi-conducteur, une épaisseur du film mince de silicium monocristallin est faible compte tenu de la marge de la variation par rapport à la longueur d'appauvrissement maximale Wn qui est déterminée par une concentration d'impureté Ni et, 25 par conséquent, l'épaisseur d ne dépasse pas environ 600 nm, même si la concentration d'impureté est de 1015 cm-3, ce qui constitue la limite praticable inférieure. Dans ce cas, Wm=[4rskTln(Ni/ni)q2Ni] 1/2, ni étant 30 une concentration intrinsèque de porteurs, k une constante de Boltzmann, T une température absolue, es une permittivité du silicium, q une charge électrique
et Ni une concentration d'impureté.
Conformément à la disposition ci-dessus, comme 35 l'épaisseur du film mince de silicium monocristallin n'est pas supérieure à environ 600 nm, une valeur S (coefficient infraseuil) du dispositif à semiconducteur peut être fixée à un niveau faible, et le courant à l'état non passant peut être réduit. Ainsi, 5 le transistor à film mince de silicium monocristallin
MOS peut exercer tout son potentiel.
De manière davantage préférable, l'épaisseur du film mince de silicium monocristallin du transistor à
film mince MOS est au maximum d'environ 100 nm.
Ainsi, la valeur S (coefficient infraseuil) du
dispositif à semi-conducteur peut être fixée à un niveau encore plus faible, et le courant à l'état passant peut être réduit pour permettre au transistor à film mince de silicium monocristallin MOS d'exercer son 15 potentiel maximum.
En particulier, pour limiter la dégradation des caractéristiques du transistor TFT due à l'effet quantique engendré dans un transistor TFT à canal court dans lequel la longueur de grille se situe dans la 20 plage de 0,1 à 0,2 pm ou moins, l'épaisseur est de préférence non supérieure à environ 20 nm. Si la longueur de grille n'est pas supérieure à environ 200 nm, lorsque le silicium monocristallin a une épaisseur ne dépassant pas 20 nm, la mobilité augmente 25 mais la variation de la valeur de seuil augmente elle aussi. Etant donné que la limitation de la variation de la valeur de seuil est plus importante pour le dispositif, l'épaisseur ci-dessus est généralement pratique. D'autre part, conformément à la configuration ci-dessus, le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon qu'un motif métallique du transistor à film mince de silicium monocristallin MOS est formé selon une 35 règle de câblage moins stricte qu'une règle de câblage d'un motif de grille du transistor à film mince de silicium monocristallin MOS. De plus, la règle de câblage du motif métallique du transistor à film mince de silicium monocristallin MOS est de préférence aussi 5 stricte ou moins stricte que la règle de câblage d'un
motif métallique sur un substrat de grandes dimensions.
En outre, la règle de câblage du motif métallique du transistor à film mince de silicium monocristallin MOS est de préférence soit (i) aussi stricte que la règle 10 de câblage du motif métallique équivalent à la grille du transistor TFT, soit (ii) aussi stricte ou moins stricte que la règle de câblage du motif métallique sur un substrat de grandes dimensions, constitué de
plusieurs couches de câblage différentes.
Ainsi, une partie au moins du motif de câblage métallique du dispositif à semi-conducteur sur lequel le transistor à film mince de silicium monocristallin MOS est disposé peut correspondre à une microfabrication équivalente à la micro-fabrication utilisée 20 pour la grille et peut être traitée en même temps que le motif de câblage métallique sur le substrat de grandes dimensions, d'o une réduction des cots et une amélioration de la productivité. De plus, étant donné que la connexion avec d'autres blocs de circuits et un 25 groupement de transistors TFT est facilitée, la diminution de la productivité due à des défauts
d'alignement peut être réduite.
Il est à noter que, lorsqu'une règle de câblage est moins rigoureuse, une règle de conception pour former 30 un câblage n'est pas stricte et la plage de liberté
lors de la formation du câblage est grande.
D'autre part, conformément à la configuration ci-dessus, le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle 35 façon que le dispositif à film mince de silicium non monocristallin est soit un transistor à film mince de silicium non monocristallin MOS soit un transistor à film mince de silicium non monocristallin MIS, et que le dispositif à film mince de silicium monocristallin 5 est un transistor à film mince de silicium
monocristallin bipolaire.
Grâce à cette disposition, en plus du transistor à film mince de silicium non monocristallin MOS ou MIS, le transistor à film mince de silicium monocristallin 10 bipolaire est formé pour permettre d'obtenir un dispositif à semi-conducteur ayant différentes fonctions. Plus précisément, étant donné que le transistor à film mince de silicium monocristallin bipolaire est 15 formé en plus du transistor à film mince de silicium non monocristallin MOS ou MIS, il est possible d'obtenir un dispositif à semi-conducteur présentant les avantages d'un transistor à film mince bipolaire, c'est-à-dire que le traitement de signal linéaire peut 20 être réalisé, que la structure est simple en raison de
la suppression de la grille, d'o de bons rendements de production, que la linéarité dans la zone de saturation est bonne et qu'une adaptabilité pour un amplificateur analogique, un tampon courant et un amplificateur 25 d'alimentation en énergie est obtenue.
De plus, conformément à la configuration ci-dessus, le dispositif à semiconducteur de la présente invention est de préférence conçu de telle façon que le dispositif à film mince de silicium non monocristallin 30 est soit un transistor à film mince de silicium non monocristallin MOS soit un transistor à film mince de silicium non monocristallin MIS, et que le dispositif à film mince de silicium monocristallin comprend l'un au moins d'un transistor à film mince de silicium monocristallin MOS et d'un transistor à film mince de
silicium monocristallin bipolaire.
Il est ainsi possible de réaliser un dispositif à semi-conducteur doté des caractéristiques de trois 5 transistors, à savoir du transistor à film mince de silicium non monocristallin MOS ou MIS, du transistor à film mince de silicium monocristallin MOS et du transistor à film mince de silicium monocristallin
bipolaire, sur un même substrat.
Ceci permet donc d'obtenir un dispositif à semiconducteur plus performant et plus fonctionnel.
En outre, conformément à la configuration ci-dessus, le dispositif à semiconducteur de la présente invention est de préférence conçu de telle 15 façon que le dispositif à film mince de silicium non monocristallin est soit un transistor à film mince de silicium non monocristallin MOS soit un transistor à film mince de silicium non monocristallin MIS, et que le dispositif à film mince de silicium monocristallin 20 comprend un transistor à film mince de silicium monocristallin MOS et un capteur d'images comportant une diode Schottky ou une diode à jonction PN, ou un capteur d'images à dispositif à couplage de charge
(CCD).
Grâce à cette configuration, des dispositifs à film mince de conceptions ou de structures différentes peuvent être intégrés dans des zones différentes et, par conséquent, des dispositifs CMOS, tels qu'un capteur d'images, et des dispositifs ayant des 30 structures différentes de celles des dispositifs CMOS
peuvent être intégrés facilement, même si la coexistence de ces dispositifs était jusqu'ici extrêmement difficile, pour ainsi permettre de créer des dispositifs extrêmement fonctionnels qui n'ont pas 35 pu être fabriqués jusqu'à maintenant.
De plus, conformément à la configuration ci-dessus, le dispositif à semiconducteur de la présente invention est de préférence conçu de telle façon qu'une épaisseur du film mince de silicium monocristallin du 5 transistor à film mince de silicium monocristallin MOS est plus faible qu'une épaisseur du film mince de silicium monocristallin du transistor à film mince de
silicium monocristallin bipolaire.
Il est bien connu que, dans le cas du transistor à 10 film mince MOS, en général, plus le film est mince,
meilleures sont les caractéristiques et que, dans le cas du transistor à film mince bipolaire, de bonnes caractéristiques (c'est-à-dire une faible variation et une faible résistance à l'état passant) peuvent être 15 obtenues lorsque le film est relativement épais.
Ainsi, conformément à la présente invention, les épaisseurs du film mince de silicium MOS et du film mince de silicium bipolaire sont comparées l'une avec l'autre pour être déterminées, et, par conséquent, un 20 dispositif à semi-conducteur capable d'utiliser les caractéristiques des deux transistors MOS et bipolaire
peut être obtenu.
D'autre part, conformément à la configuration ci-dessus, le dispositif à semi-conducteur de la 25 présente invention est de préférence conçu de façon que le transistor à film mince de silicium monocristallin bipolaire ait une structure telle qu'une zone de base, une zone de collecteur et une zone d'émetteur sont
formées et disposées dans un seul plan.
Conformément à cette disposition, à la différence du transistor à film mince MOS, le transistor bipolaire est un transistor à configuration aplanie, c'est-à-dire à structure latérale sans grille, moyennant quoi un substrat en silicium dont la surface est totalement 35 plane peut être réalisé uniquement par la formation d'un film oxydé sur la surface de silicium, l'exécution d'une implantation d'impuretés P et d'impuretés N selon une configuration (zone) prédéterminée, et la réalisation d'un recuit d'activation. Il est ainsi 5 possible de lier facilement le substrat en silicium
monocristallin au substrat isolant sans mettre en òuvre un processus d'aplanissement par polissage chimicomécanique (CMP).
C'est la raison pour laquelle, comparativement à un 10 transistor MOS ou à un transistor bipolaire conventionnel dans lequel la liaison est réalisée dans la direction orthogonale à la surface du transistor, le
procédé de fabrication peut être simplifié.
Dé plus, conformément à la configuration ci-dessus, 15 le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon qu'un câblage métallique et un schéma de contact du transistor à film mince de silicium monocristallin bipolaire comprennent des parties respectives formées 20 chacune conformément à une règle de câblage moins stricte qu'une règle de câblage d'un motif de base du transistor à film mince de silicium monocristallin bipolaire. Il est en outre davantage préférable que le motif métallique et le motif de contact du transistor à 25 film mince de silicium monocristallin bipolaire soient formés conformément à une règle de câblage aussi stricte ou moins stricte que la règle de conception d'un schéma de câblage métallique sur un substrat de
grandes dimensions.
Ainsi, une partie au moins du câblage métallique peut être traitée en même temps que le câblage métallique sur le substrat de grandes dimensions, d'o une réduction des cots et une amélioration de la productivité. De plus, étant donné qu'un dispositif à 35 semi-conducteur sur lequel le transistor à film mince de silicium monocristallin bipolaire est formé peut être connecté facilement à des éléments, tels que d'autres blocs de circuits ou un groupement de transistors TFT, il est possible d'éviter la 5 dégradation de la productivité due à un défaut d'alignement. De plus, conformément à la configuration ci-dessus, le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon qu'une 10 épaisseur du film mince de silicium monocristallin du transistor à film mince de silicium monocristallin
bipolaire n'est pas supérieure à environ 800 nm.
Grâce à cette disposition, il est possible de fabriquer un transistor à film mince de silicium 15 monocristallin bipolaire dans lequel la variation des caractéristiques est faible, de même que la résistance
à l'état passant.
Par ailleurs, conformément à la configuration ci-dessus, le dispositif à semi-conducteur de la 20 présente invention est de préférence réalisé de telle façon que le film mince de silicium non monocristallin est soit un film mince de silicium polycristallin soit un film mince de silicium à grain continu, et que le transistor à film mince MOS fabriqué à partir du film 25 mince de silicium non monocristallin comprend un silicium non monocristallin, un film isolant de grille et une grille disposés dans cet ordre sur le substrat isolant. Ainsi, en formant un transistor à film mince MOS 30 dans lequel une grille est disposée au niveau du point le plus éloigné du substrat isolant, un processus d'auto-alignement utilisant une grille conventionnelle comme masque peut être adopté, moyennant quoi un film mince de silicium polycristallin ou un film mince de silicium à grain continu peut être fabriqué facilement
et la productivité peut être augmentée.
D'autre part, selon la configuration ci-dessus, le dispositif à semiconducteur de la présente invention 5 est de préférence conçu de telle façon que le film mince de silicium non monocristallin est soit un film mince de silicium polycristallin soit un film mince de silicium à grain continu, et que le transistor à film mince MOS fabriqué à partir du film mince de silicium 10 non monocristallin comprend une grille, un film isolant de grille et un silicium non monocristallin disposés
dans cet ordre sur le substrat isolant.
Ainsi, le transistor à film mince de silicium non monocristallin MOS est disposé debout, ce qui permet 15 d'éviter l'influence d'une charge électrique fixe autour de la surface du substrat en verre et de stabiliser les caractéristiques. De plus, le profil de dopage de la partie de canal peut être conçu plus librement, puisqu'une micro- fabrication et un dopage 20 peuvent être exécutés au cours du processus de fabrication de dispositifs VLSI. Ainsi, l'adoption de mesures à l'encontre d'une dégradation par des électrons chauds devient facile. En outre, un SiO2 oxydé thermiquement mince et de grande qualité peut être 25 adopté, et il est possible d'obtenir un film oxydé de grille plus mince et de meilleure qualité qu'un film oxydé formé à basse température par des procédés tels que le procédé CVD, de sorte qu'un transistor TFT présentant d'excellentes caractéristiques de canal 30 court peut être obtenu. De ce fait, il est possible d'augmenter le nombre de variantes de dispositions pour obtenir des effets similaires à ceux indiqués précédemment. De plus, conformément à la configuration ci-dessus, 35 le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon que le film mince de silicium non monocristallin est soit un film mince de silicium polycristallin soit un film mince de silicium à grain continu, et qu'un transistor 5 à film mince MOS fabriqué à partir du film mince de silicium non monocristallin comprend une grille, un film isolant de grille et un silicium non monocristallin disposés dans cet ordre sur le substrat isolant. Ainsi, en fabriquant un transistor à film mince MOS ou MIS à grille inférieure dans lequel une grille est disposée au niveau du point le plus proche du substrat isolant, il est possible d'adopter des procédés de fabrication traditionnels et, par conséquent, le 15 processus de fabrication d'un film mince de silicium amorphe peut être simplifié, les cots du procédé sont réduits et la productivité est meilleure. De même, dans un dispositif LCD à matrice active, la propriété de correction d'effet d'ombre concernant un éclairage par 20 l'arrière est améliorée, ce qui permet de former un dispositif d'affichage à cristaux liquides capable de
réaliser un affichage très lumineux.
D'autre part, étant donné que le silicium amorphe possède des caractéristiques de faible courant à l'état 25 non passant, il est possible d'obtenir un dispositif à semi-conducteur pouvant être adopté dans des
dispositifs LCD à faible consommation d'énergie.
De plus, conformément à la configuration ci-dessus, le dispositif à semiconducteur de la présente 30 invention est de préférence conçu de telle façon que le film mince de silicium non monocristallin est un film mince de silicium amorphe, et qu'un transistor à film mince MOS ou MIS fabriqué à partir du film mince de silicium non monocristallin comprend un silicium non monocristallin, un film isolant de grille et une grille
disposés dans cet ordre sur le substrat isolant.
De cette manière, même si un transistor à film mince de silicium non monocristallin MOS ou MIS est 5 disposé debout par rapport à un substrat, il est possible d'augmenter le nombre de variantes de dispositions pour obtenir des effets semblables à ceux indiqués ci-dessus, ce qui augmente le degré de liberté
de conception en matière de procédé.
D'autre part, conformément à la configuration ci-dessus, le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon qu'une différence d'expansion linéaire entre un silicium monocristallin constituant le dispositif à 15 film mince de silicium monocristallin et le substrat isolant n'est pas supérieure à environ 250 ppm à l'intérieur d'une plage de températures allant d'une température sensiblement égale à la température
ambiante à 600'C.
De cette manière, la différence d'expansion linéaire entre le substrat isolant et le film mince de silicium monocristallin lors d'une augmentation importante de température est réduite. Ainsi, au cours de l'étape de formation du film mince de silicium 25 monocristallin sur le substrat isolant, il est possible d'éviter de manière sre (i) la fissuration du substrat isolant due à la différence de coefficient d'expansion linéaire, lorsque le détachement par délamination a lieu au niveau de la position dense des ions hydrogène 30 implantés dans le silicium, (ii) le pelage vis-à-vis de l'interface de liaison et (iii) la défectuosité des cristaux, pour ainsi améliorer la force d'adhérence à
la chaud.
Il convient de préciser que l'expansion linéaire est une mesure de la variation d'une longueur, due à
une variation de température.
D'autre part, conformément à la configuration ci5 dessus, le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon que le substrat isolant est un verre à point de trempe élevé comprenant un verre d'aluminoborôsilicate de métal alcalinoterreux, et qu'un film de SiO2 est formé au 10 moins sur une zone d'une surface du substrat isolant, o le dispositif à film mince de silicium
monocristallin doit être formé.
Grâce à cette disposition, étant donné qu'il n'est pas nécessaire d'utiliser un verre cristallin dont la 15 composition est modifiée pour correspondre à la liaison avec le substrat en silicium monocristallin, il est possible de réaliser un substrat isolant à partir d'un verre à point de trempe élevé habituellement utilisé pour un panneau d'affichage à cristaux liquides de type 20 à matrice active, ce qui permet de fabriquer un
dispositif à semi-conducteur à faible cot.
De plus, conformément à la configuration ci-dessus, le dispositif à semiconducteur de la présente invention est de préférence conçu de telle façon que le 25 substrat isolant est fabriqué à partir d'au moins un verre choisi dans le groupe constitué par un verre de borosilicate de baryum, un verre d'aluminoborosilicate de baryum, un verre d'aluminoborosilicate de métal alcalinoterreux, un verre de borosilicate, un verre 30 d'aluminoborosilicate de plomb, de zinc et de métal alcalinoterreux, et un verre d'aluminoborosilicate de
zinc et de métal alcalinoterreux.
Grâce à cette disposition, étant donné que le substrat isolant est réalisé à partir du verre à point de trempe élevé décrit ci-dessus, habituellement utilisé pour une panneau d'affichage à cristaux 5 liquides de type à matrice active, il est possible de fabriquer un dispositif à semi-conducteur adapté pour
un substrat de matrice active, et ce, à un faible cot.
D'autre part, conformément à la configuration cidessus, le dispositif àsemi-conducteur de la présente 10 invention est de préférence conçu de telle façon qu'une marge d'alignement d'une partie au moins d'un motif formé sur le silicium monocristallin est faible, afin d'être inférieure à une marge d'alignement de motifs prévus sur l'un quelconque des éléments suivants, à 15 savoir la totalité d'une surface d'une carte mère, une zone d'affichage et la totalité du dispositif à film mince de silicium non monocristallin et du dispositif à
film mince de silicium monocristallin.
Grâce à cette disposition, lorsque par exemple un 20 motif de câblage métallique équivalent au motif prévu
dans la zone de silicium non monocristallin est formé, il est possible de faire en sorte qu'une partie du motif soit alignée avec un motif à haute définition d'une zone du silicium monocristallin à l'aide d'un 25 système d'exposition à haute définition.
Il est ainsi possible de connecter facilement et efficacement une zone de silicium monocristallin comportant un motif à haute définition avec une zone de silicium non monocristallin comportant un motif à 30 faible définition, à l'aide d'un motif de câblage métallique, etc., et ce, avec de bons rendements de production. De plus, conformément à la configuration ci-dessus, le dispositif à semi-conducteur de la présente invention est de préférence conçu de telle façon qu'un repère d'alignement formé sur le silicium monocristallin est 5 détecté à l'aide d'une lumière visible ou d'une lumière
dont la longueur d'onde est plus courte que celle de la lumière visible, à travers un substrat transparent, et a une forme permettant l'alignement du repère d'alignement avec un repère d'alignement formé sur le substrat 0 transparent.
Grâce à cette disposition, étant donné que le repère d'alignement peut être détecté à travers le substrat en verre, la résolution optique peut être améliorée, de sorte que l'alignement peut être réalisé 15 de manière plus précise que dans un dispositif conventionnel. De plus, pour atteindre les buts ci-dessus, le dispositif à semi-conducteur de la présente invention comprend l'un quelconque des substrats de type SOI 20 décrits ci-dessus sur chacun desquels une structure de dispositif à semiconducteur est formée. Ici, les substrats de type SOI susmentionnés, sont des dispositifs à semi-conducteur sur chacun desquels une structure de
dispositif à semi-conducteur est formée.
En outre, pour atteindre les buts ci-dessus, le
dispositif d'affichage de la présente invention comprend l'un quelconque des dispositifs à semi-conducteur décrits précédemment et utilise le dispositif à semi-conducteur comme substrat de matrice active d'un panneau 30 d'affichage.
Du fait que, dans le substrat de type SOI, le substrat isolant est un substrat transmettant la lumière, la formation d'une structure de dispositif à semi-conducteur sur ce substrat isolant permet d'utiliser de manière appropriée le substrat de type SOI comme substrat de matrice active pour un panneau d'affichage. En outre, étant donné que l'on peut obtenir des transistors très performants exempts de variations en adoptant le substrat de type SOI ci-dessus, il est possible de réaliser un dispositif d'affichage très
performant en utilisant ce type de transistor.
De cette manière, il est possible de faire en sorte que les caractéristiques du transistor soient uniformes, stabilisées et très performantes en adoptant le silicium monocristallin, ce qui permet par conséquent de fabriquer, par exemple, un dispositif à 15 transistor à effet de champ MOS très performant. De ce fait, l'utilisation de ce dispositif à transistor permet de fabriquer un dispositif d'affichage de type LCD à transistor TFT et un dispositif d'affichage de
type OLEDL à transistor TFT très performants.
On notera que la structure de dispositif à semiconducteur est, par exemple, une structure telle qu'un dispositif de commutation pour affichage. De même, il est possible de fabriquer un processeur d'images en réalisant une structure de dispositif à semi-conducteur 25 - sur un substrat de type SOI.
En d'autres termes, par exemple, le dispositif d'affichage comprend un élément de commutation pour afficher et un processeur d'images fabriqués à l'aide d'un substrat isolant sur une partie duquel est 30 disposée une structure de type SOI, le substrat isolant étant fabriqué de telle façon qu'un substrat transmettant la lumière, dont la surface est recouverte par un film de silicium oxydé, est lié à un substrat en silicium monocristallin dont la surface est oxydée, après quoi le substrat en silicium monocristallin est séparé au niveau d'une interface prédéterminée par un
traitement thermique.
D'autre part, un procédé de fabrication du dispositif à semi-conducteur de la présente invention, dans lequel un dispositif à film mince de silicium monocristallin fabriqué à partir d'un film mince de silicium monocristallin et un film mince de silicium 10 non monocristallin sont formés sur un substrat isolant,
est mis en oeuvre de telle façon que le film mince de silicium non monocristallin est formé après qu'un circuit comprenant le dispositif à film mince de silicium monocristallin a été formé sur le substrat 15 isolant.
Conformément à ce procédé, un dispositif à film mince de silicium monocristallin est formé sur un substrat isolant plat, après quoi un film mince de silicium non monocristallin est formé. Ainsi, les 20 défauts dus à un mauvais alignement peuvent être limités, ce qui permet de fabriquer un dispositif à
semi-conducteur avec de bons rendements.
En outre, le procédé de fabrication du dispositif à semi-conducteur de la présente invention est de 25 préférence mis en oeuvre de telle façon que, sur le dispositif à film mince de silicium monocristallin, un film intermédiaire de protection isolant, un trou de
contact et un câblage métallique sont formés.
Conformément à ce procédé, comme le dispositif à 30 film mince de silicium monocristallin, qui est formé avant le film mince de silicium non monocristallin, comporte un câblage métallique, une microfabrication peut être réalisée pour permettre d'augmenter considérablement la densité d'intégration de circuits sur le film mince de silicium monocristallin. En outre, un câblage métallique est également formé par un procédé identique sur le film mince de silicium non 5 monocristallin, qui est formé après le dispositif à
film mince de silicium monocristallin sur le substrat en verre, ce qui permet de fabriquer de manière efficace par un procédé simple un dispositif à semiconducteur comportant un double câblage métallique.
D'autre part, le procédé de fabrication du dispositif à semi-conducteur de la présente invention est de préférence mis en oeuvre de telle façon qu'après la formation du dispositif à film mince de silicium monocristallin, un film intermédiaire isolant est 15 formé, après quoi le film mince de silicium non
monocristallin est formé.
Conformément à ce procédé, étant donné que le film intermédiaire isolant est formé entre le dispositif à film mince de silicium monocristallin et le film mince 20 de silicium non monocristallin, il est possible d'éviter de manière fiable la contamination du silicium monocristallin du film mince de silicium monocristallin. Un procédé de fabrication du dispositif à semi25 conducteur de la présente invention, dans lequel un dispositif à film mince de silicium monocristallin fabriqué à partir d'un film mince de silicium monocristallin et un film mince de silicium non monocristallin sont formés sur un substrat isolant, 30 est mis en oeuvre de telle façon que le dispositif à film mince de silicium monocristallin est formé après la formation du film mince de silicium non
monocristallin sur le substrat isolant.
Conformément à ce procédé, étant donné que le film mince de silicium non monocristallin est formé préalablement au dispositif à film mince de silicium monocristallin, la contamination et la détérioration 5 du film mince de silicium monocristallin sont évitées, comparativement au cas o le film mince de silicium non monocristallin est formé après le dispositif à
film mince de silicium monocristallin.
Dans un procédé de fabrication d'un dispositif à 10 semi-conducteur, dans lequel un dispositif à film mince de silicium monocristallin et un film mince de silicium non monocristallin sont formés sur un substrat isolant, lorsque le dispositif à film mince de silicium monocristallin est formé après le film 15 mince de silicium non monocristallin sur le substrat
isolant, la surface du substrat isolant de laquelle le silicium non monocristallin est ôté et à laquelle le silicium monocristallin doit être lié, est rendue rugueuse, ce qui augmente les micro-aspérités et, par 20 conséquent, détériore la force d'adhérence.
Pour remédier à ce problème, dans le procédé de fabrication du dispositif à semi-conducteur de la présente invention, au moins la zone à laquelle le silicium monocristallin doit être lié est aplanie à 25 l'avance par un procédé faisant appel à un faisceau de
groupes d'ions de gaz (GCIB) à l'aide d'un halogénure (tel que CF4 à faible énergie (environ 3keV).
Lorsqu' ensuite, sur cette zone, un film de SiO2 ayant une épaisseur d'environ l0nm est formé par le procédé 30 PECVD à l'aide de tétraéthoxysilane (TEOS) ou de tétraméthylcyclotétrasiloxane (TMCTS), les
caractéristiques de liaison sont encore améliorées.
De plus, le procédé de fabrication du dispositif à semi-conducteur de la présente invention est de préférence mis en òuvre de telle façon que le dispositif à film mince de silicium monocristallin est 5 un transistor à film mince de silicium monocristallin MOS. Ainsi, lorsque, par exemple, une structure CMOS est adoptée, il est possible de fabriquer un dispositif à semi-conducteur dans lequel la consommation d'énergie 10 est réduite, une tension de sortie peut effectuer des excursions vers le haut jusqu'à la tension d'alimentation en énergie, et une logique de faible
consommation est adoptée.
D'autre part, le procédé de fabrication du 15 dispositif à semiconducteur de la présente invention est de préférence mis en òuvre de telle façon que le dispositif à film mince de silicium monocristallin est un transistor à film mince de silicium monocristallin bipolaire. Dans le cas de la formation du transistor bipolaire
sur le substrat isolant, la mise en òuvre du film mince de silicium monocristallin peut être plus simple que dans le cas d'un transistor MOS, et le film mince de silicium monocristallin peut être lié au substrat 25 isolant sans être soumis à un procédé d'aplanissement.
De plus, le procédé de fabrication du dispositif à semi-conducteur de la présente invention est de préférence mis en oeuvre de telle façon qu'en ce qui concerne un substrat de silicium monocristallin 30 destiné à la fabrication du dispositif à film mince de silicium monocristallin, des ions hydrogène ayant une concentration prédéterminée sont implantés sur une
profondeur prédéterminée.
De cette manière, il est possible de former facilement le dispositif à film mince de silicium monocristallin sur le substrat isolant, sans
utilisation d'un adhésif.
Plus précisément, lorsque le dispositif à film mince de silicium monocristallin est formé sur le substrat isolant, la position d'implantation dense des ions hydrogène est définie et, par conséquent, la force d'adhérence vis-à-vis du substrat isolant peut 10 être augmentée grâce à une augmentation de la température jusqu'à une valeur au moins égale à la température à laquelle l'hydrogène se dissocie du silicium. Puis, en réalisant une séparation par délamination au niveau de la position dense, il est 15 possible de fabriquer facilement le transistor à film
mince de silicium monocristallin bipolaire.
Il convient de noter que la profondeur
prédéterminée mentionnée ci-dessus est déterminée conformément à une épaisseur souhaitée du film mince de 20 silicium monocristallin à former.
D'autre part, le procédé de fabrication du dispositif à semi-conducteur de la présente invention est de préférence mis en òuvre de façon qu'une énergie utilisée pour implanter les ions hydrogène soit définie 25 de telle manière qu'une énergie après soustraction d'une énergie correspondant à une plage de projection des ions hydrogène dans une matière d'électrode de grille pour une épaisseur d'électrode de grille, d'une énergie incidente des ions hydrogène ne soit pas 30 supérieure à une énergie correspondant à une plage de projection des ions les plus lourds de matières constitutives de grille pour une épaisseur d'oxyde de grille. Ainsi, par exemple, il est possible d'éviter l'apparition du problème suivant, à savoir que dans le transistor à film mince de silicium monocristallin MOS, les ions hydrogène appliqués au substrat en silicium 5 monocristallin entrent en collision avec les matières d'électrodes de grille et les atomes constituant les matières du câblage métallique, si bien que les atomes constituant les matières des électrodes de grille qui sont délogés du fait de la collision, passent à travers 10 le film oxydé et, par conséquent, atteignent le
silicium monocristallin et contaminent ce dernier.
En outre, le procédé de fabrication du dispositif à semi-conducteur de la présente invention est de préférence mis en òuvre de telle façon qu'une épaisseur 15 du substrat en silicium monocristallin comprenant la position d'implantation dense n'est pas supérieure à
environ 100pm.
Grâce à cette disposition, il est possible de faire en sorte que la couche de silicium monocristallin 20 représente environ 1/10 du substrat et, étant donné que la rigidité en flexion du substrat en silicium diminue, la surface du substrat devient déformable conformément aux micro- aspérités résultant de la rugosité de la surface tournée vers le substrat en verre et des 25 particules présentes sur la surface, même si l'énergie de liaison est identique, moyennant quoi le substrat
n'est guère influencé par les micro-aspérités.
Ainsi, lorsque l'épaisseur est définie comme indiquée ci-dessus, il est possible de réduire 30 considérablement l'apparition d'un défaut d'alignement d à la rugosité de la surface tournée vers le substrat en verre et aux particules présentes sur la surface, sans nuire beaucoup à la maniabilité d'un substrat en silicium mince et de faibles dimensions qui a été séparé. Il convient de préciser que l'épaisseur mentionnée ci- dessus est de préférence non supérieure à 70pm et, de manière davantage préférable non supérieure à 50pm. En outre, le procédé de fabrication du dispositif à semi-conducteur de la présente invention est de préférence mis en oeuvre de telle façon qu'après la formation du film mince de silicium non monocristallin 10 sur le substrat isolant, au moins une zone de surface de laquelle le silicium monocristallin est ôté et à laquelle un silicium monocristallin doit être lié est aplanie à l'avance par l'exécution d'un traitement faisant appel à un faisceau de groupes d'ions de gaz 15 (GCIB) à l'aide d'un halogénure avec une énergie
d'environ 3keV.
De cette manière, la surface de silicium ou de SiO2 est attaquée légèrement lorsqu'un faisceau de groupes d'ions de gaz (GCIB) oxygène ou halogénure à 20 une faible énergie (environ 3keV) lui est appliqué, de sorte que les micro-aspérités de la surface sont réduites. C'est la raison pour laquelle le taux de réussite de la liaison est considérablement amélioré 25 comparativement à la liaison d'un substrat en silicium conventionnel. Pour atteindre les buts ci-dessus, un procédé de fabrication du dispositif à semi-conducteur de la présente invention, comprenant l'étape qui consiste à 30 (a) lier un film isolant formé sur un substrat isolant à un film de recouvrement par lequel un substrat en silicium monocristallin est recouvert, est caractérisé en ce qu'il comprend également l'étape qui consiste à (b), avant l'étape (a), faire en sorte qu'une tangente d'une inclinaison maximum de micro-aspérités présentes sur une surface du film isolant par rapport à un plan de surface du substrat isolant, mesurées dans un carré 5 de 1/5 pim, ne dépasse pas 0,06, les micro-aspérités
n'ayant pas une hauteur supérieure à 5 nm.
Le substrat de type SOI est fabriqué de telle façon qu'après l'étape de liaison, le substrat en silicium monocristallin est séparé et détaché au niveau de la 10 position dense, pour ainsi former le film mince de silicium monocristallin. En effet, le procédé de fabrication décrit cidessus est également un procédé pour fabriquer un substrat de type SOI. Plus précisément, conformément au procédé de fabrication, un 15 dispositif à semi-conducteur est réalisé soit par la formation d'une structure de dispositif à semiconducteur sur un film mince de silicium monocristallin disposé sur le substrat de type SOI, soit par la fabrication d'un film mince de silicium monocristallin 20 à partir d'un substrat en silicium monocristallin dans lequel une structure de dispositif à semi-conducteur
est formée.
Conformément à ce procédé de fabrication, une fois que les microaspérités présentes sur la surface du 25 film isolant ont été traitées de telle façon que la tangente de l'inclinaison maximale de micro-rugosités présentes sur une surface du film isolant par rapport à un plan de la surface du substrat isolant, mesurées dans un carré de 1/5 pm, ne dépasse pas 0,06, le film 30 isolant est lié au film de recouvrement par lequel le
substrat en silicium monocristallin est recouvert.
Grâce à cette disposition, les caractéristiques de liaison sont bonnes, de sorte que la force d'adhérence est meilleure. Ainsi, un pelage du film n'a pas lieu lorsque le substrat en silicium monocristallin est séparé et détaché pour former le film mince de silicium
monocristallin, après l'étape de liaison.
En revanche, lorsque la tangente susmentionnée
n'est pas inférieure à 0,06, la force d'adhérence au niveau de l'interface de liaison entre les films ne dépasse pas 0,2N/m. Dans ce cas, on observe un pelage d'une partie du film après exécution du détachement, de 10 la séparation et du recuit.
A cet égard, il est préférable, par exemple, de définir de manière appropriée l'épaisseur du film isolant sur le substrat isolant ainsi que les conditions de formation du film. Lorsque ces facteurs 15 sont correctement définis, il est possible de faire en sorte de manière certaine que la tangente du film isolant par rapport à la surface du substrat isolant ne dépasse pas 0,06. De préférence, le film isolant n'est pas trop épais. Par exemple, lorsque l'épaisseur d'un 20 film de silicium oxydé servant de film isolant n'est pas inférieure à 500 nm, il est préférable que le film de silicium oxydé soit soumis à un polissage après sa formation. L'épaisseur du film oxydé est de préférence
d'environ 100 nm, par exemple.
De plus, la tangente du film isolant par rapport à la surface du substrat isolant est, de préférence, non supérieure à 0,04. Ceci permet d'éviter avec davantage
de certitude le pelage du film.
D'autre part, il est préférable que le procédé ci30 dessus comprenne une étape qui consiste à faire en sorte que les angles de contact du film isolant et du film de recouvrement par rapport à l'eau ne soient pas
supérieurs à 100.
Ainsi, les caractéristiques de liaison entre le film isolant et le film de recouvrement sont meilleures et la force d'adhérence est plus grande, ce qui permet d'obtenir un procédé de fabrication d'un substrat SOI, 5 dans lequel le risque de pelage du film est encore réduit. Ce procédé de fabrication du substrat de type SOI peut être considéré comme un procédé de fabrication de substrat SOI comprenant une étape au cours de laquelle 10 une température de la position d'implantation dense d'ions hydrogène du substrat en silicium monocristallin est augmentée jusqu'à une valeur au moins égale à la température à laquelle l'hydrogène se dissocie du silicium, grâce à l'application d'une lumière 15 comprenant une lumière laser, le substrat en silicium monocristallin étant séparé le long de la position dense. Grâce à cette disposition, étant donné que la température de la position d'implantation dense du 20 substrat en silicium monocristallin est augmentée par l'application d'une lumière comprenant une lumière laser, seule la température autour de la position dense peut être augmentée, ce qui permet de limiter la
destruction du silicium monocristallin.
De plus, le procédé de fabrication du substrat de type SOI peut être considéré comme un procédé de fabrication de substrat SOI comprenant une étape de séparation du substrat en silicium monocristallin le long de la position dense, exécutée par un recuit à la 30 lampe au cours duquel la température maximale n'est pas
inférieure à environ 850'C.
Conformément à l'étape décrite ci-dessus, le recuit à la lampe, qui est un recuit thermique rapide (RTA) au cours duquel la température maximale est d'au moins environ 850'C, est réalisé, et le substrat en silicium monocristallin est soumis à une exfoliation à la profondeur à laquelle les ions hydrogène sont 5 implantés. Ainsi, la force d'adhérence est encore
accrue et, étant donné que la détérioration due à l'implantation d'ions hydrogène dans l'interface de pelage et à l'intérieur du film mince de silicium monocristallin peut être évitée, les caractéristiques 10 du transistor sont supérieures.
A cet égard, plus la température maximale du recuit à la lampe est élevée, plus les caractéristiques du transistor sont améliorées. Cependant, plus la température maximale du recuit à la lampe est élevée, 15 plus le voilement, l'expansion et la contraction du substrat isolant s'aggravent. Par conséquent, dans le cas d'un substrat d'environ 300 mm de côté, par exemple, le recuit est réalisé pendant environ 5
minutes à une température d'environ 700'C.
De plus, le procédé de fabrication du substrat de type SOI peut être considéré comme un procédé de fabrication de substrat SOI mis en oeuvre de telle façon que, grâce à l'implantation d'ions hydrogène qui sont beaucoup plus légers que des ions oxygène, la 25 cristallinité de l'ensemble de la surface du substrat en silicium monocristallin n'est pas sensiblement
modifiée, même après l'implantation.
Conformément à la disposition ci-dessus, grâce à l'exécution d'un traitement thermique à une 30 température d'environ 600'C au cours de l'étape de fabrication d'un transistor TFT, après le détachement, l'état de la cristallinité du film mince de silicium monocristallin est ramené au niveau précédant l'implantation des ions hydrogène. A la différence du cas dans lequel des ions oxygène sont implantés, ce traitement n'entraîne pas la dégradation de la
cristallinité du silicium.
Bien que la description précédente ait porté sur
plusieurs modes de réalisation de la présente invention, celle-ci n'est bien entendu pas limitée aux exemples particuliers décrits et illustrés ici, et l'homme de l'art comprendra aisément qu'il est 10 possible d'y apporter de nombreuses variantes et modifications sans pour autant sortir du cadre de l'invention.

Claims (48)

REVENDICATIONS
1. Substrat en silicium monocristallin (lOa, lOb) caractérisé en ce qu'il comprend: un film oxydé, un motif de grille et une interface 5 d'implantation d'ions d'impureté formés sur sa surface, surface qui est aplanie après la formation du film oxydé, du motif de grille et de l'interface d'implantation d'ions d'impureté, et une position (15) d'implantation dense d'ions 10 hydrogène dans laquelle des ions hydrogène sont implantés à une concentration prédéterminée sur une
profondeur prédéterminée.
2. Substrat en silicium monocristallin (lOa, lob), caractérisé en ce qu'il comprend: une zone d'implantation/diffusion d'ions d'impureté dans laquelle une structure à jonction PNP ou une structure à jonction NPN dans laquelle des ions d'impureté sont implantés, est disposée à proximité d'une surface du substrat en silicium monocristallin, 20 et un film oxydé formé sur la zone
d'implantation/diffusion d'ions d'impureté.
3. Substrat en silicium monocristallin (lOa, lOb) selon la revendication 2, caractérisé en ce qu'il 25 comprend également une position (15) d'implantation dense d'ions hydrogène dans laquelle des ions hydrogène sont implantés à une concentration prédéterminée sur
une profondeur prédéterminée.
4. Substrat en silicium monocristallin selon l'une 30 quelconque des revendications 1 à 3, caractérisé en ce
qu'une épaisseur du film oxydé n'est pas inférieure à nm.
5. Substrat de type silicium sur isolant (SOI) (101,111) dans lequel un film mince de silicium monocristallin (105) est disposé sur un substrat isolant (102), caractérisé en ce qu'il comprend: une interface de liaison au niveau de laquelle un film isolant (103) formé sur le substrat isolant (102) est lié à un film de recouvrement (104) par lequel un substrat en silicium monocristallin (106) est recouvert, le substrat en silicium monocristallin (106) étant séparé au niveau d'une position (110) d'implantation dense d'ions hydrogène afin de former le film mince de silicium monocristallin (105), le substrat isolant (102) étant un substrat i5 transmettant la lumière, et le substrat en silicium monocristallin (106) étant
séparé par un traitement thermique.
6. Substrat de type SOI (101,111) dans lequel un film mince de silicium monocristallin (105) est disposé 20 sur un substrat isolant (102), caractérisé en ce qu'il comprend: une interface de liaison au niveau de laquelle un film isolant (103) formé sur le substrat isolant (102) est lié à un film de recouvrement (104) par lequel un 25 substrat en silicium monocristallin (106) est recouvert, le film mince de silicium monocristallin (105) étant formé par la séparation du substrat en silicium monocristallin (106) au niveau d'une position (110) 30 d'implantation dense d'ions hydrogène, par un traitement thermique, et en ce que au niveau de l'interface de liaison, le film isolant (103) est formé de telle façon que tgO n'est pas supérieure à 0,06, 0 étant l'angle formé entre (i) une courbe d'inclinaison maximale de micro-aspérités mesurées dans un carré de 1-5 pm et dont la hauteur ne
dépasse pas 5 nm et (ii) un plan de surface moyen.
7. Substrat de type SOI (101,111) dans lequel un film mince de silicium monocristallin (105) est disposé sur un substrat isolant (102), caractérisé en ce qu'il comprend: une interface de liaison au niveau de laquelle un 10 film isolant (103) formé sur le substrat isolant (102) est lié à un film de recouvrement (104) par lequel un substrat en silicium monocristallin (106) est recouvert, le film mince de silicium monocristallin (105) 15 étant formé par la séparation du substrat en silicium monocristallin (106) au niveau d'une position (110) d'implantation dense d'ions hydrogène, par un traitement thermique, et en ce que des angles de contact d'une surface du film isolant 20 (103) et d'une surface du film de recouvrement (104)
par rapport à l'eau ne sont pas supérieurs à 10 .
8. Substrat de type SOI (101,111) dans lequel un film mince de silicium monocristallin (105) est disposé sur un substrat isolant (102), caractérisé en 25 ce qu'il comprend: une interface de liaison au niveau de laquelle un film isolant (103) formé sur le substrat isolant (102) est lié à un film de recouvrement (104) par lequel un substrat en silicium monocristallin (106) est 30 recouvert, le film mince de silicium monocristallin (105) étant formé par la séparation du substrat en silicium monocristallin (106) au niveau d'une position (110) d'implantation dense d'ions hydrogène, par un traitement thermique, et en ce que le film isolant (103) est un film de silicium oxydé formé par un procédé de dépôt chimique en phase vapeur 5 au plasma à l'aide d'un mélange de gaz formé d'un gaz
tétraéthoxysilane (TEOS) et d'un gaz oxygène.
9. Substrat de type SOI (101,111) dans lequel un film mince de silicium monocristallin (105) est disposé sur un substrat isolant (102), caractérisé en ce qu'il 10 comprend: une interface de liaison au niveau de laquelle un film isolant (103) formé sur le substrat isolant (102) est lié à un film de recouvrement (104) par lequel un substrat en silicium monocristallin (106) est 15 recouvert, le film mince de silicium monocristallin (105) étant formé par la séparation du substrat en silicium monocristallin (106) au niveau d'une position (110) d'implantation dense d'ions hydrogène, par un traitement 20 thermique, et en ce que le film isolant (103) qui est formé de silicium oxydé et qui a une épaisseur de 5 à 300 nm est lié au
niveau de l'interface de liaison.
10. Substrat de type SOI (101,111) dans lequel un 25 film mince de silicium monocristallin (105) est disposé sur un substrat isolant (102), caractérisé en ce qu'il comprend: une interface de liaison au niveau de laquelle un film isolant (103) formé sur le substrat isolant (102) 30 est lié à un film de recouvrement (104) par lequel un substrat en silicium monocristallin (106) est recouvert, le film mince de silicium monocristallin (105) étant formé par la séparation du substrat en silicium monocristallin (106) au niveau d'une position (110) d'implantation dense d'ions hydrogène, par un traitement thermique, et en ce que une force d'adhérence au niveau de l'interface de liaison n'est pas inférieure à 0,6 N/m.
11. Substrat de type SOI selon l'une quelconque des
revendications 5 à 10, caractérisé en ce qu'un dispositif à film mince de silicium monocristallin est formé sur le substrat en silicium monocristallin, et en 10 ce que le film mince de silicium monocristallin contient
le dispositif à film mince de silicium monocristallin formé par la séparation du substrat en silicium monocristallin au niveau de la position (110)
d'implantation dense, par un traitement thermique.
12. Substrat de type SOI selon l'une quelconque des
revendications 5 à 10, caractérisé en ce qu'il comprend
également: un dispositif. à film mince de silicium monocristallin fabriqué à partir du film mince de 20 silicium monocristallin; et un dispositif à film mince de silicium non monocristallin fabriqué à partir d'un film mince de silicium non monocristallin disposé dans une zone du substrat isolant qui est différente d'une zone dans 25 laquelle le film mince de silicium monocristallin est disposé.
13. Dispositif à semi- conducteur (20, 30, 40, 50, ), caractérisé en ce qu'il comprend: un dispositif à film mince de silicium non 30 monocristallin (la, lb, lc) fabriqué à partir d'un film mince de silicium non monocristallin (5', 51', 63), et un dispositif à film mince de silicium monocristallin (16a, 16b) fabriqué à partir d'un film mince de silicium monocristallin (14a, 14b), et en ce que le dispositif à film mince de silicium non monocristallin (la, lb, lc) et le dispositif à film 5 mince de silicium monocristallin (16a, 16b) sont disposés dans des zones différentes d'un substrat
isolant (2).
14. Dispositif à semi-conducteur (20, 30, 40, 50, ) selon la revendication 13, caractérisé en ce que le 10 dispositif à film mince de silicium monocristallin (16a, 16b) est lié au substrat isolant (2) par l'intermédiaire d'un film isolant intermédiaire
inorganique (3).
15. Dispositif à semi-conducteur (20, 30, 50) selon 15 la revendication 13 ou 14, caractérisé en ce que le
dispositif à film mince de silicium non monocristallin (la, lb) et le dispositif à film mince de silicium monocristallin (16a) sont respectivement soit un transistor à film mince métal-oxyde-semiconducteur 20 (MOS) soit un transistor à film mince métal-isolantsemiconducteur (MIS).
16. Dispositif à semi-conducteur (60) selon la revendication 15, caractérisé en ce que, dans le transistor à film mince MOS (lc), une grille (6), un 25 film isolant de grille (62) et un film de silicium (63)
sont formés dans cet ordre sur le substrat isolant (2).
17. Dispositif à semi-conducteur (20, 30, 50, 60) selon la revendication 15 ou 16, caractérisé en ce qu'une épaisseur d'un film mince de silicium (5', 51', 30 63, 14a) du transistor à film mince MOS (la, lb, lc,
16a) n'est pas supérieure à environ 600 nm.
18. Dispositif à semi-conducteur (20, 30, 40, 50, ) selon la revendication 15 ou 16, caractérisé en ce qu'une épaisseur du film mince de silicium monocristallin (14a, 14b) du transistor à film mince
MOS (16a, 16b) n'est pas supérieure à environ 100 nm.
19. Dispositif à semi-conducteur (20) selon l'une 5 quelconque des revendications 15 à 18, caractérisé en
ce qu'un motif métallique du transistor à film mince de silicium monocristallin MOS (16a) est formé conformément à une règle de câblage moins stricte qu'une règle de câblage d'un motif de grille du 10 transistor à film mince de silicium monocristallin MOS.
20. Dispositif à semi-conducteur (40) selon la revendication 14, caractérisé en ce que le dispositif à film mince de silicium non monocristallin est soit un transistor à film mince de silicium non monocristallin 15 MOS (la) soit un transistor à film mince de silicium non monocristallin MIS, et en ce que le dispositif à film mince de silicium monocristallin est un transistor à film mince de silicium monocristallin bipolaire (16b).
21. Dispositif à semi-conducteur selon l'une
quelconque des revendications 14 à 20, caractérisé en ce que le dispositif à film mince de silicium non monocristallin est soit un transistor à film mince de silicium non monocristallin MOS (la, lb, lc) soit un 25 transistor à film mince de silicium non monocristallin
MIS, et en ce que le dispositif à film mince de silicium monocristallin comprend l'un au moins d'un transistor à film mince de silicium monocristallin MOS (16a) et d'un transistor à film mince de silicium 30 monocristallin bipolaire (16b).
22. Dispositif à semi-conducteur selon la revendication 14, caractérisé en ce que le dispositif à film mince de silicium non monocristallin est soit un transistor à film mince de silicium non monocristallin MOS (la, lb, lc) soit un transistor à film mince de silicium non monocristallin MIS, et en ce que le dispositif à film mince de silicium monocristallin 5 comprend un transistor à film mince de silicium monocristallin MOS (16a) et un capteur d'images comprenant une diode Schottky ou une diode à jonction PN, ou un capteur d'images à dispositif à couplage de
charge (CCD).
23. Dispositif à semi-conducteur selon la revendication 21, caractérisé en ce qu'une épaisseur d'un film mince de silicium monocristallin du transistor à film mince de silicium monocristallin MOS est inférieure à une épaisseur d'un film mince de 15 silicium monocristallin du transistor à film mince de
silicium monocristallin bipolaire.
24. Dispositif à semi-conducteur (40) selon l'une
quelconque des revendications 20 à 22, caractérisé en ce que le transistor à film mince de silicium 20 monocristallin bipolaire (16b) a une structure telle
qu'une zone de base, une zone de collecteur et une zone
d'émetteur sont formées et disposées dans un seul plan.
25. Dispositif à semi-conducteur (40) selon l'une
quelconque des revendications 20 à 24, caractérisé en 25 ce qu'un câblage métallique et un motif de contact du
transistor à film mince de silicium monocristallin bipolaire (16b) comprennent des parties respectives formées chacune conformément à une règle de câblage moins stricte qu'une règle de câblage d'un motif de 30 base du transistor à film mince de silicium
monocristallin bipolaire (16b).
26. Dispositif à semi-conducteur (40) selon l'une
quelconque des revendications 20 à 25, caractérisé en
ce qu'une épaisseur du film mince de silicium monocristallin (14b) du transistor à film mince de silicium monocristallin bipolaire (16b) n'est pas
supérieure à environ 800 nm.
27. Dispositif à semi-conducteur (20, 30, 40, 50)
selon l'une quelconque des revendications 15 à 19 et 21 à 23, caractérisé en ce que le film mince de silicium non monocristallin (5, 52) est soit un film mince de silicium polycristallin (5') soit un film mince de 10 silicium à grain continu (51'), et en ce qu'un
transistor à film mince MOS (la, lb) fabriqué à partir du film mince de silicium non monocristallin (5', 51') comprend un film de silicium non monocristallin (5', 51'), un film isolant de grille (7) et une grille (6) 15 disposés dans cet ordre sur le substrat isolant (2).
28. Dispositif à semi-conducteur selon l'une
quelconque des revendications 15 à 19, 21 à 23 et 27, caractérisé en ce que le film mince de silicium non monocristallin est soit un film mince de silicium 20 polycristallin soit un film mince de silicium à grain
continu, et en ce qu'un transistor à film mince MOS fabriqué à partir du film mince de silicium non monocristallin comprend une grille, un film isolant de grille et un film de silicium non monocristallin 25 disposés dans cet ordre sur le substrat isolant.
29. Dispositif à semi-conducteur (60) selon l'une
quelconque des revendications 15 à 19, 21 à 23 et 28, caractérisé en ce que le film mince de silicium non monocristallin est un film mince de silicium amorphe 30 (63), et en ce qu'un transistor à film mince MOS (lc)
ou un transistor à film mince MIS fabriqué à partir du film mince de silicium non monocristallin comprend une grille (6), un film isolant de grille (62) et un film silicium non monocristallin (63) disposés dans cet
ordre sur le substrat isolant (2).
30. Dispositif à semi-conducteur selon l'une
quelconque des revendications 15 à 19, 21 à 23 et 29, 5 caractérisé en ce que le film mince de silicium non
monocristallin est un film mince de silicium amorphe, et en ce qu'un transistor à film mince MOS ou un transistor à film mince MIS fabriqué à partir du film mince de silicium non monocristallin comprend un film 10 de silicium non monocristallin, un film isolant de grille et une grille disposés dans cet ordre sur le
substrat isolant.
31. Dispositif à semi-conducteur (20) selon l'une
quelconque des revendications 13 à 30, caractérisé en 15 ce qu'une différence d'expansion linéaire entre un film
de silicium monocristallin (14a) constituant le dispositif à film mince de silicium monocristallin (16a) et le substrat isolant (2) n'est pas supérieure à environ 250 ppm, à l'intérieur d'une plage de 20 températures allant d'une valeur sensiblement égale à
la température ambiante à 6000C.
32. Dispositif à semi-conducteur (20, 30, 40, 50,
) selon l'une quelconque des revendications 13 à 31, caractérisé en ce que le substrat isolant (2) est un 25 verre à point de trempe élevé comprenant un verre
d'aluminoborosilicate de métal alcalinoterreux, et en ce qu'un film de SiO2 (3) est formé au moins dans une zone de la surface du substrat isolant (2), dans laquelle le dispositif à film mince de silicium 30 monocristallin (16a, 16b) doit être formé.
33. Dispositif à semi-conducteur (20, 30, 40, 50,
) selon l'une quelconque des revendications 13 à 31, caractérisé en ce que le substrat isolant (2) est
fabriqué à partir d'au moins un verre choisi dans le groupe constitué par un verre de borosilicate de baryum, un verre d'aluminoborosilicate de baryum, un verre d'aluminoborosilicate de métal alcalinoterreux, 5 un verre de borosilicate, un verre d'aluminoborosilicate de plomb, de zinc et de métal alcalinoterreux, et un verre d'aluminoborosilicate de
zinc et de métal alcalinoterreux.
34. Dispositif à semi-conducteur selon l'une 10 quelconque des revendications 13 à 33, caractérisé en
ce qu'une marge d'alignement d'une partie au moins d'un motif formé sur le silicium monocristallin est faible afin d'être inférieure à une marge d'alignement de motifs formés sur l'un quelconque des éléments 15 comprenant la totalité d'une surface d'une carte mère, une zone d'affichage et la totalité du dispositif à film mince de silicium non monocristallin et du
dispositif à film mince de silicium monocristallin.
35. Dispositif à semi-conducteur selon l'une 20 quelconque des revendications 13 à 34, caractérisé en
ce qu'un repère d'alignement (94) formé sur le silicium monocristallin est détecté à l'aide d'une lumière visible ou d'une lumière dont la longueur d'onde est plus courte que celle de la lumière visible, à travers 25 un substrat transparent (2), et a une forme lui permettant d'être aligné avec un repère d'alignement
(93) formé sur le substrat transparent (2).
36. Dispositif d'affichage (131) caractérisé en ce qu'il comprend: un substrat de type SOI (111) comprenant un film mince de silicium monocristallin (105) disposé sur un substrat isolant (102), film mince de silicium monocristallin (105) sur lequel une structure de dispositif à semi-conducteur est formée, et en ce que le substrat de type SOI (111) comprend une interface de liaison au niveau de laquelle un film 5 isolant (103) formé sur le substrat isolant (102) est lié à un film de recouvrement (104) par lequel un substrat en silicium monocristallin (106) est recouvert, le substrat en silicium monocristallin (106) étant séparé au niveau d'une position (110) 10 d'implantation dense d'ions hydrogène, par un traitement thermique, afin de former le film mince de silicium monocristallin (105), et le substrat isolant
(102) étant un substrat transmettant la lumière.
37. Dispositif d'affichage caractérisé en ce qu'il 15 comprend: un dispositif à semi-conducteur (20, 30, 40, 50, ) dans lequel un dispositif à film mince de silicium non monocristallin (la, lb, lc) et un dispositif à film mince de silicium monocristallin (16a, 16b) sont 20 disposés sur des zones différentes d'un substrat isolant (2), le dispositif à semiconducteur étant utilisé comme substrat de matrice active (70) d'un panneau d'affichage.
38. Procédé de fabrication d'un dispositif à semiconducteur (20, 40, 50, 60), dans lequel un dispositif à film mince de silicium monocristallin (16a, 16b) fabriqué à partir d'un film mince de silicium monocristallin (14a, 14b) et un film mince de silicium 30 non monocristallin (5', 51', 63) sont formés sur un substrat isolant (2), caractérisé en ce que le film mince de silicium non monocristallin (5', 51', 63) est formé après qu'un circuit comprenant le dispositif à film mince de silicium monocristallin (16a, 16b) a été formé sur le
substrat isolant (2).
39. Procédé de fabrication d'un dispositif à semi5 conducteur (20,30), selon la revendication 38, caractérisé en ce que, sur le dispositif à film mince de silicium monocristallin (16a), un film
intermédiaire de protection isolant (8), un trou de contact (21) et un câblage métallique (22) sont 10 formés.
40. Procédé de fabrication d'un dispositif à semiconducteur (20, 40, 60), selon la revendication 38 ou 39, caractérisé en ce qu'après la formation du dispositif à film mince de silicium monocristallin 15 (16a, 16b), un film intermédiaire isolant (4, 61) est formé, après quoi le film mince de silicium non
monocristallin (5', 63) est formé.
41. Procédé de fabrication d'un dispositif à semiconducteur 30, dans lequel un dispositif à film mince 20 de silicium monocristallin (16a) fabriqué à partir d'un film mince de silicium monocristallin (14a) et un film mince de silicium non monocristallin (5') sont formés sur un substrat isolant (2), caractérisé en ce que le dispositif à film mince de 25 silicium monocristallin (16a) est formé après que le film mince de silicium non monocristallin (5') a été
formé sur le substrat isolant (2).
42. Procédé de fabrication d'un dispositif à semiconducteur (20, 30, 40), selon l'une quelconque des 30 revendications 38 à 41, caractérisé en ce que le
dispositif à film mince de silicium monocristallin (16a) est un transistor à film mince de silicium
monocristallin MOS.
43. Procédé de fabrication d'un dispositif à semiconducteur (40, 60), selon l'une quelconque des revendications 38 à 42, caractérisé en ce que le dispositif à film mince de silicium monocristallin 5 (16b) est un transistor à film mince de silicium
monocristallin bipolaire.
44. Procédé de fabrication d'un dispositif à semiconducteur (20, 30, 40, 50, 60), selon l'une quelconque des revendications 38 à 43, caractérisé en 10 ce que, en ce qui concerne un substrat en silicium
monocristallin (10a, lOb) pour fabriquer le dispositif à film mince de silicium monocristallin (16a, 16b), des ions hydrogène sont implantés à une concentration
prédéterminée sur une profondeur prédéterminée.
45. Procédé selon la revendication 44, caractérisé en ce qu'une énergie utilisée pour implanter les ions hydrogène est définie de telle façon qu'une énergie après soustraction d'une énergie correspondant à une plage de projection des ions hydrogène dans une 20 matière d'électrode de grille pour une épaisseur
d'électrode de grille, d'une énergie incidente des ions hydrogène n'est pas supérieure à une énergie correspondant à une plage de projection des ions les plus lourds de matières constitutives de grille pour 25 une épaisseur d'oxyde de grille.
46. Procédé selon la revendication 44 ou 45,
caractérisé en ce qu'une épaisseur du substrat en silicium monocristallin comprenant la position d'implantation dense n'est pas supérieure à environ 30 100 Pm.
47. Procédé de fabrication d'un dispositif à semiconducteur (30), selon la revendication 41, caractérisé en ce qu'après la formation du film mince de silicium non monocristallin (5') sur le substrat isolant (2), au moins une zone de surface de laquelle le silicium non monocristallin est ôté et à laquelle un silicium monocristallin (10a) doit être lié, est 5 aplanie à l'avance par l'exécution d'un traitement faisant appel à un faisceau de groupes d'ions de gaz (GCIB) à l'aide d'un halogénure avec une énergie
d'approximativement 3keV.
48. Procédé de fabrication d'un dispositif à semi10 conducteur, comprenant l'étape qui consiste à: (a) lier un film isolant (103) formé sur un substrat isolant (102) à un film de recouvrement (104) par lequel un substrat en silicium monocristallin (106) est recouvert, caractérisé en ce qu'il comprend également l'étape qui consiste à: (b), avant l'étape (a), faire en sorte qu'une tangente d'une inclinaison maximale de microaspérités présentes sur une surface du film isolant par rapport 20 à un plan de surface du substrat isolant, mesurées dans un carré de l-5pm, ne dépasse pas 0,06, les micro-aspérités n'ayant pas une hauteur supérieure à 5 nm.
FR0311250A 2002-09-25 2003-09-25 Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur Expired - Fee Related FR2844394B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002280078 2002-09-25
JP2002299577A JP2004134675A (ja) 2002-10-11 2002-10-11 Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
JP2003067109A JP4837240B2 (ja) 2002-09-25 2003-03-12 半導体装置

Publications (2)

Publication Number Publication Date
FR2844394A1 true FR2844394A1 (fr) 2004-03-12
FR2844394B1 FR2844394B1 (fr) 2007-06-08

Family

ID=34279455

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0311250A Expired - Fee Related FR2844394B1 (fr) 2002-09-25 2003-09-25 Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur

Country Status (5)

Country Link
US (3) US7508034B2 (fr)
KR (2) KR100693881B1 (fr)
CN (2) CN100573824C (fr)
FR (1) FR2844394B1 (fr)
TW (1) TWI260746B (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2858714A1 (fr) * 2003-08-05 2005-02-11 Sharp Kk Procede de fabrication d'un dispositif a semi-conducteur
EP1580813A2 (fr) * 2004-03-26 2005-09-28 Sharp Kabushiki Kaisha Substrat semiconducteur, dispositif semiconducteur et méthode de fabrication associé

Families Citing this family (298)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
JP5144001B2 (ja) * 2003-12-30 2013-02-13 三星電子株式会社 多結晶シリコン半導体素子及びその製造方法
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4661065B2 (ja) * 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
JP4219838B2 (ja) * 2004-03-24 2009-02-04 シャープ株式会社 半導体基板の製造方法、並びに半導体装置の製造方法
JP4814498B2 (ja) 2004-06-18 2011-11-16 シャープ株式会社 半導体基板の製造方法
JP4175650B2 (ja) * 2004-08-26 2008-11-05 シャープ株式会社 半導体装置の製造方法
KR100612885B1 (ko) * 2004-12-30 2006-08-14 삼성전자주식회사 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법
US7405152B2 (en) * 2005-01-31 2008-07-29 International Business Machines Corporation Reducing wire erosion during damascene processing
KR100879047B1 (ko) * 2005-03-25 2009-01-15 샤프 가부시키가이샤 반도체 장치 및 그 제조방법
JPWO2006117900A1 (ja) * 2005-04-26 2008-12-18 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP2008198628A (ja) * 2005-05-11 2008-08-28 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
JP2008204966A (ja) * 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
US8549513B2 (en) * 2005-06-29 2013-10-01 Microsoft Corporation Model-based virtual system provisioning
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7532296B2 (en) * 2005-08-24 2009-05-12 Samsung Electronics Co., Ltd. Thin-film transistor substrate and liquid crystal display device having the same
JP5057981B2 (ja) * 2005-09-05 2012-10-24 シャープ株式会社 半導体装置及びその製造方法並びに表示装置
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP2008072095A (ja) * 2006-08-18 2008-03-27 Advanced Lcd Technologies Development Center Co Ltd 電子装置、表示装置、インターフェイス回路、差動増幅装置
US7516426B2 (en) * 2006-11-20 2009-04-07 International Business Machines Corporation Methods of improving operational parameters of pair of matched transistors and set of transistors
US7755113B2 (en) * 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
WO2008123117A1 (fr) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Substrat soi et procédé de réalisation d'un substrat soi
WO2008123116A1 (fr) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Substrat soi et procédé de réalisation d'un substrat soi
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US20080248629A1 (en) * 2007-04-06 2008-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
CN101657882B (zh) 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
CN101663733B (zh) 2007-04-20 2013-02-27 株式会社半导体能源研究所 制造绝缘体上硅衬底和半导体器件的方法
CN101669193B (zh) * 2007-04-27 2012-02-15 株式会社半导体能源研究所 Soi衬底及其制造方法和半导体器件
US7851804B2 (en) * 2007-05-17 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101457656B1 (ko) * 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
EP1993126B1 (fr) * 2007-05-18 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Procédés de fabrication d'un substrat semiconducteur
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7960262B2 (en) * 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
US7626183B2 (en) * 2007-09-05 2009-12-01 Tel Epion Inc. Methods for modifying features of a workpiece using a gas cluster ion beam
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5367330B2 (ja) * 2007-09-14 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5469851B2 (ja) 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2009084284A1 (fr) 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha Substrat isolant pour dispositif à semi-conducteur, dispositif à semi-conducteur et procédé de fabrication de dispositif à semi-conducteur
WO2009084287A1 (fr) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha Dispositif à semi-conducteur et son procédé de fabrication
WO2009084309A1 (fr) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha Procédé de fabrication d'un dispositif à semi-conducteur et dispositif à semi-conducteur fabriqué à l'aide du procédé
EP2226835A1 (fr) * 2007-12-28 2010-09-08 Sharp Kabushiki Kaisha Dispositif à semi-conducteur et son procédé de fabrication
CN101878534B (zh) * 2008-01-21 2012-07-04 夏普株式会社 半导体装置和显示装置
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
KR101432716B1 (ko) * 2008-02-25 2014-08-21 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
US20110042693A1 (en) * 2008-05-28 2011-02-24 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI514595B (zh) 2008-09-24 2015-12-21 Semiconductor Energy Lab 光電轉換裝置及其製造方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5399730B2 (ja) * 2009-02-12 2014-01-29 株式会社Ｋｅｌｋ センサ付き基板およびセンサ付き基板の製造方法
US7960242B2 (en) * 2009-04-14 2011-06-14 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US7964916B2 (en) 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US7986042B2 (en) * 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
US8674468B2 (en) * 2009-05-29 2014-03-18 Carestream Health, Inc. Imaging array with dual height semiconductor and method of making same
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8685837B2 (en) * 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
SG177817A1 (en) * 2010-07-19 2012-02-28 Soitec Silicon On Insulator Temporary semiconductor structure bonding methods and related bonded semiconductor structures
JP4948629B2 (ja) * 2010-07-20 2012-06-06 ウシオ電機株式会社 レーザリフトオフ方法
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8405036B2 (en) 2010-08-24 2013-03-26 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US8984463B2 (en) 2012-11-28 2015-03-17 Qualcomm Incorporated Data transfer across power domains
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US20140225218A1 (en) * 2013-02-12 2014-08-14 Qualcomm Incorporated Ion reduced, ion cut-formed three-dimensional (3d) integrated circuits (ic) (3dics), and related methods and systems
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9240357B2 (en) 2013-04-25 2016-01-19 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having preliminary stacked structure with offset oxide etched using gas cluster ion
US9698176B1 (en) * 2013-11-05 2017-07-04 Ananda H. Kumar Silicon-based backplane structures and methods for display applications
KR102148935B1 (ko) * 2013-11-21 2020-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
CN111128707B (zh) * 2014-08-26 2023-06-16 株式会社尼康 元件制造方法及转印基板
CN104538433A (zh) * 2015-01-09 2015-04-22 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器基板及其制造方法
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US9768109B2 (en) * 2015-09-22 2017-09-19 Qualcomm Incorporated Integrated circuits (ICS) on a glass substrate
WO2017052557A1 (fr) * 2015-09-24 2017-03-30 Intel Corporation Techniques de formation de dispositif soi sur un substrat virtuel, et configurations associées
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
KR20210092238A (ko) * 2018-11-21 2021-07-23 도쿄엘렉트론가부시키가이샤 기판 처리의 조건 설정 지원 방법, 기판 처리 시스템, 기억 매체 및 학습 모델
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
US6157421A (en) * 1994-12-12 2000-12-05 Canon Kabushiki Kaisha Liquid crystal display and method of manufacturing the same
FR2837980A1 (fr) * 2002-03-26 2003-10-03 Sharp Kk Dispositif a semi-conducteur et son procede de fabrication, substrat de type soi pour ce dispositif et son procede de fabrication, et dispositif d'affichage utilisant un tel substrat

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR7507192A (pt) * 1974-11-08 1976-08-10 Western Electric Co Celula fotovoltaica e processo para sua fabricacao
US4396690A (en) * 1981-05-04 1983-08-02 Diamond Shamrock Corporation Device for the simultaneous production of electricity and thermal energy from the conversion of light radiation
US4400451A (en) * 1981-05-04 1983-08-23 Diamond Shamrock Corporation Solar energy converter
MY109605A (en) * 1990-06-29 1997-03-31 Canon Kk Method for producing semiconductor device having alignment mark.
JP2967126B2 (ja) 1990-09-05 1999-10-25 セイコーインスツルメンツ株式会社 平板型光弁基板用半導体集積回路装置
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
US5605598A (en) * 1990-10-17 1997-02-25 The Charles Stark Draper Laboratory Inc. Monolithic micromechanical vibrating beam accelerometer with trimmable resonant frequency
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CA2126446C (fr) 1992-01-22 2003-07-15 Duy-Phach Vu Reseaux de dispositifs a silicium monocristallin pour ecrans de projection
JPH0611729A (ja) * 1992-06-29 1994-01-21 Kodo Eizo Gijutsu Kenkyusho:Kk 液晶表示装置およびその製造方法
EP0604231B8 (fr) * 1992-12-25 2001-04-11 Canon Kabushiki Kaisha Dispositif à semi-conducteur pour dispositif d'affichage à cristal liquide et son procédé de fabrication
JPH06268183A (ja) 1993-03-15 1994-09-22 Fujitsu Ltd 半導体装置の製造方法
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715502B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3142206B2 (ja) 1994-05-26 2001-03-07 三菱マテリアル株式会社 張り合わせ半導体基板の製造方法
US5725729A (en) * 1994-09-26 1998-03-10 The Charles Stark Draper Laboratory, Inc. Process for micromechanical fabrication
WO1996025070A1 (fr) * 1995-02-15 1996-08-22 Ashfield Engineering Company Wexford Limited Dispositif de commande pour un mecanisme de blocage monte sur une chaise
US6247369B1 (en) * 1995-04-04 2001-06-19 The United States Of America As Represented By The Administrator Of The National Aeronautics Of Space Administration Multi-channel electronically scanned cryogenic pressure sensor and method for making same
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
JPH10293322A (ja) 1997-04-21 1998-11-04 Canon Inc 液晶表示装置およびその製造方法
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3324469B2 (ja) 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4553991B2 (ja) * 1997-12-09 2010-09-29 セイコーエプソン株式会社 電気光学装置の製造方法
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US6245545B1 (en) * 1999-04-27 2001-06-12 New England Biolabs, Inc. Method for cloning and producing the SwaI restriction endonuclease
JP2001028354A (ja) 1999-05-12 2001-01-30 Sony Corp 半導体装置の製造方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP4801249B2 (ja) 1999-11-19 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997682B2 (ja) 2000-03-13 2007-10-24 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
JP2002217417A (ja) 2001-01-12 2002-08-02 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
JP4803884B2 (ja) 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP2002244587A (ja) 2001-02-19 2002-08-30 Sony Corp 薄膜半導体装置及びその製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
JPWO2006117900A1 (ja) * 2005-04-26 2008-12-18 シャープ株式会社 半導体装置の製造方法及び半導体装置
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20090117708A1 (en) * 2007-11-01 2009-05-07 Sumco Corporation Method for manufacturing soi substrate
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP2011077504A (ja) * 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157421A (en) * 1994-12-12 2000-12-05 Canon Kabushiki Kaisha Liquid crystal display and method of manufacturing the same
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
FR2837980A1 (fr) * 2002-03-26 2003-10-03 Sharp Kk Dispositif a semi-conducteur et son procede de fabrication, substrat de type soi pour ce dispositif et son procede de fabrication, et dispositif d'affichage utilisant un tel substrat

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 04 30 April 1999 (1999-04-30) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2858714A1 (fr) * 2003-08-05 2005-02-11 Sharp Kk Procede de fabrication d'un dispositif a semi-conducteur
EP1580813A2 (fr) * 2004-03-26 2005-09-28 Sharp Kabushiki Kaisha Substrat semiconducteur, dispositif semiconducteur et méthode de fabrication associé
EP1580813A3 (fr) * 2004-03-26 2007-03-21 Sharp Kabushiki Kaisha Substrat semiconducteur, dispositif semiconducteur et méthode de fabrication associé

Also Published As

Publication number Publication date
TW200416965A (en) 2004-09-01
US20120012972A1 (en) 2012-01-19
CN100573824C (zh) 2009-12-23
KR20040027418A (ko) 2004-04-01
KR20060004623A (ko) 2006-01-12
FR2844394B1 (fr) 2007-06-08
US20090095956A1 (en) 2009-04-16
US20040061176A1 (en) 2004-04-01
KR100641209B1 (ko) 2006-11-01
CN101694847A (zh) 2010-04-14
TWI260746B (en) 2006-08-21
US7508034B2 (en) 2009-03-24
CN1492481A (zh) 2004-04-28
KR100693881B1 (ko) 2007-03-13

Similar Documents

Publication Publication Date Title
FR2844394A1 (fr) Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur
US7244990B2 (en) Semiconductor device
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
FR2837980A1 (fr) Dispositif a semi-conducteur et son procede de fabrication, substrat de type soi pour ce dispositif et son procede de fabrication, et dispositif d'affichage utilisant un tel substrat
US8035163B2 (en) Low-cost double-structure substrates and methods for their manufacture
US6339010B2 (en) Semiconductor element forming process having a step of separating film structure from substrate
US7361528B2 (en) Germanium infrared sensor for CMOS imagers
JP4837240B2 (ja) 半導体装置
KR100586356B1 (ko) 반도체 장치의 제조 방법
JP2004134675A (ja) Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US20070170536A1 (en) Liquid phase epitaxial GOI photodiode with buried high resistivity germanium layer
US20160099297A1 (en) Flexible active matrix display
JPWO2006117900A1 (ja) 半導体装置の製造方法及び半導体装置
WO2010109712A1 (fr) Substrat isolant pour dispositif semi-conducteur et dispositif semi-conducteur
US8207046B2 (en) Method for producing semiconductor device and semiconductor device produced by same method
JP2005026472A (ja) 半導体装置の製造方法
JP5064343B2 (ja) 半導体装置の製造方法
JP4076930B2 (ja) 半導体装置の製造方法
JP4545449B2 (ja) 半導体装置の製造方法
JP5154243B2 (ja) Ｓｏｉ基板の製造方法
FR3027451A1 (fr) Substrat et procede de fabrication d'un substrat

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 13

ST Notification of lapse

Effective date: 20170531