FR2858714A1 - Procede de fabrication d'un dispositif a semi-conducteur - Google Patents

Procede de fabrication d'un dispositif a semi-conducteur Download PDF

Info

Publication number
FR2858714A1
FR2858714A1 FR0408662A FR0408662A FR2858714A1 FR 2858714 A1 FR2858714 A1 FR 2858714A1 FR 0408662 A FR0408662 A FR 0408662A FR 0408662 A FR0408662 A FR 0408662A FR 2858714 A1 FR2858714 A1 FR 2858714A1
Authority
FR
France
Prior art keywords
substrate
thin film
silicon thin
film
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0408662A
Other languages
English (en)
Other versions
FR2858714B1 (fr
Inventor
Takashi Itoga
Yutaka Takafuji
Yoshihiro Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003206111A external-priority patent/JP3970814B2/ja
Priority claimed from JP2003308859A external-priority patent/JP4076930B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of FR2858714A1 publication Critical patent/FR2858714A1/fr
Application granted granted Critical
Publication of FR2858714B1 publication Critical patent/FR2858714B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif à semi-conducteur (20), dans lequel un premier dispositif (16a) et un second dispositif (1a) sont tous deux formés sur un substrat isolant (2), le premier en ayant sa partie principale transférée sur le substrat (2) et le second en étant déposé sur ce dernier. Ce procédé comprend l'étape de formation du second dispositif après le transfert de la partie principale du premier dispositif sur le substrat, étape de formation qui comprend les étapes de formation d'un film mince de silicium amorphe (5) sur le substrat, et de transformation du film (5) en un film mince de silicium polycristallin (5') par exposition à un faisceau d'énergie projeté de façon que seule la partie principale du premier dispositif n'y soit pas exposée.

Description

La présente invention concerne un procédé pour
fabriquer un dispositif à semi-conducteur comportant deux types de transistors dotés de caractéristiques 5 différentes et formés sur un même substrat. Plus particulièrement, l'invention concerne un procédé de fabrication de dispositif à semi-conducteur, destiné à améliorer les performances de circuit d'un dispositif d'affichage, lorsqu'un circuit d'excitation périphérique et un circuit de commande sont intégrés sur un même substrat dans, par exemple, des dispositifs d'affichage à cristaux liquides à matrice active, des dispositifs d'affichage électroluminescents organiques à matrice active et des dispositifs similaires 15 utilisant une excitation par des transistors à films minces (TFT).
Avec la prolifération récente des terminaux d'informations personnels utilisant un ordinateur ou un panneau d'affichage plat, on a assisté au développement 20 rapide de technologies impliquant un élément de circuit intégré, un dispositif d'affichage à cristaux liquides de type TFT ou un dispositif d'affichage électroluminescent organique de type TFT.
Dans la technologie des composants de circuit 25 intégré, par exemple, une plaquette en silicium (Si) monocristallin disponible dans le commerce, de forme circulaire et ayant une épaisseur inférieure à 1 mm et un diamètre d'environ 20 mm, est soumise à un traitement destiné à former sur elle environ plusieurs 30 centaines de millions de transistors.
La technologie des dispositifs d'affichage à cristaux liquides de type TFT ou des dispositifs d'affichage électroluminescents organiques de type TFT utilise actuellement une technique dans laquelle des 35 pixels ou des circuits d'excitation du dispositif d'affichage à cristaux liquides sont fabriqués par la formation initiale d'un film de silicium amorphe (désigné ci-après "a-Si") ou un film de semi-conducteur polycristallin, tel qu'un film de silicium 5 polycristallin (désigné ci-après "Tp-Si"), sur un substrat amorphe transmettant la lumière, tel qu'un substrat en verre, puis par la transformation de ce film en un transistor à films minces ("TFT"). On utilise par exemple des dispositifs d'affichage dans 10 lesquels le dispositif à cristaux liquides ou le dispositif électroluminescent organique, entre autres, est excité par une méthode d'excitation généralement connue sous le nom d'excitation par matrice active, l'excitation par matrice active étant assurée par un 15 transistor métal-oxyde-semi-conducteur (MOS) servant d'élément de commutation, qui est obtenu à partir d'un film de silicium amorphe déposé sur un substrat en verre à point de trempe élevé. Le transistor MOS est formé par fusion du film de silicium amorphe sous 20 l'effet de la chaleur d'une source de chaleur, telle qu'un laser, afin de créer un état polycristallin dans le film de silicium amorphe.
Un dispositif particulièrement répandu est un dispositif comportant des circuits d'excitation 25 périphériques intégrés utilisant du p-Si, qui permet un fonctionnement rapide grâce à sa grande mobilité.
Pour intégrer dans des systèmes des dispositifs très performants, tels qu'un processeur d'image ou un organe de commande de cadencement, on a besoin d'un 30 dispositif en silicium capable de meilleures performances.
La nécessité d'améliorer les performances résulte des performances insuffisantes du transistor pour réaliser un dispositif en silicium très performant, du 35 fait que la mobilité diminue ou qu'un coefficient S (coefficient infraseuil) augmente en présence d'un niveau local dans une zone de lacune granulométrique due à la cristallinité incomplète du silicium polycristallin, ou en présence d'un défaut ou de ce 5 niveau local dû à une lacune granulométrique au voisinage d'une limite des grains de cristal.
Compte tenu de cet inconvénient, des recherches actives sont effectuées depuis les années 80 sur une technique dite SOI (silicium sur isolant), technique 10 dans laquelle un film mince de silicium monocristallin est formé sur un substrat dont une partie amorphe est en contact avec le film de silicium. Il est à noter que le terme "SOI" utilisé dans le présent contexte désigne l'action qui consiste à former le film de silicium 15 monocristallin sur un substrat isolant, ou une structure dans laquelle le film de silicium monocristallin est formé sur un substrat isolant. De manière générale, ce terme "SOI" est utilisé lorsque le film de silicium monocristallin est réalisé sous la 20 forme d'une couche de silicium.
Dans le domaine des circuits intégrés, le substrat de type SOI est utilisé pour fabriquer des transistors ayant des caractéristiques souhaitables et, par conséquent, pour améliorer considérablement les 25 fonctions de l'élément semi-conducteur. En général, le type de substrat sur lequel le film de silicium monocristallin est formé dans le circuit intégré n'est pas particulièrement limité, pourvu qu'il s'agisse d'un isolant. Le substrat peut être transparent ou non 30 transparent, cristallin ou amorphe. En outre, les éléments étant complètement isolés, les circuits intégrés sont moins limités en termes de fonctionnement. Par conséquent, en réalisant le transistor à l'aide du substrat de type SOI, il est possible d'obtenir simultanément des caractéristiques souhaitables et des performances élevées.
Pour améliorer les performances du dispositif en silicium, on a recherché une technique de fabrication 5 d'un dispositif à semi-conducteur grâce à laquelle ce dispositif à semi-conducteur puisse être formé par un traitement initial destiné à transformer un film mince de silicium monocristallin en un dispositif tel qu'un transistor à films minces, puis par la liaison du 10 transistor à films minces sur un substrat isolant. A titre d'exemple, on peut se reporter à la demande internationale n W093/155898, au nom de J.P. Salerno intitulée "AMLCD (dispositifs à cristaux liquides à matrice active) en silicium monocristallin", au compte 15 rendu de la Conférence Internationale de 1994 sur la recherche en matière de dispositifs d'affichage (IDRC), p. 39-44 (1994), par Q.-Y. Tong & U.Gesele, et à l'ouvrage intitulé LIAISON POUR PLAQUETTES EN SEMICONDUCTEUR: SCIENCE ET TECHNOLOGIE, John Wiley & Sons, 20 New York (1999).
Par exemple, la demande de brevet japonais n 17107/1999 (Tokukaihei 1117107) publiée avant examen le 22 janvier 1999 (Publication 1) décrit une technique dans laquelle un circuit à haute intégration 25 (LSI) bidimensionnel, réalisé à partir d'une couche de silicium monocristallin est formé sur une couche de silicium poreux elle-même formée sur un substrat en silicium monocristallin, un substrat de support étant lié à une surface du circuit LSI bidimensionnel avant 30 que celui-ci ne soit détaché du substrat en silicium monocristallin dans des parties de la couche de silicium poreux.
Dans le dispositif de type SOI, le silicium monocristallin est formé uniquement sur la plaquette en 35 silicium comportant un film isolant, comme cela est décrit dans la publication mentionnée ci-dessus. Pour fabriquer un élément exempt de verrouillage à l'état passant ou complètement appauvri, ceci est avantageux par rapport à l'élément en silicium monocristallin 5 massif formé directement à partir d'une plaquette de silicium. Cependant, en raison des limitations en matière de taille des puces, entre autres, le champ d'application du dispositif SOI a été limité aux domaines des circuits intégrés (IC) et des circuits à 10 haute intégration (LSI), y compris aux éléments de mémoire à semiconducteur.
Ceci rend difficile l'utilisation du dispositif de type SOI constitué uniquement de silicium monocristallin lorsque le dispositif à semiconducteur 15 doit être formé sur un substrat amorphe transmettant la lumière et de surface étendue, comme c'est le cas dans un dispositif d'affichage à matrice active. Pour éviter cet inconvénient, le dispositif d'affichage à matrice active adopte généralement une structure dans laquelle 20 un dispositif en silicium non monocristallin est formé sur un substrat transmettant la lumière, de surface étendue, tel qu'un substrat en verre.
Toutefois, lorsqu'il est utilisé seul, le dispositif en silicium non monocristallin peut 25 difficilement adapter ses performances à celles du dispositif en silicium monocristallin. Par exemple, un transistor à film mince en silicium non monocristallin (transistor à film mince en silicium polycristallin basse température, entre autres) formé sur un substrat 30 en verre à point de trempe élevé en étant cristallisé par exposition à un faisceau d'énergie possède une cristallinité incomplète et, par conséquent, ne peut atteindre une mobilité que d'environ 300 cm2/VS, même lorsqu'il s'agit d'un transistor MOS de type N. Ceci 35 résulte des performances insuffisantes du transistor pour réaliser un dispositif en silicium très performant, du fait que la mobilité diminue ou que le coefficient infraseuil augmente en présence d'un niveau local dans une zone de lacune granulaire due à la 5 cristallinité incomplète du silicium polycristallin, ou à la présence d'un défaut ou de ce niveau local au voisinage d'une limite des grains du cristal.
Plus précisément, alors que la méthode habituelle de dépôt du film de silicium amorphe et de 10 cristallisation de celui-ci pour former un polycristal par exposition à un faisceau d'énergie peut suffire à augmenter les performances du film de silicium jusqu'au niveau de celles du silicium monocristallin, elle ne suffit pas à faire correspondre exactement les 15 performances du film de silicium avec celles du film de silicium moncristallin. Par conséquent, pour obtenir des performances exactement identiques à celles du dispositif en silicium monocristallin avec le dispositif en silicium non monocristallin seul, une 20 avancée technique supplémentaire est nécessaire, ce qui exige un nombre beaucoup plus important de phases de développement.
Il convient de noter que le circuit d'excitation de source (circuit d'excitation de données) du dispositif 25 d'affichage à matrice active peut néanmoins en tant que tel satisfaire aux exigences en matière de performances requises même lorsque des dispositifs formés de la même matière sont montés de manière monolithique sur un même substrat en verre. Cependant, en ce qui concerne des 30 dispositifs, tels qu'un organe de commande ou un convertisseur numérique/analogique (D/A), par exemple, qui nécessite de satisfaire des exigences plus sévères en ce qui concerne leurs caractéristiques, il est difficile de monter de manière monolithique les 35 dispositifs sur la même matière d'un substrat en verre unique et d'obtenir malgré tout des tensions de seuil uniformes et des éléments uniformes présentant une grande mobilité. En fait, les caractéristiques requises ne peuvent pas être obtenues.
Pour former un dispositif à semi-conducteur très performant, il existe une autre méthode conformément à laquelle deux types de dispositifs à semi-conducteur présentant des caractéristiques différentes sont formés sur un même substrat. A titre d'exemple, la demande de 10 brevet japonais n 24106/1999 (Tokukaihei 11-24106) publiée avant examen le 29 janvier 1999 (Publication 2) divulgue une technique dans laquelle un substrat destiné à un panneau d'affichage à cristaux liquides est fabriqué par transfert de transistors TFT en 15 silicium polycristallin d'un substrat sur un autre substrat sur lequel des zones de pixels comportant des transistors TFT en silicium amorphe ont été formées.
Il faut noter que les Publications 1 et 2 ci-dessus supposent une structure dans laquelle un dispositif en 20 silicium monocristallin et un dispositif en silicium polycristallin sont formés sur un substrat isolant unique, le premier étant transféré à partir d'un substrat différent et le second étant déposé sur le substrat isolant. Dans ce cas, le film mince de 25 silicium polycristallin est formé par la conversion du film mince de silicium amorphe en un polycristal par exposition à un faisceau laser.
Il existe deux façons de former les deux types de dispositifs à semiconducteur, c'est-à-dire le 30 dispositif en silicium monocristallin et le dispositif en silicium polycristallin, sur le substrat isolant. La première consiste à transférer d'abord le dispositif en silicium monocristallin sur le substrat isolant, puis à former le dispositif en silicium polycristallin. La 35 seconde consiste à former d'abord le dispositif en silicium polycristallin sur le substrat isolant, puis à transférer le dispositif en silicium monocristallin.
En comparant ces deux méthodes, on constate que la première méthode selon laquelle le dispositif en 5 silicium polycristallin est formé après le transfert du dispositif en silicium monocristallin a pour avantage de permettre le transfert du dispositif en silicium monocristallin sur une surface plane du substrat isolant et, par conséquent, d'éviter ainsi les 10 problèmes de défauts de contact, etc. Toutefois, cette méthode a pour inconvénient que le dispositif en silicium monocristallin est endommagé car le laser, qui irradie le film mince de silicium amorphe au cours de l'étape de transformation de celui-ci en un 15 polycristal, irradie également le dispositif en silicium monocristallin.
Plus précisément, l'énergie du faisceau projeté pour réaliser un état polycristallin détériore le dispositif en silicium monocristallin, ce qui rend 20 difficile l'obtention de tensions de seuil uniformes et d'éléments uniformes dotés d'une grande mobilité.
La présente invention a été conçue au vu des problèmes ci-dessus rencontrés dans un dispositif à semi-conducteur dans lequel un dispositif en silicium 25 monocristallin est formé par transfert (dispositif transféré) et un dispositif en silicium polycristallin est déposé (dispositif déposé) sur un substrat isolant, tel qu'un substrat en verre, sont réalisés de manière monolithique sur le substrat isolant, et elle a 30 précisément pour but d'éviter que le dispositif en silicium monocristallin transféré ne soit endommagé par le faisceau d'énergie projeté pour former un film mince de silicium polycristallin.
Pour atteindre ce but et selon l'un des aspects de 35 la présente invention, il est proposé un procédé de fabrication d'un dispositif à semi-conducteur, dans lequel un premier dispositif et un second dispositif sont tous deux formés sur un substrat isolant, le premier dispositif étant formé sur le substrat isolant 5 par transfert de sa partie principale sur ce dernier, tandis que le second dispositif est formé sur le substrat isolant en étant déposé sur celui-ci. Le procédé est caractérisé en ce qu'il comprend l'étape qui consiste à former le second dispositif après le 10 transfert de la partie principale du premier dispositif sur le substrat isolant, l'étape de formation du second dispositif comprenant les étapes de formation d'un film mince de silicium amorphe sur le substrat isolant et la transformation du film mince de silicium amorphe en un 15 film mince de silicium polycristallin par projection d'un faisceau d'énergie, le faisceau d'énergie étant projeté de façon que seule la partie principale du premier dispositif n'y soit pas exposée.
De cette manière, le rayonnement du faisceau 20 d'énergie utilisé pour former le film mince de silicium polycristallin ne détériore pas le premier dispositif du dispositif à semi-conducteur dans lequel le premier dispositif qui a été transféré et le second dispositif qui a été formé sur le substrat isolant sont formés sur 25 le même substrat isolant.
Conformément à une caractéristique particulière de l'invention, un masque peut être interposé sur un trajet optique du faisceau d'énergie, afin de faire en sorte que seule la partie principale du premier 30 dispositif n'y soit pas exposée.
De préférence, le premier dispositif est formé par les étapes de liaison du substrat isolant à un substrat de transfert sur lequel la partie principale du premier dispositif a été formée, et de détachement d'une partie 35 inutile du substrat de transfert, l'étape de transformation du film mince de silicium amorphe étant réalisée après l'étape de détachement d'une partie inutile du substrat de transfert.
Le premier dispositif peut également être formé par 5 les étapes de liaison du substrat isolant à un substrat de transfert sur lequel la partie principale du premier dispositif a été formée, et de détachement d'une partie inutile du substrat de transfert, l'étape de transformation du film mince de silicium amorphe étant 10 réalisée après l'étape de liaison du substrat isolant au substrat de transfert et avant l'étape de détachement d'une partie inutile du substrat de transfert.
Conformément à une autre caractéristique 15 particulière de l'invention, le premier dispositif peut être formé par les étapes de liaison du substrat isolant au substrat de transfert sur lequel la partie principale du premier dispositif a été formée et dans lequel des ions hydrogène ont été implantés, et de 20 détachement d'une partie inutile du substrat de transfert par un traitement thermique, le film mince de silicium amorphe étant formé par un procédé de dépôt chimique en phase vapeur (CVD) par catalyse.
Le premier dispositif peut aussi être formé par les 25 étapes de liaison du substrat isolant au substrat de transfert sur lequel la partie principale du premier dispositif a été formée et dans lequel des ions hydrogène ont été implantés, et de détachement d'une partie inutile du substrat de transfert par un 30 traitement thermique, le film mince de silicium amorphe formé ayant une teneur en hydrogène non supérieure à 1 x 1019cm-3.
De préférence, un film isolant de grille, une électrode de grille, une zone dans laquelle des 35 impuretés de source- drain ont été implantées et un film 1i isolant intermédiaire sont formés sur le substrat de transfert avant l'étape de liaison du substrat isolant au substrat de transfert, et des ions hydrogène sont implantés dans une surface du substrat de transfert 5 aplanie, avant l'étape de liaison du substrat isolant au substrat de transfert.
De préférence également, le premier dispositif est un transistor en silicium monocristallin.
Ce qui précède, ainsi que d'autres buts, 10 caractéristiques et avantages de la présente invention, ressortira plus clairement de la description détaillée suivante de modes de réalisation préférés donnée à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquels: la figure 1 est une vue en plan montrant des zones exposées à l'énergie d'un laser au cours d'une étape de fabrication d'un dispositif à semi-conducteur, selon un premier mode de réalisation de la présente invention; les figures 2(a) à 2(e) sont des vues en coupe 20 transversale d'étapes de fabrication d'un substrat en silicium monocristallin de transfert du dispositif à semi-conducteur, selon le premier mode de réalisation de la présente invention; les figures 3(a) à 3(i) sont des vues en coupe 25 transversale d'étapes de fabrication du dispositif à semi-conducteur, selon le premier mode de réalisation de la présente invention; la figure 4 est une vue en coupe transversale d'une étape d'alignement d'un substrat en silicium 30 monocristallin et d'un substrat isolant au cours d'un procédé de fabrication d'un dispositif à semiconducteur, selon le premier mode de réalisation de la présente invention; les figures 5(a) à 5(g) sont des vues en coupe 35 transversale d'étapes de fabrication d'un dispositif à semi-conducteur, selon un second mode de réalisation de la présente invention; et la figure 6 est une représentation schématique d'un appareil de dépôt chimique en phase vapeur par catalyse.
Premier mode de réalisation Un premier mode de réalisation de la présente invention va être décrit ci-après en référence aux dessins annexés.
Comme cela sera expliqué dans cette description, un dispositif à semiconducteur selon le présent mode de réalisation offre de meilleures performances et une plus grande fonctionnalité grâce à la formation d'un transistor de type MOS à film mince de silicium 15 polycristallin (dispositif déposé ou second dispositif) et d'un transistor de type MOS à film mince de silicium monocristallin (dispositif transféré ou premier dispositif) dans des zones différentes d'un substrat isolant. Comme cela sera décrit dans ce mode de 20 réalisation, le dispositif à semiconducteur est formé sur un substrat de matrice active utilisant des transistors à films minces.
Le transistor à films minces métal-oxyde-semiconducteur (MOS) est un transistor courant comprenant 25 une couche semi-conductrice active, une électrode de grille, un film isolant de grille et des parties à forte concentration d'impuretés introduites par dopage (électrode de source et électrode de drain) formées de chaque côté d'une grille, l'électrode de grille 30 ajustant la densité des porteurs de la couche semiconductrice au-dessous de la grille, afin d'ajuster un flux de courant source-drain.
Des caractéristiques des transistors MOS, lorsqu'ils sont réalisés sous la forme d'une structure 35 de type MOS complémentaires (CMOS), comprennent une faible consommation d'énergie et une capacité à produire une pleine puissance en fonction d'une tension d'alimentation. Les transistors MOS constituent par conséquent des dispositifs logiques à faible consommation d'énergie adaptés.
Comme cela est visible sur la figure 3(a), un dispositif à semiconducteur 20 selon le présent mode de réalisation comprend un film de SiO02 (oxyde de silicium) (film oxydé) 3, un transistor MOS à film 10 mince de silicium polycristallin (second dispositif) la comportant un film mince de silicium polycristallin 5', un transistor MOS à film mince de silicium monocristallin (premier dispositif) 16a comportant un film mince de silicium monocristallin 14a, et des 15 conducteurs métalliques 22, tous ces éléments étant formés sur un substrat isolant 2.
Pour le substrat isolant 2, un verre à point de trempe élevé ("code 1737" produit par Corning) qui est un verre d'aluminoborosilicate de métal alcalinoterreux 20 ayant une épaisseur d'environ 0,7 mm est utilisé.
Le film de SiO2 3 est formé pour avoir une épaisseur d'environ 100 nm sur la totalité de la surface du substrat isolant 2.
Le transistor MOS à film mince de silicium 25 polycristallin la comporte le film mince de silicium polycristallin 5', un film de SiO2 7 et une électrode de grille 6 sur un film de SiO2 4 servant de film isolant intermédiaire. Le film de SiO2 7 sert de film isolant de grille.
L'électrode de grille 6 qui est formée par un film de polysilicium peut être réalisée à l'aide d'autres matières, telles que du silicium polycristallin ou d'autres types de siliciures ou de polysiliciures.
Le transistor MOS à film mince de silicium 35 monocristallin 16a comprend, outre le film mince de silicium monocristallin 14a, une couche d'aplanissement et un film de SiO2 13. La couche d'aplanissement comporte des électrodes de grille 12, et le film de SiO2 13 sert de film isolant de grille.
Le transistor à film mince de silicium monocristallin 16a est formé partiellement sur un substrat en silicium monocristallin avant d'être lié au substrat isolant 2. Le transistor à film mince de silicium monocristallin 16a est lié au substrat isolant 10 2 après que les électrodes de grille 12, le film isolant de grille 13, le film mince de silicium monocristallin 14a et des zones prédéfinies pour la source et le drain ont été formés sur lui. Il est plus avantageux de former l'électrode de grille sur le 15 substrat en silicium monocristallin et d'exécuter sur celui-ci une implantation d'ions d'impuretés pour la source et le drain au cours de la microfabrication du film mince de silicium monocristallin, que de former le transistor à film mince après la formation du film 20 mince de silicium monocristallin sur le substrat isolant 2.
Comme cela a été décrit, le dispositif à semiconducteur 20 du présent mode de réalisation comprend le transistor MOS à film mince de silicium 25 polycristallin la et le transistor MOS à film mince de silicium monocristallin 16a formé ensemble sur un substrat unique, c'est-à-dire le substrat isolant 2, pour ainsi réaliser l'intégration de circuits ayant des caractéristiques différentes en vue de meilleures 30 performances et d'une plus grande fonctionnalité. En outre, ceci permet de réaliser un dispositif à semiconducteur très performant et multifonctionnel à un coût moins élevé que lorsque tous les transistors sont formés à partir du seul film mince de silicium 35 monocristallin du substrat isolant 2.
Il faut noter ici qu'une distance d'au moins 0,3 pm, de préférence d'au moins 0,5 pn, est prévue entre les zones du film mince de silicium polycristallin 5' et du film mince de silicium 5 monocristallin 14a. Ceci permet d'éviter la diffusion d'atomes de métal, tels que Ni, Pt, Sn et Pd, dans le film mince de silicium monocristallin 14a et de stabiliser ainsi les caractéristiques du transistor à film mince de silicium monocristallin 16a.
De plus, le fait de prévoir le film de SiO2 comme film isolant intermédiaire entre le transistor à film mince de silicium polycristallin la et le transistor à film mince de silicium monocristallin 16a du dispositif à semi-conducteur 20 du présent mode de réalisation, 15 évite la contamination du film mince de silicium monocristallin 14a.
Par exemple, dans le cas d'un substrat de matrice active pour un dispositif d'affichage à cristaux liquides équipé du dispositif à semiconducteur 20 de 20 la présente invention, ce dispositif à semiconducteur est modifié pour être adapté au dispositif d'affichage à cristaux liquides en comprenant, en outre, du SiNx (nitrure de silicium), un film de résine d'aplanissement, un trou traversant et une électrode 25 transparente. Dans ce cas, la zone du film mince de silicium polycristallin 5' est équipée de circuits d'excitation et de transistors TFT pour l'affichage, et la zone du film mince de silicium monocristallin 14a comporte un organe de commande de cadencement pour 30 satisfaire aux exigences du dispositif à hautes performances. Il est à noter que la partie d'excitation peut être réalisée à l'aide de silicium monocristallin ou d'autres matières, en fonction du coût et des performances.
En définissant ainsi le fonctionnement et l'utilisation du transistor à films minces en fonction des caractéristiques du film mince de silicium monocristallin 14a et du film mince de silicium 5 polycristallin 5' formant le transistor à films minces, il est possible d'améliorer les performances et la fonctionnalité de ce transistor.
On notera que, comparativement à la mobilité d'environ 100 cm2/V s d'un transistor TFT à canal N 10 formé dans une zone d'un film mince de silicium polycristallin 5' conventionnel, le transistor TFT à canal N formé dans la zone du film mince de silicium monocristallin 14a d'un substrat de matrice active pour dispositif d'affichage à cristaux liquide (LCD) 15 comportant le dispositif à semi-conducteur du présent mode de réalisation, présente une mobilité d'environ 550 cm2/V.s. Par conséquent, grâce à la configuration du dispositif à semi-conducteur 20 du présent mode de réalisation, la vitesse de fonctionnement du transistor 20 TFT peut être augmentée.
En outre, alors que le circuit d'excitation et le dispositif formés dans la zone du film mince de silicium polycristallin 5' nécessitaient un signal et une tension d'alimentation d'environ 7 V à 8 V, 25 l'organe de commande de cadencement qui est formé dans la zone du film mince de silicium monocristallin 14a du substrat de matrice active pour dispositifLCD fonctionne de manière stable à 2,7 V. D'autre part, du fait que, dans le dispositif à 30 semi-conducteur 20, le circuit intégré est formé dans chacune des zones du film mince de silicium polycristallin 5' et du film mince de silicium monocristallin 14a, il est possible de réaliser un circuit intégré comportant un réseau de pixels dans des 35 zones appropriées en fonction d'une structure et de caractéristiques requises. Les circuits intégrés ainsi réalisés dans des zones différentes peuvent donc avoir des vitesses de fonctionnement ou des tensions d'alimentation de fonctionnement différentes. Par 5 exemple, les circuits intégrés formés dans des zones différentes peuvent être conçus pour différer les uns des autres par l'un au moins des critères suivants, à savoir longueur de grille, épaisseur du film isolant de grille, tension d'alimentation et niveau logique.
Le dispositif ainsi formé pour avoir des caractéristiques différentes dans des zones différentes constitue par conséquent un dispositif à semiconducteur offrant une plus grande fonctionnalité.
De plus, étant donné que, dans le dispositif à 15 semi-conducteur 20, le circuit intégré est formé dans chacune des zones du film mince de silicium polycristallin 5' et du film mince de silicium monocristallin 14a, ce circuit intégré formé dans des zones différentes peut utiliser des règles de 20 traitement différentes. Par exemple, dans le cas d'une faible longueur de canal, alors que l'absence de limite des grains de cristal dans la zone du film mince de silicium monocristallin n'entraîne guère de variations des caractéristiques du transistor TFT, la limite des 25 grains de cristal dans la zone du film mince de silicium polycristallin augmente considérablement ces variations. Ceci nécessite des règles de traitement différentes dans les zones respectives. La présente invention permet précisément de réaliser les circuits 30 intégrés de manière adaptée dans ces zones différentes en fonction des règles de traitement requises.
De plus, dans la dispositif à semi-conducteur 20 du présent mode de réalisation, le motif des conducteurs en métal du transistor MOS à film mince de silicium 35 monocristallin 16a peut être réalisé conformément à une règle de conception moins stricte que celle utilisée pour le motif de grille.
Ceci permet de traiter la totalité ou une partie des conducteurs en métal du dispositif à semi5 conducteur comportant le transistor MOS à film mince de silicium monocristallin 16a en même temps que les conducteurs en métal formés sur un grand substrat, ce qui réduit les coûts et améliore les possibilités de mise en oeuvre. De plus, les interconnexions avec des 10 conducteurs extérieurs, d'autres blocs de circuit et des réseaux de transistors TFT deviennent plus faciles, ce qui réduit le pourcentage de produits défectueux dus à des erreurs d'interconnexion avec un dispositif extérieur, par exemple.
Il faut noter ici que la taille du film mince de silicium monocristallin 14a formé sur le dispositif à semi-conducteur 20 est déterminée par la taille de la plaquette du dispositif fabriqué par le procédé d'intégration à haute densité (LSI). La taille de la 20 plaquette d'un dispositif de fabrication LSI classique est suffisante pour satisfaire aux différentes exigences du film mince de silicium monocristallin 14a en ce qui concerne la vitesse, la consommation d'énergie, la logique à grande vitesse, un générateur 25 de cadencement et un convertisseur numérique/analogique (DAC) à grande vitesse (tampon de courant) qui ne tolère pas de variation. La taille de la plaquette d'un dispositif de fabrication LSI courant suffit également pour former, entre autres, un processeur.
Dans la partie suivante, un procédé de fabrication du dispositif à semiconducteur 20 va être décrit.
Dans un procédé de fabrication du dispositif à semi-conducteur 20 du présent mode de réalisation, le transistor à film mince de silicium monocristallin 16a 35 est tout d'abord fabriqué sur un substrat en silicium monocristallin 10a, après quoi une partie de ce transistor à film mince de silicium monocristallin 16a est transférée du substrat en silicium monocristallin 0la sur le substrat isolant 2.
La description donnée ci-après en référence aux
figures 2(a) à 2(e) concerne la façon dont le substrat en silicium monocristallin 10a comportant le transistor à film mince de silicium monocristallin 16a est formé.
Le substrat en silicium monocristallin 10a est formé 10 par un procédé de fabrication de circuit intégré classique à une température de traitement d'environ 1000 C et à l'aide d'une plaquette en silicium monocristallin 10 de 6 ou 8 pouces ayant une résistivité d'environ 10 Qcm et une épaisseur d'environ 15 0,7 mm. Plus précisément, dans un procédé de microfabrication pour un circuit intégré d'environ 0,5 pm, les électrodes de grille 12 sont formées en premier.
Tout d'abord, la plaquette en silicium 20 monocristallin 10 est nettoyée par un procédé de nettoyage classique (nettoyage de type RCA (nettoyage standard 1 (SC1), etc.), et la surface de la plaquette est oxydée thermiquement dans un four d'oxydation thermique (four à diffusion) de manière à former un 25 film isolant de grille 13, comme on peut le voir sur la figure 2(a). Plus précisément, le film isolant de grille 13 est formé pour avoir une épaisseur de 5 nm à 30 nm par l'exécution d'une oxydation au chlorure d'hydrogène (HCl) ou d'une oxydation pyrogénique à 30 1050 C. Ensuite, comme cela est visible sur la figure 2(b), un film de polysilicium destiné à devenir les électrodes de grille 12 est formé sur le film isolant de grille 13 par un procédé CVD thermique ou d'autres procédés. Il est à noter que le procédé CVD thermique 35 permet de déposer un film de silicium grâce à l'application d'un flux de gaz monosilane sur la plaquette à des pressions réduites de 50 Pa à 200 Pa et à une température d'environ 600 C. Un film de polysilicium de 150 nm à 300 nm d'épaisseur est ainsi 5 formé. La résistance du film de polysilicium est ensuite réduite par une diffusion de type N+, entre autres.
Puis, par photogravure, un motif est réalisé sur le film de polysilicium pour former les électrodes de 10 grille 12. Plus précisément, les électrodes de grille 12 sont formées par la réalisation d'un motif sur le film de polysilicium au cours d'étapes comprenant l'application, l'exposition et le développement d'un photorésist, suivies par l'attaque du silicium et 15 l'élimination du photorésist. Il faut noter que, comme les électrodes de grille 12 sont traitées dans une chaîne de traitement IC-LSI, elles peuvent être dotées d'une largeur de ligne dont l'étroitesse peut aller jusqu'à environ 0,5 pn sans difficulté.
Au cours de l'étape suivante, pour former des zones de source et de drain de semi-conducteur, des ions d'impuretés sont implantés. Plus précisément, après la réalisation du motif destiné à former les électrodes de grille 12, des ions d'impuretés sont implantés pour 25 réaliser un autoalignement dans les zones destinées à former la source et le drain, comme cela est visible sur la figure 2(c). Pour la technique MOS de type N, du phosphore ou de l'arsenic est utilisé. Pour la technique MOS de type P, du bore est utilisé.
L'implantation d'impuretés détériore le cristal de silicium et ne réduit pas la résistance du silicium à un niveau suffisant. Une résistance plus faible est obtenue par une activation au moyen d'un traitement thermique à une température d'environ 900 C à environ 1000 C. Dans certains cas, un drain légèrement dopé (LDD) est formé.
Puis, comme on peut le voir sur la figure 2(d), le film isolant intermédiaire 16 est formé par un procédé 5 CVD thermique, entre autres. Etant donné que le film isolant intermédiaire 16 peut être moins dense que le film isolant de grille 13, un film de SiO2 d'environ 300 nm à 400 nm d'épaisseur est formé par un flux de gaz monosilane et de gaz oxygène à des pressions 10 réduites d'environ 100 Pa à 200 Pa et à une température d'environ 400 C. Ensuite, par un procédé de polissage chimicomécanique (CMP), le film isolant intermédiaire 16 formé sur la surface de la plaquette est aplani.
Dans le cas présent, le film isolant intermédiaire 16 15 est aplani pour avoir une valeur de rugosité Ra non supérieure à 0,1 nm.
Au cours de l'étape suivante représentée sur la figure 2(e), une implantation d'ions hydrogène est réalisée pour former une partie 15 dans laquelle des 20 ions hydrogène ont été implantés. L'implantation d'ions hydrogène est effectuée à une tension d'accélération d'environ 56 keV et à une dose d'environ 1 x 1016/cm2 à environ 5 x 1016/cm2. Il est à noter que la tension d'accélération est réglée de manière appropriée pour 25 permettre d'obtenir une épaisseur voulue pour le film mince de silicium monocristallin 14a au cours d'une étape ultérieure.
La plaquette en silicium monocristallin (plaquette en silicium incomplète) comportant le dispositif à 30 transférer est ensuite découpée en substrats de silicium monocristallin 10a individuels de dimensions voulues (non représentés), afin que le transistor à film mince de silicium monocristallin 16a puisse être transféré sur le substrat isolant 2.
La description qui suit donnée en référence aux
figures 3(a) à 3(i) concerne le mode de fabrication du dispositif à semiconducteur 20.
Après nettoyage du substrat isolant 2 sans 5 détérioration de la surface de celui-ci, le film de SiO2 3 est formé pour avoir une épaisseur d'environ 100 nm par un procédé de dépôt chimique en phase vapeur (CVD) activé au plasma, comme cela est visible sur la figure 3(a). Plus précisément, un mélange gazeux de 10 tétraéthoxysilane (TEOS) et d'oxygène (02) est dirigé sur la totalité de la surface du substrat isolant 2 à des pressions réduites d'environ 100 Pa à environ 200 Pa et à une température d'environ 300 C, et le film de SiO2 3 ayant une épaisseur d'environ 100 nm est formé 15 par une décharge plasmatique. Le film de Sio2 3 assure une mouillabilité de la surface du substrat isolant 2 qui peut être formé de verre.
Puis, comme cela est représenté sur la figure 3(b), après activation du substrat isolant 2 et d'éléments 20 individuels du substrat en silicium monocristallin 10a par un nettoyage de type SC1, le substrat en silicium monocristallin 10a est, du côté de la partie 15 dans laquelle des ions hydrogène ont été implantés, aligné sur une position prédéterminée afin d'être mis en 25 contact avec le substrat isolant 2 et lié à celui-ci à température ambiante.
Le degré de propreté et d'activité de la surface du substrat isolant 2 (substrat amorphe transmettant la lumière et comportant le film de revêtement d'oxyde de 30 silicium) et du substrat en silicium monocristallin 10a (substrat du dispositif transféré, comportant la surface oxydée) devient très important lorsque ces deux substrats doivent être liés l'un à l'autre sans adhésif. C'est la raison pour laquelle le substrat 35 isolant 2 et le substrat en silicium monocristallin 10a sont nettoyés à l'aide d'un liquide désigné "SCI" et séchés avant d'être liés l'un à l'autre.
Le liquide de type SC1 est préparé par mélange d'une solution ammoniacale aqueuse (NH40H: 30%) 5 disponible dans le commerce, d'une solution de peroxyde d'hydrogène aqueuse (H202: 30%) et d'eau pure (H20). Par exemple, ces liquides peuvent être mélangés dans une proportion de 5:12:60. La température du liquide de type SC1 peut être la température ambiante. Le 10 nettoyage est réalisé par immersion des substrats dans le liquide de type SC1 pendant 5 minutes. Il n'est pas souhaitable d'immerger les substrats dans le liquide de type SC1 pendant une période de temps prolongée, car la solution ammoniacale aqueuse attaque légèrement la 15 surface de la couche d'oxyde de silicium (voir l'ouvrage intitulé "Technique d'intégration à ultrahaute densité ultra-propre" par Tadahiro Oomi, Baifukan Co., Ltd. p. 172). Les substrats sont ensuite rincés à l'eau courante pure (ayant une résistivité de 10 MQcm 20 ou plus) pendant 10 minutes, puis rapidement séchés à l'aide d'un appareil de séchage par centrifugation, etc. Après nettoyage et séchage, le substrat isolant 2 et le substrat en silicium monocristallin 10a sont mis en contact l'un avec l'autre et liés l'un à l'autre 25 sous l'effet de l'application d'une force légère. Les deux substrats s'attirent ainsi mutuellement et sont liés l'un à l'autre, même sans utilisation d'adhésif.
La liaison sans adhésif du substrat en silicium monocristallin 10a et du substrat isolant 2 est 30 réalisée grâce à la combinaison d'un dipôle électrique et d'une liaison hydrogène. La liaison des deux substrats est facilitée lorsque ces forces ont une action réciproque dans des proportions similaires.
L'alignement du substrat en silicium monocristallin 35 10a et du substrat isolant 2 au cours de leur assemblage est réalisé de la manière suivante. Comme on peut le voir sur la figure 4, une lumière visible est projetée à travers le substrat isolant 2 (verre 1737 produit par Corning, dans cet exemple) pour détecter un 5 repère d'alignement 94 sur le substrat en silicium monocristallin 0la et un repère d'alignement 93 sur le substrat isolant 2. Dans l'exemple de la figure 4, l'éclairage incident provenant d'une caméra d'alignement à circuit à couplage de charge (CCD) 90 10 installée dans un microscope permet de détecter le repère d'alignement 94 du substrat en silicium monocristallin 10a monté sur un plateau d'alignement 91, et le résultat de la détection est converti en un signal électrique en vue d'être traité.
!f5 Dans un procédé conventionnel dans lequel l'alignement est réalisé par projection d'un rayonnement infrarouge à travers le substrat en silicium, un circuit intégré, entre autres, est utilisé pour détecter le repère d'alignement à travers une 20 plaquette en silicium qui est non transparente à la lumière visible et à la lumière ultraviolette, et qui diffuse la lumière sur la surface non aplanie, ce qui empêche une absorption de la lumière. Par conséquent, la précision est inévitablement insuffisante.
Au contraire, dans le dispositif à semi-conducteur du présent mode de réalisation, les repères - d'alignement 93 et 94 sont détectés à travers le verre qui est transparent à la lumière ultraviolette et à la lumière visible d'une plage de longueurs d'onde plus 30 courtes, et qui ne diffuse pas la lumière sur la surface, par exemple. Ceci permet un alignement plus précis qu'avec le procédé conventionnel.
Au cours de l'étape suivante représentée sur la figure 3(c), le second film de SiO2 4 est déposé pour 35 avoir une épaisseur d'environ 200 nm sur la totalité de la surface du substrat isolant 2. Dans le cas présent, le film est déposé grâce à une décharge plasmatique avec passage de gaz TEOS et de gaz oxygène à des pressions réduites d'environ 100 Pa à environ 200 Pa et à une température d'environ 300 C.
Puis, le film mince de silicium amorphe (film de silicium amorphe) 5 est déposé avec une épaisseur d'environ 50 nm sur la totalité de la surface du film de SiO2 4. Ici, le film est déposé grâce à une décharge 10 plasmatique avec passage de gaz monosilane et de gaz hydrogène à une température d'environ 250 C.
Ensuite, la température de la partie 15 dans laquelle des ions hydrogène ont été implantés est augmentée pour être supérieure à la température à 15 laquelle l'hydrogène est libéré du substrat en silicium monocristallin 10a (température de 400 C à 600 C et d'environ 550 C dans le présent exemple). Ceci provoque une délamination d'une partie indésirable 11 du substrat en silicium monocristallin 10a le long de la 20 partie 15 dans laquelle des ions hydrogène ont été implantés, comme cela est visible sur la figure 3(d).
Ici, le traitement thermique déclenche la réaction Si-OH + -Si-OH -> Si-OSi + H20 au niveau de l'interface du substrat en silicium monocristallin 10a et du 25 substrat isolant 2 maintenus solidaires l'un de l'autre grâce à la force de la liaison hydrogène pour ainsi les lier par la force supérieure de la liaison atomique.
Le transistor à film mince de silicium monocristallin 16a est maintenu sur le substrat isolant 30 2 par l'intermédiaire du film isolant inorganique 3.
Ceci assure la non-contamination du film mince de silicium monocristallin 14a comparativement à la liaison conventionnelle utilisant un adhésif.
Au cours de l'étape suivante, des parties 35 indésirables du film mince de silicium monocristallin 14a qui n'ont pas été détachées du substrat isolant 2 sont éliminées par attaque pour former des parties discrètes de silicium monocristallin. La couche endommagée qui apparaît à la surface est éliminée par 5 une attaque légère sur environ 10 nm, plus précisément par une attaque au plasma isotrope ou une attaque par voie humide. Dans le présent exemple, l'attaque par voie humide est réalisée à l'aide d'un acide fluorhydrique tamponné. La film mince de silicium 10 monocristallin 14a est ainsi formé avec une épaisseur d'environ 50 nm sur le substrat isolant 2, pour définir des parties du transistor à effet de champ métal-oxydesemi- conducteur (MOSFET).
Puis, comme cela est représenté sur la figure 3(e), 15 par projection d'un laser excimer, le film mince de silicium amorphe 5 est chauffé et cristallisé pour provoquer la croissance d'une couche de silicium polycristallin et former ainsi le film mince de silicium polycristallin 5'. Plus précisément, le film 20 de semi-conducteur déposé (film mince de silicium amorphe 5) est converti pour passer d'un état amorphe à un état polycristallin par polycristallisation à l'aide d'un faisceau laser (faisceau d'énergie), afin de former le film mince de silicium polycristallin 5'.
Les zones du film mince de silicium monocristallin 14a et du film mince de silicium amorphe 5 coexistent sur le film isolant 2. Il est par conséquent nécessaire que le laser excimer ne soit pas projeté dans la zone du film mince de silicium monocristallin 14a, afin 30 d'éviter d'y créer une détérioration.
C'est la raison pour laquelle un procédé de solidification latérale séquentielle (SLS) est employé pour projeter le laser excimer sans que la zone du film mince de silicium monocristallin 14a soit exposée, 35 comme cela est représenté sur la figure 1.
Le procédé SLS est un procédé de polycristallisation qui utilise comme faisceau laser un laser pulsé, tel qu'un laser excimer. Le procédé SLS utilise également un masque optique interposé dans le 5 trajet optique du faisceau laser, le masque optique pouvant être interposé ou non pour une émission donnée.
Le procédé, ainsi que son programme d'irradiation, permet de masquer la zone du dispositif transféré et de projeter le faisceau laser uniquement sur le film mince 10 de silicium amorphe 5.
Il est à noter que l'utilisation du rayonnement laser ne se limite pas uniquement au procédé SLS.
N'importe quel procédé peut être utilisé, pourvu qu'un masque puisse être inséré dans le trajet optique du 15 laser pour laisser passer ou bloquer partiellement le faisceau laser. Par exemple, il est possible d'utiliser un dispositif de rayonnement laser comprenant un masque optique ou des moyens similaires pour permettre ou empêcher sélectivement le passage d'un partie d'un 20 faisceau rectangulaire émis. A titre de variante, un masque peut être placé au-dessus du substrat exposé au faisceau laser ou entre le dispositif de rayonnement laser et le substrat.
De plus, la zone dans laquelle le rayonnement du 25 faisceau laser est bloqué ne se limite pas uniquement à la zone du film mince de silicium monocristallin 14a.
Le faisceau laser peut être bloqué dans n'importe quelle zone où il n'est pas nécessaire de réaliser une transformation en film mince de silicium polycristallin.
Ensuite, comme cela est représenté sur la figure 3(f), pour définir des parties pour la zone active du dispositif, des portions indésirables du film de silicium polycristallin 5' sont éliminées pour réaliser 35 un motif discret dans le film de silicium polycristallin 5'. Le motif du film de silicium polycristallin 5' devient la couche semi-conductrice du transistor à film mince de silicium polycristallin la.
Puis, à l'aide d'un mélange de gaz TEOS et de gaz 5 oxygène, un film de SiO2 d'environ 350 nm d'épaisseur est déposé par un procédé CVD activé au plasma, puis est attaqué en retrait sur environ 400 nm par une attaque par rayons réactifs qui est une attaque anisotrope. Ensuite, pour former le film isolant de 10 grille du transistor à film mince de silicium polycristallin la, le film de SiO2 7 est déposé avec une épaisseur d'environ 60 nm par le procédé CVD activé au plasma, à l'aide d'un mélange de gaz SiH4 et de gaz N20.
Des parois latérales sont à ce moment-là formées au 15 niveau des parties d'extrémité des motifs respectifs du film mince de silicium monocristallin 14a et du film mince de silicium polycristallin 5'. Le film de SiO2 7 devient le film isolant intermédiaire du transistor à film mince de silicium polycristallin la.
Un film de polysilicium qui deviendra l'électrode de grille 6 du transistor à film mince de silicium polycristallin la est formé sur le film de SiO2 7 par un procédé CVD thermique, entre autres. On notera que le procédé CVD thermique est un procédé dans lequel un 25 film de silicium est déposé par application d'un flux de gaz monosilane sur une plaquette à des pressions réduites de 50 Pa à 200 Pa et à une température d'environ 600 C. Le procédé permet de former un film de polysilicium d'environ 150 nm à 300 nm d'épaisseur. Il 30 est à noter aussi que, lors du dépôt du film de silicium, il est préférable qu'une quantité infime de gaz diborane soit ajoutée préalablement au gaz silane pour former un polysilicium dopé, et que le laser pulsé soit projeté de manière transitoire (comme dans le 35 procédé SLS) pour permettre d'obtenir une faible résistance. En outre, l'électrode de grille 6 ne se limite pas uniquement au film de polysilicium et peut être formée par le dépôt d'un métal à point de fusion élevé, tel que le tungstène (W), et la formation d'un motif dans celui-ci.
Au cours de l'étape suivante, un motif est réalisé par photogravure sur le film de polysilicium pour former l'électrode de grille 6. Plus précisément, l'électrode de grille 6 est formée par la réalisation 10 d'un motif dans le film de polysilicium au cours des étapes comprenant l'application, l'exposition et le développement d'un photorésist, suivies par l'attaque du silicium et l'élimination du photorésist.
Puis, comme cela est visible sur la figure 3(g), le 15 film de SiO2 8 de 350 nm environ d'épaisseur est déposé comme film isolant d'aplanissement intermédiaire par le procédé de dépôt chimique en phase vapeur activé au plasma (P-CVD), à l'aide d'un mélange de gaz TEOS et de gaz 02.
Ensuite, un trou de contact 21 est formé, comme cela est représenté sur la figure 3(h), et le conducteur en métal (AlSi) 22 est formé dans celui- ci, comme cela est représenté sur la figure 3(i).
Comme cela a été décrit, dans le procédé de 25 fabrication d'un dispositif à semi-conducteur selon le présent mode de réalisation, le faisceau laser qui est projeté pour convertir le film mince de silicium amorphe 5 en film de silicium polycristallin 5' est partiellement bloqué ou interrompu par le masque 30 interposé dans une partie de son trajet optique.
Ceci permet de faire en sorte que seule la zone du film mince de silicium amorphe 5 soit exposée au faisceau laser, sans que le faisceau laser soit projeté sur la zone du transistor à film mince de silicium 35 monocristallin 16a transféré sur le film isolant 2. De cette manière, le transistor à film mince de silicium monocristallin 16a n'est pas détérioré par le faisceau laser.
Le présent mode de réalisation décrit le cas dans 5 lequel le masque est inséré dans une partie du trajet optique du faisceau laser pour empêcher celui-ci d'irradier la zone du transistor à film mince de silicium monocristallin 16a. Cependant, la présente invention ne se limite pas uniquement à cette forme de 10 mise en ouvre. Par exemple, la sortie du laser peut être désactivée lorsque le faisceau laser balaie la zone du transistor à film mince de silicium monocristallin 16a, et activée lors du balayage d'une zone destinée à être exposée au faisceau laser.
IS L'activation/désactivation fréquente de la sortie du laser a toutefois pour inconvénient d'être susceptible d'introduire une instabilité dans celle-ci.
Il est par conséquent davantage préférable, en termes de stabilité de la sortie, que l'exposition au faisceau 20 laser soit réalisée sélectivement par l'interposition du masque dans le trajet optique du faisceau laser, car ceci assure une sortie continue du laser.
De plus, dans le présent mode de réalisation, le transistor à film mince de silicium monocristallin 16a 25 est lié au substrat isolant 2 avant la formation du film mince de silicium polycristallin 5' sur le substrat isolant 2. Ceci permet de lier le substrat en silicium monocristallin 10a à la surface plane du substrat isolant 2, avant que celle-ci ne soit 30 détériorée par le faisceau laser. Par conséquent, le problème des erreurs d'interconnexion, entre autres, est évité.
Dans le présent mode de réalisation, la projection du faisceau laser est réalisée après la liaison du 35 substrat en silicium monocristallin 10a au substrat isolant 2 et après le détachement de parties (indésirables) du substrat en silicium monocristallin 0la. Toutefois, l'ordre chronologique de l'exposition au faisceau laser n'est pas limité à l'ordre ci-dessus. 5 En effet, le faisceau laser peut, par exemple, être projeté après la liaison du substrat en silicium monocristallin lOa au substrat isolant 2, et avant le détachement des parties (indésirables) du substrat en silicium monocristallin lOa de la partie dans laquelle 10 des ions hydrogène ont été implantés.
En outre, la description ci-dessus a concerné le
cas où le substrat en silicium monocristallin l0a comportant les ions hydrogène implantés est lié au substrat isolant 2 et où les parties indésirables du 15 substrat en silicium monocristallin lOa sont éliminées par délamination le long de la partie dans laquelle les ions hydrogène ont été implantés, par un traitement thermique. Toutefois, la présente invention ne se limite pas uniquement à cette forme de mise en oeuvre et 20 n'importe quelle méthode peut être utilisée, pourvu que les parties indésirables du substrat en silicium monocristallin 10a soient détachées.
De plus, le présent mode de réalisation ne décrit que le blocage du faisceau laser qui irradie la zone du 25 transistor à film mince de silicium monocristallin 16a.
La présente invention ne se limite cependant pas uniquement à cette forme de mise en oeuvre. Le faisceau laser peut, par exemple, irradier uniquement les parties du film mince de silicium amorphe 5 qui 30 subsistent sous la forme du film mince de silicium polycristallin 5' du transistor à film mince de silicium polycristallin la.
Il est à noter que, comme cela a été décrit dans le présent mode de réalisation, le premier dispositif 35 transféré sur le substrat isolant 2 est un transistor à film mince de silicium monocristallin. Cependant, la présente invention ne se limite pas uniquement à cela et peut utiliser d'autres types de transistors, pourvu qu'ils puissent être formés sur lesubstrat isolant 2 à l'aide du procédé de transfert décrit précédemment.
Second mode de réalisation Un autre mode de réalisation de la présente invention va être décrit ci-après en référence aux dessins annexés. On notera que, pour la commodité de 10 l'explication, les éléments ayant les mêmes fonctions que ceux décrits en relation avec le dispositif à semiconducteur du premier mode de réalisation précédent sont désignés par les mêmes numéros de référence et que
leur description détaillée n'est pas répétée ici.
Comme le dispositif à semi-conducteur du premier mode de réalisation, un dispositif à semi-conducteur du présent mode de réalisation offre de meilleures performances et une plus grande fonctionnalité grâce à la formation d'un transistor MOS à film mince de 20 silicium polycristallin (dispositif déposé ou second dispositif) et d'un transistor MOS à film mince de silicium monocristallin (dispositif transféré ou premier dispositif) dans des zones différentes d'un substrat isolant. Comme cela sera décrit dans ce mode 25 de réalisation, le dispositif à semiconducteur est réalisé sur un substrat de matrice active utilisant des transistors TFT.
Comme cela est représenté sur la figure 5(g), un dispositif à semiconducteur 20 du présent mode de 30 réalisation comprend un transistor MOS à film mince de silicium polycristallin (non monocristallin) (second dispositif) la comportant un film mince de silicium polycristallin (non monocristallin) 5', un transistor MOS à film mince de silicium monocristallin (premier 35 dispositif) 16a comportant un film mince de silicium monocristallin 14a et des conducteurs en métal 22, tous ces éléments étant formés sur un substrat isolant 2.
Pour le substrat isolant 2, le verre à point de trempe élevé ("code 1737" produit par Corning) qui est 5 un verre d'aluminoborosilicate de métal alcalinoterreux ayant une épaisseur d'environ 0,7 mm est utilisé.
Cependant, le substrat isolant 2 ne se limite pas uniquement à cet exemple et peut être un substrat amorphe transmettant la lumière, tel qu'un verre à 10 point de trempe élevé, par exemple.
Le film de SiO2 3 est formé pour avoir une épaisseur d'environ 100 nm sur la totalité de la surface du substrat isolant 2.
Le transistor MOS à film mince de silicium 15 polycristallin la comporte le film mince de silicium polycristallin 5', un film de SiO2 7 et une électrode de grille 6 sur un film de SiO2 4 formant un film isolant intermédiaire. Le film de SiO2 7 sert de film isolant de grille.
L'électrode de grille 6 qui est formée par un film de polysilicium peut être réalisée à l'aide d'autres matières, telles que du silicium polycristallin ou d'autres types de siliciures ou de polysiliciures.
Le transistor MOS à film mince de silicium 25 monocristallin 16a comprend une couche d'aplanissement et un film de SiO2 13, en plus du film mince de silicium monocristallin 14a. La couche d'aplanissement comporte des électrodes de grille 12, et le film de SiO2 13 sert de film isolant de grille.
Une partie principale du transistor à film mince de silicium monocristallin 16a est formée sur un substrat en silicium monocristallin 10a avant que celui-ci soit lié au substrat isolant 2. Plus exactement, la liaison du substrat en silicium monocristallin 10a au substrat 35 isolant 2 a lieu après la formation sur le substrat en silicium monocristallin 10a des électrodes de grille 12a, du film isolant de grille 13, du film mince de silicium monocristallin 14a, d'une zone dans laquelle sont implantées des impuretés de source-drain (non 5 représentée) , et d'un film isolant intermédiaire 16, et après que la surface du substrat en silicium monocristallin 0la a été aplanie et que des ions hydrogène ont été implantés dans celui-ci. Il est plus avantageux de former l'électrode de grille sur le 10 substrat en silicium monocristallin 10a et de réaliser sur celui-ci une implantation d'ions d'impuretés pour la source et le drain au cours de la microfabrication du film mince de silicium monocristallin que de former le transistor à films minces après la formation du film 15 mince de silicium monocristallin sur le substrat isolant 2.
Comme cela a été décrit, le dispositif à semiconducteur 20 du présent mode de réalisation comprend le transistor MOS à film mince de silicium 20 polycristallin la et le transistor MOS à film mince de silicium monocristallin 16a formés (de manière monolithique) sur un substrat unique, c'est-à-dire sur le substrat isolant 2, pour ainsi intégrer des circuits ayant des caractéristiques différentes afin d'obtenir 25 de meilleures performances et une plus grande fonctionnalité. En outre, un dispositif à semiconducteur très performant et multifonctionnel peut ainsi être réalisé à un coût moindre que lorsque tous les transistors sont formés à partir du seul film mince O de silicium monocristallin sur le substrat isolant 2.
Par exemple, dans le cas d'un substrat de matrice active pour un dispositif d'affichage à cristaux liquides comportant le dispositif à semi-conducteur 20 de la présente invention, ce dispositif à semi35 conducteur 20 est modifié pour être adapté au dispositif d'affichage à cristaux liquides en comprenant également du SiNx (nitrure de silicium), un film en résine d'aplanissement, un trou traversant et une électrode transparente. Dans ce cas, la zone du 5 film mince de silicium polycristallin 5' est pourvue de circuits d'excitation et de transistors TFT pour l'affichage, et la zone du film mince de silicium monocristallin 14a comporte un organe de commande de cadencement pour satisfaire aux exigences du dispositif 0 à hautes performances.
En déterminant ainsi le fonctionnement et l'utilisation du transistor à films minces en fonction des caractéristiques du film mince de silicium monocristallin 14a et du film mince de silicium 15 polycristallin 5' formant le transistor à films minces, il est possible d'améliorer les performances et la fonctionnalité du transistor.
En outre, étant donné que, dans le dispositif à semi-conducteur 20, le circuit intégré est formé dans 20 les zones respectives du film mince de silicium polycristallin 5' et du film mince de silicium monocristallin 14a, il est possible de réaliser un circuit intégré comportant un réseau de pixels dans des zones adaptées en fonction d'une structure et de 25 caractéristiques requises. Les circuits intégrés ainsi formés dans des zones différentes peuvent donc avoir des vitesses de fonctionnement et des tensions d'alimentation de fonctionnement différentes. Par exemple, les circuits intégrés formés dans des zones 30 différentes peuvent être conçus pour différer les uns des autres par l'un au moins des critères suivants, à savoir la longueur de la grille, l'épaisseur du film isolant de grille, la tension d'alimentation et le niveau logique.
Le dispositif formé possède donc des caractéristiques différentes dans des zones différentes, ce qui permet de réaliser un dispositif à semiconducteur doté d'une plus grande fonctionnalité.
La partie qui suit va décrire un procédé de fabrication du dispositif à semi-conducteur 20.
Conformément à un procédé de fabrication du dispositif à semi-conducteur 20 du présent mode de réalisation, le transistor à film mince de silicium 10 monocristallin 16a est tout d'abord fabriqué sur un substrat en silicium monocristallin 10a, après quoi une partie de ce transistor à film mince de silicium monocristallin 16a est transférée du substrat en silicium monocristallin lOa sur le substrat isolant 2.
En ce qui concerne le procédé de fabrication du substrat en silicium monocristallin (substrat de transfert) 10a qui comporte le transistor à film mince de silicium monocristallin 16a, aucune explication supplémentaire ne sera fournie étant donné qu'il a déjà 20 été expliqué dans le premier mode de réalisation décrit en référence aux figures 2(a) à 2(e).
Le procédé de fabrication du dispositif à semiconducteur 20 va être décrit ci-après en référence aux figures 5(a) à 5(i).
Après nettoyage du substrat isolant 2 sans détérioration de la surface de celui-ci, le film de SiO2 3 est formé pour avoir une épaisseur d'environ 100 nm par un procédé CVD activé au plasma, comme cela est représenté sur la figure 5(a). Plus précisément, un 30 flux de mélange gazeux de TEOS et de 02 est appliqué sur la totalité de la surface du substrat isolant 2 à des pressions réduites d'environ 100 Pa à environ 200 Pa et à une température d'environ 300 C, et le film de SiO2 3 ayant une épaisseur d'environ 100 nm est formé par une 35 décharge plasmatique. Le film de SiO2 3 assure une mouillabilité de la surface du substrat isolant 2 qui peut être formé de verre.
Puis, comme cela est représenté sur la figure 5(b), après l'activation du substrat isolant 2 et d'éléments 5 individuels du substrat en silicium monocristallin 10a par un nettoyage de type SC1, le substrat en silicium monocristallin 10a est, du côté de la partie 15 dans laquelle des ions hydrogène ont été implantés, aligné sur une position prédéterminée afin d'être mis en 10 contact avec le substrat isolant 2 et lié à celui-ci à température ambiante (étape de liaison).
Le degré de propreté et d'activité de la surface du substrat isolant 2 (substrat amorphe transmettant la lumière et comportant le film de revêtement d'oxyde de 15 silicium) et du substrat en silicium monocristallin 10a (substrat du dispositif transféré, comportant la surface oxydée) devient très important lorsque ces deux substrats doivent être liés l'un à l'autre sans adhésif. C'est la raison pour laquelle le substrat 20 isolant 2 et le substrat en silicium monocristallin 10a sont nettoyés avec un liquide désigné "SCI" et séchés avant liaison.
Ensuite, comme on peut le voir sur la figure 5(c), le film de SiO2 4 et le film de silicium amorphe (non 25 monocristallin) 5 sont formés grâce à un procédé CVD par catalyse sur le film isolant 2 et le substrat en silicium monocristallin 10a (étape de formation du silicium amorphe).
Le film de silicium amorphe 5 déposé par le procédé 30 CVD par catalyse a une teneur en hydrogène faible qui ne dépasse pas 1 x 1019 cm-3 (avant d'être soumis à un traitement thermique). Avec une teneur en hydrogène non supérieure à 1 x 1019 cm-3, un procédé de recuit de déshydrogénation qui expose le film de silicium amorphe a une température de 450 ou plus avant cristallisation au laser devient inutile.
La figure 6 est une représentation schématique de la structure du dispositif de dépôt chimique en phase 5 vapeur (CVD) par catalyse 30 divulgué dans le compte rendu de l'Atelier International sur les dispositifs d'affichage (IDW), 1998, p. 120. Dans le présent mode de réalisation, le dispositif de CVD par catalyse 30 est utilisé pour former le film de SiO2 4 et le film de 10 silicium amorphe 5 à l'aide du procédé CVD par catalyse. Toutefois, la présente invention n'est pas limitée à ce dispositif, et d'autres dispositifs peuvent également être utilisés.
Le dispositif de CVD par catalyse 30 est conçu pour 15 comprendre une chambre à vide 32 équipée d'une pompe à vide 31. Le dispositif de CVD par catalyse 30 comprend également un fil de tungstène (initiateur, catalyseur) 34 à travers lequel une tension est appliquée par une source d'énergie 33, et un élément chauffant de 20 substrat 36 destiné à porter le substrat en silicium monocristallin 10a, le fil de tungstène 34 et l'élément chauffant de substrat 36 étant disposés dans la chambre à vide 32.
Un courant est amené à passer dans le fil de 25 tungstène 34 pour porter celui-ci à une température d'environ 1800 C à 2000 C. A travers le fil de tungstène 34, un gaz monosilane 37 servant de gaz d'apport de matière est dirigé vers le substrat en silicium monocristallin 10a. Ceci a pour effet de 30 chauffer la surface du substrat en silicium monocristallin 10a jusqu'à une température d'environ 200 C à 300 C et de former le film de silicium amorphe 5.
Grâce au dépôt du film de silicium amorphe 5 ainsi 35 réalisé à l'aide du procédé de CVD par catalyse, la teneur en hydrogène du film de silicium amorphe 5 n'excède pas 1 x 1019 cm-3. Ceci est rendu possible par l'action catalytique du fil de tungstène 34 qui favorise la décomposition du gaz monosilane 37 sous 5 l'effet de la chaleur, lorsque celui-ci passe à travers les spires du fil de tungstène 34. Il est à noter que la teneur en hydrogène non supérieure à 1 x 1019 cm-3 peut être confirmée par l'évaluation de l'absorption à 2000 cm-1 lors de la mesure de transmittance à l'aide 10 d'un spectromètre infrarouge à transformée de Fourier et par la spectrométrie associée à la désorption thermique (TDS).
Il faut noter qu'au cours du dépôt du film de SiO2 4 et du film de silicium amorphe 5 par le procédé 15 CVD par catalyse, le substrat en silicium monocristallin 10a reste lié au substrat isolant 2 sans se détacher de celui-ci. Ceci est dû au fait que la surface du substrat en silicium monocristallin 10a n'est chauffée qu'à une température de 200 C à 300 C, 20 température qui n'est pas suffisamment élevée pour libérer l'hydrogène du substrat en silicium monocristallin 10a.
Puis, comme on peut le voir sur la figure 5(c), un faisceau d'énergie est projeté sur le film de silicium 25 amorphe 5 pour chauffer et faire fondre celui-ci afin de le transformer en film de silicium polycristallin 5' (étape de transformation). Dans le présent mode de réalisation, le faisceau d'énergie utilisé est un laser excimer ayant une longueur d'onde dans la plage de 30 l'ultraviolet proche, avec une distribution d'intensité sous la forme d'une onde rectangulaire.
Ici, le substrat en silicium monocristallin 10a porte un élément en silicium (partie inutile, puce, partie du substrat de transfert) 11 qui a une épaisseur 35 totale d'environ 0,7 mm. Cet élément en silicium 11 ayant une épaisseur d'environ 0,7 mm sert donc de puits de chaleur lorsque la zone du substrat en silicium monocristallin 10a est exposée au laser excimer pour transformer le film de silicium amorphe 5 en 5 polycristal. L'élément en silicium 11 protège ainsi la cristallinité du film mince de silicium monocristallin 14a contre la chaleur.
Ensuite, une étape de détachement est réalisée pour détacher l'élément en silicium 11 du substrat 10 en silicium monocristallin 10a par un traitement thermique. Plus précisément, la température de la partie 15 dans laquelle des ions hydrogène ont été implantés est augmentée jusqu'à environ 600 C, température à laquelle ou au-delà de laquelle 15 l'hydrogène est libéré du substrat en silicium monocristallin 10a. Par conséquent, l'élément en silicium 11 du substrat en silicium monocristallin 10a lié au substrat isolant 2 est détaché par délamination le long de la partie 15 dans laquelle les ions 20 hydrogène ont été implantés, comme cela est représenté sur la figure 5(d).
Dans ce cas, le traitement thermique déclenche la réaction Si-OH + -Si-OH -+ Si-O-Si + H20 au niveau de l'interface du substrat en silicium monocristallin 10a 25 et du substrat isolant 2 maintenus solidaires par la force de Van der Waals ou la liaison hydrogène, pour ainsi lier les substrats grâce à la force supérieure d'une liaison atomique. Le transistor à film mince de silicium monocristallin 16a est lié au substrat isolant 30 2 par l'intermédiaire du film isolant inorganique 3.
Ceci assure une non-contamination du film mince de silicium monocristallin 14a comparativement à la liaison conventionnelle à l'aide d'un adhésif.
Au cours de l'étape suivante, des parties 35 indésirables du film mince de silicium monocristallin 14a qui n'ont pas été détachées du substrat isolant 2 sont éliminées par attaque pour former des parties discrètes de silicium monocristallin. La couche détériorée qui apparaît à la surface est éliminée par 5 une attaque légère sur environ 10 nm grâce à une attaque au plasma isotrope ou une attaque par voie humide. Dans le présent exemple, on réalise une attaque par voie humide en utilisant de l'acide fluorhydrique comme tampon. Par conséquent, le film mince de silicium 10 monocristallin 14a formé pour avoir une épaisseur d'environ 50 nm sur le substrat isolant 2 définit des parties du transistor MOSFET.
Puis, comme cela est représenté sur la figure 5(e), pour définir les parties de la zone active du 15 dispositif, des portions indésirables du film de silicium polycristallin 5' sont éliminées pour former un motif discret dans ce dernier. Le motif du film de silicium polycristallin 5' deviendra la couche semiconductrice du transistor à film mince de silicium 20 polycristallin la.
Ensuite, à l'aide d'un mélange de gaz TEOS et de gaz oxygène, un film de SiO2 d'environ 350 nm d'épaisseur est déposé par un procédé CVD activé au plasma, et le film est attaqué en retrait sur environ 25 400 nm par un procédé RIE, qui est un procédé d'attaque anisotrope. Puis, pour former le film isolant de grille du transistor à film mince de silicium polycristallin la, le film de SiO2 7 est déposé en une épaisseur d'environ 60 nm par le procédé CVD activé au plasma, à 30 l'aide d'un mélange de gaz SiH4 et de gaz N20.
Comme le montre la figure 5(f), l'électrode de grille 6 du transistor à film mince de silicium polycristallin la est ensuite formée sur le film de SiO2 7. Dans le présent mode de réalisation, un film de 35 polysilicium destiné à former l'électrode de grille 6 du transistor à film mince de silicium polycristallin la est déposé sur le film de SiO2 7 par un procédé CVD thermique, entre autres. Il faut noter que le procédé CVD thermique est un procédé selon lequel un film de 5 silicium est déposé par l'application d'un flux de gaz monosilane sur une plaquette à des pressions réduites de 50 Pa à 200 Pa et à une température d'environ 600 C.
Ce procédé permet de former un film de polysilicium d'environ 150 nm à 300 nm d'épaisseur. Sur le film de 10 polysilicium ainsi formé, un motif est réalisé par photogravure sous la forme de l'électrode de grille 6.
Plus particulièrement, l'électrode de grille 6 est formée par la réalisation d'un motif sur le film de polysilicium au cours des étapes comprenant 15 l'application, l'exposition et le développement d'un photorésist, suivies par l'attaque du silicium et l'élimination du photorésist. On notera que, lorsque le film de silicium est déposé, il est préférable qu'une infime quantité de gaz diborane soit préalablement 20 ajoutée au gaz silane pour former du polysilicium dopé, et que la laser pulsé soit projeté de manière transitoire (comme dans le procédé SLS) pour obtenir une faible résistance. En outre, l'électrode de grille 6 n'est pas limitée uniquement au film de polysilicium 25 et peut être formée par le dépôt d'un métal à point de fusion élevé, tel que le tungstène (W) et la formation d'un motif dans celui-ci.
Le film de silicium polycristallin 5' est ensuite dopé avec des impuretés de source-drain par un procédé 30 de dopage ionique, après quoi les impuretés sont activées. Ensuite, le film de SiO2 8 ayant une épaisseur d'environ 350 nm est formé comme film isolant d'aplanissement intermédiaire par le procédé P-CVD, à l'aide d'un mélange de gaz TEOS et de gaz 02.
Puis, le film de SiO2 8 au niveau de l'interface du transistor à film mince de silicium monocristallin et du transistor à film mince en silicium polycristallin est aplani afin d'éviter qu'une rupture de fils ne se 5 produise lorsqu'un film de métallisation destiné à former des conducteurs en métal sera déposé au niveau de l'interface.
Au cours de l'étape suivante, comme on peut le voir sur la figure 5(g), un trou de contact 21 est formé, et 10 un film de métallisation de sourcedrain (conducteur en métal (AlSi)) 22 est déposé, après quoi un motif est réalisé sur ce film.
Comme cela a été décrit, dans le dispositif à semiconducteur 20 du présent mode de réalisation, le film 15 mince de silicium amorphe 5 est formé par le procédé CVD par catalyse. Ceci permet de ramener la teneur en hydrogène du film mince de silicium amorphe 5 au niveau (non supérieur à 1 x 1019 cm-3) auquel un procédé de recuit de déshydrogénation exécuté avant l'exposition 20 au laser excimer n'est plus nécessaire. Du fait de la suppression du procédé de recuit de déshydrogénation, l'exposition au laser excimer destinée à transformer le film mince de silicium amorphe 5 en film mince de silicium polycristallin 5' peut être réalisée après la 25 liaison du substrat en silicium monocristallin 10a au substrat isolant 2 et avant la délamination de l'élément en silicium 11 le long de la partie 15 dans laquelle des ions hydrogène ont été implantés. Lorsque le processus de recuit de déshydrogénation est exécuté, 30 le substrat isolant 2 auquel le substrat en silicium monocristallin 10a est lié est soumis à des températures de 450 C ou plus, ce qui a pour effet de provoquer la délamination de l'élément en silicium 11 le long de la partie 15 dans laquelle les ions 35 hydrogène ont été implantés.
En revanche, lorsque l'exposition au laser excimer est réalisé alors que l'élément en silicium 11 est lié au substrat en silicium monocristallin 10a, cet élément en silicium 11 sert, grâce à sa grande capacité 5 thermique, de puits de chaleur pour le laser excimer projeté. Ceci évite une détérioration du film mince de silicium monocristallin 14a par la chaleur du laser excimer projeté. En d'autres termes, le film mince de silicium monocristallin 14a ne sera pas endommagé par 10 le processus de polycristallisation exécuté à l'aide du laser excimer. Ceci permet un montage monolithique du transistor à film mince de silicium monocristallin 16a et du transistor à film mince de silicium polycristallin la sur le substrat isolant 2, tout en 15 conservant les caractéristiques de ceux-ci (c'est-àdire sans perte des caractéristiques que les transistors respectifs auraient pu avoir s'ils avaient été fabriqués séparément).
Grâce à ce montage sur le substrat isolant 2 des 20 deux types de dispositifs en silicium à hautes performances respectivement formés à partir du film mince de silicium monocristallin et du film mince de silicium polycristallin, et à l'exploitation des avantages des dispositifs respectifs, il est possible 25 de réaliser un dispositif à semi-conducteur ou un dispositif d'affichage qui présente une valeur ajoutée.
De plus, étant donné que le processus de recuit de déshydrogénation n'est pas nécessaire, les étapes de fabrication requises pour ce processus peuvent être 30 supprimées, ce qui réduit ainsi les coûts de fabrication.
En outre, étant donné que le substrat en silicium monocristallin 10a comportant le transistor à film mince de silicium monocristallin 16a peut être lié à la 35 surface plane du substrat isolant 2 avant que celle-ci ne soit détériorée par son exposition au laser excimer, le problème des erreurs d'interconnexion, entre autres, peut être évité.
D'autre part, pour la fabrication des dispositifs, 5 le procédé de fabrication (les étapes de fabrication) du transistor à film mince de silicium monocristallin 16a et celui du transistor à film mince de silicium polycristallin la peuvent être exécutés en conformité l'un avec l'autre même après la liaison du substrat en 10 silicium monocristallin 10a avec le substrat isolant 2.
Plus précisément, les procédés de formation du film isolant, du trou de contact ou du métal pour les électrodes sur le transistor à film mince de silicium monocristallin 16a peuvent être exécutés en même temps 15 que les procédés correspondants pour le transistor à film mince en silicium polycristallin la. Ceci améliore l'efficacité de chaque étape de fabrication et réduit ainsi les coûts de fabrication.
En outre, les interconnexions avec des conducteurs 20 extérieurs, d'autres blocs de circuits et des réseaux de transistors TFT deviennent plus faciles, ce qui réduit le pourcentage de produits défectueux dus à des erreurs d'interconnexion avec un dispositif extérieur,
par exemple.
De plus, dans le présent mode de réalisation, le film mince de silicium amorphe 5 est déposé par le procédé CVD par catalyse afin d'avoir une teneur en hydrogène non supérieure à 1 x 1019 cm-3. Cependant, le procédé de dépôt du film de silicium amorphe 5 ne se 30 limite pas au procédé CVD par catalyse, et n'importe quel procédé peut être utilisé, pourvu qu'il permette d'obtenir une teneur en hydrogène non supérieure à 1 x 1019 cm-3.
En outre, comme cela a été décrit dans le présent 35 mode de réalisation, le transistor transféré sur le substrat isolant 2 est un transistor à film mince de silicium monocristallin 16a. Cependant, la présente invention ne se limite pas à ce mode de réalisation et peut utiliser d'autres types de transistors.
Par ailleurs, dans le présent mode de réalisation, le substrat en silicium monocristallin 10a est lié au substrat isolant 2 après formation sur lui des électrodes de grille 12, du film isolant de grille 13, du film mince de silicium monocristallin 14a, d'une 10 zone (non représentée) dans laquelle des impuretés de source-drain ont été implantées, et du film isolant intermédiaire 16, et après que sa surface a été aplanie et que des ions hydrogène y ont été implantés. Il est plus intéressant de former les électrodes de grille sur 15 le substrat en silicium monocristallin 10a et d'exécuter sur celui-ci une implantation d'impuretés pour la source et le drain au cours de la microfabrication du film mince de silicium monocristallin que de former le transistor à films 20 minces après la formation du film mince de silicium monocristallin sur le substrat isolant 2.
Il est important de noter qu'il suffit que le substrat en silicium monocristallin 10a soit lié au substrat isolant 2 en ayant sa partie principale 25 réalisée sur le transistor à film mince de silicium monocristallin 16a, et qu'il n'est pas absolument nécessaire que le substrat en silicium monocristallin 10a soit lié au substrat isolant 2a après formation sur lui des électrodes de grille 12, du film isolant de 30 grille 13, du film mince de silicium monocristallin 14a, de la zone d'implantation d'impuretés de sourcedrain, et du film isolant intermédiaire 16, et après aplanissement de sa surface et implantation d'ions hydrogène dans celle-ci.
De plus, dans le présent mode de réalisation, un verre à point de trempe élevé est utilisé pour le substrat isolant 2, après quoi le transistor à film mince de silicium polycristallin la est déposé sur le 5 substrat isolant 2. Toutefois, la présente invention ne se limite pas à cette forme de mise en euvre. Par exemple, un transistor à film mince en silicium polycristallin haute température peut être formé sur un substrat en quartz.
En outre, comme cela a été décrit dans ce mode de réalisation, le dispositif à semi-conducteur est formé sur le substrat de matrice active à l'aide de transistors TFT. La présente invention n'est cependant pas limitée à ce mode de réalisation.
Pour remédier aux problèmes évoqués précédemment, la présente invention propose un procédé de fabrication d'un dispositif à semi-conducteur, procédé dans lequel un premier dispositif et un second dispositif sont tous deux formés sur un substrat isolant, le premier 20 dispositif étant formé sur le substrat isolant en ayant sa partie principale transférée sur celui-ci, tandis que le second dispositif est formé sur le substrat isolant en étant déposé sur ce dernier. Le procédé comprend l'étape qui consiste à former le second 25 dispositif après que la partie principaledu premier dispositif a été transférée sur le substrat isolant, l'étape de formation du second dispositif comprenant les étapes de formation d'un film mince de silicium amorphe sur le substrat isolant, et de transformation 30 du film mince de silicium amorphe en film mince de silicium polycristallin par projection d'un faisceau d'énergie, faisceau d'énergie qui est projeté de façon que seule la partie principale du premier dispositif n'y soit pas exposée.
Le procédé évite que le premier dispositif soit détérioré par le faisceau d'énergie projeté pour former le film mince de silicium polycristallin dans le dispositif à semi-conducteur dans lequel le transistor 5 à film mince de silicium monocristallin a été transféré sur le substrat isolant, et le transistor à film mince de silicium polycristallin a été formé sur ce substrat isolant.
En outre, le procédé permet de lier le substrat 10 comportant le premier dispositif à la surface plane du substrat isolant 2 avant que celle-ci ne soit endommagée par le faisceau laser. Par conséquent, le problème des erreurs d'interconnexion, par exemple, est évité.
Dans le procédé de fabrication d'un dispositif à semi-conducteur, selon la présente invention, un masque peut être interposé dans le trajet optique du faisceau d'énergie afin que celui-ci puisse être projeté de façon que seule la partie principale du premier 20 dispositif n'y soit pas exposée.
Le procédé permet de projeter sélectivement le faisceau utilisé pour le dispositif à semi-conducteur, en insérant ou non le masque. Il permet donc de projeter le faisceau d'énergie en faisant en sorte que 25 la zone du premier dispositif soit la seule à ne pas y être exposée, sans entraîner une instabilité de la sortie dudit faisceau.
Le procédé de fabrication d'un dispositif à semiconducteur, selon la présente invention peut être 30 adapté pour que l'étape de formation du premier dispositif comprenne également les étapes qui consistent à lier le substrat isolant à un substrat de transfert sur lequel la partie principale du premier dispositif a été formée, et à détacher une partie 35 inutile du substrat de transfert, l'étape de transformation du film mince de silicium amorphe étant réalisée après celle du détachement d'une partie inutile du substrat de transfert.
Le procédé permet l'exécution d'un processus de 5 microfabrication compliqué sur le substrat de transfert avant le transfert de celui-ci sur le substrat isolant.
Ce processus est plus facile à mettre en oeuvre de cette manière qu'après la formation du premier dispositif sur le substrat isolant. En outre, le procédé permet le 10 détachement des parties inutiles du substrat lié au substrat isolant sans que ce dernier ne subisse les effets du faisceau d'énergie projeté.
Le procédé de fabrication d'un dispositif à semiconducteur, selon la présente invention peut être 15 adapté pour que l'étape de formation du premier dispositif comprenne également les étapes qui consistent à lier le substrat isolant au substrat de transfert sur lequel la partie principale du premier dispositif a été formée, et à détacher une partie 20 inutile du substrat de transfert, l'étape de transformation du film mince de silicium amorphe étant réalisée après l'étape de liaison du substrat isolant au substrat de transfert et avant l'étape de détachement d'une partie inutile du substrat de 25 transfert.
Dans ce cas, par exemple, l'étape de formation du premier dispositif peut comprendre tout d'abord l'étape de liaison du substrat isolant au substrat de transfert sur lequel une partie principale du premier dispositif 30 a été formée et dans lequel des ions hydrogène ont été implantés, puis l'étape de détachement de parties inutiles du substrat de transfert par un traitement thermique, le procédé CVD par catalyse étant utilisé pour former le film mince de silicium amorphe.
Le procédé permet de réduire la teneur en hydrogène du film mince de silicium amorphe à un niveau auquel le processus de recuit de déshydrogénation qui est exécuté à des températures qui détachent les parties inutiles du substrat de transfert, n'est plus nécessaire.
Ainsi, pendant l'exposition au faisceau d'énergie utilisé au cours de l'étape de transformation, les parties inutiles du substrat de transfert servent, avant d'être détachées au cours d'une étape de 10 détachement ultérieure, de puits de chaleur et empêchent une détérioration du premier dispositif par la chaleur du faisceau d'énergie projeté. Ceci permet un montage monolithique du premier dispositif et du second dispositif sur le substrat isolant tout en 15 conservant les caractéristiques de ceux-ci.
En outre, le processus de recuit de déshydrogénation n'étant pas nécessaire, le nombre des étapes de fabrication peut être réduit, d'où une diminution des coûts de fabrication.
De plus, le procédé permet de lier le substrat de transfert comportant le premier dispositif à la surface plane du substrat isolant avant que celleci ne soit endommagée par le faisceau d'énergie projeté. Le problème des erreurs d'interconnexion, entre autres, 25 peut donc être évité.
D'autre part, le procédé de fabrication du premier dispositif et celui du second dispositif peuvent être exécutés en conformité l'un avec l'autre après la liaison du substrat de transfert au substrat isolant. 30 Plus précisément, les étapes de formation du film isolant, du trou de contact ou du métal pour les électrodes sur le premier dispositif peuvent être exécutées en même temps que les étapes correspondantes pour le second dispositif. Ceci augmente l'efficacité 35 de' chacune des étapes de fabrication et réduit par conséquent les coûts de fabrication. De plus, les interconnexions avec des conducteurs extérieurs, d'autres blocs de circuits et des réseaux de transistors TFT deviennent plus faciles, ce qui réduit 5 le pourcentage de produits défectueux résultant d'erreurs d'interconnexion avec un dispositif extérieur, par exemple.
L'étape de formation du premier dispositif peut en outre comprendre les étapes de liaison du substrat!0 isolant au substrat de transfert sur lequel la partie principale du premier dispositif a été formée et dans lequel des ions hydrogène ont été implantés, et de détachement d'une partie inutile du substrat de transfert par traitement thermique, le film mince de 15 silicium amorphe formé au cours de l'étape de formation du film mince de silicium amorphe ayant une teneur en hydrogène non supérieure à 1 x 1019 cm-3.
La teneur en hydrogène du film mince de silicium amorphe ne dépassant pas 1 x 1019 cm-3, l'étape de 20 transformation ne nécessite pas le processus de recuit de déshydrogénation ultérieur qui est exécuté à des températures qui détachent les parties inutiles du substrat de transfert. Par conséquent, au cours de l'exposition au faisceau d'énergie pendant l'étape de 25 transformation, les parties inutiles du substrat de transfert servent, avant d'être détachées au cours de l'étape de détachement ultérieure, de puits de chaleur et évitent que le premier dispositif ne soit détérioré par la chaleur du faisceau d'énergie projeté. Le 30 premier dispositif et le second dispositif peuvent ainsi être montés de manière monolithique sur le substrat isolant en conservant leurs caractéristiques.
De plus, étant donné que le processus de recuit de déshydrogénation n'est pas nécessaire, le nombre des étapes de fabrication peut être réduit, d'où une réduction des coûts de fabrication.
En outre, le procédé permet de lier le substrat de transfert comportant le premier dispositif à la surface 5 plane du substrat isolant avant que cette surface ne soit détériorée par le faisceau d'énergie projeté. Le problème des erreurs d'interconnexion, entre autres, peut ainsi être évité.
D'autre part, le procédé de fabrication du premier 10 dispositif et celui du second dispositif peuvent être exécutés en conformité l'un avec l'autre après la liaison du substrat de transfert au substrat isolant.
Plus particulièrement, les étapes de formation du film isolant, du trou de contact ou du métal pour les 15 électrodes du premier dispositif peuvent être exécutées en même temps que les étapes correspondantes pour le second dispositif. Ceci améliore l'efficacité de chacune des étapes de fabrication et réduit par conséquent les coûts de fabrication. De plus, les 20 interconnexions avec des conducteurs extérieurs, d'autres blocs de circuits et des réseaux de transistors TFT deviennent plus faciles, ce qui diminue le pourcentage de produits défectueux résultant d'erreurs d'interconnexion avec un dispositif 25 extérieur, entre autres.
Le procédé de fabrication d'un dispositif à semiconducteur, selon la présente invention peut être adapté pour qu'un film isolant de grille, une électrode de grille, une zone d'implantation d'impuretés de 30 sourcedrain et un film isolant intermédiaire soient formés sur le substrat de transfert avant l'étape de liaison du substrat isolant au substrat de transfert, et pour qu'une surface du substrat de transfert soit aplanie et que des ions hydrogène y soient implantés avant l'étape de liaison du substrat isolant au substrat de transfert.
Ce procédé permet l'exécution du processus de microfabrication pour le substrat de transfert avant 5 que celui-ci ne soit lié au substrat isolant, ce qui est plus facile que d'exécuter ce processus après la liaison du substrat de transfert au substrat isolant.
D'autre part, dans le procédé pour fabriquer un dispositif à semiconducteur selon la présente 10 invention, le premier dispositif peut être un transistor à film mince de silicium monocristallin.
Grâce à ce procédé, il est possible d'obtenir un dispositif à semiconducteur doté de hautes performances et d'une grande fonctionnalité, qui 15 intègre plusieurs circuits ayant des caractéristiques différentes. De plus, ce dispositif à semi-conducteur peut être obtenu de manière moins onéreuse que lorsque tous les transistors sont formés à partir du film mince de silicium monocristallin du substrat isolant.
Bien que la description précédente ait porté sur
des modes de réalisation préférés de la présente invention, celle-ci n'est bien entendu pas limitée aux exemples particuliers décrits et illustrés ici, et l'homme de l'art comprendra aisément qu'il est possible 25 d'y apporter de nombreuses variantes et modifications sans pour autant sortir du cadre de l'invention.

Claims (8)

REVENDICATIONS
1. Procédé de fabrication d'un dispositif à semiconducteur (20), dans lequel un premier dispositif (16a) et un second dispositif (la) sont tous deux 5 formés sur un substrat isolant (2), le premier dispositif (16a) étant formé sur le substrat isolant (2) en ayant sa partie principale transférée sur celui-ci, tandis que le second dispositif (la) est formé sur le substrat isolant (2) en étant déposé sur 10 ce dernier, et caractérisé en ce qu'il comprend l'étape de formation du second dispositif (la) après le transfert de la partie principale du premier dispositif (16a) sur le substrat isolant (2), l'étape de formation du second dispositif (la) comprenant les étapes de: formation d'un film mince de silicium amorphe (5) sur le substrat isolant (2); et transformation du film mince de silicium 20 amorphe (5) en un film mince de silicium polycristallin (5') par projection d'un faisceau d'énergie, le faisceau d'énergie étant projeté de façon que seule la partie principale du premier dispositif (16a) n'y soit pas exposée.
2. Procédé selon la revendication 1, caractérisé en ce qu'un masque est interposé sur un trajet optique du faisceau d'énergie pour que celui-ci puisse être projeté de façon que seule la partie principale du premier dispositif (16a) n'y soit pas exposée.
3. Procédé selon la revendication 1, caractérisé en ce que le premier dispositif (16a) est formé par les étapes de: liaison du substrat isolant (2) à un substrat de transfert (10a) sur lequel la partie principale du 35 premier dispositif (16a) a été formée; et détachement d'une partie inutile (11) du substrat de transfert (10a), l'étape de transformation du film mince de silicium amorphe (5) étant réalisée après l'étape de 5 détachement de la partie inutile (11) du substrat de transfert (10a).
4. Procédé selon la revendication 1, caractérisé en ce que le premier dispositif (16a) est formé par les étapes de: liaison du substrat isolant (2) au substrat de transfert (10a) sur lequel la partie principale du premier dispositif (16a) a été formée; et détachement d'une partie inutile (11) du substrat de transfert (10a), l'étape de transformation du film mince de silicium amorphe (5) étant réalisée après l'étape de liaison du substrat isolant (2) au substrat de transfert (10a) et avant l'étape de détachement de la partie inutile (11) du substrat de transfert (10a).
5. Procédé selon la revendication 4, caractérisé en ce que le premier dispositif (16a) est formé par les étapes de: liaison du substrat isolant (2) au substrat de transfert (10a) sur lequel la partie principale du 25 premier dispositif (16a) a été formée et dans lequel des ions hydrogène ont été implantés; et détachement de la partie inutile (11) du substrat de transfert (10a) par un traitement thermique, le film mince de silicium amorphe (5) étant formé par un procédé de dépôt chimique en phase vapeur (CVD) par catalyse.
6. Procédé selon la revendication 4, caractérisé en ce que le premier dispositif (16a) est formé par les 35 étapes de: liaison du substrat isolant (2) au substrat de transfert (10a) sur lequel la partie principale du premier dispositif (16a) a été formée et dans lequel des ions hydrogène ont été implantés; et détachement de la partie inutile (11) du substrat de transfert (10a) par un traitement thermique, le film mince de silicium amorphe (5) formé au cours de l'étape de formation d'un film mince de 10 silicium amorphe (5) ayant une teneur en hydrogène non supérieure à 1 x 1019 cm-3.
7. Procédé selon la revendication 1, caractérisé en ce que: un film isolant de grille, une électrode 15 grille, une zone dans laquelle des impuretés de sourcedrain sont implantées et un film isolant intermédiaire sont formés sur le substrat de transfert (10a) avant l'étape de liaison du substrat isolant (2) à un substrat de transfert (10a); et une surface du substrat de transfert (10a) est aplanie et des ions hydrogène sont implantés dans ce dernier avant l'étape de liaison du substrat isolant (2) au substrat de transfert (10a).
8. Procédé selon la revendication 1, caractérisé 25 en ce que le premier dispositif (16a) est un transistor en silicium monocristallin.
FR0408662A 2003-08-05 2004-08-05 Procede de fabrication d'un dispositif a semi-conducteur Expired - Fee Related FR2858714B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003206111A JP3970814B2 (ja) 2003-08-05 2003-08-05 半導体装置の製造方法
JP2003308859A JP4076930B2 (ja) 2003-09-01 2003-09-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
FR2858714A1 true FR2858714A1 (fr) 2005-02-11
FR2858714B1 FR2858714B1 (fr) 2007-04-06

Family

ID=34082350

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0408662A Expired - Fee Related FR2858714B1 (fr) 2003-08-05 2004-08-05 Procede de fabrication d'un dispositif a semi-conducteur

Country Status (3)

Country Link
US (1) US7253040B2 (fr)
KR (1) KR100586356B1 (fr)
FR (1) FR2858714B1 (fr)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP2008204966A (ja) * 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
WO2008123116A1 (fr) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Substrat soi et procédé de réalisation d'un substrat soi
WO2008123117A1 (fr) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Substrat soi et procédé de réalisation d'un substrat soi
CN101657882B (zh) * 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8432021B2 (en) * 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR101215305B1 (ko) * 2009-10-15 2012-12-26 한국전자통신연구원 반도체 소자의 제조방법
EP2624286B1 (fr) * 2010-09-30 2020-11-11 Fuji Electric Co., Ltd. Procédé de fabrication d'un dispositif semi-conducteur
US9178042B2 (en) * 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
US9373691B2 (en) * 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
US10049915B2 (en) * 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
CN206516630U (zh) * 2015-01-09 2017-09-22 硅源公司 三维集成电路
KR102587626B1 (ko) * 2018-09-10 2023-10-11 삼성전자주식회사 건식 세정 장치 및 건식 세정 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
FR2844394A1 (fr) * 2002-09-25 2004-03-12 Sharp Kk Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur
EP1463105A2 (fr) * 2003-03-20 2004-09-29 Sharp Kabushiki Kaisha Dispositif à semi-conducteur et procede de fabrication associe par la technique de transfert

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743391B2 (ja) 1988-08-25 1998-04-22 ソニー株式会社 半導体メモリの製造方法
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
CA2126446C (fr) 1992-01-22 2003-07-15 Duy-Phach Vu Reseaux de dispositifs a silicium monocristallin pour ecrans de projection
JP3141486B2 (ja) 1992-01-27 2001-03-05 ソニー株式会社 半導体装置
JP3278944B2 (ja) 1992-12-25 2002-04-30 ソニー株式会社 Ｓｏｉ型半導体装置およびその製造方法
JPH10293322A (ja) 1997-04-21 1998-11-04 Canon Inc 液晶表示装置およびその製造方法
JP4032454B2 (ja) 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
FR2844394A1 (fr) * 2002-09-25 2004-03-12 Sharp Kk Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur
EP1463105A2 (fr) * 2003-03-20 2004-09-29 Sharp Kabushiki Kaisha Dispositif à semi-conducteur et procede de fabrication associe par la technique de transfert

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 04 30 April 1999 (1999-04-30) *

Also Published As

Publication number Publication date
FR2858714B1 (fr) 2007-04-06
KR20050016166A (ko) 2005-02-21
KR100586356B1 (ko) 2006-06-08
US7253040B2 (en) 2007-08-07
US20050032283A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
FR2858714A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur
FR2844394A1 (fr) Substrat en silicium monocristallin, substrat de type soi, dispositif a semi-conducteur, dispositif d'affichage, et procede de fabrication d'un dispositif a semi-conducteur
FR2837980A1 (fr) Dispositif a semi-conducteur et son procede de fabrication, substrat de type soi pour ce dispositif et son procede de fabrication, et dispositif d'affichage utilisant un tel substrat
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
FR2933234A1 (fr) Substrat bon marche a structure double et procede de fabrication associe
JP5706670B2 (ja) Ｓｏｉ基板の作製方法
FR2747506A1 (fr) Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2544916A1 (fr) Procede de fabrication de transistors a effet de champ mos
FR2899017A1 (fr) Procede de realisation d'un transistor a canal comprenant du germanium
FR2590409A1 (fr) Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
JP2004165600A (ja) 単結晶Ｓｉ基板、半導体装置およびその製造方法
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette
US20050236626A1 (en) Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device
SG172304A1 (en) Method of fabricating a back-illuminated image sensor
EP0635880B1 (fr) Procédé de fabrication d'un transistor en technologie silicium sur isolant
EP2337076A1 (fr) Dispositif microélectronique, en particulier capteur d'image à illumination par la face arrière et procédé de fabrication.
WO2010109712A1 (fr) Substrat isolant pour dispositif semi-conducteur et dispositif semi-conducteur
WO2003044867A1 (fr) Dispositif a semi-conducteur a couche epaisse et son procede de production
WO2003077321A2 (fr) Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode
JP3970814B2 (ja) 半導体装置の製造方法
US7071042B1 (en) Method of fabricating silicon integrated circuit on glass
FR2791178A1 (fr) NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION
JP2005026472A (ja) 半導体装置の製造方法
FR2691289A1 (fr) Dispositif semiconducteur à effet de champ, procédé de réalisation et application à un dispositif à commande matricielle.
JP4076930B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140430