DE102015101205B4 - Halbleitervorrichtungen mit leitfähigen Kontaktstellen - Google Patents

Halbleitervorrichtungen mit leitfähigen Kontaktstellen Download PDF

Info

Publication number
DE102015101205B4
DE102015101205B4 DE102015101205.7A DE102015101205A DE102015101205B4 DE 102015101205 B4 DE102015101205 B4 DE 102015101205B4 DE 102015101205 A DE102015101205 A DE 102015101205A DE 102015101205 B4 DE102015101205 B4 DE 102015101205B4
Authority
DE
Germany
Prior art keywords
conductive pads
semiconductor device
gate electrodes
pads
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015101205.7A
Other languages
English (en)
Other versions
DE102015101205A1 (de
Inventor
Tae-Hwan YUN
Jin-Taek Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102015101205A1 publication Critical patent/DE102015101205A1/de
Application granted granted Critical
Publication of DE102015101205B4 publication Critical patent/DE102015101205B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleitervorrichtung, die Folgendes aufweist:Gateelektroden (110), welche in einer vertikalen Richtung auf einem Substrat (100) gestapelt sind;vertikale Kanalstrukturen (130), welche die Gateelektroden (110) durchdringen, um elektrisch eine Verbindung mit dem Substrat (100) zu bilden;leitfähige Kontaktstellen (120), welche sich horizontal von den jeweiligen Gateelektroden (110) erstrecken; undKontaktanschlüsse (150), welche elektrisch mit einer der jeweiligen leitfähigen Kontaktstellen (120) verbunden sind;wobei die leitfähigen Kontaktstellen (120) Abschnitte unterhalb einem der jeweiligen Kontaktanschlüsse (150) aufweisen, welche in der vertikalen Richtung dicker sind als die Gateelektroden (110), undwobei eine Bodenfläche von jeder Gateelektrode (110) jeweils koplanar mit einer Bodenfläche der entsprechenden leitfähigen Kontaktstelle (120) ist, die sich horizontal von der jeweiligen Gateelektrode (110) erstreckt.

Description

  • HINTERGRUND
  • Gebiet
  • Ausführungsformen der erfinderischen Konzepte beziehen sich auf Halbleitervorrichtungen. Genauer beziehen sich Ausführungsformen der erfinderischen Konzepte auf Halbleitervorrichtungen, welche leitfähige Kontaktstellen aufweisen, welche einen Abschnitt haben, der dicker ist als entsprechende Gateelektroden, und auf Verfahren zum Herstellen solcher Halbleitervorrichtungen.
  • Beschreibung des Standes der Technik
  • Bemühungen werden unternommen, um die Integrationsdichte von Halbleitervorrichtungen weiter zu erhöhen, um ihre Leistungsfähigkeit zu verbessern und/oder die Herstellungskosten dieser Vorrichtungen zu verringern. Die Integrationsdichte einer herkömmlichen zweidimensionalen Speichervorrichtung wird durch die Fläche bestimmt, welche durch die Einheitsspeicherzellen der Vorrichtung besetzt ist, und demzufolge kann sie durch die Fähigkeit der Herstellungsausstattung zum Bilden feiner Mikrostrukturen beeinflusst werden. Unglücklicherweise können die Vorrichtungen, welche zum Bilden sehr feiner Mikrostrukturen notwendig sind, teuer sein, was die Fähigkeit beschränken kann, zweidimensionale Halbleiterspeichervorrichtungen in hohem Maße zu integrieren. Halbleitervorrichtungen, welche dreidimensional angeordnete Speicherzellen haben, wurden vorgeschlagen, um diese Beschränkung zu überwinden.
  • Aus der Druckschrift US 2011 / 0 001 178 A1 ist eine nichtflüchtige Halbleiterspeichervorrichtung bekannt, die Folgendes umfasst: ein Substrat; einen gestapelten Körper mit einer Vielzahl von dielektrischen Schichten und Elektrodenschichten, die abwechselnd darin gestapelt sind, wobei der gestapelte Körper auf dem Substrat vorgesehen ist und für jede der Elektrodenschichten eine Stufe in seinem Endabschnitt aufweist; eine dielektrische Zwischenschicht, die den Endabschnitt des gestapelten Körpers bedeckt; mehrere Halbleitersäulen, die sich in der Stapelrichtung des gestapelten Körpers erstrecken und durch einen Mittelabschnitt des gestapelten Körpers dringen; eine Ladungsspeicherschicht, die zwischen einer der Elektrodenschichten und einer der Halbleitersäulen vorgesehen ist; und einen Stopfen, der in der dielektrischen Zwischenschicht vergraben und mit einem Teil jeder der Elektrodenschichten verbunden ist, die die Stufe bilden, wobei ein Teil jeder der dielektrischen Schichten im Mittelabschnitt eine größere Dicke aufweist als ein Teil jeder der dielektrischen Schichten in dem Endabschnitt.
  • KURZFASSUNG
  • Ausführungsformen der erfinderischen Konzepte sehen eine Halbleitervorrichtung und Verfahren zum Herstellen dieser Halbleitervorrichtung vor.
  • Noch andere Ausführungsformen der erfinderischen Konzepte sehen eine Verbindungsstruktur für eine Halbleitervorrichtung vor, welche elektrisch vertikal gestapelte Elektroden mit Peripherieschaltungen verbindet, und darauf bezogene Verfahren zum Herstellen solch einer Verbindungsstruktur.
  • Noch weitere Ausführungsformen der erfinderischen Konzepte sehen eine Halbleitervorrichtung vor, welche eine Kontaktstelle mit einem Kontaktabschnitt hat, welcher dicker ist als eine Gateelektrode, und darauf bezogene Verfahren zum Herstellen einer Halbleitervorrichtung mit einer solchen Kontaktstelle.
  • Die technischen Ziele der erfinderischen Konzepte sind nicht auf die obige Offenbarung beschränkt; andere Ziele können für Fachleute basierend auf den folgenden Beschreibungen offensichtlich werden.
  • Die Erfindung ist in den Ansprüchen 1, 13 und 16 definiert. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Details von anderen Ausführungsformen sind in der detaillierten Beschreibung und den Zeichnungen enthalten.
  • Figurenliste
    • 1 ist eine Draufsicht auf eine Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte;
    • 2 ist eine vergrößerte Ansicht der Fläche, welche in 1 mit A bezeichnet ist;
    • 3 ist eine Querschnittsansicht, aufgenommen entlang den Linien I-I' und II-II' aus 2;
    • 4A und 4B sind vergrößerte Ansichten von Flächen, welche in 3 jeweils mit B und C bezeichnet sind;
    • 5A bis 5F sind vergrößerte Ansichten einer Fläche, welche in 3 mit D bezeichnet ist;
    • 6A bis 6P sind Querschnittsansichten, aufgenommen entlang Linien I-I' und II-II' aus 2, welche ein Verfahren zum Bilden einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte veranschaulichen;
    • 7 ist ein Blockschaltbild, welches schematisch ein elektronisches System zeigt, welches eine Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte aufweist; und
    • 8 ist ein Blockschaltbild, welches schematisch eine Speicherkarte zeigt, welche eine Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte aufweist.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Verschiedene Ausführungsformen der erfinderischen Konzepte werden nun vollständiger unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in welchen einige Ausführungsformen gezeigt sind. Es wird jedoch anerkannt werden, dass die erfinderischen Konzepte in unterschiedlichen Formen ausgeführt sein können und nicht als auf die beispielhaften Ausführungsformen, welche hierin erläutert sind, beschränkt betrachtet werden sollten. Vielmehr sind diese beispielhaften Ausführungsformen vorgesehen, so dass diese Offenbarung gewissenhaft und vollständig ist und die erfinderischen Konzepte Fachleuten vollständig übermittelt.
  • Die Terminologie, die hierin zum Beschreiben von Ausführungsformen der erfinderischen Konzepte verwendet wird, ist nicht vorgesehen, den Umfang davon zu beschränken. Die Artikel „einer/eine/eines“ und „der/die/das“ sind Singular dahingehend, dass sie einen einzelnen Bezug haben; die Verwendung der Singularform in dem vorliegenden Dokument sollte jedoch die Anwesenheit von mehr als dem einen Bezug nicht ausschließen. Mit anderen Worten gesagt können Elemente, auf welche in der Singularform hierin Bezug genommen wird, ein oder mehrere sein, solange der Zusammenhang nicht eindeutig Anderweitiges anzeigt. Es wird weiter verstanden werden, dass die Begriffe „weist auf‟, „aufweisend“, „enthält“ und/oder „enthaltend“, wenn sie hierin verwendet werden, die Anwesenheit von genannten Merkmalen, ganzen Zahlen, Schritten, Operation, Elementen und/oder Komponenten bzw. Bestandteilen spezifizieren, jedoch die Anwesenheit oder Hinzufügung eines oder mehrerer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten bzw. Bestandteilen und/oder Gruppen davon nicht ausschließen.
  • Es wird verstanden werden, dass wenn auf ein Element oder eine Schicht Bezug genommen wird als „auf“, „verbunden mit“ oder „gekoppelt mit“ einem anderen Element oder Schicht, es direkt auf, verbunden mit oder gekoppelt an das andere Element oder Schicht sein kann oder zwischenliegende Elemente oder Schichten gegenwärtig sein können. Im Gegensatz dazu sind, wenn auf ein Element Bezug genommen wird als „direkt auf‟, „direkt verbunden mit“ oder „direkt gekoppelt mit“ einem anderen Element oder Schicht keine zwischenliegenden Elemente oder Schichten gegenwärtig.
  • Räumlich relative Begriffe wie „unterhalb“, „unter“, „unterer“, „über“, „oberer“, und dergleichen können hierin verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen zu beschreiben, wie in den Zeichnungen veranschaulicht ist. Es wird verstanden werden, dass solche Beschreibungen vorgesehen sind, um verschiedene Orientierungen im Gebrauch oder dem Betrieb zusätzlich zu Orientierungen, welche in den Zeichnungen dargestellt sind, zu umfassen. Beispielsweise wären, wenn eine Vorrichtung umgedreht wird, Elemente, welche als „unter“ oder „unterhalb“ anderen Elementen oder Merkmalen beschrieben sind, dann „über“ den anderen Elementen oder Merkmalen orientiert sein. Demnach ist der Begriff „unter“ vorgesehen, um sowohl über als auch unter zu bedeuten, abhängig von einer Gesamtvorrichtungsorientierung. In den Zeichnungen können die Größen und relativen Größen von Schichten und Bereichen zur Klarheit überhöht sein.
  • Ausführungsformen der erfinderischen Konzepte werden hierin unter Bezugnahme auf Querschnitts- und planare Veranschaulichungen beschrieben, welche schematische Veranschaulichungen von idealisierten Ausführungsformen und Zwischenstrukturen sind. Als solches sind Variationen bzw. Abweichungen von den Formen der Veranschaulichungen als ein Ergebnis beispielsweise von Herstellungstechniken und/oder Toleranzen zu erwarten. Demnach sollten Ausführungsformen nicht als auf die bestimmten Formen von Bereichen, welche hierin veranschaulicht sind, beschränkt betrachtet werden, sondern sie müssen Abweichungen in Formen, welche beispielsweise von einer Herstellung resultieren, einschließen.
  • Gleiche Ziffern bzw. Bezugszeichen beziehen sich auf gleiche Elemente über die Beschreibung hinweg. Demzufolge können dieselben Zahlen und ähnliche Zahlen unter Bezugnahme auf andere Zeichnungen beschrieben werden, auch wenn nicht besonders in einer entsprechenden Zeichnung beschrieben.
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte.
  • Bezugnehmend auf 1 kann die Halbleitervorrichtung eine Speicherzellanordnung bzw. ein Speicherzell-Array 10 aufweisen, in welchem Speicherzellen angeordnet sind, und eine periphere Schaltung (nicht gezeigt), welche funktionale Schaltungen besitzt, welche die Speicherzellen betreiben. Das Speicherzell-Array 10 kann einen Zellbereich 20 und wenigstens einen Verbindungsbereich 30 aufweisen, welcher dem Zellbereich 20 benachbart ist. Die Speicherzellen können dreidimensional in dem Zellbereich 20 angeordnet sein, und Strukturen, welche die Speicherzellen mit den funktionalen Schaltungen verbinden, sind in dem Verbindungsbereich 30 angeordnet. In der dargestellten Ausführungsform der erfinderischen Konzepte ist der Verbindungsbereich 30 vorgesehen für zwei Seiten des Zellbereichs 20, es wird jedoch anerkannt werden, dass in anderen Ausführungsformen der Verbindungsbereich 30 an nur einer Seite des Zellbereichs 20 oder an mehr als zwei Seiten des Zellbereichs 20 sein kann.
  • 2 ist eine vergrößerte Ansicht der Fläche bzw. des Bereichs, welche in 1 als A bezeichnet ist. 3 ist eine Querschnittsansicht, aufgenommen entlang Linien I-I' und II-II' aus 2.
  • Bezugnehmend auf die 2 und 3 weist die Halbleitervorrichtung den Zellbereich 20 und den Verbindungsbereich 30 auf. Die Halbleitervorrichtung kann Gateelektroden 110, Zwischenschicht-Isolierschichten 102, vertikale Kanalstrukturen 130 und gemeinsame Sourcestrukturen 140 in dem Zellbereich 20 und Kontaktstellen 120, Kontaktstecker bzw. Kontaktanschlüsse 150, Dummy-Säulen 130a und eine Deckisolierschicht 127 in dem Verbindungsbereich 30 aufweisen. Die Halbleitervorrichtung kann weiterhin eine Puffer-Isolierschicht 101, eine erste obere Zwischenschicht-Isolierschicht 128, eine zweite obere Zwischenschicht-Isolierschicht 147, eine dritte obere Zwischenschicht-Isolierschicht 162, erste Metallleitungen 160, zweite Metallleitungen 180, Verbindungsanschlüsse 164 und Bitleitungen 170 aufweisen.
  • Die Gateelektroden 110 und die Zwischenschicht-Isolierschichten 102 können Seitenwände der vertikalen Kanalstrukturen 130 umgeben und sich von dem Zellbereich 20 in einer Richtung in Richtung des Verbindungsbereichs 30 erstrecken. Die Gateelektroden 110 können voneinander durch die Zwischenschicht-Isolierschichten 102 isoliert sein. Die Gateelektroden 110 können wenigstens eine Masseauswahl-Gateelektrode 111, eine Mehrzahl von Zellgateelektroden 112 und wenigstens zwei Strangauswahl-Gateelektroden 113 aufweisen. Die Masseauswahl-Gateelektrode 111 kann unter den Zellgateelektroden 112 sein, und die Strangauswahl-Gateelektroden 113 können über den Zellgateelektroden 112 sein.
  • Die Strangauswahl-Gateelektroden 113 können erste Strangauswahl-Gateelektroden 113a und zweite Strangauswahl-Gateelektroden 113b aufweisen. Die ersten Strangauswahl-Gateelektroden 113a können über den zweiten Strangauswahl-Gateelektroden 113b sein. Die Zellgateelektroden 112 können im Wesentlichen dieselbe Dicke haben. Die Masseauswahl-Gateelektrode 111 und die Strangauswahl-Gateelektroden 113 können eine unterschiedliche Dicke von den Zellgateelektroden 112 haben. Beispielsweise können die Masseauswahl-Gateelektrode 111 und die Strangauswahl-Gateelektroden 113 dicker sein als die Zellgateelektroden 112. In einigen Ausführungsformen können die Zellgateelektroden 112 Wortleitungen entsprechen. Wenn die Masseauswahl-Gateelektrode 111 einer Masseauswahl-Leitung entspricht, können die Strangauswahl-Gateelektroden 113 Strangauswahl-Leitungen entsprechen. Die Gateelektroden 110 können ein metallisches Material aufweisen wie beispielsweise Wolfram, Kupfer und ein Metallsilizid.
  • Die Zwischenschicht-Isolierschichten 102 können dieselbe Dicke oder unterschiedliche Dicken voneinander haben. Beispielsweise kann die unterste Zwischenschicht-Isolierschicht 102 dicker sein als die anderen Zwischenschicht-Isolierschichten 102. Die Zwischenschicht-Isolierschicht 102 kann ein isolierendes Material wie beispielsweise Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid aufweisen. In dem Zellbereich 20 können die Gateelektroden 110 und die Zwischenschicht-Isolierschichten 102 wechselweise in der vertikalen Richtung gestapelt sein.
  • Die vertikalen Kanalstrukturen 130 können die Gateelektroden 110 und die Zwischenschicht-Isolierschichten 102 jeweils vertikal durchdringen, um in Kontakt mit einem Substrat 100 zu sein. Wie in 2 gezeigt ist, können die vertikalen Kanalstrukturen 130 zweidimensional in einer Draufsicht angeordnet sein. Die vertikalen Kanalstrukturen 130 können in einer Zickzack-Art und Weise angeordnet sein. Die vertikalen Kanalstrukturen 130 werden in größerem Detail hierin unter Bezugnahme auf die 4A und 4B beschrieben werden.
  • Die gemeinsamen Sourcestrukturen 140 können die Gateelektroden 110 und die Zwischenschicht-Isolierschichten 102 ebenso vertikal durchdringen. Jede der gemeinsamen Sourcestrukturen 140 kann eine gemeinsame Sourcefläche bzw. Sourcebereich 141, eine gemeinsame Sourceleitung 142 und einen Abstandshalter 143 aufweisen. Die gemeinsame Sourcefläche 141 kann in dem Substrat 100 gebildet sein. Die gemeinsame Sourcefläche 141 kann Verunreinigungen bzw. Störstellen aufweisen wie beispielsweise Phosphor (P) oder Arsen (As), welche in das Substrat 100 injiziert sind. Die gemeinsame Sourceleitung 142 kann die Gateelektroden 110 und die Zwischenschicht-Isolierschichten 102 vertikal durchdringen, um die gemeinsame Sourcefläche 141 zu kontaktieren bzw. zu berühren. Die gemeinsame Sourceleitung 142 kann ein leitfähiges Material aufweisen wie beispielsweise Wolfram (W) oder ein anderes Metall. Die gemeinsame Sourceleitung 142 kann eine Dammform haben. Beispielsweise kann in einer Draufsicht bzw. Ansicht von oben die gemeinsame Sourceleitung 142 eine Linien- oder Stangenform haben. Der Abstandshalter 143 kann zwischen der gemeinsamen Sourceleitung 142 und den Gateelektroden 110 und Zwischenschicht-Isolierschichten 102 gebildet sein. Der Abstandshalter 143 kann an Seitenwänden der gemeinsamen Sourceleitung 142 angeordnet sein. Der Abstandshalter 143 kann die gemeinsame Sourceleitung 142 von den Gate-Elektroden 110 isolieren. Der Abstandshalter 143 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder ein anderes isolierendes Material aufweisen.
  • In dem Verbindungsbereich 30 können die Kontaktstellen 120 und die Zwischenschicht-Isolierschichten 102 wechselweise in einer vertikalen Richtung gestapelt sein. Die Kontaktstellen 120 können eine Masseauswahl-Kontaktstelle 121, Zell-Kontaktstellen 122 und Strangauswahl-Kontaktstellen 123a und 123b aufweisen. Das Masseauswahl-Kontaktstelle 121, die Zell-Kontaktstellen 122 und die Strangauswahl-Kontaktstellen 123a und 123b können sich jeweils von der Masseauswahl-Gateelektrode 111, den Zellgateelektroden 112 und den Strangauswahl-Gateelektroden 113a und 113b in den Zellbereich 20 erstrecken, um eine Kaskadenstruktur in dem Verbindungsbereich 30 zu bilden. Die Kontaktstellen 120 können leitfähige Kontaktstellen sein. Beispielsweise können die Kontaktstellen 120 ein metallisches Material wie beispielsweise Wolfram, Kupfer und ein Metallsilizid aufweisen. Die Kontaktstellen 120 werden im größeren Detail hierin unter Bezugnahme auf die 5A bis 5F beschrieben werden.
  • Die Kontaktanschlüsse 150 können die Deckisolierschicht 127, die erste obere Zwischenschicht-Isolierschicht 128 und die zweite obere Zwischenschicht-Isolierschicht 147 vertikal durchdringen, um elektrisch jede der Kontaktstellen 121, 122 und 123a und 123b mit einer der ersten metallischen Leitungen 160 oder der zweiten metallischen Leitungen 180 zu verbinden. Die Kontaktanschlüsse 150 können einen Masseauswahlanschluss 151, Zell-Anschlüsse 152 und Strangauswahl-Anschlüsse 153a und 153b aufweisen. Die Zell-Anschlüsse 152 und die Strangauswahl-Anschlüsse 153a und 153b können jeweils in Kontakt mit den Zell-Kontaktstellen 122 und den Strangauswahl-Kontaktstellen 123a und 123b sein. Der Masseauswahl-Anschluss 150 kann die Deckisolierschicht 127, die erste und zweite obere Zwischenschicht-Isolierschicht 128 und 147 und die unterste Zwischenschicht-Isolierschicht 102 durchdringen, um die Masseauswahl-Kontaktstelle 121 zu berühren. Bezugnehmend auf 2 können der Zell- und Masseauswahl-Anschluss 152 und 151 in allgemein geraden Linien angeordnet sein, welche Mitten von Kontaktbereichen der Zell- und Masseauswahl-Kontaktstellen 122 und 121 kreuzen. Die Strangauswahl-Anschlüsse 153a und 153b können von den Mitten der Kontaktflächen der Strangauswahl-Kontaktstellen 123a und 123b beabstandet sein, so dass die Strangauswahl- 153a und 153b nicht kollinear mit den Zell- und Masseauswahl-Anschlüssen 152 und 151 sind, welche in den allgemein geraden Linien angeordnet sind.
  • Die Dummy-Säulen 130a können die Kontaktstellen 120 und die Zwischenschicht-Isolierschichten 102 durchdringen, um das Substrat 100 zu kontaktieren bzw. zu berühren. Wie in 2 gezeigt ist, können die Dummy-Säulen 130a durch Grenzen von benachbarten Kontaktstellen 120 (eine „Grenze“ bezieht sich auf einen Ort, an dem eine Kontaktstelle endet, um eine darunter liegende Kontaktstelle in einer Ansicht von oben freizulegen) hindurchtreten. Wie in 2 gezeigt ist, sind zwei Dummy-Säulen 130a an den Grenzen benachbart zu den Kontaktstellen 120 in einer Ansicht von oben vorgesehen. Die Dummy-Säulen 130a können dieselbe Struktur haben wie die vertikalen Kanalstrukturen 130.
  • Die Puffer-Isolierschicht 101 kann zwischen der Masseauswahl-Gateelektrode 111 und dem Substrat 100 in dem Zellbereich 20 zwischenliegend angeordnet sein und zwischen der Masseauswahl-Kontaktstelle 121 und dem Substrat 100 in dem Verbindungsbereich 30. Die Puffer-Isolierschicht 101 kann ein isolierendes Material wie beispielsweise Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid aufweisen.
  • Die Deckisolierschicht 127 kann an oberen und seitlichen Oberflächen der Kontaktstellen 120 in dem Verbindungsbereich 30 gebildet sein.
  • Die erste obere Zwischenschicht-Isolierschicht 128 kann obere Abschnitte der Seitenoberflächen der vertikalen Kanalstrukturen 130 und die gemeinsamen Source-Strukturen 140 in dem Zellbereich 20 umgeben, und kann Abschnitte der seitlichen Oberflächen der Dummy-Säulen 130a und die Kontaktanschlüsse 150 in dem Verbindungsbereich 30 umgeben, welche über der Deckisolierschicht 127 und unter der zweiten oberen Zwischenschicht-Isolierschicht 147 sind. Beispielsweise können die vertikalen Kanalstrukturen 130 und die gemeinsamen Source-Strukturen 140 vertikal die erste obere Zwischenschicht-Isolierschicht 128 durchdringen. Eine untere Oberfläche der ersten oberen Zwischenschicht-Isolierschicht 128, welche in dem Zellbereich 20 gebildet ist, kann an einem niedrigeren Niveau platziert sein als eine untere Oberfläche der ersten oberen Zwischenschicht-Isolierschicht 128, welche in dem Verbindungsbereich 30 gebildet ist, wie in 3 gezeigt ist.
  • Die zweite obere Zwischenschicht-Isolierschicht 147 kann an bzw. auf der ersten oberen Zwischenschicht-Isolierschicht 128 gebildet sein, um die vertikalen Kanalstrukturen 130 und die gemeinsamen Source-Strukturen 140 in dem Zellbereich 20 zu bedecken. Die zweite obere Zwischenschicht-Isolierschicht 147 kann die Dummy-Säulen 130a in den Verbindungsbereich 30 bedecken.
  • Die dritte obere Zwischenschicht-Isolierschicht 162 kann auf der zweiten oberen Zwischenschicht-Isolierschicht 147 gebildet sein. Die dritte obere Zwischenschicht-Isolierschicht 162 kann seitliche Oberflächen der Verbindungsanschlüsse 164 umgeben und die ersten Metallleitungen 160 in dem Verbindungsbereich 30 bedecken. Die Deckisolierschicht 127 und die erste bis dritte Zwischenschicht-Isolierschicht 128, 147 und 162 können wenigstens eines eines Hochdichte-Plasma (HDP=High Density Plasma)-Oxids, eines Tetra-Ethyl-Ortho-Silikats (TEOS=Tetra-Ethyl-Ortho-Silicate), eines plasmaaktivierten TEOS (PE-TEOS), eines O3-TEOS, eines undotierten SilikatGlases (USG=Undopped Silicate Glass), Phosphor-Silikat (PSG=Phosphor Silicate Glass), eines Boro-Silikatglases (BSG=Borosilicate Glass), eines Boro-Phosphosilikat-Glases (BPSG=Boro-Phospho-Silicate Glass), eines Fluorid-Silikatglases (FSG=Fluoride Silicate Glass), eines Spin-on-Glass (SOG=Spin-On-Glass), eines Tonen-Silacene (TOSZ) oder eine Kombination davon aufweisen.
  • Die Bitleitungen 170 können an bzw. auf der dritten oberen Zwischenschicht-Isolierschicht 162 gebildet sein. Die Bitleitungen 170 können ein Metall wie beispielsweise Wolfram (W) aufweisen.
  • In dem Zellbereich 20 können die Verbindungsanschlüsse 164 zwischen den Bitleitungen 170 und den vertikalen Kanalstrukturen 130 gebildet sein. Die Verbindungsanschlüsse 164 können elektrisch die Bitleitungen 170 mit den vertikalen Kanalstrukturen 130 verbinden. Die Verbindungsanschlüsse 164 können ein leitfähiges Material wie beispielsweise dotiertes Silizium, ein Metallsilizid oder ein Metall aufweisen. In dem Verbindungsbereich 30 können die Verbindungsanschlüsse 164 zwischen den zweiten Metallleitungen 180 und den ersten und zweiten Strangauswahl-Anschlüssen 153a und 153b gebildet sein, um elektrisch die zweiten Metallleitungen 180 mit dem ersten und zweiten Strangauswahl-Anschluss153a und 153b zu verbinden.
  • Bezugnehmend wiederum auf die 2 und 3 können die ersten Metallleitungen 160 an bzw. auf der zweiten oberen Zwischenschicht-Isolierschicht 147 in dem Verbindungsbereich 30 angeordnet sein, um mit dem Masseauswahl-Anschluss 151 und den Zell-Anschlüssen 152 ausgerichtet zu sein. Die Zell-Anschlüsse 152 und der Masseauswahl-Anschluss 151 können elektrisch mit den ersten Metallleitungen 160 verbunden sein.
  • Die zweiten Metallleitungen 180 können auf der dritten oberen Zwischenschicht-Isolierschicht 162 angeordnet sein. Wie obenstehend festgehalten, können die zweiten Metallleitungen 180 elektrisch mit dem ersten und dem zweiten Strangauswahl-Anschlüssen 153a und 153b über die Verbindungsanschlüsse 164 verbunden sein.
  • Die Halbleitervorrichtung in Übereinstimmung mit der Ausführungsform der erfinderischen Konzepte kann die Kontaktstellen 120, welche die Kaskadenstruktur haben, und Kontaktanschlüsse 150 aufweisen, welche unterschiedliche vertikale Längen haben, welche elektrisch eine Verbindung mit den Kontaktstellen 120 in dem Verbindungsbereich 30 bilden bzw. eingehen. Die Kontaktstellen 120 können einen Erweiterungsbereich bzw. eine Erweiterungsfläche 50 aufweisen, welche sich von den Gateelektroden 110 erstreckt, und eine Kontaktfläche 55, welche physikalisch und elektrisch mit den jeweiligen Kontaktanschlüssen 150 verbunden sein kann. Da die Kontaktfläche 55 eine vertikal dickere Struktur als die Erweiterungsfläche 50 hat, kann eine Prozessmarge bzw. Verfahrensmarge zum Bilden von Kontaktanschlüssen 150, welche unterschiedliche vertikale Höhen haben, ausreichend gesichert werden.
  • Die 4A und 4B sind vergrößerte Ansichten, welche Teile B und C der 3 zeigen. Die 4A und 4B veranschaulichen Details der vertikalen Kanalstrukturen 130 und der Dummy-Säulen 130a der 3, welche in 3 aufgrund des Maßstabs der Zeichnung nicht sichtbar sind.
  • Bezugnehmend auf 4A kann die vertikale Kanalstruktur 130 einen vertikalen Kanal 131, eine Tunnel-Isolierschicht 132, eine Ladungsspeicherschicht 133, eine Sperrschicht 134 (blocking layer 134) und eine Füllschicht 135 aufweisen, welche sich nach oben vertikal von dem Substrat 100 erstrecken. Die vertikale Kanalstruktur 130 kann eine zylindrische Form haben. Der vertikale Kanal 131, die Tunnel-Isolierschicht 132, die Ladungsspeicherschicht 133 und die Sperrschicht 134 können jeweils eine ringförmige Form in einem horizontalen Querschnitt aufgenommen durch die vertikale Kanalstruktur 130 haben, welche parallel zu einer oberen Oberfläche des Substrats 100 ist. Die Füllschicht 135 kann eine zylindrische Form haben und kann den offenen Raum füllen, welcher durch den vertikalen Kanal 131 umgeben ist.
  • Die Tunnel-Isolierschicht 132, die Ladungsspeicherschicht 133 und die Sperrschicht 134 können zwischen den Gateelektroden 111 bis 113 und dem vertikalen Kanal 131 zwischenliegend angeordnet sein. Die Sperrschicht 134 kann benachbart zu den Gateelektroden 111 bis 113 sein und die Tunnel-Isolierschicht 132 kann benachbart zu dem vertikalen Kanal 131 sein. Die Ladungsspeicherschicht 133 kann zwischen der Sperrschicht 134 und der Tunnel-Isolierschicht 132 zwischenliegend angeordnet sein. Die Tunnel-Isolierschicht 132 kann beispielsweise wenigstens eines von Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid aufweisen. Die Ladungsspeicherschicht 133 kann beispielsweise eine Siliziumnitridschicht aufweisen, die Fallen-Stellen (trap sites) aufweist, oder eine Isolierschicht, welche leitfähige Nano-Dots aufweist. Die Sperrschicht 134 kann beispielsweise eine Hoch-Dielektrikumsschicht sein, welche eine höhere dielektrische Konstante hat als die Tunnel-Isolierschicht 132.
  • Die Sperrschicht 134, die Ladungsspeicherschicht 133 und die Tunnel-Isolierschicht 132 können sich vertikal erstrecken, um eine Seitenwand des vertikalen Kanals 131 zu bedecken. Die Füllschicht 135 kann beispielsweise Siliziumoxid aufweisen. Bezugnehmend auf 4B kann die Dummy-Säule 130a dieselbe Struktur haben wie die vertikale Kanalstruktur 130. Gemäß der vorliegenden Ausführungsform der erfinderischen Konzepte kann die Dummy-Säule 130a wie die vertikale Kanalstruktur 130 die Sperrschicht 134, die Ladungsspeicherschicht 133, die Tunnel-Isolierschicht 132, den vertikalen Kanal 131 und die Füllschicht 135 aufweisen.
  • Die 5A bis 5F sind vergrößerte Ansichten, welche eine Fläche zeigen, die in 3 mit D bezeichnet ist, welche verschiedene beispielhafte Ausführungsformen der Endabschnitte der Kontaktstellen 120 der 3 veranschaulichen.
  • Bezugnehmend auf 5A kann die Kontaktstelle 120 in Übereinstimmung mit einer Ausführungsform des erfinderischen Konzepts eine Erweiterungsfläche bzw. einen Erweiterungsbereich 50 und eine Kontaktfläche bzw. einen Kontaktbereich 55 aufweisen.
  • Wie in 3 gezeigt ist, kann die Erweiterungsfläche 50 ein Teil der Kontaktstelle 120 sein, welche sich horizontal von einer der Gateelektroden 110 erstreckt. Die Erweiterungsfläche 50 kann koplanar mit den Gateelektroden 110 sein.
  • Die Kontaktfläche 55 kann einen Basisteil 60 und einen Vorsprungsteil 65 aufweisen. Der Basisteil 60 kann dieselbe Form und Dicke haben wie die Erweiterungsfläche 50 und kann einfach eine weitere horizontale Erweiterung der Erweiterungsfläche 50 aufweisen. Demzufolge kann eine obere Oberfläche des Basisteils 60 im Wesentlichen koplanar mit einer oberen Oberfläche der Erweiterungsfläche 50 sein. Eine äußere Seitenoberfläche eines Endabschnitts des Basisteils 60 kann vertikal mit einer äußeren Seitenoberfläche eines Endabschnitts der Zwischenschicht-Isolierschicht 102, welche darunter platziert ist, ausgerichtet sein. Der Vorsprungsteil 65 kann nach oben von dem Basisteil 60 hervorstehen. Demzufolge kann die Kontaktfläche 55 dicker sein als die Erweiterungsfläche 50 (d.h. sich weiter in der vertikalen Richtung erstrecken). Eine untere Oberfläche der Kontaktfläche 55 kann koplanar mit einer unteren Oberfläche der Erweiterungsfläche 50 sein. Seitliche Oberflächen des Vorsprungsteils 65 können geneigt sein. Eine innere Seitenoberfläche des Vorsprungsteils 65 kann eine flache Oberfläche haben und kann eine obere Oberfläche des Vorsprungsteils mit der Erweiterungsfläche 50 verbinden. Eine äußere Seitenoberfläche des Vorsprungsteils 65 kann gegenüber der inneren Seitenoberfläche sein und kann abgerundet sein. Die obere Oberfläche des Vorsprungsteils 65 kann flach sein. Der Endabschnitt des Basisteils 60 kann sich horizontal weiter als der Vorsprungsteil 65 erstrecken.
  • Bezugnehmend auf 5B kann eine Kontaktfläche 55 bzw. ein Kontaktbereich 55 einer Kontaktstelle 120 in Übereinstimmung mit einer anderen Ausführungsform der erfinderischen Konzepte einen Basisteil 60 und einen Vorsprungsteil 65 aufweisen, und eine äußere Seitenoberfläche des Vorsprungsteils 65 kann im Wesentlichen vertikal mit einer äußeren Seitenoberfläche des Basisteils 60 ausgerichtet sein. Ein oberer Abschnitt einer äußeren Seitenoberfläche des Vorsprungsteils 65 kann abgerundet sein.
  • Bezugnehmend auf 5C kann in noch einer anderen Ausführungsform eine äußere Seitenoberfläche des Basisteils 60 und/oder eine äußere Seitenoberfläche des Vorsprungsteils 65 in der Kontaktstelle 120 umgekehrt verjüngt sein. Die äußere Seitenoberfläche des Vorsprungsteils 65 und die äußere Seitenoberfläche des Basisteils 60 können ruhig durchgehend sein. Ein oberer Abschnitt einer äußeren Seitenoberfläche des Vorsprungsteils 65 kann abgerundet sein.
  • Bezugnehmend auf die 5D bis 5F können in noch weiteren Ausführungsformen die Kontaktstellen 120 der 5A bis 5C weiterhin eine Aussparung 126 in dem oberen Abschnitt der Erweiterungsfläche 50, welche benachbart zu der Kontaktfläche 55 ist, aufweisen.
  • Die 6A bis 6P sind Querschnittsansichten, aufgenommen entlang Linien I-I' und II-II' der 2, welche ein Verfahren zum Bilden einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte veranschaulichen.
  • Bezugnehmend auf 6A kann eine Puffer-Isolierschicht 101 auf einem Substrat 100 gebildet werden, welches einen Zellbereich 20 und einen Verbindungsbereich 30 hat, und Opferschichten 103 und Zwischenschicht-Isolierschichten 102 können wechselweise und wiederholt auf der Puffer-Isolierschicht 101 gebildet werden. Eine Polierstopp-Schicht 104 kann auf der obersten Zwischenschicht-Isolierschicht 102 gebildet werden.
  • Die resultierende Struktur kann eine Mehrzahl von Zwischenschicht-Isolierschichten 102 und eine Mehrzahl von Opferschichten 103 haben, welche wechselweise auf der Puffer-Isolierschicht 101 in einer Richtung rechtwinklig zu dem Substrat 100 gestapelt sind.
  • Das Substrat 100 kann beispielsweise einen Silizium-Wafer, einen epitaktisch gewachsenen SiGe-Wafer oder einen SOI-Wafer aufweisen.
  • Die Puffer-Isolierschicht 101 und die Zwischenschicht-Isolierschichten 102 können ein isolierendes Material wie beispielsweise Siliziumoxid aufweisen. Die Puffer-Isolierschicht 101 kann dünner sein als die Zwischenschicht-Isolierschichten 102. Dicken der Zwischenschicht-Isolierschichten 102 können unterschiedlich voneinander sein. Beispielsweise kann die unterste Zwischenschicht-Isolierschicht 102 dicker sein als die anderen Zwischenschicht-Isolierschichten 102.
  • Die Opferschichten 103 und die Polierstopp-Schicht 104 können ein Material aufweisen, welches eine Ätz-Selektivität hinsichtlich sowohl der Puffer-Isolierschicht 101 als auch der Zwischenschicht-Isolierschichten 102 hat. Beispielsweise können die Opferschichten 103 und die Polierstopp-Schicht 104 ein isolierendes Material wie beispielsweise Siliziumnitrid aufweisen.
  • Bezugnehmend auf 6B können die Zwischenschicht-Isolierschichten 102, die Opferschichten 103 und die Polierstopp-Schicht 104 in dem Verbindungsbereich 30 strukturiert werden, um eine Kaskadenstruktur (d.h. eine Struktur, welche ein gestuftes Profil hat) zu bilden. Die Kaskadenstruktur kann implementiert sein durch ein mehrmaliges Strukturieren und Ätzen der Zwischenschicht-Isolierschichten 102, der Opferschichten 103 und der Polierstopp-Schicht 104.
  • Bezugnehmend auf 6C können die freiliegenden Abschnitte der Zwischenschicht-Isolierschichten 102 (in einer Ansicht von oben) in der Kaskadenstruktur entfernt werden, um Endabschnitte der Opferschichten 103 freizulegen. Die freiliegenden Abschnitte der Zwischenschicht-Isolierschichten 102 in der Kaskadenstruktur können entfernt werden unter Verwendung der strukturierten bzw. gemusterten Polierstopp-Schicht 104 als einer Ätzmaske und den Opferschichten 103 als einer Ätzstopp-Schicht. Die unterste Zwischenschicht-Isolierschicht 102, welche an bzw. auf der Kaskadenstruktur angeordnet ist, kann teilweise geätzt werden (da die unterste Zwischenschicht-Isolierschicht 102 dicker sein kann als die anderen Zwischenschicht-Isolierschichten 102), und demnach mag die unterste Opferschicht 103 nicht freiliegend sein.
  • Bezugnehmend auf 6D kann eine Opfer-Isolierschicht 125 auf der Polierstopp-Schicht 104 und auf den Opferschichten 103, welche die Kaskadenstruktur haben, gebildet werden. Die Opfer-Isolierschicht 125 kann abgeschieden werden, um eine Stufenbedeckung bzw. Schrittbedeckung von 50% oder weniger zu haben. Die Schrittbedeckung bzw. Stufenbedeckung kann definiert sein als ein Verhältnis der Dicke der Opfer-Isolierschicht 125, welche an einer oberen Oberfläche der Kaskadenstruktur abgeschieden ist (an den Punkten, an denen die Dicke am größten ist) zu der Dicke der Opfer-Isolierschicht 125, welche an einer Seitenoberfläche der Kaskadenstruktur abgeschieden ist. Beispielsweise kann, wenn die Dicke der Opfer-Isolierschicht 125, welche an der oberen Oberfläche der Kaskadenstruktur abgeschieden ist, t1 ist, und die Dicke der Opfer-Isolierschicht 125, welche an der Seitenoberfläche der Kaskadenstruktur abgeschieden ist, t2 ist, auf die Stufenbedeckung Bezug genommen werden als ein Verhältnis von t1 zu t2. Gemäß der vorliegenden Ausführungsform der erfinderischen Konzepte kann t2 die Hälfte von t1 oder weniger sein. Zusätzlich kann die Opfer-Isolierschicht 125 abgeschieden sein, um die kleinste Dicke in Ecken zu haben, wo die Seitenoberflächen und die oberen Oberflächen der Kaskadenstruktur sich treffen. Die Opfer-Isolierschicht 125 kann dasselbe Material wie die Opferschicht 103 aufweisen. Die Opfer-Isolierschicht 125 kann ein Material aufweisen, welches eine Ätz-Selektivität hinsichtlich der Zwischenschicht-Isolierschichten 102 hat. Beispielsweise kann die Opfer-Isolierschicht 125 ein isolierendes Material wie beispielsweise Siliziumnitrid aufweisen.
  • Bezugnehmend auf 6E kann die Opfer-Isolierschicht 125 teilweise geätzt werden, um Opfer-Isolierstrukturen 125a zu bilden. Insbesondere kann die Opfer-Isolierschicht 125 in die Mehrzahl von Opfer-Isolierstrukturen 125a aufgeteilt bzw. getrennt werden durch ein Durchführen eines teilweisen Ätzvorgangs. Beispielsweise kann die Opfer-Isolierschicht 125, welche an bzw. auf Seitenoberflächen der Zwischenschicht-Isolierschichten 102 gebildet ist, und in den Ecken gebildet ist, in denen die Seitenoberfläche und die oberen Oberflächen der Kaskadenstruktur sich treffen, durch den Ätzvorgang vollständig entfernt werden. Die Opfer-Isolierstrukturen 125a können auf der Polierstopp-Schicht 104 in dem Zellbereich 20 und auf der Polierstopp-Schicht 104 und auf oberen Oberflächen der Opferschichten 103, welche die Kaskadenstruktur haben, in dem Verbindungsbereich 30 gebildet werden. Die Opfer-Isolierstrukturen 125a können die oberen Oberflächen der Opferschichten 103 nicht vollständig bedecken und können ein diskontinuierliches Muster bzw. eine diskontinuierliche Struktur in dem Verbindungsbereich 3 aufweisen. Demzufolge können Teile der oberen Oberflächen der Opferschichten 103 freiliegend sein. Der Ätzvorgang kann einen isotropen Ätzvorgang aufweisen. Der isotrope Ätzvorgang kann einen Nass-Ätzvorgang oder einen Trocken-Ätzvorgang aufweisen. Der Nass-Ätzvorgang kann beispielsweise ein Ätzmittel verwenden, welches Phosphorsäure aufweist.
  • Bezugnehmend auf 6F kann eine Deckisolierschicht 127 auf der gesamten Oberfläche der Vorrichtung gebildet werden. In einigen Ausführungsformen kann die Deckisolierschicht 127 abgeschieden werden, um eine ausreichende Dicke zu haben, um die Opfer-Isolierstrukturen 125a zu bedecken. Die Deck-Isolierschicht 125 kann ein Material aufweisen, welches eine Ätz-Selektivität hinsichtlich der Polierstopp-Schicht 104 hat. Die Deckisolierschicht 127 kann beispielsweise HDP-Oxid, TEOS, PE-TEOS, O3-TEOS, USG, PSG, BSG, BPSG, FSG, SOG, TOSZ oder eine Kombination davon aufweisen.
  • Bezugnehmend auf 6G kann die Deckisolierschicht 127 über einen Planarisierungsvorgang wie beispielsweise einen chemisch-mechanischen Polier (CMP=Chemical Mechanical Polishing=chemisch-mechanischer Polier)-Vorgang planarisiert werden. Die Polierstopp-Schicht 104 kann als ein Planarisierungsstopp-Punkt verwendet werden. Demzufolge kann eine obere Oberfläche der Polierstopp-Schicht 104 teilweise oder völlig freiliegend sein. Die Opfer-Isolierstrukturen 125a, welche auf der Polierstopp-Schicht 104 platziert sind, können teilweise oder vollständig durch den Planarisierungsvorgang geätzt werden. In einigen Ausführungsformen können die Opfer-Isolierstrukturen 125a, welche auf der Polierstopp-Schicht 104 platziert sind, als der Planarisierungsstopp-Punkt verwendet werden. In diesem Fall können die Opfer-Isolierstrukturen 125a über-poliert werden, um in dem Planarisierungsvorgang vollständig entfernt zu werden.
  • Bezugnehmend auf 6H kann die Polierstopp-Schicht 104 entfernt werden unter Verwendung beispielsweise eines Nass-Ätzvorgangs, um die oberste Zwischenschicht-Isolierschicht 102 freizulegen, und eine erste obere Zwischenschicht-Isolierschicht 128 kann auf der Deckisolierschicht 127 und der obersten Zwischenschicht-Isolierschicht 102 gebildet werden. Ein Ätzmittel, das Phosphorsäure aufweist, kann in dem Nass-Ätzvorgang verwendet werden. Demzufolge kann die Deckisolierschicht 127 in dem Zellbereich 20 vollständig entfernt werden und nur in dem Verbindungsbereich 30 zurückbleiben. Die erste obere Zwischenschicht-Isolierschicht 128 kann dasselbe Material wie die Deckisolierschicht 127 aufweisen. In einigen Ausführungsformen kann eine obere Oberfläche der ersten oberen Zwischenschicht-Isolierschicht 128 unter Verwendung eines Rück-Ätzvorgangs (etch back process) oder eines CMP-Vorgangs planarisiert werden.
  • Bezugnehmend auf 61 können vertikale Kanalstrukturen 130 in dem Zellbereich 20 gebildet werden, und Dummy-Säulen 130a können in dem Verbindungsbereich 30 gebildet werden. Beispielsweise können Kanallöcher 129 in dem Zellbereich 20 gebildet werden, welche vertikal die erste obere Zwischenschicht-Isolierschicht 128, die Zwischenschicht-Isolierschichten 102, die Opferschichten 103 und die Puffer-Isolierschicht 101 durchdringen, und die vertikalen Kanalstrukturen 130 können dann in den Kanallöchern 129 gebildet werden. Ähnlich können Dummy-Löcher 129a in dem Verbindungsbereich 30 gebildet werden, welche vertikal die erste obere Zwischenschicht-Isolierschicht 128, die Deckisolierschicht 127, die Zwischenschicht-Isolierschichten 102, die Opferschichten 103 und die Puffer-Isolierschicht 101 durchdringen, und die Dummy-Säulen 130a können dann in den Dummy-Löchern 129a gebildet werden. Die Kanallöcher 129 und die Dummy-Löcher 129a können zu derselben Zeit gebildet werden. Die vertikalen Kanalstrukturen 130 und die Dummy-Säulen 130a können zu derselben Zeit gebildet werden. Die vertikalen Kanalstrukturen 130 und die Dummy-Säulen 130a können die Strukturen, welche in den 4A und 4B gezeigt sind, aufweisen.
  • Bezug nehmend auf 6J können Gräben 136 durch ein aufeinanderfolgendes bzw. fortlaufendes Strukturieren der Zwischenschicht-Isolierschichten 102, der Opferschichten 103, der Puffer-Isolierschicht 101, der ersten oberen Zwischenschicht-Isolierschicht 128 und der Deckisolierschicht 127 gebildet werden. Die Gräben 136 können sich von dem Zellbereich 20 in den Verbindungsbereich 30 erstrecken. Die Gräben 136 können von den vertikalen Kanalstrukturen 130 beabstandet sein und Seitenoberflächen der Zwischenschicht-Isolierschichten 102 der Opferschichten 103, der Puffer-Isolierschicht 101 und der ersten oberen Zwischenschicht-Isolierschicht 128 freilegen. In einer Draufsicht können die Gräben 136 eine Linien-, Stab- oder rechtwinklige Form haben, und in einer Seitenansicht können die Gräben 136 eine obere Oberfläche des Substrats 100 freilegen. In einigen Ausführungsformen kann die obere Oberfläche des Substrats 100, welche zu den Gräben 136 freiliegend ist, durch einen Über-Ätzvorgang (over etch process) ausgespart werden (d.h. die Gräben können sich unter die obere Oberfläche des Substrats 100 erstrecken). Zusätzlich können die Gräben 136 unterschiedliche Breiten haben abhängig von Abständen von dem Substrat 100 aufgrund eines anisotropen Ätzvorgangs.
  • Bezugnehmend auf 6K kann das Verfahren ein Bilden von Spaltbereichen bzw. Spaltflächen 138 durch ein Entfernen der Opferschichten 103 und der Opfer-Isolierstrukturen 125a durch ein Durchführen eines Ätzvorganges aufweisen. Der Ätzvorgang kann ein isotropes Ätzen der Opferschichten 103 und der Opfer-Isolierstrukturen 125a durch die Gräben 136 durch ein Verwenden eines Ätzmittels, welches eine Ätz-Selektivität hinsichtlich der Zwischenschicht-Isolierschichten 102, der ersten oberen Zwischenschicht-Isolierschicht 128 und der Deckisolierschicht 127 hat, aufweisen. Beispielsweise kann, wenn die Opferschichten 103 und die Opfer-Isolierstrukturen 125a Siliziumnitrid sind, und die Zwischenschicht-Isolierschichten 102, die erste obere Zwischenschicht-Isolierschicht 128 und die Deckisolierschicht 127 Siliziumoxid sind, der Ätzvorgang ausgeführt werden unter Verwendung eines Ätzmittels, welches Phosphorsäure aufweist. Die Spaltflächen 138 können sich horizontal von den Gräben 136 zwischen den Zwischenschicht-Isolierschichten 102 erstrecken, um Teile von Seitenwänden der vertikalen Kanalstrukturen 130 und der Dummy-Säulen 130a freizulegen. Endabschnitte der Spaltflächen 138 in den Verbindungsbereich 30 können vertikal ausgedehnt bzw. erweitert werden, da die Opfer-Isolierstrukturen 125a zusammen mit den Opferschichten 103 entfernt werden. Demnach kann die vertikale Höhe der Spaltflächen 138 in der Kaskadenstruktur die Summe der vertikalen Dicke der Opferschichten 103 und der vertikalen Dicke der Opfer-Isolierstrukturen 125a sein, welche auf jeder Opferschicht 103 sind.
  • Bezugnehmend auf 6L kann eine leitfähige Schicht 139 gebildet werden, um die Spaltflächen bzw. Spaltbereiche 138 zu füllen. Die leitfähige Schicht 139 kann unter Verwendung eines Abscheidevorgangs gebildet werden, welcher eine hervorragende Stufenbedeckung vorsieht (beispielsweise einer chemischen Gasphasenabscheidung (CVD=Chemical Vapor Deposition=Chemische Gasphasenabscheidung) oder einer Atomschicht-Abscheidung bzw. Atomlagen-Abscheidung (ALD=Atomic Layer Deposition=Atomlagen-ABscheidung)). Demzufolge kann die leitfähige Schicht 139 winkelgetreu in den Gräben 136 und auf der oberen Oberfläche der ersten oberen Zwischenschicht-Isolierschicht 128 gebildet werden, während sie ebenso die Spaltflächen bzw. Spaltbereiche 138 füllt. Die leitfähige Schicht 139 kann wenigstens eines von dotiertem Polysilizium, Wolfram, einem Metallnitrid und einem Metallsilizid aufweisen. In einigen Ausführungsformen kann die Bildung der leitfähigen Schicht 139 ein nacheinander folgendes Bilden einer Sperrmetallschicht (beispielsweise ein Metallnitrid) und einer Metallschicht (beispielsweise Wolfram) aufweisen.
  • Bezugnehmend auf 6M können Gateelektroden 110 und Kontaktstellen 120, welche vertikal voneinander getrennt sind, durch ein Entfernen von Abschnitten der leitfähigen Schicht 139, welche in den Gräben 136 sind und welche auf der ersten oberen Zwischenschicht 128 sind, gebildet werden, während Abschnitte der leitfähigen Schicht 139, welche in den Spaltbereichen 138 sind, belassen werden. Der Entfern-Vorgang kann einen anisotropen Ätzvorgang aufweisen. Die Gateelektroden 110 können eine Masseauswahl-Gateelektrode 111, Strangauswahl-Gateelektroden 113 und Zellgateelektroden 112 aufweisen, welche zwischen der Masseauswahl-Gateelektrode 111 und den Strangauswahl-Gateelektroden 113 gestapelt sind. Die Strangauswahl-Gateelektroden 113 können eine erste Strangauswahl-Gateelektrode 113a und eine zweite Strangauswahl-Gateelektrode 113b aufweisen. Die Kontaktstellen 120 können eine Masseauswahl-Kontaktstelle 121, Strangauswahl-Kontaktstellen 123 und Zell-Kontaktstellen 122 aufweisen, welche in einer Kaskadenstruktur zwischen dem Masseauswahl-Kontaktstelle 121 und den Strangauswahl-Kontaktstellen 123 gestapelt sind. Zusätzlich können die Strangauswahl-Kontaktstellen 123 eine erste Strangauswahl-Kontaktstelle 123a und eine zweite Strangauswahl-Kontaktstelle 123b aufweisen. Da die leitfähige Schicht 139 von den Gräben 136 entfernt wird, kann die obere Oberfläche des Substrats 100 freiliegend sein.
  • Bezugnehmend weiterhin auf 6M kann das Verfahren ein Bilden von gemeinsamen Source-Bereichen bzw. Source-Flächen 141 in dem Substrat 100 durch ein Durchführen eines Ionen-Injektionsvorgangs aufweisen. Die gemeinsamen Source-Flächen 141 können gebildet werden, nachdem die Gateelektroden 110 gebildet sind. In anderen Ausführungsformen können die gemeinsamen Source-Flächen 141 gebildet werden, nachdem die Gräben 136 gebildet sind, jedoch bevor die Opferschichten 103 entfernt werden. Die gemeinsamen Source-Flächen 141 können eine Linienform haben, welche sich in einer Richtung erstreckt wie eine horizontale Form der Gräben 136. Die gemeinsamen Source-Flächen 141 können N-Typ Störstellen aufweisen.
  • Bezugnehmend auf 6N kann das Verfahren ein Bilden von Abstandshaltern 143 an bzw. auf Seitenwänden der Gräben 136 aufweisen. Die Abstandshalter 143 können durch ein Abscheiden einer Abstandshalter-Isolierschicht auf dem gesamten Substrat 100 und ein Durchdringen eines anisotropen Ätzvorgangs gebildet werden. Die Abstandshalter 143 können Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder ein anderes isolierendes Material aufweisen. Die Abstandshalter 143 können Seitenwände der Puffer-Isolierschicht 101, die Zwischenschicht-Isolierschichten 102 und die Gateelektroden 110 bedecken.
  • Bezugnehmend nehmend auf 6O können gemeinsame Sourceleitungen 142, welche mit den gemeinsamen Source-Flächen 141 verbunden sind, durch ein Füllen der Gräben 136 mit einem leitfähigen Material wie beispielsweise Wolfram gebildet werden. Als nächstes kann das Verfahren ein Bilden einer zweiten oberen Zwischenschicht-Isolierschicht 147 auf der gesamten Oberfläche der Vorrichtung aufweisen. In einigen Ausführungsformen kann die Bildung der gemeinsamen Sourceleitung 142 ein nacheinander folgendes Bilden einer Sperrmetallschicht (beispielsweise ein Metallnitrid) und einer Metallschicht (beispielsweise Wolfram) aufweisen. Die gemeinsamen Sourceleitungen 142 können eine Linienform haben, welche sich in einer Richtung entlang der Gräben 136 erstreckt.
  • Bezugnehmend nehmend auf 6P können Kontaktlöcher 150h gebildet werden, welche die Kontaktstellen 120 unter Verwendung eines Ätzvorganges freilegen. Der Ätzvorgang kann ein Bilden eines Fotolackmusters bzw. einer Fotolackstruktur 149 auf der zweiten oberen Zwischenschicht-Isolierschicht 147 und ein Strukturieren der Deckisolierschicht 127, der ersten und zweiten oberen Zwischenschicht-Isolierschichten 128 und 147 und der untersten Zwischenschicht-Isolierschicht 102 durch ein Durchführen eines anisotropen Ätzvorgangs unter Verwendung der Fotolackstruktur 149 als einer Ätzmaske aufweisen. Die Kontaktlöcher 150h können erste Kontaktlöcher 151h, zweite Kontaktlöcher 152h und dritte Kontaktlöcher 153h aufweisen. Die ersten Kontaktlöcher 151h können die erste und die zweite Strangauswahl-Kontaktstelle 123a und 123b freilegen. Die zweiten Kontaktlöcher 152h können jeweils die Zell-Kontaktstellen 122 freilegen. Die dritten Kontaktlöcher 153h können die Masseauswahl-Kontaktstelle 121 freilegen.
  • Da die Kontaktlöcher 150h die Kontaktstellen 120, welche die Kaskadenstruktur haben, freilegen, können vertikale Längen der Kontaktlöcher 150h unterschiedlich voneinander sein. Demzufolge kann, während die Kontaktlöcher 150h gebildet werden, der Betrag, um welchen das Ätzmittel die oberen Oberflächen der Kontaktstellen 120 ausspart, welche an den Unterseiten bzw. Böden der Kontaktlöcher 150h aufgrund Über-Ätzens freiliegend sind, differieren bzw. sich unterscheiden. Genauer werden, wenn die Kontaktstellen 120 bei höheren Niveaus in der Vorrichtungsstruktur (d.h. weiter von dem Substrat 100) platziert sind, die Abschnitte der Kontaktstellen 120, welche an dem Boden der Kontaktlöcher 150h freiliegend sind, in dem Vorgang des Ätzens der Deckisolierschicht 127 stärker angegriffen und beschädigt. Demnach können die Kontaktstellen 120 in untiefen Kontaktlöchern 150h mehr ausgespart werden als die Kontaktstellen 120 in tieferen Kontaktlöchern 150h. Ferner können die Kontaktstellen 120 in untiefen Kontaktlöchern 150h vollständig entfernt werden, um Lochungen bzw. Löcher zu erzeugen, welche die Zwischenschicht-Isolierschichten 102, welche darunter platziert sind, freilegen. Gemäß der vorliegenden Ausführungsform der erfinderischen Konzepte können, da die Kontaktstellen 120 dicker sind als die Gateelektroden 110, die vorstehend erwähnten Probleme verringert oder beseitigt werden und eine Marge eines Ätzvorgangs kann ausreichend gesichert werden.
  • Als nächstes kann Bezugnehmend wiederum auf 3 das Verfahren ein Bilden von Kontaktanschlüssen 150, einer dritten oberen Zwischenschicht-Isolierschicht 162, erster Metallleitungen 160, Verbindungsanschlüssen 164, einer Bitleitung 170 und einer zweiten Metallleitung 180 aufweisen.
  • Die Kontaktanschlüsse 150 können durch ein Füllen der Kontaktlöcher 150h mit einem leitfähigen Material wie beispielsweise Kupfer oder Wolfram gebildet werden. Die Kontaktanschlüsse 150 können einen Masseauswahl-Anschluss 151, Zell-Anschlüsse 152 und einen ersten und zweiten Strangauswahl-Anschluss 153a und 153b aufweisen. Der Masseauswahl-Anschluss 151 kann die Zwischenschicht-Isolierschichten 102, die Deckisolierschicht 127 und die erste und zweite obere Zwischenschicht-Isolierschicht 128 und 147 durchdringen, um die Masseauswahl-Kontaktstelle 121 zu kontaktieren. Die Zell-Anschlüsse 152 können die Deckisolierschicht 127 und die erste und die zweite obere Zwischenschicht-Isolierschicht 128 und 147 durchdringen, um die Zell-Kontaktstellen 122 zu kontaktieren. Die Strangauswahl-Anschlüsse 153a und 153b können die Deckisolierschicht 127 und die erste und zweite obere Zwischenschicht-Isolierschicht 128 und 147 durchdringen, um die erste und die zweite Strangauswahl-Kontaktstelle 123a und 123b zu kontaktieren.
  • Die ersten Metallleitungen 160 können mit den Kontakt-Anschlüssen 150 durch ein Durchführen eines Abscheidevorgangs und eines Ätzvorgangs ausgerichtet sein. Die ersten Metallleitungen 160 können jeweils mit den Zell-Anschlüssen 152 und dem Masseauswahl-Anschluss 151 verbunden sein.
  • Die dritte obere Zwischenschicht-Isolierschicht 162 kann durch ein Abscheiden eines isolierenden Materials wie beispielsweise Siliziumoxid auf der zweiten oberen Zwischenschicht 147 und den ersten Metallleitungen 160 gebildet werden.
  • Die Verbindungsanschlüsse 164 können vertikal die zweite obere Zwischenschicht-Isolierschicht 147 und die dritte obere Zwischenschicht-Isolierschicht 162 durchdringen, um elektrisch die vertikalen Kanalstrukturen 130 mit der Bitleitung 170 in dem Zellbereich 20 zu verbinden. Die Verbindungsanschlüsse 164 können vertikal die dritte obere Zwischenschicht-Isolierschicht 162 durchdringen, um elektrisch den ersten und zweiten Strangauswahl-Anschluss 153a und 153b mit der zweiten Metallleitung 180 in dem Verbindungsbereich 30 zu verbinden. Die Verbindungsanschlüsse 164 können ein leitfähiges Material wie beispielsweise Kupfer oder Wolfram aufweisen
  • Die Bitleitungen 170 und die zweiten Metallleitungen 180 können sich horizontal an bzw. auf einer oberen Oberfläche der dritten oberen Zwischenschicht-Isolierschicht 162 erstrecken. Die Bitleitungen 170 und die zweiten Metallleitungen 180 können dasselbe Material aufweisen und können zu derselben Zeit gebildet werden.
  • In dem oben beschriebenen Verfahren zum Herstellen einer Halbleitervorrichtung weisen die Kontaktstellen 120, welche sich von den Gateelektroden 110 erstrecken, Kontaktflächen bzw. Kontaktbereiche 55 auf, welche dicker sind als die Gateelektroden 110. Demzufolge kann, wenn die Kontaktlöcher 150h, welche unterschiedliche Tiefen haben, gebildet werden, verhindert werden, dass die Kontaktstellen 120 aufgrund von Über-Ätzen durchbohrt werden. Demnach kann, da eine Ätzmarge ausreichend gesichert ist, eine Halbleitervorrichtung, welche eine verbesserte Zuverlässigkeit hat, implementiert werden.
  • 7 ist ein Blockschaltbild, welches schematisch ein elektronisches System zeigt, welches eine Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte aufweist. Bezugnehmend auf 7 kann ein elektronisches System 1100 in Übereinstimmung mit der Ausführungsform der erfinderischen Konzepte einen Controller bzw. eine Steuerung 1110, eine Eingabe-/Ausgabevorrichtung (I/O=Input/Output Device=Eingabe-/ Ausgabevorrichtung) 1120, eine Speichervorrichtung 1130, eine Schnittstelle 1140 und einen Bus 1150 aufweisen. Wenigstens zwei des Controllers 1110, der I/O 1120, der Speichervorrichtung 1130 und der Schnittstelle 1140 können miteinander über den Bus 1150 verbunden sein. Der Bus 1150 entspricht einem Datentransferweg.
  • Der Controller 1110 kann wenigstens eines eines Mikroprozessors, eines digitalen Signalprozessors, eines Mikrocontrollers oder andere Logikvorrichtungen, welche in der Lage sind, eine ähnliche Funktion davon durchzuführen, aufweisen. Die I/O 1120 kann ein Keypad, eine Tastatur, eine Anzeigevorrichtung etc. aufweisen. Die Speichervorrichtung 1130 kann Daten und einen Befehl etc. speichern. Die Speichervorrichtung 1130 kann wenigstens eine der Halbleitervorrichtungen aufweisen, welche in den oben beschriebenen Ausführungsformen der erfinderischen Konzepte offenbart sind. Zusätzlich kann die Speichervorrichtung 1130 wenigstens eines eines Phasenübergangs-Direktzugriffsspeichers (PRAM=Phase Change Random Access Memory), eines magnetischen Direktzugriffsspeichers (MRAM=Magnetic Random Access Memory), eines dynamischen Direktzugriffsspeichers (DRAM=Dynamic Random Access Memory) und eines statischen Direktzugriffsspeichers (SRAM=Static Random Access Memory) aufweisen. Die Schnittstelle 1140 kann dazu dienen, um Daten zu/von einem Kommunikationsnetzwerk zu übertragen/empfangen. Die Schnittstelle 1140 kann ein verdrahteter oder ein drahtloser Typ sein. Beispielsweise kann die Schnittstelle 1140 eine Antenne oder einen verdrahteten/drahtlosen Transceiver aufweisen. Obwohl in 7 nicht gezeigt, kann das elektronische System 1100 weiterhin wenigstens eines von einem Hochgeschwindigkeits-DRAM und einem SRAM als eine Arbeitsspeichervorrichtung zum Verbessern eines Betriebs des Controllers 1110 aufweisen.
  • Das elektronische System 1100 kann anwendbar sein auf persönliche digitale Assistenten (PDAs=Personal Digital Assistants), tragbare Computer, Web-Tablets, drahtlose Telefone, Mobiltelefone, digitale Musikspieler, Speicherkarten oder eine beliebige elektronische Vorrichtung, welche Informationen in drahtlosen Umgebungen übertragen und/oder empfangen kann.
  • 8 ist ein Blockschaltbild, welches schematisch eine Speicherkarte zeigt, welche eine Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der erfinderischen Konzepte aufweist.
  • Bezugnehmend auf 8 kann eine Speicherkarte 1200 in Übereinstimmung mit der Ausführungsform der erfinderischen Konzepte eine Speichervorrichtung 1210 aufweisen. Die Speichervorrichtung 1210 kann wenigstens eine der Halbleitervorrichtungen in Übereinstimmung mit den vorstehend erwähnten Ausführungsformen der erfinderischen Konzepte aufweisen. Zusätzlich kann die Speichervorrichtung 1210 weiterhin wenigstens eines eines PRAM, eines MRAM, eines DRAM und eines SRAM aufweisen. Die Speicherkarte 1200 kann einen Speichercontroller bzw. eine Speichersteuerung 1220 aufweisen, welche einen Datenaustausch zwischen einem Host Host und der Speichervorrichtung 1210 steuert.
  • Der Speichercontroller 1220 kann eine Verarbeitungseinheit 1222 aufweisen, welche den Gesamtbetrieb der Speicherkarte steuert. Zusätzlich kann der Speichercontroller 1220 einen SRAM 1221 aufweisen, welcher als ein Betriebsspeicher der Verarbeitungseinheit 1222 verwendet wird. Weiterhin kann der Speichercontroller 1220 eine Host-Schnittstelle 1223 und eine Speicherschnittstelle 1225 aufweisen. Die Host-Schnittstelle 1223 kann ein Datenaustausch-Protokoll zwischen der Speicherkarte 1200 und dem Host Host aufweisen. Die Speicherschnittstelle 1225 kann den Speichercontroller 1220 und die Speichervorrichtung 1210 verbinden. Weiterhin kann der Speichercontroller 1220 einen Fehlerkorrekturblock (ECC=Error Correction Block) 1224 aufweisen. Der ECC 1224 kann einen Fehler von Daten, welche von der Speichervorrichtung 1210 gelesen werden, korrigieren. Obwohl nicht gezeigt, kann die Speicherkarte 1200 weiterhin eine Nur-Lesespeicher (ROM=Read Only Memory)-Vorrichtung aufweisen, welcher Code-Daten zum Übertragen bzw. Kommunizieren mit dem Host Host speichert. Die Speicherkarte 1200 kann als eine tragbare Datenspeicherkarte verwendet werden. Zusätzlich kann die Speicherkarte 1200 als ein Festkörperlaufwerk (SSD) implementiert werden, welches in der Lage ist, eine Festplatte eines Computersystems zu ersetzen.
  • Die Halbleitervorrichtungen in Übereinstimmung mit den Ausführungsformen der erfinderischen Konzepte weisen Kontaktstellen auf, welche sich von einer Mehrzahl von Gateelektroden erstrecken, welche auf einem Substrat gestapelt sind und dickere Teile haben als die Gateelektroden. Demzufolge kann, während ein Ätzvorgang zum Bilden von Kontaktlöchern, welche unterschiedliche Tiefen haben, an bzw. auf den Kontaktstellen durchgeführt wird, verhindert werden, dass die Kontaktstellen aufgrund Über-Ätzens durchbohrt werden und eine Ätzmarge wird ausreichend gesichert. Demnach kann eine Halbleitervorrichtung, welche eine verbesserte Zuverlässigkeit hat, implementiert werden.

Claims (20)

  1. Halbleitervorrichtung, die Folgendes aufweist: Gateelektroden (110), welche in einer vertikalen Richtung auf einem Substrat (100) gestapelt sind; vertikale Kanalstrukturen (130), welche die Gateelektroden (110) durchdringen, um elektrisch eine Verbindung mit dem Substrat (100) zu bilden; leitfähige Kontaktstellen (120), welche sich horizontal von den jeweiligen Gateelektroden (110) erstrecken; und Kontaktanschlüsse (150), welche elektrisch mit einer der jeweiligen leitfähigen Kontaktstellen (120) verbunden sind; wobei die leitfähigen Kontaktstellen (120) Abschnitte unterhalb einem der jeweiligen Kontaktanschlüsse (150) aufweisen, welche in der vertikalen Richtung dicker sind als die Gateelektroden (110), und wobei eine Bodenfläche von jeder Gateelektrode (110) jeweils koplanar mit einer Bodenfläche der entsprechenden leitfähigen Kontaktstelle (120) ist, die sich horizontal von der jeweiligen Gateelektrode (110) erstreckt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei jede leitfähige Kontaktstelle (120) einen Erweiterungsabschnitt (50) und einen Kontaktabschnitt (55) aufweist, und wobei jeder der Abschnitte unterhalb jeweiligen einen der Kontaktanschlüsse (150) ein Teil des Kontaktabschnitts (55) jeder leitfähigen Kontaktstelle (120) ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der Abschnitt des Erweiterungsabschnitts (50) einer der leitfähigen Kontaktstellen (120), welche benachbart zu dem Kontaktabschnitt (55) ist, eine Aussparung (126) aufweist.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, wobei der Kontaktabschnitt (55) einer der leitfähigen Kontaktstellen (120) in der vertikalen Richtung dicker ist als der Erweiterungsabschnitt (50) der einen der leitfähigen Kontaktstellen (120).
  5. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei der Erweiterungsabschnitt (50) von einer der leitfähigen Kontaktstellen (120) im Wesentlichen dieselbe Dicke wie die Gateelektrode (110) hat, welche sich horizontal von der einen der leitfähigen Kontaktstellen (120) erstreckt.
  6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, wobei der Kontaktabschnitt (55) einer der leitfähigen Kontaktstellen (120) einen Basisteil (60) und einen Vorsprungsteil (65) aufweist, welcher vertikal von dem Basisteil (60) hervorsteht.
  7. Halbleitervorrichtung nach Anspruch 6, wobei eine äußere Seitenoberfläche des Basisteils (60) horizontal mehr als eine äußere Seitenoberfläche des Vorsprungsteils (65) hervorsteht.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, weiterhin aufweisend Zwischenschicht-Isolierschichten (102), welche unter jeder der leitfähigen Kontaktstellen (120) angeordnet sind, wobei die äußere Seitenoberfläche des Basisteils (60) der einen der leitfähigen Kontaktstellen (120) vertikal mit einer äußeren Seitenoberfläche der Zwischenschicht-Isolierschicht (102) darunter ausgerichtet ist.
  9. Halbleitervorrichtung nach Anspruch 6, wobei eine äußere Seitenoberfläche des Vorsprungsteils (65) der einen der leitfähigen Kontaktstellen (120) vertikal mit einer äußeren Seitenoberfläche des Basisteils (60) der einen der leitfähigen Kontaktstellen (120) ausgerichtet ist.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die äußere Seitenoberfläche des Basisteils (60) der einen der leitfähigen Kontaktstellen (120) umgekehrt verjüngt ist, und die äußere Seitenoberfläche des Vorsprungsteils (65) der einen der leitfähigen Kontaktstellen (120) und die äußere Seitenoberfläche des Basisteils (60) der einen der leitfähigen Kontaktstellen (120) eben durchgehend sind.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei die Gateelektroden (110) Masseauswahl-Gateelektroden (111), Strangauswahl-Gateelektroden (113) und Zellgateelektroden (112) aufweisen, welche zwischen den Masseauswahl-Gateelektroden (111) und den Strangauswahl-Gateelektroden (113) gestapelt sind, und die leitfähigen Kontaktstellen (120) Masseauswahl-Kontaktstellen (121), Strangauswahl-Kontaktstellen (123a, 123b) und Zell-Kontaktstellen (122) aufweisen.
  12. Halbleitervorrichtung nach Anspruch 1, wobei jede vertikale Kanalstruktur (130) einen vertikalen Kanal (131), eine Tunnel-Isolierschicht (132), eine Ladungsspeicherschicht (133), eine Sperrisolierschicht (134) und eine Füllisolierschicht (135) aufweist.
  13. Halbleitervorrichtung, die Folgendes aufweist: ein Substrat (100), welches einen Zellbereich (20) und einen Verbindungsbereich (30) aufweist; eine Mehrzahl von Gateelektroden (110), welche auf dem Substrat (100) in dem Zellbereich (20) gestapelt sind, und eine Mehrzahl von leitfähigen Kontaktstellen (120), welche auf dem Substrat (100) gestapelt ist, und sich von den jeweiligen Gateelektroden (110) in den Verbindungsbereich (30) erstreckt, wobei die leitfähigen Kontaktstellen (120) unterschiedliche horizontale Längen haben, wobei die horizontalen Längen der leitfähigen Kontaktstellen (120) größer sind, je näher die leitfähigen Kontaktstellen (120) zu dem Substrat (100) sind, und wobei wenigstens einige der leitfähigen Kontaktstellen Abschnitte haben, welche dicker sind als die Gateelektroden (110), und wobei eine Bodenfläche von jeder Gateelektrode (110) jeweils koplanar mit einer Bodenfläche der entsprechenden leitfähigen Kontaktstelle (120) ist, die sich horizontal von der jeweiligen Gateelektrode (110) erstreckt.
  14. Halbleitervorrichtung nach Anspruch 13, wobei eine der leitfähigen Kontaktstellen (120) einen Erweiterungsabschnitt (50) und einen Kontaktabschnitt (55) aufweist.
  15. Halbleitervorrichtung nach Anspruch 14, wobei der Kontaktabschnitt (55) vertikal dicker ist als der Erweiterungsabschnitt (50).
  16. Dreidimensionale Halbleitervorrichtung, welche einen ersten Bereich und einen zweiten Bereich hat, wobei die Halbleitervorrichtung Folgendes aufweist: ein Substrat (100), welches eine obere Oberfläche und eine Bodenoberfläche hat, welche von der oberen Oberfläche in einer vertikalen Richtung getrennt ist; eine Mehrzahl von leitfähigen Kontaktstellen (120) und eine Mehrzahl von Isolierschichten (102), welche wechselweise auf dem zweiten Bereich (30) des Substrats (100) in der vertikalen Richtung gestapelt sind, wobei die leitfähigen Kontaktstellen (120) sich horizontal von dem ersten Bereich (20) erstrecken, wobei jede leitfähige Kontaktstelle (120) mit Ausnahme der untersten leitfähigen Kontaktstelle (121) sich um eine kürzere horizontale Distanz von dem ersten Bereich (20) erstreckt als die eine der leitfähigen Kontaktstellen (120), welche unmittelbar unterhalb dieser ist, um einen Endabschnitt der einen der leitfähigen Kontaktstellen (120), welcher unmittelbar unter ihr ist, freizulegen; und wobei wenigstens ein Teil des freiliegenden Endabschnitts von wenigstens einigen der leitfähigen Kontaktstellen (120) einen verdickten Kontaktabschnitt (55) hat, welcher dicker in der vertikalen Richtung ist als Abschnitte der einen der leitfähigen Kontaktstellen (120), welche durch andere der leitfähigen Kontaktstellen (120) bedeckt sind, und wobei eine Bodenfläche von jeder Gateelektrode (110) jeweils koplanar mit einer Bodenfläche der entsprechenden leitfähigen Kontaktstelle (120) ist, die sich horizontal von der jeweiligen Gateelektrode (110) erstreckt.
  17. Dreidimensionale Halbleitervorrichtung nach Anspruch 16, weiterhin aufweisend eine Mehrzahl von sich vertikal erstreckenden Kontakten (150), welche physikalisch die verdickten Kontaktabschnitte (55) einer der jeweiligen leitfähigen Kontaktstellen (120) kontaktieren.
  18. Dreidimensionale Halbleitervorrichtung nach Anspruch 16 oder 17, wobei eine oberste der leitfähigen Kontaktstellen (123) den verdickten Kontaktabschnitt (55) aufweist.
  19. Dreidimensionale Halbleitervorrichtung nach einem der Ansprüche 16 bis 18, wobei die Halbleitervorrichtung eine Halbleitervorrichtung ist, welche eine Mehrzahl von Gateelektroden (110) in dem ersten Bereich (20) hat, und eine vertikale Kanalstruktur, welche die Gateelektroden (110) durchdringt, um sich elektrisch mit dem Substrat (100) zu verbinden.
  20. Dreidimensionale Halbleitervorrichtung nach Anspruch 19, wobei jede der leitfähigen Kontaktstellen (120) den verdickten Kontaktabschnitt (55) und einen Erweiterungsabschnitt aufweist, welcher den verdickten Kontaktabschnitt (55) mit einer jeweiligen einen der Gateelektroden (110) verbindet, wobei für jede leitfähige Kontaktstelle (120) eine Bodenoberfläche des Erweiterungsabschnitts koplanar mit einem Bodenabschnitt des verdickten Kontaktabschnitts (55) ist.
DE102015101205.7A 2014-04-08 2015-01-28 Halbleitervorrichtungen mit leitfähigen Kontaktstellen Active DE102015101205B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140041916A KR102094470B1 (ko) 2014-04-08 2014-04-08 반도체 소자 및 그 제조 방법
KR10-2014-0041916 2014-04-08

Publications (2)

Publication Number Publication Date
DE102015101205A1 DE102015101205A1 (de) 2015-10-08
DE102015101205B4 true DE102015101205B4 (de) 2022-02-03

Family

ID=54146523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101205.7A Active DE102015101205B4 (de) 2014-04-08 2015-01-28 Halbleitervorrichtungen mit leitfähigen Kontaktstellen

Country Status (4)

Country Link
US (1) US9343452B2 (de)
KR (1) KR102094470B1 (de)
CN (2) CN104979313B (de)
DE (1) DE102015101205B4 (de)

Families Citing this family (352)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
KR102154093B1 (ko) * 2014-02-14 2020-09-10 삼성전자주식회사 3차원 반도체 소자
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
KR102192848B1 (ko) * 2014-05-26 2020-12-21 삼성전자주식회사 메모리 장치
KR20150139255A (ko) * 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9437543B2 (en) * 2015-01-22 2016-09-06 Sandisk Technologies Llc Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102334914B1 (ko) 2015-04-01 2021-12-07 삼성전자주식회사 3차원 반도체 소자
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9935123B2 (en) * 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
KR102565716B1 (ko) * 2015-12-24 2023-08-11 삼성전자주식회사 메모리 장치
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
KR102497116B1 (ko) * 2015-12-30 2023-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9595535B1 (en) * 2016-02-18 2017-03-14 Sandisk Technologies Llc Integration of word line switches with word line contact via structures
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US9768233B1 (en) * 2016-03-01 2017-09-19 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
KR20170121785A (ko) * 2016-04-25 2017-11-03 삼성전자주식회사 3차원 반도체 장치
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102619876B1 (ko) 2016-07-19 2024-01-03 삼성전자주식회사 메모리 장치
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
KR20180019807A (ko) * 2016-08-16 2018-02-27 삼성전자주식회사 반도체 소자
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10861870B2 (en) * 2016-09-29 2020-12-08 Intel Corporation Inverted staircase contact for density improvement to 3D stacked devices
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
KR102607595B1 (ko) 2016-10-13 2023-11-30 삼성전자주식회사 유전체 층을 포함하는 반도체 소자
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134757B2 (en) * 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180066650A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 반도체 소자
KR20180066745A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 반도체 메모리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
KR102342552B1 (ko) 2017-03-09 2021-12-23 삼성전자주식회사 3차원 반도체 소자 및 그 형성방법
KR20180107905A (ko) 2017-03-23 2018-10-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10504901B2 (en) * 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
KR102369654B1 (ko) * 2017-06-21 2022-03-03 삼성전자주식회사 반도체 장치
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR102424875B1 (ko) 2017-07-03 2022-07-26 삼성전자주식회사 반도체 소자
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR102397903B1 (ko) 2017-07-17 2022-05-13 삼성전자주식회사 게이트들을 포함하는 반도체 소자
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
KR102378431B1 (ko) 2017-07-25 2022-03-25 삼성전자주식회사 반도체 장치
KR102423766B1 (ko) 2017-07-26 2022-07-21 삼성전자주식회사 3차원 반도체 소자
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
KR102428273B1 (ko) 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
KR20200028490A (ko) 2017-08-04 2020-03-16 램 리써치 코포레이션 수평 표면들 상에 SiN의 선택적인 증착
JP6886557B2 (ja) 2017-08-04 2021-06-16 マイクロマテリアルズ エルエルシー 改善された金属コンタクトランディング構造
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
CN107644876B (zh) * 2017-08-28 2019-01-01 长江存储科技有限责任公司 台阶结构及其形成方法
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102385566B1 (ko) * 2017-08-30 2022-04-12 삼성전자주식회사 수직형 메모리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102443029B1 (ko) * 2017-09-04 2022-09-14 삼성전자주식회사 절연성 캐핑 구조물을 포함하는 반도체 소자
KR102414294B1 (ko) * 2017-09-08 2022-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102401178B1 (ko) * 2017-11-03 2022-05-24 삼성전자주식회사 3차원 반도체 소자
CN111149206B (zh) * 2017-11-15 2023-08-18 桑迪士克科技有限责任公司 在平台区中具有加厚字线的三维存储器器件及其制造方法
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
CN107742605A (zh) * 2017-11-23 2018-02-27 长江存储科技有限责任公司 一种防止台阶接触孔刻蚀穿通的方法及结构
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US10580783B2 (en) 2018-03-01 2020-03-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
TW201944581A (zh) * 2018-03-02 2019-11-16 日商東京威力科創股份有限公司 非揮發性記憶裝置之製造方法
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102565714B1 (ko) 2018-03-28 2023-08-10 삼성전자주식회사 적층 구조체를 갖는 반도체 소자
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102624625B1 (ko) * 2018-04-20 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102624519B1 (ko) * 2018-04-25 2024-01-12 삼성전자주식회사 수직형 메모리
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102618492B1 (ko) 2018-05-18 2023-12-28 삼성전자주식회사 3차원 반도체 소자
KR102466008B1 (ko) 2018-05-23 2022-11-10 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TW202013553A (zh) 2018-06-04 2020-04-01 荷蘭商Ａｓｍ 智慧財產控股公司 水氣降低的晶圓處置腔室
CN108493192B (zh) * 2018-06-04 2024-04-02 长江存储科技有限责任公司 三维存储器及其制造方法
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
CN108899322A (zh) * 2018-07-04 2018-11-27 长江存储科技有限责任公司 三维存储器件及在其阶梯区形成接触孔的方法
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
KR20200015219A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
KR102624633B1 (ko) * 2018-08-09 2024-01-12 삼성전자주식회사 수직형 메모리 장치
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102507288B1 (ko) * 2018-09-13 2023-03-08 삼성전자주식회사 패드 영역을 갖는 게이트 패턴을 포함하는 반도체 소자
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
KR102633107B1 (ko) 2018-09-21 2024-02-05 에스케이하이닉스 주식회사 수직형 메모리 장치 및 그 제조 방법
KR102460070B1 (ko) * 2018-09-21 2022-10-31 삼성전자주식회사 수직형 메모리 장치
CN108831886A (zh) * 2018-09-21 2018-11-16 长江存储科技有限责任公司 三维存储器
CN109065547B (zh) * 2018-09-21 2020-11-03 长江存储科技有限责任公司 三维存储器的制作方法
CN109390345B (zh) * 2018-09-27 2021-02-12 长江存储科技有限责任公司 制造3d存储器件的方法
KR102541001B1 (ko) * 2018-09-28 2023-06-07 삼성전자주식회사 수직형 메모리 장치
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
KR102546653B1 (ko) * 2018-12-11 2023-06-22 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
KR102648581B1 (ko) * 2019-01-16 2024-03-18 에스케이하이닉스 주식회사 반도체 메모리 장치
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
US10937801B2 (en) * 2019-03-22 2021-03-02 Sandisk Technologies Llc Three-dimensional memory device containing a polygonal lattice of support pillar structures and contact via structures and methods of manufacturing the same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
KR20210039183A (ko) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
US11315877B2 (en) * 2020-03-12 2022-04-26 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
CN111769115B (zh) * 2020-06-11 2021-04-06 长江存储科技有限责任公司 三维存储器结构及其制备方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
CN111952319A (zh) * 2020-08-21 2020-11-17 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
CN112366177B (zh) * 2020-11-10 2022-11-29 长江存储科技有限责任公司 半导体器件及其形成方法
US11521898B2 (en) * 2020-11-12 2022-12-06 Macronix Iniernational Co., Ltd. Three-dimensional NAND flash memory device and method of fabricating the same
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
KR20220113048A (ko) * 2021-02-05 2022-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
US11688688B2 (en) * 2021-03-16 2023-06-27 Macronix International Co., Ltd. Memory device including a landing pad with increased thickness of a conductive film in the landing area
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
WO2023027786A1 (en) * 2021-08-25 2023-03-02 Sandisk Technologies Llc Three-dimensional memory device with staircase etch stop structures and methods for forming the same
US20230064713A1 (en) * 2021-08-25 2023-03-02 Sandisk Technologies Llc Three-dimensional memory device with staircase etch stop structures and methods for forming the same
WO2023028751A1 (en) * 2021-08-30 2023-03-09 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and method of forming the same
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001178A1 (en) 2009-07-01 2011-01-06 Masao Iwase Nonvolatile semiconductor memory device and method for manufacturing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110001063A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2011035237A (ja) 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR101624975B1 (ko) 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
KR101559958B1 (ko) * 2009-12-18 2015-10-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR101624978B1 (ko) * 2010-05-18 2016-05-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101787041B1 (ko) 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
KR101194890B1 (ko) * 2011-02-22 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
KR20130005432A (ko) * 2011-07-06 2013-01-16 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 제조 방법
KR101843580B1 (ko) * 2011-08-16 2018-03-30 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101884002B1 (ko) 2012-04-13 2018-08-01 삼성전자주식회사 콘택 구조물 형성 방법
US8828884B2 (en) * 2012-05-23 2014-09-09 Sandisk Technologies Inc. Multi-level contact to a 3D memory array and method of making
KR20130141876A (ko) * 2012-06-18 2013-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140089793A (ko) * 2013-01-07 2014-07-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001178A1 (en) 2009-07-01 2011-01-06 Masao Iwase Nonvolatile semiconductor memory device and method for manufacturing same

Also Published As

Publication number Publication date
CN104979313B (zh) 2018-08-07
KR102094470B1 (ko) 2020-03-27
DE102015101205A1 (de) 2015-10-08
CN108962911B (zh) 2023-07-04
KR20150116681A (ko) 2015-10-16
US20150287710A1 (en) 2015-10-08
CN104979313A (zh) 2015-10-14
US9343452B2 (en) 2016-05-17
CN108962911A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
DE102015101205B4 (de) Halbleitervorrichtungen mit leitfähigen Kontaktstellen
DE102019106763B4 (de) Verfahren zum ausbilden einer integrierten schaltungsstruktur und integrierte schaltungsstruktur
EP3420595B1 (de) Verbindungslochstrukturen durch die speicherebene in einem array
DE102018101652B4 (de) Integrierte Schaltungsvorrichtung und Verfahren zum Herstellen derselben
US9209291B2 (en) Three-dimensional semiconductor device
US8803222B2 (en) Three-dimensional semiconductor memory devices using direct strapping line connections
DE102020205411A1 (de) Strukturen und sram-bitzellen mit einer vergrabenen querverbindung
US9356036B2 (en) Semiconductor apparatus and manufacturing method of the same
DE102012108406A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102018206372B4 (de) Vorrichtung mit Speicherbereich und Poly-Insulator-Poly-Kondensator
US9461064B2 (en) Multi-layer memory array and manufacturing method of the same
DE202014011380U1 (de) Halbleitervorrichtung
DE102016119492A1 (de) Halbleitervorrichtungen
US20200343246A1 (en) Dynamic random access memory device and method of fabricating the same
DE102008015708A1 (de) Nicht-flüchtige Speichervorrichtungen und Herstellungsverfahren dafür
DE102007033017A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises, Speichermodule, Computersysteme
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
US10804363B2 (en) Three-dimensional semiconductor memory device and method of fabricating the same
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102020134397A1 (de) Speicherarraykontaktstrukturen
US9589964B1 (en) Methods of fabricating semiconductor devices
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
CN112768451A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final