DE102016119492A1 - Halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen Download PDF

Info

Publication number
DE102016119492A1
DE102016119492A1 DE102016119492.1A DE102016119492A DE102016119492A1 DE 102016119492 A1 DE102016119492 A1 DE 102016119492A1 DE 102016119492 A DE102016119492 A DE 102016119492A DE 102016119492 A1 DE102016119492 A1 DE 102016119492A1
Authority
DE
Germany
Prior art keywords
gate
spacer
gsp
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016119492.1A
Other languages
English (en)
Inventor
Yongsun Ko
Sangjine Park
Hagju CHO
ByungJae Park
Jeongnam Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102016119492A1 publication Critical patent/DE102016119492A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

Eine Halbleitervorrichtung kann ein Paar von aktiven Strukturen (AP) beabstandet voneinander in einer ersten Richtung (D1) aufweisen, ein Paar von Gateelektroden (GE), welche das Paar der aktiven Strukturen (AP) in einer zweiten Richtung (D2), welche die erste Richtung (D1) kreuzt schneidet, Gateabstandshalter (GSP) an Seitenwänden des Paars der aktiven Strukturen (AP), Source-/Drainbereiche (SD) auf dem Paar aktiver Strukturen (AP) zwischen dem Paar der Gateelektroden (GE), und eine Abstandshalterschutzstruktur (120P1, 120P2) zwischen dem Paar der Gateelektroden (GE) und zwischen dem Paar der aktiven Strukturen (AP). Die Abstandshalterschutzstruktur (120P1, 120P2) kann gemeinsam mit den Gateabstandshaltern (GSP) verbunden sein.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2015-0167596 , welche am 27. November 2015 beim Koreanischen Amt für Gewerblichen Rechtschutz (Korean Intellectual Property Office) eingereicht wurde.
  • HINTERGRUND
  • Technisches Gebiet
  • Beispielhafte Ausführungsformen des erfinderischen Konzepts beziehen sich auf Halbleitervorrichtungen. Genauer beziehen sich beispielhafte Ausführungsformen des erfinderischen Konzepts auf Halbleitervorrichtungen, welche Fin-Feldeffekttransistoren aufweisen.
  • Beschreibung des Standes der Technik
  • Eine Halbleitervorrichtung kann eine integrierte Schaltung aufweisen, welche Metalloxid-Halbleiter(MOS = Metal Oxyde Semiconductor = Metalloxid-Halbleiter)-Feldeffekttransistoren aufweist. Größe und Design-Regeln der MOS-Feldeffekttransistoren wurden in zunehmendem Maße verringert, als Halbleitervorrichtungen höher integriert wurden; demnach können sich die Betriebscharakteristiken von Halbleitervorrichtungen verschlechtern. Verschiedene Verfahren zum Verbessern der Leistungsfähigkeit von Halbleitervorrichtungen wurden entwickelt, um Begrenzungen, welche durch eine hohe Integrationsdichte von Halbleitervorrichtungen verursacht werden, zu überwinden.
  • KURZFASSUNG
  • Beispielhafte Ausführungsformen des erfinderischen Konzepts können eine Halbleitervorrichtung vorsehen, welche verbesserte elektrische Charakteristiken und Zuverlässigkeit hat.
  • Gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts kann eine Halbleitervorrichtung eine erste aktive Struktur und eine zweite aktive Struktur aufweisen, welche von einem Substrat hervorstehen, wobei die erste und die zweite aktive Struktur voneinander in einer ersten Richtung beabstandet sind, eine erste Gateelektrode und eine zweite Gateelektrode, welche die erste und zweite aktive Struktur schneiden und voneinander in einer zweiten Richtung, welche die erste Richtung kreuzt, beabstandet sind, einen ersten Gateabstandshalter an einer Seitenwand der ersten Gateelektrode und einen zweiten Gateabstandshalter an einer Seitenwand der zweiten Gateelektrode, einen ersten Source-/Drainbereich und einen zweiten Source-/Drainbereich jeweils auf der ersten aktiven Struktur und der zweiten aktiven Struktur zwischen der ersten und zweiten Gateelektrode, wobei der erste und der zweite Source-/Drainbereich benachbart zueinander in der ersten Richtung sind, und eine Abstandshalter-Schutzstruktur zwischen der ersten und zweiten aktiven Struktur und zwischen der ersten und der zweiten Gateelektrode. Die Abstandshalter-Schutzstruktur kann gemeinsam mit dem ersten und dem zweiten Abstandshalter verbunden sein und kann gemeinsam den ersten und den zweiten Source-/Drainbereich berühren.
  • Gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts kann eine Halbleitervorrichtung eine erste bis dritte aktive Struktur aufweisen, welche von einem Substrat hervorstehen und parallel zueinander sind, wobei die erste und die zweite aktive Struktur voneinander durch einen ersten Abstand beabstandet sind, die dritte aktive Struktur von den zweiten aktiven Strukturen durch einen zweiten Abstand beabstandet ist, welcher größer ist als der erste Abstand, eine erste Gateelektrode und eine zweite Gateelektrode, welche die erste bis dritte aktive Struktur schneiden, einen ersten Gateabstandshalter und einen zweiten Gateabstandshalter jeweils an Seitenwänden der ersten Gateelektrode und der zweiten Gateelektrode, einen ersten bis dritten Source-/Drainbereich jeweils auf der ersten bis dritten aktiven Struktur an einer Seite von jeder der ersten und zweiten Gateelektrode und eine erste Abstandshalter-Schutzstruktur, welche sich zwischen der ersten und der zweiten aktiven Struktur erstreckt und gemeinsam mit dem ersten und dem zweiten Gateabstandshalter verbunden ist, wobei die erste Abstandshalter-Schutzstruktur ein gleiches Material wie der erste und der zweite Gateabstandshalter aufweist.
  • Gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts weist eine Halbleitervorrichtung ein Substrat, eine erste Gateelektrode und eine zweite Gateelektrode auf dem Substrat, einen ersten Gateabstandshalter und einen zweiten Gateabstandshalter jeweils an Seitenwänden der ersten Gateelektrode und der zweiten Gateelektrode und eine Abstandshalter-Schutzstruktur auf, welche den ersten Gateabstandshalter mit dem zweiten Gateabstandshalter verbindet.
  • Es sei festgehalten, dass Aspekte des erfinderischen Konzepts, welche hinsichtlich einer Ausführungsform beschrieben sind, in einer unterschiedlichen Ausführungsform inkorporiert sein können, obwohl nicht spezifisch bezüglich darauf beschrieben. Das heißt, dass alle Ausführungsformen und/oder Merkmale einer beliebigen Ausführungsform auf einem beliebigen Wege und/oder Kombination kombiniert werden können. Diese und andere Aspekte des erfinderischen Konzepts werden im Detail in der Beschreibung, welche untenstehend dargelegt ist, erklärt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Beispielhafte Ausführungsformen werden deutlicher aus der folgenden detaillierten Beschreibung, zusammengenommen mit den beigefügten Zeichnungen verstanden werden, in welchen:
  • 1 eine Draufsicht ist, welche eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht;
  • 2A eine Querschnittsansicht ist, welche Querschnitte, aufgenommen entlang Linien I-I' und II-II' der 1 veranschaulicht. 2B eine Querschnittsansicht ist, welche Querschnitte, aufgenommen entlang Linien III-III' und IV-IV' der 1 veranschaulicht.
  • 3A, 3C, 4A, 5A und 6A vergrößerte Ansichten sind, welche jeweils einem Abschnitt ”A” der 2A entsprechen;
  • 3B, 4B, 5B und 6B vergrößerte Ansichten sind, welche jeweils einem Abschnitt ”B” der 2B entsprechen;
  • 7A, 8A, 9A, 10A, 11A, 12A und 13A Querschnittsansichten sind, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen und Querschnittsansichten entsprechen, welche jeweils entlang den Linien I-I' und II-II' der 1 aufgenommen sind;
  • 7B, 8B, 9B, 10B, 11B, 12B und 13B Querschnittsansichten sind, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen und Querschnittsansichten entsprechen, welche jeweils entlang den Linien III-III' und IV-IV' der 1 aufgenommen sind;
  • 14 ein schematisches Blockschaltbild ist, welches ein elektronisches System gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG DER BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Um beispielhafte Ausführungsformen spezifischer zu beschreiben, werden verschiedene Merkmale im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. Die beispielhaften Ausführungsformen jedoch welche beschrieben werden sind nicht darauf beschränkt.
  • 1 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulicht. 2A ist eine Querschnittsansicht, welche Querschnitte veranschaulicht, welche entlang Linien I-I' und II-II' der 1 aufgenommen sind. 2B ist eine Querschnittsansicht, welche Querschnitte veranschaulicht, welche entlang Linien III-III' und IV-IV' der 1 aufgenommen sind. Die 3A, 3C, 4A, 5A und 6A sind vergrößerte Ansichten, welche jeweils einem Abschnitt ”A” der 2A entsprechen. Die 3B, 4B, 5B und 6B sind vergrößerte Ansichten, welche jeweils einem Abschnitt ”B” der 2B entsprechen.
  • Bezugnehmend auf die 1, 2A, 2B, 3A und 3B kann ein Substrat 100 einen n-Typ-MOS-Feldeffekttransistor(NMOSFET = n-Type-MOS-Field Effect Transistor = n-Typ-MOS-Feldeffekttransistor)-Bereich NR und einen p-Typ-MOS-Feldeffekttransistor(PMOSFET = p-Type-MOS-Field Effect Transistor = p-Typ-MOS-Feldeffekttransistor)-Bereich PR aufweisen. Das Substrat 100 kann ein Halbleitersubstrat sein. Beispielsweise kann das Substrat 100 ein Siliziumsubstrat, ein Germaniumsubstrat oder ein Silizium-auf-Isolator(SOI = Silicon On Insulator = Silizium-auf-Isolator)-Substrat aufweisen. Der n-MOSFET-Bereich NR und der PMOS-Bereich PR können in beispielsweise einer ersten Richtung D1 angeordnet sein. Die erste Richtung D1 kann parallel zu einer oberen Oberfläche des Substrats 100 sein. N-Typ-Transistoren können in dem NMOSFET-Bereich NR angeordnet sein, und p-Typ-Transistoren können in dem PMOSFET-Bereich PR angeordnet sein.
  • Aktive Strukturen AP können in dem NMOSFET und PMOSFET-Bereich NR und PR angeordnet sein. Die aktiven Strukturen AP können in der ersten Richtung D1 angeordnet sein und können sich in einer zweiten Richtung D2 erstrecken, welche die erste Richtung D1 kreuzt, und parallel zu der oberen Oberfläche des Substrats 100. Die aktiven Strukturen AP können nach oben von dem Substrat 100 hervorstehen.
  • Beispielsweise können die aktiven Strukturen AP in einer dritten Richtung D3 rechtwinklig zu der oberen Oberfläche des Substrats (beispielsweise orthogonal zu der ersten und zweiten Richtung D1 und D2) hervorstehen. Die aktiven Strukturen AP können jeweils beispielsweise ein Abschnitt des Substrats 100 sein. In einigen Ausführungsformen können die aktiven Strukturen AP jeweils eine epitaktische Schicht aufweisen, welche von dem Substrat 100 aufgewachsen ist. Die aktiven Strukturen AP in dem NMOSFET-Bereich NR können eine p-Typ-Leitfähigkeit haben und die aktiven Strukturen AP in dem PMOSFET-Bereich PR können eine n-Typ-Leitfähigkeit haben. Obwohl zwei aktive Strukturen AP in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR in den Zeichnungen veranschaulicht sind, sind die beispielhaften Ausfühungsformen des erfinderischen Konzepts nicht darauf beschränkt.
  • In einigen Ausführungsformen können die aktiven Strukturen AP in dem NMOSFET-Bereich NR voneinander durch einen ersten Abstand d1 beabstandet sein, und die aktiven Strukturen AP in dem PMOSFET-Bereich PR können voneinander durch einen zweiten Abstand d2 beabstandet sein. Benachbarte eine der aktiven Strukturen AP in dem NMOSFET-Bereich NR und der aktiven Strukturen AP in dem PMOSFET-Bereich PR können voneinander durch einen dritten Abstand d3 größer als den ersten und zweiten Abstand d1 und d2 beabstandet sein. Der dritte Abstand d3 kann ein minimaler Abstand sein, durch welchen der NMOSFET-Bereich NR und der PMOSFET-Bereich PR, welche unterschiedliche Leitfähigkeitstypen haben, voneinander getrennt sind. Der erste Abstand d1 kann im Wesentlichen gleich zu dem zweiten Abstand d2 sein, Ausführungsformen des erfinderischen Konzepts sind jedoch nicht darauf beschränkt.
  • Jede der aktiven Strukturen AP kann einen ersten Bereich R1 unter einer Gatestruktur GS und einen zweiten Bereich R2 an entgegengesetzten Seiten der Gatestruktur GS aufweisen. Eine obere Oberfläche U2 des zweiten Bereiches R2 ist niedriger als eine obere Oberfläche US1 des ersten Bereichs R1 relativ zu der oberen Oberfläche des Substrats 100. In einigen Ausführungsformen kann die obere Oberfläche U2 des zweiten Bereichs R2 eine konkav geformte Konfiguration in Richtung des Substrats 100 in einer Querschnittsansicht haben. In diesem Fall kann eine Höhe der oberen Oberfläche U2 des zweiten Bereichs R2 einer Höhe eines untersten Abschnitts der oberen Oberfläche U2 des zweiten Bereichs R2 entsprechen.
  • Eine Vorrichtungsisolierstruktur ST kann auf dem Substrat 100 angeordnet sein, um einen Abschnitt der Seitenwände jeder der aktiven Strukturen AP zu bedecken. Obere Abschnitte der aktiven Strukturen AP können durch die Vorrichtungsisolierstruktur ST freigelegt sein. Beispielsweise können obere Abschnitte der ersten Bereiche R1 duch die Vorrichtungsisolierstruktur SP freigelegt sein. Die freigelegten oberen Abschnitte der ersten Bereiche R1 können als aktive Finnen AF definiert sein. Jede der aktiven Firmen AF kann selektiv oder lokal unter der Gatestruktur GS angeordnet. Die Vorrichtungsisolierstruktur ST kann einen dritten bis fünften Bereich R3, R4 und R5 aufweisen. Der dritte Bereich R3 kann unter der Gatestruktur RS positioniert sein und kann vertikal mit der Gatestruktur GS überlappen.
  • Der vierte und fünfte Bereich R4 und R5 können an entgegengesetzten Seiten der Gatestruktur GS positioniert sein und horizontal von dem dritten Bereich R3 beabstandet sein. Beispielsweise können der vierte und fünfte Bereich R4 und R5 zwischen den Gatestrukturen GS positioniert sein. Der vierte Bereich R4 kann zwischen benachbarten Finnen-Aktivstrukturen AP in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR positioniert sein. Der fünfte Bereich R5 kann an einer Seite eines Paars der aktiven Strukturen AP in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR positioniert sein. Der fünfte Bereich R5 kann zwischen benachbarten einen der Finnen-Aktivstrukturen AP in dem NMOSFET-Bereich NR und den Finnen-Aktivstrukturen AP in dem PMOSFET-Bereich PR positioniert sein. Obere Abschnitte des vierten und fünften Bereichs R4 und R5 können ausgespart sein. Demnach können der vierte und fünfte Bereich R4 und R5 jeweils einen ersten Aussparungsbereich RA1 haben, welcher eine erste untere Oberfläche bzw. Bodenoberfläche BSa hat, und einen zweiten Aussparungsbereich RA2, welcher eine zweite Bodenoberfläche BSb hat, wie in 3B gezeigt ist. Beispielsweise können der vierte und fünfte Bereich R4 und R5 untere Abschnitte von oberen Oberflächen haben, welche jeweils der ersten Bodenoberfläche BSa und der zweiten Bodenoberfläche BSb entsprechen. Die ausgesparten Tiefen des ersten und zweiten Aussparungsbereichs RA1 und RA2 können unterschiedlich voneinander sein abhängig von einer Integrationsdichte der Finnen-Aktivstrukturen AP. Beispielsweise kann ein Abschnitt der Vorrichtungsisolierstruktur ST an einem Bereich, an dem ein Raum zwischen den aktiven Strukturen AP schmal ist, beispielsweise an einem Bereich hoher Strukturdichte weniger ausgespart sein als ein anderer Abschnitt des Vorrichtungsisolierbereichs an einem Bereich, an dem ein Raum zwischen den aktiven Strukturen AP breit ist, beispielsweise an einem Bereich mit niedriger Strukturdichte. In anderen Worten gesagt kann die erste Bodenoberfläche BSa des ersten Aussparungsbereichs RA1 niedriger sein als eine obere Oberfläche des dritten Bereichs R3 der Vorrichtungsisolierstruktur ST und kann höher sein als die zweite Bodenoberfläche BSb des zweiten Aussparungsbereichs RG2 relativ zu der oberen Oberfläche des Substrats 100. Die Vorrichtungsisolierstruktur ST kann beispielsweise Siliziumoxid aufweisen.
  • Die Gatestruktur GS kann auf dem Substrat 100 angeordnet sein. Die Gatestruktur GS kann sich in der ersten Richtung D1 erstrecken und kann die aktiven Strukturen AP jedes der NMOSFET- und PMOSFET-Bereiche NR und PR schneiden. Beispielsweise kann die Gatestruktur GS obere Oberflächen und Seitenwände der aktiven Firmen AF und die obere Oberfläche der Vorrichtungsisolierstruktur ST zwischen den aktiven Finnen AP (beispielsweise die obere Oberfläche des dritten Bereiches R3) bedecken. Auf jede der aktiven Firmen AF, welche lokal unter der Gatestruktur GS positioniert ist, kann Bezug genommen werden als ein Kanalbereich CH. Eine Mehrzahl von Gatestrukturen GS kann auf dem Substrat 100 vorgesehen sein. Die Mehrzahl der Gatestrukturen GS kann in der zweiten Richtung D2 angeordnet sein. In einigen Ausführungsformen können wenigstens zwei Gatestrukturen GS angeordnet sein, um eine Reihe zu bilden, und sie können voneinander in der ersten Richtung D1 (beispielsweise einer längsgerichteten Richtung einer Gateelektrode) getrennt sein. Beispielsweise können die zwei Gatestrukturen GS, welche eine Reihe bilden, voneinander durch einen vierten Abstand d4 beabstandet sein, welcher geringer ist als der dritte Abstand d3 in der ersten Richtung D1. Eine der zwei Gatestrukturen GS, welche eine Reihe bilden, können die aktiven Strukturen AP des NMOSFET-Bereichs NR schneiden, und eine andere der zwei Gatestrukturen GS kann die aktiven Strukturen AP des PMOSFET-Bereichs PR schneiden. Die zwei Gatestrukturen GS, welche eine Reihe bilden, können einen Abschnitt des dritten Bereichs R3 der Vorrichtungsisolierstruktur ST freilegen. Auf den freigelegten Abschnitt des dritten Bereichs R3 der Vorrichtungsisolierstruktur ST kann Bezug genommen werden als ein sechster Bereich R6. Ein oberer Abschnitt des sechsten Bereichs R6 kann wie der vierte und fünfte Bereich R4 und R5 ausgespart sein. Eine obere Oberfläche des sechsten Bereichs R6 kann eine konkav geformte Konfiguration in Richtung des Substrats 100 in einer Querschnittsansicht haben.
  • Die Gatestruktur GS kann eine Gateelektrode GE, eine dielektrische Gatestruktur GD und eine Gatedeckstruktur GP aufweisen. Die Gatestruktur GS, wie sie obenstehend beschrieben ist, kann sich in der ersten Richtung D1 erstrecken, um wenigstens eine der aktiven Strukturen AP zu schneiden. Demzufolge kann die Gateelektrode GE einen ersten Abschnitt P1 auf dem ersten Bereich R1 der aktiven Struktur AP, einen zweiten Abschnitt P2 auf dem dritten Bereich R3 der Vorrichtungsisolierstruktur ST aufweisen. In einer Draufsicht kann der erste Abschnitt P1 der Gatestruktur GS mit dem ersten Bereich R1 überlappen und der zweite Abschnitt P2 der Gatestruktur GS kann mit dem dritten Bereich R3 überlappen. In einigen Ausführungsformen kann der zweite Abschnitt P2 einen Vorsprung 110b aufweisen, welcher nach außen von Seitenwänden der Gatestruktur GS hervorsteht, wie in 3A gezeigt ist. Der Vorsprung 110b kann eine nach unten geneigte Seitenwand aufweisen. Ein Seitenwandprofil des ersten Abschnitts P1 kann von einem Seitenwandprofil des zweiten Abschnitts P2 unterschiedlich sein. Beispielsweise kann eine Seitenwand des ersten Abschnitts P1 im Wesentlichen vertikal zu der oberen Oberfläche des Substrats 100 sein und eine Seitenwand des zweiten Abschnitts P2 kann einen geneigten Abschnitt und einen im Wesentlichen vertikalen Abschnitt relativ zu der oberen Oberfläche des Substrats 100 aufweisen (oder eine Seitenwand des zweiten Abschnitts P2 kann eine konkav geformte Konfiguration haben). In anderen Worten gesagt kann eine Breite W1b des ersten Abschnitts P1 im Wesentlichen gleich an oberen und unteren Teilen des ersten Abschnitts P1 sein, und eine untere Breite W2b des zweiten Abschnitts P2 kann größer als eine obere Breite W1b des zweiten Abschnitts P2 sein, welche im Wesentlichen gleich zu der Breite W1b des ersten Abschnitts P1 ist. Die Gateelektrode GE kann wenigstens eines eines leitfähigen Metallnitrids, beispielsweise Titannitrid und/oder Tantalnitrid, und eines Metalls, beispielsweise Aluminium und/oder Wolfram, aufweisen.
  • Die dielektrische Gatestruktur GD kann zwischen der Gateelektrode GE und den aktiven Finnen AF angeordnet sein. Die dielektrische Gatestruktur GD kann sich von den aktiven Finnen AF zu der Vorrichtungsisolierstruktur ST erstrecken, um die obere Oberfläche des dritten Bereichs R3 der Vorrichtungsisolierstruktur ST zu bedecken. Die dielektrische Gatestruktur GD kann sich entlang einer Bodenberfläche der Gateelektrode GE erstrecken. Ferner kann die dielektrische Gatestruktur GD zwischen der Gateelektrode GE und einem Gateabstandshalter GSP angeordnet sein. Die dielektrische Gatestruktur GD kann ein dielektrisches Material mit hohem k aufweisen. Beispielsweise kann die dielektrische Gatestruktur GD Hafniumoxid, Hafniumsilikat, Zirkonoxid und/oder Zirkonsilikat aufweisen, ist jedoch nicht darauf beschränkt. Die Gatedeckstruktur GP kann an einer oberen Oberfläche der Gateelektrode GE angeordnet sein und sich in der ersten Richtung D1 erstrecken. Die Gatedeckstruktur GP kann beispielsweise Siliziumnitrid oder Siliziumoxynitrid aufweisen.
  • Der Gateabstandshalter GSP kann an Seitenwänden der Gatestruktur GS angeordnet sein (beispielsweise Seitenwänden der Gateelektrode GE). Der Gateabstandshalter GSP kann an ersten Seitenwänden der Gatestruktur GS angeordnet sein, welche zueinander entgegensetzt in der zweiten Richtung D2 sind. Der Gateabstandshalter GSP kann ferner an zweiten Seitenwänden der Gatestruktur GS angeordnet sein, welche entgegensetzt zueinander in der ersten Richtung D1 sind. Beispielsweise kann der Gateabstandshalter GSP ein Paar von Leitungstyp-Abschnitten haben, welche sich entlang der ersten Seitenwände der Gateelektrode GE in der ersten Richtung D1 erstrecken und ein Paar von Verbindungsabschnitten, welche das Paar von Leitungstyp-Abschnitten verbinden und sich entlang den zweiten Seitenwänden der Gateelektrode GE erstrecken. Demnach kann der Gateabstandshalter GSP eine Schleifenform in einer Draufsicht haben. In anderen Worten gesagt kann der Gateabstandshalter GSP die Seitenwände der Gatestruktur GS umgeben (beispielsweise die Seitenwände der Gateelektrode GE).
  • Der Gateabstandshalter GSP kann vorgesehen sein, um eine Einzelschichtstruktur oder eine Mehrschichtstruktur zu haben. Als ein Beispiel kann der Gateabstandshalter GSP einen ersten Gateabstandshalter SP1 auf den Seitenwänden der Gatestruktur GS und einen zweiten Gateabstandshalter SP2 an äußeren Seitenwänden des ersten Gateabstandshalters SP1 aufweisen. Der erste Gateabstandshalter SP1 kann zwischen der Gatestruktur GS (beispielsweise der Gateelektrode GE) und dem zweiten Gateabstandshalter SP2 angeordnet sein. Eine Dicke des zweiten Gateabstandshalters SP1 kann im Wesentlichen gleich oder größer sein als eine Dicke des ersten Gateabstandshalters SP2, ist jedoch darauf beschränkt. In einigen Ausführungsformen können der erste und der zweite Gateabstandshalter SP1 und SP2 ein gleiches Material aufweisen, beispielsweise Siliziumnitrid, Siliziumoxynitrid und/oder Siliziumoxicarbonitrid. In diesem Fall kann der Gateabstandshalter GSP eine Einzelschichtstruktur haben. In anderen Ausführungsformen können der erste und der zweite Gateabstandshalter SP1 und SP2 unterschiedliche Materialien aufweisen. Beispielsweise kann der erste Gateabstandshalter SP1 Siliziumoxicarbonitrid aufweisen und der zweite Gateabstandshalter SP2 kann Siliziumnitrid aufweisen. Alternativ kann der erste Gateabstandshalter SP1 Siliziumnitrid aufweisen, und der zweite Gateabstandshalter SP2 kann Siliziumoxicarbonitrid aufweisen. Demnach kann der Gateabstandshalter GSP eine Doppelschichtstruktur haben. In einigen Ausführungsformen kann der Gateabstandshalter GSP eine Struktur haben, welche aus drei oder mehr Schichten gebildet ist.
  • Da die Gateelektrode GE den Vorsprung 110b hat, kann eine zweite Dicke t2 eines unteren Abschnitts des Gateabstandshalters GSP, welcher horizontal den Vorsprung 110b überlappt, in einer nach unten gerichteten Richtung in Richtung des Substrats 100 verringert sein (beispielsweise wenn er näher zu der Vorrichtungsisolierstruktur ST ist), wie in 3A gezeigt ist. Ein oberer Abschnitt des Gateabstandshalters GSP über dem Vorsprung 110b kann eine erste Dicke t1 haben, welche in der nach unten gerichteten Richtung in Richtung des Substrats 100 im Wesentlichen gleich ist. Die erste und die zweite Dicke t1 und t2 können als eine horizontale Breite oder ein Abstand zwischen der Seitenwand der Gatestruktur GS und einer äußeren Seitenwand des Gateabstandshalters GSP definiert sein.
  • Eine erste und eine zweite Abstandshalterschutzstruktur 120P1 und 120P2 können jeweils auf dem vierten und sechsten Bereich R4 und R6 der Vorrichtungsisolierstruktur ST angeordnet sein, wie in den 1, 2A und 2B gezeigt ist. Die erste und die zweite Abstandshalterschutzstruktur 120P1 und 120P2 können eine Fehlfunktion verringern oder verhindern, welche durch die verringerte Dicke des unteren Abschnitts der Gateelektrode GE verursacht wird. Jede der ersten und zweiten Abstandshalterschutzstrukturen 120P1 und 120P2 kann die obere Oberfläche der Vorrichtungsisolierstruktur ST darunter berühren bzw. kontaktieren und kann mit dem unteren Abschnitt des Gateabstandshalters GSP verbunden sein. Die erste und die zweite Abstandshalterschutzstruktur 120P1 und 120P2 kann jeweils eine Einschichtstruktur haben oder eine Mehrschichtstruktur. Beispielsweise kann die erste und die zweite Abstandshalterschutzstruktur 120P1 und 120P2 jeweils eine erste Unterabstandshalterschutzstruktur 122P haben, welche die obere Oberfläche der Vorrichtungsisolierstruktur ST berührt, und eine zweite Unterabstandshalterschutzstruktur 124P auf der ersten Unterabstandshalterschutzstruktur 122P. In einigen Ausführungsformen können die erste und die zweite Abstandshalterschutzstruktur 120P1 und 120P2 jeweils nur die erste Unterabstandshalterschutzstruktur 122P aufweisen. Die erste und die zweite Unterabstandshalterschutzstruktur 122P und 124P kann jeweils dasselbe Material aufweisen wie der erste und der zweite Gateabstandshalter SP1 und SP2. Als ein Beispiel können die erste und die zweite Unterabstandshalterschutzstruktur 122P und 124P Siliziumnitrid, Siliziumoxynitrid und/oder Siliziumoxicarbonitrid aufweisen.
  • Die erste Abstandshalterschutzstruktur 120P1 auf dem vierten Bereich R4 der Vorrichtungsisolierstruktur ST zwischen den benachbarten Gateelektroden GE in der zweiten Richtung D2 kann gemeinsam verbunden sein mit (oder integral gekoppelt sein mit) einem Paar der Gateabstandshalter GSP, welche voneinander durch den vierten Bereich R4 in der zweiten Richtung D2 beabstandet sind und an entgegensetzten einen der Seitenwände von benachbarten Gateelektroden GE in der zweiten Richtung D2 angeordnet sind. Die erste Abstandshalterschutzstruktur 120P1 kann sich zwischen den benachbarten Gateelektroden GE in der zweiten Richtung D2 erstrecken und zwischen benachbarten Source-/Drainbereichen in der ersten Richtung D1. In einer Querschnittsansicht, aufgenommen entlang der zweiten Richtung D2, können das Paar der Gateabstandshalter GSP auf den entgegensetzten einen der Seitenwände von benachbarten Gateelektroden GE in der zweiten Richtung D2 und die erste Abstandshalterschutzstruktur 120P1, welche zwischen dem Paar der Gateabstandshalter GSP erstreckt, miteinander verbunden sein, um eine U-förmige Konfiguration zu haben. Ferner kann die erste Abstandshalterschutzstruktur 120P1 auf dem vierten Bereich R4 zwischen den benachbarten Gateelektroden GE in der zweiten Richtung D2 eine Gesamtheit der oberen Oberfläche des vierten Bereichs R4 darunter bedecken. Die zweite Abstandshalterschutzstruktur 120P2 auf dem sechsten Bereich R6 der Vorrichtungsisolierstruktur ST zwischen den benachbarten Gateelektroden GE in der ersten Richtung D1 (beispielsweise einer längsgerichteten Richtung der Gateelektrode GE) kann gemeinsam verbunden sein mit (oder integral gekoppelt mit) einem Paar der Gateabstandshalter GSP, welche voneinander durch den sechsten Bereich R4 in der ersten Richtung D1 beabstandet sind und an entgegensetzten einen der Seitenwände von benachbarten Gateelektroden GE in der ersten Richtung D1 angeordnet sind. In anderen Worten gesagt kann das Paar der Gateabstandshalter GSP, welche voneinander durch den sechsten Bereich R6 in der ersten Richtung D1 beabstandet sind, miteinander durch die zweite Abstandshalterschutzstruktur 120P2 verbunden sein.
  • In einigen Ausführungsformen kann, wie in den 3A und 3B gezeigt ist, die erste Abstandshalterschutzstruktur 120P1 eine dritte Dicke t3 haben, welche im Wesentlichen gleich zu der ersten Dicke t1 des oberen Abschnitts des Gateabstandshalters GSP ist. Die dritte Dicke t3 kann als eine vertikale Dicke der ersten Abstandshalterschutzstruktur 120P1 auf der ersten Bodenoberfläche BSa des ersten Aussparungsbereichs RA1 definiert sein. Ein Abschnitt der ersten Abstandshalterschutzstruktur 120P1 kann über die obere Oberfläche U2 des zweiten Bereichs R2 der aktiven Struktur AP hervorstehen, um Seitenwände von Source-/Drainbereichen SD benachbart dazu zu berühren.
  • Die Source-/Drainbereiche SD können an entgegensetzten Seitenwänden der Gatestrukturen GS angeordnet sein. Die Source-/Drainbereiche SD können auf dem zweiten Bereich R2 der aktiven Strukturen AP angeordnet sein. Die Source-/Drainbereiche SD in dem NMOSFET-Bereich NR können eine n-Typ-Leitfähigkeit (beispiels n-Typ-Dotierungen) haben, und die Source-/Drainbereiche SD in dem PMOSFET-Bereich PR können eine p-Typ-Leitfähigkeit (beispielsweise p-Typ-Dotierungen) haben. In einigen Ausführungsformen können die Source-/Drainbereiche SD eine epitaktische Struktur aufweisen, welche unter Verwendung der aktiven Struktur AP als einer Keimschicht aufgewachsen ist. In diesem Fall können die Source-/Drainbereiche SD in dem NMOSFET-Bereich NR ein Material aufweisen, welches eine Zugspannung auf die Kanalbereich CH vermittelt, und die Source-/Drainbereiche SD in dem PMOSFET-Bereich PR können ein Material aufweisen, welches eine Druckbelastung auf die Kanalbereiche CH vermittelt. In einigen Ausführungsformen können, wenn das Substrat 100 ein Siliziumsubstrat ist, die Source-/Drainbereiche SD in dem NMOSFET-Bereich NR eine Siliziumkarbid(SiC)-Schicht aufweisen, deren Gitterkonstante geringer ist als diejenige von Silizium, oder einer Silizium(Si)-Schicht, deren Gitterkonstante gleich zu derjenigen des Siliziumsubstrats 100 ist, und der Source-/Drainbereich SD in dem PMOSFET-Bereich PR kann eine Silizium-Germanium(SiGe)-Schicht aufweisen, deren Gitterkonstante größer ist als diejenige von Silizium. Jeder der Kanalbereiche CH in dem NMOSFET- und PMOSFET-Bereichen NR und PR kann zwischen benachbarten Source-/Drainbereichen SD in der zweiten Richtung D2 angeordnet sein.
  • In einer Querschnittsansicht, aufgenommen entlang der ersten Richtung D1, können benachbarte Source-/Drainbereiche SD in der ersten Richtung D1 in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR miteinander verbunden sein (oder integral miteinander gekoppelt sein). Beispielsweise können erste Seitenwände SW1, welche einander zugewandt sind, unter Seitenwänden der benachbarten Source-/Drainbereiche SD in der ersten Richtung D1 miteinander verbunden sein. Ein Luftspalt AG oder Hohlraum kann unter einem verbundenen Abschnitt SWC der ersten Seitenwände SW1 der Source-/Drainbereiche SD angeordnet sein. Der Luftspalt AG kann ein Bereich sein, in welchem ein Material einer festen Phase nicht vorgesehen ist und kann ein leerer Raum sein. In einigen Ausführungsformen kann der Luftspalt AG mit einem Gas gefüllt sein. Gemäß Ausführungsformen des erfinderischen Konzepts kann ein Boden des Luftspalts AG durch eine obere Oberfläche der ersten Abstandshalterschutzstruktur 120P1 auf dem vierten Bereich R4 begrenzt sein. In einigen Ausführungsformen können untere Abschnitte der verbundenen ersten Seitenwände SW1 der benachbarten Source-/Drainbereiche SD in der ersten Richtung D1 die erste Abstandshalterschutzstruktur 120P1 berühren. Die erste Abstandshalterschutzstruktur 120P1 kann gemeinsam die benachbarten Source-/Drainbereich SD in der ersten Richtung D2 berühren. Indes können in einer Querschnittsansicht, aufgenommen entlang der ersten Richtung D1 zweite Seitenwände SW2 (beispielsweise äußere Seitenwände), welche den ersten Seitenwänden SW1 der benachbarten Source-/Drainbereiche SD entgegensetzt sind, eine tiefe Spitze (steep tip) in einer lateralen Richtung (oder in der ersten Richtung D1) haben. In anderen Worten gesagt können die zweiten Seitenwände SW2 der Source-/Drainbereiche SD jeweils einen unteren Abschnitt aufweisen, welcher im Wesentlichen negativ relativ zu der oberen Oberfläche des Substrats 100 geneigt ist, und einen oberen Abschnitt, welcher im Wesentlichen positiv relativ zu der oberen Oberfläche des Substrats 100 geneigt ist.
  • Die erste Abstandshalterschutzstruktur 120P1 und die Source-/Drainbereiche SD können in verschiedenen Formen vorgesehen sein. In einigen beispielhaften Ausführungsformen kann, wie in den 4A und 4B veranschaulicht ist, die erste Abstandshalterschutzstruktur 120P1 die ersten Seitenwände SW1 der Source-/Drainbereiche SD, welche benachbart dazu sind, nicht berühren. In diesem Fall kann die dritte Dicke t3 der erste Abstandshalterschutzstruktur 120P1 geringer sein als die erste Dicke t1 des Gateabstandshalters GSP.
  • In einigen beispielhaften Ausführungsformen können, wie in den 5A und 5B veranschaulicht ist, verbleibende Abstandshalter 120R an den zweiten Seitenwänden SW2 der Source-/Drainbereiche SD angeordnet sein. Die unteren Abschnitte der zweiten Seitenwände SW2 der Source-/Drainbereiche SD können die verbleibenden Abstandshalter 120R berühren. Demzufolge kann ein unterer Abschnitt jeder der Source-/Drainbereiche SD eine Breite haben, welche einem Abstand zwischen der ersten Abstandshalterschutzstruktur 120P1 und den verbleibenden Abstandshaltern 120R entspricht. Die verbleibenden Abstandshalter 120R können auf der oberen Oberfläche des fünften Bereichs R5 der Vorrichtungsisolierstruktur ST benachbart zu dem zweiten Bereich R2 der aktiven Struktur AP angeordnet sein. Die verbleibenden Abstandshalter 120R können jeweils einen ersten verbleibenden Abstandshalter 122R, welcher eine entsprechende eine der zweiten Seitenwände SW2 der Source-/Drainbereiche SD berührt, und einen zweiten verbleibenden Abstandshalter 124R aufweisen, welcher auf der entsprechenden einen der zweiten Seitenwände SW2 der Source-/Drainbereiche SD ist. Der erste verbleibende Abstandshalter 122R kann zwischen dem zweiten verbleibenden Abstandshalter 124R und jeder der zweiten Seitenwände SW2 der Source-/Drainbereiche SD angeordnet sein. Der erste und der zweite verbleibende Abstandshalter 122R und 124R können jeweils dasselbe Material aufweisen wie der erste und zweite Gateabstandshalter SP1 und SP2.
  • In einigen beispielhaften Ausführungsformen können, wie in den 6A und 6B veranschaulicht ist, die ersten Seitenwände SW1, welche einander zugewandt sind, von benachbarten Source-/Drainbereichen SD voneinander beabstandet sein. Indes kann eine beispielhafte Ausführungsform der 6A und 6B auf die beispielhafte Ausführungsform der 4A und 4B und die beispielhafte der 5A und 5B angewandt werden.
  • Bezugnehmend wiederum auf die 1, 2A, 2B, 3A und 3B kann eine unter Zwischenschichtisolierschicht 140 angeordnet sein, um die Source-/Drainbereiche SD und die Seitenwände der Gatestruktur GS zu bedecken. Eine obere Oberfläche der unteren Zwischenschichtisolierschicht 140 kann im Wesentlichen koplanar mit oberen Oberflächen der Gatestrukturen GS und Gateabstandshaltern GSP sein. Die untere Zwischenschichtisolierschicht 140 kann beispielsweise eine Siliziumoxidschicht und/oder eine dielektrische Schicht mit kleinem k aufweisen. Die untere Zwischenschichtisolierschicht 140 kann die obere Oberfläche des fünften Bereichs R5 der Vorrichtungsisolierstruktur ST bedecken. Obwohl in den Zeichnungen nicht veranschaulicht kann eine Kontaktätzstoppschicht zwischen der unteren Zwischenschichtisolierschicht 140 und der Vorrichtungsisolierstruktur ST, zwischen der unteren Zwischenschichtisolierschicht 140 und den Source-/Drainbereichen SD und/oder zwischen der Zwischenschichtisolierschicht 140 und den Gatestrukturen GS zwischenliegend angeordnet sein. Beispielsweise kann die Kontaktätzstoppschicht die oberen Oberflächen der fünften Bereiche R5 bedecken und kann sich zwischen der unteren Zwischenschichtisolierschicht 140 und den Source-/Drainbereichen SD und zwischen der unteren Zwischenschichtisolierschicht 140 und den Gatestrukturen GS erstrecken. Die Kontaktätzstoppschicht kann beispielsweise eine Siliziumoxidschicht und/oder eine dielektrische Schicht mit niedrigem k aufweisen.
  • Eine obere Zwischenschichtisolierschicht kann auf der unteren Zwischenschichtisolierschicht 140 angeordnet sein. Die obere Zwischenschichtisolierschicht kann die oberen Oberflächen der Gatestrukturen GS bedecken. Die obere Zwischenschichtisolierschicht kann beispielsweise eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine dielektrische Schicht mit niedrigem k aufweisen. Erste Kontaktstecker und zweite Kontaktstecker, welche die obere Zwischenschichtisolierschicht und die untere Zwischenschichtisolierschicht 140 durchdringen, können vorgesehen sein, um elektrisch jeweils mit den Source-/Drainbereichen SD und den Gateelektroden GE verbunden zu sein. Zwischenverbindungsleitungen können an der oberen Zwischenschichtisolierschicht angeordnet sein, um die ersten und zweiten Kontaktstecker zu kontaktieren. Die Zwischenverbindungsleitungen können konfiguriert sein, um Spannungen an die Source-/Drainbereiche SD und die Gateelektroden GE über den ersten und zweiten Kontaktstecker anzulegen. Der erste und zweite Kontaktstecker und die Zwischenverbindungsleitungen können beispielsweise ein leitfähiges Material aufweisen In einer typischen Fin-Feldeffekttransistor(Fin-FET)-Struktur in welcher eine Gateelektrode aktive Strukturen, welche von einem Substrat hervorstehen, schneidet, kann die Gateelektrode einen ersten Abschnitt auf den aktiven Strukturen und einen zweiten Abschnitt zwischen aktiven Strukturen aufweisen. Der zweite Abschnitt kann gebildet sein, um einen Formfaktor größer als der erste Abschnitt zu haben. Als ein Ergebnis kann ein unterer Abschnitt des zweiten Abschnitts einen Vorsprung aufweisen, welcher eine nach unten gerichtete geneigte Seitenwand hat, und ein Abschnitt eines Gateabstandshalters auf dem Vorsprung kann relativ eine dünne Dicke haben. Während der folgenden Vorgänge kann ein Leckagepfad (beispielsweise ein winziges Loch, welches durch den Gateabstandshalter hindurchtritt) in dem dünnen Abschnitt des Gateabstandshalters gebildet werden. Ein leitfähiges Material der Gateelektrode GE kann durch den Leckagepfad (es sei auf Abschnitt C der 3C Bezug genommen) durchsickern. Demzufolge kann ein elektrischer Kurzschluss zwischen der Gateelektrode und Source-/Drainbereichen benachbart zu der Gateelektrode auftreten. Darüber hinaus kann die Wahrscheinlichkeit einer Fehlfunktion aufgrund des elektrischen Kurzschlusses in einem Hochstrukturdichtebereich, beispielsweise in einem Bereich, in dem ein Abstand zwischen den aktiven Strukturen eng ist, zunehmen. Gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts jedoch kann die Abstandshalterschutzstruktur, welche mit dem Abstandshalter auf dem Vorsprung verbunden ist, in dem engen Bereich zwischen den aktiven Strukturen vorgesehen sein, um eine Erzeugung des Leckagepfades zu verhindern, wodurch der elektrische Kurzschluss zwischen den Source-/Drainbereichen und der Gateelektrode verhindert wird, oder um die Wahrscheinlichkeit zu verringern, dass solch ein Kurzschluss auftritt. Als ein Ergebnis kann die Halbleitervorrichtung verbesserte elektrische Charakteristiken und Zuverlässigkeit haben.
  • Hierin nachstehend wird ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts beschrieben werden. Die 7A, 8A, 9A, 10A, 11A, 12A und 13A sind Querschnittsansichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen und entsprechend Querschnittsansichten, aufgenommen jeweils entlang der Linien I-I' und II-II' der 1. Die 7B, 8B, 9B, 10B, 11B, 12B und 13B sind Querschnittsansichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts veranschaulichen und entsprechen Querschnittsansichten, aufgenommen jeweils entlang der Linien III-III' und IV-IV' der 1.
  • Bezugnehmend auf die 7A und 7B kann ein Substrat 100, welches einen NMOSFET-Bereich NR und einen PMOSFET-Bereich PR aufweist, vorgesehen sein. Das Substrat 100 kann ein Halbleitersubstrat sein, beispielsweise ein Siliziumsubstrat, ein Germaniumsubstrat oder ein Silizium-auf-Isolator(SOI)-Substrat. N-Typ-Transistoren können in dem NMOSFET-Bereich NR gebildet sein und p-Typ-Transistoren können in dem PMOSFET-Bereich PR gebildet sein. Der NMOSFET-Bereich NR und der PMOSFET-Bereich können in einer ersten Richtung D1 angeordnet sein, welche parallel zu einer oberen Oberfläche des Substrats 100 ist.
  • Das Substrat 100 kann strukturiert werden, um Gräben 101 zu bilden, welche aktive Strukturen AP in den NMOSFET- und PMOSFET-Bereichen definieren. Die aktiven Strukturen AP können gebildet werden, um in der ersten Richtung D1 angeordnet zu sein und sich in einer zweiten Richtung D2 zu erstrecken, welche die erste Richtung D1 kreuzt und parallel zu der oberen Oberfläche des Substrats 100 ist. Die aktiven Strukturen AP können von dem Substrat 100 in einer dritten Richtung D3 hervorstehen, welche vertikal zu der oberen Oberfläche des Substrats 100 ist. Die aktiven Strukturen AP in dem NMOSFET-Bereich NR können mit p-Typ-Dotierungen dotiert sein, um eine p-Typ-Leitfähigkeit zu haben, und die aktiven Strukturen AP in dem PMOSFET-Bereich PR können mit n-Typ-Dotierungen dotiert sein, um eine n-Typ-Leitfähigkeit zu haben. In einigen Ausführungsformen können die aktiven Strukturen AP in dem NMOSFET-Bereich NR voneinander durch einen ersten Abstand d1 beabstandet sein, und die aktiven Strukturen AP in dem PMOSFET-Bereich PR können voneinander durch einen zweiten Abstand d2 beabstandet sein. Benachbarte eine der aktiven Strukturen AP in dem NMOSFET-Bereich NR und der aktiven Strukturen AP in dem PMOSFET-Bereich PR können voneinander durch einen dritten Abstand d3 beabstandet sein. Der dritte Abstand d3 kann größer sein als der erste und der zweite Abstand d1 und d2. Der dritte Abstand d3 kann ein minimaler Abstand sein, um den NMOSFET-Bereich NR und den PMOSFET-Bereich PR zu trennen, welche unterschiedliche Leitfähigkeitstypen haben. Der erste Abstand d1 und der zweite Abstand d2 können im Wesentlichen gleich sein, sind jedoch nicht darauf beschränkt.
  • Eine Vorrichtungsisolierstruktur ST kann in den Gräben 101 gebildet sein. Die Vorrichtungsisolierstruktur ST kann gebildet sein, um obere Abschnitte der aktiven Strukturen AP in den NMOSFET- und PMOSFET-Bereichen NR und PR freizulegen. Der obere Abschnitt jeder der aktiven Strukturen AP kann als eine aktive Finne AF definiert sein.
  • Bezugnehmend auf die 8A und 8B kann eine Opfergatestruktur SGS auf dem Substrat 100 gebildet werden. Die Opfergatestruktur SGS kann eine Ätzstoppstruktur 105, eine Opfergatestruktur 110 und eine Gatemaskenstruktur 115 aufweisen, welche nacheinanderfolgend auf das Substrat 100 geschichtet sind.
  • Genauer können eine Ätzstoppschicht und eine Opfergateschicht nacheinanderfolgend auf dem Substrat 100 gebildet sein, um die aktiven Finnen AF und die Vorrichtungsisolierstruktur ST zu bedecken. Die Ätzstoppschicht kann beispielsweise Siliziumoxid aufweisen. Die Opfergateschicht kann ein Material aufweisen, welches eine Ätzselektivität hinsichtlich der Ätzstoppschicht hat. Die Opfergateschicht kann beispielsweise Polysilizium aufweisen. Die Opfergateschicht kann gebildet werden durch einen chemischen Gasphasenabscheidungs(CVD = Chemical Vapor Deposition = Chemische Gasphasenabscheidungs)-Vorgang, einen physikalischen Gasphasenabscheidungs(PVD = Physical Vapour Deposition = Physikalischer Gasphasenabscheidungs)-Prozess oder einen Atomlagen-Abscheide(ALD = Atomic Layer Deposition = Atomlagen-Abscheide)-Vorgang. Eine obere Oberfläche der Opfergateschicht kann nach dem Bilden der Opfergateschicht planarisiert werden. Eine Gatemaskenstruktur 115 kann auf der planarisierten Opfergateschicht gebildet werden, und dann kann ein anisotroper Ätzvorgang durchgeführt werden unter Verwendung der Gatemaskenstruktur als eine Ätzmaske. Als ein Ergebnis können die Opfergatestrukturen 110 gebildet werden, um die aktiven Strukturen AP zu schneiden. Die Gatemaskenstruktur 115 kann beispielsweise Siliziumnitrid aufweisen.
  • In einigen Ausführungsformen kann ein Abschnitt der Opfergatestruktur 110, welcher auf der oberen Oberfläche jeder aktiven Finne AP angeordnet ist, gebildet sein, um eine vertikale Seitenwand relativ zu der oberen Oberfläche des Substrats 100 zu haben, und ein anderer Abschnitt der Opfergatestruktur 110, welcher an einer oberen Oberfläche der Vorrichtungsisolierstruktur ST angeordnet ist, kann eine Seitenwand haben, welche einen geneigten Abschnitt (oder eine Seitenwand, welche eine konkav geformte Zellkonfiguration hat) hat. Solch ein Phänomen kann verursacht werden durch einen Unterschied einer Ätztiefe und/oder eine Differenz einer Strukturdichte in einem Bereich, welcher zu ätzen ist. Beispielsweise kann der andere Abschnitt der Opfergatestruktur 110, welcher obenstehend beschrieben ist, einen Vorsprung 110a haben, welcher lateral von einer Seitenwand eines unteren Abschnitts davon hervorsteht. Der Vorsprung 110a kann eine nach unten geneigte Seitenwand in Richtung der Vorrichtungsisolierstruktur ST haben. Solch ein Vorsprung 110a kann gebildet sein, da ein Abschnitt der Opfergateschicht, welche durch die Gatemaskenstruktur 115 freigelegt ist (d. h. ein Abschnitt der Opfergateschicht, welcher nicht vertikal mit der Gatemaskenstruktur 115 überlappt ist) verbleibt, ohne entfernt zu werden, wenn die Opfergateschicht anisotrop geätzt wird. Wenn die Ätztiefe tief ist und die Strukturdichte hoch ist, kann der untere Abschnitt der Opfergatestruktur 110, welcher benachbart zu der oberen Oberfläche der Vorrichtungsisolierstruktur ST ist und nicht mit der Gatemaskenstruktur 115 ausgerichtet ist, verbleiben, ohne geätzt zu werden. Der Vorsprung 110a in einem Bereich, in dem die Strukturdichte hoch ist (beispielsweise ein Bereich, in dem ein Abstand zwischen den aktiven Strukturen AP eng ist), kann eine Größe haben (beispielsweise eine Breite oder eine Höhe) größer als diejenige in einem Bereich, in dem die Strukturdichte niedrig ist (beispielsweise in einem Bereich, in dem ein Abstand zwischen den aktiven Strukturen AP breit ist). Als ein Ergebnis kann eine untere Breite W2a der Opfergatestruktur 110 größer sein als eine obere Breite W1a.
  • Nach dem Bilden der Opfergatestruktur 110 kann die Ätzstoppschicht, welche durch die Opfergatestruktur 110 freigelegt ist, entfernt werden, um eine Ätzstoppstruktur 105 unter der Opfergatestruktur 110 zu bilden. Die Ätzstoppstruktur 105 kann sich entlang einer Bodenoberfläche der Opfergatestruktur 110 erstrecken, um die oberen Oberflächen und Seitenwände der aktiven Firmen AF und einen Abschnitt der oberen Oberfläche der Vorrichtungsisolierstruktur ST zu bedecken. Demzufolge kann die Opfergatestruktur SGS gebildet werden.
  • Wenn die Opfergatestruktur SGS gebildet wird, um die aktive Struktur AP zu schneiden, kann die aktive Struktur AP definiert werden, um einen ersten Bereich R1 und einen zweiten Bereich R2 aufzuweisen. Der erste Bereich R1 kann als ein Abschnitt der aktiven Struktur AP definiert sein, welcher unter der Opfergatestruktur SGS angeordnet ist, und der zweite Bereich R2 kann als Abschnitte der aktiven Struktur AP definiert sein, welche an entgegengesetzten Seiten der Opfergatestruktur SGS angeordnet sind und horizontal voneinander durch den ersten Bereich R1 dazwischen getrennt sind. Indes kann die Vorrichtungsisolierstruktur ST definiert sein, um einen dritten Bereich R3, einen vierten Bereich R4 und einen fünften Bereich R5 aufzuweisen. Der dritte Bereich R3 kann definiert sein als ein Abschnitt der Vorrichtungsisolierstruktur ST, welcher unter der Opfergatestruktur SGS angeordnet ist und mit der Opfergatestruktur SGS in einer Draufsicht überlappt. Der vierte und fünfte Bereich R4 und R5 kann als andere Abschnitte der Vorrichtungsisolierstruktur ST definiert sein, welche an entgegengesetzten Seiten der Opfergatestruktur SGS angeordnet sind und horizontal durch die dritten Bereiche R3 getrennt sind. Der vierte Bereich R4 kann zwischen benachbarten aktiven Strukturen AP jedes der NMOSFET- und PMOSFET-Bereiche NR und PR positioniert sein, und der fünfte Bereich R5 kann an einer Seite von benachbarten aktiven Strukturen AP (beispielsweise an einer Seite eines Paars von aktiven Strukturen AP) jeder der NMOSFET- und PMOSFET-Bereiche NR und PR und zwischen benachbarten einen der aktiven Finnen AP in dem NMOSFET-Bereich NR und den aktiven Finnen AP in dem PMOSFET-Bereich PR positioniert sein. Obere Abschnitte des vierten und fünften Bereichs R4 und R5 können ausgespart sein, während die Opfergatestruktur SGS gebildet wird. Obere Oberflächen des vierten und fünften Bereichs R4 und R5 können eine konkav geformte Konfiguration in Richtung des Substrats 100 haben. Die ausgesparten Tiefen des vierten und fünften Bereichs R4 und R5 können gemäß der Strukturdichte unterschiedlich zueinander sein. Beispielsweise kann die ausgesparte Dichte des vierten Bereichs R4 geringer sein als diejenige des fünften Bereichs R5.
  • Wie in den Zeichnungen veranschaulicht ist, kann die Opfergatestruktur SGS in Mehrzahl gebildet werden. Die Mehrzahl der Opfergatestrukturen SGS kann entlang der zweiten Richtung D2 angeordnet sein. Wenigstens eine der Opfergatestrukturen SGS kann strukturiert sein, um in zwei der Opfergatestrukturen SGS unterteilt zu sein. Die unterteilten zwei der Opfergatestrukturen SGS können einen Abschnitt des dritten Bereichs R3 der Vorrichtungsisolierstruktur ST freilegen. Zur Erleichterung der Beschreibung kann auf den freigelegten Abschnitt des dritten Bereiches R Bezug genommen werden als ein sechster Bereich R6. Der sechste Bereich R6 kann wie der vierte und fünfte Bereich R4 und R5 ausgespart werden. Die unterteilten zwei der Opfergatestrukturen SGS können voneinander durch einen vierten Abstand d4 in der ersten Richtung D1 getrennt sein. Der vierte Abstand D4 kann weniger sein als der dritte Abstand D3. Eine der unterteilten zwei der Opfergatestrukturen SGS kann die aktiven Strukturen AP in dem NMOSFET-Bereich NR schneiden, und die andere der unterteilten zwei der Opfergatestrukturen SGS kann die aktiven Strukturen AP in dem PMOSFET-Bereich PR schneiden.
  • Bezugnehmend auf die 9A und 9B kann eine Gateabstandshalterschicht 120 auf dem Substrat 100 gebildet werden. Die Gateabstandshalterschicht 120 kann winkelgetreu die oberen Oberflächen und Seitenwände der Opfergatestrukturen SGS und obere Oberflächen der vierten bis sechsten Bereiche R4, R5 und R6 bedecken. Die Gateabstandshalterschicht 120 kann aus einer einzelnen oder aus Mehrfachschichten gebildet sein. Beispielsweise kann die Gateabstandshalterschicht 120 eine erste Gateabstandshalterschicht 122 und eine zweite Gateabstandshalterschicht 124 aufweisen, welche nacheinanderfolgend auf dem Substrat 100 geschichtet sind. Die zweite Gateabstandshalterschicht 124 kann eine Dicke im Wesentlichen gleich oder größer als eine Dicke der ersten Gateabstandshalterschicht 122 haben, ist jedoch nicht darauf beschränkt. In einigen Ausführungsformen können die erste und die zweite Gateabstandshalterschicht 122 und 124 dasselbe Material aufweisen. Beispielsweise können die erste und die zweite Gateabstandshalterschicht 122 und 124 Siliziumnitride, Siliziumoxynitride und/oder Siliziumoxicarbonitride aufweisen. In diesem Fall kann die Gateabstandshalterschicht 120 aus einer im Wesentlichen einzelnen monolithischen Schicht gebildet sein. In anderen Ausführungsformen können die erste und die zweite Gateabstandshalterschicht 122 und 124 unterschiedliche Materialien voneinander aufweisen. Beispielsweise kann die erste Gateabstandshalterschicht 122 Siliziumoxicarbonitrid aufweisen und die zweite Abstandshalterschicht 124 kann Siliziumnitrid aufweisen. Alternativ kann die zweite Gateabstandshalterschicht 124 Siliziumoxicarbonitrid aufweisen und die erste Abstandshalterschicht 122 kann Siliziumnitrid aufweisen. In diesem Fall kann die Gateabstandshalterschicht 120 aus einer Doppelschicht gebildet sein. Die Gateabstandshalterschicht 120 kann aus drei oder mehr Schichten in anderen Ausführungsformen gebildet sein. Die erste und zweite Gateabstandshalterschicht 122 und 124 können durch einen CVD-Vorgang oder durch einen ALD-Vorgang gebildet werden.
  • Bezugnehmend auf die 10A und 10B kann nach dem Bilden der Gateabstandshalterschicht 120 eine Opferschutzschicht 130 auf dem Substrat 100 gebildet werden. Die Opferschutzschicht 130 kann ein unterschiedliches Material von der Gateabstandshalterschicht 120 aufweisen und kann durch einen Abscheidungsvorgang gebildet werden, welcher eine verbesserte Stufenbedeckungscharakteristik hat. Beispielsweise kann die Opferschutzschicht 130 eine Siliziumoxidschicht aufweisen, welche durch einen ALD-Vorgang gebildet ist. Die Opferschutzschicht 130 kann kontinuierlich auf dem Substrat 100 gebildet sein. Die Opferschicht 130 kann gebildet sein, um im Wesentlichen eine winkelgetreue Dicke zu haben, und um Räume zwischen benachbarten einen der aktiven Strukturen AP in jedem des NMOSFET-Bereichs NR und des PMOSFET-Bereichs PR zu füllen. Als ein Ergebnis kann eine Dicke ta eines Abschnitts der Opferschutzschicht 130 auf dem vierten Bereich R4 größer sein als eine Dicke von anderen Abschnitten der Opferschutzschicht 130 (beispielsweise eine Dicke tb1 eines Abschnitts der Opferschutzschicht 130 auf dem fünften Bereich R5, eine Dicke tb2 eines Abschnitts der Opferschutzschicht 130 auf einer obere Oberfläche des zweiten Bereichs R2 und/oder eine Dicke tb3 eines Abschnitts der Opferschutzschicht 130 auf der oberen Oberfläche der Opfergatestruktur SGS). Die Opferschutzschicht 130 kann Räume zwischen benachbarten einen der Opfergatestrukturen SGS in der ersten Richtung D1 füllen, wodurch eine Dicke tc eines Abschnitts der Opferschutzschicht 130 auf dem sechsten Bereich R6 größer sein kann als andere Dicken (beispielsweise tb1, tb2 und/oder tb3) der Opferschutzschicht 130.
  • Bezugnehmend auf die 11A und 11B können obere Abschnitte der aktiven Strukturen AP an entgegengesetzten Seiten der Opferstrukturen SGS entfernt werden. Beispielsweise können obere Abschnitte der zweiten Bereiche R2 ausgespart werden. Der Vorgang des Aussparens der oberen Abschnitte der zweiten Bereiche R2 kann ein wiederholtes Durchführen eines Trockenätzvorganges und eines Nassätzvorganges ein oder mehrere Male aufweisen. Eine obere Oberfläche U2 des zweiten Bereichs R2, welche ausgespart ist, kann niedriger sein als eine obere Oberfläche U1 des ersten Bereichs R1 relativ zu der oberen Oberfläche des Substrats 100. Obwohl die obere Oberfläche U1 des zweiten Bereichs R2 in 11A als planar veranschaulicht ist, sind die beispielhaften Ausführungsformen des erfinderischen Konzepts nicht darauf beschränkt. Beispielsweise kann die obere Oberfläche U2 des zweiten Bereichs R2 eine konkav geformte Konfiguration in Richtung des Substrats 100 haben. In diesem Fall kann eine Höhe der oberen Oberfläche U2 des zweiten Bereichs R2 einer Höhe eines untersten Abschnitts der oberen Oberfläche U2 des zweiten Bereichs R2 entsprechen.
  • Wenn der obere Abschnitt des zweiten Bereichs R2 ausgespart ist, kann die Gateabstandshalterschicht 120 strukturiert werden, um einen Gateabstandshalter GSP auf den Seitenwänden der Opfergatestrukturen SGS zu bilden. Ferner können erste und zweite Abstandshalterschutzstrukturen 120P1 und 120P2 jeweils auf dem vierten und sechsten Bereich R4 und R6 gebildet werden. Gemäß den beispielhaften Ausführungsformen des erfinderischen Konzepts können, wenn die Dicken ta und tc der Abschnitte der Opferschutzschicht 130 auf dem vierten und sechsten Bereich R4 und R6 größer ist als die Dicken tb1 und tb2 und tb3 von anderen Abschnitten der Opferschutzschicht 130, die Abschnitte der Opferschutzschicht 130 auf dem vierten und sechsten Bereich R4 und R6 die Gateabstandshalterschicht 120 darunter schützen, wenn der obere Abschnitt des zweiten Bereichs R2 ausgespart wird. Demnach kann, nachdem der zweite Bereich R2 ausgespart ist, ein Abschnitt der Gateabstandshalterschicht 120 auf dem vierten und sechsten Bereich R4 und R6 verbleiben, wodurch eine erste und eine zweite Abstandshalterschutzstruktur 120P1 und 120P2 gebildet wird. Die erste und zweite Abstandshalterschutzstruktur 120P1 und 120P2 kann jeweils ein Abschnitt der Gateabstandshalterschicht 120 sein. Die erste und zweite Abstandshalterschutzstruktur 120P1 und 120P2 kann jeweils eine erste Unterabstandshalterschutzstruktur 122B und eine zweite Unterabstandshalterschutzstruktur 124B aufweisen. Die erste und zweite Unterabstandshalterschutzstruktur 122B und 124B können jeweils dasselbe Material aufweisen wie die erste und zweite Abstandshalterschicht 122 und 124. Die erste und zweite Schutzstruktur 120P1 und 120P2 können verbunden sein mit (oder integral gekoppelt mit) den Gateabstandshaltern GSP auf den Seitenwänden der Opfergatestrukturen SGS benachbart dazu. Wie in den 11A und 11B gezeigt ist, kann nach dem Aussparen des zweiten Bereichs R2 ein Abschnitt der Opferschutzschicht 130 auf der ersten und zweiten Abstandshalterschutzstruktur 120P1 und 120P2 verbleiben. Die beispielhaften Ausführungsformen des erfinderischen Konzepts sind jedoch nicht darauf beschränkt. Beispielsweise kann die Opferschutzschicht 130 auf der ersten und zweiten Abstandshalterschutzstruktur 120P1 und 120P2 nicht verbleiben.
  • In einigen Ausführungsformen kann die erste Abstandshalterschutzstruktur 120P1 auf dem vierten Bereich R4 einen hervorstehenden Abschnitt aufweisen, welcher vertikal über die obere Oberfläche U2 des zweiten Bereiches R2 hervorsteht, ist jedoch nicht darauf beschränkt. Die erste Abstandshalterschutzstruktur 120P1 kann gebildet sein, um verschiedene Formen zu haben abhängig von der Dicke ta der Opfeschutzschicht 130 auf dem vierten Bereich R4 und/oder einer Ätzbedingung, um den oberen Abschnitt des zweiten Bereiches R2 auszusparen. In anderen Ausführungsformen können, wenn der zweite Bereich R2 ausgespart wird, andere Abschnitte der Gateabstandshalterschicht 120 verbleiben, wodurch die verbleibenden Abstandshalter 120R wie unter Bezugnahme auf die 5A und 5B beschrieben gebildet werden.
  • Bezugnehmend auf 12A und 12B kann die Opferschutzschicht 130, welche auf der ersten und zweiten Schutzstruktur 120P1 und 120P2 verbleibt, durch ein Durchführen eines Reinigungsvorgangs entfernt werden.
  • Source-/Drainbereiche SD können auf den aktiven Strukturen AP an entgegengesetzten Seiten der Opfergatestrukturen SGS gebildet werden. In anderen Worten gesagt können die Source-/Drainbereiche SD auf den zweiten Bereichen R2 der aktiven Strukturen AP gebildet werden. Die Source-/Drainbereiche SD können durch ein Durchführen eines epitaktischen Wachstumsvorgangs gebildet werden. Die Source-/Drainbereiche SD können jeweils eine epitaktische Struktur sein, welche unter Verwendung der aktiven Struktur AP als einer Keimschicht aufgewachsen ist. Die Source-/Drainbereiche SD in dem NMOSFET-Bereich MR können gebildet sein, um eine Zugbelastung auf die aktiven Finnen AF, welche dazwischenliegend angeordnet sind, zu vermitteln. Beispielsweise können, wenn das Substrat 100 ein Siliziumsubstrat 100 sein kann, die Source-/Drainbereiche SD aus einer Silizium(Si)-Schicht oder einer Siliziumcarbid(SiC)-Schicht gebildet sein. Die beispielhaften Ausführungsformen des erfinderischen Konzepts sind jedoch nicht darauf beschränkt. Alternativ können die Source-/Drainbereiche SD in dem PMOSFET-Bereich PR gebildet sein, um eine Druckbelastung auf die aktiven Finnen AF, welche dazwischenliegend angeordnet sind, zu vermitteln. Beispielsweise können, wenn das Substrat 100 ein Siliziumsubstrat sein kann, die Source-/Drainbereiche SD in dem PMOSFET-Bereich PR aus einer Silizium-Germanium(SiGe)-Schicht gebildet sein. Die Source-/Drainbereiche SD können mit Dotierungen während des epitaktischen Wachstumsvorgangs oder nach dem epitaktischen Wachstumsvorgang dotiert werden. Die Source-/Drainbereiche SD in dem NMOSFET-Bereich NR können mit n-Typ-Dotierungen dotiert sein, um eine n-Typ-Leitfähigkeit zu haben, und die Source-/Drainbereiche SD in dem PMOSFET-Bereich PR können mit p-Typ-Dotierungen dotiert sein, um eine p-Typ-Leitfähigkeit zu haben. Die Source-/Drainbereiche SD können über die obere Oberfläche des ersten Bereichs R1 hervorstehen.
  • In einigen Ausführungsformen können erste Seitenwände SW1, welche einander zugewandt sind, unter Seitenwänden von benachbarten Source-/Drainbereichen SD in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR in Kontakt miteinander sein und miteinander verbunden sein. Die benachbarten Source-/Drainbereiche SD in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR können integral miteinander gekoppelt sein. In diesem Fall kann ein Luftspalt AG unter einem verbundenen Abschnitt SWC der ersten Seitenwände SW1 gebildet sein. Die Ausführungsformen des erfinderischen Konzepts sind jedoch nicht darauf beschränkt. Beispielsweise können, wie unter Bezugnahme auf die 6A und 6B beschrieben ist, die ersten Seitenwände SW1, welche einander zugewandt sind von benachbarten Source-/Drainbereichen SD in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR voneinander getrennt sein.
  • Die ersten Seitenwände SW1 von benachbarten Source-/Drainbereichen SD in jedem der NMOSFET- und PMOSFET-Bereiche NR und PR können den hervorstehenden Abschnitt der ersten Abstandshalterschutzstruktur 120P1 benachbart dazu berühren. Zweite Seitenwände SW2 der verbundenen Source-/Drainbereiche SD, welche zu den ersten Seitenwänden SW1 entgegengesetzt sind, können eine steile Spitze in einer lateralen Richtung (oder in der ersten Richtung D1) haben. Die Ausführungsformen der erfinderischen Konzepte sind jedoch nicht darauf beschränkt. Die Source-/Drainbereiche SD in jedem des NMOSFET-Bereichs NR und des PMOSFET-Bereichs PR können in verschiedenen Formen gemäß einer Form der ersten Abstandshalterschutzstruktur 120P1 gebildet sein und/oder demgemäß ob die verbleibenden Abstandshalter 120R existieren oder nicht, wie unter Bezugnahme auf die 4A, 4B, 5A und 5B beschrieben ist.
  • Bezugnehmend auf die 13A und 13B kann eine untere Zwischenschichtisolierschicht 140 auf dem Substrat 100 gebildet werden. Die untere Zwischenschichtisolierschicht 140 kann gebildet werden, um die Source-/Drainbereiche SD und die Seitenwände der Opfergatestruktur SGS zu bedecken. Die untere Zwischenschichtisolierschicht 140 kann eine Siliziumoxidschicht und/oder eine dielektrische Schicht mit niedrigem k aufweisen.
  • Obwohl nicht veranschaulicht, kann eine Kontaktätzstoppschicht winkelgetreu auf dem Substrat 100 vor dem Bilden der unteren Zwischenschichtisolierschicht 140 gebildet werden. Die Kontaktätzstoppschicht kann die obere Oberfläche des fünften Bereiches R5 bedecken und kann sich zu der oberen Oberfläche der Gatemaskenstruktur 115 und oberen Oberflächen der Source-/Drainbereich SD erstrecken. Die Kontaktätzstoppschicht kann aus einem Material gebildet sein, welches eine Ätzselektivität hinsichtlich der unteren Zwischenschichtisolierschicht 140 hat. Beispielsweise kann die Kontaktätzstoppschicht eine Siliziumnitridschicht und/oder eine Siliziumoxynitridschicht aufweisen.
  • Nach dem Bilden der unteren Zwischenschichtisolierschicht 140 können die Gatemaskenstruktur 115, die Opfergatestruktur 110 und die Ätzstoppstruktur 105 entfernt werden, wodurch ein Spaltbereich 150 zwischen den Gateabstandshaltern GSP gebildet werden kann. Der Spaltbereich 150 kann die oberen Oberflächen der aktiven Firmen AF und den dritten Bereich R3 freilegen. Während die Gatemaskenstruktur 115 entfernt wird können ein Abschnitt der unteren Zwischenschichtisolierschicht 140 und ein Abschnitt des Gateabstandshalters GSP geätzt werden. Der Spaltbereich 150 kann durch ein Durchführen des Ätzvorganges des selektiven Entfernens der Opfergatestruktur 110 und der Ätzstoppstruktur 105 gebildet werden. Während der Bildung des Spaltbereiches 150 kann ein Abschnitt der Seitenwände des Gateabstandshalters GSP, welcher durch den Spaltbereich 150 freigelegt ist, geätzt werden. Typischerweise kann, wenn Ätzschaden an dem Gateabstandshalter GSP während des Bildens des Spaltbereiches 150 groß ist, ein Leckagepfad (beispielsweise ein winziges Loch) in dem Gateabstandshalter GSP auf dem Vorsprung 110a gebildet werden. Demnach kann in einem folgenden Vorgang ein leitfähiges Material, welches in dem Spaltbereich 150 zu bilden ist, durch den Leckagepfad durchsickern. Gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts jedoch können die erste und die zweite Abstandshalterschutzstruktur 120P1 und 120P2, welche gebildet sind, um mit dem Gateabstandshalter GSP auf dem Vorsprung 110a verbunden zu sein, ein Leck des leitfähigen Materials in dem Spaltbereich 150 nach außerhalb durch den Leckagepfad verhindern oder verringern.
  • Zurückverweisend auf die 2A und 2B können eine dielektrische Gatestruktur GD und eine Gateelektrode GE gebildet werden, um den Spaltbereich 150, welcher in den 13A und 13B veranschaulicht ist, zu füllen. Beispielsweise kann die dielektrische Gateschicht auf dem Substrat 100 gebildet werden, um einen Abschnitt des Spaltbereichs 150 der 13A und 13B zu füllen. Die dielektrische Gateschicht kann gebildet werden, um die oberen Oberflächen und Seitenwände der aktiven Firmen AF und die obere Oberfläche des dritten Bereichs R3 zu bedecken. Die dielektrische Gateschicht kann beispielsweise ein dielektrisches Material mit hohem k aufweisen. Die dielektrische Gateschicht kann Hafniumoxid, Hafniumsilikat, Zirkonoxid und/oder Zirkonsilikat aufweisen, ist jedoch nicht darauf beschränkt. Die dielektrische Gateschicht kann gebildet werden unter Verwendung eines Atomlagen-Abscheidungsvorgangs oder eines chemischen Gasphasen-Abscheidungsvorgangs. Eine Gateschicht kann auf der dielektrischen Gateschicht gebildet werden, um den Spaltbereich 150, welcher die dielektrische Gateschicht darin hat, zu füllen. Die Gateschicht kann ein leitfähiges Metallnitrid (beispielsweise Titannitrid, Tantalnitrid und/oder Wolframnitrid) und/oder ein Metall (beispielsweise Aluminium und/oder Wolfram) aufweisen. Die nacheinanderfolgend geschichtete dielektrische Gateschicht und die Gateschicht können planarisiert werden, um die dielektrische Gatestruktur GD und die Gateelektrode GE zu bilden. Aufgrund des Planarisierungsvorgangs können obere Oberflächen der unteren Zwischenschichtisolierschicht 140 und des Gateabstandshalters GSP freigelegt werden. Die dielektrische Gatestruktur GD kann sich entlang einer Bodenoberfläche der Gateelektrode GE erstrecken und kann sich zu Seitenwänden der Gateelektrode GE erstrecken, um zwischen der Gateelektrode GE und dem Gateabstandshalter GSP zwischenliegend angeordnet zu sein.
  • Ein oberer Abschnitt der Gateelektrode GE kann ausgespart sein. Während des Aussparungsvorgangs kann ein oberer Abschnitt der dielektrischen Gatestruktur GD ebenso ausgespart werden. Eine Gatedeckstruktur GP kann in einem Raum gebildet werden, in dem die Gateelektrode GE und die dielektrische Gatestruktur GD entfernt sind. Die Gatedeckstruktur GP kann beispielsweise Siliziumnitrid aufweisen. Die dielektrische Gatestruktur GD, die Gateelektrode GE und die Gatedeckstruktur GP können eine Gatestruktur GS bilden.
  • Eine obere Zwischenschichtisolierschicht kann auf dem Substrat 100, welches die Gatestruktur GS darauf hat, gebildet werden. Die obere Zwischenschichtisolierschicht kann beispielsweise eine Siliziumoxidschicht, eine Siliziumnitridschicht, eine Siliziumoxynitridschicht und/oder eine dielektrische Schicht mit niedrigem k aufweisen. Erste Kontaktlöcher können gebildet werden, um die obere Zwischenschichtisolierschicht und die untere Zwischenschichtisolierschicht 140 zu durchdringen und die Source-/Drainbereiche SD freizulegen. Die Source-/Drainbereiche SD können teilweise durch einen Ätzvorgang des Bildens der ersten Kontaktlöcher entfernt werden. Zweite Kontaktlöcher können gebildet werden, um die obere Zwischenschichtisolierschicht und die untere Zwischenschichtisolierschicht 140 zu durchdringen und die Gateelektroden GD freizulegen. Erste und zweite Kontaktstecker können gebildet werden, um jeweils die ersten und zweiten Kontaktlöcher zu füllen. Die Zwischenverbindungsleitungen und die ersten und zweiten Kontaktstecker können konfiguriert sein, um Spannungen an die Source-/Drainbereiche SD und die Gateelektroden GE anzulegen. Die ersten und zweiten Kontaktstecker und die Zwischenverbindungsleitungen können ein leitfähiges Material aufweisen.
  • 14 ist ein schematisches Blockschaltbild, welches ein elektronisches System gemäß beispielhaften Ausführungsformen des erfinderischen Konzepts veranschaulicht.
  • Bezugnehmend auf 14 kann ein elektronisches System 1100 gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte einen Controller 1110, eine Eingabe-/Ausgabe(I/O)-Einheit 1120, eine Speichervorrichtung 1130, eine Schnittstelleneinheit 1140 und einen Datenbus 1150 aufweisen. Wenigstens zwei des Controllers 1110, der I/O-Einheit 1120, der Speichervorrichtung 1130 und der Schnittstelleneinheit 1140 können miteinander durch den Datenbus 1150 kommunizieren. Der Datenbus 1150 kann einem Pfad entsprechen durch welchen elektrische Signale übertragen werden.
  • Der Controller 1110 kann wenigstens einen eines Mikroprozessors, eines digitalen Signalprozessors, eines Mikrocontrollers oder anderer Logikvorrichtungen aufweisen, welche eine ähnliche Funktion zu einer beliebigen einen davon haben. Die I/O-Vorrichtung 1120 kann ein Keypad, eine Tastatur und/oder eine Anzeigeeinheit aufweisen. Die Speichervorrichtung 1130 kann Daten und/oder Befehle speichern. Die Schnittstelleneinheit 1140 kann elektrische Daten zu einem Kommunikationsnetzwerk übertragen oder kann elektrische Daten von einem Kommunikationsnetzwerk empfangen. Die Schnittstelleneinheit 1140 kann drahtlos oder mittels Kabel arbeiten. Beispielsweise kann die Schnittstelleneinheit 1140 eine Antenne und/oder einen drahtlosen/Kabel-Transceiver aufweisen. Obwohl nicht in den Zeichnungen gezeigt, kann das elektronische System 1100 und/oder der Controller 1110 ferner eine schnelle dynamische Direktzugriffsspeicher(DRAM = Dynamic Random Access Memory = Dynamischer Direktzugriffsspeicher)-Vorrichtung und/oder eine schnelle statische Direktzugriffsspeicher(SRAM = Static Random Access Memory = Statischer Direktzugriffsspeicher)-Vorrichtung aufweisen, welche als ein Cache-Speicher oder ein Arbeitsspeicher zum Verbessern eines Betriebs des Controllers 1110 agiert. Wenigstens eine der Halbleitervorrichtungen gemäß der vorstehend erwähnten beispielhaften Ausführungsformen des erfinderischen Konzepts kann in der Speichervorrichtung 1130, dem Controller 1110, dem Arbeitsspeicher (oder dem Cache-Speicher) und/oder der I/O-Vorrichtung 1120 vorgesehen sein.
  • Das elektronische System 1110 kann auf einem persönlichen digitalen Assistenten (PDA = Personal Digital Assistant = Persönlicher Digitaler Assistent), einen tragbaren Computer, ein Web-Tablet, ein drahtloses Telefon, ein Mobiltelefon, einen digitalen Musikabspieler, eine Speicherkarte oder andere elektronische Produkte angewandt werden. Die anderen elektronischen Produkte können Informationsdaten durch drahtlose Kommunikationsverfahren empfangen oder übertragen.
  • Während das erfinderische Konzept unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben wurde, wird es für Fachleute offensichtlich sein, dass verschiedene Änderungen und Modifikationen getätigt werden können, ohne von dem Gedanken und Umfang des erfinderischen Konzepts abzuweichen. Demnach sollte es verstanden werden, dass die obigen Ausführungsformen nicht beschränkend sondern veranschaulichend sind. Demnach ist der Umfang des erfinderischen Konzepts durch die breiteste zulässige Interpretation der folgenden Ansprüche und deren Äquivalente zu bestimmen und soll nicht durch die vorangehende Beschreibung beschränkt oder begrenzt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2015-0167596 [0001]

Claims (25)

  1. Halbleitervorrichtung, die Folgendes aufweist: eine erste aktive Struktur (AP) und eine zweite aktive Struktur (AP), welche von einem Substrat (100) hervorstehen, wobei die erste und die zweite aktive Struktur (AP) voneinander in einer ersten Richtung (D1) beabstandet sind; eine erste Gateelektrode (GE) und eine zweite Gateelektrode (GE), welche die erste und die zweite aktive Struktur (AP) schneiden, wobei die erste und die zweite Elektrode voneinander in einer zweiten Richtung (D2), welche die erste Richtung (D1) kreuzt, beabstandet sind; einen ersten Gateabstandshalter (GSP) an einer Seitenwand der ersten Gateelektrode (GE) und einen zweiten Gateabstandshalter (GSP) an einer Seitenwand der zweiten Elektrode; einen ersten Source-/Drainbereich (SD) und einen zweiten Source-/Drainbereich (SD) jeweils auf der ersten aktiven Struktur (AP) und der zweiten aktiven Struktur (AP) zwischen der ersten und zweiten Gateelektrode (GE), wobei der erste und der zweite Source-/Drainbereich (SD) benachbart zueinander in der ersten Richtung (D1) sind; und eine Abstandshalterschutzstruktur (120P1, 120P2) zwischen der ersten und der zweiten aktiven Struktur (AP) und zwischen der ersten und zweiten Gateelektrode (GE), wobei die Abstandshalterschutzstruktur (120P1, 120P2) gemeinsam mit dem ersten und zweiten Abstandshalter verbunden ist und gemeinsam den ersten und zweiten Source-/Drainbereich (SD) berührt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Abstandshalterschutzstruktur (120P1, 120P2) und der erste und der zweite Gateabstandshalter (GSP) konfiguriert sind, um eine U-förmige Konfiguration in einer Querschnittsansicht, aufgenommen entlang der zweiten Richtung (D2), zu haben.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Abstandshalterschutzstruktur (120P1, 120P2) ein gleiches Material aufweist wie der erste und der zweite Gateabstandshalter (GSP).
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Abstandshalterschutzstruktur (120P1, 120P2) in Kontakt mit ersten Seitenwänden (SW1) ist, welche einander unter Seitenwänden des ersten und des zweiten Source-/Drainbereichs (SD) zugewandt sind.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die ersten Seitenwände (SW1) des ersten und des zweiten Source-/Drainbereichs (SD) miteinander verbunden sind derart, dass die ersten Seitenwände (SW1) des ersten und zweiten Source-/Drainbereichs (SD) einen verbundenen Abschnitt aufweisen.
  6. Halbleitervorrichtung nach Anspruch 5, ferner aufweisend einen Luftspalt (AG) unter dem verbundenen Abschnitt.
  7. Halbleitervorrichtung nach Anspruch 1, wobei jede der ersten und zweiten aktiven Struktur (AP) Folgendes aufweist: einen ersten Bereich (R1) unter der ersten und zweiten Gateelektrode (GE); und einen zweiten Bereich (R2) zwischen der ersten und zweiten Gateelektrode (GE), wobei eine obere Oberfläche (U2) des zweiten Bereichs (R2) niedriger als eine obere Oberfläche (U1) des ersten Bereichs (R1) relativ zu einer oberen Oberfläche des Substrats (100) ist.
  8. Halbleitervorrichtung nach Anspruch 7, ferner aufweisend: eine Vorrichtungsisolierstruktur (ST) auf dem Substrat (100), wobei die Vorrichtungsisolierstruktur (ST) einen Abschnitt von Seitenwänden jeder der ersten und zweiten aktiven Struktur (AP) bedeckt, wobei die Vorrichtungsisolierstruktur (ST) Folgendes aufweist: einen dritten Bereich (R3) unter der ersten und zweiten Gateelektrode (GE); einen vierten Bereich (R4) zwischen der ersten und zweiten Gateelektrode (GE), wobei der vierte Bereich (R4) eine obere Oberfläche hat, welche eine nach unten gerichtete konkav geformte Konfiguration relativ zu dem Substrat (100) hat, und wobei die Abstandshalterschutzstruktur (120P1, 120P2) den vierten Bereich (R4) bedeckt.
  9. Halbleitervorrichtung, die Folgendes aufweist: eine erste bis dritte aktive Struktur (AP), welche von einem Substrat (100) und parallel zueinander hervorstehen, wobei die erste und die zweite aktive Struktur (AP) voneinander durch einen ersten Abstand (d1) beabstandet sind, wobei die dritte aktive Struktur (AP) von der zweiten aktiven Struktur (AP) durch einen zweiten Abstand (d2) beabstandet ist, welcher größer ist als der erste Abstand (d1); eine erste Gateelektrode (GE) und eine zweite Elektrode, welche die erste bis dritte aktive Struktur (AP) schneiden; einen ersten Gateabstandshalter (GSP) und einen zweiten Gateabstandshalter (GSP) jeweils auf Seitenwänden der ersten Gateelektrode (GE) und der zweiten Gateelektrode (GE); einen ersten bis dritten Source-/Drainbereich (SD) jeweils auf der ersten bis dritten aktiven Struktur (AP) an einer Seite von jeder der ersten und zweiten Gateelektrode (GE); und eine erste Abstandshalterschutzstruktur (120P1), welche sich zwischen der ersten und der zweiten aktiven Struktur (AP) erstreckt und gemeinsam mit dem ersten und zweiten Gateabstandshalter (GSP) verbunden ist, wobei die erste Abstandshalterschutzstruktur (120P1) ein gleiches Material aufweist wie der erste und der zweite Gateabstandshalter (GSP).
  10. Halbleitervorrichtung nach Anspruch 9, wobei die erste Abstandshalterschutzstruktur (120P1) in Kontakt mit ersten Seitenwänden (SW1) ist, welche einander unter Seitenwänden des ersten und des zweiten Source-/Drainbereichs (SD) zugewandt sind.
  11. Halbleitervorrichtung nach Anspruch 10, ferner aufweisend: einen verbleibenden Abstandshalter an einem unteren Abschnitt wenigstens einer von zweiten Seitenwänden (SW2) des ersten und des zweiten Source-/Drainbereichs (SD) entgegengesetzt zu den ersten Seitenwänden (SW1) des ersten und zweiten Source-/Drainbereichs (SD), wobei der verbleibende Abstandshalter ein gleiches Material wie der erste und der zweite Gateabstandshalter (GSP) aufweist.
  12. Halbleitervorrichtung nach Anspruch 9, wobei jede der ersten bis dritten aktiven Struktur (AP) Folgendes aufweist: einen ersten Bereich (R1) unter der ersten und zweiten Gateelektrode (GE); und einen zweiten Bereich (R2) zwischen der ersten und zweiten Gateelektrode (GE), wobei der zweite Bereich (R2) eine obere Oberfläche (U2) hat, welche niedriger ist als eine obere Oberfläche (U1) des ersten Bereiches (R1) relativ zu einer oberen Oberfläche des Substrats (100), und wobei jeder des ersten bis dritten Source-/Drainbereichs (SD) auf dem zweiten Bereich (R2) ist.
  13. Halbleitervorrichtung nach Anspruch 12, ferner aufweisend eine Vorrichtungsisolierstruktur (ST) auf dem Substrat (100) und einen oberen Abschnitt jeder der ersten bis dritten aktiven Struktur (AP) freilegend, wobei die Vorrichtungsisolierstruktur (ST) Folgendes aufweist: einen dritten Bereich (R3) unter dem Gatebereich, einen vierten Bereich (R4) zwischen der ersten und zweiten Gateelektrode (GE) und zwischen der ersten und zweiten aktiven Struktur (AP), und einen fünften Bereich (R5) zwischen der ersten und zweiten Gateelektrode (GE) und zwischen der zweiten und dritten aktiven Struktur (AP), und wobei der vierte Bereich (R4) einen ersten Aussparungsbereich (R1) aufweist, welcher eine erste Bodenoberfläche (BSa) hat, der fünfte Bereich (R5) einen zweiten Aussparungsbereich (R2) aufweist, welcher eine zweite Bodenoberfläche (BSb) hat, und die erste Abstandshalterschutzstruktur (120P1) auf dem vierten Bereich (R4) ist und die erste Bodenoberfläche (BSa) berührt.
  14. Halbleitervorrichtung nach Anspruch 13, wobei die erste Bodenoberfläche (BSa) niedriger als eine obere Oberfläche des dritten Bereichs (R3) ist und höher als die zweite Bodenoberfläche (BSb) relativ zu der oberen Oberfläche des Substrats (100) ist.
  15. Halbleitervorrichtung nach Anspruch 9, wobei der erste und der zweite Source-/Drainbereich (SD) einen ersten Leitfähigkeitstyp haben, und der dritte Source-/Drainbereich (SD) einen zweiten Leitfähigkeitstyp entgegengesetzt zum ersten Leitfähigkeitstyp hat.
  16. Halbleitervorrichtung nach Anspruch 9, wobei der erste Gateabstandshalter (GSP), die erste Abstandshalterschutzstruktur (120P1) und der zweite Gateabstandshalter (GSP) konfiguriert sind, um eine U-förmige Konfiguration zu haben.
  17. Halbleitervorrichtung nach Anspruch 9, ferner aufweisend: eine dritte Gateelektrode (GE), beabstandet von der zweiten Gateelektrode (GE) durch einen dritten Abstand (d3) in einer längsgerichteten Richtung der zweiten Gateelektrode (GE); einen dritten Gateabstandshalter (GSP) an Seitenwänden der dritten Gateelektrode (GE); und eine zweite Abstandshalterschutzstruktur (120P2) zwischen dem zweiten Gateabstandshalter (GSP) und dem dritten Gateabstandshalter (GSP) und gemeinsam verbunden mit dem zweiten Gateabstandshalter (GSP) und dem dritten Gateabstandshalter (GSP).
  18. Halbleitervorrichtung, die Folgendes aufweist: ein Substrat (100); eine erste Gateelektrode (GE) und eine zweite Gateelektrode (GE) auf dem Substrat (100); einen ersten Gateabstandshalter (GSP) und einen zweiten Gateabstandshalter (GSP) jeweils an Seitenwänden der ersten Gateelektrode (GE) und der zweiten Gateelektrode (GE); und eine Abstandshalterschutzstruktur (120P1, 120P2), welche den ersten Gateabstandshalter (GSP) mit dem zweiten Gateabstandshalter (GSP) verbindet.
  19. Halbleitervorrichtung nach Anspruch 18, ferner aufweisend: einen Source-/Drainbereich (SD) zwischen dem ersten Gateabstandshalter (GSP) und dem zweiten Gateabstandshalter (GSP); und einen Hohlraum zwischen dem Source-/Drainbereich (SD) und der Abstandshalterschutzstruktur (120P1, 120P2).
  20. Halbleitervorrichtung nach Anspruch 19, wobei jeder des ersten Gateabstandshalters (GSP) und des zweiten Gateabstandshalters (GSP) einen oberen Abschnitt und einen unteren Abschnitt relativ zu dem Substrat (100) hat; wobei eine Dicke des oberen Abschnitts ungefähr gleich zu einer Dicke der Abstandshalterschutzstruktur (120P1, 120P2) ungefähr auf halbem Wege zwischen dem ersten Gateabstandshalter (GSP) und dem zweiten Gateabstandshalter (GSP) ist; und wobei die Abstandshalterschutzstruktur (120P1, 120P2) den Source-/Drainbereich (SD) berührt.
  21. Halbleitervorrichtung nach Anspruch 19, wobei jeder des ersten Gateabstandshalters (GSP) und des zweiten Gateabstandshalters (GSP) einen oberen Abschnitt und einen unteren Abschnitt relativ zu dem Substrat (100) hat; wobei eine Dicke des oberen Abschnitts größer ist als eine Dicke der Abstandshalterschutzstruktur (120P1, 120P2) ungefähr auf halbem Wege zwischen dem ersten Gateabstandshalter (GSP) und dem zweiten Gateabstandshalter (GSP); und wobei die Abstandshalterschutzstruktur (120P1, 120P2) den Source-/Drainbereich (SD) nicht berührt.
  22. Halbleitervorrichtung nach Anspruch 19, wobei die Abstandshalterschutzstruktur (120P1, 120P2) eine monolithische Schicht aufweist, welche ein gleiches Material wie der erste Gateabstandshalter (GSP) und der zweite Gateabstandshalter (GSP) aufweist; und wobei dasselbe Material eines von Siliziumnitrid, Siliziumoxynitrid und Siliziumoxicarbonitrid aufweist.
  23. Halbleitervorrichtung nach Anspruch 18, wobei jede der Seitenwände der ersten Gateelektrode (GE) und der zweiten Gateelektrode (GE) jeweils einen oberen Abschnitt und einen unteren Abschnitt relativ zu dem Substrat (100) hat; und wobei die unteren Abschnitte der ersten Gateelektrode (GE) und der zweiten Gateelektrode (GE) sich in Richtung der Abstandshalterschutzstruktur (120P1, 120P2) erstrecken.
  24. Halbleitervorrichtung nach Anspruch 18, wobei der erste Gateabstandshalter (GSP) eine erste monolithische Schicht aufweist, welche eines von Siliziumnitrid, Siliziumoxynitrid und Siliziumoxicarbonitrid aufweist; und wobei der zweite Gateabstandshalter (GSP) eine zweite monolithische Schicht aufweist, welche eines von Siliziumnitrid, Siliziumoxynitrid und Siliziumoxicarbonitrid aufweist.
  25. Halbleitervorrichtung nach Anspruch 18, wobei der erste Gateabstandshalter (GSP) eine erste Abstandshalterschicht und eine zweite Abstandshalterschicht auf der ersten Abstandshalterschicht aufweist; und wobei der zweite Gateabstandshalter (GSP) eine dritte Abstandshalterschicht und eine vierte Abstandshalterschicht auf der dritten Abstandshalterschicht aufweist.
DE102016119492.1A 2015-11-27 2016-10-13 Halbleitervorrichtungen Pending DE102016119492A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150167596A KR102523125B1 (ko) 2015-11-27 2015-11-27 반도체 소자
KR10-2015-0167596 2015-11-27

Publications (1)

Publication Number Publication Date
DE102016119492A1 true DE102016119492A1 (de) 2017-06-01

Family

ID=58692995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016119492.1A Pending DE102016119492A1 (de) 2015-11-27 2016-10-13 Halbleitervorrichtungen

Country Status (4)

Country Link
US (1) US9859432B2 (de)
KR (1) KR102523125B1 (de)
CN (1) CN107039424B (de)
DE (1) DE102016119492A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102376481B1 (ko) * 2015-05-22 2022-03-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조방법
US9911804B1 (en) * 2016-08-22 2018-03-06 International Business Machines Corporation Vertical fin field effect transistor with air gap spacers
KR102588209B1 (ko) * 2016-11-22 2023-10-13 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9812363B1 (en) * 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
KR102568562B1 (ko) * 2017-01-24 2023-08-18 삼성전자주식회사 반도체 장치
CN109300972A (zh) * 2017-07-24 2019-02-01 中芯国际集成电路制造（天津）有限公司 Finfet器件及其形成方法
KR102365108B1 (ko) * 2017-08-01 2022-02-18 삼성전자주식회사 집적회로 장치
KR102466356B1 (ko) * 2017-08-30 2022-11-15 삼성전자주식회사 반도체 소자 및 그 제조방법
US11069579B2 (en) * 2018-10-19 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10868130B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10868174B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Devices with strained isolation features
KR20210042222A (ko) * 2019-10-08 2021-04-19 삼성전자주식회사 반도체 소자
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자
KR20230065445A (ko) * 2021-11-05 2023-05-12 삼성전자주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167596B1 (ko) 1994-12-27 1999-03-30 구자홍 세정장치용 브러쉬마모 검사장치 및 그 검사방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
US7994020B2 (en) 2008-07-21 2011-08-09 Advanced Micro Devices, Inc. Method of forming finned semiconductor devices with trench isolation
US8629704B2 (en) 2009-04-13 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifters, integrated circuits, systems, and methods for operating the level shifters
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
DE102009039522B4 (de) * 2009-08-31 2015-08-13 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit vergrabener Ätzstoppschicht in Grabenisolationsstrukturen für eine bessere Oberflächenebenheit in dicht gepackten Halbleiterbauelementen
TWI422017B (zh) * 2011-04-18 2014-01-01 Powerchip Technology Corp 非揮發性記憶體元件及其製造方法
US8445345B2 (en) * 2011-09-08 2013-05-21 International Business Machines Corporation CMOS structure having multiple threshold voltage devices
WO2013154842A1 (en) * 2012-04-11 2013-10-17 Tokyo Electron Limited Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for finfet scheme
US8703556B2 (en) 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8815742B2 (en) 2012-12-12 2014-08-26 Globalfoundries Inc. Methods of forming bulk FinFET semiconductor devices by performing a liner recessing process to define fin heights and FinFET devices with such a recessed liner
US20140167162A1 (en) 2012-12-13 2014-06-19 International Business Machines Corporation Finfet with merge-free fins
KR102050779B1 (ko) 2013-06-13 2019-12-02 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
US9129986B2 (en) * 2013-06-28 2015-09-08 Globalfoundries Inc. Spacer chamfering for a replacement metal gate device
US9472554B2 (en) * 2013-07-31 2016-10-18 GlobalFoundries, Inc. Integrated circuits having FinFET semiconductor devices and methods of fabricating the same to resist sub-fin current leakage
US9076681B2 (en) * 2013-09-27 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
US9437497B2 (en) 2013-10-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167596B1 (ko) 1994-12-27 1999-03-30 구자홍 세정장치용 브러쉬마모 검사장치 및 그 검사방법

Also Published As

Publication number Publication date
CN107039424A (zh) 2017-08-11
KR20170062618A (ko) 2017-06-08
US20170154991A1 (en) 2017-06-01
US9859432B2 (en) 2018-01-02
CN107039424B (zh) 2020-06-16
KR102523125B1 (ko) 2023-04-20

Similar Documents

Publication Publication Date Title
DE102016119492A1 (de) Halbleitervorrichtungen
DE102015101205B4 (de) Halbleitervorrichtungen mit leitfähigen Kontaktstellen
DE102016105389A1 (de) Halbleitervorrichtungen mit Mehrfachgatestrukturen und Verfahren zum Herstellen solcher Vorrichtungen
DE102019106763A1 (de) Vergrabene stromschiene und ausbildungsverfahren
DE102013111548A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018207344B4 (de) Verfahren zum Bilden von vertikalen Feldeffekttransistoren mit selbstausgerichteten Gates und Gateerweiterungen um die sich ergebende Struktur
DE102018115909A1 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102018122648B4 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
US9613967B1 (en) Memory device and method of fabricating the same
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
US11101283B2 (en) Semiconductor memory device
DE102016119390A1 (de) Halbleitervorrichtung
DE102019218267B4 (de) Verfahren zur Herstellung von Luftspaltabstandhaltern und einem Gate-Kontakt
DE102012108406A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102005054431A1 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
KR102173638B1 (ko) 반도체 소자 및 그 형성방법
KR20160124295A (ko) 반도체 소자 및 이의 제조 방법
DE102015120483A1 (de) Selbstausgerichteter bottom-up-gate-kontakt und top-down-source-drain-kontaktstruktur in der vormetallisierungs-dielektrikumsschicht oder zwischenlevel-dielektrikumsschicht einer integrierten schaltung
DE102013103470A1 (de) Struktur und Verfahren für einen Feldeffekttransistor
DE102019219538A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE102014100744A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
KR102200345B1 (ko) 반도체 소자 및 그 제조방법
DE102020126167A1 (de) Feldeffekttransistoren mit kanalbereichen, die ein zweidimensionales material umfassen, auf einem mandrel
DE102021100353A1 (de) Dreidimensionale speichervorrichtung und deren herstellungsverfahren
DE102019116052A1 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication