CN1892766B - 半导体器件、显示装置和电子设备 - Google Patents

Abstract

在放大晶体管的尺寸的情况下，晶体管的功耗增加。由此，本发明提供了一种能够防止电流在信号写操作期间流入显示元件，而不改变用于向每行的显示元件提供电流的电源线的电势的显示装置。在通过向晶体管施加预定电流来设置晶体管的栅极-源极电压时，调整晶体管的栅极端子的电势，以防止电流流入连接到晶体管的源极端子的负载。因此，连接到晶体管的栅极端子的引线的电势与连接到晶体管的漏极端子的引线的电势不同。

Description

半导体器件、显示装置和电子设备

技术领域

本发明涉及具有控制要由晶体管提供给负载的电流的功能的半导体器件，以及包括由其中亮度根据信号改变的电流驱动显示元件形成的像素、及用于驱动该像素的信号线驱动电路和扫描线驱动电路的显示装置。此外，本发明涉及具有该显示装置作为显示部分的电子设备。

背景技术

作为由诸如液晶等显示元件形成的显示装置的液晶显示器(LCD)正被广泛使用。另一方面，近年来，具有由诸如发光二极管(LED)等显示元件形成的像素的所谓的自发光显示装置已吸引了注意。作为用于这种自发光显示装置的显示元件，有机发光二极管(OLED)(也称为有机EL元件、电致发光(EL)元件等)已吸引了注意，且它们已用于EL显示器等。诸如OLED等显示元件是自发光的，因此与液晶显示器相比，它具有诸如更高的像素可见性、无背光以及更高的响应等优点。注意，显示元件的亮度一般是由流经它的电流值来控制的。

作为用于表达这一显示装置的灰度级的驱动方法，有数字灰度级方法和模拟灰度级方法。通过数字灰度级方法，通过以数字方式控制来打开/关闭显示元件以表达灰度级。在数字灰度级方法中，每一像素的亮度的一致性是极佳的；然而，如果不做任何事，则只能表达两个灰度级，因为仅有两个状态，即发光和不发光。因此，结合使用另一种方法来实现多级灰度级。存在一种区域灰度级方法，用于通过选择像素的加权发光区域来表达灰度级；并存在一种时间灰度级方法，用于通过选择加权的发光时间来表达灰度级。此外，在数字灰度级方法的情况下，通常采用适用于达到高清晰度的时间灰度级方法。另一方面，作为模拟灰度级方法，存在以模拟方式控制显示元件的发光强度的方法，以及以模拟方式控制显示元件的发光时间的方法。作为模拟灰度级方法，通常采用的是以模拟方式控制显示元件的发光强度的方法。作为以模拟方式控制发光强度的方法，通常采用的是电流输入电流驱动方法，它几乎不受每一像素的薄膜晶体管(后文称为TFT)的特性变化的影响。

包括单极晶体管，即具有p沟道极性或n沟道极性之一的晶体管的电流输入电流驱动像素在专利文献1和非专利文献1中公开。

[专利文献1]日本专利公开号2004-021219

[非专利文献1]SID 04DIGEST第1516-1519页

发明内容

依照专利文献1和非专利文献1，用于向显示元件提供电流的电源线的电势在每一行都有变化；由此防止当向像素写入信号时电流流入显示元件。如果在信号写操作中电流流入显示元件，则信号无法被正确地写入像素。结果，会发生显示缺陷。

同时，需要大量的电流以从电源线提供给发光元件。因此，需要设置能够控制大量电流的开关以在改变每行的电源线的电势的同时提供大量电流。鉴于此原因，必须增大电路中的晶体管的大小成为了问题。如果增大了晶体管的大小，会增加晶体管的功耗。

此外，在如非专利文献1和专利文献1中所描述的早先的结构的情况下，在用于在信号写操作中驱动显示元件的晶体管中满足Vds＝Vgs。另一方面，在发光操作中，满足Vds＞Vgs。因此，当饱和区中的恒流特性(电流平直度)恶化时，电流值在信号写操作和发光操作之间会显著变化。

由此，本发明提供了一种能够防止电流在信号写操作中流入显示元件，而不改变每行中用于将电流提供给显示元件的电源线的电势的显示装置。

在本发明中，在通过向晶体管施加预定电流来设置晶体管的栅极-源极电压时，调整晶体管的栅极端子的电势，以防止电流流入连接到晶体管的源极端子的负载。因此，对连接到晶体管的栅极端子的引线的电势与连接到晶体管的漏极端子的引线的电势加以区分。

即，晶体管的栅极端子的电势被设为高于或低于晶体管的漏极端子的电势，由此调整了晶体管的源极端子的电势，并防止电流流入负载。

在后文中，描述了具体的结构。

本发明的半导体器件包括晶体管、第一开关、第二开关、电容器、第一引线、第二引线、第三引线以及负载。晶体管的第一端子通过第一开关连接到第一引线，晶体管的第二端子连接到第二引线，而晶体管的栅极端子通过第二开关连接到第三引线。电容器连接到晶体管的栅极端子和第一端子之间。负载连接到晶体管的第一端子。

此外，在具有上述结构的本发明的半导体器件中，将预定的电势输入到第二引线和第三引线。

本发明的半导体器件包括晶体管、第一开关、第二开关、电容器、第一引线、第二引线、第三引线和负载。晶体管的第一端子通过第一开关连接到第一引线，晶体管的第二端子连接到第二引线，而晶体管的栅极端子通过第二开关连接到第三引线。电容器连接在晶体管的栅极端子和第一端子之间。负载连接到晶体管的第一端子。第三引线的电势低于第二引线的电势。

本发明的半导体器件包括晶体管、第一开关、第二开关、电容器、第一引线、第二引线、第三引线和负载。晶体管的第一端子通过第一开关连接到第一引线，晶体管的第二端子连接到第二引线，而晶体管的栅极端子通过第二开关连接到第三引线。电容器连接在晶体管的栅极端子和第一端子之间。负载连接到晶体管的第一端子。预定电势被输入到第二引线和第三引线。当第一开关和第二开关被接通，且电流流入第一引线时，电流流入晶体管而不流入负载。而当第一开关和第二开关断开时，电流流过晶体管和负载。

本发明的半导体器件包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和负载。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、第三引线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到第一引线和第二引线、第三晶体管的栅极端子和第二端子分别连接到第一引线和第四引线。电容器连接到第一晶体管的栅极端子和第一端子之间。负载连接到第一晶体管的第一端子。

此外，在具有上述结构的本发明的半导体器件中，预定电势被输入到第三引线和第四引线。

本发明的半导体器件包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和负载。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、第三引线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到第一引线和第二引线。第三晶体管的栅极端子和第二端子分别连接到第一引线和第四引线。电容器连接到第一晶体管的栅极端子和第一端子之间。负载连接到第一晶体管的第一端子。第四引线的电势低于第三引线的电势。

本发明的半导体器件包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和负载。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、第三引线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到第一引线和第二引线。第三晶体管的栅极端子和第二端子分别连接到第一引线和第四引线。电容器连接到第一晶体管的栅极端子和第一端子之间。负载连接到第一晶体管的第一端子。当第二晶体管和第三晶体管由输入到第一引线的信号导通，且电流流入第一引线时，电流流入第一晶体管但不流入负载。同时，当第二晶体管和第三晶体管被截止时，电流流入第一晶体管和负载。

本发明的显示装置包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、第三引线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到第一引线和第二引线。第三晶体管的栅极端子和第二端子分别连接到第一引线和第四引线。电容器连接在第一晶体管的栅极端子和第一端子之间。发光元件的像素电极连接到第一晶体管的第一端子。

此外，在具有上述结构的本发明的显示装置中，预定电势被输入到第三引线和第四引线。

本发明的显示装置包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线以及具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、第三引线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到第一引线和第二引线。第三晶体管的栅极端子和第二端子分别连接到第一引线和第四引线。电容器连接在第一晶体管的栅极端子和第一端子之间。发光元件的像素电极连接到第一晶体管的第一端子。第四引线的电势低于第三引线的电势。

本发明的显示装置包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、第三引线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到第一引线和第二引线。第三晶体管的栅极端子和第二端子分别连接到第一引线和第四引线。电容器连接在第一晶体管的栅极端子和第一端子之间。发光元件的像素电极连接到第一晶体管的第一端子。当第二晶体管和第三晶体管由输入到第一引线的信号导通，且电流流入第一引线时，电流流入第一晶体管但不流入发光元件。同时，当第二晶体管和第三晶体管被截止时，电流流入第一晶体管和发光元件。

本发明的显示装置包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、第三引线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到第一引线和第二引线。第三晶体管的栅极端子和第二端子分别连接到第一引线和第四引线。电容器连接到第一晶体管的栅极端子和第一端子之间。发光元件的像素电极连接到第一晶体管的第一端子。第四引线的电势等于对置电极的电势。

本发明的显示装置包括扫描线驱动电路、信号线驱动电路和像素部分。像素部分包括从扫描线电路延伸的多根扫描线、从信号线驱动电路延伸的多根信号线、以及以对应于扫描线和信号线的矩阵排列的多个像素。每一像素包括第一晶体管、第二晶体管、第三晶体管、电容器、扫描线、信号线、电源线、偏压线、具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、电源线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到扫描线和信号线。第三晶体管的栅极端子和第二端子分别连接到扫描线和偏压线。电容器连接在第一晶体管的栅极端子和第一端子之间。发光元件的像素电极连接到第一晶体管的第一端子。

本发明的显示装置包括扫描线驱动电路、信号线驱动电路和像素部分。像素部分包括从扫描线驱动电路延伸的多根扫描线、从信号线驱动电路延伸的多根信号线、以及以对应于扫描线和信号线的矩阵排列的多个像素。每一像素包括第一晶体管、第二晶体管、第三晶体管、电容器、扫描线、信号线、电源线、偏压线、以及具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、电源线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到扫描线和信号线。第三晶体管的栅极端子和第二端子分别连接到扫描线和偏压线。电容器连接到第一晶体管的栅极端子和第一端子之间。发光元件的像素电极连接到第一晶体管的第一端子。偏压线的电势低于电源线的电势。

本发明的显示装置包括扫描线驱动电路、信号线驱动电路和像素部分。像素部分包括从扫描线驱动电路延伸的多根扫描线、从信号线驱动电路延伸的多根信号线、以及以对应于扫描线和信号线的矩阵排列的多个像素。每一像素包括第一晶体管、第二晶体管、第三晶体管、电容器、扫描线、信号线、电源线、偏压线、以及具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、电源线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到扫描线和信号线。第三晶体管的栅极端子和第二端子分别连接到扫描线和偏压线。电容器连接在第一晶体管的栅极端子和第一端子之间。当第二晶体管和第三晶体管由输入到扫描线的信号接通，并且信号电流流入信号线时，电流流入第一晶体管但不流入发光元件。同时，当第二晶体管和第三晶体管被截止时，电流流入第一晶体管和发光元件。

本发明的显示装置包括扫描线驱动电路、信号线驱动电路和像素部分。像素部分包括从扫描线驱动电路延伸的多根扫描线、从信号线驱动电路延伸的多根信号线、以及以对应于扫描线和信号线的矩阵排列的多个像素。每一像素包括第一晶体管、第二晶体管、第三晶体管、电容器、扫描线、信号线、电源线、偏压线、以及具有位于像素电极和对置电极之间的发光层的发光元件。第一晶体管的第一端子、第二端子和栅极端子分别连接到第二晶体管的第二端子、电源线和第三晶体管的第一端子。第二晶体管的栅极端子和第一端子分别连接到扫描线和信号线。第三晶体管的栅极端子和第二端子分别连接到扫描线和偏压线。电容器连接在第一晶体管的栅极端子和第一端子之间。发光元件的像素电极连接到第一晶体管的第一端子。偏压线的电势等于对置电极的电势。

此外，在具有上述结构的本发明的显示装置中，第一、第二和第三晶体管是n沟道型晶体管。

此外，在具有上述结构的本发明的显示装置中，对n沟道型晶体管的半导体层使用非晶半导体薄膜。

本发明中使用的开关可以是诸如电开关或机械开关等任何开关。即，它可以是任何事物，只要它能够控制电流且不限于特定的类型。它可以是晶体管、二极管(PN二极管、PIN二极管、肖特基二极管、二极管连接的晶体管等)、或用它们来配置的逻辑电路。因此，在使用晶体管作为开关的情况下，其极性(电导率)不是特别受限的，因为它仅作为开关来工作。然而，当截止电流较佳地为小时，较佳的是使用具有小截止电流的极性的晶体管。例如，具有LDD区或多栅极结构的晶体管具有小的截止电流。此外，期望在作为开关工作的晶体管的源极端子的电势较接近于低电势侧的电源(Vss、GND、0V等)时采用n沟道型晶体管，而在源极端子的电势较接近于高电势侧的电源(Vdd等)时采用p沟道型晶体管。这有助于开关有效地工作，因为可提高晶体管的栅极-源极电压的绝对值。要注意，也可通过同时使用n沟道型和p沟道型晶体管两者来应用CMOS开关。采用CMOS开关，及时在情况改变，使得通过开关输出的电压(即，对开关的输入电压)高于或低于输出电压时也可适当地执行操作。

在本发明中，“连接”意味着“电连接”和“直接连接”。因此，在本发明公开的结构中，除预定的连接之外，可提供允许电连接的另一元件(例如，开关、晶体管、电容器、电感器、电阻器、二极管等)。或者，可在不插入另一元件的情况下直接连接。要注意，当在不插入允许电连接的另一元件而连接两元件时，且该两元件不是电连接而是直接连接时，称为“直接连接”。要注意，“电连接”意味着“电连接”和“直接连接”。

注意，可向显示元件应用各种模式。例如，可使用其中对比度由电致发光效应来改变的显示介质，诸如EL元件(有机EL元件、无机EL元件、包含有机材料和无机材料的EL元件)、电子放电元件、液晶元件、电子墨水、光衍射元件、放电元件、数字微镜器件(DMD)、压电元件或碳纳米管。要注意，使用EL元件的EL平面型显示装置包括EL显示器；使用电子放电元件的显示装置包括场致发射显示器(FED)、SED型平面显示器(表面导电电子发射器显示器)等；使用液晶元件的液晶平面型显示装置包括液晶显示器；使用电子墨水的数字纸张型显示装置包括电子纸张；使用光衍射元件的显示装置包括光栅光阀(GLV)型显示器；使用放电元件的PDP(等离子显示面板)型显示器包括等离子显示器；使用微镜元件的DMD面板型显示装置包括数字光处理(DLP)型显示装置；使用压电元件的显示装置包括压电陶瓷显示器；使用碳纳米管的显示装置包括纳米发射显示器(NED)等。

要注意，各种模式的晶体管可被应用于本发明的晶体管。因此，适用于本发明的晶体管的种类是不受限的。因此，以下晶体管适用于本发明：使用以非晶硅和多晶硅为代表的非单晶半导体薄膜的薄膜晶体管(TFT)；使用半导体衬底或SOI衬底形成的MOS晶体管；面结型晶体管；双极晶体管；使用诸如ZnO或a-InGaZnO等化合物半导体的晶体管；使用有机半导体或碳纳米管的晶体管；以及其它晶体管。要注意，非单晶半导体薄膜可包含氢和卤素。其上设置晶体管的衬底不限于特定的类型，并且可使用各种类型的衬底。因此，可在例如单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸张衬底、玻璃纸衬底、石衬底、不锈钢衬底、具有不锈钢箔的衬底等上设置晶体管。此外，在某一衬底上形成的晶体管可被转移到另一衬底。

要注意，晶体管可具有各种模式的结构，且不限于某一特定的结构。例如，也可采用其中栅极数为二或更多的多栅极结构。采用多栅极结构，可通过提高晶体管的耐压性来减小截止电流并提高可靠性，并且可获得进一步的平直特性，因为漏极-源极电流即使在漏极-源极电压在饱和区中的工作中改变时也不会改变很多。此外，栅电极可设置在沟道边缘之上和之下。因此，沟道区增加，由此提高了电流值，并且可改进亚阈系数，因为容易地形成了耗尽层。此外，可在沟道上或下设置栅电极。可采用前向交错结构或反向交错结构。沟道区可被划分成多个区域，它们或者并联连接或者串联连接。此外，源电极或漏电极可与沟道(或其一部分)重叠，由此防止电荷在沟道一部分中累积并防止不稳定的工作。此外，可提供LDD区。通过提供LDD区，可通过提高晶体管的耐压性来减小截止电流并提高可靠性，并且可获得进一步的平直特性，因为漏极-源极电流即使在漏极-源极电压在饱和区中的工作中改变时也不会改变很多。

注意，可使用各种类型的晶体管作为本发明的晶体管，且可在各种基板上形成晶体管。因此，所有电路都可在玻璃基板、塑料基板、单晶基板、SOI基板或任何基板上形成。当所有电路都在一个基板上形成时，可通过减少部件数量来降低成本，并可通过减少与部件的连接来提高可靠性。或者，可在某一基板上形成电路的一部分，并在另一基板上形成该电路的另一部分。即，并非要求所有的电路都在同一基板上形成。例如，可使用晶体管在玻璃基板上形成电路的一部分，并可在单晶基板上形成该电路的另一部分到IC芯片中，该IC芯片可通过COG(玻璃上芯片)被设置在玻璃基板上。或者，该IC芯片可使用TAB(卷带自动结合)或印刷基板连接到玻璃基板。以此方式，当在同一基板上形成电路的各部分时，可通过减少部件数降低成本，并可通过减少与部件的连接数提高可靠性。此外，不在同一基板上形成具有消耗更多功率的高激励电压或高激励频率的部分，由此可防止功耗增加。

在本发明中要注意，一个像素对应于可控制亮度的一个元件。因此，例如，一个像素表示用于表达亮度的一个色彩元件。因此，在由色彩元件R(红)、G(绿)和B(蓝)形成的彩色显示装置的情况下，最小的图像单元由三个像素、即R像素、G像素和B像素形成。要注意，色彩元件不限于由三种色彩形成，且可以由三种以上色彩形成，诸如RGBW(W是白)，或可向其添加黄、青和紫红的RGB。此外，作为另一示例，在通过使用多个区域来控制一个色彩元件的亮度的情况下，该多个区域之一对应于一个像素。因此，例如，在执行区域灰度级显示的情况下，对一个色彩元件提供用于控制亮度的多个区域，这些区域作为整体来表达灰度级。用于控制亮度的区域之一对应于一个像素。因此，在这一情况下，一个色彩元件由多个像素形成。此外，在这一情况下，对显示有贡献的各区域可在大小上有所不同，取决于像素。在为一个色彩元件提供的用于控制亮度的多个区域中，即，在构成一个色彩元件的多个像素中，可通过向每一像素提供略微不同的信号来扩大视角。

在本发明中要注意，像素可以按矩阵来排列。此处，其中像素以矩阵排列的情况对应于其中像素以纵向条和横向条彼此交叉的网格图案来排列的情况，或者对应于其中三种色彩元件的点以所谓的三角图案来排列或者在使用三种色彩元件(例如，RGB)执行全色显示的情况下以Bayer图案来排列的情况。要注意，色彩元件不限于三种色彩，且色彩的数量可以是三个以上。发光区域的大小可以取决于色彩元件的点而不同。

要注意，晶体管是具有至少三个端子的元件，这些端子包括栅极、漏极和源极。在漏极区和源极区之间设置了沟道区。此处，难以确定源极区或漏极区，因为它们取决于晶体管的结构、工作条件等。因此，在本发明中，担当源极或漏极的区域可能不被称为漏极或源极。在这一情况下，例如，担当源极的区域和担当漏极的区域中的每一个可被称为第一端子或第二端子。

要理解，栅极包括栅电极和栅极引线(也称为栅极线、栅极信号线等)或其一部分。栅电极对应于与形成沟道区、LDD(轻度掺杂漏极)区等的半导体(其间插入了栅极绝缘膜)重叠的部分的导电薄膜。栅极引线对应于用于连接像素的栅电极和将栅电极和另一引线连接的引线。

然而，存在担当栅电极并且还担当栅极引线的部分。这一区域可被称为栅电极或栅极引线。即，存在不能被具体地确定为栅电极或栅极引线的区域。例如，当存在与延伸的栅极引线重叠的沟道区时，该区域担当栅极引线并且还担当栅电极。因此，这一区域可被称为栅电极或栅极引线。

此外，由与栅电极相同的材料形成并连接到栅电极的区域也可被称为栅电极。类似地，由与栅极引线相同的材料形成并连接到栅极引线的区域也可被称为栅极引线。在严格的意义上，这些区域在某些情况下不与沟道区重叠，或不具有连接到另一栅电极的功能。然而，由于制造余量等，存在由与栅电极或栅极引线相同的材料形成并连接到栅电极或栅极引线的区域。因此，这一区域可被称为栅电极或栅极引线。

此外，在多栅极晶体管中，一个晶体管和另一晶体管的栅电极通常通过由与栅电极相同的材料形成的导电薄膜连接。这一区域可被称为栅极引线，因为它是用于连接栅电极的区域，或者在多栅极晶体管被认为一个晶体管时，该区域可被称为栅电极。即，由与栅电极或栅极引线相同的材料形成并连接到栅电极或栅极引线的部件可被称为栅电极或栅极引线。此外，例如，连接栅电极和栅极引线的部分的导电薄膜可被称为栅电极或栅极引线。

要注意，栅极端子对应于栅电极的区域或电连接到栅电极的区域的一部分。

要注意，源极包括源极区、源电极和源极引线(也称为源极线、源极信号线等)或其一部分。源极区对应于包含许多P型杂质(硼、镓等)或N型杂质(磷、砷等)的半导体区。因此，包含少量P型杂质或N型杂质的区域，即LDD(轻度掺杂漏极)区不被包括在源极区中。源电极对应于由与源极区不同的材料形成并电连接到源极区的部分的导电层。然而，源电极可被称为包括源极区的源电极。源极引线对应于用于连接像素的源电极以及连接源电极与另一引线的引线。

然而，存在担当源电极并且还担当源极引线的部分。这一区域可被称为源电极或源极引线。即，存在不能被具体确定为源电极或源极引线的区域。例如，当存在与延伸的源极引线重叠的源极区时，该区域担当源极引线并且还担当源电极。因此，这一区域可被称为源电极或源极引线。

此外，由与源电极相同的材料形成并连接到源电极的部分也可被称为源电极。连接一个源电极和另一源电极的部分也可被称为源电极。此外，与源极区重叠的部分可被称为源电极。类似地，由与源极引线相同的材料形成并连接到源极引线的区域可被称为源极引线。在严格的意义上，这一区域可能不具有连接到另一源电极的功能。然而，由于制造余量等，存在由与源电极或源极引线相同的材料形成并连接到源电极或源极引线的区域。因此，这一区域可被称为源电极或源极引线。

例如，连接源电极和源极引线的部分的导电薄膜可被称为源电极或源极引线。

要注意，源极端子对应于源极区、源电极或电连接到源电极的区域的一部分。

要注意，对于漏极，可应用与源极类似的解释。

在本发明中要注意，半导体器件对应于包括具有半导体元件(晶体管、二极管等)的电路的器件。此外，半导体器件可以是可通过利用半导体特性来运作的通用器件。显示装置对应于包括显示元件(液晶显示元件、发光元件等)的装置。要注意，显示装置可以是显示面板的主体，在显示面板中，包括诸如液晶元件和EL元件等显示元件的多个像素和用于驱动像素的外围驱动电路在基板上形成。此外，显示装置可包括设置了柔性印刷电路(FPC)或印刷电路板(PWB)(IC、电阻器、电容器、电感器、晶体管等)的装置。此外，显示装置可包括诸如偏振片或延滞薄膜等光学薄片。另外，可包括背光(诸如光导板、棱镜薄片、扩散薄片、反射薄片、光源(LED、冷阴极管等))。发光装置对应于包括诸如EL元件或特别地用于FED的元件等自发光显示元件的显示装置。液晶显示装置对应于包括液晶元件的显示装置。

在本发明中要注意，当描述一个物体在另一物体上形成时，它不必然意味着该物体直接与另一物体接触。在上述两个物体不直接彼此接触的情况下，可在其间插入又一物体。因此，当描述在层A上形成层B时，它意味着直接与层A接触地形成层B的情况，或直接与层A接触地形成另一层(诸如层C或层D)，然后直接与该另一层接触地形成层B的情况。另外，当描述一个物体在另一物体上或上方上形成时，它不必然意味着该物体直接与另一物体接触，且可在其间插入另一物体。因此，当描述在层A上或上方形成层B时，它意味着直接与层A接触地形成层B的情况，或直接与层A接触地形成另一层(诸如层C或层D)，然后直接与该另一层接触地形成层B的情况。类似地，当描述一个物体在另一物体下或下方形成时，它意味着该两物体直接彼此接触或彼此不接触的情况。

本发明可提供能够在不改变每行中用于向显示元件提供电流的电源线的电势的情况下防止电流在信号写操作中流入显示元件的显示装置。

附图说明

图1是示出本发明的像素结构的图。

图2是示出本发明的像素结构的图。

图3A到3C是示出本发明的像素的操作的图。

图4是示出本发明的显示装置的图。

图5是示出本发明的像素结构的图。

图6是示出本发明的像素结构的图。

图7A到7D是示出本发明的像素的操作的图。

图8A和8B是示出本发明的像素的操作的图。

图9A和9B是示出本发明的像素的操作的图。

图10A和10B是示出本发明的像素的操作的图。

图11是示出本发明的像素结构的图。

图12A到12C是示出本发明的像素的操作的图。

图13是示出本发明的像素结构的图。

图14是示出本发明的像素结构的图。

图15是示出本发明的像素结构的图。

图16是示出本发明的像素结构的图。

图17是示出本发明的像素结构的图。

图18是示出本发明的像素结构的图。

图19A和19B是示出当本发明的像素工作时的连接状态的图。

图20是示出本发明的像素结构的图。

图21是示出本发明的基本原理的图。

图22A和22B是示出本发明的显示面板的图。

图23A和23B是示出适用于本发明的显示装置的发光元件的图。

图24A到24C是示出本发明的显示面板的图。

图25是示出本发明的显示面板的图。

图26A和26B是示出适用于本发明的像素的晶体管和电容器的结构的图。

图27A和27B是示出适用于本发明的像素的晶体管和电容器的结构的图。

图28A和28B是示出本发明的显示面板的图。

图29A和29B是示出本发明的显示面板的图。

图30A和30B是示出适用于本发明的像素的晶体管的电容器的结构的图。

图31A和31B是示出适用于本发明的像素的晶体管的电容器的结构的图。

图32A和32B是示出适用于本发明的像素的晶体管的电容器的结构的图。

图33A和33B是示出适用于本发明的像素的晶体管的电容器的结构的图。

图34A到34H是示出可向其应用本发明的显示装置的电子设备的视图。

图35是示出EL模块的一个示例的视图。

图36是示出EL电视接收机的主要结构的框图。

图37是示出移动电话的结构的一个示例的视图。

图38是示出本发明的像素结构的图。

图39是示出本发明的像素结构的图。

图40是示出本发明的驱动方法的图。

图41是示出本发明的像素结构的图。

图42是示出本发明的像素结构的图。

图43是像素的一部分的横截面视图。

图44是示出本发明的驱动方法的图。

图45是示出本发明的显示装置的图。

图46是示出本发明的像素结构的图。

图47是示出本发明的像素结构的图。

图48是示出本发明的像素结构的图。

图49是示出本发明的像素结构的图。

具体实施方式

[实施方式]

尽管本发明将参考附图通过实施方式和实施例来充分描述，但是可以理解，本领域的技术人员可以明白各种改变和修改。因此，除非这样的改变和修改脱离本发明的范围，否则它们应当被解释为包括在其中。

本发明不仅可适用于包括EL元件等的像素，还可适用于各种包括电流源的模拟电路。首先，在该实施方式中，对本发明的基本原理进行描述。

首先，图21基于本发明的基本原理示出了半导体器件的结构。该半导体器件包括晶体管2101、第一开关2102、第二开关2103、电容器2104、负载2105、第一引线2106、第二引线2107以及第三引线2108。要注意，晶体管2101是n沟道型晶体管。

描述该半导体器件的连接结构。

晶体管2101的第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)分别连接到负载2105和第二引线2107。晶体管2101的栅极端子通过第二开关2103连接到第三引线2108。即，当第二开关2103处于接通状态时，晶体管2101的栅极端子和第三引线2108是电连接的。另一方面，当第二开关2103处于断开状态时，晶体管2101的栅极端子和第三引线2108是电断开的。

晶体管2101的第一端子通过第一开关2102连接到第一引线2106。即，当第一开关2102处于接通状态时，晶体管2101的第一端子和第一引线2106是电连接的。另一方面，当第一开关2102处于断开状态时，晶体管2101的第一端子和第一引线2106是电断开的。

电容器2104连接在晶体管2101的栅极端子和第一端子之间。即，电容器2104的第一电极和第二电极分别连接到晶体管2101的栅极端子和第一端子。要注意，电容器2104可具有其中在引线、活性层、电极等之间插入绝缘薄膜的结构，或者可通过使用晶体管2101的栅极电容来省略电容器2104。

要注意，预定的电势被输入到第二引线2107和第三引线2108。

随后，描述半导体器件的操作。

在设置操作中，第一开关2102和第二开关2103被接通。

然后，在电容器2104中累积电荷；因此，电流流入晶体管2101。此时流动的电流是设置到第一引线2106的电流。

当在电容器2104中累积电荷完成时，第一开关2102和第二开关2103被断开。然后，晶体管2101的栅极-源极电压被保持在电容器2104中。此外，通过此时调整第三引线2108的电势，可防止电流流入负载2105。

注意，晶体管2101的栅极-源极电压是向晶体管2101施加与流过第一引线2106相同的量的电流的电压。

在输出操作中，第一开关2102和第二开关2103被断开，然后将晶体管2101的栅极端子设在浮动状态。晶体管2101的栅极-源极电压被保持在电容器2104中。因此，在设置操作中流入第一引线2106的电流从第二引线2107通过晶体管2101流入负载2105。

此时，晶体管2101的第一端子是源极端子，且具有较高的电势。晶体管2101的漏极-源极电压变得低于设置操作中的电压。然而，由于晶体管2101在饱和区中工作，因此，可向负载2105施加与设置操作中流过第一引线2106几乎相同的电流。

注意，对晶体管2101使用n沟道型晶体管。或者，也可使用p沟道型晶体管。在这一情况下，电流的方向相反。

(实施方式1)

在本实施方式中，对将本发明应用于像素的情况下基本像素结构进行描述。

本实施方式中描述的像素包括晶体管101、第一开关102、第二开关103、电容器104、显示元件105、第一引线106、第二引线107、第三引线108以及第四引线109。注意，晶体管101是n沟道型晶体管。

描述像素的连接结构。

晶体管101的第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)分别连接到显示元件105的像素电极和第三引线108。晶体管101的栅极端子通过第二开关103连接到第四引线109。即，当第二开关103处于接通状态时，晶体管101的栅极端子和第四引线109是电连接的。另一方面，当第二开关103处于断开状态时，晶体管101的栅极端子和第四引线是电断开的。

晶体管101的第一端子通过第一开关102连接到第二引线107。即，当第一开关102处于接通状态时，晶体管101的第一端子和第二引线107是电连接的。另一方面，当第一开关102处于断开状态时，晶体管101的第一端子和第二引线107是电断开的。

电容器104连接在晶体管101的栅极端子和第一端子之间。即，电容器104的第一电极和第二电极分别连接到晶体管101的栅极端子和第一端子。注意，电容器104可具有在引线、活性层、电极等之间插入绝缘膜的结构，或者可通过使用晶体管101的栅极电容来省略电容器104。

注意，预定电势被输入到显示元件105的对置电极110、第三引线108和第四引线109。

通过将信号输入到第一引线106，第一开关102和第二开关103被控制为接通或断开。

根据像素的灰度级电平，信号被输入到第二引线107。该信号对应于视频信号，且信号电流流入第二引线107。

注意，晶体管可被应用于第一开关102和第二开关103。图2示出了向第一开关102和第二开关103应用n沟道型晶体管的情况。注意，与图1共同的部分由相同的参考标号来表示，并省略其描述。

第一开关晶体管201对应于第一开关102，而第二开关晶体管202对应于第二开关103。

第一开关晶体管201的栅极端子、第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)分别连接到第一引线106、第二引线107以及显示元件105的像素电极和晶体管101的第一端子。因此，当输入到第一引线106的信号处于H(高)电平时，第一开关晶体管201被导通，而当该信号处于L(低)电平时，第一开关晶体管201被截止。

第二开关晶体管202的栅极端子、第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)分别连接到第一引线106、晶体管101的栅极端子和第四引线109。因此，当输入到第一引线106的信号处于H电平时，第二开关晶体管202被导通，而当该信号处于L电平时，第二开关晶体管202被截止。

随后，参考图3A到图3C对本实施方式的像素的操作进行描述。注意，在图3A到3C中，通过使用图2中的像素结构来进行描述，因为图1和2的像素以相同的方式来操作。

注意，连接到第二引线107的电流源301设置写入像素的信号电流Idata。第二引线107通过电流源301连接到引线302。预定电势被输入到引线302。此处，输入到第三引线108、第四引线109、引线302和对置电极110的电势分别由V3、V4、V5和Vcom来表示。对于电势的关系，至少满足V3＞Vcom＞V5。当满足V4＝Vcom时，第四引线109和显示元件105的对置电极110可如图48所示的通过第五引线4801来连接。

注意，像素的操作包括用于将信号写入像素的信号写操作，以及用于根据写入像素的信号来发出灰度级电平的光的发光操作。图3A和3B是示出信号写操作的图，而图3C是示出发光操作的图。

首先，参考图3A描述信号写操作中的过渡状态。要输入到第一引线106的信号被设为H电平，由此导通第一和第二开关晶体管201和202。因此，电流如图3A所示的流动。即，作为电流通路，存在其中电流从第四引线109通过第二开关晶体管202流入电容器104的第一通路，以及其中电流从第三引线108流入晶体管101的第二通路。流过第一通路的电流Ic和流过第二通路的电流Itr在晶体管101的第一端子和电容器104的第二电极的连接部分处汇合。然后，电流Ic和电流Itr作为信号电流Idata通过第一开关晶体管201和电流源301流入引线302。即，满足Ic+Itr＝Idata。

在不久以后，电流不流入电容器104，导致信号写操作中的稳定状态。因此，电流如图3B所示的流动。从第三引线108流入晶体管101的电流Itr等于信号电流Idata。即，晶体管101的栅极-源极电压Vgs是向晶体管101施加信号电流Idata所必需的。在电容器104中累积晶体管101的栅极-源极电压Vgs的负载。

注意，当晶体管101的栅极端子和第一端子的电势此时分别由Va和V_b表示时，满足Vgs＝(Va-Vb)。当显示元件105的正向阈值电压由V_ELth表示时，较佳地满足(Vb-Vcom)＜V_ELth，由此在信号写操作中不向显示元件105施加任何电流。因此，输入到第四引线109的电势V4理想地被设为满足V3＞V4＞V5。当满足V4＝Vcom时，可减少像素所必需的电源数。此外，可在信号写操作中向显示元件105施加反偏压。

注意，即使在向显示元件105施加反偏压时，电流正常地也不流入显示元件105(如果流入，则是少量电流)。另一方面，如果显示元件105被短路，则电流流入短路部分。然后，使短路部分绝缘，由此可改进显示缺陷。

随后，参考图3C对发光操作进行描述。输入到第一引线106的信号被设为L电平，由此截止第一和第二开关晶体管201和202。由此，电流如图3C所示的流动。此时，第二开关晶体管202处于截止状态。因此，电容器104保持向晶体管101施加信号电流Idata所必需的栅极-源极电压Vgs。因此，几乎等于信号电流Idata的电流流入晶体管101。

注意，当晶体管101的栅极端子和第一端子的电势此时分别由Va′和Vb′表示时，满足Vgs＝(Va′-Vb′)。这是因为当Vb′增加时，Va′增加，因为尽管满足Vb′＞Vb，电容器104也保持栅极-源极电压Vgs。

注意，当要输入到第一引线106的H电平信号和L电平信号的电势分别由V1(H)和V1(L)表示时，以下电势是较佳的。第一开关晶体管201和第二开关晶体管202的阈值电压分别由Vth1和Vth2来表示。

如图3B所示，即使在显示元件105的像素电极的电势变为Vb时，也要求第一开关晶体管201处于导通状态。因此，设为满足V1(H)＞(Vb+Vth1)。此外，设为满足V1(H)＞(V4+Vth2)，使得第二开关晶体管202处于导通状态。具体地，例如，当满足V4＝Vcom时，V1(H)较佳地比Vcom电势高1到8V。

如图3C所示，满足V1(L)＜(Vb+Vth1)，使得第一开关晶体管201被截止。即，当信号电流被写入另一像素时，第二引线107的电势变为Vb。因此，在此时未选中的像素中，要求第一开关晶体管201处于截止状态。另一方面，满足V1(L)＜(V4+Vth2)，使得第二开关晶体管202处于截止状态。具体地，例如，当满足V4＝Vcom时，V1(L)较佳地比Vcom电势低1到8V。

通过采用本实施方式中所描述的像素结构，控制了信号写操作中的晶体管的栅极端子的电势，由此防止电流此时流入显示元件。

注意，通过采用图2所示的像素结构，像素可仅由n沟道型晶体管形成，这简化了制造步骤。可对构成像素的晶体管的半导体层使用非晶半导体或半非晶半导体(也称为微晶半导体)等。例如，可使用非晶硅(a-Si:H)作为非晶半导体。因此，可进一步简化制造步骤。结果，可实现制造成本的降低和产量的提高。

此外，通过使用本发明的结构，可在信号写操作中满足Vds＞Vgs。可使Vds在信号写操作和发光操作之间的改变变小。因此，即使晶体管101的饱和区中的恒流特性(电流平直度)较差，电流值在信号写操作和发光操作之间也几乎是相等的。具体地，当使用非晶半导体薄膜(诸如非晶硅)作为晶体管101的半导体层时，会恶化晶体管101的饱和区中的恒流特性(电流平直度)。因此，当在使用非晶半导体薄膜作为晶体管101的半导体层的情况下应用本发明的结构时，可防止显示缺陷。

此外，由于在图2所示的晶体管101的源极和漏极端子之间施加高电压，因此晶体管101的沟道长度可以长于第一开关晶体管201或第二开关晶体管202的沟道长度。或者，可如图16所示将多栅极晶体管应用于晶体管101。因此，增加了晶体管的耐压性，由此防止晶体管损坏。

此外，为向显示元件105施加由图2所示的晶体管101控制的电流，要求晶体管101具有施加大量导通电流的能力。因此，晶体管101的沟道宽度可以宽于第一开关晶体管201或第二开关晶体管202的沟道宽度。或者，晶体管101可具有其中多个晶体管作为图17所示的晶体管1701并联连接的结构。

随后，参考图4对包括本发明的像素的显示装置进行描述。

显示装置包括信号线驱动电路401、扫描线驱动电路402以及像素部分403。像素部分403包括在列方向上从信号线驱动电路401延伸的多根信号线S1到Sn、在行方向上从扫描线驱动电路402延伸的多根扫描线G1到Gm、以及对应于信号线S1到Sn和扫描线G1到Gm按矩阵排列的多个像素404。此外，像素部分403包括与信号线S1到Sn平行的电源线P1到Pn和偏压线B1到Bn。像素404中的每一个连接到信号线Sj(信号线S1到Sn中的任一根)、扫描线Gi(扫描线G1到Gm中的任一根)、电源线Pj(电源线P1到Pn中的任一根)以及偏压线Bj(偏压线B1到Bn中的任一根)。

注意，扫描线Gi对应于图1中的第一引线106。信号线Sj对应于图1中的第二引线107。电源线Pj对应于图1中的第三引线108。偏压线Bj对应于图1中的第四引线109。

扫描线G1到Gm由从扫描线驱动电路402输出的信号逐一选中。然后，将信号写入连接到选中的扫描线的像素404。此时，信号电流根据每一像素的灰度级电平流入信号线S1到Sn中的每一根。

在完成信号写操作之后，选中另一扫描线，然后对连接到该扫描线的像素404执行信号写。向其写入信号的像素开始发光操作并根据写入该像素的信号发光。由此，信号被顺序地写入像素404以对所有的像素404顺序地执行信号写。

然后，图4所示的显示装置的结构是一个示例，且本发明不限于此。即，电源线P1到Pn以及偏压线B1到Bn无需与信号线S1到Sn平行排列。电源线和偏压线可以与扫描线G1到Gm平行排列。或者，电源线和偏压线中的每一根可以按网格图案来排列。注意，在像素部分403包括多个色彩元件的情况下，电源线和偏压线较佳地如图4所示地排列。

即，图1的像素中的第四引线109可如图46所示的与第一引线106平行排列。在这一情况下，对应于图4中的偏压线B1到Bn的偏压线B1到Bm如图47所示的与扫描线G1到Gm平行地排列。偏压线B1到Bm的电势可以变化。换言之，可扫描偏压线。在这一情况下，除扫描扫描线G1到Gm的扫描线驱动电路402之外，还可提供偏压线驱动电路。

在像素部分403包括多个色彩元件的情况下，连接到作为色彩元件的每一像素的电源线和偏压线的电势可以变化。此外，像素电极的大小可以对作为色彩元件的每一像素不同。换言之，发光区域可以对作为色彩元件的每一像素不同。由此，在使用不同色彩的EL元件作为用于全色显示的显示元件的情况下，可控制EL元件的色彩平衡和恶化进展。

本发明的像素不限于图1的结构。仅要求像素在信号写操作中如图19A所示地连接，而在发光操作中如图19B所示地连接。即，在信号写操作中，仅要求晶体管101的栅极端子、第一端子和第二端子分别连接到第四引线109、第二引线107和第三引线108。另一方面，在发光操作中，仅要求晶体管101的栅极端子不电连接到任何地方，且晶体管101的第一端子和第二端子分别连接到显示元件105的像素电极和第三引线108。

由此，在图1所示的像素中，可提供一附加引线以单独控制第一开关102和第二开关103的接通/断开。即，除用于控制第一开关102的接通/断开的第一引线106之外，还可提供用于控制第二开关103的接通/断开的第五引线501。在这一情况下，在完成信号写操作之后，同时断开第一开关102和第二开关103，或者在断开第一开关102之前断开第二开关103。如果即使在第一开关102断开之后第二开关103处于接通状态，则通过晶体管101对电容器104中累积的电荷进行放电。

在图5所示的结构的情况下，当满足V4＝Vcom时，可如图49所示的通过第六引线4901连接第四引线109和显示元件105的对置电极110。

在图1或图2的像素中，可使用另一行的像素中的第一引线106来代替第四引线109。即，在这一情况下，可省略图4所示的显示装置的偏压线B1到Bn。作为一个示例，图13示出了其中省略图2的像素中的第四引线109，并且使用相邻行的像素中的第一引线106来代替第四引线109的结构。

如图14所示，第一开关晶体管201和第二开关晶体管202(都是n沟道型晶体管)可被分别应用于图5的像素中的第一开关102和第二开关103，并且可使用另一行的像素中的第五引线501来代替第四引线109。

如图15所示，第一开关晶体管201和第二开关晶体管202(都是n沟道型晶体管)可被分别应用于图5的像素中的第一开关102和第二开关103，并且可使用另一行的像素中的第一引线106来代替第四引线109。

如图20所示，第一开关晶体管2001和第二开关晶体管2002(都是p沟道型晶体管)可被分别应用于图1的像素中的第一开关102和第二开关103，并且可使用另一行的像素中的第一引线106来代替第三引线108。

(实施方式2)

当像素是使用晶体管来形成时，不同像素中晶体管特性的变化成为问题。晶体管特性的变化被识别为显示不均匀性。

在本实施方式中，对以下情况进行描述：本发明的像素中使用的晶体管(要导通的晶体管)在每一周期中转换，由此可在时间方面时晶体管特性平均，且很难识别出显示不均匀性。

图6示出了本实施方式的像素。

本实施方式的像素包括第一晶体管601、第二晶体管611、第一开关602、第二开关603、第三开关612、第四开关613、电容器604、显示元件605、第一引线606、第二引线607、第三引线608以及第四引线609。注意，第一晶体管601和第二晶体管611是n沟道型晶体管。

首先，描述像素的连接结构。

第一晶体管601的第一端子(源极端子和漏极端子中的一个)连接到显示元件605的像素电极，第一晶体管601的第二端子(源极端子和漏极端子中的另一个)通过第三开关612连接到第三引线608，而第一晶体管601的栅极端子通过第二开关603连接到第四引线609。即，当第三开关612处于接通状态时，第一晶体管601的第二端子和第三引线608是电连接的。另一方面，当第三开关612处于断开状态时，第一晶体管601的第二端子和第三引线608是电断开的。此外，当第二开关603处于接通状态时，第一晶体管601的栅极端子和第四引线609是电连接的。另一方面，当第二开关603处于断开状态时，第一晶体管601的栅极端子和第四引线609是电断开的。

类似地，第二晶体管611和第一晶体管601并联连接。即，第二晶体管611的第一端子(源极端子和漏极端子中的一个)连接到显示元件605的像素电极，第二晶体管611的第二端子(源极端子和漏极端子中的另一个)通过第四开关613连接到第三引线608，而第二晶体管611的栅极端子通过第二开关603连接到第四引线609。即，当第四开关613处于接通状态时，第二晶体管611的第二端子和第三引线608是电连接的。另一方面，当第四开关613处于断开状态时，第二晶体管611的第二端子和第三引线608是电断开的。此外，当第二开关603处于接通状态时，第二晶体管611的栅极端子和第四引线609是电连接的。另一方面，当第二开关603处于断开状态时，第二晶体管611的栅极端子和第四引线609是电断开的。

第一晶体管601的第一端子和第二晶体管611的第一端子通过第一开关602连接到第二引线607。即，当第一开关602处于接通状态时，第一晶体管601和第二晶体管611的第一端子电连接到第二引线607。另一方面，当第一开关602处于断开状态时，第一晶体管601和第二晶体管611的第一端子与第二引线607电断开。

第一晶体管601和第二晶体管611的栅极端子是电连接的，且电容器604连接在第一晶体管601和第二晶体管611的栅极端子和第一端子之间。即，电容器604的第一电极连接到第一晶体管601和第二晶体管611的栅极端子，而电容器604的第二电极连接到第一晶体管601和第二晶体管611的第一端子。注意，电容器604可具有在引线、活性层、电极等之间插入了绝缘膜的结构，或者可通过使用第一晶体管601的栅极电容或第二晶体管611的栅极电容来省略电容器604。

注意，预定电势被输入到显示元件605的对置电极610、第三引线608和第四引线609。

通过将信号输入到第一引线606，第一开关602和第二开关603被控制为接通或断开。

根据像素的灰度级电平，信号被输入到第二引线607。该信号对应于视频信号，且信号电流流入第二引线607。

注意，可将晶体管应用于第一开关602、第二开关603、第三开关612和第四开关613。因此，也可将n沟道型晶体管应用于第一开关602和第二开关603。

随后，描述图6的像素的操作。

注意，像素的操作包括用于将信号写入像素的信号写操作，以及用于根据写入像素的信号发出某一灰度级电平的光的发光操作。本实施方式中描述的像素所使用的晶体管(要导通的晶体管)在一个周期中在信号写操作和发光操作之间切换，并且在另一周期中在信号写操作和发光操作之间切换。

图7A是示出某一周期中的信号写操作的图，图7B是示出该周期中的发光操作的图。此外，图7C是示出另一周期中的信号写操作的图，图7D是示出该周期中的发光操作的图。注意，连接到第二引线607的电流源701设置要写入像素的信号电流。第二引线607通过电流源701连接到引线702。预定电势被输入到引线702。此处，输入到第三引线608、第四引线609、引线702和对置电极610的电势分别由V3、V4、V5和Vcom来表示。对于电势的关系，至少满足V3＞Vcom＞V5。

此外，图7A示出了其中像素在某一周期中的信号写操作中变为稳定状态的状态以及此时的电流。第一开关602、第二开关603和第四开关613处于接通状态，而第三开关612处于断开状态。在这一情况下，使用第二晶体管611。即，由电流源701设置的信号电流Idata从第三引线608通过第四开关613流入第二晶体管611。此时，第二晶体管611具有足够高来施加信号电流Idata的栅极-源极电压，且在电容器604中累积用于该电压的电荷。

因此，在发光操作中，第一开关602、第二开关603以及第三开关612被断开，而第四开关613被接通，且电流如图7B所示地流动。即，电流通过第四开关613和第二晶体管611从第三引线608流入显示元件605。该电流近似等于信号电流Idata。

然而，第二晶体管611的漏极-源极电压在信号写操作和发光操作之间改变，这产生了流入第二晶体管611的电流量中的细微差别。如果每一像素的第二晶体管611的特性有变化，则它被识别为显示不均匀性。

由此，在另一周期中，在信号写操作中，第一开关602、第二开关603以及第三开关612被接通，而第四开关613被断开。图7C示出了其中像素在该周期中变为稳定状态的状态以及此时的电流。在这一情况下，使用第一晶体管601。即，由电流源701设置的信号电流Idata通过第三开关612从第三引线608流入第一晶体管601。此时，第一晶体管601具有足够高来施加信号电流Idata的栅极-源极电压，且在电容器604中累积用于该电压的电荷。

因此，在发光操作中，第一开关602、第二开关603和第四开关613被断开，而第三开关612被接通，且电流如图7D所示地流动。即，电流通过第三开关612和第一晶体管601从第三引线608流入显示元件605。该电流近似等于信号电流Idata。

以此方式，要使用的晶体管在每一周期中切换，由此可在时间方面平均晶体管性能。因此，可降低显示不均匀性。

此外，可向本实施方式中所描述的像素应用另一种驱动方法。例如，在信号写操作中，以大信号电流写入信号，而减少了发光操作中施加于显示元件的电流量。在后文中，描述这一驱动方法。

图8A是示出信号写操作的图，图8B是示出发光操作的图。

此外，图8A示出了其中像素在信号写操作中变为稳定状态的状态以及此时的电流。第一开关602、第二开关603、第三开关612和第四开关613处于接通状态，且电流如图8A所示地流动。即，作为电流通路，存在电流从第三引线608通过第三开关612流入第一晶体管601的第一通路，以及电流从第三引线608通过第四开关613流入第二晶体管611的第二通路。流过第一通路的电流I1和流过第二通路的电流I2在第一晶体管601和第二晶体管611的第一端子的连接部分汇合。然后，电流I1和电流I2作为信号电流Idata通过第一开关602和电流源701流入引线702。即，满足I1+I2＝Idata。

参考图8B对发光操作进行描述。第一开关602、第二开关603以及第四开关613被断开，而第三开关612被接通，然后电流如图8B所示地流动。由于第二开关603此时处于断开状态，因此电容器604保持流入第一晶体管601和第二晶体管611的电流成为信号电流Idata所必需的栅极-源极电压Vgs。因此，电流通过第一晶体管601流入显示元件605。采用这一结构，可调整该电流。

此处，晶体管的沟道长度和沟道宽度分别由L和W来表示。当晶体管在饱和区中工作时，流过晶体管的电流值一般与W/L成正比，只要栅极-源极电压恒定。换言之，电流值与沟道宽度W成正比，而与沟道长度L成反比。

因此，第一晶体管601的沟道宽度和第二晶体管611的沟道宽度分别由W1和W2表示，且这些晶体管具有相同的沟道长度。如果电流所流过的第一晶体管601和第二晶体管611被视为图8A中的一个晶体管，则沟道宽度和沟道长度分别可被视为(W1+W2)和L。另一方面，在图8B中，电流仅流过第一晶体管601，且该晶体管沟道宽度为W1，沟道长度为L。因此，在发光操作中，可向显示元件605施加电流Idata×(W1/(W1+W2))。

以此方式，调整了第一晶体管601或第二晶体管611的沟道宽度或沟道长度，由此可向显示元件605施加比信号写操作中施加的信号电流更少的电流量。

此外，沟道宽度W1和沟道宽度W2被设为相同，且发光操作中使用的晶体管在每一特定周期中切换。因此，可在时间方面平均晶体管的特性。

通过信号写操作和发光操作之间切换要使用的晶体管，可调整在信号写操作和发光操作中使用的晶体管的沟道宽度W与沟道长度L之比W/L，并可调整施加于显示元件的电流量。

即，如图9A所示，在信号写操作中，第一开关602、第二开关603以及第四开关613被接通，而第三开关612被断开。然后，通过第四开关613从第三引线608向第二晶体管611施加信号电流Idata。在发光操作中，第一开关602、第二开关603和第四开关613被断开，而第三开关612被接通。然后，电流Idata×(W1/W2)流过第一晶体管601。注意，在发光操作中施加于显示元件605的电流量可被设为小于信号电流Idata，只要满足W1＜W2。

由此，通过在信号写操作中以大的电流写信号，即使在信号电流所流动的通路中形成寄生电容，也可快速地执行信号写。因此，可防止显示缺陷。

以上描述是在发光操作中施加于显示元件的电流量小于信号写操作中施加的信号电流的情况下进行的。然而，取决于各情况，在发光操作中施加于显示元件的电流量可以大于信号写操作中所施加的信号电流。例如，在信号写操作中，可向第一晶体管601或第二晶体管611的任一个施加电流，而在发光操作中，可向第一晶体管601和第二晶体管611两者施加电流。在图9中要注意，在发光操作中施加于显示元件605的电流量可被设为大于信号电流Idata，只要满足W1＞W2。

此外，在本实施方式的像素中，可执行预充电操作。该操作参考图10来描述。在这一情况下，电流源701通过第五开关1003连接到第二引线607。第二引线607通过第六开关1004和预充电电流源1001连接到引线1002。注意，要使用的预充电电流源1001可设置比电流源701更大的电流量。预定电势被输入到引线1002。作为引线702和引线1002，可使用相同或不同的引线。

首先，图10A示出了其中像素在预充电操作中变为稳定状态的状态以及此时的电流。第一开关602、第二开关603、第三开关612、第四开关613以及第六开关1004被接通，而第五开关1003被断开。然后，由预充电电流源1001设置的电流从第三引线608分别通过第三开关612和第四开关613流入第一晶体管610和第二晶体管611。由此，在电容器604中累积电荷。

在设置操作中，第一开关602、第二开关603、第三开关612和第五开关1003被接通，而第四开关613和第六开关1004被断开。然后，在稳定状态，电流如图10B所示地流动。即，由电流源701设置的信号电流Idata从第三引线608流入第一晶体管601。然后，在电容器604中累积向第一晶体管601施加信号电流Idata所必需的栅极-源极电压的电荷。

适当地确定施加于预充电电流源1001的电流、第一晶体管601的沟道长度L1和沟道宽度W1以及第二晶体管611的沟道长度L2和沟道宽度W2，由此可设置在预充电操作中在电容器604中累积的电荷，以使其近似地等于设置操作中的电荷，且可将信号电流快速地写入像素中。

在图10中，尽管在预充电操作中向第一晶体管601和第二晶体管611施加了电流，但电流可仅被施加于它们中的一个。然后，在设置操作中，可向另一晶体管施加电流。

如上所述，本发明不限于其中第三开关612连接在第一晶体管601的第二端子和第三引线608之间，且第四开关613连接在第二晶体管611的第二端子和第三引线608之间的结构。可采用图18所示的结构。即，第一晶体管601的第一端子(源极端子和漏极端子中的一个)通过第三开关1801连接到显示元件605的像素电极，而第一晶体管601的第二端子(源极端子和漏极端子中的另一个)连接到第三引线608。即，当第三开关1801处于接通状态时，第一晶体管601的第一端子和显示元件605的像素电极是电连接的。另一方面，当第三开关1801处于断开状态时，第一晶体管601的第一端子和显示元件605的像素电极是电断开的。类似地，第二晶体管611并联连接到第一晶体管601。即，第二晶体管611的第一端子(源极端子和漏极端子中的一个)通过第四开关1802连接到显示元件605的像素电极，而第二晶体管611的第二端子(源极端子和漏极端子中的另一个)连接到第三引线608。即，当第四开关1802处于接通状态时，第二晶体管611的第一端子和显示元件605的像素电极是电连接的。另一方面，当第四开关1802处于断开状态时，第二晶体管611的第一端子和显示元件605的像素电极是电断开的。

在该实施方式中，在信号写操作中，可设置向其施加电流的晶体管的栅极端子，以使其具有预定的电势；因此，显示元件的像素电极和对置电极之间的电势差可低于显示元件的正向阈值电压。因此，可防止电流在信号写操作中流入显示元件。

同样在该实施方式中，可对第一开关602、第二开关603、第三开关612和第四开关613使用n沟道型晶体管，由此像素可由单极晶体管形成。因此，可简化制造步骤。结果，可实现制造成本的降低和产量的提高。此外，由于像素可仅由n沟道型晶体管形成，因此包括在像素中的晶体管的半导体层可由非晶半导体、半非晶半导体(也称为微晶半导体)等形成。例如，非晶硅(a-Si:H)可用作非晶半导体。因此，可进一步简化制造步骤。结果，可实现制造成本的降低和产量的提高。

(实施方式3)

在该实施方式中，参考图11对其中向包括在本发明的像素中的晶体管应用p沟道型晶体管的情况进行描述。

本实施方式中描述的像素包括晶体管1101、第一开关晶体管1102、第二开关晶体管1103、电容器1104、显示元件1105、第一引线1106、第二引线1107、第三引线1108、以及第四引线1109。注意，晶体管1101、第一开关晶体管1102和第二开关晶体管1103是p沟道型晶体管。

首先，描述像素的连接结构。

晶体管1101的第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)分别连接到显示元件1105的像素电极和第三引线1108。晶体管1101的栅极端子通过第二开关晶体管1103连接到第四引线1109。即，当第二开关晶体管1103处于导通状态时，晶体管1101的栅极端子和第四引线1109是电连接的。另一方面，当第二开关晶体管1103处于截止状态时，晶体管1101的栅极端子和第四引线1109是电断开的。第二开关晶体管1103的栅极端子、第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)分别连接到第一引线1106、晶体管1101的栅极端子和第四引线1109。因此，当输入到第一引线1106的信号处于H电平时，第二开关晶体管1103被导通，而当该信号处于L电平时，第二开关晶体管1103被截止。

此外，晶体管1101的第一端子通过第一开关晶体管1102连接到第二引线1107。即，当第一开关晶体管1102处于导通状态时，晶体管1101的第一端子和第二引线1107是电连接的。另一方面，当第一开关晶体管1102处于截止状态时，晶体管1101的第一端子和第二引线1107是电断开的。第一开关晶体管1102的栅极端子、第一端子(源极端子和漏极端子中的一个)和第二端子(源极端子和漏极端子中的另一个)分别连接到第一引线1106、第二引线1107、以及显示元件1105的像素电极和晶体管1101的第一端子。因此，当输入到第一引线1106的信号处于H电平时，第一开关晶体管1102被导通，而当该信号处于L电平时，第一开关晶体管1102被截止。

电容器1104连接在晶体管1101的栅极端子和第一端子之间。即，电容器1104的第一电极和第二电极分别连接到晶体管1101的栅极端子和第一端子。注意，电容器1104可具有在引线、活性层、电极等之间插入了绝缘膜的结构，或可通过使用晶体管1101的栅极电容来省略电容器1104。

注意，预定的电势被输入到显示元件1105的对置电极1110、第三引线1108和第四引线1109。

通过将信号输入到第一引线1106，控制第一开关晶体管1102和第二开关晶体管1103被导通或截止。

根据像素的灰度级电平，信号被输入到第二引线1107。该信号对应于视频信号，并且信号电流流入第二引线1107。

随后，参考图12A到12C对该实施方式的像素的操作进行描述。

注意，连接到第二引线1107的电流源1201设置要写入像素的信号电流Idata。第二引线1107通过电流源1201连接到引线202。预定的电势被输入到引线1202。此处，输入到第三引线1108、第四引线1109、引线1202和对置电极1110的电势分别由V3、V4、V5和Vcom来表示。关于电势的关系，至少满足V3＜Vcom＜V5。

注意，像素的操作包括用于将信号写入像素的信号写操作，以及用于根据写入像素的信号来发出灰度级电平的光的发光操作。图12A和12B是示出信号写操作的图，而图12C是示出发光操作的图。

首先，参考图12A描述信号写操作中的过渡状态。输入到第一引线1106的信号被设为L电平，由此导通第一和第二开关晶体管1102和1103。因此，电流如图12A所示地流动。即，由电流源1201设置的信号电流Idata流入电容器1104和晶体管1101。如果电流Ic和电流Itr分别流入电容器1104和晶体管1101，则满足Ic+Itr＝Idata。

电流在不久以后不流入电容器1104，这导致信号写操作中的稳定状态。因此，电流如图12B所示地流动。流入晶体管1101的电流Itr等于信号电流Idata。即，晶体管1101的栅极-源极电压Vgs是向晶体管1101施加信号电流Idata所必需的。在电容器1104中累积用于晶体管1101的栅极-源极电压Vgs的电荷。

注意，当此时晶体管1101的栅极端子和第一端子的电势分别由Va和Vb来表示时，满足Vgs＝(Va-Vb)。当显示元件1105的正向阈值电压由V_ELth来表示时，较佳地满足(Vcom-Vb)＜V_ELth，由此在信号写操作中不向显示元件1105施加电流。因此，输入到第四引线1109的电势V4理想地被设为满足V3＜V4＜V5。当满足V4＝Vcom时，可减少像素所需的电源数。此外，可在信号写操作中向显示元件1105施加反偏压。

注意，即使向显示元件1105施加反偏压，电流正常地也不流入显示元件1105(如果流入，则是微量的电流)。另一方面，在显示元件1105具有短路部分的情况下，电流流入短路部分。然后，使短路部分绝缘，由此可改善显示缺陷。

随后，参考图12C对发光操作进行描述。输入到第一引线1106的信号被设为H电平，由此截止第一和第二开关晶体管1102和1103。由此，电流如图12C所示地流动。此时，第二开关晶体管1102处于截止状态。因此，电容器1104保持向晶体管1102施加信号电流Idata所必需的栅极-源极电压Vgs。因此，几乎等于信号电流Idata的电流流入晶体管1101。

注意，当晶体管1101的栅极端子和第一端子的电势此时分别由Va′和Vb′表示时，满足Vgs＝(Va′-Vb′)。这是因为当Vb′增加时，Va′也增加，因为尽管满足Vb′＞Vb，但电容器1104保持栅极-源极电压Vgs。

注意，当要输入到第一引线1106的L电平信号和H电平信号的电势分别由V1(L)和V1(H)表示时，以下电势是较佳的。第一开关晶体管1102和第二开关晶体管1103的阈值电压分别由Vth1和Vth2来表示。

如图12B所示，即使在显示元件1105的像素电极的电势变为Vb时，也要求第一晶体管1102处于导通状态。因此，满足V1(L)＜(Vb+Vth1)。此外，满足V1(L)＜(V4+Vth2)以使第二开关晶体管1103处于导通状态。具体地，例如，当满足V4＝Vcom时，V1(L)的电势较佳地比Vcom低1到8V。

如图12C所示，满足V1(H)＞(Vb+Vth1)以使第一开关晶体管1102被截止。即，当信号电流被写入另一像素时，第二引线1107的电势变为Vb。因此，在此时未选中的像素中，要求第一开关晶体管1102处于截止状态。另一方面，满足V1(H)＞V4+Vth2以使第二开关晶体管1103处于截止状态。具体地，例如，当满足V4＝Vcom时，V1(H)的电势较佳地比Vcom低1到8V。

通过采用本实施方式中所描述的像素结构，可控制信号写操作中的晶体管的栅极端子的电势，由此防止电流此时流入显示元件。

通过采用图12所示的像素结构，像素可仅由p沟道型晶体管形成，这可简化制造步骤。

此外，通过采用本发明的结构，在信号写操作中可满足|Vds|＞|Vgs|。可使Vds的改变在信号写操作和发光操作之间较小。因此，即使在晶体管1101的饱和区中的恒流特性(电流平直度)较差，电流值在信号写操作和发光操作之间也几乎是相等的。特别地，当对晶体管1101的半导体层使用非晶半导体薄膜(诸如非晶硅)时，晶体管1101的饱和区中的恒流特性(电流平直度)可能恶化。由此，当在对晶体管1101的半导体层使用非晶半导体薄膜的情况下应用本发明的结构时，可防止显示缺陷。

(实施方式4)

在本实施方式中，特别地，对用于在信号写操作和发光操作中降低晶体管的源极-漏极电压的驱动方法进行描述。

使用图1的像素来进行描述。由于在实施方式1中已经描述了像素的连接结构，因此此处省略对其的描述。

在本实施方式中，信号写操作中的对置电极110的电势高于发光操作中其电势。此时对置电极110的电势是可允许的，只要正向电流在信号写操作中不流入显示元件105。电势可以与第三引线108的电势相同或高于该电势。

此外，在信号写操作中，信号被输入到第一引线106，由此接通第一和第二开关102和103。然后，在电容器104中累积用于向晶体管101施加流入第二引线107的信号电流Idata所必需的栅极-源极电压的电荷。

此时，晶体管101的栅极端子所连接的第四引线109的电势是预定电势。

随后，在发光操作中，信号被输入到第一引线106，由此接通第一和第二开关102和103。此时对置电极110的电势低于信号写操作中其电势。

电容器104保持向晶体管101施加信号电流Idata所必需的栅极-源极电压；因此，几乎等于信号电流Idata的电流流入晶体管101。然后，电流流入显示元件105。

显示元件105的像素电极的电势此时高于对置电极110的电势。即，晶体管的源极端子的电势高于对置电极110的电势。

因此，适当地设置了用于在信号写操作中提供要输入到晶体管101的栅极端子的电势的第四引线109的电势以及发光操作中输入到显示元件105的对置电极110的电势，由此可降低信号写操作和发光操作之间晶体管101的第一端子的电势差。由于预定电势被输入到晶体管101的第二端子，因此控制晶体管101的第一端子的电势，由此可使晶体管101的漏极-源极电压差在信号写操作和发光操作之间较小。

因此，即使晶体管101的饱和区中的恒流特性(电流平直度)恶化，也可使信号写操作和发光操作之间电流值的差较小。因此，可减少显示不均匀性。特别地，当对像素的晶体管的半导体层使用非晶半导体(诸如非晶硅)时，恒流特性(电流平直度)通常会恶化。因此，应用本实施方式的驱动方法，由此防止显示缺陷。

此外，根据信号电流的量对每一列像素设置输入到第四引线109的电势，由此，可使信号写操作和发光操作之间晶体管101的漏极-源极电压差较小。因此，晶体管101可以在线性区域中工作。

(实施方式5)

在本实施方式中，通过使用图40所示的时序图，对可向其应用本发明的像素的显示装置的驱动方法的一种模式进行描述。此外，描述了可向其应用该驱动方法的本发明的像素结构。

水平方向指示时间经过，而垂直方向指示扫描线的扫描行数。

当显示图像时，重复写操作和发光操作。其中执行对一个屏幕(一帧)的写操作和发光操作的周期被称为一帧周期。尽管对于一帧的信号处理没有特别的限制，但是较佳的是一帧周期数至少为每秒60次，以不会使观众注意到闪烁。

在本实施方式的显示装置中，根据每一像素的灰度级将视频信号写入像素。换言之，将模拟信号写入像素。视频信号是信号电流。

在发光操作周期，通过保持视频信号来表达灰度级。此处，包括本实施方式的像素的显示装置通过擦除操作擦除写入像素的信号。由此，提供擦除周期，直到下一帧周期。即，插入黑色显示，由此几乎无法见到视觉暂留。因此，可改善运动图像的特性。

对可向其应用本实施方式的驱动方法的像素结构进行描述。本实施方式的像素是可允许的，只要它具有用于通过扫描强制像素不发光的装置。作为这样一种装置，在图1所示的像素的情况下，较佳地使从第三引线108通过晶体管101到显示元件105的对置电极110的电流通路是非导电的。

概略地有两种使得电流通路非导电的方法。作为一种方法，在从第三引线108通过晶体管101到显示元件105的对置电极110的电流通路中设置了另一开关。然后，通过每行扫描一个像素断开该开关，由此使得该电流通路是非导电的。

这一结构的一个示例在图42中示出。注意，与图1中的那些部分共同的部分由相同的参考标号来表示，并省略其描述。

在图42的结构中，基于图1的结构，第三开关4201连接在第一晶体管101的第二端子和第三引线108之间。第三开关4201被控制为由输入到第五引线4202的信号来接通或断开。注意，其中设置了开关的部分不限于图42的结构。当晶体管101的第一端子和显示元件105的像素电极的连接点是节点4203时，开关可连接在节点4203和晶体管101的第一端子或显示元件105的像素电极之间。

作为另一种方法，通过每行扫描一个像素强制晶体管101截止。因此，要求像素具有对电容器104中累积的电荷放电的装置，或向晶体管101的栅极端子输入电势的装置。

首先，图38示出了具有对电容器104中累积的电荷放电的装置的像素的一个示例。注意，与图1中的那些部分共同的部分由相同的参考标号来表示，并省略其描述。在图38中，电容器104和第三开关3801并联连接。第三开关3801被控制为由输入到第五引线3802的信号接通或断开。即，当第三开关3801被接通时，晶体管101的栅极端子和第一端子短路。由此，电容器104中保持的晶体管101的栅极-源极电压可被设为0V。因此，晶体管101可被截止。

注意，通过采用图5或图49的结构，可通过每行扫描一个像素来对电容器104中累积的电荷放电。在这一情况下，第二开关103可由要提供给第五引线501的信号来接通。第二开关103在第一开关102处于断开状态时被接通，由此通过晶体管101对电容器104中累积的电荷放电。因此，晶体管101可被截止。

此外，图39示出了具有向晶体管101的栅极端子输入电势的装置的像素的一个示例。注意，与图1中的那些部分共同的部分由相同的参考标号来表示，并省略其描述。在图39中，整流元件3901连接在第一晶体管101的栅极端子和第五引线3902之间。连接整流元件3901，以使从晶体管101的栅极端子流到第五引线3902的电流的方向是正向电流。仅在晶体管101被强制截止的情况下，才向第五引线3902输入L电平信号，在其它情况下，向第五引线3902输入H电平信号。因此，当第五引线3902处于H电平时，电流不流入整流元件3901，而当第五引线3902处于L电平时，电流从晶体管101流入第五引线3902。因此，晶体管101的栅极端子的电势比处于L电平的第五引线3902的电势高了整流元件3901的正向阈值电压。此时，也通过晶体管101在电容器104的第二电极中累积电荷。然后，晶体管101的第一端子的电势也变为高。由此，晶体管101可被强制截止。

作为具有向晶体管101的栅极端子输入电势的装置的像素的另一示例，可采用图5的像素结构。在这一情况下，第二开关103通过向第五引线501输入信号来接通，由此通过晶体管101在电容器104的第二电极中累积电荷。因此，晶体管101被截止。

此外，图41示出了具有向晶体管101的栅极端子输入电势的装置的像素的另一示例。注意，与图1中的那些部分共同的部分由相同的参考标号来表示，并省略其描述。在图41中，第三开关4101连接在晶体管101的栅极端子和显示元件105的对置电极110之间。第三开关4101和显示元件105的对置电极110通过引线4103连接。注意，第三开关4101被控制为通过向第五引线4102输入信号来接通或断开。当第三开关4101通过向第五引线4102输入信号来接通时，通过晶体管101对电容器104的电荷放电。因此，晶体管101被截止。

注意，参考图43描述了具有图41所示的像素的显示面板的横截面结构。

在基板4301上提供了基膜4302。基板4301可以由诸如玻璃基板、石英基板、塑料基板或陶瓷基板等绝缘基板形成，或者可以由金属基板、半导体基板等形成。基膜4302可通过CVD或溅射形成。例如，使用SiH₄、N₂O和NH₃作为源材料，通过CVD形成氧化硅膜、氮化硅膜、氧氮化硅(silicon oxynitride)膜等。此外，也可使用它们的堆叠层。注意，设置基膜4302以防止杂质从基板4301分散到半导体层中。当基板4301由玻璃基板或石英基板形成时，不需要设置基膜4302。

在基膜4302上形成岛形半导体层。在每一半导体层中，形成其中形成n沟道的沟道形成区4303、担当源极区或漏极区的杂质区4304以及低浓度杂质区(LDD区)4305。在沟道形成区4303上形成栅电极4307，在两者之间插入栅极绝缘膜4306。作为栅极绝缘膜4306，可使用通过CVD或溅射形成的氧化硅膜、氮化硅膜、氧氮化硅膜等。此外，可使用铝(Al)膜、铜(Cu)膜、含有铝或铜作为主要成分的薄膜、铬(Cr)膜、钽(Ta)膜、氮化钽(TaN)膜、钛(Ti)膜、钨(W)膜、钼(Mo)膜等作为栅电极4307。

在栅电极4307的侧面形成侧壁4322。在形成硅化合物，例如氧化硅膜、氮化硅膜或氧氮化硅膜以覆盖栅电极4307之后，应用深蚀刻处理来形成侧壁4322。

在侧壁4322下形成LDD区4305。即，以自对齐的方式形成LDD区4305。注意，不是必须设置侧壁4322的，因为设置它们是为了以自对齐的方式形成LDD区4305。

在栅电极4307、侧壁4322和栅极绝缘膜4306上形成第一层间绝缘膜。第一层间绝缘膜包括作为较低层的无机绝缘膜4318，以及作为较高层的树脂膜4308。作为无机绝缘膜4318，可使用氮化硅膜、氧化硅膜、氧氮化硅膜或通过堆叠这些层形成的膜。作为树脂膜4308，可使用聚酰亚胺、聚酰胺、丙烯酸、聚酰亚胺酰胺、环氧树脂等。

在第一层间绝缘膜上形成第一电极4309、第二电极4324、第三电极4320以及第四电极4321。第一电极4309、第二电极4324和第四电极4321通过接触孔电连接到杂质区4304。此外，第三电极4320通过接触孔电连接到栅电极4307。第三电极4320和第四电极4321彼此电连接。可使用钛(Ti)膜、铝(Al)膜、铜(Cu)膜、含有Ti的铝膜等作为第一电极4309和第二电极4324。注意，在与第一电极4309、第二电极4324、第三电极4320和第四电极4321同一层中设置了诸如信号线等引线的情况下，较佳地使用具有低电阻的铜。

在第一电极4309、第二电极4324、第三电极4320、第四电极4321和第一层间绝缘膜上形成第二层间绝缘膜4310。作为第二层间绝缘膜4310，可使用无机绝缘膜、树脂膜或通过堆叠这些层形成的膜。作为无机绝缘膜，可使用氮化硅膜、氧化硅膜、氧氮化硅膜或通过堆叠这些层形成的膜。作为树脂膜，可使用聚酰亚胺、聚酰胺、丙烯酸、聚酰亚胺酰胺、环氧树脂等。

在第二层间绝缘膜4310上形成像素电极4311和引线4319。像素电极4311和引线4319由同一材料形成。即，它们是同时在同一层中形成的。作为用于像素电极4311和引线4319的材料，较佳地使用具有高功函数的材料。例如，可使用单层氮化钛(TiN)膜、铬(Cr)膜、钨(W)膜、锌(Zn)膜、铂(Pt)膜等；氮化钛膜和含有铝作为主要成分的膜的堆叠层；三层的氮化钛膜、含有铝作为主要成分的膜以及氮化钛膜的堆叠层。采用堆叠层结构，作为引线的电阻较低，可获得较佳的欧姆接触，并且还可获得作为阳极的功能。通过使用反射光的金属膜，可形成不透光的阳极。

形成绝缘体4312以覆盖像素电极4311和引线4319的末端部分。作为绝缘体4312，例如，可使用正型光敏丙烯酸树脂。

在像素电极4311上形成含有有机化合物的层4313，并且含有有机化合物的层4313与绝缘体4312部分重叠。注意，不在引线4319上形成含有有机化合物的层4313。

在含有有机化合物的层4313、绝缘体4312和引线4319上设置了对置电极4314。作为用于对置电极4314的材料，较佳地使用具有低功函数的材料。例如，可使用金属薄膜铝(Al)、银(Ag)、锂(Li)、钙(Ca)、这些的合金MgAg、MgIn、AlLi、CaF₂、Ca₃N₂等。通过以此方式使用金属薄膜，可形成可透光的阴极。

在对置电极4314和像素电极4311之间插入了含有有机化合物的层4313的区域对应于发光元件4316。

在由绝缘体4312隔离含有有机化合物的层4313的区域中，形成联结部分4317，以使对置电极4314和引线4319彼此接触。因此，引线4319担当对置电极4313的辅助电极，由此可实现对置电极4314的低电阻。因此，可减小对置电极4314的膜厚度，导致透光性的提高。因此，可在从顶表面中萃取来自发光元件4316的光的顶部发射结构中获得较高的亮度。

可使用金属薄膜和透光导电膜(诸如ITO(氧化铟锡)膜、氧化铟锌(IZO)膜或氧化锌(ZnO)膜)的堆叠层，以实现对置电极4314的较低电阻。以此方式，可通过使用金属薄膜和同样能透光的透光导电膜来形成可透光的阴极。

即，晶体管4315对应于图41的像素中的晶体管101，且晶体管4323实行图41的像素中的第三晶体管4101的功能。此外，对置电极4314对应于图41的像素中的显示元件105的对置电极110。另外，引线4319对应于图41的像素中的引线4103。

此外，也可在具有另一像素结构的情况下应用具有图43所示的结构的显示面板。例如，晶体管4315对应于图48或49的晶体管101，且晶体管4323实行图48或49的第二开关103的功能。注意，电极4324可对应于图48或49的第四引线109，并且引线4319可对应于图48的第五引线4801或图49的第六引线4901。或者，引线4319可实行图48的第四引线109和第五引线4801的功能，或图49的第四引线109和第六引线4901的功能。

在具有图43所示的结构的显示面板中，对置电极4314的膜可形成得较薄，由此光可以从具有良好的透光性的顶表面中发出。因此，可增强顶表面的亮度。此外，通过连接对置电极4314和引线4319，可实现对置电极4314和引线4319的较低电阻。因此，可减少功耗。

此外，晶体管101可由具有图2的像素结构的显示装置强制截止。下文描述这一情况下的驱动方法。

一个水平周期如图44所示地被划分成两个周期。此处，假定前半周期是写时间，后半周期是擦除时间来进行描述。在划分的水平周期中，选中每一扫描线，并且此时，将对应的信号输入到信号线。例如，在一特定水平周期的前半周期选中第i行，并且在后半周期选中第j行。然后，可如同在一个水平周期中同时选中两行那样执行操作。换言之，视频信号在写时间Tb1到Tb4中，使用作为每一水平周期的前半周期的写时间从信号线写入像素。然后，在此时作为一个水平周期的后半周期的擦除时间中不选中像素。另外，在擦除时间Te，使用作为另一水平周期的后半周期的擦除时间将擦除信号从信号线输入到像素。在此时作为一个水平周期的前半周期的写时间中，不选中像素。由此，可提供具有高孔径比的显示装置，并且可提高产量。

图45示出了包括这一像素的显示装置的一个示例。该显示装置具有信号线驱动电路4501、第一扫描线驱动电路4502、第二扫描线驱动电路4505、以及像素部分4503，在像素部分4503中，像素4504以对应于扫描线G1到Gm和信号线S1到Sn的矩阵排列。第一扫描线驱动电路4502包括脉冲输出电路4506以及连接在扫描线G1到Gm的每一根和脉冲输出电路4506之间的开关4508。第二扫描线驱动电路4505包括脉冲输出电路4507，以及连接在扫描线G1到Gm的每一根和脉冲输出电路4507之间的开关4509。

注意，扫描线Gi(扫描线G1到Gm之一)对应于图2的第一引线106，而信号线Sj(信号线S1到Sn之一)对应于图2的第二引线107。

时钟信号(G_CLK)、反相时钟信号(G_CLKB)、起始脉冲信号(G_SP)、控制信号(WE)等被输入到第一扫描线驱动电路4502。依照这些信号，将选择像素的信号输出到要选中的像素行的第一扫描线Gi(第一扫描线G1到Gm之一)。注意，此时的信号是如图37的时序图所示在一个水平周期的前半周期中输出的脉冲。开关4508由控制信号(WE)控制为接通或断开，由此脉冲输出电路4506和扫描线G1到Gm可以电连接或断开。

时钟信号(R_CLK)、反相时钟信号(R_CLKB)、起始脉冲信号(R_SP)、控制信号(WE′)等被输入到第二扫描线驱动电路4505。根据这些信号，信号被输出到要选中的像素行的第二扫描线Ri(第二扫描线R1到Rm之一)。注意，此时的信号是如图37的时序图所示从一个水平周期的前半周期输出的脉冲。开关4509被控制为由控制信号(WE′)接通或断开，由此脉冲输出电路4507和扫描线G1到Gm可以电连接或断开。注意，当开关4508和开关4509中的一个电连接时，另一个电断开。

时钟信号(S_CLK)、反相时钟信号(S_CLKB)、起始脉冲信号(S_SP)、视频信号(数字视频数据)、控制信号(WE)等被输入到信号线驱动电路4501。根据这些信号，对应于每一行的像素的视频信号被输出到信号线S1到Sn的每一根。

因此，输入到信号线S1到Sn的视频信号被写入由从第一扫描线驱动电路4502输入到扫描线Gi(扫描线G1到Gm之一)的信号选中的行中的每一列的像素4504。然后，通过扫描线G1到Gm的每一根选中每一像素行，由此对应于每一像素4504的视频信号被输入到所有的像素4504。每一像素4504保持对某一特定周期写入的视频信号的数据。然后，每一像素4504可通过保持对某一特定周期的视频信号的数据来保持发光状态或不发光状态。

此外，用于使像素不发光的信号(也称为擦除信号)从信号线S1到Sn写入由从第二扫描线驱动电路4505输入到扫描线Gi(扫描线G1到Gm之一)的信号选中的行中的每一列的像素4504。然后，由扫描线G1到Gm的每一根选中每一像素行，由此设置了非发光周期。例如，当第i行中的像素由从第二扫描线驱动电路4505输入到扫描线Gi的信号选中时，信号线S1到Sn的电势与图2的像素中的第四引线109的电势相同。注意，信号线S1到Sn此时可以处于浮动状态。

因此，通过使用本发明的显示装置，在集中于某一特定像素行的情况下，当输入到该特定像素行的信号与要输入的信号相同时，可防止该信号被输入到该像素行，这导致对扫描线或信号线的充电和放电次数的减少。结果，可降低功耗。

(实施方式6)

在本实施方式中，参考图22A和22B对具有实施方式1到3中描述的像素结构的显示面板的结构进行描述。

注意，图22A是显示面板的俯视图，图22B是沿图22A的线A-A′所取的横截面图。显示面板包括信号线驱动电路2201、像素部分2202、第一扫描线驱动电路2203、以及第二扫描线驱动电路2206，它们由虚线示出，此外，设置了密封基板2204和密封材料2205。由密封材料2205围绕的部分是空间2207。

注意，引线2208是用于发送输入到第一扫描线驱动电路2203、第二扫描线驱动电路2206和信号线驱动电路2201的信号，并从担当外部输入终端的FPC(柔性印刷电路)2209接收视频信号、时钟信号、起始信号等的引线。IC芯片(包括存储器电路、缓冲电路等的半导体芯片)2219通过COG(玻璃上芯片)等被安装在FPC 2209和显示面板的连接部分上。注意，此处仅示出了FPC 2209；然而，可将印刷线路板(PWB)附连到FPC 2209。本说明书中的显示装置不仅包括显示面板的主体，还包括其上附连了FPC或PWB的显示面板以及其上安装了IC芯片等的显示面板。

接着，参考图22B对横截面结构进行描述。在基板2210上形成像素部分2202和外围驱动电路(第一扫描线驱动电路2203、第二扫描线驱动电路2206和信号线驱动电路2201)此处，示出了信号线驱动电路2201和像素部分2202。

注意，信号线驱动电路2201由诸如n沟道型TFT 2220和2221等单极晶体管形成。对于像素结构，像素可通过应用图2、13、14或15的像素结构由单极晶体管形成。因此，外围驱动电路由n沟道型晶体管形成，由此可制造单极显示面板。无需说，CMOS电路可由p沟道型晶体管以及单极晶体管形成。此外，在本实施方式中，示出了其中在同一基板上形成外围驱动电路的显示面板；然而，本发明不限于此。所有或部分外围驱动电路可被形成到IC芯片等上，并可通过COG等来安装。在这一情况下，不要求驱动电路是单极的，且驱动电路可结合p沟道型晶体管来形成。

此外，像素部分2202包括TFT 2211和2212。注意，TFT 2212的源电极连接到第一电极(像素电极)2213。形成绝缘体2214以覆盖第一电极2213的末端部分。此处，对绝缘体2214使用正型光敏丙烯酸树脂膜。

为获得良好的覆盖，绝缘体2214被构造成在绝缘体2214的顶端部分或底端部分处形成具有某一曲率的弯曲表面。例如，在使用正光敏丙烯酸树脂作为绝缘体2214的材料的情况下，较佳的是仅绝缘体224的顶端部分具有带曲率半径(0.2到3μm)的弯曲表面。此外，由光在蚀刻剂中变为不溶解的负光敏丙烯酸树脂或由光在蚀刻剂中变为可溶解的正光敏丙烯酸树脂可用作绝缘体2214。

在第一电极2213上形成含有有机化合物的层2216和第二电极(对置电极)2217。此处，较佳的是使用具有高功函数的材料作为用于担当阳极的第一电极2213的材料。例如，可使用单层的ITO(氧化铟锡)膜、氧化铟锌(IZO)膜、氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等；氮化钛膜和含有铝作为主要成分的膜的堆叠层；氮化钛膜、含有铝作为主要成分的膜和氮化钛膜的三层结构等。注意，采用堆叠层结构，作为引线的电阻较低，可获得良好的欧姆接触，并且可获得作为阳极的功能。

含有有机化合物的层2216使用沉积掩模或喷墨通过汽相沉积来形成。对含有有机化合物的层2216的一部分使用属于元素周期表的第4组的金属配合物。此外，也可结合使用低分子材料或高分子材料。此外，作为用于含有有机化合物的层2216的材料，通常使用单层有机化合物或其堆叠层；然而，在本实施方式中，可在由有机化合物形成的膜的一部分中使用无机化合物。此外，也可使用已知的三重态(triplet)材料。

此外，作为用于担当阴极并在含有有机化合物的层2216上形成的第二电极2217的材料，可使用具有低功函数的金属(Al、Ag、Li、Ca或其合金，诸如MgAg、MgIn、AlLi、CaF₂或Ca₃N₂)。在从含有有机化合物的层2216生成的光透过第二电极2217的情况下，较佳地使用厚度较薄的金属薄膜和透光导电膜(ITO(氧化铟锡)膜、氧化铟和氧化锌的合金(In₂O₃-ZnO)、氧化锌(ZnO)等)的堆叠层。

此外，通过将密封基板2204用密封材料2205附连到基板2210，在由基板2210、密封基板2204和密封材料2205围绕的空间2207中设置了发光元件2218。注意，空间2207可用密封材料2205以及惰性气体(氮、氩等)来填充。

注意，对密封材料2205较佳地使用环氧基树脂。此外，较佳的是这些材料尽可能地不应透过湿气或氧气。作为用于密封基板2204的材料，可使用玻璃基板、石英基板、由FRP(玻璃纤维增强的塑料)、PVF(聚氟乙烯)、迈拉(聚酯薄膜)(myler)、聚酯、丙烯酸等形成的塑料基板。

如上所述，可获得具有本发明的像素结构的显示面板。注意，上述结构是一个示例，且显示面板的结构不限于此。

如图22A和22B所示，显示装置的成本可通过在同一基板上形成信号线驱动电路2201、像素部分2202、第一扫描线驱动电路2203以及第二扫描线驱动电路2206来降低。此外，在这一情况下，对信号线驱动电路2201、像素部分2202、第一扫描线驱动电路2203和第二扫描线驱动电路2206使用单极晶体管，由此可简化制造步骤。结果，可实现进一步的成本降低。

注意，显示面板的结构不限于图22A所示的结构，在该结构中，在同一基板上形成信号线驱动电路2201、像素部分2202、第一扫描线驱动电路2203和第二扫描线驱动电路2206，并且图28A所示的对应于信号线驱动电路2201的信号线驱动电路2801可被形成到IC芯片上并通过COG等安装在显示面板上。注意，图28A中的基板2800、像素部分2802、第一扫描线驱动电路2803、第二扫描线驱动电路2804、FPC 2805、IC芯片2806和2807、密封基板2808、以及密封材料2809分别对应于图22A中的基板2210、像素部分2202、第一扫描线驱动电路2203、第二扫描线驱动电路2206、FPC 2209、IC芯片2219和2222、密封基板2204以及密封材料2205。

即，仅将要求以高速工作的信号线驱动电路形成到使用CMOS等的IC芯片中，由此可实现较低的功耗。此外，通过将IC芯片形成到由硅晶片等形成的半导体芯片中，可实现较高速的工作和较低的功耗。

通过在与像素部分2802相同的基板上形成第二扫锚线驱动电路2803和第一扫描线驱动电路2804，可实现成本降低。此外，对第二扫描线驱动电路2803、第一扫描线驱动电路2804和像素部分2802使用单极晶体管，由此可实现进一步的成本降低。对于像素部分2802的像素结构，可应用实施方式1到4中描述的结构。

以此方式，可实现高清晰度显示装置的成本降低。此外，通过在FPC 2805和基板2800的连接部分处安装包括功能电路(存储器或缓冲器)的IC芯片，可有效地利用基板面积。

此外，图28B中所示的对应于图22A所示的信号线驱动电路2201、第一扫描线驱动电路2203和第二扫描线驱动电路2206的信号线驱动电路2811、第一扫描线驱动电路2814和第二扫描线驱动电路2813可被形成到IC芯片中，并通过COG等安装在显示面板上。在这一情况下，可实现高清晰度显示装置的较低功耗。因此，为获得具有较少功耗的显示装置，较佳的是对像素部分中使用的晶体管的半导体层使用多晶硅。注意，图28B中的基板2810、像素部分2812、FPC 2815、IC芯片2816和2817、密封基板2818以及密封材料2822分别对应于图22A中的基板2210、像素部分2202、FPC 2209、IC芯片2219和2222、密封基板2204以及密封材料2205。

此外，通过对像素部分2812的晶体管的半导体层使用非晶硅，可实现进一步的成本降低。此外，可制造大型的显示面板。

此外，第二扫描线驱动电路、第一扫描线驱动电路和信号线驱动电路不是必须被设置在像素的行方向和列方向上。例如，如图29A所示，在IC芯片中形成的外围驱动电路2901可具有图28B所示的第一扫描线驱动电路2814、第二扫描线驱动电路2813和信号线驱动电路2811的功能。注意，图29A中的基板2900、像素部分2902、FPC 2904、IC芯片2905和2906、密封基板2907以及密封材料2908分别对应于图22A中的基板2210、像素部分2202、FPC 2209、IC芯片2219和2222、密封基板2204以及密封材料2205。

图29B示出了一个示意图，该图示出了图29A所示的显示装置的引线的连接。设置了基板2910、外围驱动电路2911、像素部分2912以及FPC 2913和2914。信号和电源电势从FPC 2913外部地输入到外围驱动电路2911。从外围驱动电路2911的输出被输入到行方向上的引线和列方向上的引线，这些引线连接到像素部分2912中的像素。

此外，图23A和23B示出了可应用于发光元件2218的发光元件的示例。即，参考图23A和23B对可应用于实施方式1到4中描述的像素的发光元件的结构进行描述。

在图23A所示的发光元件中，在基板2301上以以下顺序堆叠阳极2302、由空穴注入材料形成的空穴注入层2303、由空穴迁移材料形成的空穴迁移层2304、发光层2305、由电子迁移材料形成的电子迁移层2306、由电子注入材料形成的电子注入层2307以及阴极2308。此处，发光层2305可仅由一种发光材料形成；然而，它也可由两种或多种材料形成。本发明的元件的结构不限于此。

除图23A所示的其中堆叠了每一功能层的堆叠层之外，还有各种各样的元件，诸如由高分子化合物形成的元件、利用在发光层中从三重态激励状态发光的三重态发光材料的高效元件。它也可应用于发白光的元件，该元件可借助通过使用空穴阻挡层等控制载体的重组区将发光区划分成两个区域来获得。

图23A所示的本发明的元件可通过在具有阳极2302(ITO)的基板2301上顺序地沉积空穴注入材料、空穴迁移材料和发光材料来形成。接着，沉积电子迁移材料和电子注入材料，最后沉积阴极2808。

适用于空穴注入材料、空穴迁移材料、电子迁移材料、电子注入材料和发光材料的材料如下。

作为空穴注入材料，诸如卟啉基化合物、酞菁(后文称为“H₂Pc”)、酞菁铜(后文称为“CuPc”)等有机化合物是有效的。此外，具有比要使用的空穴迁移材料小的电离电势值并具有空穴迁移功能的材料也可用作空穴注入材料。也存在通过化学地掺杂导电高分子化合物来获得的材料，包括用聚苯乙烯磺酸酯(后文称为“PSS”)掺杂的聚苯胺和聚亚乙基二氧噻吩(polyethylene dioxythiophene)(后文称为“PEDOT”)。同样，高分子化合物的绝缘体在阳极平坦化方面是有效的，且通常使用聚酰亚胺(后文称为“PT”)。此外，也可使用无机化合物，包括除诸如金或铂等金属薄膜之外的氧化铝(后文称为“矾土”)超薄膜。

最广泛用作空穴迁移材料的是芳族胺基(即，具有苯环-氮键)化合物。广泛使用的材料包括4，4′-二(苯基氨基)-联苯(下面称作“TAD”)，其衍生物，如4，4′-二[N-(3-甲基苯基)N-苯基-氨基]-联苯(下面称作“TPD”)，4，4′-二[N-(1-萘基)-N-苯基-氨基]-联苯(下面称作“α-NPD”)，以及星型爆炸式(star burst)芳族胺化合物，如4，4′，4″-三(N，N-二苯基-氨基)-三苯胺(下面称作“TDATA”)和4，4′，4″-三[N-(3-甲基苯基)N-苯基-氨基]三苯胺(下面称作“MTDATA”)。

作为电子迁移材料，经常使用金属配合物，它们包括具有喹啉骨架或苯并喹啉骨架的金属配合物，例如Alq、Balq、三(4-甲基-8-羟基喹啉)铝(下面称作“Almq”)或二(10-羟基苯并[h]-羟基喹啉)铍(下面称作“BeBq”)，此外，具有噁唑基或噻唑基配体的金属配合物，如二[2-(2-羟基苯基)-benzoxazolato]锌(下面称作“Zn(BOX)2”)或二[2-(2-羟基苯基)-benzothiazolato]锌(下面称作“Zn(BTZ)2”)。此外，除了金属配合物外，噁二唑衍生物如2-(4-联苯基基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(下面称作“PBD”和OXD-7)，三唑衍生物如TAZ和3-(4-叔丁基苯基)-4-(4-乙苯基)-5-(4-联苯基)-2，3，4-三唑(下面称作“p-EtTAZ”)，以及菲咯啉衍生物如红菲绕啉(下面称作“BPhen”)和BCP都具有电子迁移性质。

作为电子注入材料，可使用上述电子迁移材料。另外，通常使用绝缘体的超薄膜，例如，诸如氟化钙、氟化锂或氟化铯等金属卤化物，诸如氧化锂等碱金属氧化物等。此外，诸如乙酰丙酮锂(下面称作“Li(acac)”)或8-羟基喹啉锂(下面称作“Liq”)等碱金属配合物也是有效的。

作为发光材料，除上述诸如Alq、Almq、BeBq、BAlq、Zn(BOX)₂、和Zn(BTZ)₂等金属配合物之外，各种荧光颜料是有效的。荧光颜料包括为蓝色的4，4′-二(2，2′-二苯基-乙烯基)-联苯，为橙红色的4-(二氰基亚甲基)-2-甲基-6-(p-二甲基氨基苯乙烯基)-4H-吡喃等。同样，三重态发光材料是可用的，它们主要包括具有铂或铱作为中心金属的配合物。作为三重态发光材料，三(2-苯基吡啶)铱、二(2-(4′-tryl)吡啶-N，C²′)乙酰丙酮铱(下面称作“acacIr(tpy)2”)、2，3，7，8，12，13，17，18-八乙基-21H，23H卟啉-铂等是已知的。

通过组合使用各自具有如上所述的功能的材料，可形成高度可靠的发光元件。

在实施方式3所描述的图11的像素的情况下，其中以与图23A相反的顺序形成各层的发光元件可如图23B所示地使用。即，阴极2318、由电子注入材料形成的电子注入层2317、由电子迁移材料形成的电子迁移层2316、发光层2315、由空穴迁移材料形成的空穴迁移层2314、由空穴注入材料形成的空穴注入层2313以及阳极2312以此顺序被堆叠在基板2311上。

另外，为萃取发光元件的光发射，需要阳极和阴极中的至少一个发光。在基板上形成TFT和发光元件；并且存在具有其中通过与基板相对的表面取出光发射的顶部发射结构、具有其中通过在基板侧上的表面取出光发射的底部发射结构、以及具有其中分别通过与基板相对的表面以及在基板侧上的表面取出光发射的双发射结构的发光元件。本发明的像素结构可应用于具有任何发射结构的发光元件。

参考图24A对具有顶部发射结构的发光元件进行描述。

在基板2400上形成驱动TFT 2401，并与驱动TFT 2401的源电极相接触地形成第一电极2402，在其上形成含有有机化合物的层2403和第二电极2404。

此外，第一电极2402是发光元件的阳极。第二电极2404是发光元件的阴极。即，其中在第一电极2402和第二电极2404之间插入了包含有机化合物的层2403的区域对应于发光元件。

此外，作为用于担当阳极的第一电极2402的材料，较佳地使用具有高功函数的材料。例如，可使用单层氮化钛膜、铬膜、钨膜、Zn膜、Pt膜等，氮化钛膜和含有铝作为主要成分的膜的堆叠层，氮化钛膜、含有铝作为主要成分的膜以及氮化钛膜这三层的堆叠层等。采用堆叠层结构，作为引线的电阻较低，可获得较佳的欧姆接触，并且还可获得作为阳极的功能。通过使用反光的金属膜，可形成不透光的阳极。

作为用于担当阴极的第二电极2404的材料，较佳地使用由具有低功函数的材料(Al、Ag、Li、Ca或其合金，诸如MgAg、MgIn、AlLi、CaF₂或Ca₃N₂)形成的金属薄膜和透光导电膜(ITO(氧化铟锡)、氧化铟锌(IZO)、氧化锌(ZnO)等)的堆叠层。通过以此方式使用金属薄膜和透光导电膜，可形成可透光的阴极。

以此方式，来自发光元件的光可如图24A中所示的箭头被萃取到顶表面。即，在应用于图22A所示的显示面板的情况下，光被发射到密封基板2204侧。因此，在对显示装置使用具有顶部发射结构的发光元件的情况下，使用透光的基板作为密封基板2204。

在设置光膜的情况下，光膜可被设置在密封基板2204上。

在实施方式3的图11所示的像素结构的情况下，由担当阴极且具有低功函数的材料，诸如MgAg、MgIn或AlLi形成的金属膜可用于第一电极2402。对于第二电极2404，可使用诸如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜等透光膜。因此，采用这一结构，可改进顶部光发射的透射率。

此外，参考图24B对具有底部发射结构的发光元件进行描述。使用与图24A中相同的参考标号，因为除发光结构之外其余结构是相同的。

此处，作为用于担当阳极的第一电极2402的材料，较佳地使用具有高功函数的材料。例如，可使用诸如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜等透光膜。通过使用透光导电膜，可形成可透光的阳极。

作为用于担当阴极的第二电极2404的材料，可使用由具有低功函数的材料(Al、Ag、Li、Ca或其合金，诸如MgAg、MgIn、AlLi、CaF₂或Ca₃N₂)形成的金属膜。通过使用反光的金属膜，可形成不透光的阴极。

以此方式，来自发光元件的光如图24B中的箭头所示地被萃取到底表面。即，在应用于图22A和22B所示的显示面板的情况下，光被发射到基板2210侧。因此，在对显示装置使用具有底部发射结构的发光元件的情况下，使用透光的基板作为基板2210。

在设置光膜的情况下，光膜可被设置在基板2210上。

参考图24C对具有双发射结构的发光元件进行描述。使用了与图24A相同的参考标号，因为除发光结构之外其余结构是相同的。

此处，作为用于担当阳极的第一电极2402的材料，较佳地使用具有高功函数的材料。例如，可使用诸如ITO(氧化铟锡)膜或氧化铟锌(IZO)膜等透光膜。通过使用透光导电膜，可形成可透光的阳极。

作为用于担当阴极的第二电极2404的材料，较佳地使用由具有低功函数的材料(Al、Ag、Li、Ca或其合金，诸如MgAg、MgIn、AlLi、CaF₂或Ca₃N₂)形成的金属薄膜以及透光导电膜(ITO(氧化铟锡)、氧化铟-氧化锌(In₂O₃-ZnO)合金、氧化锌(ZnO)等)的堆叠层。通过以此方式使用金属薄膜和透光导电膜，可形成可透光的阴极。

以此方式，来自发光元件的光可如图24C的箭头所示地被萃取到两个表面。即，在应用于图22A和22B所示的显示面板的情况下，光被发射到基板2210侧和密封基板2204侧。因此，在向显示装置应用具有双发射结构的发光元件的情况下，透光的基板用作基板2210和密封基板2204。

在设置光膜的情况下，光膜可被设置在基板2210和密封基板2204上。

本发明也可应用于通过使用发白光的元件和滤色片实现全色显示的显示装置。

如图25所示，在基板2500上形成基膜2502，并在其上形成驱动TFT 2501。与驱动TFT 2501的源电极相接触地形成第一电极2503，并在其上形成含有有机化合物的层2504和第二电极2505。

第一电极2503是发光元件的阳极。第二电极2505是发光元件的阴极。即，其中在第一电极2503和第二电极2505插入了含有有机化合物的层2504的区域对应于发光元件。在图25所示的结构中，发出白光。红色滤色片2506R、绿色滤色片2506G和蓝色滤色片2506B被设置在发光元件上，由此可执行全色显示。此外，设置了用于隔离这些滤色片的黑底(black matrix)(也称为BM)2507。

发光元件的上述结构可组合使用，并可适当地用于具有本发明的像素结构的显示装置。上述显示面板和发光元件的结构是示例，且无需多言，本发明的像素结构可被应用于具有其它结构的显示装置。

接着，描述显示面板的像素部分的局部横截面图。

首先，参考图26A和26B以及图27A和27B对使用结晶半导体膜(多晶硅(p-Si:H)膜)作为晶体管的半导体层的情况进行描述。

此处，半导体层是通过例如用已知的薄膜沉积法在基板上形成非晶硅(a-Si)膜来获得的。注意，半导体膜不限于非晶硅膜，并且可使用具有非晶结构的任何半导体膜(包括微晶半导体膜)。此外，可使用具有非晶结构的化合物半导体膜，诸如非晶硅锗膜。

然后，非晶硅膜通过激光结晶、使用RTA或退火炉的热结晶、使用促进结晶的金属元素的热结晶等来结晶。无需多言，这一结晶可组合执行。

作为上述结晶的结果，在非晶半导体膜的一部分中形成结晶区。

另外，具有部分提高的结晶度的结晶半导体膜被形成图案为期望的形状，且形成具有结晶区的岛形半导体膜(通过分隔一个半导体膜形成的各个膜)。该半导体膜用作晶体管的半导体层。注意，形成图案是处理膜形状，这意味着通过光刻技术形成膜图案(包括在光敏丙烯酸中形成接触孔以及处理光敏丙烯酸以成为隔片)、通过光刻技术和使用掩模图案蚀刻来形成掩模图案等。

如图26A所示，在基板26101上形成基膜26102，并且在其上形成半导体层。该半导体层包括沟道形成区26103和担当激励晶体管26118中的源极或漏极区的杂质区26105，以及沟道形成区26106、低浓度杂质区26107和担当电容器26119中的较低电极的杂质区26108。注意，可对沟道形成区26103和26106执行沟道掺杂。

作为基板，可使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜26102可使用单层的氮化铝(AlN)、氧化硅(SiO₂)、氧氮化硅(SiO_xN_y)等，或其堆叠层来形成。

在半导体层上形成栅电极26110和电容器的较高电极26111，两者之间插入栅极绝缘膜26109。

形成层间绝缘膜26112以覆盖激励晶体管26118和电容器26119。然后，在层间绝缘膜26112中形成接触孔，通过该接触孔，引线26113与杂质区26105接触。与引线26113相接触地形成像素电极26114，并且形成层间绝缘体26115以覆盖像素电极26114和引线26113的末端部分。此处，用正光敏丙烯酸树脂膜来形成层间绝缘体26115。然后，在像素电极26114上形成含有有机化合物的层26116和对置电极26117。由此，发光元件26120对应于其中在像素电极26114和对置电极26117之间插入了含有有机化合物的层26116的区域。

另外，如图26B所示，可设置低浓度杂质区26202，以与形成电容器26119的较低电极的一部分的低浓度杂质区26107中的较高电极26111重叠。即，电容器26119的较低电极用沟道形成区26201、低浓度杂质区26202和26107以及杂质区26108来形成。注意，与图26A中的部分共同的部分由相同的参考标号来表示，并省略对其的描述。

另外，如图27A所示，可设置第二较高电极26301，它在与引线26113相同的层中与激励晶体管26118的杂质区26105相接触地形成。注意，与图26A中的部分共同的部分由相同的参考标号来表示，并省略其描述。第二电容器是通过在第二较高电极26301和较高电极26111之间插入层间绝缘膜26112来形成的。另外，由于第二较高电极26301与杂质区26108相接触，因此具有使得栅极绝缘膜26109被插入在较高电极26111和沟道形成区26106之间的结构的第一电容器，以及具有使得层间绝缘膜26112被插入在较高电极26111和第二较高电极26301之间的结构的第二电容器并联连接，从而获得具有第一和第二电容器的电容器26302。由于电容器26302具有第一和第二电容器的总电容，因此可在小面积中形成具有大电容的电容器。由此，使用本发明的像素结构中的电容器将导致进一步提高的孔径比。

或者，可采用图27B所示的电容器的结构。在基板27101上形成基膜27102，并且在其上形成半导体层。该半导体层包括沟道形成区27103和杂质区27105，以担当激励驱动器27118的源极或漏极区。注意，可对沟道形成区27103执行沟道掺杂。

作为基板，可使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜27102可使用单层的氮化铝(AlN)、氧化硅(SiO₂)、氧氮化硅(SiO_xN_y)等或其堆叠层来形成。

在半导体层上形成栅电极27107和第一电极27108，其间插入栅极绝缘膜27106。

形成第一层间绝缘膜27109以覆盖激励晶体管27118和第一电极108。然后，在第一层间绝缘膜27109中形成接触孔，通过该接触孔，引线27110与杂质区27105相际接触。另外，在与引线27110的同一层中并用与其相同的材料形成第二电极27111。

此外，形成第二层间绝缘膜27112，以覆盖引线27110和第二电极27111。然后，在第二层间绝缘膜27112中形成接触孔，通过该接触孔，与引线27110相接触地形成像素电极27113。在与像素电极27113同一层中并用与其相同的材料形成第三电极27114。此处，电容器27119由第一电极27108、第二电极27111和第三电极27114形成。

形成绝缘体27115以覆盖像素电极27113和第三电极27114的末端部分，在其上形成含有有机化合物的层27116和对置电极27117。因此，发光元件27120对应于其中在像素电极27113和对置电极27117之间插入了含有有机化合物的层27116的区域。

如上所述，图26A和26B以及图27A和27B中所示的每一结构可作为为其半导体层使用结晶半导体膜的晶体管的结构来给出。注意，具有图26A和26B以及图27A和27B所示的结构的晶体管是具有上栅极结构的晶体管的示例。即，晶体管可以是p沟道型晶体管或n沟道型晶体管。在晶体管是n沟道型晶体管的情况下，可形成LDD区以与栅电极重叠或不重叠，或可形成LDD区的一部分以与栅电极重叠。此外，栅电极可具有锥形的形状，且LDD区可以用自对齐的方式被设置在栅电极的锥形部分之下。另外，栅电极的个数不限于2，并且可采用具有3个或更多电极的多栅极结构，或者也可采用单栅极结构。

通过对包括在本发明的像素中的晶体管的半导体层(沟道形成区、源极区、漏极区等)使用结晶半导体膜，例如，更易于在与图4中的像素部分403相同的基板上形成扫描线驱动电路402和信号线驱动电路401。

接着，作为对其半导体层使用多晶硅(p-Si)的晶体管的结构，图30A示出了使用具有在基板和半导体层之间插入的栅电极的结构的晶体管，即具有栅电极位于半导体层之下的下栅极结构的晶体管的显示面板的局部横截面图。

在基板3001上形成基膜3002。然后，在基膜3002上形成栅电极3003。在与栅电极同一层中并用与其相同的材料形成第一电极3004。作为栅电极3003的材料，可使用对其添加了磷的多晶硅。除多晶硅之外，可使用作为金属和硅的化合物的硅化物。

然后，形成栅极绝缘膜3005，以覆盖栅电极3003和第一电极3004。作为栅绝缘膜3005，使用氧化硅膜、氮化硅膜等。

在栅极绝缘膜3005上形成半导体层。该半导体层包括沟道形成区3006、LDD区3007、和担当激励晶体管中的源极或漏极的杂质区3008、以及沟道形成区3009、LDD区3010、和担当电容器3023的第二电极的杂质区3011。注意，可对沟道形成区3006和3009执行沟道掺杂。

作为基板，可使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜3002可使用单层的氮化铝(A1N)、氧化硅(SiO₂)、氧氮化硅(SiO_xN_y)等或其堆叠层来形成。

形成第一层间绝缘膜3012，以覆盖半导体层。然后，在第一层间绝缘膜3012中形成接触孔，通过该接触孔，引线3013与杂质区3008接触。在与引线3013同一层中并用与其相同的材料形成第三电极3014。电容器3023用第一电极3004、第二电极和第三电极3014来形成。

另外，在第一层间绝缘膜3012中形成开口部分3015。形成第二层间绝缘膜3016以覆盖激励晶体管3022、电容器3023和开口部分3015。然后，在第二层间绝缘膜3016中形成接触孔，通过该接触孔，形成像素电极3017。然后，形成绝缘体3018以覆盖像素电极3017的末端部分。例如，可使用正光敏丙烯酸树脂膜。随后，在像素电极3017上形成含有有机化合物的层3019和对置电极3020。由此，发光元件3021对应于其中在像素电极3017和对置电极3020之间插入了含有有机化合物的层3019的区域。开口部分3015位于发光元件3021之下。即，在从基板侧萃取从发光元件3021发出的光的情况下，由于存在开口部分3015而提高了透射率。

此外，可在与图30A中的像素电极3017同一层中并用与其相同的材料形成第四电极3024，以获得图30B所示的结构。在这一情况下，可用第一电极3004、第二电极、第三电极3014和第四电极3024来形成电容器3025。

接着，对使用非晶硅(a-Si:H)膜作为晶体管的半导体层的情况进行描述。图31A和31B示出了上栅极晶体管的情况，而图32A、32B、30A和30B示出了下栅极晶体管的情况。

图31A示出了具有前向交错结构的晶体管的横截面图，它对其半导体层使用非晶硅。在基板3101上形成基膜3102。此外，在基膜3102上形成像素电极3103。另外，在与像素电极3103同一层中并用与其相同的材料形成第一电极3104。

作为基板，可使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜3102可使用单层的氮化铝(AlN)、氧化硅(SiO₂)、氧氮化硅(SiO_xN_y)等或其堆叠层来形成。

在基膜3102上形成引线3105和3106，并且用引线3105来覆盖像素电极3103的末端部分。在引线3105和3106上分别形成各自具有N型导电性的N型半导体层3107和3108。另外，在引线3105和3106之间，且在基膜3102上形成半导体层3109，它局部地延伸以覆盖N型半导体层3107和3108。注意，该半导体层是用诸如非晶硅(a-Si:H)膜或微晶半导体(μ-Si:H)膜等非晶半导体膜来形成的。然后，在半导体层3109上形成栅极绝缘膜3110，并且在与栅极绝缘膜3110同一层中用与其相同的材料，且同样在第一电极3104上形成绝缘膜3111。注意，作为栅极绝缘膜3110，可使用氧化硅膜、氮化硅膜等。

在栅极绝缘膜3110上形成栅电极3112。另外，在与栅电极同一层中用与其相同的材料，且在第一电极3104上形成第二电极3113，在两者之间插入绝缘膜3111。电容器3119对应于其中在第一电极3104和第二电极3113之间插入了绝缘膜3111的区域。形成绝缘体3114，以覆盖像素电极3103、激励晶体管3118和电容器3119的末端部分。

在绝缘体3114和位于绝缘体3114的开口部分中的像素电极3103上形成含有有机化合物的层3115和对置电极3116。由此，发光元件3117对应于其中在像素电极3103和对置电极3116之间插入了含有有机化合物的层3115的区域。

图31A所示的第一电极3104可与图31B所示的第一电极3120类似地形成。第一电极3120在与引线3105和3106同一层中并用与其相同的材料来形成。

图32A和32B是具有使用非晶硅作为其半导体层的下栅极晶体管的显示面板的局部横截面图。

在基板3201上形成基膜3202。在与基膜3202同一层中并用与其相同的材料形成栅电极3202和第一电极3204。作为栅电极3202的材料，可使用对其添加了磷的多晶硅。除多晶硅之外，可使用作为金属和硅的化合物的硅化物。

然后，形成栅极绝缘膜3205以覆盖栅电极3203和第一电极3204。作为栅极绝缘膜3205，可使用氧化硅膜、氮化硅膜等。

在栅极绝缘膜3205上形成半导体层3206。另外，在与半导体层3206同一层中并用与其相同的材料形成半导体层3207。

作为基板，可使用玻璃基板、石英基板、陶瓷基板、塑料基板等。基膜3202可使用单层的氮化铝(AlN)、氧化硅(SiO₂)、氧氮化硅(SiO_xN_y)等或其堆叠层来形成。

在半导体层3206上形成具有N型导电性的N型半导体层3208和3209，并且在半导体层3207上形成N型半导体层3210。

在N型半导体层3208和3209上分别形成引线3211和3212，并且在与引线3211和3212同一层中用与其相同的材料，在N型半导体层3210上形成导电层3213。

由此，用半导体层3207、N型半导体层3210和导电层3213来形成第二电极。注意，形成了具有其中在第二电极和第一电极3204之间插入了栅极绝缘膜3205的结构的电容器3220。

延伸引线3211的一个末端部分，并且形成像素电极3214以与延伸的引线3211的较高部分接触。

另外，形成绝缘体3215，以覆盖像素电极3214、激励晶体管3219和电容器3220的末端部分。

然后，在像素电极3214和绝缘体3215上形成含有有机化合物的层3216和对置电极3217。发光元件3218对应于其中在像素电极3214和对置电极3217之间插入了含有有机化合物的层3216的区域。

作为电容器的第二电极的一部分的半导体层3207和N型半导体层3210不是必需的。即，第二电极可以是导电层3213，使得电容器可具有使得栅极绝缘膜被插入在第一电极3204和导电层3213之间的结构。

注意，在形成图32A中的引线3211之前形成像素电极3214，由此可获得如图32B所示的电容器3222，它具有其中在由像素电极3214形成的第一电极3204和第二电极3221之间插入了栅极绝缘膜3205的结构。

尽管图32A和32B示出了反向交错的沟道蚀刻晶体管，但可使用沟道保护晶体管。对沟道保护晶体管的描述参考图33A和33B来进行。

图33A中示出的沟道保护晶体管不同于图32A中示出的沟道蚀刻激励晶体管3219，不同之处在于担当蚀刻掩模的绝缘体3301被设置在半导体层3206的沟道形成区上。除该点之外的共同部分由相同的参考标号来表示。

类似地，图33B所示的沟道保护晶体管不同于图32B所示的沟道蚀刻激励晶体管3219，不同之处在于担当蚀刻掩模的绝缘体3301被设置在半导体层3206中的沟道形成区上。除该点之外的共同部分由相同的参考标号来表示。

通过使用非晶半导体膜作为包括在本发明的像素中的晶体管的半导体层(沟道形成区、源极区、漏极区等)，可降低制造成本。例如，可通过使用图2所示的像素结构来应用非晶半导体膜。

注意，可应用本发明的像素结构的晶体管和电容器的结构不限于上述的那些，并且可使用晶体管和电容器的各种结构。

(实施方式7)

本发明的显示装置可应用于各种电子设备，尤其是电子设备的显示部分。电子设备包括诸如视频摄像机和数码相机等摄像机、护目镜型显示器、导航系统、音频再现设备(汽车音频分量立体声、音频分量立体声等)、计算机、游戏机、便携式信息终端(移动计算机、移动电话、移动游戏机、电子书等)、具有记录介质的图像再现设备(尤其是用于再现诸如数字多功能盘(DVD)等记录介质并具有显示所再现的图像的显示器的设备)等。

图34A示出了包括外壳34001、支撑基座34002、显示部分34003、扬声器部分34004、视频输入终端34005等的显示器。具有本发明的像素结构的显示装置可用于显示部分34003。注意，显示器包括用于显示诸如用于个人计算机的信息、接收电视广播以及显示广告的所有显示设备。对显示部分34003使用具有本发明的像素结构的显示装置的显示器可降低功耗并防止显示缺陷。此外，可实现成本降低。

近年来，对显示器尺寸增加的需求日益增长。根据显示器的增大，价格提高成为问题。因此，目的是尽可能地降低制造成本并以尽可能低的价格提供高质量的产品。

例如，通过向显示面板的像素部分应用图2、图11的像素结构，可提供用单极晶体管形成的显示面板。因此，可减少制造步骤，这导致制造成本的降低。

另外，通过在与图22A所示的同一基板上形成像素部分和外围驱动电路，可通过包括单极晶体管的电路来构造显示面板。

另外，通过使用非晶半导体(诸如非晶硅(a-Si:H))作为构成像素部分的电路中的晶体管的半导体层，可简化制造步骤，并可实现进一步的成本降低。在这一情况下，较佳的是像素部分的外围设备中的驱动电路被形成到IC芯片中，并通过COG等如图28A和29A所示地安装在显示面板上。以此方式，通过使用非晶半导体，易于增加显示器的尺寸。

图34B示出了包括主体34101、显示部分34102、图像接收部分34103、操作键34104、外部连接端口34105、快门34106等的摄像机。

近年来，根据数码相机等的性能的进步，其竞争性的制造激化了。由此，重要的是以尽可能低的价格提供高性能产品。对显示部分34102使用具有本发明的像素结构的显示装置的数码相机可降低功耗并防止显示缺陷。此外，可实现成本降低。

通过对像素部分使用图2或图11的像素结构，可由单极晶体管来构成像素部分。另外，如图28A所示，通过将其工作速度高的信号线驱动电路形成到IC芯片中，并用由与像素部分处于同一基板上的单极晶体管构成的电路形成其工作速度相对较低的扫描线驱动电路，可实现较高的性能并实现成本降低。另外，通过对像素部分中的晶体管的半导体层使用诸如非晶硅等非晶半导体，并在与像素部分相同的基板上形成扫描线驱动电路，可实现进一步的成本降低。

图34C示出了包括主体34201、外壳34202、显示部分34203、键盘34204、外部连接端口34205、定点鼠标34206等的计算机。对显示部分34203使用具有本发明的像素结构的显示装置的计算机可降低功耗并防止显示缺陷。此外，可实现成本降低。

图34D示出了包括主体34301、显示部分34302、开关34303、操作键34304、红外端口34305等的移动计算机。对显示部分34302使用具有本发明的像素结构的显示装置的移动计算机可降低功耗并防止显示缺陷。此外，可实现成本降低。

图34E示出了具有记录介质的便携式图像再现设备(具体地，为DVD再现设备)，包括主体34401、外壳34002、显示部分A 34403、显示部分B 34404、记录介质(DVD等)读取部分34405、操作键34406、扬声器部分34407等。显示部分A 34403主要显示图像数据，而显示部分B 34404主要显示文本数据。对显示部分A 34403和B 34404使用具有本发明的像素结构的显示装置的图像再现设备可降低功耗并防止显示缺陷。此外，可实现成本降低。

图34F示出了包括主体34501、显示部分34502以及臂部分34503的护目镜型显示器。对显示部分34502使用具有本发明的像素结构的显示装置的护目镜型显示器可降低功耗，并防止显示缺陷。此外，可实现成本降低。

图34G示出了包括主体34601、显示部分34602、外壳34603、外部连接部分34604、遥控接收部分34605、图像接收部分34606、电池34607、音频输入部分34608、操作键34609、接目镜部分34610等的视频摄像机。对显示部分34602使用具有本发明的像素结构的显示装置的视频摄像机可降低功耗并防止显示缺陷。此外，可实现成本降低。

图34H示出了包括主体34701、外壳34702、显示部分34703、音频输入部分34704、音频输出部分34705、操作键34706、外部连接端口34707、天线34708等的移动电话。

近年来，移动电话配备了游戏功能、摄像机功能、电子货币功能等，且对高增值移动电话的需求也在增长。此外，需要高清晰度显示器。对显示部分34703使用具有本发明的像素结构的显示装置的移动电话可降低功耗并防止显示缺陷。此外，提高了像素的孔径比，且执行高清晰度显示。另外，可实现成本降低。

例如，通过对像素部分应用图2的像素结构，可改进像素的孔径比。具体地，通过使用n沟道型晶体管作为用于激励发光元件的激励晶体管，改进了像素的孔径比。因此，可提供具有高清晰度显示部分的移动电话。

另外，由于改进了孔径比，因此可通过对显示部分使用具有如图24C所示的双发射结构的显示装置来提供具有高清晰度显示部分的高增值移动电话。

移动电话是多功能的，且对其的频繁使用正在增长，要求每次充电使用的寿命较长。

例如，通过如图28B和29A所示地将外围驱动电路形成到IC芯片中，并使用CMOS等，可降低功耗。

由此，本发明可被应用于各种电子设备。

(实施方式8)

在本实施方式中，参考图37对一移动电话的结构的示例进行描述，该移动电话具有显示部分，该显示部分具有使用本发明的像素结构的显示装置。

显示面板3710被结合到外壳3700中，以自由地连接和脱卸。外壳3700的形状和大小可根据显示面板3710的大小来适当改变。配备了显示面板3710的外壳3700装配在印刷电路板3701中，以被组装为一个模块。

显示面板3710通过FPC 3711连接到印刷电路板3701。扬声器3701、话筒3703、发送和接收电路3704以及包括CPU、控制器等的信号处理电路3705形成在印刷电路板3701上。这一模块、输入装置3706以及电池3707被组合，并被储存在外壳3709中。布置显示面板3710的像素部分，以可从外壳3709中形成的开口窗看到。

显示面板3710可通过以下步骤来形成：使用TFT在同一基板上形成像素部分和外围驱动电路的一部分(其工作频率在多个驱动电路之中为低的驱动电路)；将外围驱动电路的一部分(其工作频率在多个驱动电路之中为高的驱动电路)形成到IC芯片中；以及通过COG(玻璃片上芯片)将IC芯片安装在显示面板3710上。IC芯片替代地可以通过使用TAB(卷带自动结合)或印刷电路板来连接到玻璃基板。注意，图28A示出了这一显示面板的结构的一个示例，其中在与像素部分相同的基板上形成外围驱动电路的一部分，并且装有外围驱动电路的另一部分的IC芯片通过COG等来安装。通过采用上述结构，可降低显示装置的功耗，并且可使移动电话的每次充电的寿命变长。另外，可实现移动电话的成本降低。

对于像素部分，可适当地应用实施方式1到4中描述的像素结构。

例如，通过应用实施方式1中描述的图2的像素结构，或实施方式3中描述的图11的像素结构，可减少制造步骤。即，像素部分和在与像素部分相同的基板上形成的外围驱动电路由单极晶体管构成，以实现成本降低。

另外，为进一步降低功耗，可使用TFT在基板上形成像素部分，所有外围驱动电路可被形成到IC芯片中，且IC芯片可如图28B和29A所示地通过COG(玻璃片上芯片)等安装到显示面板上。对像素部分使用图2的像素结构，且对晶体管的半导体层使用非晶半导体膜，由此降低了制造成本。

注意，本实施方式中所描述的结构是移动电话的一个示例，且本发明的像素结构不仅可应用于具有上述构造的移动电话，还可应用于具有各种结构的移动电话。

(实施方式9)

图35示出了结合了显示面板3501和电路板3502的EL模块。显示面板3501包括像素部分、扫描线驱动电路3504以及信号线驱动电路3505。控制电路3506、信号划分电路3507等被形成在电路板3502上。显示面板3501和电路板3502通过连接引线3508彼此连接在一起。作为连接引线，可使用FPC等。

显示面板3501可通过以下步骤形成：使用TFT在同一基板上形成外围驱动电路的一部分(其工作频率在多个驱动电路之中为低的驱动电路)；将外围驱动电路的一部分(其工作频率在多个驱动电路之中为高的驱动电路)形成到IC芯片中；以及通过COG(玻璃片上芯片)等将IC芯片安装在显示面板3501上。IC芯片可替换地通过使用TAB(卷带自动结合)或印刷电路板安装在显示面板3501上。注意，图28A示出了结构的一个示例，其中外围驱动电路的一部分形成在与像素部分相同的基板上，而装有外围驱动电路的另一部分的IC芯片通过COG等来安装。

在像素部分中，可适当地应用实施方式1到4中所描述的像素结构。

例如，通过应用实施方式1中描述的图2的像素结构，或实施方式3中描述的图11的像素结构，可减少制造步骤。即，像素部分和在与像素部分相同的基板上形成的外围驱动电路由单极晶体管构成，以实现成本降低。

另外，为进一步降低功耗，可使用TFT在玻璃基板上形成像素部分，所有外围驱动电路可被形成到IC芯片中，并且IC芯片可通过COG(玻璃片上芯片)等安装在显示面板上。

另外，通过应用实施方式1的图2中所示的像素结构，像素可仅由n沟道型晶体管构成，使得可向晶体管的半导体层应用非晶半导体(诸如非晶硅)。即，可制造其中难以形成均匀的结晶半导体膜的大型显示装置。此外，通过对构成像素的晶体管的半导体层使用非晶半导体，可减少制造步骤，并可实现制造成本的降低。

较佳的是，在向构成像素的晶体管的半导体层应用非晶半导体膜的情况下，使用TFT在基板上形成像素部分，所有外围驱动电路被形成到IC芯片中，且IC芯片通过COG(玻璃片上芯片)被安装在显示面板上。注意，图28B示出了该结构的一个示例，其中像素部分形成在基板上，且配备了外围驱动电路的IC芯片通过COG等被安装在基板上。

可用上述EL模块来完成EL电视接收器。图36是示出EL电视接收器的主要结构的框图。调谐器3601接收视频信号和音频信号。视频信号由视频信号放大器电路3602、用于将从视频信号放大器电路3602输出的信号转换成对应于红、绿和蓝的每一种色彩的彩色信号的视频信号处理电路3603、以及用于将视频信号转换成驱动电路的输入规范的控制电路3506来处理。控制电路3506向扫描线侧和信号线侧的每一个输出信号。在以数字方式驱动的情况下，可采用在信号线侧上设置信号划分电路3507以通过分成m个信号来提供输入数字信号的结构。

由调谐器3601接收的音频信号被发送到音频信号放大器电路3604，其输出通过音频信号处理电路3605被提供给扬声器3606。控制电路3607从输入部分3608接收接收台(接收频率)以及音量控制数据，并将信号发送给调谐器3601和音频信号处理电路3605。

通过将图35所示的EL模块结合到外壳34001中，TV接收器可如图34A所示地完成。显示部分34003由EL模块构成。另外，扬声器部分34004、视频输入端子34005等被适当地提供。

无需多言，本发明也可被应用于除TV接收器之外的各种设备，诸如个人计算机的监视器，尤其是诸如车站或机场中的信息显示面板以及街上的广告板等大型显示介质。

本申请基于2005年6月30日向日本专利局提交的日本专利申请第2005-191145号，该申请的全部内容通过引用结合于此。

Claims (29)

1.一种具有控制由晶体管提供给负载的电流的功能的半导体器件，包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和负载，

其中，第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述第三引线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述第一引线和所述第二引线；

所述第三晶体管的栅极端子和第二端子分别电连接到所述第一引线和所述第四引线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；以及

所述负载电连接到所述第一晶体管的所述第一端子，以及

所述第二引线是视频信号线。

2.如权利要求1所述的半导体器件，其特征在于，当所述第二晶体管和所述第三晶体管由输入到所述第一引线的信号导通且电流流入所述第一引线时，电流流入所述第一晶体管但不流入所述负载。

3.一种具有控制由晶体管提供给负载的电流的功能的半导体器件，包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线和负载，

其中，所述第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述第三引线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述第一引线和所述第二引线；

所述第三晶体管的栅极端子和第二端子分别电连接到所述第一引线和所述第四引线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；

所述负载电连接到所述第一晶体管的所述第一端子；以及

所述第四引线的电势低于所述第三引线的电势，以及

所述第二引线是视频信号线。

4.一种包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线、以及在像素电极和对置电极之间具有发光层的发光元件的显示装置，

其中，所述第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述第三引线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述第一引线和所述第二引线；

所述第三晶体管的栅极端子和第二端子分别电连接到所述第一引线和所述第四引线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；以及

所述发光元件的像素电极电连接到所述第一晶体管的所述第一端子，以及

所述第二引线是视频信号线。

5.如权利要求4所述的显示装置，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为n沟道型晶体管。

6.如权利要求5所述的显示装置，其特征在于，对所述n沟道型晶体管的半导体层使用非晶半导体膜。

7.如权利要求4所述的显示装置，其特征在于，当所述第二晶体管和所述第三晶体管由输入到所述第一引线的信号导通且电流流入所述第一引线时，电流流入所述第一晶体管但不流入所述发光元件。

8.一种在显示部分中具有如权利要求4所述的显示装置的电子设备。

9.一种包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线、以及在像素电极和对置电极之间具有发光层的发光元件的显示装置，

其中，所述第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述第三引线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述第一引线和所述第二引线；

所述第三晶体管的栅极端子和第二端子分别电连接到所述第一引线和所述第四引线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；

所述发光元件的像素电极电连接到所述第一晶体管的所述第一端子；以及

所述第四引线的电势低于所述第三引线的电势，以及

所述第二引线是视频信号线。

10.如权利要求9所述的显示装置，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为n沟道型晶体管。

11.如权利要求10所述的显示装置，其特征在于，对所述n沟道型晶体管的半导体层使用非晶半导体膜。

12.一种在显示部分中具有如权利要求9所述的显示装置的电子设备。

13.一种包括第一晶体管、第二晶体管、第三晶体管、电容器、第一引线、第二引线、第三引线、第四引线、以及在像素电极和对置电极之间具有发光层的发光元件的显示装置，

其中，所述第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述第三引线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述第一引线和所述第二引线；

所述第三晶体管的栅极端子和第二端子分别电连接到所述第一引线和所述第四引线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；以及

所述发光元件的像素电极电连接到所述第一晶体管的所述第一端子；以及

所述第四引线的电势等于所述对置电极的电势，以及

所述第二引线是视频信号线。

14.如权利要求13所述的显示装置，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为n沟道型晶体管。

15.如权利要求14所述的显示装置，其特征在于，对所述n沟道型晶体管的半导体层使用非晶半导体膜。

16.一种在显示部分中具有如权利要求13所述的显示装置的电子设备。

17.一种包括扫描线驱动电路、信号线驱动电路和像素部分的显示装置，

其中，所述像素部分包括从所述扫描线驱动电路延伸的多根扫描线、从所述信号线驱动电路延伸的多根信号线、以及以对应于所述多根扫描线和所述多根信号线的矩阵而排列的多个像素；

所述多个像素的每一个包括第一晶体管、第二晶体管、第三晶体管、电容器、所述多根扫描线之一、所述多根信号线之一、电源线、偏压线、以及在像素电极和对置电极之间具有发光层的发光元件；

所述第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述电源线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述多根扫描线所述之一和所述多个信号线所述之一；

所述第三晶体管的栅极端子和第二端子分别电连接到所述多根扫描线所述之一和所述偏压线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；以及

所述发光元件的像素电极电连接到所述第一晶体管的所述第一端子。

18.如权利要求17所述的显示装置，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为n沟道型晶体管。

19.如权利要求18所述的显示装置，其特征在于，对所述n沟道型晶体管的半导体层使用非晶半导体膜。

20.如权利要求17所述的显示装置，其特征在于，当所述第二晶体管和所述第三晶体管由输入到所述多根扫描线所述之一的信号导通且信号电流流入所述多根信号线所述之一时，电流流入所述第一晶体管但不流入所述发光元件。

21.一种在显示部分中具有如权利要求17所述的显示装置的电子设备。

22.一种包括扫描线驱动电路、信号线驱动电路和像素部分的显示装置，

其中，所述像素部分包括从所述扫描线驱动电路延伸的多根扫描线、从所述信号线驱动电路延伸的多根信号线、以及以对应于所述多根扫描线和所述多根信号线的矩阵而排列的多个像素；

所述多个像素的每一个包括第一晶体管、第二晶体管、第三晶体管、电容器、所述多根扫描线之一、所述多根信号线之一、电源线、偏压线、以及在像素电极和对置电极之间具有发光层的发光元件；

所述第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述电源线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述多根扫描线所述之一和所述多根信号线所述之一；

所述第三晶体管的栅极端子和第二端子分别电连接到所述多根扫描线所述之一和所述偏压线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；

所述发光元件的像素电极电连接到所述第一晶体管的第一端子；以及

所述偏压线的电势低于所述电源线的电势。

23.如权利要求22所述的显示装置，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为n沟道型晶体管。

24.如权利要求23所述的显示装置，其特征在于，对所述n沟道型晶体管的半导体层使用非晶半导体膜。

25.一种在显示部分中具有如权利要求22所述的显示装置的电子设备。

26.一种包括扫描线驱动电路、信号线驱动电路和像素部分的显示装置，

其中，所述像素部分包括从所述扫描线驱动电路延伸的多根扫描线、从所述信号线驱动电路延伸的多根信号线、以及以对应于所述多根扫描线和所述多根信号线的矩阵而排列的多个像素；

所述多个像素的每一个包括第一晶体管、第二晶体管、第三晶体管、电容器、所述多根扫描线之一、所述多根信号线之一、电源线、偏压线、以及在像素电极和对置电极之间具有发光层的发光元件；

所述第一晶体管的第一端子、第二端子和栅极端子分别电连接到所述第二晶体管的第二端子、所述电源线和所述第三晶体管的第一端子；

所述第二晶体管的栅极端子和第一端子分别电连接到所述多根扫描线所述之一和所述多根信号线所述之一；

所述第三晶体管的栅极端子和第二端子分别电连接到所述多根扫描线所述之一和所述偏压线；

所述电容器电连接在所述第一晶体管的所述栅极端子和所述第一端子之间；

所述发光元件的像素电极电连接到所述第一晶体管的所述第一端子；以及

所述偏压线的电势等于所述对置电极的电势。

27.如权利要求26所述的显示装置，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为n沟道型晶体管。

28.如权利要求27所述的显示装置，其特征在于，对所述n沟道型晶体管的半导体层使用非晶半导体膜。

29.一种在显示部分中具有如权利要求26所述的显示装置的电子设备。

Images