JP6841099B2 - 半導体装置、発光制御回路、及び、電子機器 - Google Patents

半導体装置、発光制御回路、及び、電子機器 Download PDF

Info

Publication number
JP6841099B2
JP6841099B2 JP2017049703A JP2017049703A JP6841099B2 JP 6841099 B2 JP6841099 B2 JP 6841099B2 JP 2017049703 A JP2017049703 A JP 2017049703A JP 2017049703 A JP2017049703 A JP 2017049703A JP 6841099 B2 JP6841099 B2 JP 6841099B2
Authority
JP
Japan
Prior art keywords
transistor
potential
power supply
semiconductor device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017049703A
Other languages
English (en)
Other versions
JP2018152318A5 (ja
JP2018152318A (ja
Inventor
山田 敦史
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017049703A priority Critical patent/JP6841099B2/ja
Priority to US15/906,782 priority patent/US10101646B2/en
Publication of JP2018152318A publication Critical patent/JP2018152318A/ja
Publication of JP2018152318A5 publication Critical patent/JP2018152318A5/ja
Application granted granted Critical
Publication of JP6841099B2 publication Critical patent/JP6841099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00Projectors or projection-type viewers; Accessories therefor
    • G03B21/14Details
    • G03B21/20Lamp housings
    • G03B21/2053Intensity control of illuminating light
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00Projectors or projection-type viewers; Accessories therefor
    • G03B21/14Details
    • G03B21/20Lamp housings
    • G03B21/2006Lamp housings characterised by the light source
    • G03B21/2033LED or laser light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/10Controlling the intensity of the light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30Driver circuits
    • H05B45/37Converter circuits
    • H05B45/3725Switched mode power supply [SMPS]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)
  • Projection Apparatus (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Description

本発明は、LED(発光ダイオード)等の発光素子の発光動作を制御する半導体装置及び発光制御回路に関する。さらに、本発明は、そのような発光制御回路を備える電子機器等に関する。
LED等の発光素子の明るさを調節する手法として、デジタル調光とアナログ調光とが知られている。例えば、デジタル調光は、発光素子に直列に接続されたスイッチングトランジスターをオン/オフ制御して、発光素子に電流が流れる期間の長さを調節することによって実現される。一方、アナログ調光は、発光素子に電流を供給するスイッチング電源等を制御して、発光素子に流れる電流の大きさを調節することによって実現される。
デジタル調光用のスイッチングトランジスターとしては、例えば、高電位側の電源電位がソースに供給されるPチャネルMOSトランジスター(ハイサイドスイッチ)が用いられる。ハイサイドスイッチをオン状態とするときに、駆動回路は、ハイサイドスイッチのオン抵抗が低くなるような電位を有する制御信号を生成してゲートに供給する。一方、ハイサイドスイッチをオフ状態とするときに、駆動回路は、ハイサイドスイッチのゲート・ソース間電圧を略ゼロにするための電位を有する制御信号を生成してゲートに供給する。
しかしながら、ハイサイドスイッチのゲート容量は、例えば、数百pF〜1000pF以上と大きい。一方、ハイサイドスイッチのゲートに制御信号を供給する駆動回路の駆動能力、又は、駆動回路に電源電位を供給するレギュレーターの電流供給能力には限界がある。その結果、発光素子をPWM(パルス幅変調)駆動する際に、ハイサイドスイッチのオン/オフ時におけるゲート電圧の立ち上がり時間や立ち下がり時間が大きくなってしまう。
デジタル調光において発光素子の光量を絞るために、例えば、300nsec程度の短いパルスが用いられる場合がある。そのような場合に、ハイサイドスイッチのオン/オフ時におけるゲート電圧の立ち上がり時間又は立ち下がり時間が、例えば、30nsec程度であると、その期間においては設定された電流値の電流が発光素子に流れないので、パルス幅の誤差の影響により精度の高いデジタル調光が実現できないという不具合がある。
関連する技術として、特許文献1には、スイッチング電源を用いてLEDを定電流で駆動する場合に、消灯期間において出力電流がゼロとしてスイッチング電源にフィードバックされることによるLED電流の立ち上がり時のオーバーシュートを防止して、光量が絞られてPWM信号のパルス幅が小さい場合にも、安定にLED電流を流す制御を行うことを目的とする定電流電源装置が開示されている。
特開2015−29399号(段落0002−0010、0019、図1、図2)
特許文献1においては、アナログ調光のために電流検出抵抗によって生成されるフィードバック信号に基づく誤差信号がキャパシターに保持されて、LED電流が流れない期間において用いられるので、LED電流の立ち上がりが安定した基準値となり、LEDの寿命及び信頼性を向上することが可能になる。しかしながら、デジタル調光用のトランジスターのゲート・ソース間容量により、PWM信号に対してゲート電圧の立ち上がり時間が遅延してしまう点は、従来と同じである。
従って、PWM信号のパルス幅が小さい場合に、パルス幅の誤差の影響により精度の高いデジタル調光が実現できないという不具合は解決されていない。一方、ゲート電圧の立ち上がり時間又は立ち下がり時間を短縮するために、デジタル調光用のトランジスターを駆動する駆動回路の駆動能力、又は、駆動回路に電源電位を供給するレギュレーターの電流供給能力を高めると、ノイズ又は消費電力が増加してしまう。
そこで、上記の点に鑑み、本発明の第1の目的は、デジタル調光のために発光素子をPWM駆動する際に、ノイズ又は消費電力を増加させることなく、スイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮して精度の高いデジタル調光を実現することが可能な半導体装置及び発光制御回路を提供することである。さらに、本発明の第2の目的は、そのような発光制御回路を備える電子機器等を提供することである。
以上の課題の少なくとも一部を解決するために、本発明の第1の観点に係る半導体装置は、キャパシターの一端に接続されたゲートを有して発光素子に流れる電流を制御するトランジスターを制御する半導体装置であって、トランジスターのゲート及びキャパシターの一端に接続された第1の端子と、キャパシターの他端に接続された第2の端子と、第1の制御信号を第1の端子に出力する第1の駆動回路と、トランジスターをオン状態又はオフ状態に制御するために、第1の制御信号よりも低い電位を有する第2の制御信号を活性化又は非活性化して第2の端子に出力する第2の駆動回路とを備える。
本発明の第1の観点によれば、第2の駆動回路から出力される第2の制御信号が、キャパシターを介して、発光素子に流れる電流を制御するトランジスターのゲートに供給される。それにより、第1の駆動回路の駆動能力を高めなくても、スイッチングトランジスターのゲート電圧の波形を改善することができる。従って、デジタル調光のために発光素子をPWM駆動する際に、ノイズ又は消費電力を増加させることなく、スイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮して精度の高いデジタル調光を実現することが可能となる。
ここで、第1の駆動回路が、第2の制御信号と同相で第1の制御信号を活性化又は非活性化するようにしても良い。それにより、発光素子に流れる電流を制御するトランジスターのゲートが、キャパシターを介して第2の駆動回路によって駆動されると共に、第1の駆動回路によっても同相で駆動されるので、1つの駆動回路によって駆動するよりもスイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。
その場合に、第1の駆動回路が、第2の制御信号の振幅と略等しい振幅を有する第1の制御信号を生成するようにしても良い。それにより、第1の駆動回路の駆動能力と第2の駆動回路の駆動能力とをバランスさせながら、スイッチングトランジスターのゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。
以上において、半導体装置が、第1の電源電位が供給される第3の端子と、第1の電源電位よりも低い第2の電源電位が供給される第4の端子と、第1の電源電位及び第2の電源電位に基づいて、第1の電源電位よりも低く第2の電源電位よりも高い第3の電源電位を生成する第1のレギュレーターと、第1の電源電位及び第2の電源電位に基づいて、第3の電源電位よりも低く第2の電源電位よりも高い第4の電源電位を生成する第2のレギュレーターとをさらに備え、第1の駆動回路が、入力信号のレベルをシフトして、第1の電源電位と第3の電源電位との間で遷移する出力信号を生成する第1のレベルシフターと、第1のレベルシフターの出力信号に基づいて第1の制御信号を生成し、第1の制御信号を第1の端子に出力する第1の出力回路とを含み、第2の駆動回路が、入力信号のレベルをシフトして、第4の電源電位と第2の電源電位との間で遷移する出力信号を生成する第2のレベルシフターと、第2のレベルシフターの出力信号に基づいて第2の制御信号を生成し、第2の制御信号を第2の端子に出力する第2の出力回路とを含むようにしても良い。
このように、第1及び第2のレギュレーターを設けることにより、第1及び第2の制御信号の振幅を適切な範囲に設定することができる。また、第1の電源電位を第3の端子からレギュレーターを介さずに第1の駆動回路に供給し、第2の電源電位を第4の端子からレギュレーターを介さずに第2の駆動回路に供給することにより、第1の制御信号の立ち上がり波形を急峻にすると共に、第2の制御信号の立ち下がり波形を急峻にすることができる。
本発明の第2の観点に係る発光制御回路は、発光素子に流れる電流を制御するトランジスターと、トランジスターのゲートに接続された一端を有し、トランジスターのゲート容量よりも大きい容量を有するキャパシターと、トランジスターを制御する上記いずれかの半導体装置とを備える。本発明の第2の観点によれば、第2の駆動回路によって生成される第2の制御信号を、スイッチングトランジスターのゲートに効率的に供給することができる。
本発明の第3の観点に係る発光制御回路は、第1の発光素子に流れる電流を制御する第1のトランジスターと、第1のトランジスターのゲートに接続された一端を有する第1のキャパシターと、第1のトランジスターを制御する上記いずれかの第1の半導体装置と、第2の発光素子に流れる電流を制御する第2のトランジスターと、第2のトランジスターのゲートに接続された一端を有する第2のキャパシターと、第2のトランジスターを制御する上記いずれかの第2の半導体装置とを備え、第1の半導体装置及び第2の半導体装置の内の一方が、第1の電源電位及び第2の電源電位に基づいて、第1の電源電位よりも低く第2の電源電位よりも高い第3の電源電位を生成し、第3の電源電位を第1の半導体装置及び第2の半導体装置の第1の駆動回路に供給する第1のレギュレーターと、第1の電源電位及び第2の電源電位に基づいて、第3の電源電位よりも低く第2の電源電位よりも高い第4の電源電位を生成し、第4の電源電位を第1の半導体装置及び第2の半導体装置の第2の駆動回路に供給する第2のレギュレーターとを含む。
本発明の第3の観点によれば、複数の発光素子の発光動作をそれぞれ制御するために複数の半導体装置を備える発光制御回路において、1つの半導体装置の第1及び第2のレギュレーターによってそれぞれ生成される第3及び第4の電源電位を複数の半導体装置で共用することにより、複数の半導体装置において用いられる第3及び第4の電源電位を統一したり、第3及び第4の電源電位を平滑化するキャパシターの数を削減したりすることができる。
本発明の第4の観点に係る電子機器は、発光素子、又は、第1の発光素子及び第2の発光素子と、発光素子、又は、第1の発光素子及び第2の発光素子の発光動作を制御する本発明の第2又は第3の観点に係る発光制御回路とを備える。本発明の第4の観点によれば、デジタル調光のために発光素子をPWM駆動する際にノイズ又は消費電力を増加させることなく精度の高いデジタル調光を実現することが可能な発光制御回路を用いて、発光素子の明るさを正確に調節できる電子機器を提供することができる。
本発明の各実施形態に係る半導体装置を備える発光制御回路の回路図。 本発明の第1の実施形態に係る半導体装置の一部の構成例を示す回路図。 図2に示す第1のレベルシフターの構成例を示す回路図。 図2に示す第2のレベルシフターの構成例を示す回路図。 図2に示す第1又は第2の出力回路の構成例を示す回路図。 本発明の第2の実施形態に係る半導体装置の一部の構成例を示す回路図。 本発明の第3の実施形態に係る半導体装置の一部の構成例を示す回路図。 ビデオプロジェクターの構成例を示すブロック図。
以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
<発光制御回路>
図1は、本発明の各実施形態に係る半導体装置を備える発光制御回路の構成例を示す回路図である。図1に示すように、この発光制御回路は、半導体装置100と、PチャネルMOSトランジスターQP1と、NチャネルMOSトランジスターQN1と、ダイオードD1と、抵抗R1〜R4と、キャパシターC1〜C6と、インダクターL1とを含み、発光素子110の発光動作を制御する。発光素子110は、例えば、少なくとも1つのLED(発光ダイオード)又はレーザーダイオード等を含み、供給される電流の大きさに応じた明るさで発光する。
発光制御回路の第1のノードN1には、高電位側の第1の電源電位VBBが供給され、第2のノードN2には、低電位側の第2の電源電位VSSが供給される。図1には、第2の電源電位VSSが接地電位(0V)である場合が示されている。第1のノードN1と第2のノードN2との間には、トランジスターQP1と、発光素子110と、抵抗R1と、インダクターL1と、トランジスターQN1と、抵抗R2とが直列に接続されている。ここで、トランジスターQP1は、ハイサイドスイッチのスイッチングトランジスターに相当し、トランジスターQN1は、ローサイドスイッチのスイッチングトランジスターに相当する。
トランジスターQP1は、デジタル調光のために設けられており、第1のノードN1とインダクターL1の一端との間に接続された発光素子110に流れる電流をオン/オフ制御する。図1に示す例においては、トランジスターQP1が、第1のノードN1に接続されたソースと、発光素子110に接続されたドレインと、キャパシターC4の一端に接続されたゲートとを有している。また、第1のノードN1とトランジスターQP1のゲートとの間には、高抵抗値(例えば、100kΩ)を有する抵抗R4が接続されている。
トランジスターQP1のゲートには、第1の制御信号DDRVHが供給されると共に、キャパシターC4を介して第2の制御信号DDRVLが供給される。従って、第1の制御信号DDRVHと第2の制御信号DDRVLの交流成分とが合成されて、トランジスターQP1のゲート電圧が生成される。
トランジスターQP1は、ゲート電圧がローレベルに活性化されているときにオン状態となり、ゲート電圧がハイレベルに非活性化されているときにオフ状態となる。ゲート電圧が交互に活性化及び非活性化されると、トランジスターQP1がスイッチング動作を行う。抵抗R1は、発光素子110とインダクターL1の一端との間に接続されており、トランジスターQP1及び発光素子110に流れる電流を検出するために用いられる。
トランジスターQN1は、アナログ調光のために設けられており、インダクターL1の他端から第2のノードN2に流れる電流をオン/オフ制御する。図1に示す例においては、トランジスターQN1が、インダクターL1の他端に接続されたドレインと、抵抗R2を介して第2のノードN2に接続されたソースと、第3の制御信号GATEが供給されるゲートとを有している。
トランジスターQN1は、第3の制御信号GATEがハイレベルに活性化されているときにオン状態となり、第3の制御信号GATEがローレベルに非活性化されているときにオフ状態となる。第3の制御信号GATEが交互に活性化及び非活性化されると、トランジスターQN1がスイッチング動作を行う。抵抗R2は、トランジスターQN1のソースと第2のノードN2との間に接続されており、トランジスターQN1に流れる電流を検出するために用いられる。
ダイオードD1は、インダクターL1の他端と第1のノードN1との間に接続されており、インダクターL1の他端に接続されたアノードと、第1のノードN1に接続されたカソードとを有している。ダイオードD1としては、例えば、PN接合ダイオードに比べて順方向電圧が低くてスイッチング速度が速いショットキーバリアダイオード等が用いられる。
キャパシターC1は、第1のノードN1と第2のノードN2との間に接続されており、電源電圧(VDD−VSS)を平滑化する。キャパシターC6は、第1のノードN1とインダクターL1の一端との間に接続されており、トランジスターQN1のスイッチング動作によって電源電圧(VDD−VSS)を降圧して得られる降圧電圧を平滑化する。
なお、デジタル調光のために、PチャネルMOSトランジスターQP1の替りにNチャネルMOSトランジスターを用いても良い。その場合に、デジタル調光用のNチャネルMOSトランジスターを、発光素子110よりも第2のノードN2側に接続し、インダクターL1、ダイオードD1、キャパシターC6、及び、アナログ調光用のトランジスターQN1を、発光素子110よりも第1のノードN1側に接続しても良い。
また、スイッチング動作を行う素子としては、MOSトランジスター以外にも、バイポーラトランジスター又はIGBT(絶縁ゲートバイポーラトランジスター)等を使用することができる。本願において、バイポーラトランジスターを使用する場合には、「ゲート」が「ベース」に、「ソース」が「エミッター」に、「ドレイン」が「コレクター」に読み替えられる。また、IGBTを使用する場合には、「ソース」が「エミッター」に、「ドレイン」が「コレクター」に読み替えられる。
<半導体装置>
図1に示すように、半導体装置100は、第1のレギュレーター11と、第2のレギュレーター12と、第1の駆動回路21と、第2の駆動回路22と、レベルシフター30と、クロック信号生成回路40と、スイッチング制御回路50と、ドライブ回路60と、スイッチング制御回路50のフィードバックループに設けられたスロープ補償回路71、電流センスアンプ72、オペアンプ73、スイッチ回路74、及び、コンパレーター75とを含んでいる。なお、ダイオードD1又は抵抗R1等を半導体装置100に内蔵しても良い。
また、半導体装置100は、トランジスターQP1のゲート及びキャパシターC4の一端に接続された第1の端子P1と、キャパシターC4の他端に接続された第2の端子P2と、第1の電源電位VBBが供給される第3の端子P3と、第1の電源電位VBBよりも低い第2の電源電位VSSが供給される第4の端子P4とを含んでいる。
半導体装置100は、外部のマイクロコンピューター等からデジタル調光信号(パルス幅変調信号)PWM及びアナログ調光信号(電流値調整信号)ADJが供給されて、デジタル調光用のトランジスターQP1及びアナログ調光用のトランジスターQN1を制御する。
第1のレギュレーター11は、第1の電源電位VBB(例えば、45V)及び第2の電源電位VSS(例えば、0V)に基づいて、第1の電源電位VBBよりも低く第2の電源電位VSSよりも高い第3の電源電位VHB(例えば、37.5V)を生成する。キャパシターC2は、第1のレギュレーター11の出力端子と第2のノードN2との間に接続されて、電源電圧(VHB−VSS)を平滑化する。
第2のレギュレーター12は、第1の電源電位VBB及び第2の電源電位VSSに基づいて、第3の電源電位VHBよりも低く第2の電源電位VSSよりも高い第4の電源電位VDR(例えば、7.5V)を生成する。キャパシターC3は、第2のレギュレーター12の出力端子と第2のノードN2との間に接続されて、電源電圧(VDR−VSS)を平滑化する。
第1のレギュレーター11によって生成される第3の電源電位VHBは、第1の駆動回路21等に供給され、第2のレギュレーター12によって生成される第4の電源電位VDRは、第2の駆動回路22等に供給される。また、図1には示されていないが、半導体装置100は、第1の電源電位VBB及び第2の電源電位VSSに基づいて、ロジック回路用の電源電位VDL(例えば、3.3V)を生成するレギュレーター等を含んでいる。
第1の駆動回路21は、第1の制御信号DDRVHを第1の端子P1に出力する。第1の制御信号DDRVHは、第1の端子P1からトランジスターQP1のゲートに供給される。第2の駆動回路22は、デジタル調光信号PWMに従って、トランジスターQP1をオン状態又はオフ状態に制御するために、第1の制御信号DDRVHよりも低い電位を有する第2の制御信号DDRVLを活性化又は非活性化して第2の端子P2に出力する。第2の制御信号DDRVLは、第2の端子P2からキャパシターC4を介してトランジスターQP1のゲートに供給される。
キャパシターC4は、トランジスターQP1のゲート容量よりも大きい容量を有している。それにより、第2の駆動回路22によって生成される第2の制御信号DDRVLを、トランジスターQP1のゲートに効率的に供給することができる。キャパシターC4の容量は、好ましくは、トランジスターQP1のゲート容量の10倍以上であり、さらに好ましくは、トランジスターQP1のゲート容量の100倍以上である。例えば、トランジスターQP1のゲート容量が1000pFである場合に、キャパシターC4の容量は、好ましくは、0.01μF以上であり、さらに好ましくは、0.1μF以上である。
デジタル調光信号PWMが活性化されているときに、トランジスターQP1がオン状態となって、発光素子110に電流が流れる。一方、デジタル調光信号PWMが非活性化されているときに、トランジスターQP1がオフ状態となって、発光素子110に電流が流れない。従って、デジタル調光信号PWMのデューティー比を変化させることにより、発光素子110に電流が流れる期間を変化させて、デジタル調光を行うことができる。
また、レベルシフター(L/S)30は、デジタル調光信号PWMの電位を半導体装置100の内部回路に適合する電位にシフトする。クロック信号生成回路40は、例えば、CR発振回路等を含み、発振動作を行うことにより、所定の周波数を有するクロック信号CLKを生成する。CR発振回路の発振周波数は、キャパシターの容量値と抵抗の抵抗値との積である時定数で定まる。抵抗R3は、CR発振回路の発振周波数を調整するために、半導体装置100に外付けされている。
スイッチング制御回路50は、クロック信号CLK及びリセット信号RSTに基づいて、トランジスターQN1を制御する第3の制御信号GATEを生成する。第3の制御信号GATEは、バッファー回路等で構成されるドライブ回路60を介して、トランジスターQN1のゲートに供給される。
トランジスターQP1及びQN1がオン状態であるときに、第1のノードN1から発光素子110及びインダクターL1等を介して第2のノードN2に電流が流れて、インダクターL1において電気エネルギーが磁気エネルギーに変換されて蓄積される。また、トランジスターQP1がオン状態でトランジスターQN1がオフ状態になったときに、インダクターL1に蓄積された磁気エネルギーが電気エネルギーとなって放出され、発光素子110及びダイオードD1等に電流が流れる。
スロープ補償回路71は、電流検出用の抵抗R2の両端間電圧にバイアス電圧を加算して検出信号DETを生成し、検出信号DETをコンパレーター75の非反転入力端子に供給する。電流センスアンプ72は、電流検出用の抵抗R1の両端間電圧を増幅してオペアンプ73の反転入力端子に供給する。オペアンプ73の非反転入力端子には、アナログ調光信号ADJが供給される。オペアンプ73は、アナログ調光信号ADJの電圧と電流センスアンプ72の出力電圧との差を増幅して誤差信号ERRを生成し、誤差信号ERRをスイッチ回路74に供給する。
スイッチ回路74は、例えば、アナログスイッチ等で構成され、レベルシフター30から供給されるデジタル調光信号PWMが活性化されているときにオン状態となり、デジタル調光信号PWMが非活性化されているときにオフ状態となる。それにより、トランジスターQP1がオン状態となっているときに生成された誤差信号ERRの電圧が、キャパシターC5に保持されて、コンパレーター75の反転入力端子に供給される。コンパレーター75は、検出信号DETの電圧とキャパシターC5に保持されている誤差信号ERRの電圧とを比較して、比較結果に応じたリセット信号RSTを生成し、リセット信号RSTをスイッチング制御回路50に供給する。
スイッチング制御回路50は、クロック信号CLKの立ち上がりに同期して第3の制御信号GATEをハイレベルに活性化する。それにより、トランジスターQN1がオン状態となって、トランジスターQP1がオン状態であるときに、第1のノードN1から発光素子110及びインダクターL1等を介して電流検出用の抵抗R2に電流が流れる。
抵抗R2に流れる電流が増加するのに伴い、検出信号DETの電圧も上昇する。検出信号DETの電圧がキャパシターC5に保持されている誤差信号ERRの電圧を超えると、コンパレーター75が、リセット信号RSTをハイレベルに活性化する。それにより、第3の制御信号GATEがローレベルに非活性化されて、トランジスターQN1がオフ状態になる。
このようなフィードバック制御において、アナログ調光信号ADJの電圧が上昇すると、第3の制御信号GATEのオンデューティー比が増大して、トランジスターQN1がオン状態になっている期間が長くなり、発光素子110に流れる電流が増加する。従って、アナログ調光信号ADJの電圧を変化させることにより、発光素子110に流れる電流を変化させて、アナログ調光を行うことができる。一方、トランジスターQP1がオフ状態であるときには、発光素子110に電流が流れない。
<第1の実施形態>
第1の実施形態においては、第1の駆動回路21が、デジタル調光信号PWMに基づいて、第2の制御信号DDRVLと同相で第1の制御信号DDRVHを活性化又は非活性化する。それにより、発光素子110に流れる電流を制御するトランジスターQP1のゲートが、キャパシターC4を介して第2の駆動回路22によって駆動されると共に、第1の駆動回路21によっても同相で駆動されるので、1つの駆動回路によって駆動するよりもトランジスターQP1のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。なお、伝送経路の寄生容量等によって第1の制御信号DDRVHと第2の制御信号DDRVLとの内の一方が他方よりも遅延する可能性はあるが、その程度の位相ずれは許容される。
図2は、本発明の第1の実施形態に係る半導体装置の一部の構成例を示す回路図である。図2に示すように、第1のレギュレーター11は、ツェナーダイオードD11及びD12と、定電流源13と、抵抗R11及びR12と、PチャネルMOSトランジスターQP10とを含んでいる。
ツェナーダイオードD11及びD12、及び、定電流源13は、第1の電源電位VBBの配線と第2の電源電位VSSの配線との間に直列接続されており、ツェナーダイオードD12のアノードにおいて電位V1を生成する。抵抗R11及びR12は、第1の電源電位VBBと電位V1との間の電圧を分圧して、トランジスターQP10のゲート電圧を生成する。トランジスターQP10は、第2の電源電位VSSの配線に接続されたドレインを有しており、ゲート電圧に従って、ソースにおいて第3の電源電位VHBを生成する。
また、第2のレギュレーター12は、ツェナーダイオードD13及びD14と、定電流源14と、抵抗R13及びR14と、NチャネルMOSトランジスターQN10とを含んでいる。
定電流源14、及び、ツェナーダイオードD13及びD14は、第1の電源電位VBBの配線と第2の電源電位VSSの配線との間に直列接続されており、ツェナーダイオードD13のカソードにおいて電位V2を生成する。抵抗R13及びR14は、電位V2と第2の電源電位VSSとの間の電圧を分圧して、トランジスターQN10のゲート電圧を生成する。トランジスターQN10は、第1の電源電位VBBの配線に接続されたドレインを有しており、ゲート電圧に従って、ソースにおいて第4の電源電位VDRを生成する。
第1の駆動回路21は、第1のレベルシフター(L/S)23と、第1の出力回路24とを含んでいる。第1のレベルシフター23は、デジタル調光信号PWMが入力され、入力信号のレベルをシフトして、第1の電源電位VBBと第3の電源電位VHBとの間で遷移する出力信号を生成する。第1の出力回路24は、第1のレベルシフター23の出力信号に基づいて第1の制御信号DDRVHを生成し、第1の制御信号DDRVHを第1の端子P1に出力する。
第2の駆動回路22は、第2のレベルシフター(L/S)25と、第2の出力回路26とを含んでいる。第2のレベルシフター25は、デジタル調光信号PWMが入力され、入力信号のレベルをシフトして、第4の電源電位VDRと第2の電源電位VSSとの間で遷移する出力信号を生成する。第2の出力回路26は、第2のレベルシフター25の出力信号に基づいて第2の制御信号DDRVLを生成し、第2の制御信号DDRVLを第2の端子P2に出力する。
このように、第1のレギュレーター11及び第2のレギュレーター12を設けることにより、第1の制御信号DDRVH及び第2の制御信号DDRVLの振幅を適切な範囲に設定することができる。また、第1の電源電位VBBを第3の端子P3からレギュレーターを介さずに第1の駆動回路21に供給し、第2の電源電位VSSを第4の端子P4からレギュレーターを介さずに第2の駆動回路22に供給することにより、第1の制御信号DDRVHの立ち上がり波形を急峻にすると共に、第2の制御信号DDRVLの立ち下がり波形を急峻にすることができる。
ここで、第1の駆動回路21は、第2の制御信号DDRVLの振幅と略等しい振幅を有する第1の制御信号DDRVHを生成しても良い。それにより、第1の駆動回路21の駆動能力と第2の駆動回路22の駆動能力とをバランスさせながら、トランジスターQP1のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮することができる。その場合には、第1の電源電位VBB〜第4の電源電位VDRが、次式(1)の関係を満たす。
(VBB−VHB)≒(VDR−VSS) ・・・(1)
トランジスターQP1をオン状態に制御するときに、第1の駆動回路21は、第3の電源電位VHBに略等しいローレベルの第1の制御信号DDRVHを生成し、トランジスターQP1のゲートに供給する。また、第2の駆動回路22は、第2の電源電位VSSに略等しいローレベルの第2の制御信号DDRVLを生成し、キャパシターC4を介してトランジスターQP1のゲートに供給する。それにより、トランジスターQP1のゲート・ソース間電圧(絶対値)が、閾値電圧よりも大きくなる。
一方、トランジスターQP1をオフ状態に制御するときに、第1の駆動回路21は、第1の電源電位VBBに略等しいハイレベルの第1の制御信号DDRVHを生成し、トランジスターQP1のゲートに供給する。また、第2の駆動回路22は、第4の電源電位VDRに略等しいハイレベルの第2の制御信号DDRVLを生成し、キャパシターC4を介してゲートに供給する。それにより、トランジスターQP1のゲート・ソース間電圧が、略ゼロとなる。
あるいは、キャパシターC4が挿入されることによる交流電圧の低下等を考慮して、第2の駆動回路22が、第1の制御信号DDRVHの振幅以上の振幅を有する第2の制御信号DDRVLを生成しても良い。その場合には、第1の電源電位VBB〜第4の電源電位VDRが、次式(2)の関係を満たす。
(VBB−VHB)≦(VDR−VSS) ・・・(2)
図3は、図2に示す第1のレベルシフターの構成例を示す回路図である。図3に示すように、第1のレベルシフター23は、インバーター17及び18と、PチャネルMOSトランジスターQP11〜QP14と、NチャネルMOSトランジスターQN11及びQN12とを含んでいる。
トランジスターQP11及びQP12、及び、トランジスターQN11は、第1の電源電位VBBの配線と第2の電源電位VSSの配線との間に直列接続されている。トランジスターQP13及びQP14、及び、トランジスターQN12は、第1の電源電位VBBの配線と第2の電源電位VSSの配線との間に直列接続されている。
トランジスターQP11のゲートは、トランジスターQP13のドレイン及びトランジスターQP14のソースに接続されており、トランジスターQP13ゲートは、トランジスターQP11のドレイン及びトランジスターQP12のソースに接続されている。トランジスターQP12及びQP14のゲートには、所定のバイアス電位VBIASが印加される。トランジスターQN11のゲートには、インバーター18の出力信号が供給され、トランジスターQN12のゲートには、インバーター17の出力信号が供給される。
インバーター17及び18の各々は、ロジック回路用の電源電位VDL及び第2の電源電位VSSが供給されて動作し、入力信号を反転して出力信号を生成する。トランジスターQN11は、インバーター18の出力信号に従ってオン状態又はオフ状態となり、トランジスターQN12は、インバーター17の出力信号に従ってオン状態又はオフ状態となる。
例えば、デジタル調光信号PWMがハイレベルになると、インバーター17の出力信号がローレベルになり、インバーター18の出力信号がハイレベルになる。それにより、トランジスターQN11がオン状態となり、トランジスターQN12がオフ状態となるので、トランジスターQP12及びQP13がオン状態となり、トランジスターQP14及びQP11がオフ状態となる。
従って、トランジスターQP11のドレインがローレベル(例えば、第3の電源電位VHB=VBIAS+QP12VTH(閾値電圧))になり、トランジスターQP13のドレインがハイレベル(第1の電源電位VBB)になる。トランジスターQP13のドレインから、レベルシフトされたデジタル調光信号PWMが出力される。
図4は、図2に示す第2のレベルシフターの構成例を示す回路図である。図4に示すように、第2のレベルシフター25は、インバーター27及び28と、PチャネルMOSトランジスターQP21〜QP24と、NチャネルMOSトランジスターQN21及びQN22とを含んでいる。
トランジスターQP21及びQP22、及び、トランジスターQN21は、第1の電源電位VBBの配線と第2の電源電位VSSの配線との間に直列接続されている。トランジスターQP23及びQP24、及び、トランジスターQN22は、第1の電源電位VBBの配線と第2の電源電位VSSの配線との間に直列接続されている。
トランジスターQP21のゲートは、トランジスターQP24のドレイン及びトランジスターQN22のドレインに接続されており、トランジスターQP23ゲートは、トランジスターQP22のドレイン及びトランジスターQN21のドレインに接続されている。トランジスターQP22及びQN21のゲートには、インバーター28の出力信号が供給され、トランジスターQP24及びQN22のゲートには、インバーター27の出力信号が供給される。
インバーター27及び28の各々は、ロジック回路用の電源電位VDL及び第2の電源電位VSSが供給されて動作し、入力信号を反転して出力信号を生成する。トランジスターQP22及びQN21は、インバーター28の出力信号に従ってオン状態又はオフ状態となり、トランジスターQP24及びN22は、インバーター27の出力信号に従ってオン状態又はオフ状態となる。
例えば、デジタル調光信号PWMがハイレベルになると、インバーター27の出力信号がローレベルになり、インバーター28の出力信号がハイレベルになる。それにより、トランジスターQN21及びQP24がオン状態となり、トランジスターQP23もオン状態となる。一方、トランジスターQN22及びQP22がオフ状態となり、トランジスターQP21もオフ状態となる。
従って、トランジスターQP22のドレインがローレベル(第2の電源電位VSS)になり、トランジスターQP24のドレインがハイレベル(第4の電源電位VDR)になる。トランジスターQP24のドレインから、レベルシフトされたデジタル調光信号PWMが出力される。
図5は、図2に示す第1又は第2の出力回路の構成例を示す回路図である。図5に示すように、第1の出力回路24又は第2の出力回路26は、NOR回路31と、AND回路32と、インバーター33と、バッファー回路34と、PチャネルMOSトランジスターQP30と、NチャネルMOSトランジスターQN30とを含んでいる。NOR回路31〜バッファー回路34は、トランジスターQP30及びQN30が同時にオン状態とならないために設けられている。
NOR回路31は、図2に示す第1のレベルシフター23又は第2のレベルシフター25から供給されるデジタル調光信号PWMを入力する入力端子と、バッファー回路34の出力信号を入力する入力端子とを有している。従って、デジタル調光信号PWM及びバッファー回路34の出力信号がローレベルのときに、NOR回路31がハイレベルの出力信号をインバーター33に出力し、インバーター33がローレベルの出力信号をトランジスターQP30のゲートに出力する。それにより、トランジスターQP30がオン状態となる。
AND回路32は、図2に示す第1のレベルシフター23又は第2のレベルシフター25から供給されるデジタル調光信号PWMを入力する入力端子と、インバーター33の出力信号を入力する入力端子とを有している。従って、デジタル調光信号PWM及びインバーター33の出力信号がハイレベルのときに、AND回路32がハイレベルの出力信号をバッファー回路34に出力し、バッファー回路34がハイレベルの出力信号をトランジスターQN30のゲートに出力する。それにより、トランジスターQN30がオン状態となる。
第1の出力回路24の場合には、トランジスターQP30のソースに第1の電源電位VBBが供給され、トランジスターQN30のソースに第3の電源電位VHBが供給されて、トランジスターQP30及びQN30のドレインから第1の制御信号DDRVHが出力される。
第2の出力回路26の場合には、トランジスターQP30のソースに第4の電源電位VDRが供給され、トランジスターQN30のソースに第2の電源電位VSSが供給されて、トランジスターQP30及びQN30のドレインから第2の制御信号DDRVLが出力される。
<第2の実施形態>
第2の実施形態においては、図1に示す第1の駆動回路21が、半導体装置100の電源投入時等(以下、「起動時」という)に、キャパシターC4を充電するために第1の制御信号DDRVHを第1の端子P1に出力し、その後の通常動作時に、キャパシターC4に電荷を補充する。
図6は、本発明の第2の実施形態に係る半導体装置の一部の構成例を示す回路図である。第2の実施形態においては、図2に示す第1の実施形態における第1のレギュレーター11及び第1の駆動回路21の替りに第1のレギュレーター11a及び第1の駆動回路21aが用いられると共に、起動回路80及びNチャネルMOSトランジスターQN80が追加されている。その他の点に関しては、第2の実施形態は、第1の実施形態と同様でも良い。
図6に示すように、第1のレギュレーター11aにおいて、第1の電源電位VBBの配線とトランジスターQP10のソースとの間に抵抗R15が接続されている。第1のレギュレーター11aは、図2に示す第1の実施形態における第1のレギュレーター11と同様に、第1の電源電位VBB及び第2の電源電位VSSに基づいて、第3の電源電位VHBを生成する。
第1の駆動回路21aは、起動回路80によって動作が制御されるオペアンプ29を含んでいる。オペアンプ29は、動作状態のときに、第3の電源電位VHBをバッファーすることにより、第3の電源電位VHBを第1の制御信号DDRVHとして第1の端子P1に出力し、非動作状態のときに、出力端子をハイインピーダンス状態とする。
起動回路80は、例えば、半導体装置100に内蔵されているパワーオンリセット回路が起動時に活性化するパワーオンリセット信号に従って、所定の期間において、トランジスターQN80をオン状態に制御して第2の端子P2の電位を第2の電源電位VSSに固定すると共に、オペアンプ29を動作状態に制御する。それにより、第1の制御信号DDRVHが第1の端子P1に出力されて、キャパシターC4が充電される。
また、起動回路80は、通常動作時に、第1の端子P1の電圧をモニターする。例えば、起動回路80は、第1の端子P1の電圧を所定の電圧と比較するコンパレーター等を含み、デジタル調光信号PWMに同期して、第2の駆動回路22が第2の制御信号DDRVLをローレベルにしているときに、第1の端子P1の電圧をモニターする。
第1の端子P1の電圧が所定の電圧よりも低下したことが検出されると、起動回路80は、オペアンプ29を所定の期間において動作状態に制御する。それにより、第1の制御信号DDRVH(第3の電源電位VHB)が第1の端子P1に出力されて、キャパシターC4が充電される。キャパシターC4の充電は、第2の駆動回路22が第2の制御信号DDRVLをローレベルにしている期間において行われる。
その後、第2の駆動回路22が第2の制御信号DDRVLをハイレベルにすると、上記の式(1)が成立する場合に、キャパシターC4によって、第1の端子P1の電位が第3の電源電位VHBから第1の電源電位VBBにホンプアップされる。それにより、トランジスターQP1のゲートに第1の電源電位VBBが印加されて、トランジスターQP1がオフ状態となる。
あるいは、起動回路80が、クロック信号に同期して動作するタイマー又はカウンター等を含み、第2の駆動回路22が第2の制御信号DDRVLをローレベルにしているときに、定期的に第1の制御信号DDRVHを第1の端子P1に出力するようにオペアンプ29を制御しても良い。その場合には、第1の端子P1の電圧をモニターする必要がなくなる。いずれにしても、起動時にキャパシターC4に充電された電荷が何らかの理由で放電した場合に、キャパシターC4に電荷を補充することができる。
本発明の第1又は第2の実施形態によれば、第2の駆動回路22から出力される第2の制御信号DDRVLが、キャパシターC4を介して、発光素子110に流れる電流を制御するトランジスターQP1のゲートに供給される。それにより、第1の駆動回路21の駆動能力を高めなくても、トランジスターQP1のゲート電圧の波形を改善することができる。従って、デジタル調光のために発光素子110をPWM駆動する際に、ノイズ又は消費電力を増加させることなく、トランジスターQP1のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮して精度の高いデジタル調光を実現することが可能となる。
<第3の実施形態>
第3の実施形態においては、第1の実施形態においてデジタル調光用のトランジスターQP1のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮する手法に類似した手法が、アナログ調光用のトランジスターQN1のゲート電圧の立ち上がり時間又は立ち下がり時間を短縮するために利用される。
図7は、本発明の第3の実施形態に係る半導体装置の一部の構成例を示す回路図である。第3の実施形態においては、図1に示すドライブ回路60の替りに、ドライブ回路60aが用いられる。その他の点に関しては、第3の実施形態は、第1又は第2の実施形態と同様でも良い。
ドライブ回路60aは、インバーター61及び62と、ダイオードD60と、PチャネルMOSトランジスターQP60と、NチャネルMOSトランジスターQN60とを含んでいる。トランジスターQP60のソースとトランジスターQN60のソースとの間には、半導体装置の2つの端子P5及びP6を介して、外付けのキャパシターC7が接続されている。
トランジスターQP60は、ダイオードD60を介して第4の電源電位VDRが供給されるソースと、半導体装置の端子P7に接続されたドレインと、インバーター61の出力信号が供給されるゲートとを有している。トランジスターQN60は、インバーター62の出力信号が供給されるソースと、端子P7に接続されたドレインと、インバーター61の出力信号が供給されるゲートとを有している。
インバーター61及び62の各々は、第4の電源電位VDR及び第2の電源電位VSSが供給されて動作し、入力信号を反転して出力信号を生成する。スイッチング制御回路50の出力信号がハイレベルになると、インバーター61の出力信号がローレベルになり、インバーター62の出力信号がハイレベルになる。インバーター62の出力信号は、キャパシターC7を介してトランジスターQP60のソースに供給されるので、トランジスターQP60のソース電位が、第4の電源電位VDRの約2倍に上昇する。
また、インバーター61の出力信号がローレベルになることにより、トランジスターQP60がオン状態となり、トランジスターQN60がオフ状態となって、ハイレベルの第3の制御信号GATEがトランジスターQN1のゲートに出力される。従って、トランジスターQN1がオン状態となる。第3の制御信号GATEのハイレベルは、第4の電源電位VDRの約2倍に上昇するので、トランジスターQN1のゲート電圧の立ち上がり時間を短縮すると共に、トランジスターQN1のオン抵抗を低減することができる。
スイッチング制御回路50の出力信号がローレベルになると、インバーター61の出力信号がハイレベルになり、インバーター62の出力信号がローレベルになる。インバーター61の出力信号がハイレベルになることにより、トランジスターQN60がオン状態となり、トランジスターQP60がオフ状態となって、トランジスターQN1のゲートにローレベルの第3の制御信号GATEが供給される。従って、トランジスターQN1がオフ状態となる。
<発光制御回路の変形例>
次に、本発明の各実施形態に係る半導体装置を備える発光制御回路の変形例について、図1を参照しながら説明する。複数の発光素子110が用いられる場合には、それらの発光素子110の発光動作をそれぞれ制御するために、複数の半導体装置及び複数組の外付け部品が発光制御回路に設けられる。
従って、発光制御回路は、複数の発光素子110に流れる電流をそれぞれ制御する複数のトランジスターQP1と、複数のトランジスターQP1のゲートにそれぞれ接続された一端を有する複数のキャパシターC4と、複数のトランジスターQP1をそれぞれ制御する複数の半導体装置とを含んでいる。
例えば、第1〜第4の発光素子110が用いられる場合には、第1〜第4の発光素子110に流れる電流をそれぞれ制御する第1〜第4のトランジスターQP1と、第1〜第4のトランジスターQP1のゲートにそれぞれ接続された一端を有する第1〜第4のキャパシターC4と、第1〜第4のトランジスターQP1をそれぞれ制御する第1〜第4の半導体装置が発光制御回路に設けられる。
第1の半導体装置は、図1に示す半導体装置100と同様に、第1のレギュレーター11及び第2のレギュレーター12を有しているが、第2〜第4の半導体装置においては、第1のレギュレーター11及び第2のレギュレーター12を省略するか、又は、動作させないようにすることができる。
第1の半導体装置の第1のレギュレーター11は、第1の電源電位VBB及び第2の電源電位VSSに基づいて、第1の電源電位VBBよりも低く第2の電源電位VSSよりも高い第3の電源電位VHBを生成し、第3の電源電位VHBを第1〜第4の半導体装置の第1の駆動回路21等に供給する。
また、第1の半導体装置の第2のレギュレーター12は、第1の電源電位VBB及び第2の電源電位VSSに基づいて、第3の電源電位VHBよりも低く第2の電源電位VSSよりも高い第4の電源電位VDRを生成し、第4の電源電位VDRを第1〜第4の半導体装置の第2の駆動回路22等に供給する。
この変形例によれば、複数の発光素子110の発光動作をそれぞれ制御するために複数の半導体装置を備える発光制御回路において、1つの半導体装置の第1のレギュレーター11及び第2のレギュレーター12によってそれぞれ生成される第3の電源電位VHB及び第4の電源電位VDRを複数の半導体装置で共用することにより、複数の半導体装置において用いられる第3の電源電位VHB及び第4の電源電位VDRを統一したり、第3の電源電位VHB及び第4の電源電位VDRを平滑化するキャパシターC2及びC3の数を削減したりすることができる。
<電子機器>
次に、本発明の一実施形態に係る電子機器の一例として、ビデオプロジェクターについて説明する。
図8は、ビデオプロジェクターの構成例を示すブロック図である。ビデオプロジェクター200は、外部から電源電圧が供給されると共に、パーソナルコンピューターやビデオプレーヤー等の画像データ供給装置から画像データが供給されて、画像データに基づいてスクリーン(投射面)300に画像を投射する表示装置である。
図8に示すように、ビデオプロジェクター200は、電源回路210と、画像データ処理部220と、制御部230と、光源装置240と、パネル250と、投射光学系260とを含んでいる。光源装置240は、図1に示すような発光制御回路100aと、発光素子110とを含んでいる。
電源回路210は、例えば、外部から供給されるAC100Vの電源電圧に基づいて、比較的低いロジック電源電圧を生成して画像データ処理部220及び制御部230等に供給すると共に、比較的高い電源電圧(VBB−VSS)を生成して光源装置240の発光制御回路100aに供給する。
画像データ処理部220及び制御部230は、例えば、マイクロコンピューター等で構成される。画像データ処理部220は、外部から供給される画像データを処理して表示用の画像信号及び同期信号を生成し、画像信号及び同期信号をパネル250に供給することにより、パネル250を駆動して描画を行う。
制御部230は、リモコン又は操作パネル(図示せず)を用いて操作者が行う操作に従って、ビデオプロジェクター200の各部を制御する。操作者が調光を指示した場合には、制御部230が、操作者が指示した調光を実施するためのデジタル調光信号PWM及びアナログ調光信号ADJを生成して光源装置240の発光制御回路100aに供給する。
光源装置240は、制御部230から供給されるデジタル調光信号PWM及びアナログ調光信号ADJに従った明るさで発光して、パネル250に光を照射する。例えば、発光素子110が青色光を発生する複数のレーザーダイオードを含む場合に、光源装置240は、一部のレーザーダイオードが発生した青色光を受けて黄色光を発生する蛍光体と、波長に従って黄色光から赤色光及び緑色光を分離する分光部とをさらに含んでも良い。その場合には、光源装置240が、R(赤)、G(緑)、B(青)の3色の光を発生することができる。
パネル250は、画像データ処理部220から供給される画像信号及び同期信号に従って、光源装置240から照射される光を変調する。例えば、パネル250は、RGBの3色に対応した3枚の液晶パネルを含んでも良い。各々の液晶パネルは、マトリクス状に配置された複数の画素における光の透過率を変化させることによって画像を形成する。パネル250によって変調された変調光は、投射光学系260に導かれる。
投射光学系260は、少なくとも1つのレンズを含んでいる。例えば、パネル250によって変調された変調光をスクリーン300上に投射して結像させるためのレンズ群である投射レンズと、投射レンズの絞りの状態、ズームの状態、又は、シフト位置等を変化させる各種の機構とが、投射光学系260に設けられている。それらの機構は、制御部230によって制御される。投射光学系260が変調光をスクリーン300上に投射することにより、スクリーン300に画像が表示される。
本実施形態によれば、デジタル調光のために発光素子110をPWM駆動する際にノイズ又は消費電力を増加させることなく精度の高いデジタル調光を実現することが可能な発光制御回路100aを用いて、発光素子110の明るさを正確に調節できる電子機器を提供することができる。
以上の実施形態においては、電子機器の一例としてビデオプロジェクターについて説明したが、本発明は、光源装置を備える各種の電子機器に適用することができる。このように、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
11、11a…第1のレギュレーター、12…第2のレギュレーター、13、14…定電流源、17、18、27、28、33、61、62…インバーター、21、21a…第1の駆動回路、22…第2の駆動回路、23…第1のレベルシフター、24…第1の出力回路、25…第2のレベルシフター、26…第2の出力回路、29、73…オペアンプ、30…レベルシフター、31…NOR回路、32…AND回路、34…バッファー回路、40…クロック信号生成回路、50…スイッチング制御回路、60、60a…ドライブ回路、71…スロープ補償回路、72…電流センスアンプ、74…スイッチ回路、75…コンパレーター、80…起動回路、100…半導体装置、100a…発光制御回路、110…発光素子、200…ビデオプロジェクター、210…電源回路、220…画像データ処理部、230…制御部、240…光源装置、250…パネル、260…投射光学系、300…スクリーン、QP1〜QP60…PチャネルMOSトランジスター、QN1〜QN80…NチャネルMOSトランジスター、D1、D60…ダイオード、D11〜D14…ツェナーダイオード、L1…インダクター、C1〜C7…キャパシター、R1〜R15…抵抗、P1〜P7…端子

Claims (7)

  1. キャパシターの一端に接続されたゲートを有して発光素子に流れる電流を制御するトランジスターを制御する半導体装置であって、
    前記トランジスターのゲート及び前記キャパシターの一端に接続された第1の端子と、
    前記キャパシターの他端に接続された第2の端子と、
    第1の制御信号を前記第1の端子に出力する第1の駆動回路と、
    前記トランジスターをオン状態又はオフ状態に制御するために、前記第1の制御信号よりも低い電位を有する第2の制御信号を活性化又は非活性化して前記第2の端子に出力する第2の駆動回路と、
    を備える半導体装置。
  2. 前記第1の駆動回路が、前記第2の制御信号と同相で前記第1の制御信号を活性化又は非活性化する、請求項1記載の半導体装置。
  3. 前記第1の駆動回路が、前記第2の制御信号の振幅と略等しい振幅を有する前記第1の制御信号を生成する、請求項2記載の半導体装置。
  4. 第1の電源電位が供給される第3の端子と、
    前記第1の電源電位よりも低い第2の電源電位が供給される第4の端子と、
    前記第1の電源電位及び前記第2の電源電位に基づいて、前記第1の電源電位よりも低く前記第2の電源電位よりも高い第3の電源電位を生成する第1のレギュレーターと、
    前記第1の電源電位及び前記第2の電源電位に基づいて、前記第3の電源電位よりも低く前記第2の電源電位よりも高い第4の電源電位を生成する第2のレギュレーターと、
    をさらに備え、
    前記第1の駆動回路が、入力信号のレベルをシフトして、前記第1の電源電位と前記第3の電源電位との間で遷移する出力信号を生成する第1のレベルシフターと、前記第1のレベルシフターの出力信号に基づいて前記第1の制御信号を生成し、前記第1の制御信号を前記第1の端子に出力する第1の出力回路とを含み、
    前記第2の駆動回路が、前記入力信号のレベルをシフトして、前記第4の電源電位と前記第2の電源電位との間で遷移する出力信号を生成する第2のレベルシフターと、前記第2のレベルシフターの出力信号に基づいて前記第2の制御信号を生成し、前記第2の制御信号を前記第2の端子に出力する第2の出力回路とを含む、請求項1〜3のいずれか1項記載の半導体装置。
  5. 前記発光素子に流れる電流を制御する前記トランジスターと、
    前記トランジスターのゲートに接続された一端を有し、前記トランジスターのゲート容量よりも大きい容量を有する前記キャパシターと、
    前記トランジスターを制御する請求項1〜4のいずれか1項記載の半導体装置と、
    を備える発光制御回路。
  6. 第1の発光素子に流れる電流を制御する第1のトランジスターと、
    前記第1のトランジスターのゲートに接続された一端を有する第1のキャパシターと、
    前記第1のトランジスターを制御する請求項1〜3のいずれか1項記載の第1の半導体装置と、
    第2の発光素子に流れる電流を制御する第2のトランジスターと、
    前記第2のトランジスターのゲートに接続された一端を有する第2のキャパシターと、
    前記第2のトランジスターを制御する請求項1〜3のいずれか1項記載の第2の半導体装置と、
    を備え、前記第1の半導体装置及び前記第2の半導体装置の内の一方が、
    1の電源電位及び第2の電源電位に基づいて、前記第1の電源電位よりも低く前記第2の電源電位よりも高い第3の電源電位を生成し、前記第3の電源電位を前記第1の半導体装置及び前記第2の半導体装置の前記第1の駆動回路に供給する第1のレギュレーターと、
    前記第1の電源電位及び前記第2の電源電位に基づいて、前記第3の電源電位よりも低く前記第2の電源電位よりも高い第4の電源電位を生成し、前記第4の電源電位を前記第1の半導体装置及び前記第2の半導体装置の前記第2の駆動回路に供給する第2のレギュレーターと、
    を含む、発光制御回路。
  7. 前記発光素子、又は、前記第1の発光素子及び前記第2の発光素子と、
    前記発光素子、又は、前記第1の発光素子及び前記第2の発光素子の発光動作を制御する請求項5又は6記載の発光制御回路と、
    を備える電子機器。
JP2017049703A 2017-03-15 2017-03-15 半導体装置、発光制御回路、及び、電子機器 Active JP6841099B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017049703A JP6841099B2 (ja) 2017-03-15 2017-03-15 半導体装置、発光制御回路、及び、電子機器
US15/906,782 US10101646B2 (en) 2017-03-15 2018-02-27 Semiconductor device, light emission control circuit, and electronic appliance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017049703A JP6841099B2 (ja) 2017-03-15 2017-03-15 半導体装置、発光制御回路、及び、電子機器

Publications (3)

Publication Number Publication Date
JP2018152318A JP2018152318A (ja) 2018-09-27
JP2018152318A5 JP2018152318A5 (ja) 2020-03-05
JP6841099B2 true JP6841099B2 (ja) 2021-03-10

Family

ID=63519999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017049703A Active JP6841099B2 (ja) 2017-03-15 2017-03-15 半導体装置、発光制御回路、及び、電子機器

Country Status (2)

Country Link
US (1) US10101646B2 (ja)
JP (1) JP6841099B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110621099B (zh) * 2018-06-20 2022-02-01 台达电子工业股份有限公司 多模式电流控制方法及调光电路
CN109634040B (zh) * 2019-01-23 2021-03-30 苏州佳世达光电有限公司 投影机及其驱动电路
CN109634043B (zh) * 2019-02-22 2020-08-28 中国科学院福建物质结构研究所 一种激光发射单元以及激光投影光源
JP2020155351A (ja) * 2019-03-22 2020-09-24 セイコーエプソン株式会社 発光制御装置、光源装置及び投写型映像表示装置
CN111312125B (zh) * 2019-12-19 2021-11-16 青岛海信激光显示股份有限公司 激光投影设备及其开机方法、关机方法
WO2021121345A1 (zh) 2019-12-19 2021-06-24 青岛海信激光显示股份有限公司 激光投影设备及其开机方法、关机方法
CN111312126B (zh) * 2019-12-19 2021-11-16 青岛海信激光显示股份有限公司 激光投影设备
JP2022113203A (ja) 2021-01-25 2022-08-04 セイコーエプソン株式会社 集積回路装置及び光源装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711536A (en) * 1980-06-24 1982-01-21 Nec Corp High-voltage mos inverter and its driving method
TWI429327B (zh) * 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI424408B (zh) * 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置,和安裝有該半導體裝置的顯示裝置和電子裝置
KR101437086B1 (ko) * 2006-01-07 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기
JP2009088766A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 出力バッファ回路
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP5090328B2 (ja) * 2008-12-19 2012-12-05 ノリタケ伊勢電子株式会社 蛍光表示管の電源回路装置
JP5521887B2 (ja) * 2010-08-19 2014-06-18 アイコム株式会社 携帯電子機器
JP5842420B2 (ja) 2010-11-15 2016-01-13 サンケン電気株式会社 調光装置
JP6183704B2 (ja) 2013-07-05 2017-08-23 サンケン電気株式会社 定電流電源装置
CN108243542B (zh) * 2016-12-26 2021-07-27 精工爱普生株式会社 发光控制电路、光源装置以及投射型影像显示装置

Also Published As

Publication number Publication date
US10101646B2 (en) 2018-10-16
US20180267395A1 (en) 2018-09-20
JP2018152318A (ja) 2018-09-27

Similar Documents

Publication Publication Date Title
JP6841099B2 (ja) 半導体装置、発光制御回路、及び、電子機器
CN108243542B (zh) 发光控制电路、光源装置以及投射型影像显示装置
US10334694B2 (en) Light emission control circuit, light source device, and projection type video display apparatus
US9553510B2 (en) Switching regulator control circuit, switching regulator, electronic appliance, switching power supply device, and television receiver
JP5877074B2 (ja) コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器
CN110083002B (zh) 光源装置、投影型显示装置以及半导体装置
US8692486B2 (en) DC/DC converter, control circuit thereof and lighting apparatus using the same
US20130100377A1 (en) Load driving device, illumination device, display device
JP2012257444A (ja) 昇圧型スイッチングレギュレータの制御回路およびそれを用いたスイッチングレギュレータならびに電子機器
US8884545B2 (en) LED driving system and driving method thereof
US9531259B2 (en) Power supply circuit
JP6805808B2 (ja) 発光制御回路、光源装置、及び、電子機器
JP5567509B2 (ja) Led駆動回路
JP2020136079A (ja) 発光制御装置、光源装置及び投写型映像表示装置
JP2020191229A (ja) 発光制御装置、光源装置及び投写型映像表示装置
JP2019071211A (ja) 発光制御回路、光源装置、及び、投写型映像表示装置
US10942435B2 (en) Light emission control device, light source device, and projection-type video display apparatus
JP6988515B2 (ja) 光源装置、投写型表示装置、及び、半導体装置
JP2005160198A (ja) 昇圧型dc/dcコンバータおよびその駆動方法
US10993306B2 (en) Light emission control device, light source device, and projection-type video display apparatus
JP2020140798A (ja) 発光制御装置、光源装置及び投写型映像表示装置
JP5648400B2 (ja) コンデンサ切替回路及び発光回路、プロジェクタ並びにコンデンサ切替方法
JP2019129108A (ja) 光源装置、投写型表示装置、及び、半導体装置
JP2020140796A (ja) 発光制御装置、光源装置及び投写型映像表示装置
JP2020107633A (ja) 光源装置、および発光制御回路

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200109

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210201

R150 Certificate of patent or registration of utility model

Ref document number: 6841099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350