JP6183704B2 - 定電流電源装置 - Google Patents
定電流電源装置 Download PDFInfo
- Publication number
- JP6183704B2 JP6183704B2 JP2013197946A JP2013197946A JP6183704B2 JP 6183704 B2 JP6183704 B2 JP 6183704B2 JP 2013197946 A JP2013197946 A JP 2013197946A JP 2013197946 A JP2013197946 A JP 2013197946A JP 6183704 B2 JP6183704 B2 JP 6183704B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- constant current
- signal
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
図6を参照すると、時刻t0にPWM信号が入力されると、PWM信号に同期したLED駆動信号も出力され、1次側から2次側に電力が供給されて出力電圧が立ち上がる。また、ほぼ同時刻にLED電流が定電流で流れ初める。そして時刻t2でPWM信号がオフされるとLEDアレイ2に流れる電流もオフすることになる。
本発明の第1の実施形態の定電流電源装置は、LEDアレイ2を定電流で駆動する非絶縁方式のDC−DCコンバータであり、図1に示すように、リアクトルL1と、整流ダイオードD1と、平滑コンデンサC1と、制御回路1と、N型のMOSFET(以下、NMOSと称す)Q1及びQ2と、コンデンサC2と、抵抗R1とを備えている。
また、制御回路1は、AND回路AND1及びAND2と、バッファBF1と、三角波発振器OSC1と、コンパレータPWM_CP1及びCP1と、スイッチSW1と、遅延回路DelayとOR回路OR1と、誤差増幅器OTA1と、基準電圧Vth1,Vth2とを備える。
直流電源Eから入力された直流電圧がリアクトルL1を介してNMOSQ1でオンオフされ、直流電圧に重畳したリアクトルL1の蓄積エネルギーがダイオードD1を介して平滑コンデンサC1へ供給される。ここで、PWM信号に基づきNMOSQ2がONすると、平滑コンデンサC1の電力は負荷LEDアレイ2に流れる。ここで、制御回路1はLEDアレイ2の電流が抵抗R1に流れるので、抵抗R1の電圧降下を検出し、基準電圧Vth1の値になるようにNMOSQ1のオン/オフデューティーを制御することで定電流制御がおこなわれる。
これにより、スイッチSW1のオンタイミングは、PWM信号が入力されてから遅延回路Delayの所定の遅延時間直後または、LEDアレイ2の電流値が基準電圧Vth2を超えた時点のいずれかのタイミングによりオンし、スイッチSW1のオフタイミングはPWM信号に同期してオフする。
ここで、遅延回路Delayの所定の遅延時間は、NMOSQ2のゲート容量によるゲート電圧遅れ時間よりも長く設定され、定電流電源装置の起動時に平滑コンデンサC1の電圧がLEDアレイ2を駆動可能な電圧まで上昇にかかる期間の誤差電圧信号を得るための目的で、スイッチSW1オン信号を生成させる。すなわち、定電流電源装置の起動時には出力電圧が十分に立ち上がっていないため、NMOSQ2がオン状態になってもLEDアレイ2に電流が流れず、抵抗R1の電圧降下は生じない。従って、電流検出タイミング部のコンパレータCP1の非反転端子に信号が入らないため、AND回路AND2の他方の端子にHレベルを出力することができず、スイッチSW1をオンすることができない。この理由から、PWM信号を遅延回路Delayを介してOR回路OR1の他方の入力端子にスイッチSW1オン信号を入力する必要がある。
また、基準電圧Vth2は基準電圧Vth1よりも小さく設定され、LEDアレイ2の電流が流れ始めたことを検出して誤差増幅部での検出を開始させるタイミングを生成する。
PWM信号のパルス幅が短いt10〜t11期間においてはMOSFET Q2のゲート・ソース間容量により、時刻t10のPWM信号に対し立ち上がり時間が時刻t10aまで遅延してしまう点は従来と同じである。
ただし、図2(d)で示す抵抗R1の電圧降下であるフィードバック信号は、時刻t10aにおいて基準電圧値Vth2を超えるので、時刻t10aにて電流検出タイミング部からスイッチSW1のオン信号が出力され、誤差増幅器OTA1の出力信号IcompがコンデンサC2へ出力される。従って、LED電流が流れないt10〜t10aの期間はIcomp信号を出力しない。
時刻t10a以降の誤差増幅器OTA1は、(d)に示すようにフィードバック信号が基準値Vth1の値で安定し、(e)に示すIcomp信号の振れ幅は図6(e)と比較して小さく、かつ安定する。
本発明の第2の実施形態の定電流電源装置は、図3に示すように、第1の実施形態からコンパレータCP1と基準電圧Vth2を削除し、バッファBF1をBF1aに、遅延回路DelayをDelayAに変更し、ダウンエッジトリガ回路TRG1を追加したものである。
ここで、バッファBF1aは、NPNトランジスタQ3とPNPトランジスタQ4からなるバッファ回路と、NPNトランジスタQ3に流れるコレクタ電流を検出して抵抗R4へレベルシフトした信号を出力する、ゲート電流検出回路3を備える。
NPNトランジスタQ3とPNPトランジスタQ4のベース及びエミッタ同士は各々接続され、ベースはPWM信号に接続されている。PNPトランジスタQ4のコレクタはGNDに接地されている。
ゲート電流検出回路3は、MOSFETQ2のゲートをオン駆動するNPNトランジスタQ3と直列接続され、抵抗R2の電圧降下に対応してPNPトランジスタQ5がオン状態になり、コレクタ電流を抵抗R4へ出力する。PNPトランジスタQ5のコレクタと抵抗R4との接続点はダウンエッジトリガ回路TRG1の入力端子に接続され、ダウンエッジトリガ回路TRG1は、MOSFETQ2のゲート電流の減少を検出する。
また、ダウンエッジトリガ回路TRG1の出力端子は遅延回路DelayAのリセット端子に接続される。遅延回路DelayAのリセット端子にHレベルの信号が入力されると、その時点で遅延回路の遅延時間は解除され、入力信号を遅延させずに出力へ送出する。
または、リセット端子にHレベルの信号が入力されない場合、遅延回路DelayAの遅延時間に到達すると、入力信号は出力へ送出される。
図4(f)はMOSFETQ2のゲート電流波形を示し、時刻t10にてPWM信号が入力されるとバッファBF1aを介してゲート電流が流れ、時刻t10a近傍からt11にかけてゲート電流は下降しゼロとなります。ここで、MOSFETQ2のゲート電流の約1/2の値に下降する時刻t10aにおいて、ダウンエッジトリガ回路TRG1からトリガ信号が遅延回路DelayAのリセット端子に出力される。
これにより、遅延回路DelayAは入力信号の遅延時間を解除して出力するのでAND回路AND2の他方の端子がHレベルとなり、スイッチSW1はオンに変わり、誤差増幅器OTA1の出力信号IcompがコンデンサC2へ出力される。
すなわち、MOSFETQ2のゲート電流の約1/2の値に下降する時刻t10aにおいて、図4(c)に示すようにMOSFETQ2のゲート電圧がオン状態になっていることから、時刻t10a以降の誤差増幅器OTA1において、図4(d)に示すようにフィードバック信号は基準値Vth1の値で安定し、図4(e)に示すIcomp信号の振れ幅は図6(e)と比較して小さく、かつ安定する。
各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、
形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等に
することができる。なお、各図において、同一構成要素には同一符号を付している。
2 LEDアレイ
3 ゲート電流検出回路
AND1、AND2 AND回路
BF1、BF1a バッファ
C1 平滑コンデンサ
C2 コンデンサ
CP1、PWM_CP コンパレータ
D1 整流ダイオード
Delay、 DelayA 遅延回路
L1 リアクトル
OR1 OR回路
OSC1 三角波発振回路
OTA1 誤差増幅器
Q1、Q2 MOSFET(NMOS)
Q3 NPNトランジスタ
Q4、Q5 PNPトランジスタ
R1〜R5 抵抗
SW1 スイッチ
TRG1 ダウンエッジトリガ回路
Vth1、Vth2 基準電圧
Claims (2)
- 負荷をオン/オフ駆動する外部パルス信号に同期させて電力を供給すると共に、供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、
前記定電流電源装置を定電流駆動するための制御回路と、
前記負荷を流れる負荷電流を検出し、定電流基準値と比較してフィードバック信号を前記制御回路へ出力する負荷電流検出手段と、
前記外部パルス信号に同期させて前記フィードバック信号をオン/オフするスイッチ手段と、
前記外部パルス信号に同期させた遅延信号を前記スイッチ手段へ出力して、前記スイッチ手段のオンを遅延させる遅延手段と、
前記負荷を流れる負荷電流を検出し、前記定電流の値よりも小さい予め設定された第2の基準値とを比較する負荷電流比較手段とを具備し、
前記負荷電流が第2の基準値に到達するか前記遅延手段からの出力があるまで、前記外部パルス信号に拘わらず、前記スイッチ手段をオフさせることを特徴とする定電流電源装置。 - 負荷をオン/オフ駆動する外部パルス信号に同期させて電力を供給すると共に、供給された電力を用いて前記負荷を設定された定電流で駆動する定電流電源装置であって、
前記外部パルス信号に同期させて前記負荷に電力を供給する電力スイッチと、
前記電力スイッチを前記外部パルス信号に同期させて駆動するための駆動回路と、
前記定電流電源装置を定電流駆動するための制御回路と、
前記負荷を流れる負荷電流を検出し、定電流基準値と比較してフィードバック信号を前記制御回路へ出力する負荷電流検出手段と、
前記外部パルス信号に同期させて前記フィードバック信号をオン/オフするスイッチ手段と、
前記外部パルス信号に同期させた遅延信号を前記スイッチ手段へ出力して、前記スイッチ手段のオンを遅延させる遅延手段と、
前記駆動回路に流れる電流を検出する駆動電流検出手段と、を具備し、
該駆動電流検出手段によって検出された駆動電流のダウンエッジのタイミングで前記遅延手段の遅延時間が解除されるか、或いは遅延時間に到達して前記遅延手段から信号が出力されるまで、前記外部パルス信号に拘わらず前記スイッチ手段をオフさせることを特徴とする定電流電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013197946A JP6183704B2 (ja) | 2013-07-05 | 2013-09-25 | 定電流電源装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013142050 | 2013-07-05 | ||
JP2013142050 | 2013-07-05 | ||
JP2013197946A JP6183704B2 (ja) | 2013-07-05 | 2013-09-25 | 定電流電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015029399A JP2015029399A (ja) | 2015-02-12 |
JP6183704B2 true JP6183704B2 (ja) | 2017-08-23 |
Family
ID=52492730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013197946A Expired - Fee Related JP6183704B2 (ja) | 2013-07-05 | 2013-09-25 | 定電流電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6183704B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6841099B2 (ja) | 2017-03-15 | 2021-03-10 | セイコーエプソン株式会社 | 半導体装置、発光制御回路、及び、電子機器 |
JP7142327B2 (ja) * | 2018-08-29 | 2022-09-27 | パナソニックIpマネジメント株式会社 | 半導体発光素子駆動装置 |
CN113873718B (zh) * | 2021-10-18 | 2023-11-28 | 成都世纪光合作用科技有限公司 | 一种调光控制装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5364897B2 (ja) * | 2008-10-03 | 2013-12-11 | 東芝ライテック株式会社 | 電源装置及び照明器具 |
US8264860B2 (en) * | 2009-08-10 | 2012-09-11 | Emerson Climate Technologies, Inc. | System and method for power factor correction frequency tracking and reference generation |
JP5842420B2 (ja) * | 2010-11-15 | 2016-01-13 | サンケン電気株式会社 | 調光装置 |
JP2013013288A (ja) * | 2011-06-30 | 2013-01-17 | Shindengen Electric Mfg Co Ltd | 定電流電源装置 |
KR20130012670A (ko) * | 2011-07-26 | 2013-02-05 | 삼성디스플레이 주식회사 | 백라이트 유닛 및 그것의 전류 제어 방법 |
JP5839222B2 (ja) * | 2011-08-29 | 2016-01-06 | サンケン電気株式会社 | 定電流電源装置 |
-
2013
- 2013-09-25 JP JP2013197946A patent/JP6183704B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015029399A (ja) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9888544B2 (en) | Driving circuits and methods for controlling light source | |
JP4564363B2 (ja) | Led駆動用半導体装置及びled駆動装置 | |
JP6252231B2 (ja) | Led点灯装置 | |
JP6681550B2 (ja) | 点灯装置 | |
JP2007194478A5 (ja) | ||
JP2007194478A (ja) | 発光ダイオード駆動装置 | |
JP2006108260A (ja) | 発光ダイオード駆動用半導体回路、及びそれを有する発光ダイオード駆動装置 | |
US8198818B2 (en) | Vehicle lighting control device | |
JP2007059635A (ja) | 発光ダイオード駆動装置、および発光ダイオード駆動用半導体装置 | |
TWI465148B (zh) | 發光二極體驅動電路及發光二極體驅動控制器 | |
JP5842420B2 (ja) | 調光装置 | |
JP2006278526A (ja) | 発光ダイオード駆動装置 | |
JP2018157695A (ja) | 駆動回路及び発光装置 | |
US9059638B2 (en) | Control methods and apparatuses for switching mode power supplies | |
JP2010259222A (ja) | スイッチング装置及びその制御方法 | |
JP6183704B2 (ja) | 定電流電源装置 | |
JP5691790B2 (ja) | 定電流電源装置 | |
JP2013254718A (ja) | 点灯装置および前照灯、車両 | |
JP2013203273A (ja) | 車両用灯具 | |
JP2016051525A (ja) | 点灯装置、該点灯装置を用いた照明器具、並びに、該照明器具を用いた照明システム | |
JP5828107B2 (ja) | 点灯装置およびそれを備えた照明器具 | |
JP6135366B2 (ja) | 低電流保護回路 | |
JP6694408B2 (ja) | Led電源装置及びled照明装置 | |
KR20170082010A (ko) | 시간 지연 회로가 구비된 led 구동 장치 | |
JP5839222B2 (ja) | 定電流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6183704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |