JP2019129108A - 光源装置、投写型表示装置、及び、半導体装置 - Google Patents

Abstract

【課題】直列接続された複数の半導体光源の内のいずれかがオープン故障した際に、他の半導体光源の消灯時間を短くする光源装置を提供する。【解決手段】この光源装置は、（ａ）直列接続された第１〜第ｎの半導体光源であって、第ｉの半導体光源が第ｉのノードと第（ｉ＋１）のノードとの間に接続された第１〜第ｎの半導体光源と、（ｂ）第１〜第ｎのスイッチング素子であって、第ｉのスイッチング素子が第ｉのノードと第（ｉ＋１）のノードとの間に接続された第１〜第ｎのスイッチング素子と、（ｃ）第１〜第ｎの検出回路であって、第ｉの検出回路が第ｉのノードと第（ｉ＋１）のノードとの間の電位差を検出して第ｉのスイッチング素子を制御し、第１の検出回路の電源電圧が第１のノード及び第３のノードから供給される第１〜第ｎの検出回路とを備える。【選択図】図１

Description

本発明は、半導体光源を用いた光源装置、及び、そのような光源装置を用いた投写型表示装置に関する。さらに、本発明は、そのような光源装置において用いられるのに適した半導体装置等に関する。

例えば、複数のレーザーダイオードを用いた光源装置においては、それらのレーザーダイオードの明るさを均一にすると共に駆動回路を簡素化するために、それらのレーザーダイオードを直列接続して駆動することが行われている。しかしながら、その場合には、１つのレーザーダイオードがオープン故障すると、他のレーザーダイオードに電流が流れなくなってしまう。

そのような事態を避けるために、レーザーダイオードのオープン故障を検出したときに、そのレーザーダイオードに並列接続されたスイッチング素子をオン状態として、電流をバイパスさせることが行われている。関連する技術として、特許文献１には、複数の半導体光源素子を直列接続して駆動する際に、半導体光源素子の一部が断線故障した場合でも、残りの半導体光源素子の点灯を継続させることができる半導体光源駆動装置が開示されている。

この半導体光源駆動装置は、少なくとも１つの半導体光源素子にスイッチング素子が並列接続された光源モジュールが複数個直列に接続されてなる光源ユニットと、光源ユニットに直流電圧を供給する直流電源部と、光源ユニットに流れる電流を検出する電流検出部と、各光源モジュールのスイッチング素子の導通／非導通を駆動するスイッチング素子駆動部と、記憶部と、制御部とを備えている。

制御部は、電流検出部からの信号に基づいて、断線故障した半導体光源素子を含む光源モジュールを特定し、その特定した光源モジュールを示す情報を記憶部に記憶させる。さらに、制御部は、記憶部に記憶された情報に基づいて、断線故障した半導体光源素子を含む光源モジュールのスイッチング素子を導通させることによって断線故障を解消する。

特開２０１５−２６６０４号公報

特許文献１によれば、マイクロコンピューターが、電圧検出回路を用いて検出された電圧と、電流検出抵抗に接続された電流検出回路を用いて検出された電流とに基づいて、いずれかの光源モジュールの半導体光源素子が断線故障していると判断する。

マイクロコンピューターは、断線故障が発生したことを検出すると、直流電源の出力電圧を低下させた後に、複数の光源モジュールのスイッチング素子を順次オンさせて、いずれの光源モジュールで半導体光源素子が断線故障しているかを調べなければならず、その期間の少なくとも一部において残りの光源モジュールが消灯してしまう。従って、そのような光源装置を用いた投写型表示装置において、画像を投写できない期間が長くなってしまう。

そこで、上記の点に鑑み、本発明の第１の目的は、直列接続された複数の半導体光源の内のいずれかにおいてオープン故障が発生した際に、他の半導体光源の消灯時間を短くすることができる光源装置を提供することである。また、本発明の第２の目的は、そのような光源装置を用いた投写型表示装置を提供することである。さらに、本発明の第３の目的は、そのような光源装置において用いられるのに適した半導体装置等を提供することである。

以上の課題の少なくとも一部を解決するために、適用例１に係る光源装置は、直列接続された第１の半導体光源〜第ｎの半導体光源であって（ｎは２以上の整数）、第ｉの半導体光源が第ｉのノードと第（ｉ＋１）のノードとの間に接続された第１〜第ｎの半導体光源と（ｉは、１以上でｎ以下の整数の全て）、第１のスイッチング素子〜第ｎのスイッチング素子であって、第ｉのスイッチング素子が第ｉのノードと第（ｉ＋１）のノードとの間に接続された第１〜第ｎのスイッチング素子と、第１の検出回路〜第ｎの検出回路であって、第ｉの検出回路が第ｉのノードと第（ｉ＋１）のノードとの間の電位差を検出して第ｉのスイッチング素子を制御し、第１の検出回路の電源電圧が第１のノード及び第３のノードから供給される第１〜第ｎの検出回路とを備える。

適用例１によれば、直列接続された複数の半導体光源毎に検出回路が設けられるので、それらの半導体光源の内のいずれかにおいてオープン故障が発生した際に、いずれの半導体光源においてオープン故障が発生したかを順番に検出するよりも速く故障個所を検出することが可能であり、消灯時間を短くすることができる。

一方、第ｎの検出回路の電源電圧は、第（ｎ−１）のノード及び第（ｎ＋１）のノードから供給されるようにしても良い。また、第（ｎ＋１）のノードに供給される電位が第１のノードに供給される電位よりも高い場合に、第１のスイッチング素子が、ＮチャネルＭＯＳトランジスターであり、第ｎのスイッチング素子が、ＰチャネルＭＯＳトランジスターであることが好ましい。

あるいは、第（ｎ＋１）のノードに供給される電位が第１のノードに供給される電位よりも高い場合に、光源装置が、第（ｎ＋１）のノードに供給される電位を昇圧して昇圧電位を第（ｎ＋２）のノードに供給する昇圧回路をさらに備え、第ｎの検出回路の電源電圧が、第ｎのノード及び第（ｎ＋２）のノードから供給され、第１のスイッチング素子及び第ｎのスイッチング素子が、ＮチャネルＭＯＳトランジスターであっても良い。

さらに、ｎが３以上の整数である場合に、第ｊの検出回路の電源電圧が第ｊのノード及び第（ｊ＋２）のノードから供給され（ｊは、２以上で（ｎ−１）以下の整数の全て）、第ｊのスイッチング素子が、ＮチャネルＭＯＳトランジスターであっても良い。

以上において、第ｉの検出回路が、第ｉのノードと第（ｉ＋１）のノードとの間の電位差が所定の値を超えたときに検出信号を第１の論理にして保持するようにしても良い。その場合に、光源装置が、第１の検出回路〜第ｎの検出回路から出力される検出信号のレベルをそれぞれシフトする第１のレベルシフター〜第ｎのレベルシフターと、第１のレベルシフターから出力される検出信号〜第ｎのレベルシフターから出力される検出信号に基づいて、第１〜第ｎの半導体光源のオープン故障に関する情報を出力する制御回路とをさらに備えても良い。

適用例２に係る投写型表示装置は、上記いずれかの光源装置を備える。適用例２によれば、直列接続された複数の半導体光源の内のいずれかにおいてオープン故障が発生した際に、他の半導体光源の消灯時間を短くすることができる光源装置を用いて、投写型表示装置の信頼性を向上させることができる。

適用例３に係る半導体装置は、直列接続された第１の半導体光源〜第ｎの半導体光源にそれぞれ並列接続される第１の検出回路〜第ｎの検出回路であって（ｎは２以上の整数）、第ｉの検出回路が第ｉのノードと第（ｉ＋１）のノードとの間の電位差を検出し（ｉは、１以上でｎ以下の整数の全て）、第１の検出回路の電源電圧が第１のノード及び第３のノードから供給される第１〜第ｎの検出回路を備える。

適用例３によっても、半導体光源毎に検出回路が設けられるので、いずれの半導体光源においてオープン故障が発生したかを直ちに検出することが可能である。また、第１の検出回路の電源電圧が第１のノード及び第３のノードから供給されるので、第１の半導体光源においてオープン故障が発生した際に、第１の半導体光源に並列接続されたバイパス用のスイッチング素子がオン状態となっても、第１の検出回路が動作を継続することにより、他の半導体光源の消灯時間を短くすることができる。

ここで、半導体装置が、第ｉのスイッチング素子が第ｉのノードと第（ｉ＋１）のノードとの間に接続されて第ｉの検出回路によって制御される第１〜第ｎのスイッチング素子をさらに備えるようにしても良い。

第１の実施形態に係る光源装置の構成例を示す回路図。 図１に示す第１の検出回路の第１の構成例を示す回路図。 図１に示す第１の検出回路の第２の構成例を示す回路図。 第２の実施形態に係る光源装置の構成例を示す回路図。 第３の実施形態に係る投写型表示装置の構成例を示すブロック図。

以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る光源装置の構成例を示す回路図である。図１に示すように、光源装置２４０は、半導体装置１００と、直列接続された第１〜第ｎの半導体光源１１１、１１２、・・・と、バイパス用の第１〜第ｎのスイッチング素子ＱＮ１、ＱＮ２、・・・、ＱＰｎと、第１〜第ｎのキャパシターＣ１、Ｃ２、・・・と、電流検出抵抗Ｒ０とを含み、さらに、第１〜第ｎの抵抗Ｒ１、Ｒ２、・・・を含んでも良い。

ここで、ｎは２以上の整数であり、以下においては、一例として、ｎ＝４の場合について説明する。その場合に、図１の光源装置２４０は、直列接続された第１〜第４の半導体光源１１１、１１２、１１３、１１４と、バイパス用の第１〜第４のスイッチング素子ＱＮ１、ＱＮ２、ＱＮ３、ＱＰ４と、第１〜第４のキャパシターＣ１、Ｃ２、Ｃ３、Ｃ４と、電流検出抵抗Ｒ０とを含み、さらに、第１〜第４の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を含んでも良い。

第ｉの半導体光源は、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間に接続されている（ｉ＝１、２、・・・、ｎ）。第ｉの半導体光源は、少なくとも１つのレーザーダイオード（ＬＤ）又は少なくとも１つの発光ダイオード（ＬＥＤ）等を含み、供給される電流の大きさに応じた明るさで発光する。例えば、第ｉの半導体光源は、８個のＬＤで構成され、各々のＬＤの順方向電圧が４Ｖである場合に、第ｉの半導体光源の動作時における最大電圧は３２Ｖとなる。

半導体光源１１０は、あらゆる材料系を用いることができる。例えば、ＩｎＧａＡｌＰ系、ＡｌＧａＮ系、ＧａＮ系、ＩｎＧａＮ系、ＧａＡｓ系、ＡｌＧａＡｓ系、ＩｎＧａＡｓ系、ＩｎＧａＡｓＰ系、ＩｎＰ系、ＧａＰ系、ＡｌＧａＰ系、ＺｎＣｄＳｅ系等の半導体材料を用いることができる。

第ｉのスイッチング素子ＱＮｉ又はＱＰｉは、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間に接続されている。図１においては、第１〜第４のスイッチング素子ＱＮ１、ＱＮ２、ＱＮ３、ＱＰ４として、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスター及びＰチャネルＭＯＳトランジスターが示されている。なお、スイッチング素子としては、ＭＯＳトランジスター以外にも、バイポーラトランジスター、ＩＧＢＴ（絶縁ゲートバイポーラトランジスター）、又は、サイリスター等を使用することができる。

第ｉのキャパシターＣｉは、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間に接続されて、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間の電圧を保持する。本実施形態においては、第１のノードＮ１と第５のノードＮ５との間に１つのキャパシターを接続する替わりに、第１の半導体光源１１１〜第４の半導体光源１１４に第１のキャパシターＣ１〜第４のキャパシターＣ４がそれぞれ並列接続されている。

それにより、第１の半導体光源１１１〜第４の半導体光源１１４のいずれかにおいてオープン故障が発生して、その半導体光源に並列接続されたバイパス用のスイッチング素子がオン状態となる際に、その半導体光源に並列接続されたキャパシターに蓄積された電荷の放電経路が設けられるので、他の半導体光源に流れるピーク電流を低減して過電流を防止することができる。なお、本願において「オープン故障」とは、半導体光源又はその配線の断線のみならず、半導体光源の実装不良等によって電流経路が遮断されている状態も含む広い概念である。

電流検出抵抗Ｒ０は、第１の半導体光源１１１〜第４の半導体光源１１４に直列接続されており、例えば、５０ｍΩ〜１００ｍΩ程度の抵抗値を有している。また、第ｉの抵抗Ｒｉは、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間に接続されて、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との内の一方から他方に直流電位を与える。

なお、ＰＷＭ（パルス幅変調）制御によるデジタル調光において、第１の半導体光源１１１〜第４の半導体光源１１４に流れる電流を長期間停止する場合には、第１の抵抗Ｒ１〜第４の抵抗Ｒ４に電流が流れないようにする複数のスイッチ素子を設けて、第１の検出回路２１〜第４の検出回路２４の電源電圧を確保する必要がある。あるいは、第１の抵抗Ｒ１〜第４の抵抗Ｒ４を省略しても良い。第１の抵抗Ｒ１〜第４の抵抗Ｒ４の各々の抵抗値は、第１の半導体光源１１１〜第４の半導体光源１１４の発光時の抵抗値よりも１桁以上大きくなるように設定される。例えば、第１の抵抗Ｒ１〜第４の抵抗Ｒ４の各々は、５００Ω以上の抵抗値を有している。

＜半導体装置＞
半導体装置１００は、電源回路１０と、第１の半導体光源１１１〜第４の半導体光源１１４に対応して設けられた第１の検出回路２１〜第４の検出回路２４と、第１のレベルシフター（ＬＳ）３１〜第４のレベルシフター３４と、電流センスアンプ４０と、制御回路５０とを含み、さらに、クロック信号生成回路６０を含んでも良い。

なお、図１に示されている半導体装置１００の構成要素の少なくとも一部をディスクリート部品又は外付けのＩＣにしても良い。あるいは、第１〜第４のスイッチング素子、又は、第１の抵抗Ｒ１〜第４の抵抗Ｒ４等を半導体装置１００に内蔵しても良い。それにより、半導体装置１００の外付け部品を削減して、光源装置を小型化することができる。

電源回路１０は、半導体装置１００の外部から電源電位ＶＤＤ及びＶＳＳが供給されて、第５のノードＮ５に駆動用の電位ＶＤＲ又は駆動電流を供給することにより、第１の半導体光源１１１〜第４の半導体光源１１４及び電流検出抵抗Ｒ０に電流を流す。なお、図１には、電源電位ＶＳＳが接地電位（０Ｖ）である場合が示されている。

電流センスアンプ４０は、電流検出抵抗Ｒ０に流れる電流を検出して電流検出信号を出力する。制御回路５０は、例えば、デジタル調光又はアナログ調光により、電流検出信号の電圧（平均電圧、又は、所定の期間における電圧）が目標値に近付くように電源回路１０を制御する。目標値は、固定値を半導体装置１００に内蔵されたＲＯＭ等の記憶素子に記憶しても良いし、外部のマイクロコンピューター等から設定されても良い。

電源回路１０がスイッチング電源回路を含む場合に、スイッチング電源回路は、クロック信号生成回路６０によって生成されるクロック信号ＣＬＫに同期してスイッチング動作を行う。クロック信号生成回路６０は、例えば、ＣＲ発振回路等を含み、発振動作を行うことにより、所定の周波数を有するクロック信号ＣＬＫを生成する。なお、電源回路１０は、半導体装置１００の外付け部品としてインダクターや容量を含んでも良い。

ＣＲ発振回路の発振周波数は、キャパシターの容量値と抵抗の抵抗値との積である時定数で定まる。その抵抗は、ＣＲ発振回路の発振周波数を調整するために、半導体装置１００に外付けされても良い。なお、半導体装置１００の外部からクロック信号ＣＬＫが供給される場合には、クロック信号生成回路６０が省略されても良い。

第１の半導体光源１１１〜第４の半導体光源１１４は直列接続されているので、１つの半導体光源がオープン故障すると、他の半導体光源に電流が流れなくなってしまう。そこで、第１の半導体光源１１１〜第４の半導体光源１１４のオープン故障をそれぞれ検出するために、第１の検出回路２１〜第４の検出回路２４が設けられている。本実施形態によれば、半導体光源毎に検出回路が設けられるので、いずれの半導体光源においてオープン故障が発生したかを直ちに検出することが可能である。

第ｉの検出回路は、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間の電位差を検出して第ｉのスイッチング素子を制御する。即ち、第ｉの半導体光源においてオープン故障が発生して第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間の電位差が所定の値よりも大きくなると、第ｉの検出回路は、検出信号を活性化して、オープン故障した第ｉの半導体光源に並列接続されたバイパス用の第ｉのスイッチング素子を直ちにオン状態に制御する。ここで、信号を活性化するとは、バイパス用のスイッチング素子をオンする論理を意味する。逆に、信号を非活性化するとは、バイパス用のスイッチング素子をオフする論理を意味する。

その際に、第ｉの検出回路は、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間の電位差が所定の値を超えたときに検出信号を活性化して保持するようにしても良い。それにより、第ｉのノードＮｉと第（ｉ＋１）のノードＮ（ｉ＋１）との間に接続されたバイパス用の第ｉのスイッチング素子をオン状態に制御しても、オープン故障の検出結果を保持することができる。

図２は、図１に示す第１の検出回路の第１の構成例を示す回路図である。図２に示すように、第１の検出回路２１は、コンパレーター２５と、ＲＳフリップフロップ２６と、バッファー回路２７と、抵抗Ｒ１１及びＲ１２とを含み、第１のノードＮ１と第２のノードＮ２との間の電位差を検出してトランジスターＱＮ１を制御する。第１の検出回路２１の電源電圧は、第１のノードＮ１及び第３のノードＮ３から供給される。

抵抗Ｒ１１及びＲ１２は、分圧回路を構成しており、第２のノードＮ２と第１のノードＮ１との間の電位差（Ｖ２−Ｖ１）を分圧して、分圧電圧をコンパレーター２５の非反転入力端子に印加する。コンパレーター２５は、オフセットを有するコンパレーターであり、図２には、オフセットが、反転入力端子における入力換算電圧ΔＶ（ΔＶ＞０）として示されている。第１のノードＮ１の電位Ｖ１にオフセットの入力換算電圧ΔＶが加えられ、基準電圧Ｖ１＋ΔＶとして用いられる。

コンパレーター２５は、抵抗Ｒ１１及びＲ１２による分圧電圧と基準電圧とを比較して、分圧電圧が基準電圧よりも小さいときに、出力信号をローレベルにし、分圧電圧が基準電圧よりも大きいときに、出力信号をハイレベルにする。あるいは、抵抗Ｒ１１及びＲ１２を用いずに、第２のノードＮ２の電位をコンパレーター２５の非反転入力端子に直接印加しても良い。オフセットを有するコンパレーターを第１の検出回路２１〜第４の検出回路２４（図１）において用いる場合には、第１の検出回路２１〜第４の検出回路２４のコンパレーターに供給される電源電位が異なっていても、均一な基準電圧を容易に生成することができる。

ＲＳフリップフロップ２６は、制御回路５０（図１）から供給されるリセット信号ＲＥＳＥＴがローレベルであるときに、コンパレーター２５の出力信号の立ち上がりに同期してセットされて出力信号をハイレベルに活性化し、コンパレーター２５の出力信号がローレベルであるときに、リセット信号ＲＳＴの立ち上がりに同期してリセットされて出力信号をローレベルに非活性化する。リセット信号ＲＥＳＥＴとしては、例えば、光源装置のパワーオンリセット信号が用いられる。

あるいは、電源回路１０（図１）がＰＷＭ制御によるデジタル調光を行う場合に、制御回路５０は、第１の半導体光源１１１〜第４の半導体光源１１４に電流の供給を開始するタイミング又はその直前のタイミングで、リセット信号ＲＥＳＥＴをハイレベルにしても良い。

それにより、第１の半導体光源１１１〜第４の半導体光源１１４に電流が流れていない期間においていずれかの検出回路が半導体光源のオープン故障を誤検出しても、第１の半導体光源１１１〜第４の半導体光源１１４に電流の供給を開始するまでに検出結果をリセットすることができる。

ＲＳフリップフロップ２６の出力信号は、第１の検出回路２１の検出信号ＤＥＴ１として用いられる。バッファー回路２７は、検出信号ＤＥＴ１をバッファーして、トランジスターＱＮ１のゲートに印加する。このようにして、第１の検出回路２１は、第１のノードＮ１と第２のノードＮ２との間の電位差が所定の値を超えたときに検出信号ＤＥＴ１を活性化して保持し、保持された検出信号ＤＥＴ１によってトランジスターＱＮ１をオン状態に制御すると共に、保持された検出信号ＤＥＴ１を第１のレベルシフター３１（図１）を介して制御回路５０に出力する。

例えば、第１の半導体光源１１１（図１）においてオープン故障が発生して第１のノードＮ１と第２のノードＮ２との間の電位差が所定の値よりも大きくなると、第１の検出回路２１が、オープン故障した第１の半導体光源１１１に並列接続されたバイパス用の第１のスイッチング素子を直ちにオン状態に制御することにより、第１のノードＮ１と第２のノードＮ２との間の電位差（Ｖ２−Ｖ１）がゼロに近付く。

ここで、第１の検出回路２１の電源電圧が第１のノードＮ１及び第２のノードＮ２から供給される場合には、第１の検出回路２１の電源電圧もゼロに近付いて第１の検出回路２１が動作を停止してしまうが、本実施形態によれば、第１の検出回路２１の電源電圧が第１のノードＮ１及び第３のノードＮ３から供給されるので、第１の検出回路２１が動作を継続することにより、他の半導体光源の消灯時間を短くすると共に、バイパス用の第１のスイッチング素子をオンにした後もオープン故障の発生を表す信号を出力することができる。

図３は、図１に示す第１の検出回路の第２の構成例を示す回路図である。第２の構成例においては、図２に示す第１の構成例に対して、抵抗Ｒ２１及びＲ２２が追加され、オフセットを有するコンパレーター２５の替わりに通常のコンパレーター２８が用いられる。抵抗Ｒ２１及びＲ２２は、分圧回路を構成しており、第１のノードＮ１と第３のノードＮ３との間の電位差（Ｖ３−Ｖ１）を分圧して基準電圧を生成し、基準電圧をコンパレーター２８の反転入力端子に供給する。

第１のノードＮ１と第２のノードＮ２とが短絡されて第１のノードＮ１の電位Ｖ１と第２のノードＮ２の電位Ｖ２とが略同電位になっても、第３のノードＮ３と第１のノードＮ１との間の電位差（Ｖ３−Ｖ１）の分圧電圧よりも第２のノードＮ２と第１のノードＮ１との間の電位差（Ｖ２−Ｖ１）の分圧電圧が高くなるように抵抗Ｒ１１〜Ｒ１４の抵抗値を設定すれば、オープン故障の発生を検出可能である。

コンパレーター２８は、抵抗Ｒ１１及びＲ１２による分圧電圧と基準電圧とを比較して、分圧電圧が基準電圧よりも小さいときに、出力信号をローレベルに非活性化し、分圧電圧が基準電圧よりも大きいときに、出力信号をハイレベルに活性化する。なお、抵抗Ｒ１１及びＲ１２を用いずに、第２のノードＮ２の電位をコンパレーター２８の非反転入力端子に直接印加しても良い。その他の点に関しては、第２の構成例は、第１の構成例と同様でも良い。

一方、図１に示すように、第４の検出回路２４の電源電圧は、第３のノードＮ３及び第５のノードＮ５から供給される。それにより、バイパス用の第４のスイッチング素子がオン状態となって第４のノードＮ４と第５のノードＮ５との間の電位差がゼロに近付いても、第４の検出回路２４が動作を継続することができる。

第５のノードＮ５に供給される電位ＶＤＲが第１のノードＮ１に供給される電位よりも高い場合に、第１のスイッチング素子が、ＮチャネルＭＯＳトランジスターＱＮ１であり、第４のスイッチング素子が、ＰチャネルＭＯＳトランジスターＱＰ４であることが望ましい。

それにより、ＮチャネルＭＯＳトランジスターＱＮ１をオン状態とする際にドレインよりも高い電位をゲートに印加すると共に、ＰチャネルＭＯＳトランジスターＱＰ４をオン状態とする際にドレインよりも低い電位をゲートに印加することができるので、ドレイン−ソース間電圧を小さくして電力損失を抑えることができる。

トランジスターＱＮ１は、第２のノードＮ２に接続されたドレインと、第１のノードＮ１に接続されたソースと、第１の検出回路２１の検出信号が印加されるゲートとを有している。トランジスターＱＮ１は、第１の検出回路２１の検出信号がローレベルに非活性化されているときにオフ状態となり、第１の検出回路２１の検出信号がハイレベルに活性化されているときにオン状態となる。

トランジスターＱＰ４は、第５のノードＮ５に接続されたソースと、第４のノードＮ４に接続されたドレインと、第４の検出回路２４の検出信号が印加されるゲートとを有している。トランジスターＱＰ４は、第４の検出回路２４の検出信号がハイレベルに非活性化されているときにオフ状態となり、第４の検出回路２４の検出信号がローレベルに活性化されているときにオン状態となる。

その場合に、第４の検出回路２４は、例えば、第４のノードＮ４と第５のノードＮ５との間の電位差が所定の値を超えたときに検出信号をローレベルに活性化して保持し、保持された検出信号によってトランジスターＱＰ４をオン状態に制御する。そのために、図２又は図３に示す構成例において、ＲＳフリップフロップ２６の反転出力信号を検出信号として用いても良いし、バッファー回路２７の替わりにインバーターを用いても良い。

また、ｎが３以上の整数である場合に、第ｊの検出回路の電源電圧は、第ｊのノード及び第（ｊ＋２）のノードから供給されても良い（ｊ＝２、・・・、ｎ−１）。図１に示す例においては、第２の検出回路２２の電源電圧が、第２のノード及び第４のノードから供給され、第３の検出回路２３の電源電圧が、第３のノード及び第５のノードから供給される。

第ｊの検出回路の電源電圧が、第ｊのノード及び第（ｊ＋２）のノードから供給される場合には、第ｊのスイッチング素子として、ＮチャネルＭＯＳトランジスターＱＮ２及びＱＮ３が用いられる。それにより、ＮチャネルＭＯＳトランジスターＱＮ２及びＱＮ３をオン状態とする際にドレインよりも高い電位をゲートに印加することができるので、ドレイン・ソース間電圧を小さくして電力損失を抑えることができる。また、第ｊの検出回路の構成は、図２又は図３に示す第１の検出回路２１の構成と同様でも良い。

あるいは、第ｊの検出回路の電源電圧は、第（ｊ−１）のノード及び第（ｊ＋１）のノードから供給されても良い。その場合には、第ｊのスイッチング素子として、ＰチャネルＭＯＳトランジスターが用いられる。それにより、ＰチャネルＭＯＳトランジスターをオン状態とする際にドレインよりも低い電位をゲートに印加することができるので、ドレイン・ソース間電圧を小さくして電力損失を抑えることができる。また、第ｊの検出回路の構成は、第４の検出回路２４の構成と同様でも良い。

第１のレベルシフター３１〜第４のレベルシフター３４は、第１の検出回路２１〜第４の検出回路２４から出力される検出信号のレベルをそれぞれシフトする。また、制御回路５０は、第１のレベルシフター３１〜第４のレベルシフター３４から出力される検出信号に基づいて、第１の半導体光源１１１〜第４の半導体光源１１４のオープン故障に関する情報を出力する。

それにより、第１の半導体光源１１１〜第４の半導体光源１１４のいずれかにおいてオープン故障が発生した際に、その旨を外部のマイクロコンピューター等に通知することができる。例えば、制御回路５０は、第１のレベルシフター３１〜第４のレベルシフター３４から出力される検出信号に基づいてオープン故障検出フラグＦ１〜Ｆ４を生成し、半導体装置１００の４つの端子からオープン故障検出フラグＦ１〜Ｆ４を出力しても良い。それらのオープン故障検出フラグＦ１〜Ｆ４は、前述のオープン故障に関する情報に該当する。第１の半導体光源１１１〜第４の半導体光源１１４のどれがオープン故障したかを判定できるため、第１の半導体光源１１１〜第４の半導体光源１１４のいずれか１つを交換することができる。

あるいは、第１の半導体光源１１１〜第４の半導体光源１１４が１つのユニットになっている場合には、制御回路５０は、第１のレベルシフター３１〜第４のレベルシフター３４のいずれかから出力される検出信号が活性化されたことを表すオープン故障検出フラグＦ０を生成し、半導体装置１００の１つの端子からオープン故障検出フラグＦ０を出力しても良い。その場合には、半導体装置１００の端子数を削減することができる。

＜第２の実施形態＞
図４は、本発明の第２の実施形態に係る光源装置の構成例を示す回路図である。第２の実施形態においては、図１に示す第１の実施形態に対して、半導体装置１００が、昇圧回路７０をさらに含んでおり、第４の検出回路及び第４のスイッチング素子が変更されている。その他の点に関しては、第２の実施形態は、第１の実施形態と同様でも良い。本実施形態において、第１の実施形態と同一の構成については同一の符号を付し、その構成の説明は省略する。

本実施形態において、第５のノードＮ５に供給される電位ＶＤＲは、第１のノードＮ１に供給される電位よりも高い。昇圧回路７０は、例えば、チャージポンプ方式の昇圧回路を含み、クロック信号生成回路６０から供給されるクロック信号ＣＬＫを用いて昇圧動作を行うことにより、第５のノードＮ５に供給される電位ＶＤＲを昇圧して昇圧電位ＶＤＨを第６のノードＮ６に供給する。また、第４の検出回路２４の電源電圧は、第４のノードＮ４及び第６のノードＮ６から供給される。

その場合には、第１及び第４のスイッチング素子として、ＮチャネルＭＯＳトランジスターＱＮ１及びＱＮ４が用いられる。それにより、ＮチャネルＭＯＳトランジスターＱＮ１及びＱＮ４をオン状態とする際にドレインよりも高い電位をゲートに印加することができるので、ドレイン・ソース間電圧を小さくして電力損失を抑えることができる。

第４の検出回路２４は、第４のノードＮ４と第５のノードＮ５との間の電位差を検出して第４のスイッチング素子を制御する。例えば、第４の検出回路２４は、第４のノードＮ４と第５のノードＮ５との間の電位差が所定の値を超えたときに検出信号をハイレベルに活性化して保持し、保持された検出信号によってトランジスターＱＮ４をオン状態に制御する。第４の検出回路２４の構成は、図２又は図３に示す第１の検出回路２１の構成と同様でも良い。

以上の実施形態において、第ｉの検出回路の電源電圧が、第ｉのノード及び第（ｉ＋３）のノードから供給されるか、又は、ｉが２以上のとき、第（ｉ−１）のノード及び第（ｉ＋２）のノードから供給されるようにしても良い。あるいは、第ｉの検出回路の電源電圧が、ｉが３以上のとき、第（ｉ−２）のノード及び第（ｉ＋１）のノードから供給されるか、又は、ｉが４以上のとき、第（ｉ−３）のノード及び第ｉのノードから供給されるようにしても良い。その場合には、隣り合って直列接続された２つの半導体光源がオープン故障して、それらに並列接続されたバイパス用の２つのスイッチング素子がオン状態となっても、第ｉの検出回路が動作を継続することができる。

このように、第ｉの検出回路に電源電圧を与える２つのノードが、第ｉのノード及び第（ｉ＋２）のノードと異なるようにしても良い。例えば、第ｉの検出回路に電源電圧を与える２つのノードを、上記のように第ｉのノード及び第（ｉ＋３）のノードとしても良いし、あるいは、第（ｉ＋１）のノード及び第（ｉ＋３）のノードとしても良い。ただし、第ｉの検出回路の電源電圧を第１のノード及び第（ｎ＋１）のノードから供給すると、第ｉの検出回路及び第ｉのスイッチング素子を高耐圧にする必要がある。

具体的には、図１又は図４に示す第１の検出回路２１〜第４の検出回路２４の電源電圧を第１のノードＮ１及び第５のノードＮ５から供給すると、第１の検出回路２１〜第４の検出回路２４及びバイパス用の第１〜第４のスイッチング素子を高耐圧にする必要がある。そのため、第ｉの検出回路には、低電位側の電源電位として第１のノードの電位よりも高い電位を印加するか、又は、高電位側の電源電位として第（ｎ＋１）のノードの電位よりも低い電位を印加するのが好ましい。

＜投写型表示装置＞
次に、本発明の一実施形態に係る投写型表示装置（ビデオプロジェクター）について説明する。
図５は、本発明の一実施形態に係る投写型表示装置の構成例を示すブロック図である。投写型表示装置２００は、外部から電源電圧が供給されると共に、パーソナルコンピューターやビデオプレーヤー等の画像データ供給装置から画像データが供給されて、画像データに基づいてスクリーン（投射面）３００に画像を投射する。

図５に示すように、投写型表示装置２００は、電源回路２１０と、画像データ処理部２２０と、制御部２３０と、光源装置２４０と、パネル２５０と、投射光学系２６０とを含んでいる。ここで、光源装置２４０は、本発明のいずれかの実施形態に係る光源装置であり、半導体装置１００と、直列接続された複数の半導体光源１１０とを含んでいる。半導体光源１１０は、図１又は図４に示す第１の半導体光源１１１〜第４の半導体光源１１４に対応する。

電源回路２１０は、例えば、外部から供給されるＡＣ１００Ｖの電源電圧に基づいて、ＤＣのロジック電源電圧を生成して画像データ処理部２２０及び制御部２３０等に供給すると共に、ロジック電源電圧よりも高いＤＣの電源電圧を生成して光源装置２４０の半導体装置１００等に供給する。

画像データ処理部２２０及び制御部２３０は、例えば、少なくとも１つのマイクロコンピューター等で構成される。画像データ処理部２２０は、外部から供給される画像データを処理して表示用の画像信号及び同期信号を生成し、画像信号及び同期信号をパネル２５０に供給することにより、パネル２５０を駆動して描画を行う。

制御部２３０は、リモコン又は操作パネル（図示せず）を用いて操作者が行う操作に従って、投写型表示装置２００の各部を制御する。光源装置２４０が調光可能な場合には、制御部２３０が、操作者が指示した調光を実現するためのデジタル調光信号ＤＣＳ又はアナログ調光信号ＡＣＳを生成して、光源装置２４０の半導体装置１００に供給する。それにより、半導体装置１００が、直列接続された複数の半導体光源１１０の発光動作を制御する。

光源装置２４０は、制御部２３０から供給されるデジタル調光信号ＤＣＳ又はアナログ調光信号ＡＣＳに従う明るさで発光して、パネル２５０に光を照射する。例えば、半導体光源１１０が青色光を発生する複数のレーザーダイオードを含む場合に、光源装置２４０は、一部のレーザーダイオードが発生した青色光を受けて黄色光を発生する蛍光体と、波長に従って黄色光から赤色光及び緑色光を分離する分光部とをさらに含んでも良い。その場合には、光源装置２４０が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の光を発生することができる。

パネル２５０は、画像データ処理部２２０から供給される画像信号及び同期信号に従って、光源装置２４０から照射される光を変調する。例えば、パネル２５０は、ＲＧＢの３色に対応した３枚の液晶パネルを含んでも良い。各々の液晶パネルは、マトリクス状に配置された複数の画素における光の透過率を変化させることによって画像を形成する。パネル２５０によって変調された変調光は、投射光学系２６０に導かれる。

投射光学系２６０は、少なくとも１つのレンズを含んでいる。例えば、パネル２５０によって変調された変調光をスクリーン３００上に投射して結像させるためのレンズ群である投射レンズと、投射レンズの絞りの状態、ズームの状態、又は、シフト位置等を調整する各種の調整機構とが、投射光学系２６０に設けられている。それらの調整機構は、制御部２３０によって制御される。投射光学系２６０が変調光をスクリーン３００上に投射することにより、スクリーン３００に画像が表示される。

本実施形態によれば、直列接続された複数の半導体光源１１０の内のいずれかにおいてオープン故障が発生した際に、他の半導体光源の消灯時間を短くすると共に、その後もオープン故障の発生を表す信号を出力することができる光源装置２４０を用いて、投写型表示装置２００の信頼性を向上させることができる。

本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。

１０…電源回路、２１〜２４…検出回路、２５、２８…コンパレーター、２６…ＲＳフリップフロップ、２７…バッファー回路、３１〜３４…レベルシフター、４０…電流センスアンプ、５０…制御回路、６０…クロック信号生成回路、７０…昇圧回路、１００…半導体装置、１１０〜１１４…半導体光源、２００…投写型表示装置、２１０…電源回路、２２０…画像データ処理部、２３０…制御部、２４０…光源装置、２５０…パネル、２６０…投射光学系、３００…スクリーン、ＱＮ１〜ＱＮ４…ＮチャネルＭＯＳトランジスター、ＱＰ４…ＰチャネルＭＯＳトランジスター、Ｃ１〜Ｃ４…キャパシター、Ｒ０…電流検出抵抗、Ｒ１〜Ｒ２２…抵抗

Claims (11)

1. 直列接続された第１の半導体光源〜第ｎの半導体光源であって（ｎは２以上の整数）、第ｉの半導体光源が第ｉのノードと第（ｉ＋１）のノードとの間に接続された前記第１〜第ｎの半導体光源と（ｉは、１以上でｎ以下の整数の全て）、
   第１のスイッチング素子〜第ｎのスイッチング素子であって、第ｉのスイッチング素子が前記第ｉのノードと前記第（ｉ＋１）のノードとの間に接続された前記第１〜第ｎのスイッチング素子と、
   第１の検出回路〜第ｎの検出回路であって、第ｉの検出回路が前記第ｉのノードと前記第（ｉ＋１）のノードとの間の電位差を検出して前記第ｉのスイッチング素子を制御し、前記第１の検出回路の電源電圧が第１のノード及び第３のノードから供給される前記第１〜第ｎの検出回路と、
   を備える光源装置。
2. 前記第ｎの検出回路の電源電圧が、第（ｎ−１）のノード及び第（ｎ＋１）のノードから供給される、請求項１記載の光源装置。
3. 第（ｎ＋１）のノードに供給される電位が第１のノードに供給される電位よりも高く、
   前記第１のスイッチング素子が、ＮチャネルＭＯＳトランジスターであり、
   前記第ｎのスイッチング素子が、ＰチャネルＭＯＳトランジスターである、
   請求項１又は２記載の光源装置。
4. 第（ｎ＋１）のノードに供給される電位が第１のノードに供給される電位よりも高く、第（ｎ＋１）のノードに供給される電位を昇圧して昇圧電位を第（ｎ＋２）のノードに供給する昇圧回路をさらに備え、
   前記第ｎの検出回路の電源電圧が、第ｎのノード及び第（ｎ＋２）のノードから供給され、
   前記第１のスイッチング素子及び前記第ｎのスイッチング素子が、ＮチャネルＭＯＳトランジスターである、
   請求項１記載の光源装置。
5. ｎが３以上の整数である場合に、第ｊの検出回路の電源電圧が第ｊのノード及び第（ｊ＋２）のノードから供給され（ｊは、２以上で（ｎ−１）以下の整数の全て）、
   第ｊのスイッチング素子が、ＮチャネルＭＯＳトランジスターである、
   請求項３又は４記載の光源装置。
6. 前記第ｉの検出回路が、第ｉのノードと第（ｉ＋１）のノードとの間の電位差が所定の値を超えたときに検出信号を第１の論理にして保持する、請求項１〜５のいずれか１項記載の光源装置。
7. 前記第１の検出回路〜前記第ｎの検出回路から出力される検出信号のレベルをそれぞれシフトする第１のレベルシフター〜第ｎのレベルシフターと、
   前記第１のレベルシフターから出力される前記検出信号〜前記第ｎのレベルシフターから出力される前記検出信号に基づいて、前記第１〜第ｎの半導体光源のオープン故障に関する情報を出力する制御回路と、
   をさらに備える、請求項６記載の光源装置。
8. 第１のノードと第２のノードとの間に接続された第１の半導体光源と、
   前記第２のノードと第３のノードとの間に接続された第２の半導体光源と、
   前記第３のノードと第４のノードとの間に接続された第３の半導体光源と、
   前記第１のノードと前記第２のノードとの間に接続された第１のスイッチング素子と、
   前記第２のノードと前記第３のノードとの間に接続された第２のスイッチング素子と、
   前記第３のノードと前記第４のノードとの間に接続された第３のスイッチング素子と、
   電源電圧が前記第１のノード及び前記第３のノードから供給され、前記第１のノードの電位と前記第２のノードの電位との差を検出して、前記差に基づいて前記第１のスイッチング素子を制御する第１の検出回路と、
   を含む光源装置。
9. 請求項１〜８のいずれか１項記載の光源装置を備える投写型表示装置。
10. 直列接続された第１の半導体光源〜第ｎの半導体光源にそれぞれ並列接続される第１の検出回路〜第ｎの検出回路であって（ｎは２以上の整数）、第ｉの検出回路が第ｉのノードと第（ｉ＋１）のノードとの間の電位差を検出し（ｉは、１以上でｎ以下の整数の全て）、前記第１の検出回路の電源電圧が第１のノード及び第３のノードから供給される前記第１〜第ｎの検出回路を備える半導体装置。
11. 第ｉのスイッチング素子が前記第ｉのノードと前記第（ｉ＋１）のノードとの間に接続され、かつ、前記第ｉの検出回路によって制御される第１のスイッチング素子〜第ｎのスイッチング素子をさらに備える、請求項１０記載の半導体装置。

Images